JP2001052873A - 電気光学装置及びその作製方法並びに電子装置 - Google Patents

電気光学装置及びその作製方法並びに電子装置

Info

Publication number
JP2001052873A
JP2001052873A JP2000166777A JP2000166777A JP2001052873A JP 2001052873 A JP2001052873 A JP 2001052873A JP 2000166777 A JP2000166777 A JP 2000166777A JP 2000166777 A JP2000166777 A JP 2000166777A JP 2001052873 A JP2001052873 A JP 2001052873A
Authority
JP
Japan
Prior art keywords
film
insulating film
tft
electro
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000166777A
Other languages
English (en)
Other versions
JP4730994B2 (ja
JP2001052873A5 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Jun Koyama
潤 小山
Ichiu Yamamoto
一宇 山本
Toshimitsu Konuma
利光 小沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2000166777A priority Critical patent/JP4730994B2/ja
Publication of JP2001052873A publication Critical patent/JP2001052873A/ja
Publication of JP2001052873A5 publication Critical patent/JP2001052873A5/ja
Application granted granted Critical
Publication of JP4730994B2 publication Critical patent/JP4730994B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 動作性能および信頼性の高いEL表示装置を
提供する。 【解決手段】 画素電極(陽極)46、EL層47及び
陰極48でなるEL素子203の下には第3パッシベー
ション膜45が設けられ、EL素子203で発生した熱
を逃がす構造となっている。また、この第3パッシベー
ション膜45はEL素子203中のアルカリ金属がTF
T側へ拡散するのを防ぎ、さらにTFT側から水分や酸
素がEL素子203中へ侵入するのを防ぐ。さらに好ま
しくは、第4パッシベーション膜50にも放熱効果を持
たせてEL素子203を放熱層で囲んだ状態とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体素子(半導体
薄膜を用いた素子)を基板上に作り込んで形成されたE
L(エレクトロルミネッセンス)表示装置に代表される
電気光学装置及びその電気光学装置を表示ディスプレイ
(表示部ともいう)として有する電子装置(電子デバイ
ス)に関する。
【0002】
【従来の技術】近年、基板上にTFTを形成する技術が
大幅に進歩し、アクティブマトリクス型表示装置への応
用開発が進められている。特に、ポリシリコン膜を用い
たTFTは、従来のアモルファスシリコン膜を用いたT
FTよりも電界効果移動度(モビリティともいう)が高
いので、高速動作が可能である。そのため、従来、基板
外の駆動回路で行っていた画素の制御を、画素と同一の
基板上に形成した駆動回路で行うことが可能となってい
る。
【0003】このようなアクティブマトリクス型表示装
置は、同一基板上に様々な回路や素子を作り込むことで
製造コストの低減、表示装置の小型化、歩留まりの上
昇、スループットの低減など、様々な利点が得られると
して注目されている。
【0004】アクティブマトリクス型EL表示装置は、
各画素のそれぞれにTFTでなるスイッチング素子を設
け、そのスイッチング素子によって電流制御を行う駆動
素子を動作させてEL層(発光層)を発光させる。例え
ば米国特許番号5,684,365号(日本国公開公
報:特開平8−234683号参照)、日本国公開公
報:特開平10−189252号に記載されたEL表示
装置がある。
【0005】これらEL表示装置において、水分による
EL材料の劣化が問題となっている。特に有機系EL材
料は水分だけでなく酸素によっても劣化する。従って、
特開平8−78159号公報に記載されているように、
EL素子を密閉状態にして水分等から遮断するのが一般
的であった。
【0006】しかしながら、EL層が抱える問題は水分
だけではない。EL層はそれ自身にナトリウム(Na)
等のアルカリ金属を含んでおり、そのアルカリ金属がT
FTへと拡散するとTFTの動作に重大な障害を起こし
うる。また、EL層は熱に弱いため、蓄熱による劣化も
問題となる。なお、本明細書中ではアルカリ金属とアル
カリ土類金属を含めて「アルカリ金属」と呼ぶ。
【0007】
【発明が解決しようとする課題】本発明は上記従来技術
を鑑みてなされたものであり、動作性能及び信頼性の高
い電気光学装置、特にEL表示装置を提供することを課
題とする。そして、電気光学装置の画質を向上させるこ
とにより、それを表示用ディスプレイとして有する電子
装置(電子デバイス)の品質を向上させることを課題と
する。
【0008】
【課題を解決するための手段】上記課題を達成するため
に、本発明ではEL素子の水による劣化、熱による劣
化、及びアルカリ金属の放出を防止する。具体的には、
これらを同時に満たしうる絶縁膜をEL素子に接して設
けるか、さらに好ましくはそのような絶縁膜でもってE
L素子を囲んだ状態とする。
【0009】即ち、EL素子になるべく近い位置に、水
分及びアルカリ金属に対するブロッキング効果があり、
且つ、放熱効果をも有する絶縁膜を設け、該絶縁膜によ
ってEL素子の劣化を抑制するのである。
【0010】また、そのような絶縁膜を単層で用いるこ
とができない場合は、水分及びアルカリ金属に対するブ
ロッキング効果を有する絶縁膜と、放熱効果を有する絶
縁膜とを積層して用いることもできる。さらには、水分
に対するブロッキング効果を有する絶縁膜と、アルカリ
金属に対するブロッキング効果を有する絶縁膜と、放熱
効果を有する絶縁膜とを積層して用いることもできる。
【0011】いずれにしても、EL層の劣化(EL素子
の劣化と言っても良い)を抑制するためには、水分及び
熱の両者に対する対策を同時に講じておかねばならず、
且つ、EL素子を駆動するTFT自体にも、熱、水分及
びアルカリ金属に対する対策を講じておく必要がある。
【0012】
【発明の実施の形態】本発明の実施の形態について、図
1、図2を用いて説明する。図1に示したのは本発明で
あるEL表示装置の画素の断面図であり、図2(A)は
その上面図、図2(B)はその回路構成である。実際に
はこのような画素がマトリクス状に複数配列されて画素
部(画像表示部)が形成される。
【0013】なお、図1の断面図は図2(A)に示した
上面図においてA−A’で切断した切断面を示してい
る。ここでは図1及び図2で共通の符号を用いているの
で、適宜両図面を参照すると良い。また、図2の上面図
では二つの画素を図示しているが、どちらも同じ構造で
ある。
【0014】図1において、11は基板、12は下地と
なる絶縁膜(以下、下地膜という)である。基板11と
してはガラス基板、ガラスセラミックス基板、石英基
板、シリコン基板、セラミックス基板、金属基板若しく
はプラスチック基板(プラスチックフィルムも含む)を
用いることができる。
【0015】また、下地膜12は特に可動イオンを含む
基板や導電性を有する基板を用いる場合に有効である
が、石英基板には設けなくても構わない。下地膜12と
しては、珪素(シリコン)を含む絶縁膜を用いれば良
い。なお、本明細書において「珪素を含む絶縁膜」と
は、具体的には酸化珪素膜、窒化珪素膜若しくは窒化酸
化珪素膜(SiOxNyで示される)など珪素、酸素若
しくは窒素を所定の割合で含む絶縁膜を指す。
【0016】また、下地膜12に放熱効果を持たせるこ
とによりTFTの発熱を発散させることはTFTの劣化
又はEL素子の劣化を防ぐためにも有効である。放熱効
果を持たせるには公知のあらゆる材料を用いることがで
きる。
【0017】ここでは画素内に二つのTFTを形成して
いる。201はスイッチング用素子として機能するTF
T(以下、スイッチング用TFTという)、202はE
L素子へ流す電流量を制御する電流制御用素子として機
能するTFT(以下、電流制御用TFTという)であ
り、どちらもnチャネル型TFTで形成されている。
【0018】nチャネル型TFTの電界効果移動度はp
チャネル型TFTの電界効果移動度よりも大きいため、
動作速度が早く大電流を流しやすい。また、同じ電流量
を流すにもTFTサイズはnチャネル型TFTの方が小
さくできる。そのため、nチャネル型TFTを電流制御
用TFTとして用いた方が表示部の有効面積が広くなる
ので好ましい。
【0019】pチャネル型TFTはホットキャリア注入
が殆ど問題にならず、オフ電流値が低いといった利点が
あって、スイッチング用TFTとして用いる例や電流制
御用TFTとして用いる例が既に報告されている。しか
しながら本発明では、LDD領域の位置を異ならせた構
造とすることでnチャネル型TFTにおいてもホットキ
ャリア注入の問題とオフ電流値の問題を解決し、全ての
画素内のTFT全てをnチャネル型TFTとしている点
にも特徴がある。
【0020】ただし、本発明において、スイッチング用
TFTと電流制御用TFTをnチャネル型TFTに限定
する必要はなく、両方又はどちらか片方にpチャネル型
TFTを用いることも可能である。
【0021】スイッチング用TFT201は、ソース領
域13、ドレイン領域14、LDD領域15a〜15d、
高濃度不純物領域16及びチャネル形成領域17a、1
7bを含む活性層、ゲート絶縁膜18、ゲート電極19
a、19b、第1層間絶縁膜20、ソース配線21並びに
ドレイン配線22を有して形成される。
【0022】また、図2に示すように、ゲート電極19
a、19bは別の材料(ゲート電極19a、19bよりも低
抵抗な材料)で形成されたゲート配線211によって電
気的に接続されたダブルゲート構造となっている。勿
論、ダブルゲート構造だけでなく、トリプルゲート構造
などいわゆるマルチゲート構造(直列に接続された二つ
以上のチャネル形成領域を有する活性層を含む構造)で
あっても良い。マルチゲート構造はオフ電流値を低減す
る上で極めて有効であり、本発明では画素のスイッチン
グ用TFT201をマルチゲート構造とすることにより
オフ電流値の低いスイッチング用TFTを実現してい
る。
【0023】また、活性層は結晶構造を含む半導体膜で
形成される。即ち、単結晶半導体膜でも良いし、多結晶
半導体膜や微結晶半導体膜でも良い。また、ゲート絶縁
膜18は珪素を含む絶縁膜で形成すれば良い。また、ゲ
ート電極、ソース配線若しくはドレイン配線としてはあ
らゆる導電膜を用いることができる。
【0024】さらに、スイッチング用TFT201にお
いては、LDD領域15a〜15dは、ゲート絶縁膜18
を挟んでゲート電極17a、17bと重ならないように設
ける。このような構造はオフ電流値を低減する上で非常
に効果的である。
【0025】なお、チャネル形成領域とLDD領域との
間にオフセット領域(チャネル形成領域と同一組成の半
導体層でなり、ゲート電圧が印加されない領域)を設け
ることはオフ電流値を下げる上でさらに好ましい。ま
た、二つ以上のゲート電極を有するマルチゲート構造の
場合、チャネル形成領域の間に設けられた高濃度不純物
領域がオフ電流値の低減に効果的である。
【0026】以上のように、マルチゲート構造のTFT
を画素のスイッチング用TFT201として用いること
により、十分にオフ電流値の低いスイッチング素子を実
現することができる。そのため、特開平10−1892
52号公報の図2のようなコンデンサーを設けなくても
十分な時間(選択されてから次に選択されるまでの間)
電流制御用TFTのゲート電圧を維持しうる。
【0027】即ち、従来、有効発光面積を狭める要因と
なっていたコンデンサーを排除することが可能となり、
有効発光面積を広くすることが可能となる。このことは
EL表示装置の画質を明るくできることを意味する。
【0028】次に、電流制御用TFT202は、ソース
領域31、ドレイン領域32、LDD領域33及びチャ
ネル形成領域34を含む活性層、ゲート絶縁膜18、ゲ
ート電極35、第1層間絶縁膜20、ソース配線36並
びにドレイン配線37を有して形成される。なお、ゲー
ト電極35はシングルゲート構造となっているが、マル
チゲート構造であっても良い。
【0029】図2に示すように、スイッチング用TFT
201のドレインは電流制御用TFT202のゲートに
電気的に接続されている。具体的には電流制御用TFT
202のゲート電極35はスイッチング用TFT201
のドレイン領域14とドレイン配線(接続配線とも言え
る)22を介して電気的に接続されている。また、ソー
ス配線36は電流供給線212に接続される。
【0030】この電流制御用TFT202の特徴は、チ
ャネル幅がスイッチング用TFT201のチャネル幅よ
りも大きい点である。即ち、図8に示すように、スイッ
チング用TFTのチャネル長をL1、チャネル幅をW1
とし、電流制御用TFTのチャネル長をL2、チャネル
幅をW2とした場合、W2/L2≧5×W1/L1(好
ましくはW2/L2≧10×W1/L1)という関係式
が成り立つようにする。このため、スイッチング用TF
Tよりも多くの電流を容易に流すことが可能である。
【0031】なお、マルチゲート構造であるスイッチン
グ用TFTのチャネル長L1は、形成された二つ以上の
チャネル形成領域のそれぞれのチャネル長の総和とす
る。図8の場合、ダブルゲート構造であるので、二つの
チャネル形成領域のそれぞれのチャネル長L1a及びL
1bを加えたものがスイッチング用TFTのチャネル長
L1となる。
【0032】本発明において、チャネル長L1、L2及
びチャネル幅W1、W2は特定の数値範囲に限定される
ものではないが、W1は0.1〜5μm(代表的には1
〜3μm)、W2は0.5〜30μm(代表的には2〜1
0μm)とするのが好ましい。この時、L1は0.2〜
18μm(代表的には2〜15μm)、L2は0.1〜5
0μm(代表的には1〜20μm)とするのが好ましい。
【0033】なお、電流制御用TFTでは電流が過剰に
流れることを防止するためチャネル長Lの長さを長めに
設定することが望ましい。好ましくはW2/L2≧3
(好ましくはW2/L2≧5)とするとよい。望ましく
はは一画素あたり0.5〜2μA(好ましくは1〜1.
5μA)となるようにする。
【0034】これらの数値範囲とすることによりVGA
クラスの画素数(640×480)を有するEL表示装
置からハイビジョンクラスの画素数(1920×108
0又は1280×1024)を有するEL表示装置ま
で、あらゆる規格を網羅することができる。
【0035】また、スイッチング用TFT201に形成
されるLDD領域の長さ(幅)は0.5〜3.5μm、
代表的には2.0〜2.5μmとすれば良い。
【0036】また、図1に示したEL表示装置は、電流
制御用TFT202において、ドレイン領域32とチャ
ネル形成領域34との間にLDD領域33が設けられ、
且つ、LDD領域33がゲート絶縁膜18を挟んでゲー
ト電極35に重なっている領域と重なっていない領域と
を有する点にも特徴がある。
【0037】電流制御用TFT202は、EL素子20
3を発光させるための電流を供給すると同時に、その供
給量を制御して階調表示を可能とする。そのため、電流
を流しても劣化しないようにホットキャリア注入による
劣化対策を講じておく必要がある。また、黒色を表示す
る際は、電流制御用TFT202をオフ状態にしておく
が、その際、オフ電流値が高いときれいな黒色表示がで
きなくなり、コントラストの低下等を招く。従って、オ
フ電流値も抑える必要がある。
【0038】ホットキャリア注入による劣化に関して
は、ゲート電極に対してLDD領域が重なった構造が非
常に効果的であることが知られている。しかしながら、
LDD領域全体をゲート電極に重ねてしまうとオフ電流
値が増加してしまうため、本出願人はゲート電極に重な
らないLDD領域を直列に設けるという新規な構造によ
って、ホットキャリア対策とオフ電流値対策とを同時に
解決している。
【0039】この時、ゲート電極に重なったLDD領域
の長さは0.1〜3μm(好ましくは0.3〜1.5μ
m)にすれば良い。長すぎては寄生容量を大きくしてし
まい、短すぎてはホットキャリアを防止する効果が弱く
なってしまう。また、ゲート電極に重ならないLDD領
域の長さは1.0〜3.5μm(好ましくは1.5〜
2.0μm)にすれば良い。長すぎると十分な電流を流
せなくなり、短すぎるとオフ電流値を低減する効果が弱
くなる。
【0040】また、上記構造においてゲート電極とLD
D領域とが重なった領域では寄生容量が形成されてしま
うため、ソース領域31とチャネル形成領域34との間
には設けない方が好ましい。電流制御用TFTはキャリ
ア(ここでは電子)の流れる方向が常に同一であるの
で、ドレイン領域側のみにLDD領域を設けておけば十
分である。
【0041】また、流しうる電流量を多くするという観
点から見れば、電流制御用TFT202の活性層(特に
チャネル形成領域)の膜厚を厚くする(好ましくは50
〜100nm、さらに好ましくは60〜80nm)こと
も有効である。逆に、スイッチング用TFT201の場
合はオフ電流値を小さくするという観点から見れば、活
性層(特にチャネル形成領域)の膜厚を薄くする(好ま
しくは20〜50nm、さらに好ましくは25〜40n
m)ことも有効である。
【0042】次に、41は第1パッシベーション膜であ
り、膜厚は10nm〜1μm(好ましくは200〜50
0nm)とすれば良い。材料としては、珪素を含む絶縁
膜(特に窒化酸化珪素膜又は窒化珪素膜が好ましい)を
用いることができる。このパッシベーション膜41は形
成されたTFTをアルカリ金属や水分から保護する役割
をもつ。最終的にTFTの上方に設けられるEL層には
ナトリウム等のアルカリ金属が含まれている。即ち、第
1パッシベーション膜41はこれらのアルカリ金属(可
動イオン)をTFT側に侵入させない保護層としても働
く。
【0043】また、第1パッシベーション膜41に放熱
効果を持たせることでEL層の熱劣化を防ぐことも有効
である。但し、図1の構造のEL表示装置は基板11側
に光が放射されるため、第1パッシベーション膜41は
透光性を有することが必要である。また、EL層として
有機材料を用いる場合、酸素との結合により劣化するの
で、酸素を放出しやすい絶縁膜は用いないことが望まし
い。
【0044】放熱効果をもつ(熱伝導率の高い)透光性
材料としては、B(ホウ素)、C(炭素)、N(窒素)
から選ばれた少なくとも一つの元素と、Al(アルミニ
ウム)、Si(珪素)、P(リン)から選ばれた少なく
とも一つの元素とを含む絶縁膜が挙げられる。例えば、
窒化アルミニウム(AlxNy)に代表されるアルミニ
ウムの窒化物、炭化珪素(SixCy)に代表される珪
素の炭化物、窒化珪素(SixNy)に代表される珪素
の窒化物、窒化ホウ素(BxNy)に代表されるホウ素
の窒化物、リン化ホウ素(BxPy)に代表されるホウ
素のリン化物を用いることが可能である。また、酸化ア
ルミニウム(AlxOy)に代表されるアルミニウムの
酸化物は透光性に優れ、熱伝導率が20Wm-1-1であ
り、好ましい材料の一つと言える。これらの材料には放
熱効果だけでなく、水分やアルカリ金属等の侵入を防ぐ
効果もある。なお、上記透光性材料において、x、yは
任意の整数である。
【0045】なお、上記化合物に他の元素を組み合わせ
ることもできる。例えば、酸化アルミニウムに窒素を添
加して、AlNxOyで示される窒化酸化アルミニウム
を用いることも可能である。この材料にも放熱効果だけ
でなく、水分やアルカリ金属等の侵入を防ぐ効果があ
る。なお、上記窒化酸化アルミニウムにおいて、x、y
は任意の整数である。
【0046】また、特開昭62−90260号公報に記
載された材料を用いることができる。即ち、Si、A
l、N、O、Mを含む絶縁膜(但し、Mは希土類元素の
少なくとも一種、好ましくはCe(セリウム),Yb
(イッテルビウム),Sm(サマリウム),Er(エル
ビウム),Y(イットリウム)、La(ランタン)、G
d(ガドリニウム)、Dy(ジスプロシウム)、Nd
(ネオジウム)から選ばれた少なくとも一つの元素)を
用いることもできる。これらの材料にも放熱効果だけで
なく、水分やアルカリ金属等の侵入を防ぐ効果がある。
【0047】また、少なくともダイヤモンド薄膜又はア
モルファスカーボン膜(特にダイヤモンドに特性の近い
ものはダイヤモンドライクカーボンと呼ばれる。)を含
む炭素膜を用いることもできる。これらは非常に熱伝導
率が高く、放熱層として極めて有効である。但し、膜厚
が厚くなると褐色を帯びて透過率が低下するため、なる
べく薄い膜厚(好ましくは5〜100nm)で用いるこ
とが好ましい。
【0048】なお、第1パッシベーション膜41の目的
はあくまでアルカリ金属や水分からTFTを保護するこ
とにあるので、その効果を損なうものであってはならな
い。従って、上記放熱効果をもつ材料からなる薄膜を単
体で用いることもできるが、これらの薄膜と、アルカリ
金属や水分を遮断する性質を有する薄膜(代表的には窒
化珪素膜(SixNy)や窒化酸化珪素膜(SiOxN
y))とを積層することは有効である。なお、上記窒化
珪素膜又は窒化酸化珪素膜において、x、yは任意の整
数である。
【0049】また、42はカラーフィルター、43は蛍
光体(蛍光色素層ともいう)である。どちらも同色の組
み合わせで、赤(R)、緑(G)若しくは青(B)の色
素を含む。カラーフィルター42は色純度を向上させる
ために設け、蛍光体43は色変換を行うために設けられ
る。
【0050】なお、EL表示装置には大きく分けて四つ
のカラー化表示方式があり、RGBに対応した三種類の
EL素子を形成する方式、白色発光のEL素子とカラー
フィルターを組み合わせた方式、青色又は青緑発光のE
L素子と蛍光体(蛍光性の色変換層:CCM)とを組み
合わせた方式、陰極(対向電極)に透明電極を使用して
RGBに対応したEL素子を重ねる方式、がある。
【0051】図1の構造は青色発光のEL素子と蛍光体
とを組み合わせた方式を用いた場合の例である。ここで
はEL素子203として青色発光の発光層を用いて紫外
光を含む青色領域の波長をもつ光を形成し、その光によ
って蛍光体43を励起して赤、緑若しくは青の光を発生
させる。そしてカラーフィルター42で色純度を上げて
出力する。
【0052】但し、本発明は発光方式に関わらず実施す
ることが可能であり、上記四つの全ての方式を本発明に
用いることができる。
【0053】また、カラーフィルター42、蛍光体43
を形成した後で、第2層間絶縁膜44で平坦化を行う。
第2層間絶縁膜44としては、樹脂膜が好ましく、ポリ
イミド、ポリアミド、アクリル、BCB(ベンゾシクロ
ブテン)等を用いると良い。勿論、十分な平坦化が可能
であれば、無機膜を用いても良い。
【0054】第2層間絶縁膜44によってTFTによる
段差を平坦化することは非常に重要である。後に形成さ
れるEL層は非常に薄いため、段差が存在することによ
って発光不良を起こす場合がある。従って、EL層をで
きるだけ平坦面に形成しうるように画素電極を形成する
前に平坦化しておくことが望ましい。
【0055】また、45は第2パッシベーション膜(放
熱層としての意味合いが強い)であり、膜厚は5nm〜
1μm(典型的には20〜300nm)が好ましい。こ
の第2パッシベーション膜45は、EL素子に接して設
けられ、EL素子で発生した熱を逃がしてEL素子に熱
が蓄積しないように機能する。また、第2層間絶縁膜4
4が樹脂膜である場合は熱に弱いため、EL素子で発生
した熱が第2層間絶縁膜44に悪影響を与えないように
する。
【0056】前述のようにEL表示装置を作製するにあ
たってTFTを樹脂膜で平坦化することは有効である
が、EL素子で発生した熱による樹脂膜の劣化を考慮し
た構造は従来なかった。本発明では第2パッシベーショ
ン膜45を設けることによってその点を解決している点
も特徴の一つと言える。
【0057】また、第2パッシベーション膜45は上記
熱による劣化を防ぐと同時に、EL層中のアルカリ金属
がTFT側へと拡散しないようにするための保護層とし
ても機能し、さらにはEL層側へTFT側から水分や酸
素が侵入しないようにする保護層としても機能する。
【0058】この第2パッシベーション膜45の材料と
しては、第1パッシベーション膜41に用いることので
きる材料と同一の材料を用いることができる。特に放熱
効果の高い材料としてダイヤモンド膜もしくはダイヤモ
ンドライクカーボン膜等の炭素膜が好ましく、水分等の
侵入を防ぐためには炭素膜と窒化珪素膜(又は窒化酸化
珪素膜)との積層構造を用いることがさらに好ましい。
【0059】このようにTFT側とEL素子側とを放熱
効果が高く、且つ、水分やアルカリ金属を遮断しうる絶
縁膜で分離するという点は本発明の重要な特徴の一つで
あり、従来のEL表示装置にはない構成であると言え
る。
【0060】また、46は透明導電膜でなる画素電極
(EL素子の陽極)であり、第2パッシベーション膜4
5、第2層間絶縁膜44及び第1パッシベーション膜4
1にコンタクトホールを開けた後、電流制御用TFT2
02のドレイン配線37に接続されるように形成され
る。
【0061】画素電極46の上には、順次EL層(有機
材料が好ましい)47、陰極48、保護電極49が形成
される。EL層47は単層又は積層構造で用いられる
が、積層構造で用いられる場合が多い。発光層、電子輸
送層、電子注入層、正孔注入層又は正孔輸送層などを組
み合わせて様々な積層構造が提案されているが、本発明
ではいずれの構造であっても良い。勿論、EL層に対し
て蛍光性色素等をドーピングしても良い。また、本明細
書中では、画素電極(陽極)、EL層及び陰極で形成さ
れる発光素子をEL素子と呼ぶ。
【0062】本発明では既に公知のあらゆるEL材料を
用いることができる。公知の材料としては、有機材料が
広く知られており、駆動電圧を考慮すると有機材料を用
いるのが好ましい。有機EL材料としては、例えば、以
下の米国特許又は公開公報に開示された材料を用いるこ
とができる。
【0063】米国特許第4,356,429号、 米国
特許第4,539,507号、 米国特許第4,72
0,432号、 米国特許第4,769,292号、
米国特許第4,885,211号、 米国特許第4,9
50,950号、 米国特許第5,059,861号、
米国特許第5,047,687号、 米国特許第5,
073,446号、 米国特許第5,059,862
号、 米国特許第5,061,617号、 米国特許第
5,151,629号、 米国特許第5,294,86
9号、 米国特許第5,294,870号、特開平10
−189252号公報、特開平8−241048号公
報、特開平8−78159号公報。
【0064】具体的には、正孔注入層としての有機材料
は次のような一般式で表されるものを用いることができ
る。
【0065】
【化1】
【0066】ここでQはN又はC−R(炭素鎖)であ
り、Mは金属、金属酸化物又は金属ハロゲン化物であ
り、Rは水素、アルキル、アラルキル、アリル又はアル
カリルであり、T1、T2は水素、アルキル又はハロゲ
ンのような置換基を含む不飽和六員環である。
【0067】また、正孔輸送層としての有機材料は芳香
族第三アミンを用いることができ、好ましくは次のよう
な一般式で表されるテトラアリルジアミンを含む。
【0068】
【化2】
【0069】ここでAreはアリレン群であり、nは1
から4の整数であり、Ar、R7、R8、R9はそれぞれ
選択されたアリル群である。
【0070】また、EL層、電子輸送層又は電子注入層
としての有機材料は金属オキシノイド化合物を用いるこ
とができる。金属オキシノイド化合物としては以下のよ
うな一般式で表されるものを用いれば良い。
【0071】
【化3】
【0072】ここでR2−R7は置き換え可能であり、次
のような金属オキシノイド化合物を用いることもでき
る。
【0073】
【化4】
【0074】ここでR2−R7は上述の定義によるもので
あり、L1−L5は1から12の炭素元素を含む炭水化物
群であり、L1、L2又はL2、L3は共にベンゾ環を形成
することができる。また、次のような金属オキシノイド
化合物でも良い。
【0075】
【化5】
【0076】ここでR2−R6は置き換え可能である。こ
のように有機EL材料としては有機リガンドを有する配
位化合物を含む。但し、以上の例は本発明のEL材料と
して用いることのできる有機EL材料の一例であって、
これに限定する必要はまったくない。
【0077】また、EL層の形成方法としてインクジェ
ット方式を用いる場合、EL材料としてはポリマー系材
料が好ましい。代表的なポリマー系材料としては、ポリ
パラフェニレンビニレン(PPV)系やポリフルオレン
系などの高分子材料が挙げられる。カラー化するには、
例えば、赤色発光材料にはシアノポリフェニレンビニレ
ン、緑色発光材料にはポリフェニレンビニレン、青色発
光材料にはポリフェニレンビニレン及びポリアルキルフ
ェニレンが好ましい。インクジェット法に使用できる有
機EL材料については、特開平10−012377号公
報に記載されている材料を全て引用することができる。
【0078】また、陰極48としては、仕事関数の小さ
いマグネシウム(Mg)、リチウム(Li)、セシウム
(Cs)、バリウム(Ba)、カリウム(K)、ベリリ
ウム(Be)若しくはカルシウム(Ca)を含む材料を
用いる。好ましくはMgAg(MgとAlをMg:Ag
=10:1で混合した材料)でなる電極を用いれば良
い。他にもMgAgAl電極、LiAl電極、また、L
iFAl電極が挙げられる。また、保護電極49は陰極
48を外部の水分等から保護膜するために設けられる電
極であり、アルミニウム(Al)若しくは銀(Ag)を
含む材料が用いられる。この保護電極49には放熱効果
もある。
【0079】なお、EL層47及び陰極48は大気解放
せずに連続形成することが望ましい。即ち、EL層や陰
極がどのような積層構造であってもマルチチャンバー
(クラスターツールともいう)方式の成膜装置にて全て
連続形成することが望ましい。これはEL層として有機
材料を用いる場合、水分に非常に弱いため、大気解放し
た時の吸湿を避けるためである。さらに、EL層47及
び陰極48だけでなく、その上の保護電極49まで連続
形成するとさらに良い。
【0080】成膜方法としては、EL層が熱に対して非
常に弱いため、真空蒸着法(特に、有機分子線蒸着法は
分子オーダーレベルの超薄膜を形成する上で有効であ
る。)、スパッタ法、プラズマCVD法、スピンコーテ
ィング法、スクリーン印刷又はイオンプレーティング法
が好ましいが、インクジェット方式で形成することも可
能である。インクジェット方式にはキャビテーションを
用いるバブルジェット方式(特開平5−116297号
等)とピエゾ素子を用いるピエゾ方式(特開平8−29
0647号等)とがあるが、有機EL材料が熱に弱いこ
とを鑑みればピエゾ方式が好ましい。
【0081】また、50は第3パッシベーション膜であ
り、膜厚は10nm〜1μm(好ましくは200〜50
0nm)とすれば良い。第3パッシベーション膜50を
設ける目的は、EL層47を水分から保護する目的が主
であるが、第2パッシベーション膜45と同様に放熱効
果をもたせても良い。従って、形成材料としては第1パ
ッシベーション膜41と同様のものを用いることができ
る。但し、EL層47として有機材料を用いる場合、酸
素との結合により劣化する可能性があるので、酸素を放
出しやすい絶縁膜は用いないことが望ましい。
【0082】また、上述のようにEL層は熱に弱いの
で、なるべく低温(好ましくは室温から120℃までの
温度範囲)で成膜するのが望ましい。従って、プラズマ
CVD法、スパッタ法、真空蒸着法、イオンプレーティ
ング法又は溶液塗布法(スピンコーティング法)が望ま
しい成膜方法と言える。
【0083】このように、第2パッシベーション膜45
を設けるだけでも十分にEL素子の劣化を抑制すること
はできるが、さらに好ましくはEL素子を第2パッシベ
ーション膜45及び第3パッシベーション膜50という
ようにEL素子を挟んで形成された二層の絶縁膜によっ
て囲み、EL層への水分、酸素の侵入を防ぎ、EL層か
らのアルカリ金属の拡散を防ぎ、EL層への熱の蓄積を
防ぐ。その結果、EL層の劣化がさらに抑制されて信頼
性の高いEL表示装置が得られる。
【0084】また、本発明のEL表示装置は図1のよう
な構造の画素からなる画素部を有し、画素内において機
能に応じて構造の異なるTFTが配置されている。これ
によりオフ電流値の十分に低いスイッチング用TFT
と、ホットキャリア注入に強い電流制御用TFTとが同
じ画素内に形成でき、高い信頼性を有し、且つ、良好な
画像表示が可能な(動作性能の高い)EL表示装置が得
られる。
【0085】なお、図1の画素構造においてスイッチン
グ用TFTとしてマルチゲート構造のTFTを用いてい
るが、LDD領域の配置等の構成に関しては図1の構成
に限定する必要はない。
【0086】以上の構成でなる本発明について、以下に
示す実施例でもってさらに詳細な説明を行うこととす
る。
【0087】〔実施例1〕本発明の実施例について図3
〜図5を用いて説明する。ここでは、画素部とその周辺
に設けられる駆動回路部のTFTを同時に作製する方法
について説明する。但し、説明を簡単にするために、駆
動回路に関しては基本回路であるCMOS回路を図示す
ることとする。
【0088】まず、図3(A)に示すように、ガラス基
板300上に下地膜301を300nmの厚さに形成す
る。本実施例では下地膜301として窒化酸化珪素膜を
積層して用いる。この時、ガラス基板300に接する方
の窒素濃度を10〜25wt%としておくと良い。
【0089】また、下地膜301の一部として、図1に
示した第1パッシベーション膜41と同様の材料からな
る絶縁膜を設けることは有効である。電流制御用TFT
は大電流を流すことになるので発熱しやすく、なるべく
近いところに放熱効果のある絶縁膜を設けておくことは
有効である。
【0090】次に下地膜301の上に50nmの厚さの
非晶質珪素膜(図示せず))を公知の成膜法で形成す
る。なお、非晶質珪素膜に限定する必要はなく、非晶質
構造を含む半導体膜(微結晶半導体膜を含む)であれば
良い。さらに非晶質シリコンゲルマニウム膜などの非晶
質構造を含む化合物半導体膜でも良い。また、膜厚は2
0〜100nmの厚さであれば良い。
【0091】そして、公知の技術により非晶質珪素膜を
結晶化し、結晶質珪素膜(多結晶シリコン膜若しくはポ
リシリコン膜ともいう)302を形成する。公知の結晶
化方法としては、電熱炉を使用した熱結晶化方法、レー
ザー光を用いたレーザーアニール結晶化法、赤外光を用
いたランプアニール結晶化法がある。本実施例では、X
eClガスを用いたエキシマレーザー光を用いて結晶化
する。
【0092】なお、本実施例では線状に加工したパルス
発振型のエキシマレーザー光を用いるが、矩形であって
も良いし、連続発振型のアルゴンレーザー光や連続発振
型のエキシマレーザー光を用いることもできる。
【0093】本実施例では結晶質珪素膜をTFTの活性
層として用いるが、非晶質珪素膜を用いることも可能で
ある。しかし、電流制御用TFTは大電流を流す必要性
があるため、電流を流しやすい結晶質珪素膜を用いた方
が有利である。
【0094】なお、オフ電流を低減する必要のあるスイ
ッチング用TFTの活性層を非晶質珪素膜で形成し、電
流制御用TFTの活性層を結晶質珪素膜で形成すること
は有効である。非晶質珪素膜はキャリア移動度が低いた
め電流を流しにくくオフ電流が流れにくい。即ち、電流
を流しにくい非晶質珪素膜と電流を流しやすい結晶質珪
素膜の両者の利点を生かすことができる。
【0095】次に、図3(B)に示すように、結晶質珪
素膜302上に酸化珪素膜でなる保護膜303を130
nmの厚さに形成する。この厚さは100〜200nm
(好ましくは130〜170nm)の範囲で選べば良
い。また、珪素を含む絶縁膜であれば他の膜でも良い。
この保護膜303は不純物を添加する際に結晶質珪素膜
が直接プラズマに曝されないようにするためと、微妙な
濃度制御を可能にするために設ける。
【0096】そして、その上にレジストマスク304
a、304bを形成し、保護膜303を介してn型を付与
する不純物元素(以下、n型不純物元素という)を添加
する。なお、n型不純物元素としては、代表的には15
族に属する元素、典型的にはリン又は砒素を用いること
ができる。なお、本実施例ではフォスフィン(PH3
を質量分離しないでプラズマ励起したプラズマドーピン
グ法を用い、リンを1×1018atoms/cm3の濃度で添加
する。勿論、質量分離を行うイオンインプランテーショ
ン法を用いても良い。
【0097】この工程により形成されるn型不純物領域
305、306には、n型不純物元素が2×1016〜5
×1019atoms/cm3(代表的には5×1017〜5×10
18atoms/cm3)の濃度で含まれるようにドーズ量を調節
する。
【0098】次に、図3(C)に示すように、保護膜3
03を除去し、添加した15族に属する元素の活性化を
行う。活性化手段は公知の技術を用いれば良いが、本実
施例ではエキシマレーザー光の照射により活性化する。
勿論、パルス発振型でも連続発振型でも良いし、エキシ
マレーザー光に限定する必要はない。但し、添加された
不純物元素の活性化が目的であるので、結晶質珪素膜が
溶融しない程度のエネルギーで照射することが好まし
い。なお、保護膜303をつけたままレーザー光を照射
しても良い。
【0099】なお、このレーザー光による不純物元素の
活性化に際して、熱処理による活性化を併用しても構わ
ない。熱処理による活性化を行う場合は、基板の耐熱性
を考慮して450〜550℃程度の熱処理を行えば良
い。
【0100】この工程によりn型不純物領域305、3
06の端部、即ち、n型不純物領域305、306の周
囲に存在するn型不純物元素を添加していない領域との
境界部(接合部)が明確になる。このことは、後にTF
Tが完成した時点において、LDD領域とチャネル形成
領域とが非常に良好な接合部を形成しうることを意味す
る。
【0101】次に、図3(D)に示すように、結晶質珪
素膜の不要な部分を除去して、島状の半導体膜(以下、
活性層という)307〜310を形成する。
【0102】次に、図3(E)に示すように、活性層3
07〜310を覆ってゲート絶縁膜311を形成する。
ゲート絶縁膜311としては、10〜200nm、好ま
しくは50〜150nmの厚さの珪素を含む絶縁膜を用
いれば良い。これは単層構造でも積層構造でも良い。本
実施例では110nm厚の窒化酸化珪素膜を用いる。
【0103】次に、200〜400nm厚の導電膜を形
成し、パターニングしてゲート電極312〜316を形
成する。なお、本実施例ではゲート電極と、ゲート電極
に電気的に接続された引き回しのための配線(以下、ゲ
ート配線という)とを別の材料で形成する。具体的には
ゲート電極よりも低抵抗な材料をゲート配線として用い
る。これは、ゲート電極としては微細加工が可能な材料
を用い、ゲート配線には微細加工はできなくとも配線抵
抗が小さい材料を用いるためである。勿論、ゲート電極
とゲート配線とを同一材料で形成してしまっても構わな
い。
【0104】また、ゲート電極は単層の導電膜で形成し
ても良いが、必要に応じて二層、三層といった積層膜と
することが好ましい。ゲート電極の材料としては公知の
あらゆる導電膜を用いることができる。ただし、上述の
ように微細加工が可能、具体的には2μm以下の線幅に
パターニング可能な材料が好ましい。
【0105】代表的には、タンタル(Ta)、チタン
(Ti)、モリブデン(Mo)、タングステン(W)も
しくはクロム(Cr)から選ばれた元素でなる膜、また
は前記元素の窒化物膜(代表的には窒化タンタル膜、窒
化タングステン膜、窒化チタン膜)、または前記元素を
組み合わせた合金膜(代表的にはMo−W合金、Mo−
Ta合金)、または前記元素のシリサイド膜(代表的に
はタングステンシリサイド膜、チタンシリサイド膜)ま
たは導電性を持たせたシリコン膜を用いることができ
る。勿論、単層で用いても積層して用いても良い。
【0106】本実施例では、50nm厚の窒化タンタル
(TaN)膜と、350nm厚のTa膜とでなる積層膜
を用いる。これはスパッタ法で形成すれば良い。また、
スパッタガスとしてXe、Ne等の不活性ガスを添加す
ると応力による膜はがれを防止することができる。
【0107】またこの時、ゲート電極313、316は
それぞれn型不純物領域305、306の一部とゲート
絶縁膜311を介して重なるように形成する。この重な
った部分が後にゲート電極と重なったLDD領域とな
る。
【0108】次に、図4(A)に示すように、ゲート電
極312〜316をマスクとして自己整合的にn型不純
物元素(本実施例ではリン)を添加する。こうして形成
される不純物領域317〜323にはn型不純物領域3
05、306の1/2〜1/10(代表的には1/3〜
1/4)の濃度でリンが添加されるように調節する。具
体的には、1×1016〜5×1018atoms/cm3(典型的
には3×1017〜3×1018atoms/cm3)の濃度が好ま
しい。
【0109】次に、図4(B)に示すように、ゲート電
極等を覆う形でレジストマスク324a〜324dを形成
し、n型不純物元素(本実施例ではリン)を添加して高
濃度にリンを含む不純物領域325〜331を形成す
る。ここでもフォスフィン(PH3)を用いたイオンド
ープ法で行い、この領域のリンの濃度は1×1020〜1
×1021atoms/cm3(代表的には2×1020〜5×10
20atoms/cm3)となるように調節する。
【0110】この工程によってnチャネル型TFTのソ
ース領域若しくはドレイン領域が形成されるが、スイッ
チング用TFTでは、図4(A)の工程で形成したn型
不純物領域320〜322の一部を残す。この残された
領域が、図1におけるスイッチング用TFTのLDD領
域15a〜15dに対応する。
【0111】次に、図4(C)に示すように、レジスト
マスク324a〜324dを除去し、新たにレジストマス
ク332を形成する。そして、p型不純物元素(本実施
例ではボロン)を添加し、高濃度にボロンを含む不純物
領域333、334を形成する。ここではジボラン(B
26)を用いたイオンドープ法により3×1020〜3×
1021atoms/cm3(代表的には5×1020〜1×1021a
toms/cm3)濃度となるようにボロンを添加する。
【0112】なお、不純物領域333、334には既に
1×1016〜5×1018atoms/cm3の濃度でリンが添加
されているが、ここで添加されるボロンはその少なくと
も3倍以上の濃度で添加される。そのため、予め形成さ
れていたn型の不純物領域は完全にP型に反転し、P型
の不純物領域として機能する。
【0113】次に、レジストマスク332を除去した
後、それぞれの濃度で添加されたn型またはp型不純物
元素を活性化する。活性化手段としては、ファーネスア
ニール法、レーザーアニール法、またはランプアニール
法で行うことができる。本実施例では電熱炉において窒
素雰囲気中、550℃、4時間の熱処理を行う。
【0114】このとき雰囲気中の酸素を極力排除するこ
とが重要である。なぜならば酸素が少しでも存在してい
ると露呈したゲート電極の表面が酸化され、抵抗の増加
を招くと共に後にオーミックコンタクトを取りにくくな
るからである。従って、上記活性化工程における処理雰
囲気中の酸素濃度は1ppm以下、好ましくは0.1p
pm以下とすることが望ましい。
【0115】次に、活性化工程が終了したら300nm
厚のゲート配線335を形成する。ゲート配線335の
材料としては、アルミニウム(Al)又は銅(Cu)を
主成分(組成として50〜100%を占める。)とする
金属膜を用いれば良い。配置としては図2のゲート配線
211のように、スイッチング用TFTのゲート電極3
14、315(図2のゲート電極19a、19bに相当す
る)を電気的に接続するように形成する。(図4
(D))
【0116】このような構造とすることでゲート配線の
配線抵抗を非常に小さくすることができるため、面積の
大きい画像表示領域(画素部)を形成することができ
る。即ち、画面の大きさが対角10インチ以上(さらに
は30インチ以上)のEL表示装置を実現する上で、本
実施例の画素構造は極めて有効である。
【0117】次に、図5(A)に示すように、第1層間
絶縁膜336を形成する。第1層間絶縁膜336として
は、珪素を含む絶縁膜を単層で用いるか、その中で組み
合わせた積層膜を用いれば良い。また、膜厚は400n
m〜1.5μmとすれば良い。本実施例では、200n
m厚の窒化酸化珪素膜の上に800nm厚の酸化珪素膜
を積層した構造とする。
【0118】さらに、3〜100%の水素を含む雰囲気
中で、300〜450℃で1〜12時間の熱処理を行い
水素化処理を行う。この工程は熱的に励起された水素に
より半導体膜の不対結合手を水素終端する工程である。
水素化の他の手段として、プラズマ水素化(プラズマに
より励起された水素を用いる)を行っても良い。
【0119】なお、水素化処理は第1層間絶縁膜336
を形成する間に入れても良い。即ち、200nm厚の窒
化酸化珪素膜を形成した後で上記のように水素化処理を
行い、その後で残り800nm厚の酸化珪素膜を形成し
ても構わない。
【0120】次に、第1層間絶縁膜336に対してコン
タクトホールを形成し、ソース配線337〜340と、
ドレイン配線341〜343を形成する。なお、本実施
例ではこの電極を、チタン膜を100nm、チタンを含
むアルミニウム膜を300nm、チタン膜150nmを
スパッタ法で連続形成した3層構造の積層膜とする。勿
論他の導電膜でも良く、銀、パラジウム及び銅を含む合
金膜を用いても良い。
【0121】次に、50〜500nm(代表的には20
0〜300nm)の厚さで第1パッシベーション膜34
4を形成する。本実施例では第1パッシベーション膜3
44として300nm厚の窒化酸化珪素膜を用いる。こ
れは窒化珪素膜で代用しても良い。勿論、図1の第1パ
ッシベーション膜41と同様の材料を用いることが可能
である。
【0122】なお、窒化酸化珪素膜の形成に先立ってH
2、NH3等水素を含むガスを用いてプラズマ処理を行う
ことは有効である。この前処理により励起された水素が
第1層間絶縁膜336に供給され、熱処理を行うこと
で、第1パッシベーション膜344の膜質が改善され
る。それと同時に、第1層間絶縁膜336に添加された
水素が下層側に拡散するため、効果的に活性層を水素化
することができる。
【0123】次に、図5(B)に示すように、カラーフ
ィルター345と蛍光体346を形成する。これらの材
料は公知のものを用いれば良い。また、これらは別々に
パターニングして形成しても良いし、連続的に形成して
一括でパターニングして形成しても良い。また形成方法
としては、スクリーン印刷法、インクジェット法、マス
ク蒸着法(マスク材を用いて選択的に形成する方法)等
を用いれば良い。
【0124】それぞれの膜厚は0.5〜5μm(典型的
には1〜2μm)の範囲で選択する。特に、蛍光体34
6は用いる材料によって最適な膜厚が異なる。即ち、薄
すぎると色変換効率が悪くなり、厚すぎると段差が大き
くなる上に光の透過光量が落ちてしまう。従って、両特
性の兼ね合いで最適な膜厚を決定しなければならない。
【0125】なお、本実施例ではEL層から発生した光
を色変換するカラー化方式を例にとって説明している
が、RGBに対応するEL層を個別に作製する方式を採
用する場合は、カラーフィルターや蛍光体を省略するこ
ともできる。
【0126】次に、樹脂からなる第2層間絶縁膜347
を形成する。樹脂としてはポリイミド、ポリアミド、ア
クリル、BCB(ベンゾシクロブテン)等を使用するこ
とができる。特に、第2層間絶縁膜347は平坦化の意
味合いが強いので、平坦性に優れたアクリルが好まし
い。本実施例ではカラーフィルター345及び蛍光体3
46の段差を十分に平坦化しうる膜厚でアクリル膜を形
成する。好ましくは1〜5μm(さらに好ましくは2〜
4μm)とすれば良い。
【0127】次に、第2層間絶縁膜347上に100n
m厚の第2パッシベーション膜348を形成する。本実
施例ではSi、Al、N、O及びLaを含む絶縁膜を用
いる。そして、第2パッシベーション膜348、第2層
間絶縁膜347及び第1パッシベーション膜344にド
レイン配線343に達するコンタクトホールを形成し、
画素電極349を形成する。本実施例では酸化インジウ
ムと酸化スズとの化合物(ITO)膜を110nmの厚
さに形成し、パターニングを行って画素電極とする。こ
の画素電極349がEL素子の陽極となる。なお、他の
材料として、酸化インジウムと酸化亜鉛との化合物膜や
酸化ガリウムを含む酸化亜鉛膜を用いることも可能であ
る。
【0128】なお、本実施例では画素電極349がドレ
イン配線343を介して電流制御用TFTのドレイン領
域331へと電気的に接続された構造となっている。こ
の構造には次のような利点がある。
【0129】画素電極349はEL層(発光層)や電荷
輸送層などの有機材料に直接接することになるため、E
L層等に含まれた可動イオンが画素電極中を拡散する可
能性がある。即ち、本実施例の構造は画素電極349を
直接活性層の一部であるドレイン領域331へ接続せ
ず、ドレイン配線343を中継することによって活性層
中への可動イオンの侵入を防ぐことができる。
【0130】次に、図5(C)に示すように、EL層3
50、陰極(MgAg電極)351、保護電極352を
大気解放しないで連続形成する。このときEL層350
及び陰極351を形成するに先立って画素電極349に
対して熱処理を施し、水分を完全に除去しておくことが
望ましい。なお、EL層350としては公知の材料を用
いることができる。
【0131】なお、EL層350としては
【発明の実施の形態】の欄で説明した材料を用いること
ができる。本実施例では図19に示すように、正孔注入
層(Hole injecting layer)、正孔輸送層(Hole trans
porting layer)、発光層(Emitting layer)及び電子
輸送層(Electron transporting layer)でなる4層構
造をEL層とするが、電子輸送層を設けない場合もある
し、電子注入層を設ける場合もある。また、正孔注入層
を省略する場合もある。このように組み合わせは既に様
々な例が報告されており、そのいずれの構成を用いても
構わない。
【0132】正孔注入層又は正孔輸送層としてはアミン
系のTPD(トリフェニルアミン誘導体)を用いればよ
く、他にもヒドラゾン系(代表的にはDEH)、スチル
ベン系(代表的にはSTB)、スターバスト系(代表的
にはm−MTDATA)等を用いることができる。特に
ガラス転移温度が高く結晶化しにくいスターバスト系材
料が好ましい。また、ポリアニリン(PAni)、ポリ
チオフェン(PEDOT)もしくは銅フタロシアニン
(CuPc)を用いても良い。
【0133】発光層としては赤色発光層としてはBPP
C、ペリレン、DCMが用いることができるが、特にE
u(DBM)3(Phen)で示されるEu錯体(J.Kid
o et.al,Appl.Phys.,vol.35,pp.L394-396,1996に詳し
い。)は620nmの波長に鋭い発光をもち単色性が高
い。
【0134】また、緑色発光層として代表的にはAlq
3(8-hydroxyquinoline alminium)に数モル%のキナク
リドン又はクマリンを添加した材料を用いることができ
る。化学式は以下のようになる。
【0135】
【化6】
【0136】また、青色発光層として代表的にはDSA
(ジスチルアリーレン誘導体)にアミノ置換DSAを添
加したジスチルアリーレンアミン誘導体を用いることが
できる。特に、性能の高い材料であるジスチリルビフェ
ニル(DPVBi)を用いることが好ましい。化学式は
以下のようになる。
【0137】
【化7】
【0138】また、保護電極352でもEL層350を
水分や酸素から保護することは可能であるが、さらに好
ましくは第3パッシベーション膜353を設けると良
い。本実施例では第3パッシベーション膜353として
300nm厚の窒化珪素膜を設ける。この第3パッシベ
ーション膜も保護電極352の後に大気解放しないで連
続的に形成しても構わない。勿論、第3パッシベーショ
ン膜353としては、図1の第3パッシベーション膜5
0と同一の材料を用いることができる。
【0139】本実施例では正孔注入層、正孔輸送層、発
光層及び電子注入層でなる4層構造をEL層とするが、
組み合わせは既に様々な例が報告されており、そのいず
れの構成を用いても構わない。また、本実施例ではEL
素子の陰極としてMgAg電極を用いるが、公知の他の
材料であっても良い。
【0140】また、保護電極352はMgAg電極35
1の劣化を防ぐために設けられ、アルミニウムを主成分
とする金属膜が代表的である。勿論、他の材料でも良
い。また、EL層350、MgAg電極351は非常に
水分に弱いので、保護電極352までを大気解放しない
で連続的に形成し、外気からEL層を保護することが望
ましい。
【0141】なお、EL層350の膜厚は10〜400
nm(典型的には60〜160nm)、MgAg電極3
51の厚さは180〜300nm(典型的には200〜
250nm)とすれば良い。
【0142】こうして図5(C)に示すような構造のア
クティブマトリクス型EL表示装置が完成する。ところ
で、本実施例のアクティブマトリクス型EL表示装置
は、画素部だけでなく駆動回路部にも最適な構造のTF
Tを配置することにより、非常に高い信頼性を示し、動
作特性も向上しうる。
【0143】まず、極力動作速度を落とさないようにホ
ットキャリア注入を低減させる構造を有するTFTを、
駆動回路を形成するCMOS回路のnチャネル型TFT
205として用いる。なお、ここでいう駆動回路として
は、シフトレジスタ、バッファ、レベルシフタ、サンプ
リング回路(トランスファゲート)などが含まれる。デ
ジタル駆動を行う場合には、D/Aコンバータなどの信
号変換回路も含まれうる。
【0144】本実施例の場合、図5(C)に示すよう
に、nチャネル型205の活性層は、ソース領域35
5、ドレイン領域356、LDD領域357及びチャネ
ル形成領域358を含み、LDD領域357はゲート絶
縁膜311を挟んでゲート電極313と重なっている。
【0145】ドレイン領域側のみにLDD領域を形成し
ているのは、動作速度を落とさないための配慮である。
また、このnチャネル型TFT205はオフ電流値をあ
まり気にする必要はなく、それよりも動作速度を重視し
た方が良い。従って、LDD領域357は完全にゲート
電極に重ねてしまい、極力抵抗成分を少なくすることが
望ましい。即ち、いわゆるオフセットはなくした方がよ
い。
【0146】また、CMOS回路のpチャネル型TFT
206は、ホットキャリア注入による劣化が殆ど気にな
らないので、特にLDD領域を設けなくても良い。勿
論、nチャネル型TFT205と同様にLDD領域を設
け、ホットキャリア対策を講じることも可能である。
【0147】なお、駆動回路の中でもサンプリング回路
は他の回路と比べて少し特殊であり、チャネル形成領域
を双方向に大電流が流れる。即ち、ソース領域とドレイ
ン領域の役割が入れ替わるのである。さらに、オフ電流
値を極力低く抑える必要があり、そういった意味でスイ
ッチング用TFTと電流制御用TFTの中間程度の機能
を有するTFTを配置することが望ましい。
【0148】従って、サンプリング回路を形成するnチ
ャネル型TFTは、図9に示すような構造のTFTを配
置することが望ましい。図9に示すように、LDD領域
901a、901bの一部がゲート絶縁膜902を挟んで
ゲート電極903と重なる。この効果は電流制御用TF
T202の説明で述べた通りであり、サンプリング回路
の場合はチャネル形成領域904を挟む形でLDD領域
901a、901bを設ける点が異なる。
【0149】また、図1に示したような構造の画素を形
成して画素部を形成している。画素内に形成されるスイ
ッチング用TFT及び電流制御用TFTの構造について
は、図1で既に説明したのでここでの説明は省略する。
【0150】なお、実際には図5(C)まで完成した
ら、さらに外気に曝されないように気密性の高い保護フ
ィルム(ラミネートフィルム、紫外線硬化樹脂フィルム
等)やセラミックス製シーリングカンなどのハウジング
材でパッケージング(封入)することが好ましい。その
際、ハウジング材の内部を不活性雰囲気にしたり、内部
に吸湿性材料(例えば酸化バリウム)を配置することで
EL層の信頼性(寿命)が向上する。
【0151】また、パッケージング等の処理により気密
性を高めたら、基板上に形成された素子又は回路から引
き回された端子と外部信号端子とを接続するためのコネ
クター(フレキシブルプリントサーキット:FPC)を
取り付けて製品として完成する。このような出荷できる
状態にまでしたEL表示装置を本明細書中ではELモジ
ュールという。
【0152】ここで本実施例のアクティブマトリクス型
EL表示装置の構成を図6の斜視図を用いて説明する。
本実施例のアクティブマトリクス型EL表示装置は、ガ
ラス基板601上に形成された、画素部602と、ゲー
ト側駆動回路603と、ソース側駆動回路604で構成
される。画素部のスイッチング用TFT605はnチャ
ネル型TFTであり、ゲート側駆動回路603に接続さ
れたゲート配線606、ソース側駆動回路604に接続
されたソース配線607の交点に配置されている。ま
た、スイッチング用TFT605のドレインは電流制御
用TFT608のゲートに電気的に接続されている。
【0153】さらに、電流制御用TFT608のソース
は電流供給線609に接続され、電流制御用TFT60
8のドレインにはEL素子610が電気的に接続されて
いる。このとき、電流制御用TFT608がnチャネル
型TFTであればそのドレインにはEL素子610の陽
極が接続されることが好ましい。また、電流制御用TF
T608がpチャネル型TFTであればそのドレインに
はEL素子610の陰極が接続されることが好ましい。
【0154】そして、外部入力端子となるFPC611
には駆動回路まで信号を伝達するための入力配線(接続
配線)612、613、及び電流供給線609に接続さ
れた入力配線614が設けられている。
【0155】また、図6に示したEL表示装置の回路構
成の一例を図7に示す。本実施例のEL表示装置は、ソ
ース側駆動回路701、ゲート側駆動回路(A)70
7、ゲート側駆動回路(B)711、画素部706を有
している。なお、本明細書中において、駆動回路とはソ
ース側駆動回路およびゲート側駆動回路を含めた総称で
ある。
【0156】ソース側駆動回路701は、シフトレジス
タ702、レベルシフタ703、バッファ704、サン
プリング回路(サンプル及びホールド回路)705を備
えている。また、ゲート側駆動回路(A)707は、シ
フトレジスタ708、レベルシフタ709、バッファ7
10を備えている。ゲート側駆動回路(B)711も同
様な構成である。
【0157】ここでシフトレジスタ702、708は駆
動電圧が5〜16V(代表的には10V)であり、回路
を形成するCMOS回路に使われるnチャネル型TFT
は図5(C)の205で示される構造が適している。
【0158】また、レベルシフタ703、709、バッ
ファ704、710は、駆動電圧は14〜16Vと高く
なるが、シフトレジスタと同様に、図5(C)のnチャ
ネル型TFT205を含むCMOS回路が適している。
なお、ゲート配線をダブルゲート構造、トリプルゲート
構造といったマルチゲート構造とすることは、各回路の
信頼性を向上させる上で有効である。
【0159】また、サンプリング回路705は駆動電圧
が14〜16Vであるが、ソース領域とドレイン領域が
反転する上、オフ電流値を低減する必要があるので、図
9のnチャネル型TFT208を含むCMOS回路が適
している。
【0160】また、画素部706は駆動電圧が14〜1
6Vであり、図1に示した構造の画素を配置する。
【0161】なお、上記構成は、図3〜5に示した作製
工程に従ってTFTを作製することによって容易に実現
することができる。また、本実施例では画素部と駆動回
路の構成のみ示しているが、本実施例の作製工程に従え
ば、その他にも信号分割回路、D/Aコンバータ回路、
オペアンプ回路、γ補正回路など駆動回路以外の論理回
路を同一基板上に形成することが可能であり、さらには
メモリ部やマイクロプロセッサ等を形成しうると考えて
いる。
【0162】さらに、ハウジング材をも含めた本実施例
のELモジュールについて図17(A)、(B)を用い
て説明する。なお、必要に応じて図6、図7で用いた符
号を引用することにする。
【0163】基板(TFTの下の下地膜を含む)170
0上には画素部1701、ソース側駆動回路1702、
ゲート側駆動回路1703が形成されている。それぞれ
の駆動回路からの各種配線は、入力配線612〜614
を経てFPC611に至り外部機器へと接続される。
【0164】このとき少なくとも画素部、好ましくは駆
動回路及び画素部を囲むようにしてハウジング材170
4を設ける。なお、ハウジング材1704はEL素子の
外寸よりも内寸が大きい凹部を有する形状又はシート形
状であり、接着剤1705によって、基板1700と共
同して密閉空間を形成するようにして基板1700に固
着される。このとき、EL素子は完全に前記密閉空間に
封入された状態となり、外気から完全に遮断される。な
お、ハウジング材1704は複数設けても構わない。
【0165】また、ハウジング材1704の材質はガラ
ス、ポリマー等の絶縁性物質が好ましい。例えば、非晶
質ガラス(硼硅酸塩ガラス、石英等)、結晶化ガラス、
セラミックスガラス、有機系樹脂(アクリル系樹脂、ス
チレン系樹脂、ポリカーボネート系樹脂、エポキシ系樹
脂等)、シリコーン系樹脂が挙げられる。また、セラミ
ックスを用いても良い。また、接着剤1705が絶縁性
物質であるならステンレス合金等の金属材料を用いるこ
とも可能である。
【0166】また、接着剤1705の材質は、エポキシ
系樹脂、アクリレート系樹脂等の接着剤を用いることが
可能である。さらに、熱硬化性樹脂や光硬化性樹脂を接
着剤として用いることもできる。但し、可能な限り酸
素、水分を透過しない材質であることが必要である。
【0167】さらに、ハウジング材と基板1700との
間の空隙1706は不活性ガス(アルゴン、ヘリウム、
窒素等)を充填しておくことが望ましい。また、ガスに
限らず不活性液体(パーフルオロアルカンに代表される
の液状フッ素化炭素等)を用いることも可能である。不
活性液体に関しては特開平8−78159号で用いられ
ているような材料で良い。また、樹脂を充填しても良
い。
【0168】また、空隙1706に乾燥剤を設けておく
ことも有効である。乾燥剤としては特開平9−1480
66号公報に記載されているような材料を用いることが
できる。典型的には酸化バリウムを用いれば良い。ま
た、乾燥剤だけでなく酸化防止剤を設けることも有効で
ある。
【0169】また、図17(B)に示すように、画素部
には個々に孤立したEL素子を有する複数の画素が設け
られ、それらは全て保護電極1707を共通電極として
有している。本実施例では、EL層、陰極(MgAg電
極)及び保護電極を大気解放しないで連続形成すること
が好ましいとしたが、EL層と陰極とを同じマスク材を
用いて形成し、保護電極だけ別のマスク材で形成すれば
図17(B)の構造を実現することができる。
【0170】このとき、EL層と陰極は画素部のみ設け
ればよく、駆動回路の上に設ける必要はない。勿論、駆
動回路上に設けられていても問題とはならないが、EL
層にアルカリ金属が含まれていることを考慮すると設け
ない方が好ましい。
【0171】なお、保護電極1707は1708で示さ
れる領域において、入力配線1709に接続される。入
力配線1709は保護電極1707に所定の電圧を与え
るための配線であり、導電性ペースト材料(代表的には
異方導電性膜)1710を介してFPC611に接続さ
れる。
【0172】ここで領域1708におけるコンタクト構
造を実現するための作製工程を図18を用いて説明す
る。
【0173】まず、本実施例の工程に従って図5(A)
の状態を得る。このとき、基板端部(図17(B)にお
いて1708で示される領域)において第1層間絶縁膜
336及びゲート絶縁膜311を除去し、その上に入力
配線1709を形成する。勿論、図5(A)のソース配
線及びドレイン配線と同時に形成される。(図18
(A))
【0174】次に、図5(B)において第2パッシベー
ション膜348、第2層間絶縁膜347及び第1パッシ
ベーション膜344をエッチングする際に、1801で
示される領域を除去し、且つ開孔部1802を形成す
る。(図18(B))
【0175】この状態で画素部ではEL素子の形成工程
(画素電極、EL層及び陰極の形成工程)が行われる。
この際、図18に示される領域ではマスク材を用いてE
L素子が形成されないようにする。そして、陰極351
を形成した後、別のマスク材を用いて保護電極352を
形成する。これにより保護電極352と入力配線170
9とが電気的に接続される。さらに、第3パッシベーシ
ョン膜353を設けて図18(C)の状態を得る。
【0176】以上の工程により図17(B)の1708
で示される領域のコンタクト構造が実現される。そし
て、入力配線1709はハウジング材1704と基板1
700との間の隙間(但し接着剤1705で充填されて
いる。即ち、接着剤1705は入力配線の段差を十分に
平坦化しうる厚さが必要である。)を通ってFPC61
1に接続される。なお、ここでは入力配線1709につ
いて説明したが、他の入力配線612〜614も同様に
してハウジング材1704の下を通ってFPC611に
接続される。
【0177】〔実施例2〕本実施例では、画素の構成を
図2(B)に示した構成と異なるものとした例を図10
に示す。
【0178】本実施例では、図2(B)に示した二つの
画素を、電流供給線について対称となるように配置す
る。即ち、図10に示すように、電流供給線213を隣
接する二つの画素間で共通化することで、必要とする配
線の本数を低減することができる。なお、画素内に配置
されるTFT構造等はそのままで良い。
【0179】このような構成とすれば、より高精細な画
素部を作製することが可能となり、画像の品質が向上す
る。
【0180】なお、本実施例の構成は実施例1の作製工
程に従って容易に実現可能であり、TFT構造等に関し
ては実施例1や図1の説明を参照すれば良い。
【0181】〔実施例3〕本実施例では、図1と異なる
構造の画素部を形成する場合について図11を用いて説
明する。なお、第2層間絶縁膜44を形成する工程まで
は実施例1に従えば良い。また、第2層間絶縁膜44で
覆われたスイッチング用TFT201、電流制御用TF
T202は図1と同じ構造であるので、ここでの説明は
省略する。
【0182】本実施例の場合、第2パッシベーション膜
45、第2層間絶縁膜44及び第1パッシベーション膜
41に対してコンタクトホールを形成したら、画素電極
51、陰極52及びEL層53を形成する。本実施例で
は陰極52とEL層53を大気解放しない真空蒸着法で
連続的に形成するが、その際にマスク材を用いて選択的
に赤色発光のEL層、緑色発光のEL層、青色発光のE
L層を別々の画素に形成する。なお、図11には一つの
画素しか図示していないが、同一構造の画素が赤、緑又
は青のそれぞれの色に対応して形成され、これによりカ
ラー表示を行うことができる。これら各色のEL層は公
知の材料を採用すれば良い。
【0183】本実施例では画素電極51として、150
nm厚のアルミニウム合金膜(1wt%のチタンを含有し
たアルミニウム膜)を設ける。なお、画素電極の材料と
しては金属材料であれば如何なる材料でも良いが、反射
率の高い材料であることが好ましい。また、陰極52と
して230nm厚のMgAg電極を用い、EL層53の
膜厚は120nmとする。
【0184】次に、透明導電膜(本実施例ではITO
膜)からなる陽極54を110nmの厚さに形成する。
こうしてEL素子209が形成され、実施例1に示した
材料でもって第3パッシベーション膜55を形成すれば
図11に示すような構造の画素が完成する。
【0185】本実施例の構造とした場合、各画素で生成
された赤色、緑色又は青色の光はTFTが形成された基
板とは反対側に放射される。そのため、画素内のほぼ全
域、即ちTFTが形成された領域をも有効な発光領域と
して用いることができる。その結果、画素の有効発光面
積が大幅に向上し、画像の明るさやコントラスト比(明
暗の比)が向上する。
【0186】なお、本実施例の構成は、実施例1、2の
いずれの構成とも自由に組み合わせることが可能であ
る。
【0187】〔実施例4〕本実施例では、実施例1の図
2とは異なる構造の画素を形成する場合について図12
(A)、(B)を用いて説明する。
【0188】図12(A)において、1201はスイッ
チング用TFTであり、活性層56、ゲート電極57
a、ゲート配線57b、ソース配線58及びドレイン配線
59を構成として含む。また、1202は電流制御用T
FTであり、活性層60、ゲート電極61、ソース配線
(電流供給線)62及びドレイン配線63を構成として
含む。また、電流制御用TFT1202のソース配線6
2は電流供給線64に接続され、ドレイン配線63はE
L素子65に接続される。この画素の回路構成を表した
のが図12(B)である。
【0189】図12(A)と図2(A)との相違点は、
スイッチング用TFTの構造である。本実施例では線幅
が0.1〜5μmと細いゲート電極57aを形成し、その
部分を横切るようにして活性層56を形成する。そして
各画素のゲート電極57aを電気的に接続するようにゲ
ート配線57bが形成される。これにより面積をさほど
専有することなくトリプルゲート構造を実現している。
【0190】他の部分は図2(A)と同様であるが、本
実施例のような構造とするとスイッチング用TFTの専
有する面積が小さくなるため有効発光面積が広くなる、
即ち画像の明るさが向上する。また、オフ電流値を低減
するための冗長性を高めたゲート構造を実現しうるた
め、さらなる画質の向上を図ることができる。
【0191】なお、本実施例の構成は実施例2のように
電流供給線64を隣接する画素間で共通化しても良い
し、実施例3のような構造としても良い。また、作製工
程に関しては実施例1に従えば良い。
【0192】〔実施例5〕実施例1〜4ではトップゲー
ト型TFTの場合について説明したが、本発明はボトム
ゲート型TFTを用いて実施しても構わない。本実施例
では逆スタガ型TFTで本発明を実施した場合について
図13に示す。なお、TFT構造以外は図1の構造と同
様であるので必要に応じて図1と同じ符号を用いる。
【0193】図13において、基板11、下地膜12に
は実施例1と同様の材料を用いることができる。そし
て、下地膜12上にはスイッチング用TFT1301及
び電流制御用TFT1302が形成される。
【0194】スイッチング用TFT1301の構成は、
ゲート電極70a、70b、ゲート配線71、ゲート絶縁
膜72、ソース領域73、ドレイン領域74、LDD領
域75a〜75d、高濃度不純物領域76、チャネル形成
領域77a、77b、チャネル保護膜78a、78b、第1
層間絶縁膜79、ソース配線80及びドレイン配線81
を含む。
【0195】また、電流制御用TFT1302の構成
は、ゲート電極82、ゲート絶縁膜72、ソース領域8
3、ドレイン領域84、LDD領域85、チャネル形成
領域86、チャネル保護膜87、第1層間絶縁膜79、
ソース配線88及びドレイン配線89を含む。この時、
ゲート電極82はスイッチング用TFT1301のドレ
イン配線84と電気的に接続される。
【0196】なお、上記スイッチング用TFT1301
及び電流制御用TFT1302は公知の逆スタガ型TF
Tの作製方法によって形成すれば良い。また、上記TF
Tを形成する各部位(配線、絶縁膜、活性層等)の材料
は実施例1のトップゲート型TFTにおいて対応する各
部位と同様の材料を用いることができる。但し、トップ
ゲート型TFTの構成にはないチャネル保護膜78a、
78b、87に関しては、珪素を含む絶縁膜で形成すれ
ば良い。また、ソース領域、ドレイン領域又はLDD領
域等の不純物領域の形成については、フォトリソグラフ
ィ技術を用いて個別に不純物濃度を変えて形成すれば良
い。
【0197】TFTが完成したら、第1パッシベーショ
ン膜41、カラーフィルター42、蛍光体43、第2層
間絶縁膜(平坦化膜)44、第2パッシベーション膜4
5、画素電極(陽極)46、EL層47、MgAg電極
(陰極)48、アルミニウム電極(保護電極)49、第
3パッシベーション膜50を順次形成してEL素子13
03を有する画素が完成する。これらの作製工程及び材
料に関しては実施例1を参考にすれば良い。
【0198】なお、本実施例の構成は、実施例2〜4の
いずれの構成とも自由に組み合わせることが可能であ
る。
【0199】〔実施例6〕実施例1の図5(C)又は図
1の構造において、活性層と基板との間に設けられる下
地膜として、第2パッシベーション膜45と同様に放熱
効果の高い材料を用いることは有効である。特に電流制
御用TFTは多くの電流を流すことになるため発熱しや
すく、自己発熱による劣化が問題となりうる。そのよう
な場合に、本実施例のように下地膜が放熱効果を有する
ことでTFTの熱劣化を防ぐことができる。
【0200】もちろん、基板から拡散する可動イオン等
から防ぐ効果も重要であるので、第1パッシベーション
膜41と同様にSi、Al、N、O、Mを含む化合物と
珪素を含む絶縁膜との積層構造を用いることも好まし
い。
【0201】なお、本実施例の構成は、実施例1〜5の
いずれの構成とも自由に組み合わせることが可能であ
る。
【0202】〔実施例7〕実施例3に示した画素構造と
した場合、EL層から発する光は基板とは反対側に放射
されるため、基板と画素電極との間に存在する絶縁膜等
の透過率を気にする必要がない。即ち、多少透過率の低
い材料であっても用いることができる。
【0203】従って、下地膜12、第1パッシベーショ
ン膜41又は第2パッシベーション膜45としてダイヤ
モンド薄膜、ダイヤモンドライクカーボン膜又はアモル
ファスカーボン膜と呼ばれる炭素膜を用いる上で有利で
ある。即ち、透過率の低下を気にする必要がないため、
膜厚を100〜500nmというように厚く設定するこ
とができ、放熱効果をより高めることが可能である。
【0204】なお、第3パッシベーション膜50に上記
炭素膜を用いる場合に関しては、やはり透過率の低下は
避けるべきであるので、膜厚は5〜100nm程度にし
ておくことが好ましい。
【0205】なお、本実施例においても下地膜12、第
1パッシベーション膜41、第2パッシベーション膜4
5又は第3パッシベーション膜50のいずれに炭素膜を
用いる場合においても、他の絶縁膜と積層して用いるこ
とは有効である。
【0206】なお、本実施例は実施例3に示した画素構
造とする場合において有効であり、その他の構成に関し
ては、実施例1〜6のいずれの構成とも自由に組み合わ
せることが可能である。
【0207】〔実施例8〕本発明ではEL表示装置の画
素においてスイッチング用TFTをマルチゲート構造と
することによりスイッチング用TFTのオフ電流値を低
減し、保持容量の必要性を排除している。これは保持容
量の専有する面積を発光領域として有効に活用するため
の工夫である。
【0208】しかしながら、保持容量を完全になくせな
いまでも専有面積を小さくするだけで有効発光面積を広
げるという効果は得られる。即ち、スイッチング用TF
Tをマルチゲート構造にすることによりオフ電流値を低
減し、保持容量の専有面積を縮小化するだけでも十分で
ある。
【0209】従って、図14に示すような画素構造とす
ることも可能である。なお、図14では必要に応じて図
1と同じ符号を引用している。
【0210】図14と図1との相違点は、スイッチング
用TFTに接続された保持容量1401が存在する点で
ある。保持容量1401はスイッチング用TFT201
のドレイン領域14から延長された半導体領域(下部電
極)1402とゲート絶縁膜18と容量電極(上部電
極)1403とで形成される。この容量電極1403は
TFTのゲート電極19a、19b、35と同時に形成さ
れる。
【0211】この上面図を図15(A)に示す。図15
(A)の上面図をA−A’で切った断面図が図14に相
当する。図15(A)示すように、容量電極1403は
電気的に接続された接続配線1404を介して電流制御
用TFTのソース領域31と電気的に接続される。な
お、接続配線1404はソース配線21、36及びドレ
イン配線22、37と同時に形成される。また、図15
(B)は図15(A)に示す上面図の回路構成を表して
いる。
【0212】なお、本実施例の構成は、実施例1〜7の
いずれの構成とも自由に組み合わせることができる。即
ち、画素内に保持容量が設けられるだけであって、TF
T構造やEL層の材料等に限定を加えるものではない。
【0213】〔実施例9〕実施例1では、結晶質珪素膜
302の形成手段としてレーザー結晶化を用いている
が、本実施例では異なる結晶化手段を用いる場合につい
て説明する。
【0214】本実施例では、非晶質珪素膜を形成した
後、特開平7−130652号公報に記載された技術を
用いて結晶化を行う。同公報に記載された技術は、結晶
化を促進(助長)する触媒として、ニッケル等の元素を
用い、結晶性の高い結晶質珪素膜を得る技術である。
【0215】また、結晶化工程が終了した後で、結晶化
に用いた触媒を除去する工程を行っても良い。その場
合、特開平10−270363号若しくは特開平8−3
30602号に記載された技術により触媒をゲッタリン
グすれば良い。
【0216】また、本出願人による特願平11−076
967の出願明細書に記載された技術を用いてTFTを
形成しても良い。
【0217】以上のように、実施例1に示した作製工程
は一実施例であって、図1又は実施例1の図5(C)の
構造が実現できるのであれば、他の作製工程を用いても
問題はない。
【0218】なお、本実施例の構成は、実施例1〜8の
いずれの構成とも自由に組み合わせることが可能であ
る。
【0219】〔実施例10〕本発明のEL表示装置を駆
動するにあたって、画像信号としてアナログ信号を用い
たアナログ駆動を行うこともできるし、デジタル信号を
用いたデジタル駆動を行うこともできる。
【0220】アナログ駆動を行う場合、スイッチング用
TFTのソース配線にはアナログ信号が送られ、その階
調情報を含んだアナログ信号が電流制御用TFTのゲー
ト電圧となる。そして、電流制御用TFTでEL素子に
流れる電流を制御し、EL素子の発光強度を制御して階
調表示を行う。この場合、電流制御用TFTは飽和領域
で動作させることが望ましい。即ち、|Vds|>|Vgs
−Vth|の条件内で動作させることが望ましい。なお、
ここでVdsはソース領域とドレイン領域との間の電圧、
Vgsはソース領域とゲート電極との間の電圧、VthはT
FTのしきい値電圧である。
【0221】一方、デジタル駆動を行う場合、アナログ
的な階調表示とは異なり、時分割駆動(時間階調駆動)
もしくは面積階調駆動と呼ばれる階調表示を行う。即
ち、発光時間の長さや発光面積比率を調節することで、
視覚的に色階調が変化しているように見せる。この場
合、電流制御用TFTは線形領域で動作させることが望
ましい。即ち、|Vds|<|Vgs−Vth|の条件内で動
作させることが望ましい。
【0222】EL素子は液晶素子に比べて非常に応答速
度が速いため、高速で駆動することが可能である。その
ため、1フレームを複数のサブフレームに分割して階調
表示を行う時分割駆動に適した素子であると言える。ま
た、1フレーム期間が短いため電流制御用TFTのゲー
ト電圧を保持しておく時間も短くて済み、保持容量を小
さくする、もしくは省略する上で有利と言える。
【0223】このように、本発明は素子構造に関する技
術であるので、駆動方法は如何なるものであっても構わ
ない。
【0224】〔実施例11〕本実施例では、本発明のE
L表示装置の画素構造の例を図21(A)、(B)に示
す。なお、本実施例において、4701はスイッチング
用TFT4702のソース配線、4703はスイッチン
グ用TFT4702のゲート配線、4704は電流制御
用TFT、4705は電流供給線、4706は電源制御
用TFT、4707は電源制御用ゲート配線、4708
はEL素子とする。電源制御用TFT4706の動作に
ついては特願平11−341272号を参照すると良
い。
【0225】また、本実施例では電源制御用TFT47
06を電流制御用TFT4704とEL素子4708と
の間に設けているが、電源制御用TFT4706とEL
素子4708との間に電流制御用TFT4704が設け
られた構造としても良い。また、電源制御用TFT47
06は電流制御用TFT4704と同一構造とするか、
同一の活性層で直列させて形成するのが好ましい。
【0226】また、図21(A)は、二つの画素間で電
流供給線4705を共通とした場合の例である。即ち、
二つの画素が電流供給線4705を中心に線対称となる
ように形成されている点に特徴がある。この場合、電流
供給線の本数を減らすことができるため、画素部をさら
に高精細化することができる。
【0227】また、図21(B)は、ゲート配線470
3と平行に電流供給線4710を設け、ソース配線47
01と平行に電源制御用ゲート配線4711を設けた場
合の例である。なお、図21(B)では電流供給線47
10とゲート配線4703とが重ならないように設けた
構造となっているが、両者が異なる層に形成される配線
であれば、絶縁膜を挟んで重なるように設けることもで
きる。この場合、電流供給線4710とゲート配線47
03とで専有面積を共有させることができるため、画素
部をさらに高精細化することができる。
【0228】〔実施例12〕本実施例では、本発明のE
L表示装置の画素構造の例を図22(A)、(B)に示
す。なお、本実施例において、4801はスイッチング
用TFT4802のソース配線、4803はスイッチン
グ用TFT4802のゲート配線、4804は電流制御
用TFT、4805は電流供給線、4806は消去用T
FT、4807は消去用ゲート配線、4808はEL素
子とする。消去用TFT4806の動作については特願
平11−338786号を参照すると良い。
【0229】消去用TFT4806のドレインは電流制
御用TFT4804のゲートに接続され、電流制御用T
FT4804のゲート電圧を強制的に変化させることが
できるようになっている。なお、消去用TFT4806
はnチャネル型TFTとしてもpチャネル型TFTとし
ても良いが、オフ電流を小さくできるようにスイッチン
グ用TFT4802と同一構造とすることが好ましい。
【0230】また、図22(A)は、二つの画素間で電
流供給線4805を共通とした場合の例である。即ち、
二つの画素が電流供給線4805を中心に線対称となる
ように形成されている点に特徴がある。この場合、電流
供給線の本数を減らすことができるため、画素部をさら
に高精細化することができる。
【0231】また、図22(B)は、ゲート配線480
3と平行に電流供給線4810を設け、ソース配線48
01と平行に消去用ゲート配線4811を設けた場合の
例である。なお、図22(B)では電流供給線4810
とゲート配線4803とが重ならないように設けた構造
となっているが、両者が異なる層に形成される配線であ
れば、絶縁膜を挟んで重なるように設けることもでき
る。この場合、電流供給線4810とゲート配線480
3とで専有面積を共有させることができるため、画素部
をさらに高精細化することができる。
【0232】〔実施例13〕本発明のEL表示装置は画
素内にいくつのTFTを設けた構造としても良い。実施
例11、12ではTFTを三つ設けた例を示している
が、四つ乃至六つのTFTを設けても構わない。本発明
はEL表示装置の画素構造に限定されずに実施すること
が可能である。
【0233】〔実施例14〕本実施例では、図1の電流
制御用TFT202としてpチャネル型TFTを用いた
場合の例について説明する。なお、その他の部分は図1
と同様であるので詳細な説明は省略する。
【0234】本実施例の画素の断面構造を図23に示
す。本実施例で用いるpチャネル型TFTの作製方法は
実施例1を参考にすれば良い。pチャネル型TFTの活
性層はソース領域91、ドレイン領域92およびチャネ
ル形成領域93を含み、ソース領域91はソース配線3
6に、ドレイン領域92はドレイン配線37に接続され
ている。
【0235】このように、電流制御用TFTにEL素子
の陽極が接続される場合は、電流制御用TFTとしてp
チャネル型TFTを用いることが好ましい。
【0236】なお、本実施例の構成は、実施例1〜13
のいずれの構成とも自由に組み合わせて実施することが
可能である。
【0237】〔実施例15〕本発明において、三重項励
起子からの燐光を発光に利用できるEL材料を用いるこ
とで、外部発光量子効率を飛躍的に向上させることがで
きる。これにより、EL素子の低消費電力化、長寿命
化、および軽量化が可能になる。ここで、三重項励起子
を利用し、外部発光量子効率を向上させた報告を示す。 (T.Tsutsui, C.Adachi, S.Saito, Photochemical Proce
sses in Organized Molecular Systems, ed.K.Honda,
(Elsevier Sci.Pub., Tokyo,1991) p.437.) 上記論文に報告されたEL材料(クマリン色素)の分子
式を以下に示す。
【0238】
【化8】
【0239】(M.A.Baldo, D.F.O'Brien, Y.You, A.Shou
stikov, S.Sibley, M.E.Thompson, S.R.Forrest, Natur
e 395 (1998) p.151.) 上記論文に報告されたEL材料(Pt錯体)の分子式を
以下に示す。
【0240】
【化9】
【0241】(M.A.Baldo, S.Lamansky, P.E.Burrrows,
M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (199
9) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Wat
anabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi,
Jpn.Appl.Phys., 38 (12B) (1999) L1502.) 上記論文に報告されたEL材料(Ir錯体)の分子式を
以下に示す。
【0242】
【化10】
【0243】以上のように三重項励起子からの燐光発光
を利用できれば原理的には一重項励起子からの蛍光発光
を用いる場合より3〜4倍の高い外部発光量子効率の実
現が可能となる。なお、本実施例の構成は、実施例1〜
実施例14のいずれの構成とも自由に組み合わせて実施
することが可能である。
【0244】〔実施例16〕実施例1ではEL層として
有機EL材料を用いることが好ましいとしたが、本発明
は無機EL材料を用いても実施できる。但し、現在の無
機EL材料は非常に駆動電圧が高いため、アナログ駆動
を行う場合には、そのような駆動電圧に耐えうる耐圧特
性を有するTFTを用いなければならない。
【0245】または、将来的にさらに駆動電圧の低い無
機EL材料が開発されれば、本発明に適用することは可
能である。
【0246】また、本実施例の構成は、実施例1〜14
のいずれの構成とも自由に組み合わせることが可能であ
る。
【0247】〔実施例17〕本発明を実施して形成され
たアクティブマトリクス型EL表示装置(ELモジュー
ル)は、自発光型であるため液晶表示装置に比べて明る
い場所での視認性に優れている。そのため直視型のEL
ディスプレイ(ELモジュールを組み込んだ表示ディス
プレイを指す)として用途は広い。
【0248】なお、ELディスプレイが液晶ディスプレ
イよりも有利な点の一つとして視野角の広さが挙げられ
る。従って、TV放送等を大画面で鑑賞するには対角3
0インチ以上(典型的には40インチ以上)の表示ディ
スプレイ(表示モニタ)として本発明のELディスプレ
イを用いるとよい。
【0249】また、ELディスプレイ(パソコンモニ
タ、TV放送受信用モニタ、広告表示モニタ等)として
用いるだけでなく、様々な電子装置の表示ディスプレイ
として用いることができる。
【0250】その様な電子装置としては、ビデオカメ
ラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッド
マウントディスプレイ)、カーナビゲーション、パーソ
ナルコンピュータ、携帯情報端末(モバイルコンピュー
タ、携帯電話または電子書籍等)、記録媒体を備えた画
像再生装置(具体的にはコンパクトディスク(CD)、
レーザーディスク(登録商標)(LD)又はデジタルビ
デオディスク(DVD)等の記録媒体を再生し、その画
像を表示しうるディスプレイを備えた装置)などが挙げ
られる。それら電子装置の例を図16に示す。
【0251】図16(A)はパーソナルコンピュータで
あり、本体2001、筐体2002、表示部2003、
キーボード2004を含む。本発明は表示部2003に
用いることができる。
【0252】図16(B)はビデオカメラであり、本体
2101、表示部2102、音声入力部2103、操作
スイッチ2104、バッテリー2105、受像部210
6を含む。本発明を表示部2102に用いることができ
る。
【0253】図16(C)はゴーグル型ディスプレイで
あり、本体2201、表示部2202、アーム部220
3を含む。本発明は表示部2202に用いることができ
る。
【0254】図16(D)は携帯型(モバイル)コンピ
ュータであり、本体2301、カメラ部2302、受像
部2303、操作スイッチ2304、表示部2305を
含む。本発明は表示部2405に用いることができる。
【0255】図16(E)は記録媒体を備えた画像再生
装置(具体的にはDVD再生装置)であり、本体240
1、記録媒体(CD、LDまたはDVD等)2402、
操作スイッチ2403、表示部(a)2404、表示部
(b)2405を含む。表示部(a)は主として画像情
報を表示し、表示部(b)は主として文字情報を表示す
るが、本発明はこれら表示部(a)、(b)に用いるこ
とができる。なお、記録媒体を備えた画像再生装置とし
ては、CD再生装置、ゲーム機器などに本発明を用いる
ことができる。
【0256】図16(F)はELディスプレイであり、
筐体2501、支持台2502、表示装置2503を含
む。本発明は表示部2503に用いることができる。本
発明のELディスプレイは特に大画面化した場合におい
て有利であり、対角10インチ以上(特に対角30イン
チ以上)のディスプレイには有利である。
【0257】また、将来的にEL材料の発光輝度が高く
なれば、フロント型若しくはリア型のプロジェクターに
用いることも可能となる。
【0258】また、上記電子装置はインターネットやC
ATV(ケーブルテレビ)などの電子通信回線を通じて
配信された情報を表示することが多くなり、特に動画情
報を表示する機会が増してきている。EL材料の応答速
度は非常に高いため、そのような動画表示を行うに適し
ている。
【0259】また、EL表示装置は発光している部分が
電力を消費するため、発光部分が極力少なくなるように
情報を表示することが望ましい。従って、携帯情報端
末、特に携帯電話やカーオーディオのような文字情報を
主とする表示部にEL表示装置を用いる場合には、非発
光部分を背景として文字情報を発光部分で形成するよう
に駆動することが望ましい。
【0260】ここで図20(A)は携帯電話であり、本
体2601、音声出力部2602、音声入力部260
3、表示部2604、操作スイッチ2605、アンテナ
2606を含む。本発明のEL表示装置は表示部260
4に用いることができる。なお、表示部2604は黒色
の背景に白色の文字を表示することで携帯電話の消費電
力を抑えることができる。
【0261】また、図20(B)は車載用オーディオ
(カーオーディオ)であり、本体2701、表示部27
02、操作スイッチ2703、2704を含む。本発明
のEL表示装置は表示部2702に用いることができ
る。また、本実施例では車載用オーディオを示すが、据
え置き型オーディオに用いても良い。なお、表示部27
04は黒色の背景に白色の文字を表示することで消費電
力を抑えられる。
【0262】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子装置に適用することが可能であ
る。また、本実施例の電子装置は実施例1〜16のどの
ような組み合わせからなる構成を用いても実現すること
ができる。
【0263】
【発明の効果】本発明を用いることで、EL素子が水分
や熱によって劣化することを抑制することができる。ま
た、EL層からアルカリ金属が拡散してTFT特性に悪
影響を与えることを防ぐことができる。その結果、EL
表示装置の動作性能や信頼性を大幅に向上させることが
できる。
【0264】また、そのようなEL表示装置を表示ディ
スプレイとして有することで、画像品質が良く、耐久性
のある(信頼性の高い)応用製品(電子装置)を生産す
ることが可能となる。
【図面の簡単な説明】
【図1】 EL表示装置の画素部の断面構造を示す
図。
【図2】 EL表示装置の画素部の上面構造及び構成
を示す図。
【図3】 アクティブマトリクス型EL表示装置の作
製工程を示す図。
【図4】 アクティブマトリクス型EL表示装置の作
製工程を示す図。
【図5】 アクティブマトリクス型EL表示装置の作
製工程を示す図。
【図6】 ELモジュールの外観を示す図。
【図7】 EL表示装置の回路ブロック構成を示す
図。
【図8】 EL表示装置の画素部を拡大した図。
【図9】 EL表示装置のサンプリング回路の素子構
造を示す図。
【図10】 EL表示装置の画素部の構成を示す図。
【図11】 EL表示装置の画素部の断面構造を示す
図。
【図12】 EL表示装置の画素部の上面構造及び構成
を示す図。
【図13】 EL表示装置の画素部の断面構造を示す
図。
【図14】 EL表示装置の画素部の断面構造を示す
図。
【図15】 EL表示装置の画素部の上面構造及び構成
を示す図。
【図16】 電子装置の具体例を示す図。
【図17】 ELモジュールの外観を示す図。
【図18】 コンタクト構造の作製工程を示す図。
【図19】 EL層の積層構造を示す図。
【図20】 電子装置の具体例を示す図。
【図21】 EL表示装置の画素部の回路構成を示す
図。
【図22】 EL表示装置の画素部の回路構成を示す
図。
【図23】 EL表示装置の画素部の断面構造を示す
図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05B 33/26 H01L 29/78 619A 626C (72)発明者 小沼 利光 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

Claims (25)

    【特許請求の範囲】
  1. 【請求項1】EL素子が、B(ホウ素)、C(炭素)、
    N(窒素)から選ばれた少なくとも一つの元素と、Al
    (アルミニウム)、Si(珪素)、P(リン)から選ば
    れた少なくとも一つの元素とを含む絶縁膜に接している
    ことを特徴とする電気光学装置。
  2. 【請求項2】EL素子が、アルミニウムの窒化物、珪素
    の炭化物、珪素の窒化物、ホウ素の窒化物、ホウ素のリ
    ン化物、又はアルミニウムの酸化物のいずれかでなる絶
    縁膜に接していることを特徴とする電気光学装置。
  3. 【請求項3】EL素子が、Si、Al、N、O、Mを含
    む絶縁膜(但し、Mは希土類元素の少なくとも一種、好
    ましくはCe(セリウム),Yb(イッテルビウム),
    Sm(サマリウム),Er(エルビウム),Y(イット
    リウム)、La(ランタン)、Gd(ガドリニウム)、
    Dy(ジスプロシウム)、Nd(ネオジウム)から選ば
    れた少なくとも一つの元素)に接していることを特徴と
    する電気光学装置。
  4. 【請求項4】EL素子が炭素膜に接していることを特徴
    とする電気光学装置。
  5. 【請求項5】請求項4において、前記炭素膜はダイヤモ
    ンド膜もしくはダイヤモンドライクカーボン膜であるこ
    とを特徴とする電気光学装置。
  6. 【請求項6】EL素子が、B(ホウ素)、C(炭素)、
    N(窒素)から選ばれた少なくとも一つの元素と、Al
    (アルミニウム)、Si(珪素)、P(リン)から選ば
    れた少なくとも一つの元素とを含む絶縁膜に囲まれてい
    ることを特徴とする電気光学装置。
  7. 【請求項7】EL素子が、アルミニウムの窒化物、珪素
    の炭化物、珪素の窒化物、ホウ素の窒化物、ホウ素のリ
    ン化物、又はアルミニウムの酸化物のいずれかでなる絶
    縁膜に囲まれていることを特徴とする電気光学装置。
  8. 【請求項8】EL素子が、Si、Al、N、O、Mを含
    む絶縁膜(但し、Mは希土類元素の少なくとも一種、好
    ましくはCe(セリウム),Yb(イッテルビウム),
    Sm(サマリウム),Er(エルビウム),Y(イット
    リウム)、La(ランタン)、Gd(ガドリニウム)、
    Dy(ジスプロシウム)、Nd(ネオジウム)から選ば
    れた少なくとも一つの元素)に囲まれていることを特徴
    とする電気光学装置。
  9. 【請求項9】EL素子が炭素膜に囲まれていることを特
    徴とする電気光学装置。
  10. 【請求項10】請求項9において、前記炭素膜はダイヤ
    モンド膜もしくはダイヤモンドライクカーボン膜である
    ことを特徴とする電気光学装置。
  11. 【請求項11】請求項1乃至請求項10のいずれか一に
    おいて、前記EL素子は第1のTFTに電気的に接続さ
    れたゲートを有する第2のTFTに電気的に接続されて
    いることを特徴とする電気光学装置。
  12. 【請求項12】請求項11において、前記第1のTFT
    はスイッチング用素子であり、前記第2のTFTは電流
    制御用素子であることを特徴とする電気光学装置。
  13. 【請求項13】請求項11において、前記第1のTFT
    及び前記第2のTFTは基板上に設けられた絶縁膜の上
    に設けられ、該絶縁膜は、B(ホウ素)、C(炭素)、
    N(窒素)から選ばれた少なくとも一つの元素と、Al
    (アルミニウム)、Si(珪素)、P(リン)から選ば
    れた少なくとも一つの元素とを含む絶縁膜、又はSi、
    Al、N、O、Mを含む絶縁膜(但し、Mは希土類元素
    の少なくとも一種、好ましくはCe(セリウム),Yb
    (イッテルビウム),Sm(サマリウム),Er(エル
    ビウム),Y(イットリウム)、La(ランタン)、G
    d(ガドリニウム)、Dy(ジスプロシウム)、Nd
    (ネオジウム)から選ばれた少なくとも一つの元素)の
    いずれかであることを特徴とする電気光学装置。
  14. 【請求項14】請求項1乃至請求項10のいずれか一に
    おいて、前記絶縁膜は、酸化珪素膜、窒化珪素膜又は窒
    化酸化珪素膜と積層して設けられることを特徴とする電
    気光学装置。
  15. 【請求項15】請求項1乃至請求項11のいずれか一に
    おいて、前記EL素子は樹脂膜の上方に形成され、該樹
    脂膜と前記EL素子との間には、前記絶縁膜が設けられ
    ていることを特徴とする電気光学装置。
  16. 【請求項16】請求項1乃至請求項15に記載された電
    気光学装置を有することを特徴とする電子装置。
  17. 【請求項17】基板上に複数のTFTを形成する工程
    と、 前記複数のTFTを覆う絶縁膜を形成する工程と、 前記絶縁膜の上にパッシベーション膜を形成する工程
    と、 前記パッシベーション膜の上にEL素子を形成する工程
    と、 を有することを特徴とする電気光学装置の作製方法。
  18. 【請求項18】請求項17において、前記絶縁膜は樹脂
    膜であることを特徴とする電気光学装置の作製方法。
  19. 【請求項19】請求項17又は請求項18において、前
    記パッシベーション膜は、B(ホウ素)、C(炭素)、
    N(窒素)から選ばれた少なくとも一つの元素と、Al
    (アルミニウム)、Si(珪素)、P(リン)から選ば
    れた少なくとも一つの元素とを含む絶縁膜、又はSi、
    Al、N、O、Mを含む絶縁膜(但し、Mは希土類元素
    の少なくとも一種、好ましくはCe(セリウム),Yb
    (イッテルビウム),Sm(サマリウム),Er(エル
    ビウム),Y(イットリウム)、La(ランタン)、G
    d(ガドリニウム)、Dy(ジスプロシウム)、Nd
    (ネオジウム)から選ばれた少なくとも一つの元素)の
    いずれかであることを特徴とする電気光学装置の作製方
    法。
  20. 【請求項20】基板上に複数のTFTを形成する工程
    と、 前記複数のTFTを覆う絶縁膜を形成する工程と、 前記絶縁膜の上に第1のパッシベーション膜を形成する
    工程と、 前記第1のパッシベーション膜の上にEL素子を形成す
    る工程と、 前記EL素子を覆う第2のパッシベーション膜を形成す
    る工程と、 を有し、 前記第1のパッシベーション膜及び第2のパッシベーシ
    ョン膜によって前記EL素子を囲むことを特徴とする電
    気光学装置の作製方法。
  21. 【請求項21】請求項20において、前記絶縁膜は樹脂
    膜であることを特徴とする電気光学装置の作製方法。
  22. 【請求項22】請求項20又は請求項21において、前
    記第1のパッシベーション膜及び前記第2のパッシベー
    ション膜は、B(ホウ素)、C(炭素)、N(窒素)か
    ら選ばれた少なくとも一つの元素と、Al(アルミニウ
    ム)、Si(珪素)、P(リン)から選ばれた少なくと
    も一つの元素とを含む絶縁膜であることを特徴とする電
    気光学装置の作製方法。
  23. 【請求項23】請求項20又は請求項21において、前
    記第1のパッシベーション膜及び前記第2のパッシベー
    ション膜は、Si、Al、N、O、Mを含む絶縁膜(但
    し、Mは希土類元素の少なくとも一種、好ましくはCe
    (セリウム),Yb(イッテルビウム),Sm(サマリ
    ウム),Er(エルビウム),Y(イットリウム)、L
    a(ランタン)、Gd(ガドリニウム)、Dy(ジスプ
    ロシウム)、Nd(ネオジウム)から選ばれた少なくと
    も一つの元素)であることを特徴とする電気光学装置の
    作製方法。
  24. 【請求項24】請求項17又は請求項20において、前
    記基板と前記複数のTFTとの間に、B(ホウ素)、C
    (炭素)、N(窒素)から選ばれた少なくとも一つの元
    素と、Al(アルミニウム)、Si(珪素)、P(リ
    ン)から選ばれた少なくとも一つの元素とを含む絶縁膜
    を形成する工程を含むことを特徴とする電気光学装置の
    作製方法。
  25. 【請求項25】請求項17又は請求項20において、前
    記基板と前記複数のTFTとの間に、Si、Al、N、
    O、Mを含む絶縁膜(但し、Mは希土類元素の少なくと
    も一種、好ましくはCe(セリウム),Yb(イッテル
    ビウム),Sm(サマリウム),Er(エルビウム),
    Y(イットリウム)、La(ランタン)、Gd(ガドリ
    ニウム)、Dy(ジスプロシウム)、Nd(ネオジウ
    ム)から選ばれた少なくとも一つの元素)を形成する工
    程を含むことを特徴とする電気光学装置の作製方法。
JP2000166777A 1999-06-04 2000-06-02 電気光学装置及びその作製方法並びに電子装置 Expired - Fee Related JP4730994B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000166777A JP4730994B2 (ja) 1999-06-04 2000-06-02 電気光学装置及びその作製方法並びに電子装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP15880999 1999-06-04
JP1999158809 1999-06-04
JP11-158809 1999-06-04
JP2000166777A JP4730994B2 (ja) 1999-06-04 2000-06-02 電気光学装置及びその作製方法並びに電子装置

Publications (3)

Publication Number Publication Date
JP2001052873A true JP2001052873A (ja) 2001-02-23
JP2001052873A5 JP2001052873A5 (ja) 2007-07-12
JP4730994B2 JP4730994B2 (ja) 2011-07-20

Family

ID=26485811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000166777A Expired - Fee Related JP4730994B2 (ja) 1999-06-04 2000-06-02 電気光学装置及びその作製方法並びに電子装置

Country Status (1)

Country Link
JP (1) JP4730994B2 (ja)

Cited By (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050484A (ja) * 2000-05-22 2002-02-15 Semiconductor Energy Lab Co Ltd 発光装置および電気器具
JP2002351355A (ja) * 2001-05-22 2002-12-06 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
WO2003017730A1 (en) * 2001-08-09 2003-02-27 Idemitsu Kosan Co., Ltd. Organic electroluminescence display and its driving method
JP2003217851A (ja) * 2002-01-23 2003-07-31 Fuji Electric Co Ltd 色変換フィルタ基板、それを用いた有機多色elディスプレイパネルおよびそれらの製造方法
JP2003229250A (ja) * 2001-11-16 2003-08-15 Semiconductor Energy Lab Co Ltd 発光装置
JP2003280556A (ja) * 2002-03-26 2003-10-02 Semiconductor Energy Lab Co Ltd 発光装置
JP2003308030A (ja) * 2002-02-18 2003-10-31 Sanyo Electric Co Ltd 表示装置
JP2004047411A (ja) * 2001-11-09 2004-02-12 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
JP2004047410A (ja) * 2001-11-09 2004-02-12 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
JP2004047446A (ja) * 2002-05-15 2004-02-12 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP2004134397A (ja) * 2002-09-20 2004-04-30 Semiconductor Energy Lab Co Ltd 発光装置及び発光装置の作製方法
JP2005005252A (ja) * 2003-05-19 2005-01-06 Seiko Epson Corp 電気光学装置および電子機器
JP2006253705A (ja) * 2001-08-25 2006-09-21 Cambridge Display Technol Ltd 電子冷光放射装置
JP2007148218A (ja) * 2005-11-30 2007-06-14 Seiko Epson Corp 発光装置および電子機器
US7301277B2 (en) 2001-11-02 2007-11-27 Seiko Epson Corporation Electro-optical apparatus, manufacturing method thereof, and electronic instrument
CN100380672C (zh) * 2001-10-30 2008-04-09 株式会社半导体能源研究所 发光器件
JP2008152291A (ja) * 2008-03-06 2008-07-03 Seiko Epson Corp 電気光学装置及び電子機器
JP2008251551A (ja) * 2003-05-19 2008-10-16 Seiko Epson Corp 電気光学装置および電子機器
WO2009054159A1 (ja) * 2007-10-23 2009-04-30 Sharp Kabushiki Kaisha 表示装置及び表示装置の製造方法
US7629617B2 (en) 2001-11-16 2009-12-08 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
WO2010004944A1 (en) * 2008-07-10 2010-01-14 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device using the same
KR100937442B1 (ko) * 2001-06-18 2010-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제작방법 및 발광장치 제작방법
US7723179B2 (en) 2002-05-15 2010-05-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for manufacturing the same
WO2011043216A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and electronic device including the same
US8284369B2 (en) 2008-08-20 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Flexible light-emitting device, and method for fabricating the same
US8390019B2 (en) 2001-07-27 2013-03-05 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, semiconductor device, and method of fabricating the devices
JP2013125746A (ja) * 2011-12-14 2013-06-24 Lg Display Co Ltd 有機電界発光表示素子及びその製造方法
US8482690B2 (en) 2009-10-09 2013-07-09 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
US20130175512A1 (en) * 2011-12-23 2013-07-11 Lg Display Co., Ltd. Organic Light Emitting Display Device
KR101326135B1 (ko) 2006-11-27 2013-11-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US8704234B2 (en) 2005-11-30 2014-04-22 Seiko Epson Corporation Light-emitting device and electronic apparatus having a power source line that overlaps a capacitor element
US8772789B2 (en) 2005-11-30 2014-07-08 Seiko Epson Corporation Light-emitting device and electronic apparatus
US8785949B2 (en) 2001-11-09 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
JP2014135286A (ja) * 2014-03-14 2014-07-24 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
US8889490B2 (en) 2005-01-31 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method thereof
JP2015128074A (ja) * 2015-02-27 2015-07-09 株式会社半導体エネルギー研究所 発光装置
US9166180B2 (en) 2001-06-20 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Light emitting device having an organic light emitting diode that emits white light
JP2018037681A (ja) * 2009-09-04 2018-03-08 株式会社半導体エネルギー研究所 半導体装置
JP2018125536A (ja) * 2009-09-04 2018-08-09 株式会社半導体エネルギー研究所 表示装置
KR20190131582A (ko) * 2017-04-05 2019-11-26 우한 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Tft 기판의 제조 방법 및 tft 기판

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536716A (ja) * 1991-07-29 1993-02-12 Nec Corp 半導体装置およびその製造方法
JPH05266522A (ja) * 1992-01-21 1993-10-15 Kyocera Corp 光磁気記録素子
JPH06265940A (ja) * 1992-09-25 1994-09-22 Sony Corp 液晶表示装置
JPH0945930A (ja) * 1995-07-28 1997-02-14 Sony Corp 薄膜トランジスタ及びその製造方法
JPH10172762A (ja) * 1996-12-11 1998-06-26 Sanyo Electric Co Ltd エレクトロルミネッセンス素子を用いた表示装置の製造方法及び表示装置
JPH10268360A (ja) * 1997-03-26 1998-10-09 Semiconductor Energy Lab Co Ltd 表示装置
JPH1174073A (ja) * 1997-08-29 1999-03-16 Seiko Epson Corp アクティブマトリクス型表示装置
JPH11143379A (ja) * 1997-09-03 1999-05-28 Semiconductor Energy Lab Co Ltd 半導体表示装置補正システムおよび半導体表示装置の補正方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536716A (ja) * 1991-07-29 1993-02-12 Nec Corp 半導体装置およびその製造方法
JPH05266522A (ja) * 1992-01-21 1993-10-15 Kyocera Corp 光磁気記録素子
JPH06265940A (ja) * 1992-09-25 1994-09-22 Sony Corp 液晶表示装置
JPH0945930A (ja) * 1995-07-28 1997-02-14 Sony Corp 薄膜トランジスタ及びその製造方法
JPH10172762A (ja) * 1996-12-11 1998-06-26 Sanyo Electric Co Ltd エレクトロルミネッセンス素子を用いた表示装置の製造方法及び表示装置
JPH10268360A (ja) * 1997-03-26 1998-10-09 Semiconductor Energy Lab Co Ltd 表示装置
JPH1174073A (ja) * 1997-08-29 1999-03-16 Seiko Epson Corp アクティブマトリクス型表示装置
JPH11143379A (ja) * 1997-09-03 1999-05-28 Semiconductor Energy Lab Co Ltd 半導体表示装置補正システムおよび半導体表示装置の補正方法

Cited By (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4683766B2 (ja) * 2000-05-22 2011-05-18 株式会社半導体エネルギー研究所 アクティブマトリクス型発光装置
JP2002050484A (ja) * 2000-05-22 2002-02-15 Semiconductor Energy Lab Co Ltd 発光装置および電気器具
JP2002351355A (ja) * 2001-05-22 2002-12-06 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
KR100937442B1 (ko) * 2001-06-18 2010-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제작방법 및 발광장치 제작방법
US9276224B2 (en) 2001-06-20 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Organic light emitting device having dual flexible substrates
US9178168B2 (en) 2001-06-20 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. White light emitting device
US9166180B2 (en) 2001-06-20 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Light emitting device having an organic light emitting diode that emits white light
US8390019B2 (en) 2001-07-27 2013-03-05 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, semiconductor device, and method of fabricating the devices
US8471789B2 (en) 2001-08-09 2013-06-25 Idemitsu Kosan Co., Ltd. Organic electroluminescence display device and method for driving the same
US7956828B2 (en) 2001-08-09 2011-06-07 Idemitsu Kosan Co., Ltd. Organic electroluminescence display device and method for driving the same
JP2010161385A (ja) * 2001-08-09 2010-07-22 Idemitsu Kosan Co Ltd 有機エレクトロルミネッセンス表示装置及びその駆動方法
US7034339B2 (en) 2001-08-09 2006-04-25 Idemitsu Kosan Co., Ltd. Organic EL display device having host compound and phosphorescent luminous compound, and method of driving same
US8902136B2 (en) 2001-08-09 2014-12-02 Idemitsu Kosan Co., Ltd. Organic electroluminescence display device and method for driving the same
CN100440529C (zh) * 2001-08-09 2008-12-03 出光兴产株式会社 有机电致发光显示装置及其驱动方法
WO2003017730A1 (en) * 2001-08-09 2003-02-27 Idemitsu Kosan Co., Ltd. Organic electroluminescence display and its driving method
US8654043B2 (en) 2001-08-09 2014-02-18 Idemitsu Kosan Co., Ltd. Organic electroluminescence display device and method for driving the same
KR100841850B1 (ko) * 2001-08-09 2008-06-27 이데미쓰 고산 가부시키가이샤 유기 전자 발광 표시 장치 및 이의 구동 방법
JP2010283374A (ja) * 2001-08-25 2010-12-16 Cambridge Display Technol Ltd エレクトロルミネッセント装置
JP2006253705A (ja) * 2001-08-25 2006-09-21 Cambridge Display Technol Ltd 電子冷光放射装置
US9406903B2 (en) 2001-10-30 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US9099678B2 (en) 2001-10-30 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US9818978B2 (en) 2001-10-30 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
CN100380672C (zh) * 2001-10-30 2008-04-09 株式会社半导体能源研究所 发光器件
US8790938B2 (en) 2001-10-30 2014-07-29 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7301277B2 (en) 2001-11-02 2007-11-27 Seiko Epson Corporation Electro-optical apparatus, manufacturing method thereof, and electronic instrument
JP4493905B2 (ja) * 2001-11-09 2010-06-30 株式会社半導体エネルギー研究所 発光装置及びその作製方法
US10516010B2 (en) 2001-11-09 2019-12-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
US8785949B2 (en) 2001-11-09 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
JP2004047410A (ja) * 2001-11-09 2004-02-12 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
JP2004047411A (ja) * 2001-11-09 2004-02-12 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
US7629617B2 (en) 2001-11-16 2009-12-08 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP4515022B2 (ja) * 2001-11-16 2010-07-28 株式会社半導体エネルギー研究所 発光装置
JP2003229250A (ja) * 2001-11-16 2003-08-15 Semiconductor Energy Lab Co Ltd 発光装置
US7041389B2 (en) 2002-01-23 2006-05-09 Fuji Electric Co., Ltd. Color-converting/filter substrate, multi-color organic EL display panel using the color-converting/filter substrate, and manufacturing methods thereof
JP2003217851A (ja) * 2002-01-23 2003-07-31 Fuji Electric Co Ltd 色変換フィルタ基板、それを用いた有機多色elディスプレイパネルおよびそれらの製造方法
JP2003308030A (ja) * 2002-02-18 2003-10-31 Sanyo Electric Co Ltd 表示装置
JP2003280556A (ja) * 2002-03-26 2003-10-02 Semiconductor Energy Lab Co Ltd 発光装置
JP2004047446A (ja) * 2002-05-15 2004-02-12 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
KR100968512B1 (ko) * 2002-05-15 2010-07-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 그의 제조방법
US7723179B2 (en) 2002-05-15 2010-05-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for manufacturing the same
JP2004134397A (ja) * 2002-09-20 2004-04-30 Semiconductor Energy Lab Co Ltd 発光装置及び発光装置の作製方法
JP2008251551A (ja) * 2003-05-19 2008-10-16 Seiko Epson Corp 電気光学装置および電子機器
JP2005005252A (ja) * 2003-05-19 2005-01-06 Seiko Epson Corp 電気光学装置および電子機器
US8889490B2 (en) 2005-01-31 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method thereof
US8785948B2 (en) 2005-11-30 2014-07-22 Seiko Epson Corporation Light-emitting device and electronic apparatus
US8937316B2 (en) 2005-11-30 2015-01-20 Seiko Epson Corporation Light-emitting device and electronic apparatus having a power line with a notch portion
US8704234B2 (en) 2005-11-30 2014-04-22 Seiko Epson Corporation Light-emitting device and electronic apparatus having a power source line that overlaps a capacitor element
US8772789B2 (en) 2005-11-30 2014-07-08 Seiko Epson Corporation Light-emitting device and electronic apparatus
US9379172B2 (en) 2005-11-30 2016-06-28 Seiko Epson Corporation Light-emitting device and electronic apparatus
US9917145B2 (en) 2005-11-30 2018-03-13 Seiko Epson Corporation Light-emitting device and electronic apparatus
US9070649B2 (en) 2005-11-30 2015-06-30 Seiko Epson Corporation Light-emitting device and electronic apparatus
JP2007148218A (ja) * 2005-11-30 2007-06-14 Seiko Epson Corp 発光装置および電子機器
US9066388B2 (en) 2005-11-30 2015-06-23 Seiko Epson Corporation Light-emitting device and electronic apparatus
KR101326135B1 (ko) 2006-11-27 2013-11-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
WO2009054159A1 (ja) * 2007-10-23 2009-04-30 Sharp Kabushiki Kaisha 表示装置及び表示装置の製造方法
JP2008152291A (ja) * 2008-03-06 2008-07-03 Seiko Epson Corp 電気光学装置及び電子機器
KR20220045083A (ko) * 2008-07-10 2022-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 전자기기
JP2019153815A (ja) * 2008-07-10 2019-09-12 株式会社半導体エネルギー研究所 発光装置
US10483288B2 (en) 2008-07-10 2019-11-19 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device using the same
US10529741B2 (en) 2008-07-10 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device using the same
JP2019036558A (ja) * 2008-07-10 2019-03-07 株式会社半導体エネルギー研究所 発光装置、テレビ装置
JP2019036559A (ja) * 2008-07-10 2019-03-07 株式会社半導体エネルギー研究所 発光装置、テレビ装置
JP2010040520A (ja) * 2008-07-10 2010-02-18 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器
WO2010004944A1 (en) * 2008-07-10 2010-01-14 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device using the same
US10916567B2 (en) 2008-07-10 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device using the same
US11631702B2 (en) 2008-07-10 2023-04-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device using the same
KR102549916B1 (ko) * 2008-07-10 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 전자기기
US8760046B2 (en) 2008-07-10 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device using the same
US8284369B2 (en) 2008-08-20 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Flexible light-emitting device, and method for fabricating the same
JP2018037681A (ja) * 2009-09-04 2018-03-08 株式会社半導体エネルギー研究所 半導体装置
US10665615B2 (en) 2009-09-04 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
US11862643B2 (en) 2009-09-04 2024-01-02 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
JP2018125536A (ja) * 2009-09-04 2018-08-09 株式会社半導体エネルギー研究所 表示装置
US11626521B2 (en) 2009-09-04 2023-04-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US11094717B2 (en) 2009-09-04 2021-08-17 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
US11024747B2 (en) 2009-09-04 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US10672915B2 (en) 2009-09-04 2020-06-02 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US10418384B2 (en) 2009-09-04 2019-09-17 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
US10566497B2 (en) 2009-10-09 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device including a first pixel and a second pixel
US10411158B2 (en) 2009-10-09 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device having oxide semiconductor layer overlapping with adjacent pixel electrode
US11901485B2 (en) 2009-10-09 2024-02-13 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device having a first pixel and a second pixel and an oxide semiconductor layer having a region overlapping a light-emitting region of the second pixel
US9318654B2 (en) 2009-10-09 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and electronic device including the same
US8482690B2 (en) 2009-10-09 2013-07-09 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
JP2012252348A (ja) * 2009-10-09 2012-12-20 Semiconductor Energy Lab Co Ltd 表示装置
WO2011043216A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and electronic device including the same
JP2020173445A (ja) * 2009-10-09 2020-10-22 株式会社半導体エネルギー研究所 表示装置
US8482004B2 (en) 2009-10-09 2013-07-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and electronic device including the same
US11355669B2 (en) 2009-10-09 2022-06-07 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and electronic device including an oxide semiconductor layer
US8921837B2 (en) 2011-12-14 2014-12-30 Lg Display Co., Ltd. Organic light emitting display device with light compensation layer
JP2016171088A (ja) * 2011-12-14 2016-09-23 エルジー ディスプレイ カンパニー リミテッド 有機電界発光表示素子及びその製造方法
JP2013125746A (ja) * 2011-12-14 2013-06-24 Lg Display Co Ltd 有機電界発光表示素子及びその製造方法
US20130175512A1 (en) * 2011-12-23 2013-07-11 Lg Display Co., Ltd. Organic Light Emitting Display Device
US8847216B2 (en) * 2011-12-23 2014-09-30 Lg Display Co., Ltd. Organic light emitting display device
JP2014135286A (ja) * 2014-03-14 2014-07-24 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
JP2015128074A (ja) * 2015-02-27 2015-07-09 株式会社半導体エネルギー研究所 発光装置
KR102314509B1 (ko) 2017-04-05 2021-10-18 우한 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Tft 기판의 제조 방법 및 tft 기판
KR20190131582A (ko) * 2017-04-05 2019-11-26 우한 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Tft 기판의 제조 방법 및 tft 기판

Also Published As

Publication number Publication date
JP4730994B2 (ja) 2011-07-20

Similar Documents

Publication Publication Date Title
JP4647017B2 (ja) 表示装置
JP4730994B2 (ja) 電気光学装置及びその作製方法並びに電子装置
JP3904807B2 (ja) 表示装置
US6689492B1 (en) Electro-optical device and electronic device
JP2001052864A (ja) 電気光学装置の作製方法
JP4408118B2 (ja) 表示装置
JP4094437B2 (ja) 電気光学装置の作製方法
JP4515349B2 (ja) 電気光学装置
JP4265818B2 (ja) 電気光学装置
JP2006011454A (ja) 電気光学装置及び電子装置
JP4532452B2 (ja) 電気光学装置
JP4515469B2 (ja) 電気光学装置の作製方法
JP4532453B2 (ja) 電気光学装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070528

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110419

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees