JP2001051875A - ソフトウエア試験装置 - Google Patents
ソフトウエア試験装置Info
- Publication number
- JP2001051875A JP2001051875A JP11230703A JP23070399A JP2001051875A JP 2001051875 A JP2001051875 A JP 2001051875A JP 11230703 A JP11230703 A JP 11230703A JP 23070399 A JP23070399 A JP 23070399A JP 2001051875 A JP2001051875 A JP 2001051875A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- control circuit
- software
- virtual
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】ソフトウエア作成における品質向上を図ると共
に、ソフトウエア試験時間の短縮を図ること。 【解決手段】ソフトウエア作成ツール１００内に、ソフ
トウエア作成回路１０２により作成されたプログラムを
仮想的に実行する仮想動作制御回路１０３、仮想入出力
制御回路１０５と、仮想入出力制御回路１０５に入出力
データの設定を行う手動設定回路１０４および自動設定
回路１０６と、仮想動作制御回路１０３の実行内容を表
示するための、ツール画面表示制御回路１０７およびツ
ール画面表示回路１０８と、仮想入出力制御回路１０５
からの出力と、ツール画面表示制御回路１０７からの出
力を比較判定する比較判定回路１０９とを有する。
に、ソフトウエア試験時間の短縮を図ること。 【解決手段】ソフトウエア作成ツール１００内に、ソフ
トウエア作成回路１０２により作成されたプログラムを
仮想的に実行する仮想動作制御回路１０３、仮想入出力
制御回路１０５と、仮想入出力制御回路１０５に入出力
データの設定を行う手動設定回路１０４および自動設定
回路１０６と、仮想動作制御回路１０３の実行内容を表
示するための、ツール画面表示制御回路１０７およびツ
ール画面表示回路１０８と、仮想入出力制御回路１０５
からの出力と、ツール画面表示制御回路１０７からの出
力を比較判定する比較判定回路１０９とを有する。
Description
【０００１】
【発明の属する技術分野】この発明は、例えば、シーケ
ンス回路を制御するためのプログラムを試験するソフト
ウエア試験装置に関する。
ンス回路を制御するためのプログラムを試験するソフト
ウエア試験装置に関する。
【０００２】
【従来の技術】図５は、従来のソフトウエア試験の方法
の一例を示す図である。同図において、ソフトウエア作
成ツール１内のソフトウエア作成回路２において、調節
計本体１１を動作させるソフトウエアが作成される。作
成したソフトウエアを調節計本体１１に組込んだ後、試
験信号１２を入力し、その結果をソフトウエア試験結果
１３として目視確認を行っている。
の一例を示す図である。同図において、ソフトウエア作
成ツール１内のソフトウエア作成回路２において、調節
計本体１１を動作させるソフトウエアが作成される。作
成したソフトウエアを調節計本体１１に組込んだ後、試
験信号１２を入力し、その結果をソフトウエア試験結果
１３として目視確認を行っている。
【０００３】
【発明が解決しようとする課題】従来技術においては、
ソフトウエア作成ツールは、ソフトウエア作成にのみ使
用されるため、そのソフトウエアの不適合個所が確認し
ずらい。このため、この作成したソフトウエアを調節計
本体１１に組込んだ後、実試験をしながら、不適合個所
を発見している。このため、不適合個所が多いと、ソフ
トウエアを修正し、修正したソフトウエアを再度調節計
本体１１に組込み試験を行わなければならない。このよ
うな後戻り作業は、ソフトウエアの不適合個所が無くな
るまで繰り返し行わなければならなかった。更に、ソフ
トウエアの不適合個所は調節計本体１１において発見す
るため長時間を要していた。
ソフトウエア作成ツールは、ソフトウエア作成にのみ使
用されるため、そのソフトウエアの不適合個所が確認し
ずらい。このため、この作成したソフトウエアを調節計
本体１１に組込んだ後、実試験をしながら、不適合個所
を発見している。このため、不適合個所が多いと、ソフ
トウエアを修正し、修正したソフトウエアを再度調節計
本体１１に組込み試験を行わなければならない。このよ
うな後戻り作業は、ソフトウエアの不適合個所が無くな
るまで繰り返し行わなければならなかった。更に、ソフ
トウエアの不適合個所は調節計本体１１において発見す
るため長時間を要していた。
【０００４】この発明の目的は、ソフトウエア作成にお
ける品質向上を図るとともに、ソフトウエア試験の短縮
を図ることのできるソフトウエア試験装置を提供するこ
とである。
ける品質向上を図るとともに、ソフトウエア試験の短縮
を図ることのできるソフトウエア試験装置を提供するこ
とである。
【０００５】
【課題を解決するための手段】請求項１に記載のソフト
ウエア試験装置は、試験対象機器を動作させるためのソ
フトウエアを作成するソフトウエア作成回路と、前記ソ
フトウエア作成回路により作成されたソフトウエアに基
づいて前記試験対象機器の動作を仮想的に実行する仮想
動作制御回路と、前記仮想動作制御回路に動作条件を与
えるとともに、期待値を出力する仮想入出力制御回路
と、前記仮想入出力制御回路により与えられる動作条件
及び期待値を設定する設定回路とを具備したことを特徴
とする。これにより、ソフトウエアツールにおいて、仮
想試験を実施することができるため、品質を向上するこ
とができるとともに、実試験時間の短縮を図ることがで
きる。
ウエア試験装置は、試験対象機器を動作させるためのソ
フトウエアを作成するソフトウエア作成回路と、前記ソ
フトウエア作成回路により作成されたソフトウエアに基
づいて前記試験対象機器の動作を仮想的に実行する仮想
動作制御回路と、前記仮想動作制御回路に動作条件を与
えるとともに、期待値を出力する仮想入出力制御回路
と、前記仮想入出力制御回路により与えられる動作条件
及び期待値を設定する設定回路とを具備したことを特徴
とする。これにより、ソフトウエアツールにおいて、仮
想試験を実施することができるため、品質を向上するこ
とができるとともに、実試験時間の短縮を図ることがで
きる。
【０００６】請求項２に記載のソフトウエア試験装置
は、前記設定回路が前記動作条件および期待値を手動設
定する手動設定回路および自動設定する自動設定回路を
含むことを特徴とする。これにより、動作条件を手動で
あるいは自動で設定できるとともに、自動設定において
は、タイムチャート的動作を行うようにあらかじめプロ
グラムすることができる。
は、前記設定回路が前記動作条件および期待値を手動設
定する手動設定回路および自動設定する自動設定回路を
含むことを特徴とする。これにより、動作条件を手動で
あるいは自動で設定できるとともに、自動設定において
は、タイムチャート的動作を行うようにあらかじめプロ
グラムすることができる。
【０００７】請求項３に記載のソフトウエア試験装置に
おいて、前記仮想動作制御回路の動作内容を表示する表
示回路をさらに有し、前記表示回路は動作内容をフラグ
の表示形態で表示するフラグ表示部およびデータの表示
形態で表示するデータ表示部の少なくとも一方を有する
ことを特徴とする。これにより、ツール画面に動作表示
が行われ、ソフトウエア回路の目視チェックが可能とな
る。
おいて、前記仮想動作制御回路の動作内容を表示する表
示回路をさらに有し、前記表示回路は動作内容をフラグ
の表示形態で表示するフラグ表示部およびデータの表示
形態で表示するデータ表示部の少なくとも一方を有する
ことを特徴とする。これにより、ツール画面に動作表示
が行われ、ソフトウエア回路の目視チェックが可能とな
る。
【０００８】請求項４に記載のソフトウエア試験装置に
おいて、前記仮想入出力制御回路は、前記仮想動作制御
回路の動作内容のうち表示すべき範囲を指定する手段を
有し、前記表示回路は、前記仮想入出力制御回路により
指定された範囲における仮想動作制御回路の動作内容を
表示するように制御する表示制御回路をさらに有するこ
とを特徴とする。これにより、仮想動作制御回路で実行
される動作内容のうち、指定された範囲の動作内容がツ
ール画面に表示されるので、チェックしたい個所のみ
の、ソフトウエア回路の目視チェックが可能となる。ま
た、それにより試験時間の短縮を図ることができる。
おいて、前記仮想入出力制御回路は、前記仮想動作制御
回路の動作内容のうち表示すべき範囲を指定する手段を
有し、前記表示回路は、前記仮想入出力制御回路により
指定された範囲における仮想動作制御回路の動作内容を
表示するように制御する表示制御回路をさらに有するこ
とを特徴とする。これにより、仮想動作制御回路で実行
される動作内容のうち、指定された範囲の動作内容がツ
ール画面に表示されるので、チェックしたい個所のみ
の、ソフトウエア回路の目視チェックが可能となる。ま
た、それにより試験時間の短縮を図ることができる。
【０００９】請求項５に記載のソフトウエア試験装置に
おいて、前記仮想動作制御回路からの動作内容を表す出
力データと、前記仮想入出力制御回路からの期待値とを
比較し、前記ソフトウエア作成回路により作成されたソ
フトウエアの論理的正当性を検証する比較判定回路をさ
らに有することを特徴とする。これにより、期待値と、
実際のソフトウエア上で動作した結果をソフトウエア作
成ツール上で比較することができ、不適合個所発見まで
の時間を短縮することができる。
おいて、前記仮想動作制御回路からの動作内容を表す出
力データと、前記仮想入出力制御回路からの期待値とを
比較し、前記ソフトウエア作成回路により作成されたソ
フトウエアの論理的正当性を検証する比較判定回路をさ
らに有することを特徴とする。これにより、期待値と、
実際のソフトウエア上で動作した結果をソフトウエア作
成ツール上で比較することができ、不適合個所発見まで
の時間を短縮することができる。
【００１０】請求項６のソフトウエア試験装置は、試験
対象機器を動作させるためのソフトウエアを作成するソ
フトウエア作成回路と、前記ソフトウエア作成回路によ
り作成されたソフトウエアに基づいて前記試験対象機器
の動作を仮想的に実行する仮想動作制御回路と、前記仮
想動作制御回路に動作条件を与えると共に期待値を出力
する仮想入出力制御回路と、前記仮想入出力制御回路に
より与えられる動作条件及び期待値を設定する設定回路
と、前記仮想動作制御回路からの動作内容を表す出力デ
ータと、前記仮想入出力制御回路からの期待値とを比較
し、前記ソフトウエア作成回路により作成されたソフト
ウエアの論理的正当性を検証する比較判定回路と、前記
仮想動作制御回路からの動作内容を表す出力データを表
示する表示回路とを具備したことを特徴とする。これに
より、ソフトウエアツールにおいて、仮想試験を実施す
ることができるため、品質を向上することができるとと
もに、実試験時間の短縮を図ることができる。また、仮
想動作制御回路で実行される動作内容のうち、指定され
た範囲の動作内容がツール画面に表示されるので、チェ
ックしたい個所のみの、ソフトウエア回路の目視チェッ
クが可能となる。また、期待値と、実際のソフトウエア
上で動作した結果を比較することができ、不適合個所発
見までの時間を短縮することができる。
対象機器を動作させるためのソフトウエアを作成するソ
フトウエア作成回路と、前記ソフトウエア作成回路によ
り作成されたソフトウエアに基づいて前記試験対象機器
の動作を仮想的に実行する仮想動作制御回路と、前記仮
想動作制御回路に動作条件を与えると共に期待値を出力
する仮想入出力制御回路と、前記仮想入出力制御回路に
より与えられる動作条件及び期待値を設定する設定回路
と、前記仮想動作制御回路からの動作内容を表す出力デ
ータと、前記仮想入出力制御回路からの期待値とを比較
し、前記ソフトウエア作成回路により作成されたソフト
ウエアの論理的正当性を検証する比較判定回路と、前記
仮想動作制御回路からの動作内容を表す出力データを表
示する表示回路とを具備したことを特徴とする。これに
より、ソフトウエアツールにおいて、仮想試験を実施す
ることができるため、品質を向上することができるとと
もに、実試験時間の短縮を図ることができる。また、仮
想動作制御回路で実行される動作内容のうち、指定され
た範囲の動作内容がツール画面に表示されるので、チェ
ックしたい個所のみの、ソフトウエア回路の目視チェッ
クが可能となる。また、期待値と、実際のソフトウエア
上で動作した結果を比較することができ、不適合個所発
見までの時間を短縮することができる。
【００１１】この発明によれば、ソフトウエア作成ツー
ル内に、試験対象機器の動作をシミュレートしたプログ
ラムを実行する仮想動作制御回路と、この仮想動作制御
回路に対する条件を設定するとともに期待値を出力する
仮想入出力制御回路と、前記仮想動作制御回路の出力
と、仮想入出力制御回路から出力される期待値とを比較
し、一致するか否かによりソフトウエアの仮想試験をソ
フトウエア作成ツール内で行うことができる。また、比
較判定回路の出力を記録する比較結果記録装置を設ける
ことにより試験成績所の作成も可能となる。
ル内に、試験対象機器の動作をシミュレートしたプログ
ラムを実行する仮想動作制御回路と、この仮想動作制御
回路に対する条件を設定するとともに期待値を出力する
仮想入出力制御回路と、前記仮想動作制御回路の出力
と、仮想入出力制御回路から出力される期待値とを比較
し、一致するか否かによりソフトウエアの仮想試験をソ
フトウエア作成ツール内で行うことができる。また、比
較判定回路の出力を記録する比較結果記録装置を設ける
ことにより試験成績所の作成も可能となる。
【００１２】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。
施形態を説明する。
【００１３】図１はこの発明のソフトウエア試験装置の
一実施形態を示すブロック図である。同図において、ソ
フトウエア作成ツール１００は、ソフトウエア作成回路
１０２、仮想動作制御回路１０３、ツール画面表示制御
回路１０７、ツール画面表示回路１０８、手動設定回路
１０４、仮想入出力制御回路１０５、自動設定回路１０
６、および比較判定回路１０９を有する。
一実施形態を示すブロック図である。同図において、ソ
フトウエア作成ツール１００は、ソフトウエア作成回路
１０２、仮想動作制御回路１０３、ツール画面表示制御
回路１０７、ツール画面表示回路１０８、手動設定回路
１０４、仮想入出力制御回路１０５、自動設定回路１０
６、および比較判定回路１０９を有する。
【００１４】ソフトウエア作成回路１０２は従来技術の
それと同様であり、例えば図５に示す調節計本体１１を
動作させるソフトウエアを作成する。仮想動作制御回路
１０３は、例えばソフトウエアで実現され、調節計本体
１１の動作をシミュレートするようにプログラムされて
いる。仮想動作制御回路１０３は、ソフトウエア作成回
路２により作成されたソフトウエアと、調節計本体１１
の動作をシミュレートしたプログラムとをリンクして実
行する。具体的には、仮想動作制御回路１０３におい
て、調節計本体１１の動作をシミュレートしたプログラ
ムを実行中に、ソフトウエア作成回路１０２により作成
したソフトウエアをＣＡＬＬ文等により呼び込むことに
より実行する。仮想入出力制御回路１０５は、仮想動作
制御回路１０３に対して種々の動作条件を設定するため
のパラメータを与える。前記仮想入出力制御回路１０５
から与えられるパラメータの設定は、手動設定回路１０
４または自動設定回路１０６により設定される。手動設
定回路１０４は例えば操作スイッチ群で実現される。ま
た、自動設定回路１０６は、例えばタイムチャートのよ
うに時間軸に沿ってオン／オフする回路があらかじめプ
ログラムされている。また、手動設定回路１０４および
自動設定回路１０６は期待値を設定する。
それと同様であり、例えば図５に示す調節計本体１１を
動作させるソフトウエアを作成する。仮想動作制御回路
１０３は、例えばソフトウエアで実現され、調節計本体
１１の動作をシミュレートするようにプログラムされて
いる。仮想動作制御回路１０３は、ソフトウエア作成回
路２により作成されたソフトウエアと、調節計本体１１
の動作をシミュレートしたプログラムとをリンクして実
行する。具体的には、仮想動作制御回路１０３におい
て、調節計本体１１の動作をシミュレートしたプログラ
ムを実行中に、ソフトウエア作成回路１０２により作成
したソフトウエアをＣＡＬＬ文等により呼び込むことに
より実行する。仮想入出力制御回路１０５は、仮想動作
制御回路１０３に対して種々の動作条件を設定するため
のパラメータを与える。前記仮想入出力制御回路１０５
から与えられるパラメータの設定は、手動設定回路１０
４または自動設定回路１０６により設定される。手動設
定回路１０４は例えば操作スイッチ群で実現される。ま
た、自動設定回路１０６は、例えばタイムチャートのよ
うに時間軸に沿ってオン／オフする回路があらかじめプ
ログラムされている。また、手動設定回路１０４および
自動設定回路１０６は期待値を設定する。
【００１５】仮想入出力制御回路１０５は、手動設定回
路１０４または自動設定回路１０６により設定されたパ
ラメータを記憶するメモリ回路を内蔵する。さらに、仮
想入出力制御回路１０５の出力は比較判定回路１０９と
接続され、期待値を比較判定回路１０９に出力する。
路１０４または自動設定回路１０６により設定されたパ
ラメータを記憶するメモリ回路を内蔵する。さらに、仮
想入出力制御回路１０５の出力は比較判定回路１０９と
接続され、期待値を比較判定回路１０９に出力する。
【００１６】仮想動作制御回路１０３の出力はツール画
面表示制御回路１０７に接続される。ツール画面表示制
御回路７は、仮想動作制御回路１０３からの出力のう
ち、指定された個所の仮想動作出力をツール画面表示回
路１０８に表示するように制御する。仮想動作制御回路
１０３からの出力のうちのどの個所を表示するかの指定
は、仮想入出力制御回路１０５により行う。例えば、ツ
ール画面表示回路１０８の初期画面において、仮想動作
制御回路１０３からの出力の全体を表示しておき、例え
ばマウスにより、表示させたい個所の範囲をドラッグす
ることにより設定可能である。
面表示制御回路１０７に接続される。ツール画面表示制
御回路７は、仮想動作制御回路１０３からの出力のう
ち、指定された個所の仮想動作出力をツール画面表示回
路１０８に表示するように制御する。仮想動作制御回路
１０３からの出力のうちのどの個所を表示するかの指定
は、仮想入出力制御回路１０５により行う。例えば、ツ
ール画面表示回路１０８の初期画面において、仮想動作
制御回路１０３からの出力の全体を表示しておき、例え
ばマウスにより、表示させたい個所の範囲をドラッグす
ることにより設定可能である。
【００１７】比較判定回路１０９は、ツール画面表示制
御回路１０７からの出力、すなわち、仮想動作制御回路
１０３からの、調節計本体１１をシミュレート動作させ
た出力のうちの指定された個所の出力と、仮想入出力制
御回路１０５からの期待値とを比較する。比較の結果一
致すれば、ソフトウエアは論理的に正しいことが検証さ
れる。
御回路１０７からの出力、すなわち、仮想動作制御回路
１０３からの、調節計本体１１をシミュレート動作させ
た出力のうちの指定された個所の出力と、仮想入出力制
御回路１０５からの期待値とを比較する。比較の結果一
致すれば、ソフトウエアは論理的に正しいことが検証さ
れる。
【００１８】比較判定回路１０９の出力は、比較結果記
録装置１１０に接続される。比較結果記録装置１１０
は、例えば、仮想入出力制御回路１０５により、条件設
定値および期待値と、ツール画面表示制御回路１０７か
らの実際の動作出力値とを対応づけて記録し、例えば試
験成績書を作成することが可能である。比較結果記録装
置１１０は、例えば記録計やプリンタで実現される。
録装置１１０に接続される。比較結果記録装置１１０
は、例えば、仮想入出力制御回路１０５により、条件設
定値および期待値と、ツール画面表示制御回路１０７か
らの実際の動作出力値とを対応づけて記録し、例えば試
験成績書を作成することが可能である。比較結果記録装
置１１０は、例えば記録計やプリンタで実現される。
【００１９】図２は、ツール画面表示回路１０８により
表示される表示形態のうちフラグ表示の一例を示す図で
ある。図２は、仮想入出力制御回路１０５により範囲指
定された個所の仮想動作出力をラダーシーケンスの形態
で示したものである。図中２１、２３、２５、２７、２
９、３１はオン接点を示す。オン接点２１、２３、２５
はＯＲ接続され、オン設定２７はＡＮＤ接続され、オン
接点２９、３１はＯＲ接続されている。この場合の入力
値および出力値は「０」または「１」のデジタル値であ
る。いま、オン接点２１、２３、２５のうちのいずれか
のオン接点に「１」が入力されると、そのオン接点に対
応する表示部に「１」が表示される。オン接点２１、２
３、２５のＯＲ出力値はＡＮＤ接続されたオン接点２７
に入力されるのでオン接点２７に対応する表示部には
「１」が表示される。さらに、オン接点２７のＡＮＤ出
力値「１」がオン接点２９または３１のいずれかの入力
されると、オン接点２９および３１のＯＲ出力が「１」
となり、最終的に出力に対応する表示部に「１」が表示
される。
表示される表示形態のうちフラグ表示の一例を示す図で
ある。図２は、仮想入出力制御回路１０５により範囲指
定された個所の仮想動作出力をラダーシーケンスの形態
で示したものである。図中２１、２３、２５、２７、２
９、３１はオン接点を示す。オン接点２１、２３、２５
はＯＲ接続され、オン設定２７はＡＮＤ接続され、オン
接点２９、３１はＯＲ接続されている。この場合の入力
値および出力値は「０」または「１」のデジタル値であ
る。いま、オン接点２１、２３、２５のうちのいずれか
のオン接点に「１」が入力されると、そのオン接点に対
応する表示部に「１」が表示される。オン接点２１、２
３、２５のＯＲ出力値はＡＮＤ接続されたオン接点２７
に入力されるのでオン接点２７に対応する表示部には
「１」が表示される。さらに、オン接点２７のＡＮＤ出
力値「１」がオン接点２９または３１のいずれかの入力
されると、オン接点２９および３１のＯＲ出力が「１」
となり、最終的に出力に対応する表示部に「１」が表示
される。
【００２０】図３は、表示形態としてデータを表示する
場合のツール画面表示回路の一例を示す図である。同図
において、４１および４３は加算回路、４５は乗算回
路、および４７は平方根回路４７をそれぞれ表す。加算
回路４１には入力１および入力２が接続される。加算回
路４３には入力３および入力４が接続される。加算回路
４１の出力および加算回路４３の出力はそれぞれ乗算回
路４５に接続される。乗算回路４５の出力は、平方根回
路４７に接続される。表示部としては、加算回路４１の
入力１および入力２にそれぞれ対応する表示部５１およ
び５２、加算回路４３の入力３および入力４にそれぞれ
対応する表示部５３、５４、加算回路４１の出力に対応
する表示部５５、加算回路４３の出力に対応する表示部
５６、乗算回路４５の第１および第２入力に対応する表
示部５７、５８および出力に対応する表示部５９、平方
根回路４７の入力に対応する表示部６０、出力に対応す
る表示部６１、および表示部６２が設けられる。表示部
５１乃至６１は、参照符号を表示するためのものであ
る。表示部６２には、その参照符号に対応する実際の値
を表示する。図３に示す例では、加算回路４１、４３、
乗算回路４５および平方根回路４７の各出力をツール画
面表示回路８に表示するように指定されている。このた
め、加算回路４１の出力に対応する表示部５５に「１」
の参照符号が表示され、加算回路４３の出力に対応する
表示部５６に「２」の参照符号が表示され、乗算回路４
５の出力に対応する表示部５９に「３」の参照符号が表
示され、平方根回路６１の出力に対応する表示部６１に
「４」参照符号のが表示されている。そして、表示部６
２は、参照符号１乃至４に対応する実際の出力値を表示
する。なお、表示部６２に表示される実際の値との対応
が取れる限り参照符号を付ける順番は任意である。ま
た、参照符号として用いられる文字は数字以外に英字あ
るいは記号であってもよい。
場合のツール画面表示回路の一例を示す図である。同図
において、４１および４３は加算回路、４５は乗算回
路、および４７は平方根回路４７をそれぞれ表す。加算
回路４１には入力１および入力２が接続される。加算回
路４３には入力３および入力４が接続される。加算回路
４１の出力および加算回路４３の出力はそれぞれ乗算回
路４５に接続される。乗算回路４５の出力は、平方根回
路４７に接続される。表示部としては、加算回路４１の
入力１および入力２にそれぞれ対応する表示部５１およ
び５２、加算回路４３の入力３および入力４にそれぞれ
対応する表示部５３、５４、加算回路４１の出力に対応
する表示部５５、加算回路４３の出力に対応する表示部
５６、乗算回路４５の第１および第２入力に対応する表
示部５７、５８および出力に対応する表示部５９、平方
根回路４７の入力に対応する表示部６０、出力に対応す
る表示部６１、および表示部６２が設けられる。表示部
５１乃至６１は、参照符号を表示するためのものであ
る。表示部６２には、その参照符号に対応する実際の値
を表示する。図３に示す例では、加算回路４１、４３、
乗算回路４５および平方根回路４７の各出力をツール画
面表示回路８に表示するように指定されている。このた
め、加算回路４１の出力に対応する表示部５５に「１」
の参照符号が表示され、加算回路４３の出力に対応する
表示部５６に「２」の参照符号が表示され、乗算回路４
５の出力に対応する表示部５９に「３」の参照符号が表
示され、平方根回路６１の出力に対応する表示部６１に
「４」参照符号のが表示されている。そして、表示部６
２は、参照符号１乃至４に対応する実際の出力値を表示
する。なお、表示部６２に表示される実際の値との対応
が取れる限り参照符号を付ける順番は任意である。ま
た、参照符号として用いられる文字は数字以外に英字あ
るいは記号であってもよい。
【００２１】図４は図１に示す自動設定回路１０６によ
り設定されたパラメータの一例を示す図である。図４に
示す例では、仮想入力１、仮想入力２、および仮想入力
３が共にハイレベル（ロジック「１」）のときに、仮想
出力１がハイレベルとなるようなタイムチャート的動作
がプログラムされている。
り設定されたパラメータの一例を示す図である。図４に
示す例では、仮想入力１、仮想入力２、および仮想入力
３が共にハイレベル（ロジック「１」）のときに、仮想
出力１がハイレベルとなるようなタイムチャート的動作
がプログラムされている。
【００２２】なお、上記実施形態においては、ツール画
面表示回路には、仮想入出力制御回路１０５において範
囲指定された個所の仮想動作出力を表示するように構成
したが、全部を表示するように構成してもよい。
面表示回路には、仮想入出力制御回路１０５において範
囲指定された個所の仮想動作出力を表示するように構成
したが、全部を表示するように構成してもよい。
【００２３】
【発明の効果】この発明によれば、ソフトウエア作成ツ
ール内に仮想動作制御回路を内蔵することにより、ツー
ル上での仮想試験が可能となる。また、自動設定回路を
設けタイムチャート的試験も行うことができる。更に、
その仮想出力と実際のソフト上で動作した結果を比較判
定回路を介して比較結果記録装置へ比較データを伝送す
ることにより、試験成績書の作成も可能となる。ソフト
ウエア試験においては、他の試験機器が一切必要となく
なり、机上作業により、ソフトウエア作成から試験まで
が可能となる。
ール内に仮想動作制御回路を内蔵することにより、ツー
ル上での仮想試験が可能となる。また、自動設定回路を
設けタイムチャート的試験も行うことができる。更に、
その仮想出力と実際のソフト上で動作した結果を比較判
定回路を介して比較結果記録装置へ比較データを伝送す
ることにより、試験成績書の作成も可能となる。ソフト
ウエア試験においては、他の試験機器が一切必要となく
なり、机上作業により、ソフトウエア作成から試験まで
が可能となる。
【図１】この発明のソフトウエア試験装置の一実施形態
を示すブロック図。
を示すブロック図。
【図２】ツール画面表示回路により表示される画面例を
示す図。
示す図。
【図３】ツール画面表示回路により表示される他の画面
例を示す図。
例を示す図。
【図４】図１に示す自動設定回路により設定される仮想
入力と仮想出力例を示す図。
入力と仮想出力例を示す図。
【図５】従来技術によるソフトウエア試験の方法を示す
説明図。
説明図。
１００…ソフトウエア作成ツール １０２…ソフトウエア作成回路 １０３…仮想動作制御回路 １０４…手動設定回路 １０５…仮想入出力制御回路 １０６…自動設定回路 １０７…ツール画面表示制御回路 １０８…ツール画面表示回路 １０９…比較判定回路 １１０…比較結果記録装置
Claims (6)
- 【請求項１】試験対象機器を動作させるためのソフトウ
エアを作成するソフトウエア作成回路と、 前記ソフトウエア作成回路により作成されたソフトウエ
アに基づいて前記試験対象機器の動作を仮想的に実行す
る仮想動作制御回路と、 前記仮想動作制御回路に動作条件を与えるとともに、期
待値を出力する仮想入出力制御回路と、 前記仮想入出力制御回路により与えられる動作条件及び
期待値を設定する設定回路と、 を具備したことを特徴とするソフトウエア試験装置。 - 【請求項２】前記設定回路は前記動作条件および期待値
を手動設定する手動設定回路および自動設定する自動設
定回路を含むことを特徴とする請求項１記載のソフトウ
エア試験装置。 - 【請求項３】前記仮想動作制御回路の動作内容を表示す
る表示回路をさらに有し、前記表示回路は動作内容をフ
ラグの表示形態で表示するフラグ表示部及びデータの表
示形態で表示するデータ表示部の少なくとも一方を有す
ることを特徴とする請求項１記載のソフトウエア試験装
置。 - 【請求項４】前記仮想入出力制御回路は、前記仮想動作
制御回路の動作内容のうちの表示すべき範囲を指定する
手段を有し、前記表示回路は、前記仮想入出力制御回路
により指定された範囲における仮想動作制御回路の動作
内容を表示するように制御する表示制御回路をさらに有
することを特徴とする請求項３記載のソフトウエア試験
装置。 - 【請求項５】前記仮想動作制御回路からの動作内容を表
す出力データと、前記仮想入出力制御回路からの期待値
とを比較し、前記ソフトウエア作成回路により作成され
たソフトウエアの論理的正当性を検証する比較判定回路
をさらに有することを特徴とする請求項１記載のソフト
ウエア試験装置。 - 【請求項６】試験対象機器を動作させるためのソフトウ
エアを作成するソフトウエア作成回路と、 前記ソフトウエア作成回路により作成されたソフトウエ
アに基づいて前記試験対象機器の動作を仮想的に実行す
る仮想動作制御回路と、 前記仮想動作制御回路に動作条件を与えると共に期待値
を出力する仮想入出力制御回路と、 前記仮想入出力制御回路により与えられる動作条件及び
期待値を設定する設定回路と、 前記仮想動作制御回路からの動作内容を表す出力データ
と、前記仮想入出力制御回路からの期待値とを比較し、
前記ソフトウエア作成回路により作成されたソフトウエ
アの論理的正当性を検証する比較判定回路と、 前記仮想動作制御回路からの動作内容を表す出力データ
を表示する表示回路と、 を具備したことを特徴とするソフトウエア試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11230703A JP2001051875A (ja) | 1999-08-17 | 1999-08-17 | ソフトウエア試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11230703A JP2001051875A (ja) | 1999-08-17 | 1999-08-17 | ソフトウエア試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001051875A true JP2001051875A (ja) | 2001-02-23 |
Family
ID=16912003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11230703A Pending JP2001051875A (ja) | 1999-08-17 | 1999-08-17 | ソフトウエア試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001051875A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8775873B2 (en) | 2011-01-25 | 2014-07-08 | Fujitsu Limited | Data processing apparatus that performs test validation and computer-readable storage medium |
-
1999
- 1999-08-17 JP JP11230703A patent/JP2001051875A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8775873B2 (en) | 2011-01-25 | 2014-07-08 | Fujitsu Limited | Data processing apparatus that performs test validation and computer-readable storage medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03116383A (ja) | ロジック回路デザインシミュレーションシステム及びロジック回路スモールデザインインクレメントのシミュレーション方法 | |
| KR20070069614A (ko) | 소프트웨어 테스트 방법 및 소프트웨어 테스트 장치 | |
| US20080162104A1 (en) | Simulation data creation supporting device | |
| US6725449B1 (en) | Semiconductor test program debugging apparatus | |
| JP2001134469A (ja) | 半導体試験用プログラムデバッグ装置 | |
| US4538994A (en) | Training simulator for training an operator in the operation of an electric power system | |
| JP2001051875A (ja) | ソフトウエア試験装置 | |
| JP2851111B2 (ja) | 監視画面試験装置 | |
| JP3028589B2 (ja) | 論理回路検証装置のエラー検出制御方法 | |
| JPH09259006A (ja) | プログラム評価システム | |
| CN116610557B (zh) | 动作绑定信息排错方法、装置、存储介质及电子设备 | |
| US6961887B1 (en) | Streamlined LASAR-to-L200 post-processing for CASS | |
| JP2001273168A (ja) | ソフトウエア自動テストシステム | |
| JPH0749797A (ja) | プログラム作成装置 | |
| JPH0659938A (ja) | プログラム試験装置 | |
| JPH07271287A (ja) | プラント模擬装置及びその初期状態を設定する方法 | |
| JPH0676016A (ja) | 論理シミュレーション方法 | |
| JPH06138911A (ja) | プログラミング装置 | |
| KR20000061819A (ko) | 다양한 언어로 기술된 프로그램의 시뮬레이션 결과 비교 검증 장치 및 그 방법 | |
| JPH04282768A (ja) | シミュレータ | |
| JP3033648B2 (ja) | マウスインターフェース試験装置 | |
| JPH03116275A (ja) | テストパターン作成方法およびその処理システム | |
| CN114625109A (zh) | 测试装置、方法及存储介质 | |
| JP2002243803A (ja) | 半導体集積回路試験用プログラムのデバッグ方法及び装置並びに半導体集積回路試験用プログラムのデバッグプログラム | |
| JPH01261738A (ja) | 対話型システム用テストモジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050318 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050518 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051122 |