JP2001044836A

JP2001044836A - 直接デジタル・ダウンコンバータおよびアナログ信号―デジタル信号変換方法

Info

Publication number: JP2001044836A
Application number: JP2000167602A
Authority: JP
Inventors: H Silver Arnold; アーノルド・エイチ・シルバー; J Durand Dill; デイル・ジェイ・デュランド; Peter L Mcadam; ピーター・エル・マクアダム
Original assignee: TRW Inc
Current assignee: Northrop Grumman Space and Mission Systems Corp
Priority date: 1999-06-04
Filing date: 2000-06-05
Publication date: 2001-02-16
Anticipated expiration: 2020-06-05
Also published as: US6225936B1; EP1058388A3; JP3382591B2; EP1058388A2

Abstract

(57)【要約】（修正有）【課題】周波数ダウンコンバート、帯域通過フィルタ
リング、既知の変調技術により情報によって変調される
搬送波を含むアナログ信号のアナログーデジタル変換を
同時に行う発振器／カウンタＡ／Ｄコンバータを動作さ
せる制御技法を提供する。【解決手段】コンバータ３０は、電圧制御発振器３４
として動作する超伝導ジョセフソン単一磁束量子回路を
使用し、電圧制御発振器は、変換するアナログ信号を受
信し、搬送信号の特性に基づいて一連の急勾配の高周波
パルスを生成する。一連のパルスは、ゲート制御信号４
２に応じて、ゲート回路３６に送られる。パルスが通過
させられると、カウンタ回路３８はサンプリング期間に
パルスを累積する。サンプリング期間はゲート制御パル
スの範囲に対応しているので、パルスの累積によってゲ
ート制御信号の連続するオン／オフ期間が規定される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般に、アナログ
信号を低周波数表現を有するデジタル信号に変換するシ
ステムに関し、特に超伝導ジョセフソン接合単一磁束量
子回路を使用して、周波数ダウンコンバート、帯域通過
フィルタリング、及びアナログ信号のアナログーデジタ
ル変換を同時に行い、通信装置、レーダー、その他のシ
ステムにおいて変調されたキャリアから情報を抽出する
発振器／カウンタ・アナログーデジタルコンバータに関
する。

【０００２】

【従来の技術】本願は、本発明と同一の譲受人に譲渡さ
れ、また参照としてここに挙げられる以下の特許出願に
関連している。１．米国特許出願Ｎｏ．０８／９２０，７４１：１９
９７年８月２９日出願、名称「相関超伝導体単一磁束ア
ナログーデジタルコンバータ（Ｃｏｒｒｅｌａｔｅｄ
ＳｕｐｅｒｃｏｎｄｕｃｔｏｒＳｉｎｇｌｅＦｌｕ
ｘＡｎａｌｏｇ−ｔｏ−ＤｉｇｉｔａｌＣｏｎｖｅ
ｒｔｅｒ）」および、２．米国特許出願Ｎｏ．０９／１２７，０２０：１９
９８年７月３１日出願、名称「発振器／カウンタ・アナ
ログーデジタルコンバータに基づく直接デジタルダウン
コンバータ（ＤｉｒｅｃｔＤｉｇｉｔａｌＤｏｗｎ
ｃｏｖｅｒｔｅｒｂａｓｅｄｏｎａｎＯｓｃｉｌ
ｌａｔｏｒ／ＣｏｕｎｔｅｒＡｎａｌｏｇ−ｔｏ−Ｄ
ｉｇｉｔａｌＣｏｎｖｅｒｔｅｒ）」。

【０００３】携帯電話システム、レーダーシステムなど
の様々な通信システムは、高周波数搬送（キャリア）信
号を送信すべき情報によって変調することにより、情報
を送信する。従来、送信される搬送信号に情報を転写さ
せるための異なる変調技術が知られており、それには例
えば振幅変調、周波数変調、位相変調などがある。搬送
信号は、搬送信号を除去して送信情報を分離し解読する
受信機により受信される。搬送信号を除去するために、
最新の受信機は、通常搬送信号に局部発振器信号を乗算
して、搬送信号を除去し、信号を低い中間周波数または
ベースバンド周波数に変換するアナログミキサーまたは
周波数ダウンコンバータを含んでいる。ダウンコンバー
トされた周波数信号は、次に、抽出した情報を含む関係
のある周波数を通過させる通過帯域フィルタによりフィ
ルタリングされる。次に、フィルタリングした信号はア
ナログーデジタル（Ａ／Ｄ）コンバータによりデジタル
信号に変換され、その後マイクロプロセッサにより処理
される情報のデジタル表現を提供する。この搬送信号か
ら情報を抽出する処理の一般的説明は、当業者には周知
である。

【０００４】このタイプの回路は搬送信号から送信情報
を問題なく抽出することができるが、更なる改善が可能
である。例えば、このような通信システムはアナログ搬
送信号を混合して、ダウンコンバートを行い、その後信
号をデジタル表現に変換する前にダウンコンバートした
アナログ信号のフィルタリングを行うので、様々な増幅
器からのノイズおよびダウンコンバータおよびフィルタ
におけるその他の電気部品からのノイズにより、信号の
信号対雑音比が低下し、そのため受信機性能が低下す
る。更に、混合（ミキシング）、フィルタリング、アナ
ログーデジタル変換を行うのに、複数の個別の電気回路
を利用している。そのため、複雑性が低下し、部品数が
減り、これらの回路の電力消費を抑えることができれ
ば、通信エレクトロニクスには有益となるであろう。

【０００５】また、周波数ダウンコンバートはデジタル
的に実行することが可能である。周波数ダウンコンバー
トをデジタルとして実行する確実的方法は、搬送波を直
接的に記録するのに充分に高速で搬送信号をデジタル化
することである。原則として、搬送信号の情報は、高速
フーリエ変換（ＦＦＴ）ルーチンおよびその他のデジタ
ル信号処理技術を使用してデジタルデータ・ストリーム
から抽出することが可能である。この種の方法は、信号
および情報の帯域幅の低下を回避するために非常に高い
ダイナミックレンジを維持しながら、搬送波を記録する
のに充分高速で信号をサンプリングする必要があるの
で、Ａ／Ｄコンバータおよびデジタルプロセッサの性能
に重点を置いている。このような必要性のため、これら
のシステムは、最新技術でまだ実現することのできない
Ａ／Ｄコンバータおよびデジタル信号プロセッサを必要
とする。

【０００６】周波数ダウンコンバートを効果的に行うの
に現在使用されている第２のデジタル技術は、中間周波
数（ＩＦ）サンプリングとして知られている。ＩＦサン
プリングにおいて、搬送周波数を中心とする狭帯域通過
アナログフィルタは標準の非積分型Ａ／Ｄコンバータの
前に配置される。Ａ／Ｄコンバータは入力信号のナイキ
スト条件よりも充分に低い状態で意図的に動作させるの
で、情報の周波数を有効に変換する信号のエイリアス
（ａｌｉａｓ）が生成される。狭帯域通過フィルタがあ
るので、Ａ／Ｄ変換においてエイリアスにより通常生じ
る元の信号周波数のあいまい性は除去される。この技術
は、基本的に本発明とは異なる。ＩＦサンプリングは、
搬送信号の１周期に比較して非常に短い時間スケールで
サンプリングが行われる場合に信号の瞬時的サンプルに
基づいている。本発明は、搬送信号の数周期よりも長い
時間の信号の積分に基づいている。この違いにより、ア
ナログ信号フィルタに対する要件が全く違ったものにな
り、また本発明の順応性も非常に大きくなる。

【０００７】アナログ信号をデジタル信号に変換する超
伝導ジョセフソン単一磁束量子（ＳＦＱ：ｓｉｎｇｌｅ
ｆｌｕｘｑｕａｎｔｕｍ）回路を使用する発振器／
カウンタＡ／Ｄコンバータが、従来知られている。例え
ば、Ｌ．Ｒ．Ｅａｔｏｎその他による「ＩＲ焦点面アレ
イセンサの１０ＫＮｂＮＡ／Ｄコンバータの設計
（Ｄｅｓｉｇｎｏｆａ１０ＫＮｂＮＡ／Ｄ
ＣｏｎｖｅｒｔｅｒｆｏｒＩＲＦｏｃａｌＰｌ
ａｎｅＡｒｒａｙＳｅｎｓｏｒｓ）」ＩＥＥＥＴ
ｒａｎｓａｃｔｉｏｎｓｏｎＡｐｐｌｉｅｄＳｕ
ｐｅｒｃｏｎｄｕｃｔｉｖｉｔｙ，５，２４５７（１９
９５）を参照されたい。Ｌ．Ｒ．Ｅａｔｏｎその他の記
事に開示されているこのタイプの発振器／カウンタＡ／
Ｄコンバータ構造の１つの改良は、前述の′７４１特許
出願に記載されている。′７４１出願に開示されている
ような発振器／カウンタＡ／Ｄコンバータ１０の一般的
な図解は、図１に示す通りである。コンバータ１０は、
電圧制御発振器（ＶＣＯ）１２、デジタルゲート回路１
４、及びデジタルパルス・カウンタ回路１６を含んでい
る。ＶＣＯ１２、ゲート回路１４、カウンタ回路１６の
各々は、ここに説明する機能を実行する既知の電気回路
を一般に代表するものである。アナログ搬送信号はアン
テナ（図示せず）により受信され、ＶＣＯ１２に送られ
る。ＶＣＯ１２は、ＶＣＯ１２に送られたアナログ信号
の電圧電位に比例するパルス周波数を有する一連の高周
波ＳＦＱパルスにアナログ信号を変換する。ＶＣＯ１２
は直流超伝導量子インタフェースデバイス（ＳＱＵＩ
Ｄ）内で複数のジョセフソン接合を使用して、アナログ
信号を一連のＳＦＱパルスに変換する。ＶＣＯ１２から
のパルスの繰り返し率は、搬送信号の振幅とそれに変調
される情報に依存する。すなわち、ＶＣＯ１２は、変調
搬送信号の特性に応じて、特定のパルス率でパルスを出
力する。一般には、ＶＣＯ１２の出力のパルス率は、搬
送信号の周波数よりもかなり高くなる。

【０００８】ゲート回路１４には制御信号が印加され、
制御信号がハイのときに、ゲート回路１４がＶＣＯ１２
からのパルスを通過させる。ゲート回路１４がＶＣＯ１
２からのパルスを通過させると、カウンタ回路１６はパ
ルスの累積（積算）とカウントを行い、ＶＣＯ１２への
アナログ入力信号のデジタル表現を与える。一実施例に
おいて、カウンタ回路１６は、非同期で動作してＶＣＯ
１２からのパルス総数を累積する一連のフリップフロッ
プを含む単一磁束量子カウンタである。ゲート回路１４
への制御信号がハイの場合におけるＶＣＯ１２からのパ
ルスの総数は、サンプル時間に亘って積分されたアナロ
グ信号のデジタル表現である。最新の発振器／カウンタ
Ａ／Ｄコンバータは、各サンプル時間の前にカウンタ回
路１６をゼロにリセットする。つまり、ゲート回路１４
に送られる制御信号がローになるたびに、カウンタ回路
１６がリセットされるので、サンプリング期間は１つの
ゲートパルスがハイ状態になっている期間である。

【０００９】

【発明が解決しようとする課題】図１のコンバータ１０
を動作させる改善する１つの方法は、前述の′０２０特
許出願に説明されており、また図２にも図示されてい
る。前述したように、アナログ入力信号２０は電圧制御
発振器１２に入力され、搬送信号の特性に基づいて一連
のシャープな高周波数パルスに変換される。この一連の
パルスは、ゲート制御信号に応じてパルスを通過２２ま
たは遮断２４させるゲート回路１４に供給される。ゲー
ト回路１４によってパルスが通過されると、カウンタ回
路１６はサンプリング期間Ｔの間にパルスを累積する。
サンプリング期間Ｔはゲート制御パルス２２、２４の範
囲に対応しているので、パルスの累積によりゲート制御
信号の連続するオン／オフ期間が規定される。ゲート制
御信号が電圧制御発振器１２からのパルスを通過させる
たびに、コンバータ１０は周波数変換を行う１ビット乗
算を効果的に実行する。この操作により、アナログ信号
のデジタル表現が得られるだけでなく、周波数のダウン
コンバートと信号の帯域通過フィルタリングが同時に行
われる。

【００１０】しかし、ＤＣ応答を不要とする動作技法が
有益なものとなるであろう。

【００１１】

【課題を解決するための手段】本発明の教示によれば、
発振器／カウンタＡ／Ｄコンバータを動作させて、周波
数ダウンコンバートと、帯域通過フィルタリングと、既
知の変調技術により情報で変調された搬送波を含むアナ
ログ信号のアナログーデジタル変換と、を同時に実行す
る制御技法が提供される。一実施例においては、コンバ
ータは電圧制御発振器（ＶＣＯ）として動作する超伝導
ジョセフソン接合単一磁束量子回路を使用する。ＶＣＯ
は変換するアナログ信号を受信し、搬送信号の特性に基
づく繰り返し周波数で一連のシャープな高周波数パルス
を生成する。一連のパルスは、ゲート回路に加えられ、
該ゲート回路は、ゲート制御信号により供給される信号
に応答してパルスの送信が遮断されたときの各接続の間
の期間に、パルスを双方向代数的ＳＦＱパルスカウンタ
のインクリメントおよびデクリメントポートに交互に接
続する。カウンタ回路は、ゲート制御パルスの範囲に対
応（カバー）するサンプリング期間にパルスを累積（積
算）し、パルスの累積には、ゲート制御信号の連続する
インクリメント／デクリメント期間が含まれる。パルス
のインクリメントおよびデクリメントは、それぞれ一連
のＳＦＱパルスとプラス１の積とマイナス１の積の累積
に等価である。

【００１２】本発明のその他の目的、効果、特徴は、添
付の図面を参考にして、以下の説明および添付の請求項
より明らかとなるであろう。

【００１３】

【発明の実施の形態】発振器／カウンタＡ／Ｄコンバー
タに周波数ダウンコンバートを実行させる制御技法に関
する好適な実施例の以下の説明は、本質的に一例に過ぎ
ず、本発明またはその用途や使用を限定するものではな
い。

【００１４】図３を参照すると、コンバータ３０はアナ
ログ信号のデジタル表現を提供するのに使用される。コ
ンバータ３０は、入力においてＲＦ入力信号をコンバー
タ３０に入力する入力ポート４０を有する帯域通過フィ
ルタ３２と、帯域通過フィルタ３２に接続された電圧制
御発振器（ＶＣＯ）３４とを含んでいる。所望であれ
ば、帯域通過フィルタ３２を排除して、ＲＦ信号をコン
バータ３０に入力してＶＣＯ３４に直接送るようにする
こともできる。発振器３４は、２つの出力４４、４６お
よびヌル（ｎｕｌｌ）位置５４の間で動作可能なスイッ
チ４８を含むパルス制御ゲート３６に接続されている。
図３には機械的スイッチ４８として図示されているが、
スイッチ４８は同様の切替機能を実行する電子スイッチ
でも可能である。２つの出力４４、４６は、ＳＦＱパル
スカウンタ３８のインクリメント５０およびデクリメン
ト５２入力ポートにそれぞれ接続されている。パルスカ
ウンタ３８は、例えば米国特許Ｎｏ．４，６４６，０６
０に記載されているような代数的双方向カウンタであ
る。パルスカウンタ３８は、コンバータ３０からのデジ
タル信号を出力する出力ポート５４も含んでいる。

【００１５】一般に、周波数ダウンコンバートおよび帯
域通過フィルタリング機能は、カウンタ回路３８の累積
時間を延長して、ゲート回路３６へ供給される一連の制
御パルスにカバーすることによって実行される。好適な
実施例によると、ゲート回路３６は、カウンタ回路３８
をリセットする前に、単一のサンプリング期間において
多数回繰り返し動作される。パルスカウンタ回路３８
は、ゲート回路３６の数回の連続する開放（インクリメ
ントおよびデクリメント）および閉止期間の間パルス総
数を累積する。この動作により、Ａ／Ｄコンバータの示
数が得られる。これは、ダウンコンバートされた周波数
で低域通過され、従ってｒｆ周波数で帯域通過されたミ
キサおよびフィルタに続く従来のＡ／Ｄコンバータの示
数に等しい。

【００１６】動作においては、ＲＦ信号はアナログフィ
ルタ３２を通過して、変換されている周波数の粗制限ま
たは概略制限を行う。同信号は更にＶＣＯ３４に入力
し、ここでアナログ信号はＲＦアナログ信号の電圧電位
に比例するパルス周波数を有する複数の高周波数パルス
に変換される。

【００１７】図４は、供給されたＲＦ信号の例と、本発
明によるデジタル周波数ダウンコンバータとしてのコン
バータ３０の動作を制御するタイミング図を示してい
る。信号線６０は、関係する搬送波周波数Ｆ_LOでＶＣＯ
３４に供給されるアナログ入力搬送波を表している。具
体的には図示されていないが、搬送波６０は、例えば振
幅変調または周波数変調などの既知の変調形式で変調さ
れる。同様に図示していないが、ｒｆ信号６０および８
２はピーク間（ｐｅａｋ−ｔｏ−ｐｅａｋ）電圧範囲の
１／２よりも大きい定電圧だけオフセットされるので、
信号電圧は常にゼロよりも大きくなる。ＶＣＯ３４で生
成されたパルスは常にプラスであり、その周波数は常に
ゼロよりも大きい。ＶＣＯ３４の出力は、搬送信号より
も高い周波数を有する一連の短パルスとなる。ゲート線
６４は通常一連の方形波パルスであるゲート制御信号で
あり、この場合パルスは１／４時間はハイ状態６６、１
／４時間はロー状態６８、また１／２時間はニュートラ
ル状態７０となる。ゲート回路３６、特にスイッチアー
ム４８は、出力４４に接続されて、制御信号がハイ状態
６６のときにパルスカウンタ３８のインクリメント入力
５０にＳＦＱパルスを送る。ＡＭ信号を復調する場合、
ゲート信号６４の高パルス６６は搬送信号６０のプラス
部分７２に位置が一致し、その結果プラス周期７２で領
域７４内にパルスが加えられる。これらのパルスはパル
スカウンタ３８内でインクリメントまたは加算される。

【００１８】次の１／４パルス７０の期間において、ゲ
ート制御信号値はニュートラルになり、これによりスイ
ッチアーム４８はヌル・コンタクト５４に接続される。
この期間においては、カウンタ３８にパルスが送られる
ことはない。

【００１９】次の１／４周期６８においては、低ゲート
制御信号が得られる。ゲート回路３６、特にスイッチア
ーム４８は出力４６に接続され、制御信号がロー状態６
８のときに、ＳＦＱパルスをパルスカウンタ３８のデク
リメント入力５２に送る。ＡＭ信号を復調する場合、ゲ
ート信号６４のローパルス６８は搬送信号６０のマイナ
ス部分７６に位置が一致するので、マイナス周期７６に
おいて領域７８内でパルスが送信され、カウンタ３８で
デクリメントされる。時間７４の間のＶＣＯ周波数は平
均よりも高く、また時間７８におけるＶＣＯ周波数は平
均よりも低い。ＶＣＯ周波数がハイの間にカウンタ３８
をインクリメントし、また周波数がローの間にカウンタ
３８をデクリメントすると、カウントが最大化される。
これにより、図５の曲線部分９０に示すように、搬送波
周波数で最高出力５４が得られる。

【００２０】ゲート信号周期の最後の１／４期間では、
ゲート制御信号がニュートラルになり、これによりスイ
ッチアーム４８はヌル・コンタクト５４に接続し、また
カウンタ３８へのパルスの送信は禁止される。

【００２１】この処理は、カウンタがリセットされるま
で、複数回繰り返され、カウンタはパルスの累積を行
う。リセット線は、カウンタ回路３８に供給されてリセ
ットを行う周期的リセット信号である。リセット期間
は、ＶＣＯ３４に送られる信号の情報帯域幅のナイキス
ト条件が満たされる。ゲート回路３６がパルスを送って
いる間の、ＶＣＯ３４からのＳＦＱパルスの累積の総カ
ウントは、リセットパルス間のサンプリング期間に亘っ
て積分されるＶＣＯ３４に送られる信号のデジタル表現
である。カウンタ回路３８は低域通過フィルタと同様に
動作し、リセット信号のパルス間のアナログ入力信号の
デジタル出力表現を与える。

【００２２】前述したように、ゲート制御信号６４の周
波数は、対象の搬送波６０の周波数と同一である。図４
および５は、例えば帯域外周波信号について発生するよ
うな、ゲート制御信号が搬送波の周波数と同一でない場
合を示している。図４において、搬送波８２はＦ_LOより
も低い周波数を有している。ゲート制御信号のハイ６６
およびロー６８パルスに一致する領域８４、８６は、搬
送波６０の周波数がゲート制御信号の周波数と同一では
ないので、同等ではない。これにより、異なる数のパル
スがカウンタ３８のインクリメントおよびデクリメント
・ポート５０、５２に送信され、その結果カウントされ
るパルスの数は減少する。位置が一致しない周波数信号
に対するカウンタ３８の出力は、図５の曲線部分９３に
示されている。

【００２３】また、図４は、カウンタ３８内で交互に行
われるインクリメント／デクリメントによりＤＣ応答が
どのように排除されるかを示す信号図でもある。ＤＣ信
号９１は、ゲート制御パルス６６がハイで、カウンタ３
８のインクリメント５０ポートに送られるときにカウン
トされるパルス９２と、またゲート制御パルス６８がロ
ーで、カウンタ３８のデクリメント５２ポートに送られ
るときにカウントされるパルス９４を有している。これ
らのパルス９２、９４はその数と符号が等しいので、カ
ウンタ３８により実行されるカウンタにおいて互いに相
殺される。従って、上記のシステム３０は、所望の通り
にＤＣ応答が除去される。

【００２４】明らかなように、２つのリセットパルスの
間には複数のゲート制御パルスが存在している。ゲート
信号がハイまたはローのときに、多数のＳＦＱパルスが
ゲート回路３６を通過する。ゲート制御信号６４のハイ
／ニュートラル／ロー／ニュートラルのサイクルで、Ｖ
ＣＯ３４に供給されるアナログ信号を表すＳＦＱパルス
の符号付き１ビット乗算が数学的に行われるので、コン
バータ３０は周波数ダウンコンバートを実行する。すな
わち、ゲート回路３６の開閉は、ＳＦＱパルスにデジタ
ルのプラス１、マイナス１、又はゼロを乗算して、情報
は別の周波数に有効に変換される。ゲート制御信号６４
の速度および幅、リセット信号の周波数は、搬送信号６
０の周波数および変調、そして抽出する情報を考慮する
ことにより、特定の用途毎に設計することができる。ゲ
ート制御信号６４の速度および幅を制御することによ
り、コンバータ３０がアナログ信号を別の周波数表現に
変換する自由度が高くなる。

【００２５】低量子化雑音の制限、同様に高ＶＣＯ周波
数の制限においては、リセットパルス間でカウントされ
るパルスの数はゲート回路制御信号４２と入力アナログ
信号４０の積の積分であり、この場合ゲート制御信号４
２は、ＶＣＯ３４からカウンタ回路３８のインクリメン
トポートにパルスを通過させる状態にあるときは１に等
しく、これらのパルスを遮断する状態にあるときはゼロ
に等しく、またパルスをカウンタ３８のデクリメントポ
ートに通過させるときにはマイナス１に等しい。これ
は、図４に示すように、アナログ信号３２およびゲート
信号４２の積の積分または和に等しい。ＡＤＣはコンバ
ータ３８からのデジタル信号５４であり、以下のように
定義される。

【００２６】

【数１】

【００２７】ゲート回路制御信号４２は、３つの関数、
２つの連続的周期方形波、単一ウィンドウパルスの積よ
り構成される。２つの周期的方形波の積は、Ｆ_LOの基本
周波数を有している。直流では周波数成分を有していな
い。大きな単一ウィンドウパルスにより、ｓｉｎ（ｘ）
／ｘ特性を有する図５に示す周波数応答が得られる。こ
こでｘはπ×ｆ×ｗに等しく、また周期的波形は中央周
波数を決定する。周期的波形が成分有する周波数を中心
とするｓｉｎ（ｘ）／ｘ応答も存在する。図４に示すタ
イミングにおけるこのような場合、数式１の積分された
積はアナログ信号の有効な全波デジタル整流であり、そ
の短期間数値は振幅変調信号を有しているが、ＤＣ成分
は有していない。

【００２８】前述した本発明は、従来技術において知ら
れるものよりも複雑性の低いシステムにおいて、アナロ
グーデジタル変換、周波数変換、及び帯域通過フィルタ
リングを同時に行う電力消費を減少させた簡潔な技術を
提供するものである。このシステムは、ＤＣ応答を除去
している。ここに説明するシステムは、様々な種類の通
信およびレーダーシステムにおいて広範に使用でき、既
知のシステムを著しく改善するものである。

【００２９】上記は本発明の実施例を開示および説明し
たにすぎない。このような説明、添付の図面および請求
項より、特許請求の範囲で定義される本発明の精神およ
び範囲を逸脱することなく多数の変更、修正、変形が可
能であることが当業者により容易に理解されるであろ
う。

【図面の簡単な説明】

【図１】図１は、従来技術において既知の発振器／カウ
ンタＡ／Ｄコンバータのブロック概略図である。

【図２】図２は、本発明の一実施例による図１に示すコ
ンバータの制御タイミング図である。

【図３】図３は、本発明の一実施例による発振器／カウ
ンタアナログーデジタルコンバータのブロック概略図で
ある。

【図４】図４は、図３に示すコンバータの制御タイミン
グ図である。

【図５】図５は、図３のコンバータが実行する変換によ
って得られる出力信号を示すグラフである。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１２年６月１４日（２０００．６．１
４）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】０００７

【補正方法】変更

【補正内容】

【０００７】アナログ信号をデジタル信号に変換する超
伝導ジョセフソン単一磁束量子（ＳＦＱ：ｓｉｎｇｌｅ
ｆｌｕｘｑｕａｎｔｕｍ）回路を使用する発振器／
カウンタＡ／Ｄコンバータが、従来知られている。例え
ば、Ｌ．Ｒ．Ｅａｔｏｎその他による「ＩＲ焦点面アレ
イセンサの１０ＫＮｂＮＡ／Ｄコンバータの設計
（Ｄｅｓｉｇｎｏｆａ１０ＫＮｂＮＡ／Ｄ
ＣｏｎｖｅｒｔｅｒｆｏｒＩＲＦｏｃａｌＰｌ
ａｎｅＡｒｒａｙＳｅｎｓｏｒｓ）」ＩＥＥＥＴ
ｒａｎｓａｃｔｉｏｎｓｏｎＡｐｐｌｉｅｄＳｕ
ｐｅｒｃｏｎｄｕｃｔｉｖｉｔｙ，５，２４５７（１９
９５）を参照されたい。Ｌ．Ｒ．Ｅａｔｏｎその他の記
事に開示されているこのタイプの発振器／カウンタＡ／
Ｄコンバータ構造の１つの改良は、前述の’７４１特許
出願に記載されている。’７４１出願に開示されている
ような発振器／カウンタＡ／Ｄコンバータ１０の一般的
な図解は、図１に示す通りである。コンバータ１０は、
電圧制御発振器（ＶＣＯ）１２、デジタルゲート回路１
４、及びデジタルパルス・カウンタ回路１６を含んでい
る。ＶＣＯ１２、ゲート回路１４、カウンタ回路１６の
各々は、ここに説明する機能を実行する既知の電気回路
を一般に代表するものである。アナログ搬送信号はアン
テナ（図示せず）により受信され、ＶＣＯ１２に送られ
る。ＶＣＯ１２は、ＶＣＯ１２に送られたアナログ信号
の電圧電位に比例するパルス周波数を有する一連の高周
波ＳＦＱパルスにアナログ信号を変換する。ＶＣＯ１２
は直流超伝導量子干渉デバイス（ＳＱＵＩＤ）内で複数
のジョセフソン接合を使用して、アナログ信号を一連の
ＳＦＱパルスに変換する。ＶＣＯ１２からのパルスの繰
り返し率は、搬送信号の振幅とそれに変調される情報に
依存する。すなわち、ＶＣＯ１２は、変調搬送信号の特
性に応じて、特定のパルス率でパルスを出力する。一般
には、ＶＣＯ１２の出力のパルス率は、搬送信号の周波
数よりもかなり高くなる。

───────────────────────────────────────────────────── フロントページの続き (72)発明者デイル・ジェイ・デュランドアメリカ合衆国カリフォルニア州92614, アーヴァイン，フォックスホロウ 18 (72)発明者ピーター・エル・マクアダムアメリカ合衆国カリフォルニア州90045, ロス・アンジェルス，コウワン・アベニュー 7556

Claims

【特許請求の範囲】

【請求項１】アナログ入力信号をデジタル出力信号に
変換する方法であって、アナログ入力信号を一連のパルスに変換するステップ
と、所定の制御レートでパルスの遮断と通過を交互に行い、
パルスの通過がアキュムレータのインクリメントおよび
デクリメント入力ポートへパルスを交互に送ることを含
み、各通過の間にパルスの遮断が行われるステップと、通過した一連のパルスを累積し、このパルスの累積によ
ってデジタル出力信号が規定されるステップと、を含む
方法。
【請求項２】アナログ入力信号を一連のパルスに変換
するステップが、電圧制御発振器の使用を含む、請求項
１に記載の方法。
【請求項３】多重ジョセフソン接合を含む超伝導量子
干渉デバイスから電圧制御発振器を形成するステップを
含む、請求項２に記載の方法。
【請求項４】パルスの遮断と通過を交互に行うステッ
プが、ハイ状態、ニュートラル状態、ロー状態の間で交
番する一連の方形波パルスであるゲート制御信号を受信
するデジタルゲートを配設し、ゲート制御信号パルスが
ハイ状態およびロー状態であるときに一連のパルスを通
過させ、ゲート制御信号パルスがニュートラル状態であ
るときに一連のパルスを遮断するステップを含む、請求
項１に記載の方法。
【請求項５】一連のパルスを使用して、アナログ信号
の振幅に比例する周波数を生成するステップを含む、請
求項１に記載の方法。
【請求項６】入力信号の周波数変換表示であるデジタ
ル出力信号にアナログ入力信号を変換する方法であっ
て、アナログ入力信号を受信する発振器回路を配設するステ
ップと、アナログ入力信号の特性に比例する周波数を有する一連
の発振器パルスにアナログ入力信号を変換するステップ
と、一連の発振器パルスを受信するデジタルゲートを配設す
るステップと、デジタルカウンタのインクリメントポートに一連の発振
器パルスを送ることと、一連の発振器パルスをデジタルカウンタに送信させない
ように遮断することと、デジタルカウンタのデクリメントポートに一連の発振器
パルスを送ることと、一連の発振器パルスをデジタルカウンタに送信させない
ように遮断することと、を交互に行う一連の制御パルス
であるゲート制御信号をデジタルゲートに供給するステ
ップと、デジタルカウンタにおいてデジタルゲートにより通過さ
せられた一連の発振器パルスを累積し、このパルスの累
積によりデジタル出力信号が規定されるステップと、リセット信号をデジタルカウンタに供給して、一連の発
振器パルスの新たな累積の開始を行う所定のサンプリン
グ期間を規定し、上記サンプリング期間が制御信号の複
数の連続制御パルスをカバーするステップと、を含む変
換方法。
【請求項７】多重ジョセフソン接合を含む超伝導量子
干渉デバイスから発振器を形成するステップを含む、請
求項６に記載の方法。
【請求項８】アナログ入力信号を一連のパルスに変換
するステップが、上記アナログ信号の正の部分を第１の
一連のパルスで表すステップと、上記アナログ信号の負
の部分を第２の一連のパルスで表すステップとを含み、
更に上記第１の一連のパルスを上記デジタルカウンタの
上記インクリメント入力ポートに送るステップと、上記
第２の一連のパルスを上記デジタルカウンタの上記デク
リメント入力ポートに送るステップと、を更に含む、請
求項６に記載の方法。
【請求項９】上記アナログ入力信号の搬送周波数に等
しい周波数を制御信号に使用するステップを含む、請求
項８に記載の方法。
【請求項１０】入力信号の周波数変換表示であるデジ
タル出力信号にアナログ入力信号を変換するシステムで
あって、アナログ入力信号に応答して、アナログ入力信号の特性
に比例する周波数を有する一連の発振器パルスにアナロ
グ入力信号を変換する発振器回路と、発振器回路から一連の発振器パルスを受信する発振器回
路に接続され、ゲート制御信号に応答して、第１デジタ
ルゲート出力、第２デジタルゲート出力、及びヌル出力
に一連の受信発振器パルスを送信するデジタルゲート
と、第１ゲート出力に接続されたインクリメント入力ポート
および第２ゲート出力に接続されたデクリメント入力ポ
ートを有し、一連の発振器パルスを累積し、このパルス
の累積がデジタル出力信号を規定し、デジタルカウンタ
をリセットするリセット信号に応答して、一連の発振器
パルスの新たな累積を開始し、また所定のサンプルを規
定し、上記サンプリング期間がゲート制御信号の複数の
連続する制御パルスをカバーするデジタルカウンタと、
を備えた変換システム。