CN221174948U - 雷达芯片的级联电路及终端设备 - Google Patents

Abstract

本申请实施例涉及雷达技术领域，公开了一种雷达芯片的级联电路及终端设备。电路包括：雷达主芯片，以及至少一个雷达从芯片；雷达主芯片的RSTN输入引脚与每个雷达从芯片的RSTN输入引脚均通过同步路径连接；其中，同步路径连接雷达主芯片的RSTN输出引脚，以将雷达主芯片的RSTN输出引脚输出的RSTN信号同步传递至雷达主芯片和每个雷达从芯片的RSTN输入引脚；雷达主芯片与每个雷达从芯片均包括：抽取滤波器和驱动电路；其中，每一驱动电路将来自RSTN输入引脚的RSTN信号传输给抽取滤波器。至少有利于在多颗雷达芯片级联的情况下提高信号同步性，以减少雷达数据处理的误差，提高雷达数据处理的准确度。

Description

雷达芯片的级联电路及终端设备

技术领域

本申请实施例涉及雷达技术领域，特别涉及一种雷达芯片的级联电路及终端设备。

背景技术

随着雷达技术的发展，雷达芯片的应用越来越广泛。目前，雷达芯片大多以单颗芯片和天线阵列的形式在辐射范围内提供测量服务。然而，随着测量探测的应用增加了大探测范围的需求，这使得单颗芯片难以提升多输入多输出(Multiple-In Multiple-Out，MIMO)通道数量，进而导致单颗芯片对大范围内目标的测量能力不足。

为此，多个雷达芯片级联提高了大范围探测的能力。根据雷达的测量原理，多雷达芯片之间需要提高信号同步性，以减少误测。

实用新型内容

本申请实施例提供了一种雷达芯片的级联电路及终端设备，至少有利于在多颗雷达芯片级联的情况下提高信号同步性，以减少雷达数据处理的误差，提高雷达数据处理的准确度。

根据本申请一些实施例，本申请实施例一方面提供了一种雷达芯片的级联电路，包括：雷达主芯片，以及至少一个雷达从芯片；所述雷达主芯片的RSTN输入引脚与每个所述雷达从芯片的RSTN输入引脚均通过同步路径连接；其中，所述同步路径连接所述雷达主芯片的RSTN输出引脚，以将所述雷达主芯片的RSTN输出引脚输出的RSTN信号同步传递至所述雷达主芯片和每个所述雷达从芯片的RSTN输入引脚；所述雷达主芯片与每个所述雷达从芯片均包括：抽取滤波器和驱动电路；其中，每一所述驱动电路将来自RSTN输入引脚的所述RSTN信号传输给所述抽取滤波器。

在一些实施例中，在所述RSTN信号有效时，每一所述抽取滤波器在同一时钟信号的控制下进行降频采样；其中，所述时钟信号在所述雷达主芯片与每个所述雷达从芯片中保持同步。

在一些实施例中，所述雷达主芯片的时钟电路与每个所述雷达从芯片的时钟电路均连接至同一时钟源；所述雷达主芯片的时钟电路与每个所述雷达从芯片的时钟电路用于基于所述时钟源生成所述抽取滤波器的时钟信号。

在一些实施例中，所述驱动电路包括选择电路，所述选择电路选择性地连接RSTN输入引脚或芯片内的控制器，以便在单芯片工作模式或多芯片级联模式下，将来自同一控制器或不同控制器的所述RSTN信号传输至同一所述抽取滤波器。

在一些实施例中，所述驱动电路包括：第一驱动器；所述第一驱动器利用所述RSTN信号触发相应的所述抽取滤波器进行降频采样操作。

在一些实施例中，所述同步路径连接所述雷达主芯片的所述RSTN输入引脚的导线长度，与连接每个所述雷达从芯片的所述RSTN输入引脚的导线长度均相同。

在一些实施例中，所述抽取滤波器包括：CIC滤波器；其中，在所述RSTN信号的控制下，所述抽取滤波器中的多级滤波器在时钟信号的拍频下同步工作。

在一些实施例中，所述抽取滤波器包括：多相CIC滤波器；其中，所述RSTN信号用于控制所述抽取滤波器中的降频时钟电路输出降频时钟信号，以使后级滤波器在所述降频同步时钟信号作用下同步工作。

在一些实施例中，所述雷达主芯片还包括：控制器和RSTN输出引脚；其中，所述控制器将所产生的所述RSTN信号通过RSTN输出引脚传输至所述同步路径。

在一些实施例中，所述驱动电路还包括：第二驱动器，连接RSTN输出引脚，以放大所述RSTN信号，并通过RSTN输出引脚输出至所述同步路径。

在一些实施例中，所述控制器包括：第三驱动器；所述第三驱动器用于放大所述控制器产生的所述RSTN信号并输出。

在一些实施例中，所述级联电路还包括：天线阵列；所述雷达主芯片和所述至少一个雷达从芯片均与所述天线阵列连接；所述天线阵列用于发射啁啾信号和接收啁啾信号的回波信号。

在一些实施例中，所述雷达主芯片和/或雷达从芯片还包括：收发电路、连续时间调制器和数字信号处理器；所述收发电路与所述连续时间调制器连接，所述连续时间调制器与所述抽取滤波器连接，所述抽取滤波器与所述数字信号处理器连接；所述收发电路通过发射天线发射啁啾信号和通过接收天线接收所述啁啾信号的回波信号，并且对所述回波信号与所述啁啾信号进行混频，将混频后的中频信号输出至所述连续时间调制器；所述连续时间调制器将所述中频信号转为数字信号，并输出至所述抽取滤波器；所述抽取滤波器对所述数字信号进行降频采样，并传输至所述数字信号处理器；其中，在多芯片级联模式下，所述抽取滤波器还与RSTN输入引脚连接，以供所述抽取滤波器基于RSTN输入引脚提供的所述RSTN信号触发降频采样操作，其中，所述RSTN信号经同步分配给RSTN输入引脚的。

在一些实施例中，所述雷达从芯片和/或雷达主芯片中的驱动电路还包括选择电路，其连接RSTN输入引脚和抽取滤波器，以供在单芯片工作模式或多芯片级联模式下，选择性地将不同路径所接收的所述RSTN信号传输至所述抽取滤波器。

根据本申请一些实施例，本申请实施例另一方面还提供了一种终端设备，包括：设备本体；以及设置于所述设备本体上的如上任一实施例所述的雷达芯片的级联电路；其中，所述雷达芯片的级联电路用于仅需目标的测量检测，以向所述设备本体的运行提供相应的测量信息。

本申请实施例提供的技术方案，至少具有以下优点：

在级联模式下，同步路径保证了每一雷达芯片的抽取器能够同步接收RSTN信号，且各雷达芯片中的驱动电路将经同步路径衰减的RSTN信号恢复成可使得每一抽取滤波器能够快速响应，以确保各抽取滤波器在同一拍的时钟周期内进行采样，如此实现雷达主芯片和各个雷达从芯片的数据同步，避免了由于数据不同步带来的解角和解速度误差，减少了雷达数据处理的误差，有利于提高雷达数据处理的准确度。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。

图1是本申请提供的现有雷达芯片的接收机结构示意图；

图2是本申请提供的现有雷达芯片中的抽取滤波器的结构示意图；

图3是本申请提供的现有雷达芯片中的抽取滤波器的原理示意图；

图4是本申请一实施例提供的雷达芯片的级联电路的一种结构示意图；

图5是本申请一实施例提供的雷达芯片的级联电路涉及的抽取滤波器的一种结构示意图和对应的时序图；

图6是本申请一实施例提供的雷达芯片的级联电路涉及的抽取滤波器的另一种结构示意图和对应的时序图；

图7是本申请一实施例提供的雷达芯片的级联电路的一种结构示意图；

图8是本申请一实施例提供的雷达芯片的级联电路的一种结构示意图；

图9是本申请一实施例提供的雷达芯片的级联电路涉及的驱动电路的一种结构示意图；

图10是本申请一实施例提供的雷达芯片的级联电路涉及的驱动电路的一种结构示意图；

图11是本申请一实施例提供的雷达芯片的级联电路涉及的驱动电路的一种结构示意图；

图12是本申请一实施例提供的雷达芯片的级联电路涉及的驱动电路中的第三驱动器的一种结构示意图；

图13是本申请一实施例提供的雷达芯片的级联电路涉及的驱动电路中的第二驱动器的一种结构示意图；

图14是本申请一实施例提供的雷达芯片的级联电路涉及的驱动电路中的第一驱动器的一种结构示意图；

图15是本申请一实施例提供的雷达芯片的级联电路涉及的驱动电路中的选择电路的一种结构示意图；

图16是本申请一实施例提供的雷达芯片的级联电路的一种结构示意图；

图17是本申请一实施例提供的雷达芯片的级联电路的一种结构示意图。

具体实施方式

雷达芯片是基于电磁波和速度之间所形成的多普勒效应而构建的电路，以将物理空间中的物理量转为电信号的一种探测装置。如图1所示，其示出了雷达芯片的电路原理结构，雷达芯片包括发射机1、接收机2、模数转换器3(Analog-to-Digital Converter，ADC)和数字信号处理器4。其中，发射机1包括信号发生器101、本振电路102、射频发射电路103、和发射天线104等。接收机2包括：接收天线201、混频器(Mixer)202、等。其中，信号发生器101产生连续频率变化的信号，并输出至本振电路102以形成发射频段的LO信号；射频发射电路103可对LO信号进行驱动放大，甚至相控调整形成啁啾(chirp)信号并通过发射天线104转换成电磁波。该电磁波经物体反射形成回波，接收天线201将接收该回波并转换成回波信号，混频器202利用本地振荡器(Local Oscillator，LO)信号将回波信号下变频成中频信号；模数转换器3将该中频信号转换成数字信号。其中，模数转换器3输出的对应每一chirp的数字信号又称为数字序列。

利用上述收发电路，雷达芯片可集成多个独立的收发通道，以配合天线阵列形成MIMO通道，如此不仅能利用天线阵列进行较大范围的探测，还能提高探测精度。数字信号处理器4对积累的各接收端口的数字序列进行数据处理，以定位目标与雷达芯片的相对位置。其中，数字信号处理器4如数字信号处理器(Digital Signal Processor，DSP)芯片、或专用硬件加速器等。数字信号处理器4执行包括以下至少一种的信号处理：提高信噪比(Signal-to-noise Ratio，SNR)、基于快速傅里叶变换(Fast Fourier Transform，FFT)的信号处理、恒虚警预测(Constant False Alarm Rate，CFAR)、基于MIMO的目标估计等，以得到所述相对位置。

在汽车自动驾驶、道路/机场监控等应用场景，雷达系统需要具备高实时性地探测大范围内目标位置的能力，因此，采用多个雷达芯片级联的电路，不仅能扩大探测范围，且多个雷达芯片中均包含数字信号处理器，可提高级联电路的整体算力。

为了收集大探测范围的测量信息，在多雷达芯片级联的电路中，各雷达芯片的收发电路同时接收对应同一啁啾信号的回波信号，并转换成多路数字序列；各雷达芯片利用所积累的多路数字序列来计算探测范围内的目标位置。为了使得所积累的来自不同雷达芯片的各数字序列之间的频率、相位能准确地反映同一目标的测量信息，同时有效降低噪声/假目标干扰等，各雷达芯片的收发电路和模数转换器是同步运行的。例如，各雷达芯片的收发电路基于同一LO信号对回波信号进行混频，以保证信号相干。又如，各雷达芯片中的模数转换器基于同步的CLK信号进行采样，以保证在数字转换过程中对应同一LO信号的各路中频信号被同步采样(又称sampling synchronization)。

在LO信号和模数转换所需的时钟信号同步的基础上，技术人员发现利用级联的多个雷达所提供的各数字序列在解角速度等测量计算方面仍可能存在不理想的情况，如误差较大，或容易产生假目标等。这可能来自于模数转换过程的某些电路。

例如，模数转换器包含连续时间调制器和抽取滤波器。其中，连续时间调制器基于过采样原理采样所接收的模拟信号；抽取滤波器通过降采样将连续时间调制器所输出的数字信号转为数字序列。

其中，如图2所示，抽取滤波器包括级联积分梳状滤波器(Cascaded IntegratorComb Filter，CIC Filter)5、CIC补偿滤波器(CIC Compensation Filter)6和半带滤波器(Half-Band Filter)7。其中，抽取滤波器接收外部的时钟信号(CLK)8和RSTN信号，以驱动对输入数据(Data In)10的处理，从而向外提供输出信号(Data Out)11。此时，抽取滤波器对输入的数字信号的处理可以等效为图3所示的传输函数示意图。由于抽取滤波器的非线性，使得在不同时钟周期内接收的数字信号会通过不同的传输函数P_k(z)传入到下一级，k∈{0，1，2，……，M-1}。此时，如果不同ADC中的抽取滤波器的降采样操作不同步，各自所输出的数字信号将存在较大的相位差。也就是说，在多颗雷达芯片级联的情况下，不仅多颗芯片的采样时钟需要保持同步，而且降采样的时机也需要保持同步，否则级联的多颗芯片所得到的对应同一chirp信号的数据序列之间会存在相位差，从而对数字基带信号处理解角和解速度会造成误差。

为解决上述问题，本申请实施例提供了一种雷达芯片的级联电路及终端设备，通过雷达主芯片以及至少一个雷达从芯片之间连接的同步路径以及各驱动电路，在抽取滤波器处实现数据同步，从而避免了由于数据不同步带来的解角和解速度误差，减少了雷达数据处理的误差，有利于提高雷达数据处理的准确度。

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合附图对本申请的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本申请各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本申请的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合相互引用。

本申请提供一种雷达芯片的级联电路。级联电路为布置在PCB板上的电路，包括：雷达主芯片，以及至少一个雷达从芯片；雷达主芯片的RSTN输入引脚与每个雷达从芯片的RSTN输入引脚均通过同步路径连接。其中，同步路径连接雷达主芯片的RSTN输出引脚，以将RSTN输出引脚输出的RSTN信号同步传递至雷达主芯片和每个雷达从芯片的RSTN输入引脚。雷达主芯片与每个雷达从芯片均包括：抽取滤波器和驱动电路；其中，每一驱动电路将来自RSTN输入引脚的RSTN信号传输给抽取滤波器。

其中，本申请的雷达主芯片和雷达从芯片可依据用以提供各雷达芯片共用的同步信号的芯片来命名。这些同步信号举例包括：LO信号、CLK信号、或RSTN信号等。由于提供各同步信号的芯片可能是同一芯片或不同芯片，故而，雷达主芯片和雷达从芯片可配置地调整。

本申请所述“引脚”指芯片或非芯片电路的用以固定在印刷电路板(PrintedCircuit Board，PCB)板上，且可能兼用以信号传输的金属结构。例如，RSTN输出引脚可属于构成级联的任一雷达芯片，或者用于控制各雷达芯片的外部控制器。

同步路径是指布置在PCB板上，从雷达主芯片的RSTN输出引脚至雷达主芯片和每个雷达从芯片的RSTN输入引脚之间的导电路径。其中，同步路径连接雷达主芯片的RSTN输入引脚的导线长度，与连接每个雷达从芯片的RSTN输入引脚的导线长度均相同。例如，同步路径为分支连接RSTN输出引脚和各RSTN输入引脚的导线。又如，同步路径包含功分电路以缩短同步路径的整体尺寸。

本申请的一实施例涉及一种雷达芯片的级联电路。在一些实施例中，雷达主芯片还包括：控制器和RSTN输出引脚；其中，控制器将所产生的RSTN信号通过RSTN输出引脚传输至同步路径。

在一些实施例中，如图4所示，雷达芯片的级联电路包括：雷达主芯片100，以及至少一个雷达从芯片200；雷达主芯片100的RSTN输出引脚(RSTNO)与雷达主芯片100的RSTN输入引脚，以及每个雷达从芯片200的RSTN输入引脚(RSTNI)连接，雷达主芯片100的RSTN输出引脚的RSTN信号由雷达主芯片100的控制器(Controller)300控制；雷达主芯片100与每个雷达从芯片200均包括：与芯片内的抽取滤波器连接的驱动电路400；其中，驱动电路400用于将RSTN输入引脚接收到的RSTN信号传输至抽取滤波器500。

这样，在雷达主芯片100的控制器300控制下，雷达主芯片100的RSTN输出引脚输出RSTN信号，然后通过雷达主芯片100的RSTN输出引脚与雷达主芯片100的RSTN输入引脚，以及每个雷达从芯片200的RSTN输入引脚的连接关系，RSTN信号从雷达主芯片100的RSTN输出引脚同时向雷达主芯片100和雷达从芯片200的RSTN输入引脚传输，即同步被送入雷达主芯片100和每个雷达从芯片200，接着雷达主芯片100和每个雷达从芯片200中的驱动电路400发挥作用，将RSTN输入引脚接收到的RSTN信号传输至与驱动电路400连接的抽取滤波器500，同步触发雷达主芯片100和每个雷达从芯片200中的抽取滤波器500对数据信号的接收和处理，实现数据同步，从而避免了由于数据不同步带来的解角和解速度误差，减少了雷达数据处理的误差，有利于提高雷达数据处理的准确度。

为便于本领域技术人员更好地理解上述效果，以下将结合图5和图6对抽取滤波器500在接收到RSTN信号后同步触发对数据信号的接收和处理的过程进行解释说明。

在一些实施例中，抽取滤波器为CIC滤波器501。其中，CIC滤波器501的结构即图5所示的CIC Filter，图5下方还示出了CIC滤波器501对应的时序图。其中，CIC滤波器501接收到驱动电路400传输过来的RSTN信号后，RSTN信号首先进入CIC滤波器501，然后，CIC滤波器501将在RSTN信号12作用下选择是否接收数据信号：若CIC滤波器501在RSTN信号12作用下选择接收数据信号13，则CIC滤波器501会基于时钟信号14进行信号接收和处理，且处理后的信号15将会传输至下一级，即CIC补偿滤波器(CIC Compensation Filter)；若CIC滤波器501在RSTN信号12作用下选择不接收数据信号13，则CIC滤波器501处理后的信号将不会存在传输至下一级的信号，信号清零。即RSTN信号12将用于控制CIC滤波器501是否接收输入的数据信号13。具体地，当每个雷达主芯片100和雷达从芯片200同时接收的RSTN信号处在0(低电平)时，在RSTN信号作用下，各芯片中的CIC滤波器501中当前的数据清零；当同步地接收的RSTN信号处在1(低电平)时，各CIC滤波器501开始接收前级送出的数据信号并一次通过内部的滤波进行处理后，向下一级传输。换言之，各RSTN信号的控制下，抽取滤波器500中的多级滤波器在时钟信号的拍频下同步工作。

在一些实施例中，抽取滤波器为多相CIC滤波器502。其中，多相CIC滤波器502的结构即图6所示的Polyphase CIC Filter，图6下方还示出了多相CIC滤波器502对应的时序图。雷达主芯片100和各雷达从芯片200中的各多相CIC滤波器502接收到驱动电路400传输过来的RSTN信号16后，RSTN信号16首先进入多相CIC滤波器502，然后，RSTN信号16和时钟信号17一起作用于多相CIC滤波器502中的M降频频分器(M Frequency Divider)22，产生相应的频分时钟信号23，各多相CIC滤波器502将在频分时钟信号23作用下选择是否接收数据信号：若各多相CIC滤波器502在频分时钟信号23作用下选择接收数据信号18，则每一多相CIC滤波器502将会接收和处理数据信号18，且处理后的信号19将会传输至下一级，即CIC补偿滤波器(CIC Compensation Filter)，其中，对数据信号18的处理是通过多相CIC滤波器502中的用于实现传递函数z^-1处理的处理模块、D触发器20和数字计算模块(DigitalArithmetic)21实现；若各多相CIC滤波器502在频分时钟信号23作用下选择不接收数据信号18，则各多相CIC滤波器502处理后的信号将不会存在传输至下一级的信号，信号清零。即RSTN信号将用于控制抽取滤波器500是否接收输入的数据信号。具体地，当接收的RSTN信号处在0(低电平)时，当前降频时钟(即图中的M Frequency Divider)保持为0，同时数据清零；当接收的RSTN信号处在1(高电平)时，降频时钟正常工作，同时接收处理前级送出的数据信号。换言之，RSTN信号用于控制各抽取滤波器500中的降频时钟电路输出降频时钟信号，从而达到后级滤波器(如CIC补偿滤波器)在此降频同步时钟信号作用下同步工作。

需要说明的是,雷达主芯片100和雷达从芯片200中的抽取滤波器500的结构为同一结构为一种示例，亦可为不同结构。

在一些实施例中，不同芯片中的各抽取滤波器500在同步的RSTN信号有效时，基于同一时钟信号进行降频采样；同一时钟信号即在雷达主芯片100与每个雷达从芯片200中的抽取滤波器500的时钟信号保持同步。

这样，通过雷达主芯片100与每个雷达从芯片200的时钟信号保持同步，进而有利于避免由于数据不同步带来的解角和解速度误差，减少了雷达数据处理的误差，提高了雷达数据处理的准确度。

可以理解的是，雷达主芯片100和每个雷达从芯片200中的抽取滤波器500在触发对数据信号的接收和处理后，其将会基于同步的时钟信号进行降采样，并基于降采样得到的数据进行数据处理。

在一些示例中，上述实施例通过雷达主芯片100与每个雷达从芯片200的时钟信号保持同步，保证了雷达主芯片100和每个雷达从芯片200中的抽取滤波器500的采样过程是基于同步的时钟信号实现的，这样，雷达主芯片100和每个雷达从芯片200中的抽取滤波器500对数据信号的接收和处理被同步触发后，其将会基于同步的时钟信号对信号同步进行采样，得到同步数据，以进行后续处理。也就是说，上述实施例通过雷达主芯片100与每个雷达从芯片200的时钟信号保持同步，进一步保障了雷达主芯片100与每个雷达从芯片200的数据同步，从而进一步避免了由于数据不同步带来的解角和解速度误差，减少了雷达数据处理的误差，有利于提高雷达数据处理的准确度。

在另一些示例中，如图7所示，雷达主芯片100的时钟电路600与每个雷达从芯片200的时钟电路900均连接至同一时钟源700；雷达主芯片100的时钟电路600与每个雷达从芯片200的时钟电路900用于基于时钟源700生成抽取滤波器500的时钟信号。

也就是说，雷达主芯片100的时钟电路600和每个雷达从芯片200的时钟电路900将会基于同一时钟源700提供的频率为各自的抽取滤波器500生成同步的时钟信号，从而雷达主芯片100和每个雷达从芯片200中的抽取滤波器500将会基于同步的时钟信号进行数据采样。其中，各时钟电路(600/900)可为独立的PLL电路。每个PLL电路根据时钟源700提供的参考时钟信号产生频率更高的时钟信号，以供所连接的抽取滤波器使用。因此，在雷达主芯片100和每个雷达从芯片200中的抽取滤波器500对数据信号的接收和处理被同步触发后，其将会基于同步的时钟信号对信号同步进行采样，得到同步数据，以进行后续处理。也就是说，上述实施例通过雷达主芯片100和每个雷达从芯片200与同一时钟源700的连接关系，使得雷达主芯片100与每个雷达从芯片200的时钟信号保持同步，进一步保障了雷达主芯片100与每个雷达从芯片200的数据同步，从而进一步避免了由于数据不同步带来的解角和解速度误差，减少了雷达数据处理的误差，有利于提高雷达数据处理的准确度。

在一些实施例中，时钟源700可以为外部晶振。

当然，在一些实施例中时钟源700还可以是其它结构，此处就不再一一赘述了。

在一些实施例中，时钟电路600和/或时钟电路900可以包括锁相环(Phase LockedLoop，PLL)电路等，此处就不再一一赘述了。

在一些实施例中，驱动电路400包括选择电路，选择电路选择性地连接RSTN输入引脚或芯片内的控制器300，以便在单芯片工作模式或多芯片级联模式下，将来自同一控制器300或不同控制器300的RSTN信号传输至同一抽取滤波器500。

在一些实施例中，如图8所示，雷达主芯片100和至少一个雷达从芯片200均与对应的控制器300连接。驱动电路400还用于在当前芯片工作在单芯片工作模式下时，将由对应的控制器300控制的RSTN信号传输至抽取滤波器500，在当前芯片工作在多芯片级联模式下时将RSTN输入引脚接收到的RSTN信号传输至抽取滤波器500。

也就是说，上述实施例不仅为雷达主芯片100提供对应的控制器300，还为至少一个雷达从芯片200提供对应的控制器300，从而至少一个雷达从芯片200能够在对应控制器300的控制下，以单芯片工作模式进行工作。在多芯片级联模式的基础上，扩展了雷达从芯片200的工作模式，使得雷达从芯片200的应用场景更广泛，且降低了雷达从芯片200无法工作的概率，即使雷达主芯片100和/或雷达主芯片100的控制器300出现问题，雷达从芯片200也仍然能够正常工作。

上述各抽取滤波器500所接收的RSTN信号，不仅是同源的，而且需要经过片外的同步路径进行传输，因此，该RSTN信号会产生高频衰减，这使得各抽取滤波器500对RSTN信号的响应，可能不同。在一些实施例中，雷达主芯片和雷达从芯片中还包括驱动电路400。以其中一个雷达芯片中的驱动电路为例，在一示例中，其包括：第一驱动器402，其位于抽取滤波器侧，用以利用RSTN信号触发相应抽取滤波器500进行降频采样操作。在另一示例中，根据芯片的电路配置，例如，雷达主芯片中的RTSN信号端与芯片封装的RSTN信号输出引脚之间的距离较远，则如图9所示，驱动电路还包括第二驱动器401，连接RSTN输出引脚，以放大RSTN信号，并通过RSTN输出引脚输出至同步路径。

其中第二驱动器401，如图13所示，包括：第二触发器电路411和第二反相器电路421；第二触发器电路411的输入端用于接收RSTN信号，第二触发器电路的输出端411连接第二反相器电路421的输入端，第二反相器电路421的输出端连接RSTN输出引脚。

上述实施例中，第一反相器电路414在接收到控制器300发送的RSTN信号后，基于内部设置的输出逻辑，将RSTN信号变换为可供下一级电路响应的触发信号，从而在触发信号基于第一反相器电路414和第一触发器电路424的连接关系，被传输至第一触发器电路424，触发第一触发器电路424输出该触发信号。

其中第一驱动器402，如图14所示，包括：放大器412、第三反相器电路422和第三触发器电路432；放大器412的输入端连接RSTN输入引脚，放大器412的输出端连接第三反相器电路422的输入端，第三反相器电路422的输出端连接第三触发器电路432。

上述实施例中，第二触发器电路411在接收到RSTN信号后，并通过触发产生信号的原理向第二反相器电路421输出对应的RSTN信号，使得在第二反相器电路421出，基于第二反相器电路421内部设置的逻辑，将RSTN信号变换为所想要的RSTN信号，以通过RSTN输出引脚对外输出所想要的RSTN信号。

上述实施例中，放大器412通过连接的RSTN输入引脚接收到RSTN信号后，通过对RSTN信号进行放大，以弥补RSTN信号进入当前芯片前的传输过程中的损耗以及后续传输和处理可能带来的损耗，同时还有利于提高RSTN信号的准确性。在多芯片级联模式下工作时，经放大器412处理后的信号经第三反相器电路422和第三触发器电路432传输，最终被输出至抽取滤波器500，触发对应的数据信号接收和处理，实现数据信号的滤波。也就是说，上述实施例提供不同的单元分别实现通过RSTN输出引脚输出和向抽取滤波器500输出两种不同的输出方式，使得通过RSTN输出引脚输出和向抽取滤波器500输出的RSTN信号彼此之间的干扰更小，RSTN信号更锐化，准确性更高，进而抽取滤波器500等基于接收到的RSTN信号触发的对数据的采样会更加准确，进一步保障了数据同步的准确性，从而进一步避免了由于数据不同步带来的解角和解速度误差，减少了雷达数据处理的误差，有利于提高雷达数据处理的准确度。

如上述示例所示，第一驱动器402和第二驱动器401可采用同样的电路结构。在另一些示例中，第一驱动器402和第二驱动器401还可根据电路设计需要而配置不同数量的触发器电路，或根据后续电路的设计而选择性提供反相器电路等。

在一些实施例中，如图10所示，驱动电路400还包括：与第一驱动器402连接的选择电路403；选择电路403用于当工作在单芯片工作模式下时，将与芯片对应的控制器300发送的RSTN信号传输至抽取滤波器500，当工作在多芯片级联模式下时，将第一驱动器402传输的RSTN信号传输至抽取滤波器500。

例如，如图15所示，选择电路403包括：选择器413、第四触发器电路423和第四反相器电路433；选择器413的第一输入端接收与芯片对应的控制器300发送的RSTN信号，选择器413的第二输入端连接第一驱动器402，选择器403的输出端连接第四触发器电路423；第四触发器电路423的输出端连接第四反相器电路433的输入端，第四反相器电路433的输出端连接抽取滤波器500。

上述实施例中，选择器403通过第一输入端和第二输入端实现了对控制器300和第一驱动器402传输的RSTN信号的接收，从而能够通过其选择逻辑选择性地通过控制器300或第一驱动器402传输的RSTN信号，并通过第四触发器电路423和第四反相器电路433将相应的RSTN信号传输至后续对应连接的电路，实现驱动电路400在不同模式下工作的RSTN信号传输。

也就是说，上述实施例通过在驱动电路400中设置选择电路403，使得驱动电路400能够灵活地根据当前工作模式，准确地将当前接收到的RSTN信号传输至抽取滤波器，以进行数据处理。

在一些实施例中，如图11所示，驱动电路400还包括：第三驱动器404；第三驱动器404与选择电路403和第二驱动器401分别连接；第三驱动器404用于将与芯片对应的控制器300发送的RSTN信号经采样后传输至选择电路403和第二驱动器401。

也就是说，上述实施例在驱动电路中设置与选择电路403和第二驱动器401连接的第三驱动器404，使得在接收到的控制器300发送的RSTN信号后，能够首先通过第三驱动器404实现采样，并进一步通过第三驱动器404的连接关系，将RSTN信号通过RSTN输出引脚输出，实现控制器300产生的RSTN信号的对外输出，使得具有驱动电路400的芯片能够在控制器300的控制下对外输出RSTN信号，即发挥充当雷达主芯片100的作用。

在一些实施例中，如图12所示，第三驱动器404包括：第一反相器电路414和第一触发器电路424；第一反相器电路414的输入端用于接收控制器300发送的RSTN信号，第一反相器电路414的输出端与第一触发器电路424连接，将控制器300发送的RSTN信号传输至第一触发器电路424；第一触发器电路424的输出端连接选择电路403和第二驱动器401。

可以理解的是，上述各示例中所提及的反相器电路通常是由多个反相器串联而成的电路，每个反相器的输出都连接到下一个反相器的输入。当输入信号进入第一个反相器时，输出信号会被反相，即与输入信号相反。这个反相的输出信号会成为下一个反相器的输入信号，再次被反相输出。这样一直循环下去，直到最后一个反相器输出最终的反相信号。

反相器电路的工作原理可以用布尔代数的角度来理解，每个反相器可以看成是一个逻辑非门，将输入信号取反输出。因此，当输入信号为1时，第一个反相器输出0，第二个反相器将0取反输出1，依次类推，最后一个反相器将前面所有反相器输出的1取反输出0。反之，当输入信号为0时，最后一个反相器输出1。

还可以理解的是，上述各示例中所提及的触发器电路通常是由两个(或者根据需求设置多个)触发器串联而成的电路。以两个D触发器构成的触发器电路为例，将两个D触发器串联，其中，两者的使能端CP用非门保证互斥，这样，第一个D触发器传输数据的时候，第二个D触发器保持，第二个D触发器传输数据的时候，第一个D触发器保持。使得触发器电路只在边沿触发的那一刻传输数据。也就是说，在某一时刻同步触发所有读写动作，然后其他时候数据一致可靠保存记忆。从而提高了数据的可靠性，进一步提高了雷达数据处理的准确性。

为便于本领域技术人员更好地理解上述实施例中的驱动电路400在不同模式下的工作，以下将结合图16对其进行解释说明。

如图16所示，工作在单芯片工作模式下时，芯片接收到的RSTN信号来自芯片对应的控制器300，此时，控制器300控制的RSTN信号经过第三驱动器404被送入选择电路403，选择电路403基于当前的单芯片工作模式，将RSTN信号传输至抽取滤波器500。

工作在多芯片级联模式下时，对于雷达从芯片200而言，其在芯片接收到的RSTN信号来自雷达主芯片100的情况下，此时，第一驱动器402通过RSTN输入引脚接收到雷达主芯片100经RSTN输出引脚输出的RSTN信号，然后送入选择电路403，选择电路403基于当前的多芯片级联模式，将RSTN信号传输至抽取滤波器500。对于雷达主芯片100而言，其不仅会接收到来自雷达主芯片100的RSTN信号，还会接收到其对应的控制器300控制的RSTN信号，在接收到对应的控制器300控制的RSTN信号时，RSTN信号经过第三驱动器404被送入第二驱动器401，最后经RSTN输出引脚输出向外输出至主雷达芯片100和每个雷达从芯片200。

由此可见，加入的驱动电路400通过简洁的结构，实现了对不同模式下工作时的RSTN信号，消耗少，易于应用。并且在实现数据同步后，可以将驱动电路400关闭，进一步减少芯片的功耗，降低成本。

在一些实施例中，如图4所示，雷达主芯片100的RSTN输出引脚至雷达主芯片200的RSTN输入引脚的导线长度，与雷达主芯片100的RSTN输出引脚至每个雷达从芯片200的RSTN输入引脚的长度均相同，均为波长λ的整数倍。也就是说，上述实施例中雷达主芯片100在控制器300控制下，向雷达主芯片100和每个雷达从芯片200同时输出的RSTN信号的传输距离相同，从而RSTN信号的传输时间也相同，即雷达主芯片100和每个雷达从芯片200将会同步接收到雷达主芯片100发送的RSTN信号，进而抽取滤波器500对数据信号的处理将会被同步触发。有利于进一步保障抽取滤波器500的数据同步，从而进一步避免了由于数据不同步带来的解角和解速度误差，减少了雷达数据处理的误差，有利于提高雷达数据处理的准确度。

在一些实施例中，如图17所示，级联电路还包括：天线阵列800；雷达主芯片100和至少一个雷达从芯片200均与天线阵列800连接；天线阵列800用于发射啁啾信号和接收啁啾信号的回波信号。

这样，天线阵列800发射出去的啁啾信号经目标反射，产生的啁啾信号的回波信号在经过天线阵列800接收后，能够被级联电路处理，从而通过级联电路的数据同步，避免解角和解速度误差，提高雷达数据处理的准确度。

在一些实施例中，雷达主芯片100和/或雷达从芯片200还包括：收发电路、连续时间调制器和数字信号处理器；收发电路与连续时间调制器连接，连续时间调制器与抽取滤波器500连接，抽取滤波器500与数字信号处理器连接；收发电路用于通过发射天线发射啁啾信号和通过接收天线接收啁啾信号的回波信号，并且对回波信号与啁啾信号进行混频，将混频后的中频信号输出至连续时间调制器；连续时间调制器将中频信号转为数字信号，并输出至抽取滤波器500；抽取滤波器500对数字信号进行降频采样，并传输至数字信号处理器；其中，在多芯片级联模式下，抽取滤波器500还与RSTN输入引脚连接，以供抽取滤波器500基于RSTN输入引脚提供的RSTN信号触发降频采样操作，其中，RSTN信号经同步分配给RSTN输入引脚的。

在一些实施例中，雷达从芯片200和/或雷达主芯片100中的驱动电路400还包括选择电路，其连接RSTN输入引脚和抽取滤波器500，以供在单芯片工作模式或多芯片级联模式下，选择性地将不同路径所接收的RSTN信号传输至抽取滤波器500。

值得一提的是，本实施例中所涉及到的各模块电路、单元等可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本申请的创新部分，本实施例中并没有将与解决本申请所提出的技术问题关系不太密切的单元引入，但这并不表明本实施例中不存在其它的单元。

另外，上述实施例中提及的例子可以自由组合，任意一种组合方式都可以理解是一种实施例。在说明书中的各个位置出现的“实施例”或“例子”并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员可以理解的是，本文所描述的实施例可以与其它实施例相结合。

本申请的一实施例涉及一种终端设备。终端设备包括：设备本体；以及设置于设备本体上的如上任一实施例所述的雷达芯片的级联电路；其中，雷达芯片的级联电路用于目标检测，以向设备本体的运行提供参考信息。

在一些实施例中，雷达芯片的级联电路可以设置在设备本体的外部，在本申请的另一个实施例中，雷达芯片的级联电路还可以设置在设备本体的内部，在本申请的其他实施例中，雷达芯片的级联电路还可以一部分设置在设备本体的内部，一部分设置在设备本体的外部。本申请实施例对此不作限定，具体视情况而定。

需要说明的是，雷达芯片的级联电路可通过同步路径保证了每一雷达芯片的数据同步，使得在基于雷达芯片采集到的数据进行测角或测速度时能够更准确。

在一个可选的实施例中，上述设备本体可为应用于诸如交通、消费电子、监控、舱内检测及卫生保健等领域的部件及产品。例如，该设备本体可为智能交通运输设备(如汽车、摩托车、船舶、地铁、火车等)、安防设备(如摄像头)、液位/流速检测设备、智能穿戴设备(如手环、眼镜等)、智能家居设备(如扫地机器人、门锁、电视、空调、智能灯等)、各种通信设备(如手机、平板电脑等)等，以及诸如道闸、智能交通指示灯、智能指示牌、交通摄像头及各种工业化机械臂(或机器人)等，也可为用于检测生命特征参数的各种仪器以及搭载该仪器的各种设备，例如汽车舱内检测、室内人员监控、智能医疗设备、消费电子设备等。

在又一个可选的实施例中，当上述的设备本体应用于先进驾驶辅助系统(Advanced Driving Assistance System，ADAS)时，作为车载传感器的无线电器件则可为ADAS系统提供诸如自动刹车辅助(即AEB)、盲点检测预警(Blind Spot Detection，BSD)、辅助变道预警(即LCA)、倒车辅助预警(即RCTA)等各种功能安全提供保障。

不难发现，本实施例为与电路实施例相对应的设备实施例，本实施例可与电路实施例互相配合实施。电路实施例中提到的相关技术细节在本实施例中依然有效，为了减少重复，这里不再赘述。相应地，本实施例中提到的相关技术细节也可应用在电路实施例中。

本领域的普通技术人员可以理解，上述各实施例是实现本申请的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本申请的精神和范围。

Claims (15)

1.一种雷达芯片的级联电路，其特征在于，包括：雷达主芯片，以及至少一个雷达从芯片；所述雷达主芯片的RSTN输入引脚与每个所述雷达从芯片的RSTN输入引脚均通过同步路径连接；其中，所述同步路径连接所述雷达主芯片的RSTN输出引脚，以将所述雷达主芯片的RSTN输出引脚输出的RSTN信号同步传递至所述雷达主芯片和每个所述雷达从芯片的RSTN输入引脚；

所述雷达主芯片与每个所述雷达从芯片均包括：抽取滤波器和驱动电路；其中，每一所述驱动电路将来自RSTN输入引脚的所述RSTN信号传输给所述抽取滤波器。

2.根据权利要求1所述的雷达芯片的级联电路，其特征在于，在所述RSTN信号有效时，每一所述抽取滤波器在同一时钟信号的控制下进行降频采样；

其中，所述时钟信号在所述雷达主芯片与每个所述雷达从芯片中保持同步。

3.根据权利要求1所述的雷达芯片的级联电路，其特征在于，所述雷达主芯片的时钟电路与每个所述雷达从芯片的时钟电路均连接至同一时钟源；

所述雷达主芯片的时钟电路与每个所述雷达从芯片的时钟电路用于基于所述时钟源生成所述抽取滤波器的时钟信号。

4.根据权利要求1所述的雷达芯片的级联电路，其特征在于，所述驱动电路包括选择电路，所述选择电路选择性地连接RSTN输入引脚或芯片内的控制器，以便在单芯片工作模式或多芯片级联模式下，将来自同一控制器或不同控制器的所述RSTN信号传输至同一所述抽取滤波器。

5.根据权利要求1所述的雷达芯片的级联电路，其特征在于，所述驱动电路包括：第一驱动器；所述第一驱动器利用所述RSTN信号触发相应的所述抽取滤波器进行降频采样操作。

6.根据权利要求1所述的雷达芯片的级联电路，其特征在于，所述同步路径连接所述雷达主芯片的RSTN输入引脚的导线长度，与连接每个所述雷达从芯片的RSTN输入引脚的导线长度均相同。

7.根据权利要求1所述的雷达芯片的级联电路，其特征在于，所述抽取滤波器包括：CIC滤波器；其中，在所述RSTN信号的控制下，所述抽取滤波器中的多级滤波器在时钟信号的拍频下同步工作。

8.根据权利要求1所述的雷达芯片的级联电路，其特征在于，所述抽取滤波器包括：多相CIC滤波器；其中，所述RSTN信号用于控制所述抽取滤波器中的降频时钟电路输出降频同步时钟信号，以使后级滤波器在所述降频同步时钟信号作用下同步工作。

9.根据权利要求1所述的雷达芯片的级联电路，其特征在于，所述雷达主芯片还包括：控制器和RSTN输出引脚；其中，所述控制器将所产生的所述RSTN信号通过RSTN输出引脚传输至所述同步路径。

10.根据权利要求9所述的雷达芯片的级联电路，其特征在于，所述驱动电路还包括：第二驱动器，连接RSTN输出引脚，以放大所述RSTN信号，并通过RSTN输出引脚输出至所述同步路径。

11.根据权利要求9所述的雷达芯片的级联电路，其特征在于，所述控制器包括：第三驱动器；所述第三驱动器用于放大所述控制器产生的所述RSTN信号并输出。

12.根据权利要求1所述的雷达芯片的级联电路，其特征在于，所述级联电路还包括：天线阵列；

所述雷达主芯片和所述至少一个雷达从芯片均与所述天线阵列连接；

所述天线阵列用于发射啁啾信号和接收啁啾信号的回波信号。

13.根据权利要求1所述的雷达芯片的级联电路，其特征在于，所述雷达主芯片和/或雷达从芯片还包括：收发电路、连续时间调制器和数字信号处理器；

所述收发电路与所述连续时间调制器连接，所述连续时间调制器与所述抽取滤波器连接，所述抽取滤波器与所述数字信号处理器连接；

所述收发电路通过发射天线发射啁啾信号和通过接收天线接收所述啁啾信号的回波信号，并且对所述回波信号与所述啁啾信号进行混频，将混频后的中频信号输出至所述连续时间调制器；所述连续时间调制器将所述中频信号转为数字信号，并输出至所述抽取滤波器；所述抽取滤波器对所述数字信号进行降频采样，并传输至所述数字信号处理器；

其中，在多芯片级联模式下，所述抽取滤波器还与RSTN输入引脚连接，以供所述抽取滤波器基于RSTN输入引脚提供的所述RSTN信号触发降频采样操作，其中，所述RSTN信号经同步分配给RSTN输入引脚的。

14.根据权利要求1所述的雷达芯片的级联电路，其特征在于，所述雷达从芯片和/或雷达主芯片中的驱动电路还包括选择电路，所述选择电路连接RSTN输入引脚和抽取滤波器，以供在单芯片工作模式或多芯片级联模式下，选择性地将不同路径所接收的所述RSTN信号传输至所述抽取滤波器。

15.一种终端设备，其特征在于，包括：

设备本体；以及

设置于所述设备本体上的如权利要求1至14中任一项所述的雷达芯片的级联电路；

其中，所述雷达芯片的级联电路用于进行目标的测量检测，以向所述设备本体的运行提供相应的测量信息。