JP2001044773A - 低雑音増幅器 - Google Patents
低雑音増幅器Info
- Publication number
- JP2001044773A JP2001044773A JP11216218A JP21621899A JP2001044773A JP 2001044773 A JP2001044773 A JP 2001044773A JP 11216218 A JP11216218 A JP 11216218A JP 21621899 A JP21621899 A JP 21621899A JP 2001044773 A JP2001044773 A JP 2001044773A
- Authority
- JP
- Japan
- Prior art keywords
- noise amplifier
- matching circuit
- input
- low
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 入力側整合回路の抵抗損を少なくして、雑音
指数を改善することができる平面回路で構成される低雑
音増幅器を提供する。 【解決手段】 他方の面に設けられる接地導体と、一方
の面に設けられる伝送線路とを有する誘電体基板と、前
記誘電体基板の一方の面に搭載される増幅素子と、前記
誘電体基板の一方の面に設けられる伝送線路により構成
され、前記増幅素子の入力段に設けられる入力側整合回
路と、前記誘電体基板の他方の面側に設けられ、前記誘
電体基板を支持する支持体とを備える低雑音増幅器であ
って、前記支持体は、前記入力側整合回路が設けられる
領域に凹部を有し、前記誘電体基板は、他方の面に設け
られる前記凹部内の接地導体が取り除かれている。
指数を改善することができる平面回路で構成される低雑
音増幅器を提供する。 【解決手段】 他方の面に設けられる接地導体と、一方
の面に設けられる伝送線路とを有する誘電体基板と、前
記誘電体基板の一方の面に搭載される増幅素子と、前記
誘電体基板の一方の面に設けられる伝送線路により構成
され、前記増幅素子の入力段に設けられる入力側整合回
路と、前記誘電体基板の他方の面側に設けられ、前記誘
電体基板を支持する支持体とを備える低雑音増幅器であ
って、前記支持体は、前記入力側整合回路が設けられる
領域に凹部を有し、前記誘電体基板は、他方の面に設け
られる前記凹部内の接地導体が取り除かれている。
Description
【０００１】
【発明の属する技術分野】本発明は、低雑音増幅器（Ｌ
ＮＡ）に係わり、特に、無線通信装置（設備）あるいは
無線放送装置（設備）に適用して有効な技術に関する。
ＮＡ）に係わり、特に、無線通信装置（設備）あるいは
無線放送装置（設備）に適用して有効な技術に関する。
【０００２】
【従来の技術】無線通信装置（設備）あるいは無線放送
装置（設備）では、低雑音増幅器（ＬＮＡ）を用いて通
信回線の低雑音化を図る必要がある。従来、低雑音増幅
器（ＬＮＡ）を設計・制作するには、常温型と超低温型
の２通りの方法が知られている。しかし、一般的な無線
通信装置あるいは無線放送装置では、常温型の低雑音増
幅器が使用されている。図１７は、従来の常温型の低雑
音増幅器の概略構成を示す図であり、同図（ａ）は平面
図、同図（ｂ）、（ｃ）はその要部断面構造を示す断面
図である。同図に示すように、従来の低雑音増幅器は、
低誘電率、低誘電体損失のフッ素樹脂系（例えば、テフ
ロン（登録商標）等）の誘電体基板１を使用するマイク
ロ波プリント基板（ストリップライン）１０上に、ＨＥ
ＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ
Ｔｒａｎｓｉｓｔｏｒ；高電子移動度トランジスタ）素
子２０等の電子部品が搭載されて構成される。なお、こ
の図１７において、１１は支持体、１２はゲートバイア
ス供給回路、１３は電源電圧供給回路、３０は入力側整
合回路（Ｚｒ）、４０は出力側整合回路、５０は伝送線
路、ＲＶは可変抵抗素子、Ｃは容量素子、Ｌはインダク
タンス素子である。このように、従来の低雑音増幅器
は、回路構成が全て平面回路で構成されている。
装置（設備）では、低雑音増幅器（ＬＮＡ）を用いて通
信回線の低雑音化を図る必要がある。従来、低雑音増幅
器（ＬＮＡ）を設計・制作するには、常温型と超低温型
の２通りの方法が知られている。しかし、一般的な無線
通信装置あるいは無線放送装置では、常温型の低雑音増
幅器が使用されている。図１７は、従来の常温型の低雑
音増幅器の概略構成を示す図であり、同図（ａ）は平面
図、同図（ｂ）、（ｃ）はその要部断面構造を示す断面
図である。同図に示すように、従来の低雑音増幅器は、
低誘電率、低誘電体損失のフッ素樹脂系（例えば、テフ
ロン（登録商標）等）の誘電体基板１を使用するマイク
ロ波プリント基板（ストリップライン）１０上に、ＨＥ
ＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ
Ｔｒａｎｓｉｓｔｏｒ；高電子移動度トランジスタ）素
子２０等の電子部品が搭載されて構成される。なお、こ
の図１７において、１１は支持体、１２はゲートバイア
ス供給回路、１３は電源電圧供給回路、３０は入力側整
合回路（Ｚｒ）、４０は出力側整合回路、５０は伝送線
路、ＲＶは可変抵抗素子、Ｃは容量素子、Ｌはインダク
タンス素子である。このように、従来の低雑音増幅器
は、回路構成が全て平面回路で構成されている。
【０００３】
【発明が解決しようとする課題】前記したように、従来
の低雑音増幅器は、回路構成が全て平面回路で構成され
ているため、入力側整合回路３０等の無負荷Ｑ（Ｑu）
を大きくすることは困難である。本発明者は、前記従来
の低雑音増幅器について検討した結果、低雑音増幅器の
雑音指数（ＮＦ；Ｎｏｉｓｅ Ｆｉｇｕｒｅ）のうち、
約０．１ｄＢ程度が、この入力側整合回路３０で悪化し
ていることを見いだした。以下に、この従来の入力側整
合回路３０の問題点について説明する。入力側整合回路
３０は、一般にλ／４線路で構成され、また、低雑音増
幅器に使用されるＨＥＭＴ素子２０の入力インピーダン
ス（Ｚin）は約１５０Ωである。したがって、この入力
側整合回路３０の等価負荷Ｑ（ＱL）は、近似的に下記
（１）により求められる。
の低雑音増幅器は、回路構成が全て平面回路で構成され
ているため、入力側整合回路３０等の無負荷Ｑ（Ｑu）
を大きくすることは困難である。本発明者は、前記従来
の低雑音増幅器について検討した結果、低雑音増幅器の
雑音指数（ＮＦ；Ｎｏｉｓｅ Ｆｉｇｕｒｅ）のうち、
約０．１ｄＢ程度が、この入力側整合回路３０で悪化し
ていることを見いだした。以下に、この従来の入力側整
合回路３０の問題点について説明する。入力側整合回路
３０は、一般にλ／４線路で構成され、また、低雑音増
幅器に使用されるＨＥＭＴ素子２０の入力インピーダン
ス（Ｚin）は約１５０Ωである。したがって、この入力
側整合回路３０の等価負荷Ｑ（ＱL）は、近似的に下記
（１）により求められる。
【０００４】
【数１】 ＱL≒Ｚin／Ｚｏ＝１５０／５０＝３ ・・・・・・・・・・・・ （１） ここで、Ｚｏはマイクロストリップラインの特性インピ
ーダンスである。また、入力側整合回路３０の特性イン
ピーダンス（Ｚt）は、下記（２）式で求められ、ま
た、入力側整合回路３０の無負荷Ｑ（ＱLT）は、下記
（３）式で求められる。
ーダンスである。また、入力側整合回路３０の特性イン
ピーダンス（Ｚt）は、下記（２）式で求められ、ま
た、入力側整合回路３０の無負荷Ｑ（ＱLT）は、下記
（３）式で求められる。
【０００５】
【数２】 Ｚt＝（Ｚin・Ｚｏ）1/2＝（Ｚin／Ｚｏ）1/2・Ｚｏ ＝（１５０／５０）1/2・Ｚｏ≒１．７３２Ｚｏ ・・・・・・ （２）
【０００６】
【数３】 ＱLT≒（Ｚt／Ｚｏ）2＝（１．７３２）2＝３ ・・・・・・ （３） また、マイクロストリップラインの無負荷Ｑ（Ｑutg）
は、近似的に下記（４）式で求められる。
は、近似的に下記（４）式で求められる。
【０００７】
【数４】 Ｑutg≒４２・ｈ・（ｆ）1/2 ＝４２×０．０８×（１９３０）1/2≒１４８ ・・・・・・ （４） 但し、ｈはマイクロ波プリント基板１０の誘電体基板１
の厚さ（単位はｃｍ、ここでは、０．０８ｃｍ）、ｆは
低雑音増幅器の設計中心周波数（単位はＭＨｚ、ここで
は、１９８０ＭＨｚ）である。したがって、入力側整合
回路３０の抵抗損（ＬTG）は、下記（５）式で求めるこ
とができる。
の厚さ（単位はｃｍ、ここでは、０．０８ｃｍ）、ｆは
低雑音増幅器の設計中心周波数（単位はＭＨｚ、ここで
は、１９８０ＭＨｚ）である。したがって、入力側整合
回路３０の抵抗損（ＬTG）は、下記（５）式で求めるこ
とができる。
【０００８】
【数５】 ＬTG＝２０Log（１＋ＱLT／Ｑutg） ＝２０Log（１＋３／１４８） ≒０．１８ｄＢ ・・・・・・・・・・・・・・・・・・・・ （５） 低雑音増幅器に使用されるＨＥＭＴ素子２０のＮＦの一
般的な値が０．２７ｄＢ（カタログ値）であることを考
慮すると、０．１８ｄＢという前記入力側整合回路３０
の抵抗損（ＬTG）は無視できない値となっている。本発
明は、前記従来技術の問題点を解決するためになされた
ものであり、本発明の目的は、平面回路で構成される低
雑音増幅器において、入力側整合回路の抵抗損を少なく
して、雑音指数を改善することが可能となる技術を提供
することにある。本発明の前記ならびにその他の目的と
新規な特徴は、本明細書の記述及び添付図面によって明
らかにする。
般的な値が０．２７ｄＢ（カタログ値）であることを考
慮すると、０．１８ｄＢという前記入力側整合回路３０
の抵抗損（ＬTG）は無視できない値となっている。本発
明は、前記従来技術の問題点を解決するためになされた
ものであり、本発明の目的は、平面回路で構成される低
雑音増幅器において、入力側整合回路の抵抗損を少なく
して、雑音指数を改善することが可能となる技術を提供
することにある。本発明の前記ならびにその他の目的と
新規な特徴は、本明細書の記述及び添付図面によって明
らかにする。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。即ち、本発明は、他方の面に設けら
れる接地導体と、一方の面に設けられる伝送線路とを有
する誘電体基板と、前記誘電体基板の一方の面に搭載さ
れる増幅素子と、前記誘電体基板の一方の面に設けられ
る伝送線路により構成され、前記増幅素子の入力段に設
けられる入力側整合回路と、前記誘電体基板の他方の面
側に設けられ、前記誘電体基板を支持する支持体とを備
える低雑音増幅器であって、前記支持体は、前記入力側
整合回路が設けられる領域に凹部を有し、前記誘電体基
板は、他方の面に設けられる前記凹部内の接地導体が取
り除かれていることを特徴とする。また、本発明は、他
方の面に設けられる接地導体と、一方の面に設けられる
伝送線路とを有する誘電体基板と、前記誘電体基板の一
方の面に搭載される増幅素子と、前記誘電体基板の一方
の面に設けられる伝送線路により構成され、前記増幅素
子の入力段に設けられる入力側整合回路とを備える低雑
音増幅器であって、前記誘電体基板の他方の面側に設け
られ、前記入力側整合回路が設けられる領域を覆う第１
のシールドケースを有し、前記誘電体基板は、他方の面
に設けられる前記第１のシールドケース内の接地導体が
取り除かれていることを特徴とする。また、本発明は、
前記入力側整合回路が、ジグザグパターン形状の伝送線
路で構成されることを特徴とする。また、本発明は、前
記誘電体基板の一方の面側に設けられ、前記入力側整合
回路が設けられる領域を覆う第２のシールドケースを、
さらに有することを特徴とする。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。即ち、本発明は、他方の面に設けら
れる接地導体と、一方の面に設けられる伝送線路とを有
する誘電体基板と、前記誘電体基板の一方の面に搭載さ
れる増幅素子と、前記誘電体基板の一方の面に設けられ
る伝送線路により構成され、前記増幅素子の入力段に設
けられる入力側整合回路と、前記誘電体基板の他方の面
側に設けられ、前記誘電体基板を支持する支持体とを備
える低雑音増幅器であって、前記支持体は、前記入力側
整合回路が設けられる領域に凹部を有し、前記誘電体基
板は、他方の面に設けられる前記凹部内の接地導体が取
り除かれていることを特徴とする。また、本発明は、他
方の面に設けられる接地導体と、一方の面に設けられる
伝送線路とを有する誘電体基板と、前記誘電体基板の一
方の面に搭載される増幅素子と、前記誘電体基板の一方
の面に設けられる伝送線路により構成され、前記増幅素
子の入力段に設けられる入力側整合回路とを備える低雑
音増幅器であって、前記誘電体基板の他方の面側に設け
られ、前記入力側整合回路が設けられる領域を覆う第１
のシールドケースを有し、前記誘電体基板は、他方の面
に設けられる前記第１のシールドケース内の接地導体が
取り除かれていることを特徴とする。また、本発明は、
前記入力側整合回路が、ジグザグパターン形状の伝送線
路で構成されることを特徴とする。また、本発明は、前
記誘電体基板の一方の面側に設けられ、前記入力側整合
回路が設けられる領域を覆う第２のシールドケースを、
さらに有することを特徴とする。
【００１０】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、実施の形態を説明す
るための全図において、同一機能を有するものは同一符
号を付け、その繰り返しの説明は省略する。［実施の形
態１］図１は、本発明の実施の形態１の低雑音増幅器の
概略構成を示す図であり、同図（ａ）は平面図、同図
（ｂ）は同図（ａ）に示すＡ−Ａ’線に沿った要部断面
構造を示す断面図、同図（ｃ）は同図（ａ）に示すＢ−
Ｂ’線に沿った要部断面構造を示す断面図である。同図
において、２はマイクロ波プリント基板１の接地導体、
１５は金属板等で構成される筐体、３１は金属板等で構
成される支持体１１に設けられた凹部、３３は第２のシ
ールドケースである。その他の符号は、前記図１７と同
じである。ここで、支持体１１は金属板等で構成され、
ＨＥＭＴ素子２０の冷却用に設けられるもので、この支
持体１１に設けられる凹部３１は、入力側整合回路３０
が設けられる領域に形成される。また、第２のシールド
ケース３３は、マイクロ波プリント基板１０の、支持体
１１に設けられた凹部３１と反対側に設けられる。図２
は、本実施の形態の入力側整合回路３０の部分を拡大し
て示す図である。なお、図２において、同図（ａ）は、
ストリップラインの長手方向に沿った断面構造を示す断
面図、同図（ｂ）は、ストリップラインスの長手方向に
直交する方向に沿った断面構造を示す断面図である。図
２に示すように、第２のシールドケース３３は、例え
ば、第２のシールドケース３３の底部に複数個の突起を
設け、この突起をマイクロ波プリント基板１０に設けた
孔に挿入した後、この突起を裏面の接地導体に半田付け
して固定される。さらに、マイクロ波プリント基板１０
の裏面には接地導体２が形成されるが、本実施の形態で
は、マイクロ波プリント基板１０の裏面の、支持体１１
に設けられた凹部３１の領域内の接地導体２が取り除か
れている。したがって、本実施の形態では、入力側整合
回路３０が、トリプレート形ストリップラインで構成さ
れる。今、凹部３１の底面と第２のシールドケース３３
との間の距離（ｂ；単位はｃｍ）を０．８ｃｍ、低雑音
増幅器の設計中心周波数（ｆ；単位はＭＨｚ）を１９３
０ＭＨｚとすると、本実施の形態の入力側整合回路３０
の無負荷Ｑ（Ｑuts）は、近似的に下記（６）により求
められる。
施の形態を詳細に説明する。なお、実施の形態を説明す
るための全図において、同一機能を有するものは同一符
号を付け、その繰り返しの説明は省略する。［実施の形
態１］図１は、本発明の実施の形態１の低雑音増幅器の
概略構成を示す図であり、同図（ａ）は平面図、同図
（ｂ）は同図（ａ）に示すＡ−Ａ’線に沿った要部断面
構造を示す断面図、同図（ｃ）は同図（ａ）に示すＢ−
Ｂ’線に沿った要部断面構造を示す断面図である。同図
において、２はマイクロ波プリント基板１の接地導体、
１５は金属板等で構成される筐体、３１は金属板等で構
成される支持体１１に設けられた凹部、３３は第２のシ
ールドケースである。その他の符号は、前記図１７と同
じである。ここで、支持体１１は金属板等で構成され、
ＨＥＭＴ素子２０の冷却用に設けられるもので、この支
持体１１に設けられる凹部３１は、入力側整合回路３０
が設けられる領域に形成される。また、第２のシールド
ケース３３は、マイクロ波プリント基板１０の、支持体
１１に設けられた凹部３１と反対側に設けられる。図２
は、本実施の形態の入力側整合回路３０の部分を拡大し
て示す図である。なお、図２において、同図（ａ）は、
ストリップラインの長手方向に沿った断面構造を示す断
面図、同図（ｂ）は、ストリップラインスの長手方向に
直交する方向に沿った断面構造を示す断面図である。図
２に示すように、第２のシールドケース３３は、例え
ば、第２のシールドケース３３の底部に複数個の突起を
設け、この突起をマイクロ波プリント基板１０に設けた
孔に挿入した後、この突起を裏面の接地導体に半田付け
して固定される。さらに、マイクロ波プリント基板１０
の裏面には接地導体２が形成されるが、本実施の形態で
は、マイクロ波プリント基板１０の裏面の、支持体１１
に設けられた凹部３１の領域内の接地導体２が取り除か
れている。したがって、本実施の形態では、入力側整合
回路３０が、トリプレート形ストリップラインで構成さ
れる。今、凹部３１の底面と第２のシールドケース３３
との間の距離（ｂ；単位はｃｍ）を０．８ｃｍ、低雑音
増幅器の設計中心周波数（ｆ；単位はＭＨｚ）を１９３
０ＭＨｚとすると、本実施の形態の入力側整合回路３０
の無負荷Ｑ（Ｑuts）は、近似的に下記（６）により求
められる。
【００１１】
【数６】 Ｑuts≒４０・ｂ・（ｆ）1/2 ＝４０×０．８×（１９３０）1/2≒１４００ ・・・・・ （６） 仮に、入力側整合回路３０の無負荷Ｑ（ＱLT）を３とす
ると、本実施の形態の入力側整合回路３０の抵抗損（Ｌ
TS）は、下記（７）式で求めることができる。
ると、本実施の形態の入力側整合回路３０の抵抗損（Ｌ
TS）は、下記（７）式で求めることができる。
【００１２】
【数７】 ＬTS＝２０Log（１＋ＱLT／Ｑuts） ＝２０Log（１＋３／１４００） ≒０．０２ｄＢ ・・・・・・・・・・・・・・・・・・・・ （７） したがって、従来の入力側整合回路３０の抵抗損と、本
実施の形態の入力側整合回路３０の抵抗損との差（即
ち、入力側整合回路３０の抵抗損の改善量）（ＬTC）
は、下記（８）式のようになる。
実施の形態の入力側整合回路３０の抵抗損との差（即
ち、入力側整合回路３０の抵抗損の改善量）（ＬTC）
は、下記（８）式のようになる。
【００１３】
【数８】 ＬTC＝ＬTG−ＬTS ＝０．１８−０．０２ ＝０．１６ｄＢ ・・・・・・・・・・・・・・・・・・・・ （８） この０．１６ｄＢは、低雑音増幅器に使用されるＨＥＭ
Ｔ素子２０のＮＦの一般的な値（０．２７ｄＢ）に対し
て大きな値である。このように、一般的な制作手法で作
成された図１７に示す低雑音増幅器のＮＦの実測値が
０．５ｄＢであったものが、本実施の形態のように、入
力側整合回路３０を工夫することによって、０．３４
（０．５−０．１６）ｄＢに改善することができた。一
般的な制作手法で作成された図１７に示す低雑音増幅器
の一例のＮＦ特性を図３に、図１７に示す低雑音増幅器
の一例とバンドパスフィルタとを組み合わせた回路構成
のＮＦ特性を図４に示す。また、本実施の形態の低雑音
増幅器の一例のＮＦ特性を図５に、本実施の形態の低雑
音増幅器の一例とバンドパスフィルタとを組み合わせた
回路構成のＮＦ特性を図６に示す。これらのグラフから
分かるように、本実施の形態の低雑音増幅器のＮＦ特
性、および、バンドパスフィルタと低雑音増幅器とを組
み合わせたＮＦ特性は、従来のものと比して大幅に改善
されている。
Ｔ素子２０のＮＦの一般的な値（０．２７ｄＢ）に対し
て大きな値である。このように、一般的な制作手法で作
成された図１７に示す低雑音増幅器のＮＦの実測値が
０．５ｄＢであったものが、本実施の形態のように、入
力側整合回路３０を工夫することによって、０．３４
（０．５−０．１６）ｄＢに改善することができた。一
般的な制作手法で作成された図１７に示す低雑音増幅器
の一例のＮＦ特性を図３に、図１７に示す低雑音増幅器
の一例とバンドパスフィルタとを組み合わせた回路構成
のＮＦ特性を図４に示す。また、本実施の形態の低雑音
増幅器の一例のＮＦ特性を図５に、本実施の形態の低雑
音増幅器の一例とバンドパスフィルタとを組み合わせた
回路構成のＮＦ特性を図６に示す。これらのグラフから
分かるように、本実施の形態の低雑音増幅器のＮＦ特
性、および、バンドパスフィルタと低雑音増幅器とを組
み合わせたＮＦ特性は、従来のものと比して大幅に改善
されている。
【００１４】次に、従来の入力側整合回路３０のストリ
ップラインの幅（ｗ）と、本実施の形態の入力側整合回
路３０のストリップラインの幅（ｗ）について説明す
る。例えば、ＨＥＭＴ素子２０の入力インピーダンス
（Ｚin）を１５０（＝３Ｚｏ）Ωとすれば、従来の入力
側整合回路３０と、本実施の形態の入力側整合回路３０
の特性インピーダンス（ＺT）は、下記（９）式で求め
られる。
ップラインの幅（ｗ）と、本実施の形態の入力側整合回
路３０のストリップラインの幅（ｗ）について説明す
る。例えば、ＨＥＭＴ素子２０の入力インピーダンス
（Ｚin）を１５０（＝３Ｚｏ）Ωとすれば、従来の入力
側整合回路３０と、本実施の形態の入力側整合回路３０
の特性インピーダンス（ＺT）は、下記（９）式で求め
られる。
【００１５】
【数９】 Ｚt≒１．７３２・Ｚｏ ＝１．７３２×５０≒８６．６Ω ・・・・・・・・・・・・ （９） 図７は、一般的なストリップラインの特性インピーダン
ス（Ｚｏ）を示すグラフである。今、フッ素系誘電体基
板１の厚さ（ｈ）を０．８ｍｍ、誘電率（ε）を２．６
とすれば、下記（１０）、（１１）式および図３によ
り、従来の入力側整合回路３０のストリップラインの幅
（ｗ）を求めることができる。
ス（Ｚｏ）を示すグラフである。今、フッ素系誘電体基
板１の厚さ（ｈ）を０．８ｍｍ、誘電率（ε）を２．６
とすれば、下記（１０）、（１１）式および図３によ
り、従来の入力側整合回路３０のストリップラインの幅
（ｗ）を求めることができる。
【００１６】
【数１０】 ＺT’＝Ｚt・（ε）1/2 ≒８６．６×（２．６）1/2≒１４０Ω ・・・・・・・ （１０） 図３より１４０Ωの時のｈ／ｗを求めると０．３７とな
る。よって、ストリップラインの幅（ｗ）は下記（１
１）式により求められる。
る。よって、ストリップラインの幅（ｗ）は下記（１
１）式により求められる。
【００１７】
【数１１】 ｈ／ｗ＝０．３７ ｗ＝ｈ／０．３７＝０．８／０．３７＝２．１６ｍｍ ・・・・ （１１） なお、図７のグラフにおいて、直線（Ａ）は、特性イン
ピーダンス（Ｚｏ）が０〜１８０未満までの場合、直線
（Ｂ）は、特性インピーダンス（Ｚｏ）が１８０以上の
場合を示している。
ピーダンス（Ｚｏ）が０〜１８０未満までの場合、直線
（Ｂ）は、特性インピーダンス（Ｚｏ）が１８０以上の
場合を示している。
【００１８】本実施の形態の入力整合回路３０のストリ
ップラインの幅（ｗ）は、以下の方法により求められ
る。図８は、一般的なトリプート形ストリップラインの
特性インピーダンス（Ｚｏ）を示すグラフである。図８
より、Ｚt≒８６．６Ωの場合、ｗ／ｂは０．６６とな
る。よって、ストリップラインの幅（ｗ）は下記（１
２）式により求められる。
ップラインの幅（ｗ）は、以下の方法により求められ
る。図８は、一般的なトリプート形ストリップラインの
特性インピーダンス（Ｚｏ）を示すグラフである。図８
より、Ｚt≒８６．６Ωの場合、ｗ／ｂは０．６６とな
る。よって、ストリップラインの幅（ｗ）は下記（１
２）式により求められる。
【００１９】
【数１２】 ｗ／ｂ＝０．６６ ｗ＝０．６６×ｂ＝０．６６×８＝５．２８ｍｍ ・・・・・・ （１２） 但し、線路の一部分にプリント基板１０の誘電体基板１
があるため、線路幅（ｗ）、線路長（Ｌ）とも計算値の
０．９倍の値となる。
があるため、線路幅（ｗ）、線路長（Ｌ）とも計算値の
０．９倍の値となる。
【００２０】
【数１３】 ｗ＝０．９×５．２８≒４．８ｍｍ Ｌ＝０．９×λｏ／４≒３５ｍｍ（ｆ＝１．９３ＧＨＺ）・・・ （１３） 以上説明したように、本実施の形態では、前記説明した
手法により、入力整合回路３０を設計することによっ
て、マイクロ波プリント基板１０を使用する平面回路の
性質を失うことなく、入力整合回路３０を大型化して、
入力整合回路３０の無負荷Ｑ（Ｑu）を高めることがで
きる。それにより、入力整合回路３０の損失を少なくす
ることができるので、低雑音増幅器の低雑音化を図るこ
とができる。
手法により、入力整合回路３０を設計することによっ
て、マイクロ波プリント基板１０を使用する平面回路の
性質を失うことなく、入力整合回路３０を大型化して、
入力整合回路３０の無負荷Ｑ（Ｑu）を高めることがで
きる。それにより、入力整合回路３０の損失を少なくす
ることができるので、低雑音増幅器の低雑音化を図るこ
とができる。
【００２１】［実施の形態２］図９は、本発明の実施の
形態２の低雑音増幅器の概略構成を示す図であり、同図
（ａ）は平面図、同図（ｂ）は同図（ａ）に示すＡ−
Ａ’線に沿った要部断面構造を示す断面図、同図（ｃ）
は同図（ａ）に示すＢ−Ｂ’線に沿った要部断面構造を
示す断面図である。本実施の形態の低雑音増幅器は、入
力整合回路３０を、ジグザグパターン形状のストリップ
ラインで構成し、入力整合回路３０の長さを短くするよ
うにした点で、前記実施の形態１の低雑音増幅器と相違
する。本実施の形態の低雑音増幅器においても、マイク
ロ波プリント基板１０を使用する平面回路の性質を失う
ことなく、入力整合回路３０の無負荷Ｑ（Ｑu）を高め
ることができる。それにより、入力整合回路３０の損失
を少なくすることができるので、低雑音増幅器の低雑音
化を図ることができる。さらに、本実施の形態では、入
力整合回路３０の長さを短くできるので、低雑音増幅器
をより小型化することができる。
形態２の低雑音増幅器の概略構成を示す図であり、同図
（ａ）は平面図、同図（ｂ）は同図（ａ）に示すＡ−
Ａ’線に沿った要部断面構造を示す断面図、同図（ｃ）
は同図（ａ）に示すＢ−Ｂ’線に沿った要部断面構造を
示す断面図である。本実施の形態の低雑音増幅器は、入
力整合回路３０を、ジグザグパターン形状のストリップ
ラインで構成し、入力整合回路３０の長さを短くするよ
うにした点で、前記実施の形態１の低雑音増幅器と相違
する。本実施の形態の低雑音増幅器においても、マイク
ロ波プリント基板１０を使用する平面回路の性質を失う
ことなく、入力整合回路３０の無負荷Ｑ（Ｑu）を高め
ることができる。それにより、入力整合回路３０の損失
を少なくすることができるので、低雑音増幅器の低雑音
化を図ることができる。さらに、本実施の形態では、入
力整合回路３０の長さを短くできるので、低雑音増幅器
をより小型化することができる。
【００２２】［実施の形態３］図１０は、本発明の実施
の形態３の低雑音増幅器の概略構成を示す図であり、同
図（ａ）は平面図、同図（ｂ）は同図（ａ）に示すＡ−
Ａ’線に沿った要部断面構造を示す断面図、同図（ｃ）
は同図（ａ）に示すＢ−Ｂ’線に沿った要部断面構造を
示す断面図である。本実施の形態の低雑音増幅器は、支
持体１１を使用しない低雑音増幅器であり、支持体１１
と、支持体１１に設けられた凹部３１の代わりに、第１
のシールドケース３２を使用するようにした点で、前記
実施の形態１の低雑音増幅器と相違する。ここで、この
第１のシールドケース３２は、例えば、金属板等で構成
され、マイクロ波プリント基板１０の裏面の接地導体に
半田付けにより固定される。本実施の形態の低雑音増幅
器においても、マイクロ波プリント基板１０を使用する
平面回路の性質を失うことなく、入力整合回路３０の無
負荷Ｑ（Ｑu）を高めることができる。それにより、入
力整合回路３０の損失を少なくすることができるので、
低雑音増幅器の低雑音化を図ることができる。
の形態３の低雑音増幅器の概略構成を示す図であり、同
図（ａ）は平面図、同図（ｂ）は同図（ａ）に示すＡ−
Ａ’線に沿った要部断面構造を示す断面図、同図（ｃ）
は同図（ａ）に示すＢ−Ｂ’線に沿った要部断面構造を
示す断面図である。本実施の形態の低雑音増幅器は、支
持体１１を使用しない低雑音増幅器であり、支持体１１
と、支持体１１に設けられた凹部３１の代わりに、第１
のシールドケース３２を使用するようにした点で、前記
実施の形態１の低雑音増幅器と相違する。ここで、この
第１のシールドケース３２は、例えば、金属板等で構成
され、マイクロ波プリント基板１０の裏面の接地導体に
半田付けにより固定される。本実施の形態の低雑音増幅
器においても、マイクロ波プリント基板１０を使用する
平面回路の性質を失うことなく、入力整合回路３０の無
負荷Ｑ（Ｑu）を高めることができる。それにより、入
力整合回路３０の損失を少なくすることができるので、
低雑音増幅器の低雑音化を図ることができる。
【００２３】［実施の形態４］図１１は、本発明の実施
の形態４の低雑音増幅器の概略構成を示す図であり、同
図（ａ）は平面図、同図（ｂ）は同図（ａ）に示すＡ−
Ａ’線に沿った要部断面構造を示す断面図、同図（ｃ）
は同図（ａ）に示すＢ−Ｂ’線に沿った要部断面構造を
示す断面図である。本実施の形態の低雑音増幅器は、入
力整合回路３０を、ジグザグパターン形状のストリップ
ラインで構成し、入力整合回路３０の長さを短くするよ
うにした点で、前記実施の形態３の低雑音増幅器と相違
する。本実施の形態の低雑音増幅器においても、マイク
ロ波プリント基板１０を使用する平面回路の性質を失う
ことなく、入力整合回路３０の無負荷Ｑ（Ｑu）を高め
ることができる。それにより、入力整合回路３０の損失
を少なくすることができるので、低雑音増幅器の低雑音
化を図ることができる。さらに、本実施の形態では、入
力整合回路３０の長さを短くできるので、低雑音増幅器
をより小型化することができる。
の形態４の低雑音増幅器の概略構成を示す図であり、同
図（ａ）は平面図、同図（ｂ）は同図（ａ）に示すＡ−
Ａ’線に沿った要部断面構造を示す断面図、同図（ｃ）
は同図（ａ）に示すＢ−Ｂ’線に沿った要部断面構造を
示す断面図である。本実施の形態の低雑音増幅器は、入
力整合回路３０を、ジグザグパターン形状のストリップ
ラインで構成し、入力整合回路３０の長さを短くするよ
うにした点で、前記実施の形態３の低雑音増幅器と相違
する。本実施の形態の低雑音増幅器においても、マイク
ロ波プリント基板１０を使用する平面回路の性質を失う
ことなく、入力整合回路３０の無負荷Ｑ（Ｑu）を高め
ることができる。それにより、入力整合回路３０の損失
を少なくすることができるので、低雑音増幅器の低雑音
化を図ることができる。さらに、本実施の形態では、入
力整合回路３０の長さを短くできるので、低雑音増幅器
をより小型化することができる。
【００２４】［実施の形態５］図１２は、本発明の実施
の形態５の低雑音増幅器の概略構成を示す図であり、同
図（ａ）は平面図、同図（ｂ）は同図（ａ）に示すＡ−
Ａ’線に沿った要部断面構造を示す断面図、同図（ｃ）
は同図（ａ）に示すＢ−Ｂ’線に沿った要部断面構造を
示す断面図である。本実施の形態の低雑音増幅器は、前
記実施の形態１の低雑音増幅器において、第２のシール
ドケース３３を省略した低雑音増幅器である。図１３
は、本実施の形態の入力側整合回路３０の部分を拡大し
て示す図である。なお、図１３において、同図（ａ）
は、ストリップラインの長手方向に沿った断面構造を示
す断面図、同図（ｂ）は、ストリップラインスの長手方
向に直交する方向に沿った断面構造を示す断面図であ
る。図１３に示すように、本実施の形態の入力側整合回
路３０は、一般的なマイクロストリップラインで構成さ
れることになる。即ち、本実施の形態の入力側整合回路
３０は、マイクロ波プリント基板１０の誘電体基板１の
厚さを、図１７に示す従来の低雑音増幅器よりも、実質
的に厚くした場合に相当する。例えば、マイクロ波プリ
ント基板１０の誘電体基板１の厚さ（ｈ）が０．４ｃｍ
とした場合に、図１３に示すマイクロストリップライン
の無負荷Ｑ（Ｑutss）は、前記（４）より下記（１４）
式のように表される。
の形態５の低雑音増幅器の概略構成を示す図であり、同
図（ａ）は平面図、同図（ｂ）は同図（ａ）に示すＡ−
Ａ’線に沿った要部断面構造を示す断面図、同図（ｃ）
は同図（ａ）に示すＢ−Ｂ’線に沿った要部断面構造を
示す断面図である。本実施の形態の低雑音増幅器は、前
記実施の形態１の低雑音増幅器において、第２のシール
ドケース３３を省略した低雑音増幅器である。図１３
は、本実施の形態の入力側整合回路３０の部分を拡大し
て示す図である。なお、図１３において、同図（ａ）
は、ストリップラインの長手方向に沿った断面構造を示
す断面図、同図（ｂ）は、ストリップラインスの長手方
向に直交する方向に沿った断面構造を示す断面図であ
る。図１３に示すように、本実施の形態の入力側整合回
路３０は、一般的なマイクロストリップラインで構成さ
れることになる。即ち、本実施の形態の入力側整合回路
３０は、マイクロ波プリント基板１０の誘電体基板１の
厚さを、図１７に示す従来の低雑音増幅器よりも、実質
的に厚くした場合に相当する。例えば、マイクロ波プリ
ント基板１０の誘電体基板１の厚さ（ｈ）が０．４ｃｍ
とした場合に、図１３に示すマイクロストリップライン
の無負荷Ｑ（Ｑutss）は、前記（４）より下記（１４）
式のように表される。
【００２５】
【数１４】 Ｑutss≒４２・ｈ・（ｆ）1/2 ＝４２×０．４×（１９３０）1/2≒７４０ ・・・・ （１４） この場合の、入力側整合回路３０の抵抗損（ＬTG）は、
前記（５）式で求められ、下記（１５）式のように表さ
れる。
前記（５）式で求められ、下記（１５）式のように表さ
れる。
【００２６】
【数１５】 ＬTG＝２０Log（１＋ＱLT／Ｑutss） ＝２０Log（１＋３／７４０） ≒０．０３５ｄＢ ・・・・・・・・・・・・・・・・・・ （１５） このように、本実施の形態の入力側整合回路３０は、前
記実施の形態１の入力側整合回路３０よりも抵抗損（Ｌ
TG）が増加し、本実施の形態の低雑音増幅器は、前記実
施の形態１の低雑音増幅器よりもＮＦ特性が多少劣化す
る。しかしながら、本実施の形態の低雑音増幅器は、図
１７に示す従来の低雑音増幅器よりもＮＦ値を改善する
ことができる。
記実施の形態１の入力側整合回路３０よりも抵抗損（Ｌ
TG）が増加し、本実施の形態の低雑音増幅器は、前記実
施の形態１の低雑音増幅器よりもＮＦ特性が多少劣化す
る。しかしながら、本実施の形態の低雑音増幅器は、図
１７に示す従来の低雑音増幅器よりもＮＦ値を改善する
ことができる。
【００２７】［実施の形態６］図１４は、本発明の実施
の形態６の低雑音増幅器の概略構成を示す図であり、同
図（ａ）は平面図、同図（ｂ）は同図（ａ）に示すＡ−
Ａ’線に沿った要部断面構造を示す断面図、同図（ｃ）
は同図（ａ）に示すＢ−Ｂ’線に沿った要部断面構造を
示す断面図である。本実施の形態の低雑音増幅器は、入
力整合回路３０を、ジグザグパターン形状のストリップ
ラインで構成し、入力整合回路３０の長さを短くするよ
うにした点で、前記実施の形態５の低雑音増幅器と相違
する。本実施の形態の低雑音増幅器も、入力側整合回路
３０の抵抗損（ＬTG）が増加し、前記実施の形態２の低
雑音増幅器よりもＮＦ特性が多少劣化するが、図１７に
示す従来の低雑音増幅器よりもＮＦ値を改善することが
できる。
の形態６の低雑音増幅器の概略構成を示す図であり、同
図（ａ）は平面図、同図（ｂ）は同図（ａ）に示すＡ−
Ａ’線に沿った要部断面構造を示す断面図、同図（ｃ）
は同図（ａ）に示すＢ−Ｂ’線に沿った要部断面構造を
示す断面図である。本実施の形態の低雑音増幅器は、入
力整合回路３０を、ジグザグパターン形状のストリップ
ラインで構成し、入力整合回路３０の長さを短くするよ
うにした点で、前記実施の形態５の低雑音増幅器と相違
する。本実施の形態の低雑音増幅器も、入力側整合回路
３０の抵抗損（ＬTG）が増加し、前記実施の形態２の低
雑音増幅器よりもＮＦ特性が多少劣化するが、図１７に
示す従来の低雑音増幅器よりもＮＦ値を改善することが
できる。
【００２８】［実施の形態７］図１５は、本発明の実施
の形態７の低雑音増幅器の概略構成を示す図であり、同
図（ａ）は平面図、同図（ｂ）は同図（ａ）に示すＡ−
Ａ’線に沿った要部断面構造を示す断面図、同図（ｃ）
は同図（ａ）に示すＢ−Ｂ’線に沿った要部断面構造を
示す断面図である。本実施の形態の低雑音増幅器は、支
持体１１と、支持体１１に設けられた凹部３１の代わり
に、第１のシールドケース３２を使用するようにした点
で、前記実施の形態５の低雑音増幅器と相違する。本実
施の形態の低雑音増幅器も、入力側整合回路３０の抵抗
損（ＬTG）が増加し、前記実施の形態３の低雑音増幅器
よりもＮＦ特性が多少劣化するが、図１７に示す従来の
低雑音増幅器よりもＮＦ値を改善することができる。
の形態７の低雑音増幅器の概略構成を示す図であり、同
図（ａ）は平面図、同図（ｂ）は同図（ａ）に示すＡ−
Ａ’線に沿った要部断面構造を示す断面図、同図（ｃ）
は同図（ａ）に示すＢ−Ｂ’線に沿った要部断面構造を
示す断面図である。本実施の形態の低雑音増幅器は、支
持体１１と、支持体１１に設けられた凹部３１の代わり
に、第１のシールドケース３２を使用するようにした点
で、前記実施の形態５の低雑音増幅器と相違する。本実
施の形態の低雑音増幅器も、入力側整合回路３０の抵抗
損（ＬTG）が増加し、前記実施の形態３の低雑音増幅器
よりもＮＦ特性が多少劣化するが、図１７に示す従来の
低雑音増幅器よりもＮＦ値を改善することができる。
【００２９】［実施の形態８］図１６は、本発明の実施
の形態８の低雑音増幅器の概略構成を示す図であり、同
図（ａ）は平面図、同図（ｂ）は同図（ａ）に示すＡ−
Ａ’線に沿った要部断面構造を示す断面図、同図（ｃ）
は同図（ａ）に示すＢ−Ｂ’線に沿った要部断面構造を
示す断面図である。本実施の形態の低雑音増幅器は、入
力整合回路３０を、ジグザグパターン形状のストリップ
ラインで構成し、入力整合回路３０の長さを短くするよ
うにした点で、前記実施の形態７の低雑音増幅器と相違
する。本実施の形態の低雑音増幅器も、入力側整合回路
３０の抵抗損（ＬTG）が増加し、前記実施の形態４の低
雑音増幅器よりもＮＦ特性が多少劣化するが、図１７に
示す従来の低雑音増幅器よりもＮＦ値を改善することが
できる。以上、本発明者によってなされた発明を、前記
実施の形態に基づき具体的に説明したが、本発明は、前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
の形態８の低雑音増幅器の概略構成を示す図であり、同
図（ａ）は平面図、同図（ｂ）は同図（ａ）に示すＡ−
Ａ’線に沿った要部断面構造を示す断面図、同図（ｃ）
は同図（ａ）に示すＢ−Ｂ’線に沿った要部断面構造を
示す断面図である。本実施の形態の低雑音増幅器は、入
力整合回路３０を、ジグザグパターン形状のストリップ
ラインで構成し、入力整合回路３０の長さを短くするよ
うにした点で、前記実施の形態７の低雑音増幅器と相違
する。本実施の形態の低雑音増幅器も、入力側整合回路
３０の抵抗損（ＬTG）が増加し、前記実施の形態４の低
雑音増幅器よりもＮＦ特性が多少劣化するが、図１７に
示す従来の低雑音増幅器よりもＮＦ値を改善することが
できる。以上、本発明者によってなされた発明を、前記
実施の形態に基づき具体的に説明したが、本発明は、前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【００３０】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。本発明によれば、平面回路の性質を失
うことなく、入力整合回路の無負荷Ｑ（Ｑu）を高める
ことが可能となるそれにより、入力整合回路の損失を少
なくすることができるので、低雑音増幅器の低雑音化を
図ることが可能となる。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。本発明によれば、平面回路の性質を失
うことなく、入力整合回路の無負荷Ｑ（Ｑu）を高める
ことが可能となるそれにより、入力整合回路の損失を少
なくすることができるので、低雑音増幅器の低雑音化を
図ることが可能となる。
【図１】本発明の実施の形態１の低雑音増幅器の概略構
成を示す図である。
成を示す図である。
【図２】本発明の実施の形態１の入力側整合回路の部分
を拡大して示す図である。
を拡大して示す図である。
【図３】図１７に示す低雑音増幅器の一例のＮＦ特性を
示すグラフである。
示すグラフである。
【図４】図１７に示す低雑音増幅器とバンドパスフィル
タとを組み合わせた回路構成のＮＦ特性を示すグラフで
ある。
タとを組み合わせた回路構成のＮＦ特性を示すグラフで
ある。
【図５】本発明の実施の形態１の低雑音増幅器の一例の
ＮＦ特性を示すグラフである。
ＮＦ特性を示すグラフである。
【図６】本発明の実施の形態１の低雑音増幅器バンドパ
スフィルタとを組み合わせた回路構成のＮＦ特性を示す
グラフである。
スフィルタとを組み合わせた回路構成のＮＦ特性を示す
グラフである。
【図７】一般的なストリップラインの特性インピーダン
ス（Ｚｏ）を示すグラフである。
ス（Ｚｏ）を示すグラフである。
【図８】一般的なトリプート形ストリップラインの特性
インピーダンス（Ｚｏ）を示すグラフである。
インピーダンス（Ｚｏ）を示すグラフである。
【図９】本発明の実施の形態２の低雑音増幅器の概略構
成を示す図である。
成を示す図である。
【図１０】本発明の実施の形態３の低雑音増幅器の概略
構成を示す図である。
構成を示す図である。
【図１１】本発明の実施の形態４の低雑音増幅器の概略
構成を示す図である。
構成を示す図である。
【図１２】本発明の実施の形態５の低雑音増幅器の概略
構成を示す図である。
構成を示す図である。
【図１３】本発明の実施の形態５の入力側整合回路の部
分を拡大して示す図である。
分を拡大して示す図である。
【図１４】本発明の実施の形態６の低雑音増幅器の概略
構成を示す図である。
構成を示す図である。
【図１５】本発明の実施の形態７の低雑音増幅器の概略
構成を示す図である。
構成を示す図である。
【図１６】本発明の実施の形態８の低雑音増幅器の概略
構成を示す図である。
構成を示す図である。
【図１７】従来の常温型の低雑音増幅器の概略構成を示
す図である。
す図である。
１…誘電体基板、２…接地導体、１０…マイクロ波プリ
ント基板、１１…支持体、１２…ゲートバイアス供給回
路、１３…電源電圧供給回路、１５…筐体、２０…ＨＥ
ＭＴ（高電子移動度トランジスタ）素子、３０…入力側
整合回路、３１…凹部、３２，３３…シールドケース、
４０…出力側整合回路、５０…伝送線路、ＲＶ…可変抵
抗素子、Ｃ…容量素子、Ｌ…インダクタンス素子。
ント基板、１１…支持体、１２…ゲートバイアス供給回
路、１３…電源電圧供給回路、１５…筐体、２０…ＨＥ
ＭＴ（高電子移動度トランジスタ）素子、３０…入力側
整合回路、３１…凹部、３２，３３…シールドケース、
４０…出力側整合回路、５０…伝送線路、ＲＶ…可変抵
抗素子、Ｃ…容量素子、Ｌ…インダクタンス素子。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J067 AA01 CA35 CA41 FA16 HA12 HA26 HA29 HA33 KA00 KA29 KA44 KA66 KA68 KS11 LS12 QA04 QS02 SA13 TA02 TA03 5J092 AA01 CA35 CA41 FA16 HA12 HA26 HA29 HA33 KA00 KA29 KA44 KA66 KA68 QA04 SA13 TA02 TA03 UR14
Claims (4)
- 【請求項１】 他方の面に設けられる接地導体と、一方
の面に設けられる伝送線路とを有する誘電体基板と、 前記誘電体基板の一方の面に搭載される増幅素子と、 前記誘電体基板の一方の面に設けられる伝送線路により
構成され、前記増幅素子の入力段に設けられる入力側整
合回路と、 前記誘電体基板の他方の面側に設けられ、前記誘電体基
板を支持する支持体とを備える低雑音増幅器であって、 前記支持体は、前記入力側整合回路が設けられる領域に
凹部を有し、 前記誘電体基板は、他方の面に設けられる前記凹部内の
接地導体が取り除かれていることを特徴とする低雑音増
幅器。 - 【請求項２】 他方の面に設けられる接地導体と、一方
の面に設けられる伝送線路とを有する誘電体基板と、 前記誘電体基板の一方の面に搭載される増幅素子と、 前記誘電体基板の一方の面に設けられる伝送線路により
構成され、前記増幅素子の入力段に設けられる入力側整
合回路とを備える低雑音増幅器であって、 前記誘電体基板の他方の面側に設けられ、前記入力側整
合回路が設けられる領域を覆う第１のシールドケースを
有し、 前記誘電体基板は、他方の面に設けられる前記第１のシ
ールドケース内の接地導体が取り除かれていることを特
徴とする低雑音増幅器。 - 【請求項３】 前記入力側整合回路は、ジグザグパター
ン形状の伝送線路で構成されることを特徴とする請求項
１または請求項２に記載の低雑音増幅器。 - 【請求項４】 前記誘電体基板の一方の面側に設けら
れ、前記入力側整合回路が設けられる領域を覆う第２の
シールドケースを、さらに有することを特徴とする請求
項１ないし請求項３のいずれか１項に記載の低雑音増幅
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11216218A JP2001044773A (ja) | 1999-07-30 | 1999-07-30 | 低雑音増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11216218A JP2001044773A (ja) | 1999-07-30 | 1999-07-30 | 低雑音増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001044773A true JP2001044773A (ja) | 2001-02-16 |
Family
ID=16685138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11216218A Pending JP2001044773A (ja) | 1999-07-30 | 1999-07-30 | 低雑音増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001044773A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180016432A (ko) * | 2015-06-05 | 2018-02-14 | 엠케이에스 인스트루먼츠, 인코포레이티드 | 솔리드 스테이트 마이크로파 생성기 및 전력 증폭기 |
-
1999
- 1999-07-30 JP JP11216218A patent/JP2001044773A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180016432A (ko) * | 2015-06-05 | 2018-02-14 | 엠케이에스 인스트루먼츠, 인코포레이티드 | 솔리드 스테이트 마이크로파 생성기 및 전력 증폭기 |
| JP2018516515A (ja) * | 2015-06-05 | 2018-06-21 | エム ケー エス インストルメンツ インコーポレーテッドＭｋｓ Ｉｎｓｔｒｕｍｅｎｔｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | ソリッドステートマイクロ波発振器およびパワー増幅器 |
| JP2021101544A (ja) * | 2015-06-05 | 2021-07-08 | エム ケー エス インストルメンツ インコーポレーテッドＭｋｓ Ｉｎｓｔｒｕｍｅｎｔｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | ソリッドステートマイクロ波発振器およびパワー増幅器 |
| JP7146983B2 (ja) | 2015-06-05 | 2022-10-04 | エム ケー エス インストルメンツ インコーポレーテッド | ソリッドステートマイクロ波発振器およびパワー増幅器 |
| KR102656964B1 (ko) * | 2015-06-05 | 2024-04-16 | 엠케이에스 인스트루먼츠, 인코포레이티드 | 솔리드 스테이트 마이크로파 생성기 및 전력 증폭기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5805023A (en) | High frequency amplifier, receiver, and transmitter system | |
| EP3771094A2 (en) | Power amplifier with shielded transmission lines | |
| US6828862B2 (en) | RF power amplifier with low intermodulation distortion and reduced memory effect | |
| US8131246B2 (en) | High-frequency circuit having filtering function and reception device | |
| JP2006135995A (ja) | 放送周波数帯域信号受信用アンテナモジュール | |
| US20200358407A1 (en) | Amplifying apparatus | |
| US6366770B1 (en) | High-frequency semiconductor device and radio transmitter/receiver device | |
| JP2001044773A (ja) | 低雑音増幅器 | |
| US6459339B1 (en) | High-frequency circuit | |
| JP3448833B2 (ja) | 伝送線路及び半導体装置 | |
| JP2004072625A (ja) | 高周波電力増幅回路 | |
| JPS5846571Y2 (ja) | 高周波回路装置 | |
| JPH0927594A (ja) | 高周波モノリシック集積回路 | |
| JP2001345606A (ja) | Ｍｍｉｃ増幅器 | |
| JPS6053089A (ja) | 半導体装置 | |
| JPS5811746B2 (ja) | 超高周波トランジスタ増幅器 | |
| JP2868939B2 (ja) | マイクロ波増幅器 | |
| JPH04261206A (ja) | 増幅器 | |
| JPS6086904A (ja) | 超高周波用増幅器 | |
| Wu et al. | A Low Power V-band Low Noise Amplifier Using 0.13-μm CMOS Technology | |
| JPH04322502A (ja) | 分布定数型整合回路 | |
| JPH04352505A (ja) | アンテナ一体化マイクロ波回路 | |
| JP2003224405A (ja) | 誘電体フィルタ | |
| JPS5846570Y2 (ja) | 超高周波トランジスタ増幅器回路 | |
| CN115642882A (zh) | 异相放大器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021022 |