JPS5846570Y2 - 超高周波トランジスタ増幅器回路 - Google Patents

Description

【考案の詳細な説明】 本考案は超高周波トランジスタを用いたマイクロ波およ
び準ミリ波帯における増幅器のインピーダンス整合回路
に関する。

超高周波トランジスタ増幅器、とくに高出力トランジス
タ増幅器においては（１）トランジスタのインピーダン
ス抵抗骨が小さいことに加えてリアクタンス分も小さく
、さらに周波数が高くなるにつれ容量性から誘導性を示
すようになり、（ｉｉ）高出力化するほどトランジスタ
チップの大きさが大きくなるうえ、超高周波帯では整合
回路のストリップ線路波長も短くなり、その結果、前記
トランジスタチップの大きさがストリップ線路波長と同
等になり、高出力トランジスタチップ全体を電磁波的に
同位相で励振することが困難になる等の問題から、高出
力化、高周波化するほど整合回路の実現が難しくなる。

第１図はマイクロ波高出力ＧａＡｓ電界効果トランジス
タ（以下ＦＥＴと称する）の周波数に対する入出力イン
ピータラス軌跡の一例をスミス図表上に示したものであ
る。

このようなインピーダンスを有する高出力ＦＥＴを用い
たＣ帯（４〜８ ＧＨｚ）における増幅器入出力整合回
路の従来例を第２図に示す。

同図において、接地導体１にろう付けされたＦＥＴ ２
の入力端子を構成するゲート端子３はボンディング導体
細線４により、高誘電率基板５上に形成された２個の集
中定数化キャパシタ６に接続され、さらに集中定数化キ
ャパシタ６はポンチ゛イング導体細線７により、アルミ
ナ基板８上に形成された特性インピーダンス５０４７の
マイクロストリップ線路９に接続されている。

一方、高出力ＦＥＴ ２の出力整合回路は該高出力ＦＥ
Ｔ ２の出力端子を構成するドレイン端子１０にボンデ
ィング導体細線１１により接続された、アルミナ基板１
２上に形成された移相のための伝送線路１３および並列
リアクタンス分打消しのための容量性並列スタブを構成
する伝送線路１４とから戒っている。

入力整合回路の設計は、まずボンディング導体細線４に
より誘導性分を追加してＦＥＴのインピーダンスをほぼ
規格化コンダクタンス１に変換し、さらに並列の集中定
数化キャパシタ６により誘導性リアクタンス分を打ち消
すようにしてインピーダンスの整合を図っている。

出力回路の設計も同様に、ボンディング導体細線１１お
よび移相のための伝送線路１３により、ＦＥＴのインピ
ーダンスをほぼ規格化コンダクタンス１に変換し、さら
に容量性並列スタブ１４により誘導性リアクタンス分を
打ち消すように決められる。

なお、本例では人力整合回路として分布定数線路を使わ
ず、２個の集中定数化キャパシタ６を対称性よく配置す
ることで、入力の整合を図るとともに、チップサイズの
大きな高出力ＦＥＴ２全体を電磁波的に同位相で励振す
るように設計されている。

ここで周波数が高くなると、第１図の高出力ＦＥＴの入
力インピーダンスの周波数に対する軌跡かられかるよう
に該ＦＥＴのリアクタンス分は誘導性となり、第１図の
場合では入力インピーダンスは１３ＧＨｚ以上で規格化
コンダクタンスは１より小さくなっている。

従って高周波域で第２図に示した整合回路にて入力の整
合を実現するには、集中定数化キャパシタ６により誘導
性アクタンス分を打消した後（この時のインピーダンス
は抵抗骨だけであるが、その値は１より大きくなってい
る）特性インピーダンス５０Ω伝送線路９の代わりに士
波長のインピーダンス変換回路を用いてインピーダンス
１に変換する必要がある。

この場合、周波数帯域特性が狭くなるという欠点以外に
士波長インピーダンス変換回路の特性インピーダンスが
高くなりすぎてストリップ導体幅が狭くなり電力損失が
大きくなるという欠点が生じてくる。

一方、第２図の分布定数線路を用いた出力側整合回路に
関しては、周波数が高いことから、マイクロス） ＩＪ
ツブ線路波長が短くなり、その結果、整合回路の設計性
をよくするためには、伝送線路の伝播方向の長さのスケ
ールダウンに伴い、前記伝送線路の横路のスケールダウ
ンを図る必要がある。

その結果、伝送線路の特性インピーダンスを一定に保つ
ためには、ＭＩＣ基板（第２図の例ではアルミナ基板）
は薄くしなければならない。

さらに高出力ＦＥＴのような低インピーダンスのトラン
ジスタとの整合を図るには低インピーダンスの伝送線路
が要求されるため、回路を小形に保つためにもＭＩＣ基
板を薄くすることは設計上有利である。

ところが出力側整合回路のＭＩＣ基板と同様、入力端の
ＭＩＣ基板も薄くすると前述したように入力側の士波長
インピーダンス変換回路のストリップ導体幅はますます
細くなるため、電力損失が大きくなるばかりか、製作上
、細いストリップ線路実現のさいのサイドエツチング、
伝送線路特性のばらつきか′大きくなるという欠点が生
ずる。

このようなことは周波数が高い程、深刻な問題となって
くる。

本考案の目的は前記欠点を除去せしめた新規な構造のイ
ンピーダンス整合回路を備えた超高周波トランジスタ増
幅器回路を提供することにある。

本考案によれば、集中定数化されたキャパシタと↓波長
インピーダンス変換回路によって入力整合回路が構成さ
れたＭＩＣ化超高周波トランジスタ増幅器において、前
記士波長インピーダンス変換回路をサスペンデッド線路
で構成したことを特徴とする超高周波トランジスタ増幅
器回路が得られる。

第３図は本考案による超高周波トランジスタ増幅器回路
の一実施例であるところの準ミリ波帯高出力ＧａＡｓ電
界効果トランジスタ増幅器を説明するための一部断面図
つき回路模式図で、図において接地導体１にろう付けさ
れた高出力ＦＥＴ２入力端子を構成するゲート端子３は
ボンディング導体細線４により高誘電率基板５上に形式
された２個の集中定数化キャパシタ６に接続され、さら
に集中定数化キャパシタ６はポンチ゛イング導体細線７
により厚さ０．２６ｍｍのアルミナ基板１５上にサスペ
ンデッド線路１６で形成された士波長インピーダンス変
換回路と接続されている。

一方、高出力ＧａＡｓＦＥＴ ２ （７）出力整合回路
は、該高出力ＦＥＴ ２のドレイン端子１０とボンディ
ング導体細線１１により接続された、厚さＱ、２５ｍｍ
のアルミナ基板１７上に形式された移相のための伝送線
路１３および並列リアクタンス分打潰しのための容量性
並列スタブを構成する伝送線路１４とがらなっている。

本実施例においては、入力整合回路の高インピーダンス
線路による士波長インピーダンス変換回路がアルミナ基
板上にサスペンデッド線路で形成されるため、広いスト
リップ導体幅で高インピーダンス伝送線路が実現でき、
前記高インピーダンス伝送線路による電力損失を小さく
抑えることができる。

なお、本考案の実施例においては高出力ＧａＡｓ電界効
果トランジスタ増幅器につき説明したが、トランジスタ
は電界効果トランジスタに限らずバイポーラ・トランジ
スタでもよく、また電界効果トランジスタとしてもＧａ
Ａｓを用いたものに限らすＩｎＰ、 Ｓｉ等であっても
よい。

また出力整合回路は容量性並列スタブを用いたものに限
るものでなく、出力整合回路の構成形式は特定のものに
限定しない。

またストリップ線路についてもアルミナ基板上に構成さ
れたものに限らず、他の回路基板材料であってもよい。

【図面の簡単な説明】

第１図はマイクロ波高出力ＧａＡｓ電界効果トランジス
タの周波数に対する入出力インピーダンス軌跡の一例、
第２図は従来形式におけるマイクロ波高出力ＧａＡｓ電
界効果トランジスタ増幅器回路の模式図、第３図は本考
案の一実施例であるどころの準ミリ波帯高出力ＧａＡｓ
電界効果トランジスタ増幅器回路の一部断面図つき模式
図である。 図において ７は接地導体、２は高出力ＧａＡｓ電界効
果トランジスタ、３は電界効果トランジスタ２のゲート
端子、４，７．１１はボンディング導体細線、５は高誘
電率基板、６は集中定数化キャパシタ、８，１２はアル
ミナ基板、９は特性インピーダンス５０．Ｑのマイクロ
ストリップ線路、１０は電界効果トランジスタ２のドレ
イン端子、１３は移相用伝送線路、１４は容量性並列ス
タブを構成するための伝送線路、１５．１７は厚さ０．
２６ｍｍのアルミナ基板、１６は士波長インピーダンス
変換回路を構成するためのサスペンデッド線路である。

Claims (1)

【実用新案登録請求の範囲】
1. 集中定数化されたキャパシタと半波長インピーダンス変
   換回路によって人力整合回路が構成されたＭＩＣ化超高
   周波トランジスタ増幅器において、前記半波長インピー
   ダンス変換回路をサスペンデッド線路で構成したことを
   特徴とする超高周波トランジスタ増幅器回路。