CN115642882A - 异相放大器 - Google Patents

异相放大器 Download PDF

Info

Publication number
CN115642882A
CN115642882A CN202210470679.5A CN202210470679A CN115642882A CN 115642882 A CN115642882 A CN 115642882A CN 202210470679 A CN202210470679 A CN 202210470679A CN 115642882 A CN115642882 A CN 115642882A
Authority
CN
China
Prior art keywords
transmission line
signal
line
amplifier
stub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210470679.5A
Other languages
English (en)
Inventor
住吉高志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN115642882A publication Critical patent/CN115642882A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/081—Microstriplines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0294—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using vector summing of two or more constant amplitude phase-modulated signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供能抑制损耗的异相放大器。异相放大器具备：第一放大器(12)，对第一信号(S1)进行放大；第二放大器(14)，对与所述第一信号的相位差发生变化的第二信号进行放大；以及合成器，具备：第一传输线路(21)，供从所述第一放大器输出的第三信号(S3)通过；第二传输线路(23)，供从所述第二放大器输出的第四信号(S4)通过；第一耦合电路(22)，与所述第一传输线路分离地设置并与所述第一传输线路耦合；第二耦合电路(24)，与所述第二传输线路分离地设置并与所述第二传输线路耦合；以及节点(N1)，将通过了所述第一传输线路的所述第三信号与通过了所述第二传输线路的所述第四信号合成。

Description

异相放大器
技术领域
本发明涉及异相放大器。
背景技术
作为对微米波等高频信号进行放大的放大器，已知有异相放大器(out-phasingamplifier)。异相放大器具备：信号处理部，依赖于被输入的输入信号的振幅，使该输入信号成为振幅恒定且相位不同的两个信号，并输出两个信号；两个放大器，将从信号处理部输出的两个信号分别放大；以及合成器，将由两个放大器放大后的两个输出信号合成为一个输出信号。已知在供由放大器放大后的信号传输的传输线路设置短截线等(例如专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2015－12578号公报
在将短截线等耦合电路直接连接于传输线路的情况下，传输线路与耦合电路的耦合变大。由此，传输线路与耦合电路的隔离度下降，传输线路的损耗变大。此外，通过耦合电路附加于传输线路的电抗的微调变得困难。
发明内容
本公开是鉴于上述问题而完成的，其目的在于抑制损耗。
本公开的一个实施方式是异相放大器，具备：第一放大器，对第一信号进行放大；第二放大器，对与所述第一信号的相位差发生变化的第二信号进行放大；以及合成器，具备：第一传输线路，供从所述第一放大器输出的第三信号通过；第二传输线路，供从所述第二放大器输出的第四信号通过；第一耦合电路，与所述第一传输线路分离地设置并与所述第一传输线路耦合；第二耦合电路，与所述第二传输线路分离地设置并与所述第二传输线路耦合；以及节点，将通过了所述第一传输线路的所述第三信号与通过了所述第二传输线路的所述第四信号合成。
发明效果
根据本公开，能抑制损耗。
附图说明
图1是实施例1的放大器的框图。
图2是比较例1的放大器的电路图。
图3A～图3C分别是电路A至C的电路图。
图4是表示传输线路中的相对于频率的插入损耗S21的图。
图5是实施例1的变形例1的放大器的电路图。
图6是实施例1的变形例2的放大器的电路图。
图7是实施例1的变形例3的放大器的电路图。
图8是实施例1的变形例3中的输出电路的俯视图。
图9是实施例1的变形例4的放大器的电路图。
附图标记说明
C1～C5：电容器
L1：电感器
N1～N3：节点
S1～S4：信号(第一信号～第四信号)
Sin：输入信号
Sout：输出信号
Tin：输入端子
Tout：输出端子
10：合成器
12、14：放大器(第一放大器、第二放大器)
16：信号处理部
21、23：传输线路(第一传输线路、第二传输线路)
22、24：耦合电路(第一耦合电路、第二耦合电路)
22a、24a：耦合电路
25：耦合线路
25a、25b：耦合线路(第一耦合线路、第二耦合线路)
26：短截线
26a、26b：短截线(第一短截线、第二短截线)
27a、27b：端部
30～33：匹配电路
40：基板
42、42a～42d：导电体图案
43a～43f：线路图案。
具体实施方式
[本公开的实施方式的说明]
首先，列举出本公开的实施方式的内容进行说明。
(1)本公开的一个实施方式是异相放大器，具备：第一放大器，对第一信号进行放大；第二放大器，对与所述第一信号的相位差发生变化的第二信号进行放大；以及合成器，具备：第一传输线路，供从所述第一放大器输出的第三信号通过；第二传输线路，供从所述第二放大器输出的第四信号通过；第一耦合电路，与所述第一传输线路分离地设置并与所述第一传输线路耦合；第二耦合电路，与所述第二传输线路分离地设置并与所述第二传输线路耦合；以及节点，将通过了所述第一传输线路的所述第三信号与通过了所述第二传输线路的所述第四信号合成。由此，能抑制损耗。
(2)优选的是，所述第一耦合电路将所述异相放大器的频带中的与所述第一传输线路单体的电抗分量相反的电抗分量附加于所述第一传输线路，所述第二耦合电路将所述频带中的与所述第二传输线路单体的电抗分量相反的电抗分量附加于所述第二传输线路。
(3)优选的是，所述第一耦合电路具备：第一耦合线路，与所述第一传输线路耦合；以及第一短截线，连接于所述第一耦合线路，所述第二耦合电路具备：第二耦合线路，与所述第二传输线路耦合；以及第二短截线，连接于所述第二耦合线路。
(4)优选的是，具备电介质基板，该电介质基板具有表面，所述第一传输线路包括设于所述表面的第一线路图案，所述第二传输线路包括设于所述表面的第二线路图案，所述第一耦合线路包括设于所述表面并在所述表面上与所述第一线路图案和所述第二线路图案分离的第三线路图案，所述第二耦合线路包括设于所述表面并在所述表面上与所述第一线路图案和所述第二线路图案分离的第四线路图案，所述第一短截线设于所述表面，在所述表面上连接于所述第三线路图案，所述第二短截线设于所述表面，在所述表面上连接于所述第四线路图案。
(5)优选的是，所述第一短截线包括长度比所述异相放大器的频带的中心频率下的波长的1/4短的短路短截线或长度比所述波长的1/4长且比所述波长的1/2短的开路短截线，所述第二短截线包括长度比所述波长的1/4短的短路短截线或长度比所述波长的1/4长且比所述波长的1/2短的开路短截线。
(6)优选的是，所述第一耦合电路和所述第二耦合电路被设为部分共享。
(7)优选的是，所述第一传输线路的电长度比所述异相放大器的频带的中心频率下的波长的1/8大且比该波长的3/8小，所述第二传输线路的电长度比所述波长的1/8且比所述波长的3/8小。
(8)优选的是，所述合成器具备：电容器，分路连接于所述第一放大器与所述第一传输线路之间的节点；以及电感器，分路连接于所述第二放大器与所述第二传输线路之间的节点。
(9)优选的是，具备：信号处理部，基于输入信号使所述第一信号与所述第二信号的相位差发生变化，将所述第一信号和所述第二信号分别输出至所述第一放大器和所述第二放大器。
[本公开的实施方式的详情]
以下，参照附图对本公开的实施方式的异相放大器的具体例进行说明。需要说明的是，本公开并不限定于这些示例，而是由权利要求书示出，意图在于包括与权利要求书等同的含义和范围内的所有变更。
图1是实施例1的放大器的框图。如图1所示，在异相放大器中，在输入端子Tin与输出端子Tout之间并联连接有放大器12(第一放大器)和放大器14(第二放大器)。高频信号作为输入信号Sin输入至输入端子Tin。信号处理部16对输入信号Sin进行信号处理并输出为信号S1(第一信号)和信号S2(第二信号)这两个信号。
信号S1经由匹配电路32输入至放大器12。匹配电路32使信号处理部16的输出阻抗与放大器12的输入阻抗匹配。放大器12输出将输入的信号S1放大后的信号S3(第三信号)。信号S3经由匹配电路30输出至合成器10。匹配电路30使放大器12的输出阻抗与合成器10的输入阻抗匹配。信号S2经由匹配电路33输入至放大器14。匹配电路33使信号处理部16的输出阻抗与放大器14的输入阻抗匹配。放大器14输出将输入的信号S2放大后的信号S4(第四信号)。信号S4经由匹配电路31输出至合成器10。匹配电路31使放大器14的输出阻抗与合成器10的输入阻抗匹配。合成器10将信号S3与信号S4合成。合成后的信号作为输出信号Sout从输出端子Tout输出。
信号处理部16例如是信号处理器(Singnal Processing Unit)，对输入信号Sin进行数字处理并输出信号S1和S2。信号处理部16依赖于输入信号Sin的振幅来决定信号S1与信号S2的相位差。例如，在输入信号Sin的振幅大时，减小信号S1与信号S2的相位差。在输入信号Sin的振幅小时，增大信号S1与信号S2的相位差。信号S1和S2的振幅与输入信号Sin的振幅无关地大致恒定，例如设为与放大器12和14的饱和功率相当的振幅。
放大器12和14例如是FET(Field Effect Transistor：场效应晶体管)，FET的源极接地，信号S1或S2输入至栅极，信号S3或S4从漏极输出。FET例如是GaNFET或LDMOS(Laterally Diffused Metal Oxide Semiconductor：横向扩散金属氧化物半导体)。也可以在放大器12和14分别设有多级的FET。放大器12和14的FET的大小(例如栅极宽度和栅极长度)彼此大致相同，偏置电压(例如栅极偏置电压和漏极偏置电压)彼此大致相同。匹配电路30～33被设计为例如在饱和功率的信号输入至放大器12和14时效率成为最大。由此，放大器12和14对信号S1和S2进行放大时的效率变高。
合成器10例如是希莱克斯(Chireix)合成器。合成器10具备电容器C1、电感器L1、传输线路21、23以及耦合电路22和24。电容器C1分路连接于信号S3所通过的节点N2。电感器L1分路连接于信号S4所通过的节点N3。在传输线路21和23分别传输信号S3和S4。传输线路21的第一端和第二端分别连接于节点N2和N1。传输线路23的第一端和第二端分别连接于节点N3和N1。电容器C1和电感器L1调整信号S3和S4的电压和电流的相位来抑制无功功率。传输线路21和23的电长度约为λ/4。λ是异相放大器的频带的中心频率下的波长。传输线路21和23是阻抗转换电路，将匹配电路30和31的输出阻抗转换为标准阻抗的2倍(例如100Ω)。由此，从输出端子Tout看向节点N1的阻抗成为标准阻抗(例如50Ω)。耦合电路22和24分别与传输线路21和23耦合，将与传输线路21和23的电抗分量相反的电抗分量附加于传输线路21和23。节点N1将信号S3与信号S4合成。合成后的输出信号Sout的振幅依赖于信号S3与信号S4的相位差(即信号S1与信号S2的相位差)。
在异相放大器中，就信号处理部16而言，在输入信号Sin的振幅大时，信号S1与信号S2的相位差接近0°，在输入信号Sin的振幅小时，信号S1与信号S2的相位差接近180°。信号S1和S2的振幅是放大器12和14的效率提高最大的振幅(例如与饱和功率相当的振幅)。信号S3与信号S4的相位差和信号S1与信号S2的相位差大致相等。由于在输入信号Sin的振幅大时信号S3与信号S4的相位差接近0°，因此输出信号Sout的振幅变大。由于在输入信号Sin的振幅小时信号S3与信号S4的相位差接近180°，因此输出信号Sout的振幅变小。如此，信号S3与信号S4被合成而得到的输出信号Sout的振幅成为与输入信号Sin的振幅对应的振幅。放大器12和14对效率提高最大的振幅的信号S1和S2进行放大。因此，在异相放大器中，能与输入信号Sin的振幅无关地提高效率。
[耦合电路的说明]
使用比较例对耦合电路的功能进行说明。图2是比较例1的放大器的电路图。在图2中，省略匹配电路30～33的图示。如图2所示，在比较例1中，未设有耦合电路22和24。其他构成与实施例1相同。
图3A～图3C分别是电路A至C的电路图。图4是表示传输线路21和23中的相对于频率的插入损耗S21的图。在图4中，虚线52表示传输线路21和23单体的插入损耗S21，虚线54表示由耦合电路22、22a、24以及24a附加于传输线路21和23的插入损耗S21，实线50表示将虚线52与虚线54合成后的插入损耗S21。
如图3A所示，在电路A中，传输线路21和23连接于节点N2和N3与节点N1之间，未设有耦合电路22和24。如图4的虚线52那样，由于传输线路21和23单体中具有电感性分量，因此若频率变高，则插入损耗S21变小。
在图3B的电路B中，在传输线路21和23连接有耦合电路22a和24a。耦合电路22a和24a例如是被分路连接的电感器。耦合电路22a和24a对传输线路21和23附加介电性分量。如图4的虚线54那样，由耦合电路22a和24a附加于传输线路21和23的插入损耗S21在频率变高时变大。若适当地设计耦合电路22a和24a，则附加于虚线54的传输线路21和23的介电性分量会对虚线54的传输线路21和23的电感性分量进行补偿。由此，如实线50那样，电路B的插入损耗S21不依赖于频率而大致恒定。
但是，电路B的耦合电路22a和24a经由连接线27连接于传输线路21和23。因此，传输线路21和23与耦合电路22a和24a的耦合强。由此，信号S3和S4泄漏到耦合电路22a和24a，传输线路21和23的插入损耗变大。此外，在耦合电路22a和24a中调整后的介电性分量被直接附加于传输线路21和23，因此难以进行附加于传输线路21和23的电感性分量的微调。因此，难以如图4的实线50那样将插入损耗S21的频率依赖调整得小。
在图3C的电路C中，耦合电路22和24与传输线路21和23分离。耦合电路22和24具备：耦合线路25，与传输线路21和23耦合；以及短截线26，第一端连接于耦合线路25。耦合线路25与传输线路21和23保持一定的间隔，在传输线路21和23的延伸方向上延伸。传输线路21和23与耦合线路25的间隔D1被设定为使得耦合系数成为所期望的值。短截线26例如是短路短截线，第一端连接于耦合线路25，第二端连接至地。短截线26也可以是开路短截线。在短截线26是短路短截线的情况下，使短截线26的长度D2小于λ/4，由此，短截线26成为电感性，介电性分量被附加于耦合线路25。由此，介电性分量被附加于传输线路21和23。在短截线26是开路短截线的情况下，使短截线26的长度D2大于λ/4且小于λ/2，由此，介电性分量被附加于传输线路21和23。由此，如图4那样，电路C的插入损耗S21不依赖于频率而大致恒定。
而且，由于耦合电路22和24未连接于传输线路21和23，因此耦合电路22和24与传输线路21和23的耦合弱。由此，能抑制信号S3和S4向耦合电路22和24的泄漏，从而能抑制传输线路21和23的损耗。此外，相对于在耦合电路22和24中调整后的介电性分量，附加于传输线路21和23的介电性分量变小。附加于传输线路21和23的电感性分量的微调变得容易，易于如图4的实线50那样将插入损耗S21的频率依赖调整得小。
[实施例1的变形例1]
图5是实施例1的变形例1的放大器的电路图。在图5中，省略了匹配电路30～33的图示。以下的图也同样。如图5所示，在实施例1的变形例1中，耦合电路22具备耦合线路25a和短截线26a，耦合电路24具备耦合线路25b和短截线26b。短截线26a和26b是短路短截线，长度比λ/4短。短截线26a和26b的端部27a是共享的。端部27a的顶端连接至地。其他构成与实施例1相同而省略说明。
在异相放大器中，放大器12和14的输出信号S3和S4原理上在相同的定时被输入至合成器10。就是说，可以认为被输入至传输线路21和23的定时也相同，要求耦合电路22和24具有的特性可以针对在相同的定时被输入的信号S3和S4来进行设计。因此，不用担心共享短截线26a和26b的端部27a会提高耦合电路22和24的设计的难度，就能实现稳定的特性并且也能实现耦合电路的面积节省。
[实施例1的变形例2]
图6是实施例1的变形例2的放大器的电路图。如图6所示，在实施例1的变形例2中，短截线26a和26b是开路短截线，长度比λ/4长且比λ/2短。短截线26a和26b的端部27b是共享的。端部27b的顶端是开放的。其他构成与实施例1的变形例1相同而省略说明。通过短截线26a和26b的端部27b被共享而得到的效果也与实施例1的变形例1相同。
[实施例1的变形例3]
图7是实施例1的变形例3的放大器的电路图。如图7所示，在实施例1的变形例3中，短截线26a和26b包括短路短截线和开路短截线。短路短截线的长度比λ/4短，开路短截线的长度比λ/4长且比λ/2短。短路短截线的端部27a被耦合电路22和24共享，开路短截线的端部27b被耦合电路22和24共享。通过设置短路短截线和开路短截线这双方，从而易于调整耦合电路22和24的频率特性。其他构成与实施例1的变形例1和变形例2相同而省略说明。通过短路短截线的端部27a和开路短截线的端部27b分别被耦合电路22和24共享而得到的效果也与实施例1的变形例1相同。
图8是实施例1的变形例3中的输出电路的俯视图。如图8所示，在基板40上设有导电体图案42。基板40例如是FR-4(Flame Retardant Type 4：阻燃型4)等树脂或陶瓷等电介质基板，在下表面设有被供给接地电位的金属层。导电体图案42例如是铜或金等金属层。导电体图案42包括导电体图案42a～42d和线路图案43a～43f。在基板40上搭载有放大器12、14、电容器C1～C3以及电感器L1。放大器12和14例如是搭载于封装的半导体芯片。电容器C1～C3例如是层叠陶瓷电容器等芯片电容器，电感器L1是层叠芯片电感器等芯片电感器。
匹配电路30具备导电体图案42a和电容器C2，匹配电路31具备导电体图案42b和电容器C3。放大器12和14的输出引线分别电连接于导电体图案42a和42b的端。导电体图案42a和42b是随着朝向电容器C2和C3而宽度变宽的图案。电容器C2连接于导电体图案42a与线路图案43a的端之间，电容器C3连接于导电体图案42b与线路图案43b的端之间。
由线路图案43a和43b与设于基板40的下表面的接地金属层分别形成作为微带线的传输线路21和23。线路图案43a和43b在节点N1处被连接。电容器C1连接于线路图案43a与导电体图案42c之间，电感器L1连接于线路图案43b与导电体图案42d之间。导电体图案42c和42d经由贯通过孔连接至地。由此，电容器C1和电感器L1在节点N2和N3处被分路连接。
由线路图案43c和43d与设于基板40的下表面的接地金属层形成作为微带线的耦合线路25a和25b。线路图案43a和43b与线路图案43c和43d在基板40上分离。传输线路21、23、耦合线路25a和25b的特性阻抗彼此大致相同。即，线路图案43a与线路图案43c的宽度彼此大致相同，线路图案43b与线路图案43d的宽度彼此大致相同。线路图案43e和43f分别形成短截线26a和26b。线路图案43e和43f的宽度与线路图案43a和43b的宽度可以相同，也可以不同。
[实施例1的变形例4]
图9是实施例1的变形例4的放大器的电路图。如图9所示，在实施例1的变形例4中，在传输线路21和23分别分路连接有电容器C4和C5。由此，即使在传输线路21和23的电长度比λ/4短的情况下，也能使节点N2和N3与节点N1的实质上的电长度大致为λ/4。传输线路21和23的电长度例如为λ/8。其他构成与实施例1的变形例3相同而省略说明。
根据实施例1及其变形例，耦合电路22(第一耦合电路)与传输线路21(第一传输线路)分离地设置并与传输线路21耦合，耦合电路24(第二耦合电路)与传输线路23(第二传输线路)分离地设置并与传输线路23耦合。由此，与如图3B的电路B那样耦合电路22a和24a直接连接于传输线路21和23的情况相比，能减小耦合电路22和24与传输线路21和23的耦合系数。由此，能抑制在传输线路21和23中传播的信号S3和S4泄漏到耦合电路22和24，从而能抑制传输线路21和23的损耗。此外，如电路C那样，易于调整附加于传输线路21和23的电抗分量。
耦合电路22和24也可以分别对传输线路21和23附加任意的电抗分量。例如，可以将专利文献1中的输出匹配电路内的高次谐波处理电路和基波匹配电路设为耦合电路22和24。
如图4那样，耦合电路22将异相放大器的频带中的与传输线路21单体的电抗分量相反的电抗分量附加于传输线路21。耦合电路24将频带中的与传输线路23单体的电抗分量相反的电抗分量附加于传输线路23。由此，能如实线50那样减小附加了耦合电路22和24的传输线路21和23的插入损耗S21的频率依赖性。如虚线52那样，传输线路21和23的电抗分量大多具有电感性分量。在这样的情况下，优选的是，如虚线54那样，由耦合电路22和24附加于传输线路21和23的电抗分量被设为介电性分量。
如实施例1的变形例1～4那样，耦合电路22具备耦合线路25a(第一耦合线路)和短截线26a(第一短截线)，耦合电路24具备耦合线路25b(第二耦合线路)和短截线26b(第二短截线)。耦合线路25a和25b分别与传输线路21和23耦合。短截线26a和26b分别连接于耦合线路25a和25b。如此，通过设置耦合线路25a和25b以及短截线26a和26b，能以简单的构成实现耦合电路22和24。
如图8那样，传输线路21和23分别包括形成于电介质基板40的上表面(表面)的线路图案43a(第一线路图案)和43b(第二线路图案)。耦合线路25a和25b分别包括设于基板40的上表面并在基板40的上表面上与线路图案43a和43b分离的线路图案43c(第三线路图案)和43d(第四线路图案)。短截线26a和26b设于基板40的上表面，在基板40的上表面上分别连接于线路图案43c和43d。由此，能在基板40形成耦合电路22和24。
短截线26a和26b包括长度比λ/4短的短路短截线或长度比λ/4长且比λ/2短的开路短截线。由此，耦合电路22和24能对传输线路21和23附加介电性分量，能保证传输线路21和23的电感性分量。短路短截线的长度优选为λ/16以上且3λ/16以下，开路短截线的长度优选为5λ/16以上且7λ/16以下。
如实施例1的变形例1～4那样，耦合电路22和24被设为部分共享。由此，能使耦合电路22和24小型化。在耦合电路22和24分别包括短截线26a和26b时，优选共享短截线26a和26b的端部27a和27b。
传输线路21和23的电长度分别大于λ/8且小于3λ/8。由此，能将传输线路21和23用作阻抗转换电路。传输线路21和23的电长度分别更优选为3λ/16以上且5λ/8以下，进一步优选为λ/4。
合成器10具备：电容器C1，分路连接于放大器12与传输线路21之间的节点N2；以及电感器L1，分路连接于放大器14与传输线路23之间的节点N3。由此，能将合成器10作为希莱克斯合成器。
信号处理部16基于输入信号Sin使信号S1(第一信号)与信号S2(第二信号)这两个信号的相位差发生变化，并将信号S1和S2分别输出至放大器12和14。由此，作为异相电路发挥功能。
应该认为本次公开的实施方式在所有方面都是示例而不是限制性的。本公开的范围并不是上述的含义，而是由权利要求书示出，意图在于包括与权利要求书等同的含义和范围内的所有变更。

Claims (9)

1.一种异相放大器，具备：
第一放大器，对第一信号进行放大；
第二放大器，对与所述第一信号的相位差发生变化的第二信号进行放大；以及
合成器，具备：第一传输线路，供从所述第一放大器输出的第三信号通过；第二传输线路，供从所述第二放大器输出的第四信号通过；第一耦合电路，与所述第一传输线路分离地设置并与所述第一传输线路耦合；第二耦合电路，与所述第二传输线路分离地设置并与所述第二传输线路耦合；以及节点，将通过了所述第一传输线路的所述第三信号与通过了所述第二传输线路的所述第四信号合成。
2.根据权利要求1所述的异相放大器，其中，
所述第一耦合电路将所述异相放大器的频带中的与所述第一传输线路单体的电抗分量相反的电抗分量附加于所述第一传输线路，
所述第二耦合电路将所述频带中的与所述第二传输线路单体的电抗分量相反的电抗分量附加于所述第二传输线路。
3.根据权利要求1或2所述的异相放大器，其中，
所述第一耦合电路具备：第一耦合线路，与所述第一传输线路耦合；以及第一短截线，连接于所述第一耦合线路，
所述第二耦合电路具备：第二耦合线路，与所述第二传输线路耦合；以及第二短截线，连接于所述第二耦合线路。
4.根据权利要求3所述的异相放大器，具备：
电介质基板，该电介质基板具有表面，
所述第一传输线路包括设于所述表面的第一线路图案，
所述第二传输线路包括设于所述表面的第二线路图案，
所述第一耦合线路包括设于所述表面并在所述表面上与所述第一线路图案和所述第二线路图案分离的第三线路图案，
所述第二耦合线路包括设于所述表面并在所述表面上与所述第一线路图案和所述第二线路图案分离的第四线路图案，
所述第一短截线设于所述表面，在所述表面上连接于所述第三线路图案，
所述第二短截线设于所述表面，在所述表面上连接于所述第四线路图案。
5.根据权利要求3或4所述的异相放大器，其中，
所述第一短截线包括长度比所述异相放大器的频带的中心频率下的波长的1/4短的短路短截线或长度比所述波长的1/4长且比所述波长的1/2短的开路短截线，
所述第二短截线包括长度比所述波长的1/4短的短路短截线或长度比所述波长的1/4长且比所述波长的1/2短的开路短截线。
6.根据权利要求1至5中任一项所述的异相放大器，其中，
所述第一耦合电路和所述第二耦合电路被设为部分共享。
7.根据权利要求1至6中任一项所述的异相放大器，其中，
所述第一传输线路的电长度比所述异相放大器的频带的中心频率下的波长的1/8大且比该波长的3/8小，
所述第二传输线路的电长度比所述波长的1/8大且比所述波长的3/8小。
8.根据权利要求1至7中任一项所述的异相放大器，其中，
所述合成器具备：电容器，分路连接于所述第一放大器与所述第一传输线路之间的节点；以及电感器，分路连接于所述第二放大器与所述第二传输线路之间的节点。
9.根据权利要求1至8中任一项所述的异相放大器，具备：
信号处理部，基于输入信号使所述第一信号与所述第二信号的相位差发生变化，将所述第一信号和所述第二信号分别输出至所述第一放大器和所述第二放大器。
CN202210470679.5A 2021-07-20 2022-04-28 异相放大器 Pending CN115642882A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021119270A JP2023015477A (ja) 2021-07-20 2021-07-20 アウトフェージング増幅器
JP2021-119270 2021-07-20

Publications (1)

Publication Number Publication Date
CN115642882A true CN115642882A (zh) 2023-01-24

Family

ID=84940433

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210470679.5A Pending CN115642882A (zh) 2021-07-20 2022-04-28 异相放大器

Country Status (3)

Country Link
US (1) US20230025619A1 (zh)
JP (1) JP2023015477A (zh)
CN (1) CN115642882A (zh)

Also Published As

Publication number Publication date
JP2023015477A (ja) 2023-02-01
US20230025619A1 (en) 2023-01-26

Similar Documents

Publication Publication Date Title
US10673387B2 (en) Amplifiers with in-package radial stub harmonic traps
JP4476534B2 (ja) 増幅器回路
US8933765B2 (en) Filter, transmitter-receiver, and amplifying circuit
JP2012029239A (ja) ドハティ増幅器
JPH11251849A (ja) 高周波電力増幅器
JP2012049909A (ja) 広帯域電力増幅器
US6794953B2 (en) Radio frequency amplifying circuit
KR20130123305A (ko) 도허티 증폭기
WO2023083383A1 (en) Power amplifier
CN115642882A (zh) 异相放大器
US20240106396A1 (en) Push-Pull Amplifying Unit and Doherty Amplifier Comprising the Same
JP4754129B2 (ja) 半導体装置
JP5913442B2 (ja) ドハティ増幅器
JPH07283668A (ja) 高周波増幅器
EP1209756B1 (en) A radio frequency amplifying circuit
JP2005101871A (ja) 分布型増幅器
US20230216456A1 (en) Power amplifier circuit
JP3448833B2 (ja) 伝送線路及び半導体装置
US6259335B1 (en) Combining network to implement a power amplifier having monolithically integrated planar interconnect and transistors
US20050104664A1 (en) Intergrated power amplifier arrangement
US20240048102A1 (en) Doherty amplifier
KR102564085B1 (ko) 도허티 증폭기
KR19980026768A (ko) 고주파 전력 증폭기
JP2006020206A (ja) 増幅回路
JP2022174987A (ja) ドハティ増幅器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination