JP2001044384A - トレンチｄｒａｍキャパシタ埋め込みプレートを製作する方法 - Google Patents

トレンチｄｒａｍキャパシタ埋め込みプレートを製作する方法

Info

Publication number
JP2001044384A
JP2001044384A JP2000220682A JP2000220682A JP2001044384A JP 2001044384 A JP2001044384 A JP 2001044384A JP 2000220682 A JP2000220682 A JP 2000220682A JP 2000220682 A JP2000220682 A JP 2000220682A JP 2001044384 A JP2001044384 A JP 2001044384A
Authority
JP
Japan
Prior art keywords
trench
underfill
forming
substrate
lower region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000220682A
Other languages
English (en)
Other versions
JP3738958B2 (ja
Inventor
Ulrike Gruening
ウルリケ・グリューニング
Carl J Radens
カール・ジェイ・レイデンス
Dirk Tobben
ダーク・トベン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Infineon Technologies North America Corp
Original Assignee
International Business Machines Corp
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp, Infineon Technologies North America Corp filed Critical International Business Machines Corp
Publication of JP2001044384A publication Critical patent/JP2001044384A/ja
Application granted granted Critical
Publication of JP3738958B2 publication Critical patent/JP3738958B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 トレンチ内に深いトレンチ・キャパシタを製
作する方法を提供する。 【解決手段】 このキャパシタは、トレンチの上部領域
にカラーを、トレンチの下部領域に埋め込みプレートを
備えている。改良点は、トレンチの上部領域にカラーを
形成する前に、前記トレンチの下部領域をスピン・オン
・ガラスなどの非感光性アンダーフィル材料で充填する
ことである。この方法は、（ａ）基板中に深いトレンチ
を形成するステップと、（ｂ）トレンチの下部領域をア
ンダーフィル材料で充填するステップと、（ｃ）トレン
チの上部領域にカラーを形成するステップと、（ｄ）ア
ンダーフィルを除去するステップと、（ｅ）トレンチの
下部領域に埋め込みプレートを形成するステップとを含
むことができる。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は、一般に半導体回路
に関し、詳細には、ダイナミック・ランダム・アクセス
・メモリ（ＤＲＡＭ）の深いトレンチ記憶キャパシタお
よびこのようなキャパシタ中の埋め込みプレートの製作
に関する。
【０００２】
【従来の技術】半導体回路内のダイナミック・ランダム
・アクセス・メモリ（ＤＲＡＭ）セルは、通常深いトレ
ンチ記憶キャパシタを組み込んでいる。このように深い
トレンチ記憶キャパシタをパターン化するのに使用され
るリソグラフィ・グラウンド・ルールが、ＤＲＡＭ技術
の各世代ごとに縮小し続けているので、プロセスの複雑
さを減らし、製作許容差を増大させることが望ましい。
埋め込みプレートの拡散領域が、深いトレンチ記憶キャ
パシタ・アレイのプレート領域を接続するために一般に
使用されている。しかし、このような埋め込みプレート
拡散領域を作成する現在の方法は、コストに敏感なＤＲ
ＡＭ製作プロセスのプロセス・ステップとプロセスの複
雑さを増大させる。
【０００３】例えば、ＤＲＡＭトレンチ・キャパシタ埋
め込みプレートを製作する標準の方法は、（ａ）基板の
表面にトレンチをエッチングするステップと、（ｂ）ト
レンチ側壁にバリア層を形成するステップと、（ｃ）ト
レンチをフォトレジストで充填するステップと、（ｄ）
フォトレジストを所定の深さまでエッチングし、エッチ
ング時間によってこの深さを制御し、この深さによっ
て、充填した下部領域と露出した上部領域が画定される
ステップと、（ｅ）前記上部領域の前記バリア層を除去
して、下にある側壁を露出するステップと、（ｆ）前記
フォトレジストをストリップするステップと、（ｇ）バ
リア層を下部領域のマスクとして使用して、側壁の上部
にカラーを形成するステップと、（ｈ）カラーを上部用
マスクとして使用して、トレンチの下部領域に埋め込み
プレートの拡散領域を形成するステップとを含むことが
できる。
【０００４】フォトレジスト充填ステップおよびエッチ
ング・ステップを使用した前記プロセスを一般に、フォ
トレジスト・リセス技術と呼ぶ。フォトレジストで充填
するステップおよび、エッチング・ステップはプロセス
の複雑さを増大させるので、フォトレジスト充填ステッ
プおよびエッチング・ステップを省略して、深いトレン
チ記憶キャパシタ内に埋め込みプレート拡散領域を形成
する方法を簡単にし短縮することが望ましい。
【０００５】ＤＲＡＭの深いトレンチ記憶キャパシタと
このようなキャパシタ中の埋め込みプレートを製作する
のに使用される従来方法の欠点は、改善された方法がな
お求められていることを示す。従来方法の欠点を克服す
るため、新しい方法が提供される。
【０００６】
【発明が解決しようとする課題】本発明の目的は、深い
トレンチ記憶キャパシタ中に埋め込みプレート拡散領域
を形成する方法を簡単にし短縮することである。関連す
る目的は、従来方法で通常使用されるフォトレジスト充
填ステップおよびエッチング・ステップをなくすことで
ある。
【０００７】
【課題を解決するための手段】上記その他の目的を達成
するため、その目的に鑑みて、本発明は、トレンチ内に
深いトレンチ・キャパシタを製作する方法を提供する。
キャパシタは、前記トレンチの上部領域にカラーを、前
記トレンチの下部領域に埋め込みプレートを備えてい
る。改良点は、トレンチの上部領域にカラーを形成する
前に、トレンチの下部領域に非感光性アンダーフィル材
料で充填することである。この方法は、（ａ）基板中に
側壁、底部、上部領域、および下部領域を有する深いト
レンチを形成するステップと、（ｂ）スピン・オン・ガ
ラスなどの非感光性アンダーフィル材料でトレンチの下
部領域を充填するステップと、（ｃ）トレンチの上部領
域にカラーを形成するステップと、（ｄ）アンダーフィ
ルを除去するステップと、（ｅ）トレンチの下部領域に
埋め込みプレートを形成するステップとを含む。
【０００８】本発明の方法は、第１の順序（ａ）、
（ｂ）、（ｃ）、（ｄ）、（ｅ）または第２の順序
（ａ）、（ｂ）、（ｄ）、（ｃ）、（ｅ）で順次実行す
ることができる。この方法を第１の順序で実行するとき
は、ステップ（ｃ）は、（ｉ）基板（または、基板の上
のパッド・フィルム）、トレンチ側壁およびアンダーフ
ィルの上に化学的気相付着（ＣＶＤ）によって酸化物や
酸窒化物などの誘電材料を共形に付着するステップと、
次いで（ｉｉ）パッド・フィルムおよびアンダーフィル
の上の誘電体をエッチングして、トレンチ側壁上に誘電
カラーを残すステップを含むこともできる。
【０００９】この方法を前述の第２の順序で実行すると
きは、この方法は、ステップ（ａ）と（ｂ）の間に基板
（または、基板の上のパッド・フィルム）、トレンチ側
壁、およびトレンチ底部の上にバリア・フィルムを形成
するステップをさらに含むことができる。このような方
法は、次にステップ（ｂ）と（ｄ）の間に、上部領域の
トレンチ側壁からバリア・フィルムを除去するステップ
をさらに含むことができる。次に、ステップ（ｃ）は、
熱酸化によりカラーを成長させるステップを含むことが
できる。
【００１０】したがって、本発明は、（ａ）基板の上に
パッド・フィルム層を形成するステップと、（ｂ）パッ
ド・フィルム層を通して、基板中に深いトレンチを形成
するステップと、（ｃ）トレンチの下部領域をスピン・
オン・ガラス・アンダーフィルで充填するステップと、
（ｄ）パッド・フィルム、トレンチ側壁、およびスピン
・オン・ガラス・アンダーフィルの上に材料を共形に付
着するステップと、（ｅ）パッド・フィルムおよびスピ
ン・オン・ガラス・アンダーフィルの上の誘電材料をエ
ッチングして、トレンチ上部領域のトレンチ側壁に誘電
材料のカラーを残すステップと、（ｆ）スピン・オン・
ガラス・アンダーフィルを除去するステップと、（ｇ）
下部領域に埋め込みプレートを形成するステップとを順
次実行する方法を含むことができる。
【００１１】本発明はまた、（ａ）基板の上にパッド・
フィルム層を形成するステップと、（ｂ）パッド・フィ
ルム層を通して、基板中に深いトレンチを形成するステ
ップと、（ｃ）基板、トレンチ側壁、およびトレンチ底
部の上にバリア・フィルムを形成するステップと、
（ｄ）トレンチの下部領域をスピン・オン・ガラス・ア
ンダーフィルで充填するステップと、（ｅ）上部領域の
トレンチ側壁からバリア・フィルムをエッチングするス
テップと、（ｆ）スピン・オン・ガラス・アンダーフィ
ルを除去するステップと、（ｇ）上部領域のトレンチ側
壁を熱酸化して、カラーを成長させるステップと、
（ｈ）下部領域に埋め込みプレートを形成するステップ
とを順次実行する方法も含むことができる。
【００１２】
【発明の実施の形態】ここで図面を参照すると、同じ参
照符号は全体を通して同じ要素を指すが、図１ないし図
５は、本発明の例示的実施形態による製作プロセスにお
ける深いトレンチを示す。まず、図１に示すように、当
分野の技術者に周知の通常の技術、例えばフォトリソグ
ラフィと、反応性イオン・エッチング（ＲＩＥ）などの
ドライ・エッチングを使用して、基板１２中に深いトレ
ンチ１０を形成する。基板１２には、通常基板１２の上
に、厚さ約１０ｎｍ〜約５００ｎｍの窒化シリコン（Ｓ
ｉＮ）フィルムなどのパッド層１４が配設されている。
パッド層１４が存在する場合、トレンチ１０は、図１に
示すように、パッド層１４と基板１２の両方を貫通して
おり、トレンチ１０は、基板１２中で約３μｍ〜約１０
μｍの深さを有する。
【００１３】トレンチ・エッチング・ステップの後、ア
ンダーフィル１６を形成する非感光性材料を、図２に示
すように付着する。アンダーフィルは、例えば、スピン
・オン・ガラス（ＳОＧ）フィルムでよい。このステッ
プは、通常１つまたは複数のコーティング・ステーショ
ン、すなわち当技術で周知の一連のベーキング・プレー
トおよびヒーティング・プレートならびにハンドラ・ロ
ボットを組み合せるクリーン・トラック（図示せず）上
で実行される。
【００１４】ＳОＧ付着プロセスは、通常コーティング
・ステーション（図示せず）のチャック（図示せず）上
にウェハ（図示せず）を付着し、ノズル（図示せず）を
通して一定量のＳОＧの液状前駆体（図示せず）を塗布
し、あるスピン・コーティング速度で前記ウェハを円形
運動に加速することを含んでいる。均一性を高めるた
め、ＳОＧ液状前駆体を塗布する前に、中程度の動的供
給（dispense）速度でスピニングを開始するのが有利で
ある。最終的なＳОＧ前駆体フィルムの厚さは、付着さ
れた前駆体の量ではなく、円形加速度、および典型的に
は約１０００〜５０００ｒｐｍ程度である最終スピン速
度で決定される。米国ミシガン州 Ｍｉｄｌａｎｄのダ
ウ・コーニング（Ｄｏｗ Ｃｏｒｎｉｎｇ）社製のＦｌ
ｏｗａｂｌｅ Оｘｉｄｅ ＦОｘ(R)材料など通常の
市販ＳОＧ材料は、このような処理で平坦な基板上に通
常は０．５％σの均一度で約２５０オングストローム〜
約１００００オングストロームの厚さを有するフィルム
が得られる。使用する材料および付着ターゲットによっ
ては、複数のコーティングを付着する必要のあることも
ある。
【００１５】スピン・コータを離れた後、ウェハを一連
のホットプレート（図示せず）上などでベークする。ホ
ットプレートは、通常約７０℃〜約３５０℃の温度で動
作する。ホットプレートの中には、約４５０℃の温度に
達するものもある。ベーキング・ステップは、制御され
た雰囲気中で実行して、ＳОＧ前駆体内の溶媒を追い出
し、最適の均一性およびギャップ・フィルが得られるよ
うにＳОＧフィルムをリフローし、非晶質ＳОＧメッシ
ュへの前駆体の架橋を開始させる。使用される材料およ
び付着ターゲットによっては、複数のコーティングおよ
びベーキング・シークエンスを適用する必要のあること
もある。
【００１６】このようにして、付着した酸化物フィルム
は、圧力強化化学的気相付着（ＰＥＣＶＤ）酸化物より
も密度が低く、したがって、ウエット・エッチング速度
がより高い。追加の熱処理でＳОＧ酸化物の密度を高め
ることもできるが、ＳОＧは通常、本発明で存在するト
レンチなどの限定された形状で増大したウエット・エッ
チング速度を、依然として維持する。
【００１７】液状ＳОＧ前駆体の使用に固有の平面化お
よびギャップ充填能力は、望ましい高さまでトレンチを
充填するのに有利である。ＦОｘ(R)材料は特に自己平
面化性であり、高くなった構造が約２０μｍという材料
固有の「フロー長さ」よりも横方向に小さくない限り、
高くなった構造の間を充填するように流れる傾向があ
る。したがって、この適用例では、ＳОＧフィルムは、
ウェハの未パターン化領域でも平坦なウェハ上で同じ高
さまで蓄積するが、パターン化領域ではトレンチの間ま
たは上方に材料が蓄積する前にまずトレンチを充填す
る。したがって、前記トレンチにおける充填レベルは、
所与の面積のトレンチの体積を決定し、そのトレンチの
体積を同じ面積を有する平坦な基板に付着されるフィル
ムの体積と比較して想定することができる。全てのアク
ティブ・トレンチにおける充填の良好な均一性を確保す
るため、トレンチ・パターン化領域の縁部に通常はダミ
ー構造を形成する。
【００１８】したがって、ＳОＧプロセスを使用する
と、充填高さは、フォトレジスト・リセス・ステップに
おけるようにエッチング・プロセスではなく、付着パラ
メータにより、またトレンチおよび前記トレンチ・パタ
ーン化領域の幾何形状によって決まる。接着効果によ
り、ＳОＧ材料の小さいフィルムをトレンチの側壁に貼
り付けることができる。このフィルムは、非常に薄いフ
ッ化水素酸（ＨＦ）に短時間浸漬するなど、例えば、４
０：１〜５００：１（脱イオン水：フッ化水素）溶液に
３０秒〜３分浸漬するなどの等方性エッチング・プロセ
スによって簡単に除去できる。
【００１９】図３に示すように、本発明の好ましい実施
形態においては、カラー１８の側壁スペーサはトレンチ
１０の前記上部領域２２（トレンチ１０のアンダーフィ
ル１６で充填されていない部分）の側壁２０に形成され
る。カラー１８は、基板１２の上（または、基板１２の
パッド層１４の上）、トレンチ側壁２０の上、およびア
ンダーフィル１６の上のＣＶＤ酸化物や含窒素酸化物
（酸窒化物）などの誘電体の共形付着によって形成でき
る。次に、ＲＩＥなどの異方性ドライ・エッチングを使
用して、水平表面（基板１２または、パッド層１４およ
びアンダーフィル１６の上）から誘電材料を除去し、側
壁２０上のカラー１８だけを残す。したがって、カラー
１８の深さは、アンダーフィル材料１６の上部範囲によ
って決まる。ＲＩＥエッチャントは、ＣＦ4、ＣＨＦ3、
ＮＦ3、О2、Ｎ2またはＡｒのうちの１つあるいは複数
を含むが、それだけには限定されないフィード・ガスの
組合せを含むことができる。
【００２０】図４に示すように、次いで例えば、ＨＦ含
有溶液を使用してトレンチ１０の前記下部領域２４から
アンダーフィル材料１６をウエット・ストリップするこ
とができる。したがって、カラー１８の材料は、アンダ
ーフィル１６に対するウエット・エッチングの選択性を
もたらすものを選ぶ。酸窒化物は、カラー１８に適した
材料である。したがって、カラー１８は、下部領域２４
に埋め込みプレートを形成するための以降のステップ中
で上部領域２２のマスクとして働く。
【００２１】次に、図５に示すように、基板１２中に埋
め込みプレート２６を外方拡散として形成する。埋め込
みプレート２６を形成する外方拡散は、アルセノシリコ
ン・ガラス（ＡＳＧ）のドライブ・イン、プラズマ・ド
ーピング（ＰＬＡＤ）、プラズマ・イオン・インプラン
テーション（ＰＩＩＩ）、気相拡散または当技術分野で
公知の他の技術を使用して形成することができる。
【００２２】ここで図６と図７を参照すると、代替実施
形態においては、図１のトレンチ１０をまず薄いバリア
・フィルム３０で覆うことができる。バリア・フィルム
３０は、通常ＣＶＤによって約３ｎｍ〜約２０ｎｍの厚
さに付着されたＳｉＮフィルムとすることができる。次
に、アンダーフィル１６を、前述のようにトレンチ１０
内に付着することができる。次いで、普通はリン酸また
はＨＦを含有するウエット溶液などによる化学エッチン
グによって、バリア・フィルム３０をトレンチ１０の上
部領域２２から除去することができる。アンダーフィル
１６は、上部領域２２におけるバリア・フィルム３０の
除去中に下部領域２４をマスクする。
【００２３】次に、図７に示すように、ＨＦ含有化学薬
品によるストリッピングなどによって下部領域２４から
アンダーフィル１６を除去し、局部酸化プロセス（ＬО
ＣОＳ）による熱酸化成長などによって上部領域２２に
カラー３２を形成する。このような局部酸化ステップ
は、約８００℃〜約１１００℃の温度で酸素（О2）ま
たは水（Ｈ2О）にさらすことを含むことができる。バ
リア・フィルム３０は、酸化物成長プロセスから下部領
域２４をマスクする。次いでバリア・フィルム３を除去
し、次いで上部領域２２のカラー３２は、前述のよう
に、後で外方拡散によって埋め込みプレート２６を形成
するためのマスクとして働くことができる。言い換えれ
ば、カラー３２は、絶縁カラーとして働くことができ
る。
【００２４】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００２５】（１）深いトレンチに深いトレンチ・キャ
パシタを製作する方法であって、前記キャパシタが、前
記トレンチの上部領域にカラーを、前記トレンチの下部
領域に埋め込みプレートを備えており、前記トレンチの
上部領域に前記カラーを形成する前に、前記トレンチの
下部領域を非感光性アンダーフィル材料で充填する点で
改良された方法。 （２）前記アンダーフィル材料が、スピン・オン・ガラ
スである上記（１）に記載の方法。 （３）（ａ）基板中に前記深いトレンチを形成するステ
ップと、（ｂ）前記トレンチの下部領域を前記非感光性
アンダーフィル材料で充填するステップと、（ｃ）前記
カラーを前記トレンチの上部領域に形成するステップ
と、（ｄ）前記アンダーフィルを除去するステップと、
（ｅ）前記埋め込みプレートを前記下部領域に形成する
ステップとをさらに含む上記（１）に記載の方法。 （４）記載のステップが（ａ）、（ｂ）、（ｃ）、
（ｄ）、（ｅ）の順序で順次実行される上記（３）に記
載の方法。 （５）ステップ（ａ）の前に、前記基板の上にパッド・
フィルムを作成するステップを含み、かつステップ
（ａ）において、前記パッド・フィルムを通して、前記
基板中に前記トレンチを形成するステップをさらに含む
上記（４）に記載の方法。 （６）ステップ（ｄ）が、フッ化水素を含有する化学溶
液によるウエット・ストリップにより前記アンダーフィ
ルを除去するステップを含む上記（４）に記載の方法。 （７）ステップ（ｅ）が、ＡＳＧドライブ・イン、プラ
ズマ・ドーピング、プラズマ・イオン・インプランテー
ション、および気相拡散からなる群から選択された方法
を使用して前記埋め込みプレートを形成するステップを
含む上記（４）に記載の方法。 （８）ステップ（ｃ）が、（ｉ）前記基板、前記トレン
チ側壁、および前記アンダーフィルの上に誘電材料を共
形に付着するステップと、（ｉｉ）前記基板および前記
アンダーフィルの上の前記誘電材料をエッチングして、
前記トレンチ側壁に誘電カラーを残すステップとを含む
上記（４）に記載の方法。 （９）ステップ（ｃ）（ｉ）が、化学的気相付着によっ
て前記誘電材料を付着するステップを含み、前記誘電材
料が、酸化物と酸窒化物のいずれかである上記（８）に
記載の方法。 （１０）ステップ（ｃ）（ｉｉ）が、前記基板および前
記アンダーフィル上の前記誘電材料を異方性ドライ・エ
ッチングによってエッチングするステップを含む上記
（９）に記載の方法。 （１１）ステップ（ｃ）（ｉｉ）が、前記基板および前
記アンダーフィル上の前記誘電材料反応性イオン・エッ
チングによってエッチングすることを含む上記（１０）
に記載の方法。 （１２）前記トレンチの下部領域を非感光性アンダーフ
ィルで充填するステップ（ｂ）が、スピン・オン・ガラ
ス・フィルムを付着するステップを含む上記（４）に記
載の方法。 （１３）記載のステップが、（ａ）、（ｂ）、（ｄ）、
（ｃ）、（ｅ）の順序で順次実行される上記（３）に記
載の方法。 （１４）前記トレンチがさらに、側壁と底部を備えてお
り、ステップ（ａ）と（ｂ）の間に、前記基板、前記ト
レンチの側壁、および前記トレンチの底部の上にバリア
・フィルムを形成するステップをさらに含む上記（１
３）に記載の方法。 （１５）パッド・フィルムが、前記基板の上に存在して
おり、バリア・フィルムを形成する前記ステップが、前
記パッド・フィルムの上に前記バリア・フィルムを形成
するステップを含む上記（１４）に記載の方法。 （１６）ステップ（ｂ）と（ｄ）の間に、前記上部領域
の前記トレンチ側壁からバリア・フィルムを除去するス
テップをさらに含む上記（１４）に記載の方法。 （１７）化学エッチングにより前記バリア・フィルムを
除去するステップをさらに含む上記（１６）に記載の方
法。 （１８）化学エッチング・ステップが、リン酸を含有す
るウエット溶液でエッチングするステップを含む上記
（１７）に記載の方法。 （１９）ステップ（ｃ）が、熱酸化により前記カラーを
成長させるステップを含む上記（１７）に記載の方法。 （２０）前記トレンチの下部領域を、非感光性アンダー
フィルで充填するステップ（ｂ）が、スピン・オン・ガ
ラス・フィルムを付着するステップを含む上記（１３）
に記載の方法。 （２１）（ａ）基板の上にパッド・フィルム層を形成す
るステップと、（ｂ）前記パッド・フィルム層を通して
前記基板中に、側壁、底部、上部領域、および下部領域
を有する深いトレンチを形成するステップと、（ｃ）前
記トレンチの下部領域をスピン・オン・ガラス・アンダ
ーフィルで充填するステップと、（ｄ）前記パッド・フ
ィルム、前記トレンチ側壁、および前記スピン・オン・
ガラス・アンダーフィルの上に誘電材料を共形に付着す
るステップと、（ｅ）前記パッド・フィルムおよび前記
スピン・オン・ガラス・アンダーフィルの上の前記誘電
材料をエッチングして、誘電材料のカラーを前記トレン
チの上部領域の前記トレンチ側壁上に残すステップと、
（ｆ）前記スピン・オン・ガラス・アンダーフィルを除
去するステップと、（ｇ）前記下部領域に埋め込みプレ
ートを形成するステップと、を順次実行することを含む
深いトレンチ・キャパシタを製作する方法。 （２２）（ａ）基板の上にパッド・フィルム層を形成す
るステップと、（ｂ）前記パッド・フィルム層を通し
て、前記基板中に、側壁、底部、上部、および下部領域
を有する深いトレンチを形成するステップと、（ｃ）前
記基板、前記トレンチの側壁、および前記トレンチの底
部の上にバリア・フィルムを形成するステップと、
（ｄ）前記トレンチの下部領域をスピン・オン・ガラス
・アンダーフィルで充填するステップと、（ｅ）前記上
部領域の前記トレンチ側壁からバリア・フィルムをエッ
チングするステップと、（ｆ）前記スピン・オン・ガラ
ス・アンダーフィルを除去するステップと、（ｇ）カラ
ーを成長させるため前記上部領域における前記トレンチ
側壁を熱酸化するステップと、（ｈ）前記下部領域に埋
め込みプレートを形成するステップとを順次実行するこ
とを含む深いトレンチ・キャパシタを製作する方法。
【図面の簡単な説明】
【図１】本発明の例示的実施形態による製作プロセスの
第１ステップとして、基板および基板の上に配置された
パッド層内に形成された深いトレンチを示す略断面図で
ある。
【図２】本発明の例示的実施形態による製作プロセスの
第２ステップとして、図１に示した前記深いトレンチ内
に付着されたアンダーフィルを示す略断面図である。
【図３】本発明の例示的実施形態による製作プロセスの
第３ステップとして、アンダーフィルで充填されていな
いトレンチの上部領域の側壁に形成されたカラーを示す
略断面図である。
【図４】本発明の例示的実施形態による製作プロセスの
第４ステップとして、トレンチの下部領域からアンダー
フィルを除去する過程を示す略断面図である。
【図５】本発明の例示的実施形態の製作プロセスの最終
ステップとして、前記基板内に埋め込みプレートを形成
する過程を示す略断面図である。
【図６】アンダーフィルをトレンチ内に付着する前に、
トレンチをまず、薄いバリア・フィルムで被覆する、本
発明の別の例示的実施形態を示す略断面図である。
【図７】アンダーフィルを下部領域から除去し、カラー
をトレンチの上部領域に形成する本発明の別の例示的実
施形態の次のステップを示す略断面図である。
【符号の説明】
１０ 深いトレンチ １２ 基板 １４ パッド層 １６ アンダーフィル １８ カラー ２０ 側壁 ２２ 上部領域 ２４ 下部領域 ２６ 埋め込みプレート ３０ バリア・フィルム ３２ カラー
フロントページの続き (71)出願人 399035836 インフィニオン テクノロジーズ ノース アメリカ コーポレイション Ｉｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉ ｅｓ Ｎｏｒｔｈ Ａｍｅｒｉｃａ Ｃｏ ｒｐ アメリカ合衆国 カリフォルニア サン ホセ ノース ファースト ストリート 1730 1730 Ｎｏｒｔｈ Ｆｉｒｓｔ Ｓｔｒｅ ｅｔ、Ｓａｎ Ｊｏｓｅ、ＣＡ、ＵＳＡ (72)発明者 ウルリケ・グリューニング アメリカ合衆国12590 ニューヨーク州ワ ッピンガーズ・フォールズ タウン・ビュ ー・ドライブ 38 (72)発明者 カール・ジェイ・レイデンス アメリカ合衆国12540 ニューヨーク州ラ グランジェヴィル カチラー・ドライブ 35 (72)発明者 ダーク・トベン アメリカ合衆国12524 ニューヨーク州フ ィッシュキル ベイベリー・サークル 12

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】深いトレンチに深いトレンチ・キャパシタ
    を製作する方法であって、前記キャパシタが、前記トレ
    ンチの上部領域にカラーを、前記トレンチの下部領域に
    埋め込みプレートを備えており、前記トレンチの上部領
    域に前記カラーを形成する前に、前記トレンチの下部領
    域を非感光性アンダーフィル材料で充填する点で改良さ
    れた方法。
  2. 【請求項２】前記アンダーフィル材料が、スピン・オン
    ・ガラスである請求項１に記載の方法。
  3. 【請求項３】（ａ）基板中に前記深いトレンチを形成す
    るステップと、 （ｂ）前記トレンチの下部領域を前記非感光性アンダー
    フィル材料で充填するステップと、 （ｃ）前記カラーを前記トレンチの上部領域に形成する
    ステップと、 （ｄ）前記アンダーフィルを除去するステップと、 （ｅ）前記埋め込みプレートを前記下部領域に形成する
    ステップとをさらに含む請求項１に記載の方法。
  4. 【請求項４】記載のステップが（ａ）、（ｂ）、
    （ｃ）、（ｄ）、（ｅ）の順序で順次実行される請求項
    ３に記載の方法。
  5. 【請求項５】ステップ（ａ）の前に、前記基板の上にパ
    ッド・フィルムを作成するステップを含み、かつステッ
    プ（ａ）において、前記パッド・フィルムを通して、前
    記基板中に前記トレンチを形成するステップをさらに含
    む請求項４に記載の方法。
  6. 【請求項６】ステップ（ｄ）が、フッ化水素を含有する
    化学溶液によるウエット・ストリップにより前記アンダ
    ーフィルを除去するステップを含む請求項４に記載の方
    法。
  7. 【請求項７】ステップ（ｅ）が、ＡＳＧドライブ・イ
    ン、プラズマ・ドーピング、プラズマ・イオン・インプ
    ランテーション、および気相拡散からなる群から選択さ
    れた方法を使用して前記埋め込みプレートを形成するス
    テップを含む請求項４に記載の方法。
  8. 【請求項８】ステップ（ｃ）が、 （ｉ）前記基板、前記トレンチ側壁、および前記アンダ
    ーフィルの上に誘電材料を共形に付着するステップと、 （ｉｉ）前記基板および前記アンダーフィルの上の前記
    誘電材料をエッチングして、前記トレンチ側壁に誘電カ
    ラーを残すステップとを含む請求項４に記載の方法。
  9. 【請求項９】ステップ（ｃ）（ｉ）が、化学的気相付着
    によって前記誘電材料を付着するステップを含み、前記
    誘電材料が、酸化物と酸窒化物のいずれかである請求項
    ８に記載の方法。
  10. 【請求項１０】ステップ（ｃ）（ｉｉ）が、前記基板お
    よび前記アンダーフィル上の前記誘電材料を異方性ドラ
    イ・エッチングによってエッチングするステップを含む
    請求項９に記載の方法。
  11. 【請求項１１】ステップ（ｃ）（ｉｉ）が、前記基板お
    よび前記アンダーフィル上の前記誘電材料反応性イオン
    ・エッチングによってエッチングすることを含む請求項
    １０に記載の方法。
  12. 【請求項１２】前記トレンチの下部領域を非感光性アン
    ダーフィルで充填するステップ（ｂ）が、スピン・オン
    ・ガラス・フィルムを付着するステップを含む請求項４
    に記載の方法。
  13. 【請求項１３】記載のステップが、（ａ）、（ｂ）、
    （ｄ）、（ｃ）、（ｅ）の順序で順次実行される請求項
    ３に記載の方法。
  14. 【請求項１４】前記トレンチがさらに、側壁と底部を備
    えており、ステップ（ａ）と（ｂ）の間に、前記基板、
    前記トレンチの側壁、および前記トレンチの底部の上に
    バリア・フィルムを形成するステップをさらに含む請求
    項１３に記載の方法。
  15. 【請求項１５】パッド・フィルムが、前記基板の上に存
    在しており、バリア・フィルムを形成する前記ステップ
    が、前記パッド・フィルムの上に前記バリア・フィルム
    を形成するステップを含む請求項１４に記載の方法。
  16. 【請求項１６】ステップ（ｂ）と（ｄ）の間に、前記上
    部領域の前記トレンチ側壁からバリア・フィルムを除去
    するステップをさらに含む請求項１４に記載の方法。
  17. 【請求項１７】化学エッチングにより前記バリア・フィ
    ルムを除去するステップをさらに含む請求項１６に記載
    の方法。
  18. 【請求項１８】化学エッチング・ステップが、リン酸を
    含有するウエット溶液でエッチングするステップを含む
    請求項１７に記載の方法。
  19. 【請求項１９】ステップ（ｃ）が、熱酸化により前記カ
    ラーを成長させるステップを含む請求項１７に記載の方
    法。
  20. 【請求項２０】前記トレンチの下部領域を、非感光性ア
    ンダーフィルで充填するステップ（ｂ）が、スピン・オ
    ン・ガラス・フィルムを付着するステップを含む請求項
    １３に記載の方法。
  21. 【請求項２１】（ａ）基板の上にパッド・フィルム層を
    形成するステップと、 （ｂ）前記パッド・フィルム層を通して前記基板中に、
    側壁、底部、上部領域、および下部領域を有する深いト
    レンチを形成するステップと、 （ｃ）前記トレンチの下部領域をスピン・オン・ガラス
    ・アンダーフィルで充填するステップと、 （ｄ）前記パッド・フィルム、前記トレンチ側壁、およ
    び前記スピン・オン・ガラス・アンダーフィルの上に誘
    電材料を共形に付着するステップと、 （ｅ）前記パッド・フィルムおよび前記スピン・オン・
    ガラス・アンダーフィルの上の前記誘電材料をエッチン
    グして、誘電材料のカラーを前記トレンチの上部領域の
    前記トレンチ側壁上に残すステップと、 （ｆ）前記スピン・オン・ガラス・アンダーフィルを除
    去するステップと、 （ｇ）前記下部領域に埋め込みプレートを形成するステ
    ップと、を順次実行することを含む深いトレンチ・キャ
    パシタを製作する方法。
  22. 【請求項２２】（ａ）基板の上にパッド・フィルム層を
    形成するステップと、 （ｂ）前記パッド・フィルム層を通して、前記基板中
    に、側壁、底部、上部、および下部領域を有する深いト
    レンチを形成するステップと、 （ｃ）前記基板、前記トレンチの側壁、および前記トレ
    ンチの底部の上にバリア・フィルムを形成するステップ
    と、 （ｄ）前記トレンチの下部領域をスピン・オン・ガラス
    ・アンダーフィルで充填するステップと、 （ｅ）前記上部領域の前記トレンチ側壁からバリア・フ
    ィルムをエッチングするステップと、 （ｆ）前記スピン・オン・ガラス・アンダーフィルを除
    去するステップと、 （ｇ）カラーを成長させるため前記上部領域における前
    記トレンチ側壁を熱酸化するステップと、 （ｈ）前記下部領域に埋め込みプレートを形成するステ
    ップとを順次実行することを含む深いトレンチ・キャパ
    シタを製作する方法。
JP2000220682A 1999-07-29 2000-07-21 深いトレンチ・キャパシタの製造方法 Expired - Fee Related JP3738958B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/354,743 US6271142B1 (en) 1999-07-29 1999-07-29 Process for manufacture of trench DRAM capacitor buried plates
US09/354743 1999-07-29

Publications (2)

Publication Number Publication Date
JP2001044384A true JP2001044384A (ja) 2001-02-16
JP3738958B2 JP3738958B2 (ja) 2006-01-25

Family

ID=23394733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000220682A Expired - Fee Related JP3738958B2 (ja) 1999-07-29 2000-07-21 深いトレンチ・キャパシタの製造方法

Country Status (7)

Country Link
US (1) US6271142B1 (ja)
EP (1) EP1073115A3 (ja)
JP (1) JP3738958B2 (ja)
KR (1) KR100753428B1 (ja)
CN (1) CN1127130C (ja)
HK (1) HK1032292A1 (ja)
TW (1) TW462130B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10211544C1 (de) * 2002-03-15 2003-11-27 Infineon Technologies Ag Verfahren zur Herstellung einer Kondensatorelektrode eines Grabenkondensators aus flüssiger Phase
US6967137B2 (en) * 2003-07-07 2005-11-22 International Business Machines Corporation Forming collar structures in deep trench capacitors with thermally stable filler material
US7223669B2 (en) * 2004-06-16 2007-05-29 International Business Machines Corporation Structure and method for collar self-aligned to buried plate
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US8008160B2 (en) 2008-01-21 2011-08-30 International Business Machines Corporation Method and structure for forming trench DRAM with asymmetric strap
US8193067B2 (en) * 2009-12-03 2012-06-05 International Business Machines Corporation Integrated circuit and a method using integrated process steps to form deep trench isolation structures and deep trench capacitor structures for the integrated circuit
US8470684B2 (en) 2011-05-12 2013-06-25 International Business Machines Corporation Suppression of diffusion in epitaxial buried plate for deep trenches
US8994085B2 (en) 2012-01-06 2015-03-31 International Business Machines Corporation Integrated circuit including DRAM and SRAM/logic
US8637365B2 (en) 2012-06-06 2014-01-28 International Business Machines Corporation Spacer isolation in deep trench
CN103178206B (zh) * 2013-02-26 2017-02-08 上海华虹宏力半导体制造有限公司 用于三轴磁传感器的刻蚀方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4782036A (en) 1986-08-29 1988-11-01 Siemens Aktiengesellschaft Process for producing a predetermined doping in side walls and bases of trenches etched into semiconductor substrates
JPH01158759A (ja) * 1987-12-15 1989-06-21 Fujitsu Ltd 半導体記憶装置の製造方法
US5200354A (en) 1988-07-22 1993-04-06 Hyundai Electronics Industries Co. Ltd. Method for manufacturing dynamic random access memory cell
US5182224A (en) 1988-09-22 1993-01-26 Hyundai Electronics Industries Co., Ltd. Method of making dynamic random access memory cell having a SDHT structure
US5352622A (en) * 1992-04-08 1994-10-04 National Semiconductor Corporation Stacked capacitor with a thin film ceramic oxide layer
US5406515A (en) 1993-12-01 1995-04-11 International Business Machines Corporation Method for fabricating low leakage substrate plate trench DRAM cells and devices formed thereby
JPH088209A (ja) * 1994-01-10 1996-01-12 Cypress Semiconductor Corp 半導体装置の製造のための除去されるポストの処理方法
JPH07245343A (ja) * 1994-03-03 1995-09-19 Toshiba Corp 半導体装置及びその製造方法
EP0735581A1 (en) 1995-03-30 1996-10-02 Siemens Aktiengesellschaft DRAM trench capacitor with insulating collar
US5693568A (en) * 1995-12-14 1997-12-02 Advanced Micro Devices, Inc. Reverse damascene via structures
US5827765A (en) 1996-02-22 1998-10-27 Siemens Aktiengesellschaft Buried-strap formation in a dram trench capacitor
US5656535A (en) 1996-03-04 1997-08-12 Siemens Aktiengesellschaft Storage node process for deep trench-based DRAM
US5618751A (en) * 1996-05-23 1997-04-08 International Business Machines Corporation Method of making single-step trenches using resist fill and recess
TW306061B (en) 1996-08-21 1997-05-21 Taiwan Semiconductor Mfg Structure of MOSFET device and manufacturing method thereof
US5877061A (en) * 1997-02-25 1999-03-02 International Business Machines Corporation Methods for roughening and volume expansion of trench sidewalls to form high capacitance trench cell for high density dram applications
US6057216A (en) * 1997-12-09 2000-05-02 International Business Machines Corporation Low temperature diffusion process for dopant concentration enhancement
US6008104A (en) * 1998-04-06 1999-12-28 Siemens Aktiengesellschaft Method of fabricating a trench capacitor with a deposited isolation collar
US6281068B1 (en) * 1998-04-30 2001-08-28 International Business Machines Corporation Method for buried plate formation in deep trench capacitors
DE19842665C2 (de) * 1998-09-17 2001-10-11 Infineon Technologies Ag Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen

Also Published As

Publication number Publication date
TW462130B (en) 2001-11-01
EP1073115A2 (en) 2001-01-31
US6271142B1 (en) 2001-08-07
EP1073115A3 (en) 2004-08-04
CN1127130C (zh) 2003-11-05
KR20010015458A (ko) 2001-02-26
CN1285616A (zh) 2001-02-28
JP3738958B2 (ja) 2006-01-25
HK1032292A1 (en) 2001-07-13
KR100753428B1 (ko) 2007-08-31

Similar Documents

Publication Publication Date Title
US5902127A (en) Methods for forming isolation trenches including doped silicon oxide
US6809005B2 (en) Method to fill deep trench structures with void-free polysilicon or silicon
US5814547A (en) Forming different depth trenches simultaneously by microloading effect
US20040224496A1 (en) Gapfill process using a combination of spin-on-glass deposition and chemical vapor deposition techniques
EP0854510A2 (en) Mask removal for etching a DRAM capacitor trench
JPH0629465A (ja) コンデンサ及びその製造方法
JP2000058779A (ja) トレンチ・キャパシタおよびその形成方法
JPS62269335A (ja) 半導体デバイスの製造方法
JPH02156552A (ja) 半導体装置およびその製造方法
JPH0661342A (ja) トレンチ素子分離膜製造方法
JPH0799240A (ja) スマート・パワー・チップ用基板内に絶縁トレンチを形成する方法
US6846744B1 (en) Method of fabricating a bottle shaped deep trench for trench capacitor DRAM devices
JP3738958B2 (ja) 深いトレンチ・キャパシタの製造方法
US6368912B1 (en) Method of fabricating an isolation structure between a vertical transistor and a deep trench capacitor
CN115274663B (zh) 半导体结构及其形成方法
US7067387B2 (en) Method of manufacturing dielectric isolated silicon structure
JPH0799195A (ja) 半導体装置の製造方法
JP2622243B2 (ja) 半導体素子のスタックキャパシター製造方法
JP4197576B2 (ja) 半導体装置の製造方法
US6774008B1 (en) Method for fabricating shallow trench isolation between deep trench capacitors
US6964898B1 (en) Method for fabricating deep trench capacitor
US6103581A (en) Method for producing shallow trench isolation structure
KR0185479B1 (ko) 반도체 소자의 소자분리막 형성방법
US6750147B2 (en) Process for integration of a trench for capacitors and removal of black silicon
US20050112841A1 (en) Method for isolating semiconductor devices

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031219

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040316

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040921

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20041015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20041015

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20041203

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20041217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051018

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20051019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051027

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101111

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees