JP2001035882A - 電子部品の実装構造及び実装方法 - Google Patents
電子部品の実装構造及び実装方法Info
- Publication number
- JP2001035882A JP2001035882A JP36646199A JP36646199A JP2001035882A JP 2001035882 A JP2001035882 A JP 2001035882A JP 36646199 A JP36646199 A JP 36646199A JP 36646199 A JP36646199 A JP 36646199A JP 2001035882 A JP2001035882 A JP 2001035882A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- substrate
- resin sheet
- solder bump
- solder bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
- H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
- H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29005—Structure
- H01L2224/29007—Layer connector smaller than the underlying bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29011—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Abstract
Pを、はんだバンプを介して基板の一面側に形成された
ランド部上に実装するようにした半導体部品の実装方法
において、生産性の悪化、他の搭載部品への熱的影響、
樹脂中のボイド発生、及びBGA/CSPのリペア不
可、といった問題等を解決する。 【解決手段】 硬化済みの熱硬化性樹脂板51の両面
を、一対の熱可塑性樹脂膜52で挟んでなる樹脂シート
5を予め用意し、BGA/CSP2と基板3との間に樹
脂シート5を挟み込むとともに、はんだバンプ1とラン
ド部4とを接触させた状態で、はんだバンプ1のリフロ
ー及び固化を行う。続いて、はんだバンプ1の溶融温度
よりも低い温度にて加熱しながら加圧することにより、
はんだバンプ1を潰すとともに、両熱可塑性樹脂膜52
を各々、BGA/CSP2及び基板3に接着する。
Description
P等、一面側にはんだバンプを有する電子部品を、該は
んだバンプを介して回路基板等の一面に実装する電子部
品の実装構造及びそのような電子部品の実装方法、更に
は、そのような実装構造及び実装方法に好適な樹脂シー
トに関する。
またはCSP(チップサイズパッケージ)による電子部
品(半導体素子、コンデンサ、抵抗等)の実装が普及し
てきているが、はんだバンプを用いたリジッドな接続で
あるため、接続部の熱疲労による破断寿命が短いという
問題がある。
BGAまたはCSP(以下、BGA/CSPという)を
プリント基板上にはんだ付け実装し、次いで、液状の熱
硬化性且つ低熱膨張の樹脂をBGA/CSPとプリント
基板との間に生じた間隙に注入、充填し、次いで、所定
温度・所定時間かけて熱硬化させる方法、いわゆるアン
ダーフィル法が知られている。この方法によれば、接続
されたはんだバンプに生じる熱応力が、充填され熱硬化
された樹脂に分散するため、はんだ接続部の熱疲労寿命
が向上する。
フィル法では以下の〜に示す様な問題があった。
樹脂注入、硬化に長時間を要し、且つ高温硬化を行うた
めに、生産性が悪化すること、及び、プリント基板上に
混載する他の部品の熱的制約があること。液状樹脂特
有の、注入、硬化時でのボイド発生があること。液状
の樹脂ではんだバンプを包み込んでしまうため、硬化し
た後にはBGA/CSPのリペアが実施不可であるこ
と。
だバンプを介して基板上に実装する実装構造において、
従来のアンダーフィル法による、生産性の悪化、他の搭
載部品への熱的影響、樹脂中のボイド発生、及び電子部
品のリペア不可、といった問題を回避できるようにする
ことを目的とする。
め、請求項1〜請求項4記載の発明は、一面側に突出し
て形成されたはんだバンプ(1)を有する電子部品
(2)を、該はんだバンプを介して基板(3)の一面側
に形成されたランド部(4)上に実装するようにした電
子部品の実装方法について、なされたものである。
は、まず、硬化済みの熱硬化性樹脂板(51)の両面
を、一対の熱可塑性樹脂膜(52)で挟んでなる樹脂シ
ート(5)を予め用意し、電子部品(2)の一面と基板
(3)の一面との間のうちはんだバンプ(1)以外の部
分に、該樹脂シートを挟み込むとともに、該はんだバン
プとランド部(4)とを接触させた状態で、該はんだバ
ンプを加熱してリフローさせる。
固化させることにより、該電子部品と該基板とを電気的
に接続した後、該電子部品と該基板とを近づけるように
加圧しつつ、該はんだバンプの溶融温度よりも低い温度
にて加熱することにより、該はんだバンプを突出方向に
潰して変形させるとともに、該樹脂シートにおける一対
の該熱可塑性樹脂膜を、それぞれ、該電子部品の一面及
び該基板の一面に接着するようにしたことを特徴として
いる。
おいては、電子部品(2)と基板(3)とは、潰され変
形したはんだバンプ(1)だけでなく、樹脂シート
(5)の熱硬化性樹脂板(51)によっても支持される
ため、接続された該はんだバンプに生じる熱応力を該樹
脂シートに分散させることができ、はんだ接続部の熱疲
労寿命が向上する。
用いているから、アンダーフィル法における液状の樹脂
に比べて、電子部品(2)と基板(3)との間への配置
に時間がかからず、生産性が向上する。また、該樹脂シ
ートを該電子部品と該基板との間にのみ配置することが
容易に可能であるため、局所加熱が可能であり、該基板
上に混載する他の部品への熱的な影響を回避できる。
化されたものであるため、熱硬化の方法を調整すること
によりボイド発生を無くしたものとでき、実装状態での
ボイド発生を防止することができる。
の一面との間のうちはんだバンプ(1)以外の部分に、
樹脂シート(5)を挟み込むようにしているから、樹脂
ではんだバンプ(1)を包んでしまうようなことはな
い。そして、出来上がった実装構造において、該はんだ
バンプ及び該樹脂シートの熱可塑性樹脂膜(52)を加
熱すれば、各々容易に融解するため、該基板から該電子
部品を取り外すことができ、リペア可能となる。
ダーフィル法による、生産性の悪化、他の搭載部品への
熱的影響、樹脂中のボイド発生、及び電子部品のリペア
不可、といった問題を回避可能な実装方法を提供するこ
とができる。
は、まず、請求項1記載の実装方法と同様な熱硬化性樹
脂板(51)及び一対の熱可塑性樹脂膜(52)を有す
る樹脂シート(5)を予め用意し、電子部品(2)の一
面と基板(3)の一面との間のうちはんだバンプ(1)
以外の部分に、該樹脂シートを挟み込むとともに、該は
んだバンプとランド部(4)とを接触させた状態とす
る。
ように加圧しつつ加熱することにより、該はんだバンプ
をリフローさせるとともに、該樹脂シートにおける一対
の熱可塑性樹脂膜を、それぞれ、該半導体基板の一面及
び該基板の一面に接着するようにしたことを特徴として
いる。
は、はんだ付けと樹脂硬化という2回の熱処理工程を必
要としたが、請求項2記載の実装方法によれば、請求項
1の実装方法と同様の作用効果を発揮できることに加え
て、はんだバンプ(1)のリフローと樹脂シート(5)
の接着とを同時に行うから、1回の熱処理工程で済むと
いう利点もある。
は、樹脂シート(5)における一方の熱可塑性樹脂膜
(52)を、加圧及び加熱することにより、電子部品
(2)及び基板(3)のどちらか一方に貼り合わせた
後、該電子部品の一面と該基板の一面との間のうちはん
だバンプ(1)以外の部分に、挟み込むようにすること
を特徴としている。
電子部品(2)及び基板(3)のどちらか一方に固定し
た状態で、電子部品と基板の間への樹脂シートの挟み込
みを容易に行うことができる。
は、まず、熱硬化性樹脂板(51)及び一対の熱可塑性
樹脂膜(52)を有する樹脂シート(5)を予め用意
し、電子部品(2)の一面と基板(3)の一面との間の
うちはんだバンプ(1)以外の部分に該樹脂シートを挟
み込むとともに、該はんだバンプと該ランド部(4)と
を接触させた状態とする。
はんだバンプをリフローさせて該電子部品の自重を該樹
脂シートに印加するとともに、該熱可塑性樹脂膜を軟化
させることにより、該樹脂シートにおける一対の該熱可
塑性樹脂膜を、それぞれ、該電子部品の一面及び該基板
の一面に接着する、というものである。
子部品(2)を支えていたはんだバンプ(1)が軟化
し、電子部品(2)の自重が下方の樹脂シート(5)に
印加されるため、電子部品の自重を加圧源として、軟化
した各熱可塑性樹脂膜(52)と電子部品及び基板とが
接着される。
の余分な荷重印加を行うことなく、実装がなされるの
で、上記請求項1〜請求項3の実装方法にて行ってい
た、はんだバンプの固化後またはリフロー中の加圧を不
要とできる。よって、本発明によれば、請求項1の実装
方法と同様の作用効果を発揮できることに加えて、更に
生産性の高い実装方法を提供することができる。
1〜請求項4記載の実装方法を用いて適切に形成可能な
ものであるため、従来のアンダーフィル法による、生産
性の悪化、他の搭載部品への熱的影響、樹脂中のボイド
発生、及び電子部品のリペア不可、といった問題を回避
できる。
トは、請求項1〜請求項4記載の実装方法を用いて実装
を行うにあたって、好適な樹脂シートを提供することが
できる。この樹脂シート(5)は、熱硬化性樹脂板(5
1)によって硬い本体を構成して、実装時における良好
な取扱い性やはんだバンプの高さ確保等の機能を持た
せ、一対の熱可塑性樹脂膜(52)に接着機能を持たせ
るようにできる。
する実施形態に記載の具体的手段との対応関係を示す一
例である。
の第1実施形態に係る電子部品の実装方法を示す工程図
であり、実装される基板面と直交する方向の概略断面を
示す。図1において、(a)〜(d)は、最終的に図1
(e)に示す実装構造を作るための実装工程の途中状態
を示すものである。
出して形成されたはんだバンプ1を有するBGA/CS
P(本発明でいう電子部品)2を、はんだバンプ1を介
して基板3の一面側に形成された接続ランド(本発明で
いうランド部)4上に電気的に接続したものである。
一面との間のうちはんだバンプ1以外の部分には、樹脂
シート5が介在している。この樹脂シート5の両面はB
GA/CSP2及び基板3に接着しており、BGA/C
SP2及び基板3は、はんだバンプ1以外に、樹脂シー
ト5によっても支持されている。
SP2は、通常知られているもの、例えば樹脂によって
インターポーザ表面に搭載された半導体チップを内包し
たパッケージであって、インターポーザ裏面においてス
ルーホール等によって上記半導体チップと導通する電極
パッド上に、例えばSn/Pb等のはんだ材料よりなる
はんだバンプ1をアレイ状に配置したもの(BGA)を
採用できる。
ても、通常用いられるものを採用できる。例えば、基板
3としては、樹脂よりなるプリント配線基板やセラミッ
ク配線基板等を採用でき、接続ランド4としては、金属
めっき材料、導体厚膜及び金属(銅等)箔等を採用でき
る。
法について述べる。まず、図1(a)に示す様に、樹脂
シート5を用意する。樹脂シート5は、硬化済みの熱硬
化性樹脂板51の両面に、一対の熱可塑性樹脂膜52を
樹脂自体の粘着性を利用して貼り合わせたものである。
において、はんだバンプ1を構成するはんだ材料と同程
度の熱膨張係数(例えば20〜40ppm/℃)を有す
る熱硬化性樹脂より構成され、例えばガラスフィラーを
含有させて熱膨張係数を調整したエポキシ樹脂等を採用
できる。また、熱可塑性樹脂膜52は、はんだバンプ1
の溶融温度(例えば183℃)よりも低い温度(例えば
150℃)にて可塑性を出現する熱可塑性樹脂より構成
され、例えばポリアリレート樹脂またはポリスルホン樹
脂等を採用できる。
に示す様に、BGA/CSP2におけるはんだバンプ1
の突出方向の高さよりも薄いものとなっている。そし
て、図1(a)に示す様に、一方の熱可塑性樹脂膜52
の表面は、該表面を保護するための取り外し可能な保護
テープ53によって被覆されている。
3で被覆されていない方の熱可塑性樹脂膜52の表面
を、基板3の一面のうち接続ランド4以外の部分に貼り
合わせる。そして、保護テープ53を介して樹脂シート
5を基板3に押し付けるように加圧しながら、加熱した
後、保護テープ53を剥離することにより、図1(b)
に示す様に、樹脂シート5を基板3の一面上に仮固定す
る(樹脂シート仮固定工程)。
成されたはんだバンプ1を有するBGA/CSP2を用
意し、はんだバンプ1の接続面にフラックス6を塗布
し、これを、両部材2、3の一面の間に樹脂シート5を
挟み込むとともに、はんだバンプ1と接続ランド4とを
フラックス6を介して接触させた状態となるように、基
板3の一面上にマウントする(マウント工程)。
ー炉に入れてはんだバンプ1を加熱溶融させて、接続ラ
ンド4にはんだ付けし(リフロー工程)、リフロー炉か
ら引き出してはんだバンプ1を冷却し固化させる(はん
だバンプ固化工程)。こうして、図1(d)に示す様
に、BGA/CSP2と基板3の接続ランド4とが、は
んだバンプ1を介して電気的に接続される。
1の溶融温度よりも低い温度にて局所的に加熱しなが
ら、BGA/CSP2の上から、BGA/CSP2と基
板3とを近づけるように、加圧して、はんだバンプ1を
押しつぶし、同時に、各熱可塑性樹脂膜52を、BGA
/CSP2及び基板3のそれぞれの一面に接着させる
(樹脂シート接着工程)。
ト加熱等によりBGA/CSP2の上を、例えば、はん
だバンプ1の溶融温度が183℃の場合、例えば150
〜175℃の温度で加熱するようにし、また、BGA/
CSP2の上からの加圧においては、例えば、1つのは
んだバンプ1当たり20〜100gの荷重をかけるよう
に加圧する。こうして、図1(e)に示す実装構造が出
来上がる。
性樹脂板51は、既に熱硬化されたものであるため、そ
れ自身、接着性を有するものではないが、熱可塑性樹脂
膜52を接着剤として利用しているため、以下の効果を
奏する。
00℃の温度、1〜10kg/cm2の加圧下で、0.
5〜10秒の時間で接着効果の出るものを使用すること
で、リフロー完了後の樹脂シート接着工程において、は
んだバンプ1を再溶融させずに短時間接着が可能とな
る。
て、BGA/CSP2と基板3とは、潰され変形したは
んだバンプ1だけでなく、はんだバンプ1と同程度の熱
膨張係数(20〜40ppm/℃)を有する熱硬化性樹
脂板51によっても支持される。そのため、この実装構
造に対して冷熱サイクル等が加わった場合、接続された
はんだバンプ1に生じる熱応力を熱硬化性樹脂板51に
分散させることができ、はんだバンプ1の熱歪みが低減
し、結果として、はんだ接続部の熱疲労寿命が向上す
る。
みの樹脂シート5を用いているから、上記アンダーフィ
ル法における液状の樹脂に比べて、樹脂シート5をBG
A/CSP2と基板3との間へ容易に配置でき、時間が
かからないため、生産性が向上する。
と基板3との間にのみ配置しているから、樹脂シート接
着工程において、コレット加熱等によるBGA/CSP
2のみの局所加熱が可能であり、基板3上に混載する他
の部品への熱的な影響を回避できる。また、上記実装方
法では、リフロー中は加圧していないので、加圧による
力が他の混載部品に加わることが無く、通常のはんだリ
フローにて他部品との同時混載が可能となる。
れたものであるため、熱硬化の方法を調整することによ
りボイド発生を無くしたものとでき、実装状態でのボイ
ド発生を防止することができる。例えば、低圧トランス
ファ成形等を用いたり、樹脂硬化における温度降下ステ
ップを低速且つ多段階とした低速多段キュアを行うこと
により、ボイドの少ないシートを得ることができる。
んだバンプを樹脂で包み込んでしまう構造ではなく、B
GA/CSP2と基板3との間において、はんだバンプ
1と樹脂シート5とは独立して配置されている。そし
て、熱可塑性樹脂膜52は、はんだバンプ1の溶融温度
(例えば183℃)よりも低い温度(例えば150℃以
上)で融解するため、はんだバンプ1の溶融温度以上の
加熱により、基板3からBGA/CSP2を取り外すこ
とができ、リペア可能となる。
のアンダーフィル法による、生産性の悪化、他の搭載部
品への熱的影響、樹脂中のボイド発生、及び電子部品の
リペア不可、といった問題を回避可能とできる。
は、樹脂シート仮固定工程において、樹脂シート5を基
板3側に仮固定したが、他の例として以下の図2に示す
実装方法のように、樹脂シート5をBGA/CSP2側
に仮固定してもよい。
べるが、上記図1に示した実装方法と同一部分には、図
2中、同一符号を付して説明を省略し、主として異なる
ところについて述べることとする。
同様の樹脂シート5を用意する。次に、図2(b)に示
す工程では、樹脂シート5における保護テープ53で被
覆されていない方の熱可塑性樹脂膜52の表面を、BG
A/CSP2の一面におけるはんだバンプ1以外の部分
に貼り合わせる。そして、保護テープ53を介して樹脂
シート5をBGA/CSP2に押し付けるように加圧し
ながら、加熱した後、保護テープ53を剥離することに
より、樹脂シート5をBGA/CSP2の一面上に仮固
定する(樹脂シート仮固定工程)。
に接続ランド4を有する基板3を用意し、接続ランド4
上にはんだペースト7を塗布する。そして、樹脂シート
5が仮固定されたBGA/CSP2を、両部材2、3の
一面の間に樹脂シート5を挟み込むとともに、はんだバ
ンプ1と接続ランド4上のはんだペースト7とを接触さ
せた状態となるように、基板3の一面上にマウントする
(マウント工程)。
上記図1の方法と同様に、リフロー工程、はんだバンプ
固化工程及び樹脂シート接着工程を行い、図2(e)に
示す実装構造(図1(e)と同様のもの)を得る。な
お、はんだペースト7は、リフロー工程においてはんだ
バンプ1と溶け合い、図2(e)に示す実装構造におけ
る潰され固化されたはんだバンプ1の一部になる。そし
て、この図2に示す他の例によっても、上記図1の実装
方法と同様の効果を奏する。
各工程と本発明の実装方法における各工程との対応は、
次の様である。樹脂シート仮固定、マウント及びリフロ
ーの各工程が、電子部品の一面と基板の一面との間のう
ちはんだバンプ以外の部分に樹脂シートを挟み込むとと
もに、はんだバンプとランド部とを接触させた状態では
んだバンプを加熱してリフローさせる工程に相当する。
されたはんだバンプを固化させることにより電子部品と
基板とを電気的に接続する工程に相当し、樹脂シート接
着工程が、接続された電子部品と基板とを近づけるよう
に加圧しつつ、はんだバンプの溶融温度よりも低い温度
にて加熱することにより、はんだバンプを突出方向に潰
して変形させるとともに、樹脂シートにおける一対の熱
可塑性樹脂膜を、それぞれ、電子部品の一面及び基板の
一面に接着する工程に相当する。
はんだバンプ1のリフロー(リフロー工程)と樹脂シー
ト5のBGA/CSP2及び基板3への接着(樹脂シー
ト接着工程)とを分けて実行していたが、本実施形態で
は、これらリフロー及び接着を同時に行うようにしたも
のである。
で、最終的に図中の(d)に示す断面実装構造を製造す
る途中過程を(a)〜(c)の順に示したものである。
なお、上記第1実施形態と同一部分には図3中、同一符
号を付してある。
す様に、上記図1(a)〜(c)にて述べたのと同様
に、樹脂シート5を用意し、樹脂シート仮固定工程及び
マウント工程を行うことにより、BGA/CSP2の一
面と基板3の一面との間に、樹脂シート5を挟み込むと
ともに、はんだバンプ1と接続ランド4とをフラックス
6を介して接触させた状態とする。
ト5を構成する熱硬化性樹脂板51は、上記第1実施形
態と同様、ガラスフィラーを含有したエポキシ樹脂等を
採用できる。また、熱可塑性樹脂膜52は、はんだバン
プ1の溶融温度と同程度で可塑性を出現するものとし
て、上記第1実施形態よりも高い温度で可塑性を示す樹
脂を採用でき、そのようなものとしては、例えば、ポリ
エーテルスルホン樹脂またはポリエーテルイミド樹脂等
が挙げられる。
けるように加圧しつつ加熱することにより、はんだバン
プ1をリフローさせるとともに、樹脂シート5における
一対の熱可塑性樹脂膜52を、それぞれ、BGA/CS
P2の一面及び基板3の一面に接着する(リフロー・接
着工程)。本実施形態においても、熱可塑性樹脂膜52
を接着剤として利用し、熱硬化され接着性を有しない熱
硬化性樹脂板51を両部材2、3に接着する。
BGA/CSP2の上面から例えば1〜10kg/cm
2の圧力で加圧しながら、はんだ溶融接続温度(例えば
200〜230℃)まで加熱し、その後加圧を続けなが
ら冷却することにより、はんだバンプ1を基板3にリフ
ロー接続させるとともに、熱硬化性樹脂板51を両熱可
塑性樹脂膜52により、BGA/CSP2及び基板3の
各々に接着させる。
マウント及びリフロー・接着の各工程を実行することに
より、図3(d)に示す実装構造が出来上がる。この構
造は、基本的には上記図1及び図2(e)の実装構造と
同一であるが、はんだバンプ1は潰され変形したもので
はなく、溶融固化したものである。
・接着工程において、はんだバンプ1のリフローと樹脂
シート5の接着とを同時に行うから、上記第1実施形態
に比べて、熱処理工程が1回で済むという利点がある。
も、熱可塑性樹脂膜52を接着剤として利用している
が、熱可塑性樹脂膜52としては、180〜250℃の
温度、1〜10kg/cm2の加圧下で、0.5〜10
秒の時間で接着効果の出るものを使用することで、はん
だリフロー過程のみで樹脂シート5を同時に接着するこ
とが可能となる。
構造において、BGA/CSP2と基板3とは、溶融固
化したはんだバンプ1だけでなく、熱硬化性樹脂板51
によっても支持されるため、上記第1実施形態と同様の
理由から、はんだ接続部の熱疲労寿命が向上する。
ことによる生産性の向上、実装状態でのボイド発生防
止、及び他の混載部品への熱的影響の回避についても、
上記第1実施形態と同様である。また、リフロー・接着
工程では、リフロー過程中に加圧しているが、両部材
2、3間に挟まれた熱硬化性樹脂板51が支えとなるた
め、溶融するはんだバンプ1が潰れることなく接続する
ことができる。
プ1の溶融に伴って融解するため、基板3からBGA/
CSP2を容易に取り外すことができ、リペア可能とな
る。なお、上記図3に示した実装方法においても、樹脂
シート仮固定工程における樹脂シート5の仮固定は、基
板3側ではなく、BGA/CSP2側に対して行っても
良い。
用いる樹脂シート5は、本実施形態の他の例として図4
に示す様なものであっても良い。即ち、図4(b)に示
す様に、樹脂シート5は、仮固定される基板3の一面に
おける接続ランド4に相当する部位に開口部54が形成
されている。この開口部54を有する樹脂シート5を用
いた実装方法について、図4を参照し、主として図3の
実装方法と異なる部分を述べる。
4上にはんだペースト7が塗布された基板3を用意する
とともに、図4(b)に示す上記樹脂シート5を用意す
る。次に、図4(c)に示す本例の樹脂シート仮固定工
程では、上記各例と同様の要領にて樹脂シート5を基板
3の一面に仮固定するのであるが、このとき、開口部5
4から、接続ランド4及びはんだペースト7が露出する
ように仮固定を行う。
程では、はんだバンプ1を開口部54へ挿入し、はんだ
ペースト7を介して接続ランド4へ接触させる。続い
て、上記リフロー・接着工程を実行することにより、図
4(e)に示す実装構造が出来上がる。
は、樹脂シート5にて支持されるとともに、樹脂シート
5の開口部54を通して接続ランド4に接続された溶融
固化後のはんだバンプ1により支持される。そして、こ
の本実施形態の他の例によっても、上記図3に示した実
装方法と同様の効果を得られる。
5を用いた実装方法においても、樹脂シート5の仮固定
をBGA/CSP2側で行っても良い。その場合、樹脂
シート5の開口部54は、BGA/CSP2の一面に仮
固定したとき、はんだバンプ1が露出可能なように形成
される。
各工程と本発明の実装方法における各工程との対応は、
次の様である。樹脂シート仮固定及びマウントの各工程
が、電子部品の一面と基板の一面との間のうちはんだバ
ンプ以外の部分に樹脂シートを挟み込むとともに、はん
だバンプとランド部とを接触させた状態とする工程に相
当する。
基板とを近づけるように加圧しつつ加熱することによ
り、はんだバンプをリフローさせるとともに、樹脂シー
トにおける一対の熱可塑性樹脂膜を、それぞれ電子部品
の一面及び基板の一面に接着する工程に相当する。な
お、上記第1及び第2実施形態において、樹脂シート5
を構成する熱可塑性樹脂膜52としては、ポリビニルホ
ルマール樹脂あるいはポリビニルブチラール樹脂等の可
とう性に優れたポリビニル系樹脂を採用しても良い。
第2実施形態に示した実装方法では、はんだバンプ1を
リフロー、固化した後に、または、はんだバンプ1のリ
フローと同時に、電子部品2と基板3とを近づけるよう
に外部から加圧している。そのため、加圧の手間がかか
ったり、加圧装置または加圧治具が必要となる。
ロー中に電子部品2の自重を利用して、電子部品2及び
基板3と熱可塑性樹脂膜52とを接着することで、上記
加圧の手間を省き、より生産性を向上させた実装方法を
提供するものである。なお、本実施形態の実装方法は、
上記図3及び図4を用いて説明可能であり、以下、これ
ら図3及び図4を参照して説明することとする。
意する。本実施形態では、熱硬化性樹脂板51は、上記
同様、はんだ材料と同程度の熱膨張係数(例えば20〜
40ppm/℃)を有するもので、例えば、ガラスフィ
ラーを含有したエポキシ樹脂やビスマレイミドとトリア
ジンレジンとを混合させた樹脂等を採用できる。また、
熱可塑性樹脂膜52としては、その軟化温度が80〜1
80℃のものが好ましく、例えば、ポリアミド系、ブチ
ルゴム系、熱可塑ゴム系、オレフィン系等の樹脂を採用
できる。
に、上記と同様に、樹脂シート仮固定工程及びマウント
工程を行い、BGA/CSP2の一面と基板3の一面と
の間のうちはんだバンプ1以外の部分に樹脂シート5を
挟み込むとともに、はんだバンプ1と接続ランド4とを
接触させた状態とする。
2を上側、基板3を下側にした状態ではんだバンプ1を
リフローさせる。すると、BGA/CSP2を支えてい
たはんだバンプ1が軟化して液状となる。そのため、B
GA/CSP2が下降して基板3側とは反対側の熱可塑
性樹脂膜52に接触し、BGA/CSP2の自重(例え
ば1mg/mm2以上)が樹脂シート5に印加される。
脂膜52は、軟化温度が80〜180℃のものを用いて
いるため、リフローの熱によって軟化している。そのた
め、BGA/CSP2及び基板3の各一面と熱可塑性樹
脂膜52とが、BGA/CSP2の自重を加圧源として
リフローと同時に接着される。さらに、はんだバンプ1
の溶融時に、BGA/CSP2と基板3に引っ張り力が
加わることにより、確実に接着させることができる。そ
して、はんだバンプ1の固化等を行うと、図3(d)に
示す実装構造が出来上がる。
示す様に、開口部54を有する樹脂シート5を用いた実
装方法を採用しても良い。図4(a)〜(d)に示す様
に、基板3の一面のうち接続ランド4以外の部分に、樹
脂シート5を搭載し、はんだバンプ1と接続ランド4と
を対応させつつ基板3の一面上にBGA/CSP2を搭
載する。そして、上記図3に示した例と同様に、リフロ
ー及び自重による接着を行うと、図4(e)に示す実装
構造が出来上がる。
いては、まず、基板3側に樹脂シート5を仮固定した
後、BGA/CSP2を基板3上にマウントしたが、上
記図2(b)及び(c)に示したように、樹脂シート5
が仮固定されたBGA/CSP2を基板3の一面にマウ
ントするようにしても良い。この場合も、上記同様に、
リフロー及び自重による接着を行うことができる。
熱処理工程が1回で済むこと、熱硬化性樹脂板51の支
持によるはんだ接続部の熱疲労寿命の向上、熱硬化済み
の樹脂シート5を用いることによる生産性の向上、実装
状態でのボイド発生防止、及び他の混載部品への熱的影
響の回避、リペアの可能化といった、種々の効果を奏す
る。
SP(電子部品)2の自重を加圧源として、軟化した各
熱可塑性樹脂膜52とBGA/CSP2及び基板3とが
接着される。そのため、電子部品の自重以外に外部から
の余分な荷重印加を行うことなく、実装がなされ、はん
だバンプの固化後またはリフロー中の加圧を不要とでき
るため、更に生産性の高い実装方法を実現することがで
きる。
的な実装構造は、一面側に突出して形成されたはんだバ
ンプ1を有するBGA/CSP2を、はんだバンプ1を
介して基板3の一面側に形成された接続ランド4上に接
続してなる電子部品の実装構造を提供するものである。
2と基板3との間のうちはんだバンプ1以外の領域に熱
硬化性樹脂板51を介在させ、熱硬化性樹脂板51の一
面とBGA/CSP2の一面、及び、熱硬化性樹脂樹脂
板51の他面と基板3の一面を、各々熱可塑性樹脂膜5
2によって接着したことを特徴としている。これら実装
構造は、各々上記した実装方法によって適切に形成可能
なものであり、本発明の目的に叶うものである。
に突出して形成されたはんだバンプ1を有するBGA/
CSP2を、はんだバンプ1を介して基板3の一面側に
形成された接続ランド4上に接続してなる電子部品の実
装構造において、BGA/CSP2と基板3との間のう
ちはんだバンプ1以外の領域に介在してBGA/CSP
2と基板3とを支持する樹脂シート5を提供することが
できる。
と、該樹脂シート5は、硬化済みの熱硬化性樹脂板51
の両面を一対の熱可塑性樹脂膜52で挟んでなるもので
あり、熱硬化性樹脂板51は、はんだバンプ1と同程度
の熱膨張係数を有するものである。特に、図4に示す樹
脂シート5は、図示の如く、はんだバンプ1に対応する
位置に、はんだバンプ1が収納可能な大きさで厚み方向
に貫通する開口部54が形成されていることを特徴とす
るものである。
化性樹脂板51がリジッドであるため、実装時において
取扱い性に優れ且つはんだバンプ1の高さの確保が容易
となる。また、樹脂シート5は、実装時において、はん
だバンプ1以外の部位の物理的な接続にのみ用いられる
ため、電子部品と基板との電気的接続機能(例えばシー
トに形成されたホールに導電体を埋め込んだ構成等)が
不要であり、シンプルな構成とできる。
法を示す工程図である。
す工程図である。
法を示す工程図である。
す工程図である。
板、4…接続ランド、5…樹脂シート、51…熱硬化性
樹脂板、52…熱可塑性樹脂膜、54…開口部。
Claims (8)
- 【請求項1】 一面側に突出して形成されたはんだバン
プ(1)を有する電子部品(2)を、前記はんだバンプ
を介して基板(3)の一面側に形成されたランド部
(4)上に実装するようにした電子部品の実装方法であ
って、 硬化済みの熱硬化性樹脂板(51)の両面を、一対の熱
可塑性樹脂膜(52)で挟んでなる樹脂シート(5)を
予め用意し、 前記電子部品の前記一面と前記基板の前記一面との間の
うち前記はんだバンプ以外の部分に、前記樹脂シートを
挟み込むとともに、前記はんだバンプと前記ランド部と
を接触させた状態で、前記はんだバンプを加熱してリフ
ローさせる工程と、 続いて、リフローされた前記はんだバンプを固化させる
ことにより、前記電子部品と前記基板とを電気的に接続
する工程と、 この接続された前記電子部品と前記基板とを近づけるよ
うに加圧しつつ、前記はんだバンプの溶融温度よりも低
い温度にて加熱することにより、前記はんだバンプを前
記突出方向に潰して変形させるとともに、前記樹脂シー
トにおける一対の前記熱可塑性樹脂膜を、それぞれ、前
記電子部品の前記一面及び前記基板の前記一面に接着す
る工程と、を備えることを特徴とする電子部品の実装方
法。 - 【請求項2】 一面側に突出して形成されたはんだバン
プ(1)を有する電子部品(2)を、前記はんだバンプ
を介して基板(3)の一面側に形成されたランド部
(4)上に実装するようにした電子部品の実装方法であ
って、 硬化済みの熱硬化性樹脂板(51)の両面を、一対の熱
可塑性樹脂膜(52)で挟んでなる樹脂シート(5)を
予め用意し、 前記電子部品の前記一面と前記基板の前記一面との間の
うち前記はんだバンプ以外の部分に、前記樹脂シートを
挟み込むとともに、前記はんだバンプと前記ランド部と
を接触させた状態とする工程と、 続いて、前記電子部品と前記基板とを近づけるように加
圧しつつ加熱することにより、前記はんだバンプをリフ
ローさせるとともに、前記樹脂シートにおける一対の前
記熱可塑性樹脂膜を、それぞれ、前記電子部品の前記一
面及び前記基板の前記一面に接着する工程と、を備える
ことを特徴とする電子部品の実装方法。 - 【請求項3】 前記樹脂シート(5)における一方の前
記熱可塑性樹脂膜(52)を、加圧及び加熱することに
より、前記電子部品(2)及び前記基板(3)のどちら
か一方に貼り合わせた後、前記電子部品の前記一面と前
記基板の前記一面との間のうち前記はんだバンプ(1)
以外の部分に、挟み込むようにすることを特徴とする請
求項1または2に記載の電子部品の実装方法。 - 【請求項4】 一面側に突出して形成されたはんだバン
プ(1)を有する電子部品(2)を、前記はんだバンプ
を介して基板(3)の一面側に形成されたランド部
(4)上に実装するようにした電子部品の実装方法であ
って、 硬化済みの熱硬化性樹脂板(51)の両面を、一対の熱
可塑性樹脂膜(52)で挟んでなる樹脂シート(5)を
予め用意し、 前記電子部品の前記一面と前記基板の前記一面との間の
うち前記はんだバンプ以外の部分に、前記樹脂シートを
挟み込むとともに、前記はんだバンプと前記ランド部と
を接触させた状態とする工程と、 続いて、前記電子部品を上側にした状態で前記はんだバ
ンプをリフローさせて前記電子部品の自重を前記樹脂シ
ートに印加するとともに、前記熱可塑性樹脂膜を軟化さ
せることにより、前記樹脂シートにおける一対の前記熱
可塑性樹脂膜を、それぞれ、前記電子部品の前記一面及
び前記基板の前記一面に接着する工程と、を備えること
を特徴とする電子部品の実装方法。 - 【請求項5】 一面側に突出して形成されたはんだバン
プ(1)を有する電子部品(2)を、前記はんだバンプ
を介して基板(3)の一面側に形成されたランド部
(4)上に接続してなる電子部品の実装構造において、 前記電子部品と前記基板との間のうち前記はんだバンプ
以外の領域には、熱硬化性樹脂板(51)が介在してお
り、この熱硬化性樹脂板の一面と前記電子部品の前記一
面、及び、前記熱硬化性樹脂樹脂板の他面と前記基板の
前記一面は、各々、熱可塑性樹脂膜(52)によって接
着されていることを特徴とする電子部品の実装構造。 - 【請求項6】 一面側に突出して形成されたはんだバン
プ(1)を有する電子部品(2)を、前記はんだバンプ
を介して基板(3)の一面側に形成されたランド部
(4)上に接続してなる電子部品の実装構造において、
前記電子部品と前記基板との間のうち前記はんだバンプ
以外の領域に介在して前記前記電子部品と前記基板とを
支持する樹脂シート(5)であって、 硬化済みの熱硬化性樹脂板(51)の両面を、一対の熱
可塑性樹脂膜(52)で挟んでなることを特徴とする樹
脂シート。 - 【請求項7】 前記熱硬化性樹脂板(51)は、前記は
んだバンプ(1)と同程度の熱膨張係数を有するもので
あることを特徴とする請求項6に記載の樹脂シート。 - 【請求項8】 前記はんだバンプ(1)に対応する位置
には、前記はんだバンプが収納可能な大きさで厚み方向
に貫通する開口部(54)が形成されていることを特徴
とする請求項6または7に記載の樹脂シート。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36646199A JP4016557B2 (ja) | 1999-05-19 | 1999-12-24 | 電子部品の実装構造及び実装方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11-138956 | 1999-05-19 | ||
JP13895699 | 1999-05-19 | ||
JP36646199A JP4016557B2 (ja) | 1999-05-19 | 1999-12-24 | 電子部品の実装構造及び実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001035882A true JP2001035882A (ja) | 2001-02-09 |
JP4016557B2 JP4016557B2 (ja) | 2007-12-05 |
Family
ID=26471879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36646199A Expired - Fee Related JP4016557B2 (ja) | 1999-05-19 | 1999-12-24 | 電子部品の実装構造及び実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4016557B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002075752A1 (en) * | 2001-03-16 | 2002-09-26 | Vishay Intertechnology, Inc. | Surface mounted resistor |
JP2003533870A (ja) * | 2000-03-10 | 2003-11-11 | チップパック,インク. | パッケージング構造及び方法 |
US7612450B2 (en) | 2006-06-19 | 2009-11-03 | Samsung Electronics Co., Ltd. | Semiconductor package including dummy board and method of fabricating the same |
-
1999
- 1999-12-24 JP JP36646199A patent/JP4016557B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003533870A (ja) * | 2000-03-10 | 2003-11-11 | チップパック,インク. | パッケージング構造及び方法 |
US8119450B2 (en) | 2000-03-10 | 2012-02-21 | Stats Chippac, Ltd. | Interconnecting a chip and a substrate by bonding pure metal bumps and pure metal spots |
JP4958363B2 (ja) * | 2000-03-10 | 2012-06-20 | スタッツ・チップパック・インコーポレイテッド | パッケージング構造及び方法 |
US9312150B2 (en) | 2000-03-10 | 2016-04-12 | Stats Chippac, Ltd. | Semiconductor device and method of forming a metallurgical interconnection between a chip and a substrate in a flip chip package |
WO2002075752A1 (en) * | 2001-03-16 | 2002-09-26 | Vishay Intertechnology, Inc. | Surface mounted resistor |
US6529115B2 (en) | 2001-03-16 | 2003-03-04 | Vishay Israel Ltd. | Surface mounted resistor |
US7612450B2 (en) | 2006-06-19 | 2009-11-03 | Samsung Electronics Co., Ltd. | Semiconductor package including dummy board and method of fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
JP4016557B2 (ja) | 2007-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3610999B2 (ja) | 半導体素子の実装方法 | |
JP3150347B2 (ja) | 回路基板への電子部品の実装方法及びその装置 | |
JP4809761B2 (ja) | エリアアレイデバイスを電気基板に取り付ける方法及びパターン付きアンダーフィル膜 | |
JP2011222553A (ja) | 半導体チップ内蔵配線基板及びその製造方法 | |
JP2008235527A (ja) | 部品内蔵基板の製造方法 | |
JP5459108B2 (ja) | 部品内蔵配線基板 | |
JP3881751B2 (ja) | 半導体チップの実装構造および実装方法 | |
JP4596034B2 (ja) | 電子部品モジュールの製造方法 | |
JP3705159B2 (ja) | 半導体装置の製造方法 | |
JP4998360B2 (ja) | 電子部品モジュールの製造方法 | |
JP4016557B2 (ja) | 電子部品の実装構造及び実装方法 | |
WO2006098294A1 (ja) | 電子部品の実装方法、電子部品を実装した回路基板及びその回路基板を搭載した電子機器 | |
JP2000286302A (ja) | 半導体チップ組立方法及び組立装置 | |
JP3309832B2 (ja) | 電子部品の接続構造及び接続方法 | |
JP2004363220A (ja) | 実装構造体の製造方法及び接続体 | |
JP4195541B2 (ja) | 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート | |
JP4441090B2 (ja) | プリント配線基板に半導体チップを装着する方法 | |
JP3563637B2 (ja) | 半導体装置とその製造方法 | |
JP5029587B2 (ja) | 電子部品実装構造および電子部品実装方法 | |
JP2001007503A (ja) | 電子部品の実装方法 | |
JP3923248B2 (ja) | 回路基板への電子部品の実装方法及び回路基板 | |
JP2000058597A (ja) | 電子部品実装方法 | |
JPH11340278A (ja) | 半導体装置実装用樹脂シート及びフリップチップ実装方法並びに回路基板 | |
JP3637438B2 (ja) | 配線基板の製造方法 | |
JPH11284029A (ja) | 電子部品の実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070629 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070710 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070828 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20070910 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20120928 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20130928 |
|
LAPS | Cancellation because of no payment of annual fees |