JP2001025261A - 系統連系インバータ - Google Patents
系統連系インバータInfo
- Publication number
- JP2001025261A JP2001025261A JP11188725A JP18872599A JP2001025261A JP 2001025261 A JP2001025261 A JP 2001025261A JP 11188725 A JP11188725 A JP 11188725A JP 18872599 A JP18872599 A JP 18872599A JP 2001025261 A JP2001025261 A JP 2001025261A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output current
- inverter
- component
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 系統連系インバータの交流定格出力電流の１
％以下の直流分を０．５秒以内で検出するためには電流
センサーのオフセット補正回路等を含んだ複雑で高コス
トである直流分検出回路を備えなければならない。ま
た、起動時、入力電力急変時、負荷変動時等で出力電流
が急変する場合に誤検知しやすいという課題を有してい
る。 【解決手段】 出力電流を検出するための電流検出手段
によって得られた検出電流の交流リップルを少なくする
ための積分回路と、前記積分回路によって小さくなった
出力電流の振幅を増幅するための増幅回路と、前記増幅
回路のアナログ出力電圧をアナログ−ディジタル変換器
で変換して直流分を検出するために判断するマイコンと
ＰＷＭ制御を行うフルブリッジインバータとを有する構
成することにより、小形・低コスト化にした直流分検出
回路を実現するものである。
％以下の直流分を０．５秒以内で検出するためには電流
センサーのオフセット補正回路等を含んだ複雑で高コス
トである直流分検出回路を備えなければならない。ま
た、起動時、入力電力急変時、負荷変動時等で出力電流
が急変する場合に誤検知しやすいという課題を有してい
る。 【解決手段】 出力電流を検出するための電流検出手段
によって得られた検出電流の交流リップルを少なくする
ための積分回路と、前記積分回路によって小さくなった
出力電流の振幅を増幅するための増幅回路と、前記増幅
回路のアナログ出力電圧をアナログ−ディジタル変換器
で変換して直流分を検出するために判断するマイコンと
ＰＷＭ制御を行うフルブリッジインバータとを有する構
成することにより、小形・低コスト化にした直流分検出
回路を実現するものである。
Description
【０００１】
【発明の属する技術分野】本発明は、太陽電池、燃料電
池等の入力電力を接続した負荷あるいは配電系統に適合
するように変換して、電力を供給する系統連系インバー
タの直流分流出制御に関するものである。
池等の入力電力を接続した負荷あるいは配電系統に適合
するように変換して、電力を供給する系統連系インバー
タの直流分流出制御に関するものである。
【０００２】
【従来の技術】従来から使用されている系統連系インバ
ータを図１１を使用して説明する。系統連系インバータ
は太陽電池等からなる直流電源１０を入力を受けて、負
荷または系統１１に５０Ｈｚまたは６０Ｈｚの正弦波の
交流電力を供給している。系統連系インバータは、直流
電源１０の両端に接続した平滑コンデンサ１と、コイル
２とＩＧＢＴ等のスイッチング素子３とダイオード４で
構成した昇圧コンバータ５と、ＰＷＭ制御を行うフルブ
リッジインバータ６と、昇圧コンバータ５とフルブリッ
ジインバータ６とを結合する電解コンデンサ２０によっ
て構成している。
ータを図１１を使用して説明する。系統連系インバータ
は太陽電池等からなる直流電源１０を入力を受けて、負
荷または系統１１に５０Ｈｚまたは６０Ｈｚの正弦波の
交流電力を供給している。系統連系インバータは、直流
電源１０の両端に接続した平滑コンデンサ１と、コイル
２とＩＧＢＴ等のスイッチング素子３とダイオード４で
構成した昇圧コンバータ５と、ＰＷＭ制御を行うフルブ
リッジインバータ６と、昇圧コンバータ５とフルブリッ
ジインバータ６とを結合する電解コンデンサ２０によっ
て構成している。
【０００３】
【発明が解決しようとする課題】しかしながら前記従来
の系統連系インバータは出力電流に直流分を出力しない
ように交流定格出力電流の１％以下の直流分を０．５秒
以内で検出するため電流センサーのオフセット補正回路
等を含んだ複雑で高コストな直流分検出回路となるとい
う課題を有している。また、系統連系インバータの起動
時、入力電力急変時、負荷変動時等で出力電流が急変す
る場合にハードウェアだけでの直流分検出回路では誤検
知しやすいという課題を有している。
の系統連系インバータは出力電流に直流分を出力しない
ように交流定格出力電流の１％以下の直流分を０．５秒
以内で検出するため電流センサーのオフセット補正回路
等を含んだ複雑で高コストな直流分検出回路となるとい
う課題を有している。また、系統連系インバータの起動
時、入力電力急変時、負荷変動時等で出力電流が急変す
る場合にハードウェアだけでの直流分検出回路では誤検
知しやすいという課題を有している。
【０００４】
【課題を解決するための手段】本発明はこのような従来
の構成が有している課題を解決するもので、ハードウェ
アとソフトウェアで構成することによって系統連系イン
バータの直流分検出回路の小形・低コスト化にした。ま
た、ソフトウェアで処理することによって系統連系イン
バータの起動時、入力電力急変時、負荷変動時等で出力
電流が急変する場合にも問題解決をはかっているもので
ある。
の構成が有している課題を解決するもので、ハードウェ
アとソフトウェアで構成することによって系統連系イン
バータの直流分検出回路の小形・低コスト化にした。ま
た、ソフトウェアで処理することによって系統連系イン
バータの起動時、入力電力急変時、負荷変動時等で出力
電流が急変する場合にも問題解決をはかっているもので
ある。
【０００５】
【発明の実施の形態】請求項１に記載した発明は、系統
連系インバータの出力電流を検出するための電流検出手
段と、前記電流検出手段によって得られた出力電流の交
流リップルを少なくするための積分回路と、前記積分回
路によって小さくなった出力電流の振幅を増幅するため
の増幅回路と、前記増幅回路のアナログ出力電圧をアナ
ログ−ディジタル変換器で変換して直流分を検出するた
めのマイコンと、ＰＷＭ制御を行うフルブリッジインバ
ータで系統連系インバータを実現したものである。
連系インバータの出力電流を検出するための電流検出手
段と、前記電流検出手段によって得られた出力電流の交
流リップルを少なくするための積分回路と、前記積分回
路によって小さくなった出力電流の振幅を増幅するため
の増幅回路と、前記増幅回路のアナログ出力電圧をアナ
ログ−ディジタル変換器で変換して直流分を検出するた
めのマイコンと、ＰＷＭ制御を行うフルブリッジインバ
ータで系統連系インバータを実現したものである。
【０００６】請求項２に記載した発明は、系統連系イン
バータの出力電流を検出するための電流検出手段と、前
記電流検出手段によって得られた出力電流の交流リップ
ルを少なくするための積分回路と、前記積分回路によっ
て小さくなった出力電流の振幅を増幅するための増幅回
路と、正電源で動作するアナログ−ディジタル変換器を
使用出来るようにするためのバイアス回路と、前記増幅
回路のアナログ出力電圧をアナログ−ディジタル変換器
で変換して直流分を検出するためのマイコンで系統連系
インバータの直流分検出装置を実現したものである。
バータの出力電流を検出するための電流検出手段と、前
記電流検出手段によって得られた出力電流の交流リップ
ルを少なくするための積分回路と、前記積分回路によっ
て小さくなった出力電流の振幅を増幅するための増幅回
路と、正電源で動作するアナログ−ディジタル変換器を
使用出来るようにするためのバイアス回路と、前記増幅
回路のアナログ出力電圧をアナログ−ディジタル変換器
で変換して直流分を検出するためのマイコンで系統連系
インバータの直流分検出装置を実現したものである。
【０００７】請求項３に記載した発明は、系統連系イン
バータ等から発生するノイズを除去するためのフィルタ
回路と、ＰＷＭ制御を行うフルブリッジインバータで系
統連系インバータを実現したものである。
バータ等から発生するノイズを除去するためのフィルタ
回路と、ＰＷＭ制御を行うフルブリッジインバータで系
統連系インバータを実現したものである。
【０００８】請求項４に記載した発明は、マイコンで電
流検出手段、及び、増幅回路のオフセット、バイアス回
路のバラツキ誤差を補正することで系統連系インバータ
を実現したものである。
流検出手段、及び、増幅回路のオフセット、バイアス回
路のバラツキ誤差を補正することで系統連系インバータ
を実現したものである。
【０００９】請求項５に記載した発明は、マイコンで系
統連系インバータ等から発生するノイズを除去するため
直流分検出回路から得られる直流分検出電流を１周期に
数十回サンプルして平均値処理することで系統連系イン
バータを実現したものである。
統連系インバータ等から発生するノイズを除去するため
直流分検出回路から得られる直流分検出電流を１周期に
数十回サンプルして平均値処理することで系統連系イン
バータを実現したものである。
【００１０】請求項６に記載した発明は、マイコンで系
統連系インバータの起動時、入力電力急変時、負荷変動
時等で出力電流が急変する場合に直流分検出が誤検知し
ないように直流分検出回路から得られる直流分検出電流
のｎ周期をソフトウェア処理で判断することで系統連系
インバータを実現したものである。
統連系インバータの起動時、入力電力急変時、負荷変動
時等で出力電流が急変する場合に直流分検出が誤検知し
ないように直流分検出回路から得られる直流分検出電流
のｎ周期をソフトウェア処理で判断することで系統連系
インバータを実現したものである。
【００１１】
【実施例】以下、本発明の実施例について図面を用いて
説明する。
説明する。
【００１２】（実施例１）図１は本発明の実施例１の構
成を示すブロック図である。直流分検出回路１００は系
統連系インバータの交流出力電流を検出するための電流
検出手段２０と、前記電流検出手段２０によって得られ
た交流出力電流のリップルを少なくするための抵抗３１
とコンデンサ３２で構成された積分回路３０と、前記積
分回路３０によって小さくなった交流出力電流の振幅を
増幅するためのオペアンプで構成された増幅回路４０と
を有している。そして、前記増幅回路４０のアナログ出
力電圧をアナログ−ディジタル変換器７０で変換して直
流分を検出するために判断するマイコン８０と、ＰＷＭ
制御を行うフルブリッジインバータ９０とを有してい
る。
成を示すブロック図である。直流分検出回路１００は系
統連系インバータの交流出力電流を検出するための電流
検出手段２０と、前記電流検出手段２０によって得られ
た交流出力電流のリップルを少なくするための抵抗３１
とコンデンサ３２で構成された積分回路３０と、前記積
分回路３０によって小さくなった交流出力電流の振幅を
増幅するためのオペアンプで構成された増幅回路４０と
を有している。そして、前記増幅回路４０のアナログ出
力電圧をアナログ−ディジタル変換器７０で変換して直
流分を検出するために判断するマイコン８０と、ＰＷＭ
制御を行うフルブリッジインバータ９０とを有してい
る。
【００１３】以下本実施例の動作について説明する。図
２に図１でのＶｓ、Ｖａ、Ｖｇの各電圧波形を示す。ま
ず、図２に示すようにアナログ−ディジタル変換器７０
でＶｇのピーク付近をＶｇ１、Ｖｇ２、Ｖｇ３、・・・
とサンプリングする。そして、｜（Ｖｇ１＋Ｖｇ２）／
２｜が出力電流の直流分となる。例えば図３に示すよう
にフルブリッジインバータ９０の出力電流指令値で正の
直流分を含んだ出力電流になった場合、｜（Ｖｇ１＋Ｖ
ｇ２）／２｜＞判定レベルになると直流分が発生してい
ると判断し、図３のように出力電流指令値を半波毎に変
化させて出力電流に直流分が発生しないようにする。
２に図１でのＶｓ、Ｖａ、Ｖｇの各電圧波形を示す。ま
ず、図２に示すようにアナログ−ディジタル変換器７０
でＶｇのピーク付近をＶｇ１、Ｖｇ２、Ｖｇ３、・・・
とサンプリングする。そして、｜（Ｖｇ１＋Ｖｇ２）／
２｜が出力電流の直流分となる。例えば図３に示すよう
にフルブリッジインバータ９０の出力電流指令値で正の
直流分を含んだ出力電流になった場合、｜（Ｖｇ１＋Ｖ
ｇ２）／２｜＞判定レベルになると直流分が発生してい
ると判断し、図３のように出力電流指令値を半波毎に変
化させて出力電流に直流分が発生しないようにする。
【００１４】（実施例２）図４は本発明の実施例２の構
成を示すブロック図である。系統連系インバータの直流
分検出装置の構成要素において、図１と同番号は第一の
実施例と同様のものである。５０は正電源で動作するア
ナログ−ディジタル変換器を使用出来るようにするため
のバイアス回路である。
成を示すブロック図である。系統連系インバータの直流
分検出装置の構成要素において、図１と同番号は第一の
実施例と同様のものである。５０は正電源で動作するア
ナログ−ディジタル変換器を使用出来るようにするため
のバイアス回路である。
【００１５】以下本実施例の動作について説明する。図
５に図４でのＶｓ、Ｖａ、Ｖｇの各電圧波形を示す。ま
ず、図５に示すようにアナログ−ディジタル変換器７０
でＶｇのピーク付近をＶｇ１、Ｖｇ２、Ｖｇ３、・・・
とサンプリングする。そして、｜（Ｖｇ１＋Ｖｇ２）／
２−Ｖｂａｓ｜が出力電流の直流分となる。例えば図６
に示すようにフルブリッジインバータ９０の出力電流指
令値で正の直流分を含んだ出力電流になった場合、｜
（Ｖｇ１＋Ｖｇ２）／２−Ｖｂａｓ｜＞判定レベルにな
ると直流分が発生していると判断し、図６のように出力
電流指令値を半波毎に変化させて出力電流に直流分が発
生しないようにする。
５に図４でのＶｓ、Ｖａ、Ｖｇの各電圧波形を示す。ま
ず、図５に示すようにアナログ−ディジタル変換器７０
でＶｇのピーク付近をＶｇ１、Ｖｇ２、Ｖｇ３、・・・
とサンプリングする。そして、｜（Ｖｇ１＋Ｖｇ２）／
２−Ｖｂａｓ｜が出力電流の直流分となる。例えば図６
に示すようにフルブリッジインバータ９０の出力電流指
令値で正の直流分を含んだ出力電流になった場合、｜
（Ｖｇ１＋Ｖｇ２）／２−Ｖｂａｓ｜＞判定レベルにな
ると直流分が発生していると判断し、図６のように出力
電流指令値を半波毎に変化させて出力電流に直流分が発
生しないようにする。
【００１６】（実施例３）図７は本発明の実施例３の構
成を示すブロック図である。系統連系インバータの直流
分検出装置の構成要素において、図１と同番号は第一の
実施例と同様のものである。６０は系統連系インバータ
等から発生するノイズを除去するためのフィルタ回路で
ある。
成を示すブロック図である。系統連系インバータの直流
分検出装置の構成要素において、図１と同番号は第一の
実施例と同様のものである。６０は系統連系インバータ
等から発生するノイズを除去するためのフィルタ回路で
ある。
【００１７】以下本実施例の動作について説明する。系
統連系インバータから発生するノイズ、系統１１からの
外乱ノイズは高周波であり、図２においてＶｓ、Ｖａ、
Ｖｇの電圧波形に高周波ノイズが重畳される。そこで、
抵抗６１とコンデンサ６２で構成したＬＯＷ ＰＡＳＳ
フィルタ回路でこの高周波ノイズを除去する。そして、
アナログ−ディジタル変換器７０でＶｏのピーク付近を
Ｖｏ１、Ｖｏ２、Ｖｏ３、・・・とサンプリングする。
そして、｜（Ｖｏ１＋Ｖｏ２）／２｜が出力電流の直流
分となり、出力電流指令値を半波毎に変化させて出力電
流に直流分が発生しないようにする。
統連系インバータから発生するノイズ、系統１１からの
外乱ノイズは高周波であり、図２においてＶｓ、Ｖａ、
Ｖｇの電圧波形に高周波ノイズが重畳される。そこで、
抵抗６１とコンデンサ６２で構成したＬＯＷ ＰＡＳＳ
フィルタ回路でこの高周波ノイズを除去する。そして、
アナログ−ディジタル変換器７０でＶｏのピーク付近を
Ｖｏ１、Ｖｏ２、Ｖｏ３、・・・とサンプリングする。
そして、｜（Ｖｏ１＋Ｖｏ２）／２｜が出力電流の直流
分となり、出力電流指令値を半波毎に変化させて出力電
流に直流分が発生しないようにする。
【００１８】（実施例４）本発明の実施例４の動作につ
いて図８をもとに説明する。電流検出手段、及び、増幅
回路のオフセットは系統連系インバータが起動する時、
系統リレー９がオフ状態のＶｇを直流分検出回路のオフ
セット電圧Ｖｏｓとする。これは出力電流がゼロの時の
マイコンが検出するオフセット電圧である。マイコンは
このオフセット電圧で直流分を補正する。すなわち、｜
（Ｖｇ１＋Ｖｇ２）／２−Ｖｏｓ｜が出力電流の直流分
となり、出力電流指令値を半波毎に変化させて出力電流
に直流分が発生しないようにする。
いて図８をもとに説明する。電流検出手段、及び、増幅
回路のオフセットは系統連系インバータが起動する時、
系統リレー９がオフ状態のＶｇを直流分検出回路のオフ
セット電圧Ｖｏｓとする。これは出力電流がゼロの時の
マイコンが検出するオフセット電圧である。マイコンは
このオフセット電圧で直流分を補正する。すなわち、｜
（Ｖｇ１＋Ｖｇ２）／２−Ｖｏｓ｜が出力電流の直流分
となり、出力電流指令値を半波毎に変化させて出力電流
に直流分が発生しないようにする。
【００１９】また、バイアス回路のバラツキ誤差も系統
連系インバータが起動する時、系統リレー９がオフ状態
のＶｇを補正することによって解決できる。
連系インバータが起動する時、系統リレー９がオフ状態
のＶｇを補正することによって解決できる。
【００２０】（実施例５）本発明の実施例５の動作につ
いて図９をもとに説明する。アナログ−ディジタル変換
器７０でＶｇの１周期をｎ分割してＶ１、Ｖ２、Ｖ３、
・・・、Ｖｎとサンプリングする。そして、｜（Ｖ１＋
Ｖ２＋Ｖ３＋・・・＋Ｖｎ）／ｎ｜が出力電流の直流分
となり出力電流指令値を半波毎に変化させて出力電流に
直流分が発生しないようにする。
いて図９をもとに説明する。アナログ−ディジタル変換
器７０でＶｇの１周期をｎ分割してＶ１、Ｖ２、Ｖ３、
・・・、Ｖｎとサンプリングする。そして、｜（Ｖ１＋
Ｖ２＋Ｖ３＋・・・＋Ｖｎ）／ｎ｜が出力電流の直流分
となり出力電流指令値を半波毎に変化させて出力電流に
直流分が発生しないようにする。
【００２１】このように直流分検出回路１００から得ら
れる直流分検出電流を１周期に数十回サンプルして平均
値処理することで系統連系インバータ等から発生するノ
イズを除去することができる。
れる直流分検出電流を１周期に数十回サンプルして平均
値処理することで系統連系インバータ等から発生するノ
イズを除去することができる。
【００２２】（実施例６）本発明の実施例６の動作につ
いて図１０をもとに説明する。系統連系インバータの起
動時、入力電力急変時、負荷変動時等で出力電流が急変
する場合に直流分検出が誤検知しないように直流分検出
回路１００から得られる直流分検出電流のｎ周期中ｍ周
期以上（ｎ＞ｍ）判定レベルを超えていたら出力電流の
直流分があると判断し、出力電流指令値を半波毎に変化
させて出力電流に直流分が発生しないようにする。
いて図１０をもとに説明する。系統連系インバータの起
動時、入力電力急変時、負荷変動時等で出力電流が急変
する場合に直流分検出が誤検知しないように直流分検出
回路１００から得られる直流分検出電流のｎ周期中ｍ周
期以上（ｎ＞ｍ）判定レベルを超えていたら出力電流の
直流分があると判断し、出力電流指令値を半波毎に変化
させて出力電流に直流分が発生しないようにする。
【００２３】また、直流分検出回路１００から得られる
直流分検出電流のｎ周期中（ｎ＞３）、最大値と最小値
を除いた（ｎ−２）周期を平均値処理をして直流分と
し、出力電流指令値を半波毎に変化させて出力電流に直
流分が発生しないようにする。
直流分検出電流のｎ周期中（ｎ＞３）、最大値と最小値
を除いた（ｎ−２）周期を平均値処理をして直流分と
し、出力電流指令値を半波毎に変化させて出力電流に直
流分が発生しないようにする。
【００２４】また、直流分検出回路１００から得られる
直流分検出電流のｎ周期を移動平均処理することで直流
分とし、出力電流指令値を半波毎に変化させて出力電流
に直流分が発生しないようにする。
直流分検出電流のｎ周期を移動平均処理することで直流
分とし、出力電流指令値を半波毎に変化させて出力電流
に直流分が発生しないようにする。
【００２５】
【発明の効果】請求項１に記載した発明は、系統連系イ
ンバータの出力電流を検出するための電流検出手段と、
前記電流検出手段によって得られた出力電流の交流リッ
プルを少なくするための積分回路と、前記積分回路によ
って小さくなった出力電流の振幅を増幅するための増幅
回路と、前記増幅回路のアナログ出力電圧をアナログ−
ディジタル変換器で変換して直流分を検出するためのマ
イコンとＰＷＭ制御を行うフルブリッジインバータとを
有する構成とすることにより、小形・低コスト化にした
直流分検出回路を備えた系統連系インバータを実現する
ものである。
ンバータの出力電流を検出するための電流検出手段と、
前記電流検出手段によって得られた出力電流の交流リッ
プルを少なくするための積分回路と、前記積分回路によ
って小さくなった出力電流の振幅を増幅するための増幅
回路と、前記増幅回路のアナログ出力電圧をアナログ−
ディジタル変換器で変換して直流分を検出するためのマ
イコンとＰＷＭ制御を行うフルブリッジインバータとを
有する構成とすることにより、小形・低コスト化にした
直流分検出回路を備えた系統連系インバータを実現する
ものである。
【００２６】請求項２に記載した発明は、系統連系イン
バータの出力電流を検出するための電流検出手段と、前
記電流検出手段によって得られた出力電流の交流リップ
ルを少なくするための積分回路と、前記積分回路によっ
て小さくなった出力電流の振幅を増幅するための増幅回
路と、正電源で動作するアナログ−ディジタル変換器を
使用出来るようにするためのバイアス回路と、前記増幅
回路のアナログ出力電圧をアナログ−ディジタル変換器
で変換して直流分を検出するためのマイコンと、ＰＷＭ
制御を行うフルブリッジインバータとを有する構成とす
ることにより、小形・低コスト化にした直流分検出回路
を備えた系統連系インバータを実現するものである。
バータの出力電流を検出するための電流検出手段と、前
記電流検出手段によって得られた出力電流の交流リップ
ルを少なくするための積分回路と、前記積分回路によっ
て小さくなった出力電流の振幅を増幅するための増幅回
路と、正電源で動作するアナログ−ディジタル変換器を
使用出来るようにするためのバイアス回路と、前記増幅
回路のアナログ出力電圧をアナログ−ディジタル変換器
で変換して直流分を検出するためのマイコンと、ＰＷＭ
制御を行うフルブリッジインバータとを有する構成とす
ることにより、小形・低コスト化にした直流分検出回路
を備えた系統連系インバータを実現するものである。
【００２７】請求項３に記載した発明は、系統連系イン
バータ等から発生するノイズを除去するためのフィルタ
回路を設けることで、小形・低コスト化にした直流分検
出回路を備えた系統連系インバータを実現するものであ
る。
バータ等から発生するノイズを除去するためのフィルタ
回路を設けることで、小形・低コスト化にした直流分検
出回路を備えた系統連系インバータを実現するものであ
る。
【００２８】請求項４に記載した発明は、マイコンは電
流検出手段、及び、増幅回路のオフセット、バイアス回
路のバラツキ誤差を補正することで、小形・低コスト化
にした直流分検出回路を備えた系統連系インバータを実
現するものである。
流検出手段、及び、増幅回路のオフセット、バイアス回
路のバラツキ誤差を補正することで、小形・低コスト化
にした直流分検出回路を備えた系統連系インバータを実
現するものである。
【００２９】請求項５に記載した発明は、マイコンは系
統連系インバータ等から発生するノイズを除去するため
直流分検出回路から得られる直流分検出電流を１周期に
数十回サンプルして平均値処理することで、小形・低コ
スト化にした直流分検出回路を備えた系統連系インバー
タを実現するものである。
統連系インバータ等から発生するノイズを除去するため
直流分検出回路から得られる直流分検出電流を１周期に
数十回サンプルして平均値処理することで、小形・低コ
スト化にした直流分検出回路を備えた系統連系インバー
タを実現するものである。
【００３０】請求項６に記載した発明は、マイコンは系
統連系インバータの起動時、入力電力急変時、負荷変動
時等で出力電流が急変する場合に直流分検出が誤検知し
ないように直流分検出回路から得られる直流分検出電流
のｎ周期をソフトウェア処理で判断することで、系統連
系インバータの起動時、入力電力急変時、負荷変動時等
で出力電流が急変する場合にも問題解決をはかっている
ものである。
統連系インバータの起動時、入力電力急変時、負荷変動
時等で出力電流が急変する場合に直流分検出が誤検知し
ないように直流分検出回路から得られる直流分検出電流
のｎ周期をソフトウェア処理で判断することで、系統連
系インバータの起動時、入力電力急変時、負荷変動時等
で出力電流が急変する場合にも問題解決をはかっている
ものである。
【図１】本発明の第一の実施例である系統連系インバー
タを示すブロック図
タを示すブロック図
【図２】本発明の第一の実施例である系統連系インバー
タの各種電圧波形を示す図
タの各種電圧波形を示す図
【図３】本発明の第一の実施例である系統連系インバー
タの動作を示す図
タの動作を示す図
【図４】本発明の第二の実施例である系統連系インバー
タを示すブロック図
タを示すブロック図
【図５】本発明の第二の実施例である系統連系インバー
タの各種電圧波形を示す図
タの各種電圧波形を示す図
【図６】本発明の第二の実施例である系統連系インバー
タの動作を示す図
タの動作を示す図
【図７】本発明の第三の実施例である系統連系インバー
タを示すブロック図
タを示すブロック図
【図８】本発明の第四の実施例である系統連系インバー
タの各種電圧波形を示す図
タの各種電圧波形を示す図
【図９】本発明の第五の実施例である系統連系インバー
タの動作を示す図
タの動作を示す図
【図１０】本発明の第六の実施例である系統連系インバ
ータの動作を示す図
ータの動作を示す図
【図１１】従来例である系統連系インバータを示すブロ
ック図
ック図
１ 平滑コンデンサ ２ コイル ３ スイッチング素子 ４ ダイオード ５ 昇圧コンバータ ６ フルブリッジインバータ ７ 中間段コンデンサ ８ フィルタ ９ 系統リレー １０ 直流電源 １１ 系統 １２ 直流分検出回路 ２０ 電流検出手段 ３０ 積分回路 ４０ 増幅回路 ５０ バイアス回路 ６０ フィルタ回路 ７０ アナログ−ディジタル変換器 ８０ マイコン ９０ フルブリッジインバータ １００ 直流分検出回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 奥出 隆昭 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 北泉 武 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 住吉 眞一郎 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 井崎 潔 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 佐藤 武年 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 大森 英樹 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5G066 HA13 HA30 HB05 5H007 AA04 AA12 AA17 BB07 CA01 CB05 CC12 DB02 DB12 DC02
Claims (6)
- 【請求項１】 系統連系インバータの出力電流を検出す
るための電流検出手段と、前記電流検出手段によって得
られた出力電流の交流リップルを少なくするための積分
回路と、前記積分回路によって小さくなった出力電流の
振幅を増幅するための増幅回路と、前記増幅回路のアナ
ログ出力電圧をアナログ−ディジタル変換器で変換して
直流分を検出するためのマイコンと、ＰＷＭ制御を行う
フルブリッジインバータとを有する系統連系インバー
タ。 - 【請求項２】 系統連系インバータの出力電流を検出す
るための電流検出手段と、前記電流検出手段によって得
られた出力電流の交流リップルを少なくするための積分
回路と、前記積分回路によって小さくなった出力電流の
振幅を増幅するための増幅回路と、正電源で動作するア
ナログ−ディジタル変換器を使用出来るようにするため
のバイアス回路と、前記増幅回路のアナログ出力電圧を
アナログ−ディジタル変換器で変換して直流分を検出す
るためのマイコンと、ＰＷＭ制御を行うフルブリッジイ
ンバータとを有する系統連系インバータ。 - 【請求項３】 系統連系インバータ等から発生するノイ
ズを除去するためのフィルタ回路を有する請求項１、２
に記載の系統連系インバータ。 - 【請求項４】 マイコンは電流検出手段、及び、増幅回
路のオフセット、バイアス回路のバラツキ誤差を補正す
ることを特徴とする請求項１から３のいずれか１項に記
載の系統連系インバータ。 - 【請求項５】 マイコンは系統連系インバータ等から発
生するノイズを除去するため直流分検出回路から得られ
る直流分検出電流を１周期に数十回サンプルして平均値
処理することを特徴とする請求項１から４のいずれか１
項に記載の系統連系インバータ。 - 【請求項６】 マイコンは系統連系インバータの起動
時、入力電力急変時、負荷変動時等で出力電流が急変す
る場合に直流分検出が誤検知しないように直流分検出回
路から得られる直流分検出電流のｎ周期をソフトウェア
処理で判断することを特徴とする請求項１から５のいず
れか１項に記載の系統連系インバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11188725A JP2001025261A (ja) | 1999-07-02 | 1999-07-02 | 系統連系インバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11188725A JP2001025261A (ja) | 1999-07-02 | 1999-07-02 | 系統連系インバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001025261A true JP2001025261A (ja) | 2001-01-26 |
Family
ID=16228697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11188725A Pending JP2001025261A (ja) | 1999-07-02 | 1999-07-02 | 系統連系インバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001025261A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006138783A (ja) * | 2004-11-15 | 2006-06-01 | Toyota Industries Corp | 直流電流検出装置 |
| JP2008029107A (ja) * | 2006-07-20 | 2008-02-07 | Mels Corp | 正弦波実効値検出装置、及びそれを用いた正弦波電源装置 |
| WO2012027963A1 (zh) * | 2010-08-31 | 2012-03-08 | 江苏艾索新能源股份有限公司 | 并网逆变器输出侧直流含量检测与控制电路 |
| JP2012090499A (ja) * | 2010-10-22 | 2012-05-10 | Fuji Electric Co Ltd | パワー半導体デバイスの電流検出回路 |
| JP2013059147A (ja) * | 2011-09-07 | 2013-03-28 | Mitsubishi Electric Corp | 電力変換装置 |
| WO2021234910A1 (ja) * | 2020-05-21 | 2021-11-25 | 三菱電機株式会社 | 電力変換装置 |
-
1999
- 1999-07-02 JP JP11188725A patent/JP2001025261A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006138783A (ja) * | 2004-11-15 | 2006-06-01 | Toyota Industries Corp | 直流電流検出装置 |
| JP2008029107A (ja) * | 2006-07-20 | 2008-02-07 | Mels Corp | 正弦波実効値検出装置、及びそれを用いた正弦波電源装置 |
| WO2012027963A1 (zh) * | 2010-08-31 | 2012-03-08 | 江苏艾索新能源股份有限公司 | 并网逆变器输出侧直流含量检测与控制电路 |
| JP2012090499A (ja) * | 2010-10-22 | 2012-05-10 | Fuji Electric Co Ltd | パワー半導体デバイスの電流検出回路 |
| JP2013059147A (ja) * | 2011-09-07 | 2013-03-28 | Mitsubishi Electric Corp | 電力変換装置 |
| WO2021234910A1 (ja) * | 2020-05-21 | 2021-11-25 | 三菱電機株式会社 | 電力変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7355866B2 (en) | Method of detecting phase-loss state of three-phase power supply | |
| JP4082438B2 (ja) | 電流制御形電力変換装置 | |
| US20120057382A1 (en) | Power factor correction converter | |
| JPH06253540A (ja) | 多相入力用直流電源回路 | |
| EP2834902B1 (en) | Power supply control | |
| Huber et al. | Performance comparison of three-step and six-step PWM in average-current-controlled three-phase six-switch boost PFC rectifier | |
| EP2429069B1 (en) | Electric-power apparatus | |
| JP2001025261A (ja) | 系統連系インバータ | |
| JP2001037246A5 (ja) | ||
| JP2001037246A (ja) | 系統連系インバータ | |
| US20130026834A1 (en) | Power conversion device | |
| JP2009195093A (ja) | 直流電流成分検出方法、直流電流成分検出装置、及び系統連系発電装置 | |
| JP2011199980A (ja) | インバータ装置、及び太陽光発電システム | |
| JP2001016869A (ja) | 系統連系インバータの直流分検出装置 | |
| JP4670867B2 (ja) | 電流制御形電力変換装置 | |
| JPH08107700A (ja) | インバータの出力電圧検出装置 | |
| CN101741263A (zh) | 绝缘型开关电源装置 | |
| WO2001003490A2 (en) | Apparatus for increasing the voltage utilization of three-phase pwm rectifier systems with connection between output center point and artificial mains star point | |
| JP4385931B2 (ja) | 直流電流検出装置 | |
| JP2001161069A (ja) | 電力変換器の制御装置 | |
| JP5041776B2 (ja) | インバータ装置 | |
| JP2001169567A (ja) | 系統連系インバータ | |
| CN112236931A (zh) | 电力变换装置的缺相检测装置 | |
| US11855527B1 (en) | Three-phase power factor controller implemented with single-phase power factor correction controller | |
| JPH1014244A (ja) | 電力変換装置 |