JP2001016869A - 系統連系インバータの直流分検出装置 - Google Patents
系統連系インバータの直流分検出装置Info
- Publication number
- JP2001016869A JP2001016869A JP11187266A JP18726699A JP2001016869A JP 2001016869 A JP2001016869 A JP 2001016869A JP 11187266 A JP11187266 A JP 11187266A JP 18726699 A JP18726699 A JP 18726699A JP 2001016869 A JP2001016869 A JP 2001016869A
- Authority
- JP
- Japan
- Prior art keywords
- component
- circuit
- grid
- current
- output current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/56—Power conversion systems, e.g. maximum power point trackers
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 従来の系統連系インバータの直流分検出装置
は系統連系インバータの交流定格出力電流の１％以下の
直流分を０．５秒以内で検出するため電流センサーのオ
フセット補正回路等を含んだ複雑で高コストであるとい
う課題を有している。また、系統連系インバータの起動
時、入力電力急変時、負荷変動時等で出力電流が急変す
る場合に誤検知しやすいという課題を有している。 【解決手段】 系統連系インバータの出力電流を検出す
る電流検出手段によって得られた出力電流の交流リップ
ルを少なくするため、積分回路を設け、出力電流の振幅
を増幅するための増幅回路と、前記増幅回路のアナログ
出力電圧をアナログ−ディジタル変換器で変換して直流
分を検出するために判断するマイコンとを有する構成に
することにより、小形・低コスト化にした系統連系イン
バータの直流分検出装置を実現する。
は系統連系インバータの交流定格出力電流の１％以下の
直流分を０．５秒以内で検出するため電流センサーのオ
フセット補正回路等を含んだ複雑で高コストであるとい
う課題を有している。また、系統連系インバータの起動
時、入力電力急変時、負荷変動時等で出力電流が急変す
る場合に誤検知しやすいという課題を有している。 【解決手段】 系統連系インバータの出力電流を検出す
る電流検出手段によって得られた出力電流の交流リップ
ルを少なくするため、積分回路を設け、出力電流の振幅
を増幅するための増幅回路と、前記増幅回路のアナログ
出力電圧をアナログ−ディジタル変換器で変換して直流
分を検出するために判断するマイコンとを有する構成に
することにより、小形・低コスト化にした系統連系イン
バータの直流分検出装置を実現する。
Description
【０００１】
【発明の属する技術分野】本発明は、太陽電池、燃料電
池等の入力電力を接続した負荷あるいは配電系統に適合
するように変換して、電力を供給する系統連系インバー
タの直流分検出装置に関するものである。
池等の入力電力を接続した負荷あるいは配電系統に適合
するように変換して、電力を供給する系統連系インバー
タの直流分検出装置に関するものである。
【０００２】
【従来の技術】従来から使用されている系統連系インバ
ータの直流分検出装置の一例を図１１を使用して説明す
る。系統連系インバータは太陽電池等からなる直流電源
１０を入力を受けて、負荷または系統１１に５０Ｈｚま
たは６０Ｈｚの正弦波の交流電力を供給している。系統
連系インバータは、直流電源１０の両端に接続した平滑
コンデンサ１と、コイル２とＩＧＢＴ等のスイッチング
素子３とダイオード４で構成した昇圧コンバータ５と、
ＰＷＭ制御を行うフルブリッジインバータ６と、昇圧コ
ンバータ５とフルブリッジインバータ６とを結合する電
解コンデンサ２０と、交流電力を作るフルブリッジイン
バータ６のタイミングのずれ等で生じる出力電流の直流
分を検出する直流分検出回路１２によって構成してい
る。
ータの直流分検出装置の一例を図１１を使用して説明す
る。系統連系インバータは太陽電池等からなる直流電源
１０を入力を受けて、負荷または系統１１に５０Ｈｚま
たは６０Ｈｚの正弦波の交流電力を供給している。系統
連系インバータは、直流電源１０の両端に接続した平滑
コンデンサ１と、コイル２とＩＧＢＴ等のスイッチング
素子３とダイオード４で構成した昇圧コンバータ５と、
ＰＷＭ制御を行うフルブリッジインバータ６と、昇圧コ
ンバータ５とフルブリッジインバータ６とを結合する電
解コンデンサ２０と、交流電力を作るフルブリッジイン
バータ６のタイミングのずれ等で生じる出力電流の直流
分を検出する直流分検出回路１２によって構成してい
る。
【０００３】
【発明が解決しようとする課題】しかしながら前記従来
の系統連系インバータの直流分検出装置は系統連系イン
バータの交流定格出力電流の１％以下の直流分を０．５
秒以内で検出するため電流センサーのオフセット補正回
路等を含んだ複雑で高コストであるという課題を有して
いる。また、系統連系インバータの起動時、入力電力急
変時、負荷変動時等で出力電流が急変する場合にハード
ウェアだけでの直流分検出回路では誤検知しやすいとい
う課題を有している。
の系統連系インバータの直流分検出装置は系統連系イン
バータの交流定格出力電流の１％以下の直流分を０．５
秒以内で検出するため電流センサーのオフセット補正回
路等を含んだ複雑で高コストであるという課題を有して
いる。また、系統連系インバータの起動時、入力電力急
変時、負荷変動時等で出力電流が急変する場合にハード
ウェアだけでの直流分検出回路では誤検知しやすいとい
う課題を有している。
【０００４】
【課題を解決するための手段】本発明はこのような従来
の構成が有している課題を解決するもので、ハードウェ
アとソフトウェアで構成することによって系統連系イン
バータの直流分検出装置の小形・低コスト化にした。ま
た、ソフトウェアで処理することによって系統連系イン
バータの起動時、入力電力急変時、負荷変動時等で出力
電流が急変する場合にも問題解決をはかっているもので
ある。
の構成が有している課題を解決するもので、ハードウェ
アとソフトウェアで構成することによって系統連系イン
バータの直流分検出装置の小形・低コスト化にした。ま
た、ソフトウェアで処理することによって系統連系イン
バータの起動時、入力電力急変時、負荷変動時等で出力
電流が急変する場合にも問題解決をはかっているもので
ある。
【０００５】
【発明の実施の形態】請求項１に記載した発明は、系統
連系インバータの出力電流を検出するための電流検出手
段と、前記電流検出手段によって得られた出力電流の交
流リップルを少なくするための積分回路と、前記積分回
路によって小さくなった出力電流の振幅を増幅するため
の増幅回路と、前記増幅回路のアナログ出力電圧をアナ
ログ−ディジタル変換器で変換して直流分を検出するた
めに判断するマイコンで系統連系インバータの直流分検
出装置を実現したものである。
連系インバータの出力電流を検出するための電流検出手
段と、前記電流検出手段によって得られた出力電流の交
流リップルを少なくするための積分回路と、前記積分回
路によって小さくなった出力電流の振幅を増幅するため
の増幅回路と、前記増幅回路のアナログ出力電圧をアナ
ログ−ディジタル変換器で変換して直流分を検出するた
めに判断するマイコンで系統連系インバータの直流分検
出装置を実現したものである。
【０００６】請求項２に記載した発明は、系統連系イン
バータの出力電流を検出するための電流検出手段と、前
記電流検出手段によって得られた出力電流の交流リップ
ルを少なくするための積分回路と、前記積分回路によっ
て小さくなった出力電流の振幅を増幅するための増幅回
路と、正電源で動作するアナログ−ディジタル変換器を
使用出来るようにするためのバイアス回路と、前記増幅
回路のアナログ出力電圧をアナログ−ディジタル変換器
で変換して直流分を検出するために判断するマイコンで
系統連系インバータの直流分検出装置を実現したもので
ある。
バータの出力電流を検出するための電流検出手段と、前
記電流検出手段によって得られた出力電流の交流リップ
ルを少なくするための積分回路と、前記積分回路によっ
て小さくなった出力電流の振幅を増幅するための増幅回
路と、正電源で動作するアナログ−ディジタル変換器を
使用出来るようにするためのバイアス回路と、前記増幅
回路のアナログ出力電圧をアナログ−ディジタル変換器
で変換して直流分を検出するために判断するマイコンで
系統連系インバータの直流分検出装置を実現したもので
ある。
【０００７】請求項３に記載した発明は、系統連系イン
バータ等から発生するノイズを除去するためのフィルタ
回路で系統連系インバータの直流分検出装置を実現した
ものである。
バータ等から発生するノイズを除去するためのフィルタ
回路で系統連系インバータの直流分検出装置を実現した
ものである。
【０００８】請求項４に記載した発明は、電流検出手段
の検出誤差あるいは増幅回路のオフセット誤差あるいは
バイアス回路のバラツキ誤差を補正することで系統連系
インバータの直流分検出装置を実現したものである。
の検出誤差あるいは増幅回路のオフセット誤差あるいは
バイアス回路のバラツキ誤差を補正することで系統連系
インバータの直流分検出装置を実現したものである。
【０００９】請求項５に記載した発明は、系統連系イン
バータ等から発生するノイズを除去するため直流分検出
回路から得られる直流分検出電流を１周期に８回以上サ
ンプルして平均値処理することで系統連系インバータの
直流分検出装置を実現したものである。
バータ等から発生するノイズを除去するため直流分検出
回路から得られる直流分検出電流を１周期に８回以上サ
ンプルして平均値処理することで系統連系インバータの
直流分検出装置を実現したものである。
【００１０】請求項６に記載した発明は、マイコンは系
統連系インバータの起動時あるいは入力電力急変時ある
いは負荷変動時等で出力電流が急変する場合において、
直流分検出が誤検知しないように直流分検出回路から得
られる直流分検出電流のｎ周期をソフトウェア処理で判
断することで系統連系インバータの直流分検出装置を実
現したものである。
統連系インバータの起動時あるいは入力電力急変時ある
いは負荷変動時等で出力電流が急変する場合において、
直流分検出が誤検知しないように直流分検出回路から得
られる直流分検出電流のｎ周期をソフトウェア処理で判
断することで系統連系インバータの直流分検出装置を実
現したものである。
【００１１】
【実施例】（実施例１）以下、本発明の第１の実施例に
ついて説明する。図１は本実施例の構成を示すブロック
図である。直流分検出回路１００は系統連系インバータ
の交流出力電流を検出するための電流検出手段２０と、
前記電流検出手段２０によって得られた交流出力電流の
リップルを少なくするための抵抗３１とコンデンサ３２
で構成された積分回路３０と、前記積分回路３０によっ
て小さくなった交流出力電流の振幅を増幅するためのオ
ペアンプで構成された増幅回路４０とを有している。そ
して、前記増幅回路４０のアナログ出力電圧をアナログ
−ディジタル変換器７０で変換して直流分を検出するた
めに判断するマイコン８０とを有している。
ついて説明する。図１は本実施例の構成を示すブロック
図である。直流分検出回路１００は系統連系インバータ
の交流出力電流を検出するための電流検出手段２０と、
前記電流検出手段２０によって得られた交流出力電流の
リップルを少なくするための抵抗３１とコンデンサ３２
で構成された積分回路３０と、前記積分回路３０によっ
て小さくなった交流出力電流の振幅を増幅するためのオ
ペアンプで構成された増幅回路４０とを有している。そ
して、前記増幅回路４０のアナログ出力電圧をアナログ
−ディジタル変換器７０で変換して直流分を検出するた
めに判断するマイコン８０とを有している。
【００１２】以下本実施例の動作について説明する。図
２に図１でのＶｓ、Ｖａ、Ｖｇの各電圧波形を示す。ま
ず、図２に示すようにアナログ−ディジタル変換器７０
でＶｇのピーク付近をＶｇ１、Ｖｇ２、Ｖｇ３、・・・
とサンプリングする。そして、｜（Ｖｇ１＋Ｖｇ２）／
２｜が出力電流の直流分となる。例えば図３に示すよう
に正の直流分を含んだ出力電流の場合、｜（Ｖｇ１＋Ｖ
ｇ２）／２｜＞判定レベルになると直流分が発生してい
ると判断する。
２に図１でのＶｓ、Ｖａ、Ｖｇの各電圧波形を示す。ま
ず、図２に示すようにアナログ−ディジタル変換器７０
でＶｇのピーク付近をＶｇ１、Ｖｇ２、Ｖｇ３、・・・
とサンプリングする。そして、｜（Ｖｇ１＋Ｖｇ２）／
２｜が出力電流の直流分となる。例えば図３に示すよう
に正の直流分を含んだ出力電流の場合、｜（Ｖｇ１＋Ｖ
ｇ２）／２｜＞判定レベルになると直流分が発生してい
ると判断する。
【００１３】（実施例２）以下、本発明の第２の実施例
について説明する。図４は本実施例の構成を示すブロッ
ク図である。系統連系インバータの直流分検出装置の構
成要素において、図１と同番号は第一の実施例と同様の
ものである。５０は正電源で動作するアナログ−ディジ
タル変換器を使用出来るようにするためのバイアス回路
である。
について説明する。図４は本実施例の構成を示すブロッ
ク図である。系統連系インバータの直流分検出装置の構
成要素において、図１と同番号は第一の実施例と同様の
ものである。５０は正電源で動作するアナログ−ディジ
タル変換器を使用出来るようにするためのバイアス回路
である。
【００１４】以下本実施例の動作について説明する。図
５に図４でのＶｓ、Ｖａ、Ｖｇの各電圧波形を示す。ま
ず、図５に示すようにアナログ−ディジタル変換器７０
でＶｇのピーク付近をＶｇ１、Ｖｇ２、Ｖｇ３、・・・
とサンプリングする。そして、｜（Ｖｇ１＋Ｖｇ２）／
２−Ｖｂａｓ｜が出力電流の直流分となる。例えば図６
に示すように正の直流分を含んだ出力電流の場合、｜
（Ｖｇ１＋Ｖｇ２）／２−Ｖｂａｓ｜＞判定レベルにな
ると直流分が発生していると判断する。
５に図４でのＶｓ、Ｖａ、Ｖｇの各電圧波形を示す。ま
ず、図５に示すようにアナログ−ディジタル変換器７０
でＶｇのピーク付近をＶｇ１、Ｖｇ２、Ｖｇ３、・・・
とサンプリングする。そして、｜（Ｖｇ１＋Ｖｇ２）／
２−Ｖｂａｓ｜が出力電流の直流分となる。例えば図６
に示すように正の直流分を含んだ出力電流の場合、｜
（Ｖｇ１＋Ｖｇ２）／２−Ｖｂａｓ｜＞判定レベルにな
ると直流分が発生していると判断する。
【００１５】（実施例３）以下、本発明の第３の実施例
について説明する。図７は本実施例の構成を示すブロッ
ク図である。系統連系インバータの直流分検出装置の構
成要素において、図１と同番号は第一の実施例と同様の
ものである。６０は系統連系インバータ等から発生する
ノイズを除去するためのフィルタ回路である。
について説明する。図７は本実施例の構成を示すブロッ
ク図である。系統連系インバータの直流分検出装置の構
成要素において、図１と同番号は第一の実施例と同様の
ものである。６０は系統連系インバータ等から発生する
ノイズを除去するためのフィルタ回路である。
【００１６】以下本実施例の動作について説明する。系
統連系インバータから発生するノイズ、系統１１からの
外乱ノイズは高周波であり、図２においてＶｓ、Ｖａ、
Ｖｇの電圧波形に高周波ノイズが重畳される。そこで、
抵抗６１とコンデンサ６２で構成したＬＯＷＰＡＳＳフ
ィルタ回路でこの高周波ノイズを除去する。そして、ア
ナログ−ディジタル変換器７０でＶｏのピーク付近をＶ
ｏ１、Ｖｏ２、Ｖｏ３、・・・とサンプリングする。そ
して、｜（Ｖｏ１＋Ｖｏ２）／２｜が出力電流の直流分
となる。
統連系インバータから発生するノイズ、系統１１からの
外乱ノイズは高周波であり、図２においてＶｓ、Ｖａ、
Ｖｇの電圧波形に高周波ノイズが重畳される。そこで、
抵抗６１とコンデンサ６２で構成したＬＯＷＰＡＳＳフ
ィルタ回路でこの高周波ノイズを除去する。そして、ア
ナログ−ディジタル変換器７０でＶｏのピーク付近をＶ
ｏ１、Ｖｏ２、Ｖｏ３、・・・とサンプリングする。そ
して、｜（Ｖｏ１＋Ｖｏ２）／２｜が出力電流の直流分
となる。
【００１７】（実施例４）以下、本発明の第４の実施例
について図８をもとに説明する。電流検出手段、及び、
増幅回路のオフセットは系統連系インバータが起動する
時、系統リレー９がオフ状態のＶｇを直流分検出回路の
オフセット電圧Ｖｏｓとする。これは出力電流がゼロの
時のマイコンが検出するオフセット電圧である。このオ
フセット電圧で直流分を補正する。すなわち、｜（Ｖｇ
１＋Ｖｇ２）／２−Ｖｏｓ｜が出力電流の直流分とな
る。
について図８をもとに説明する。電流検出手段、及び、
増幅回路のオフセットは系統連系インバータが起動する
時、系統リレー９がオフ状態のＶｇを直流分検出回路の
オフセット電圧Ｖｏｓとする。これは出力電流がゼロの
時のマイコンが検出するオフセット電圧である。このオ
フセット電圧で直流分を補正する。すなわち、｜（Ｖｇ
１＋Ｖｇ２）／２−Ｖｏｓ｜が出力電流の直流分とな
る。
【００１８】また、バイアス回路のバラツキ誤差も系統
連系インバータが起動する時、系統リレー９がオフ状態
のＶｇを補正することによって解決できる。
連系インバータが起動する時、系統リレー９がオフ状態
のＶｇを補正することによって解決できる。
【００１９】（実施例５）以下、本発明の第５の実施例
について図９をもとに説明する。アナログ−ディジタル
変換器７０でＶｇの１周期をｎ分割してＶ１、Ｖ２、Ｖ
３、・・・、Ｖｎ（ｎは８以上）とサンプリングする。
そして、｜（Ｖ１＋Ｖ２＋Ｖ３＋・・・＋Ｖｎ）／ｎ｜
が出力電流の直流分となる。ｎを８以上にしたのは波形
の変化を捉えるために必要なサンプル数である。このよ
うに直流分検出回路１００から得られる直流分検出電流
を１周期に８回以上サンプルして平均値処理することで
系統連系インバータ等から発生するノイズを除去するこ
とができる。
について図９をもとに説明する。アナログ−ディジタル
変換器７０でＶｇの１周期をｎ分割してＶ１、Ｖ２、Ｖ
３、・・・、Ｖｎ（ｎは８以上）とサンプリングする。
そして、｜（Ｖ１＋Ｖ２＋Ｖ３＋・・・＋Ｖｎ）／ｎ｜
が出力電流の直流分となる。ｎを８以上にしたのは波形
の変化を捉えるために必要なサンプル数である。このよ
うに直流分検出回路１００から得られる直流分検出電流
を１周期に８回以上サンプルして平均値処理することで
系統連系インバータ等から発生するノイズを除去するこ
とができる。
【００２０】（実施例６）以下、本発明の第六の実施例
について図１０をもとに説明する。マイコンは系統連系
インバータの起動時あるいは入力電力急変時あるいは負
荷変動時等で出力電流が急変する場合において、直流分
検出が誤検知しないように直流分検出回路１００から得
られる直流分検出電流のｎ周期中ｍ周期以上（ｎ＞ｍ）
判定レベルを超えていたら出力電流の直流分があると判
断する。
について図１０をもとに説明する。マイコンは系統連系
インバータの起動時あるいは入力電力急変時あるいは負
荷変動時等で出力電流が急変する場合において、直流分
検出が誤検知しないように直流分検出回路１００から得
られる直流分検出電流のｎ周期中ｍ周期以上（ｎ＞ｍ）
判定レベルを超えていたら出力電流の直流分があると判
断する。
【００２１】また、直流分検出回路１００から得られる
直流分検出電流のｎ周期中（ｎ＞３）、最大値と最小値
を除いた（ｎ−２）周期を平均値処理をして直流分とす
る。
直流分検出電流のｎ周期中（ｎ＞３）、最大値と最小値
を除いた（ｎ−２）周期を平均値処理をして直流分とす
る。
【００２２】また、直流分検出回路１００から得られる
直流分検出電流のｎ周期を移動平均処理することで直流
分とする。
直流分検出電流のｎ周期を移動平均処理することで直流
分とする。
【００２３】
【発明の効果】請求項１に記載した発明は、系統連系イ
ンバータの出力電流を検出するための電流検出手段と、
前記電流検出手段によって得られた出力電流の交流リッ
プルを少なくするための積分回路と、前記積分回路によ
って小さくなった出力電流の振幅を増幅するための増幅
回路と、前記増幅回路のアナログ出力電圧をアナログ−
ディジタル変換器で変換して直流分を検出するために判
断するマイコンとを有する構成とすることにより、小形
・低コスト化にした系統連系インバータの直流分検出装
置を実現するものである。
ンバータの出力電流を検出するための電流検出手段と、
前記電流検出手段によって得られた出力電流の交流リッ
プルを少なくするための積分回路と、前記積分回路によ
って小さくなった出力電流の振幅を増幅するための増幅
回路と、前記増幅回路のアナログ出力電圧をアナログ−
ディジタル変換器で変換して直流分を検出するために判
断するマイコンとを有する構成とすることにより、小形
・低コスト化にした系統連系インバータの直流分検出装
置を実現するものである。
【００２４】請求項２に記載した発明は、系統連系イン
バータの出力電流を検出するための電流検出手段と、前
記電流検出手段によって得られた出力電流の交流リップ
ルを少なくするための積分回路と、前記積分回路によっ
て小さくなった出力電流の振幅を増幅するための増幅回
路と、正電源で動作するアナログ−ディジタル変換器を
使用出来るようにするためのバイアス回路と、前記増幅
回路のアナログ出力電圧をアナログ−ディジタル変換器
で変換して直流分を検出するために判断するマイコンと
を有する構成とすることにより、小形・低コスト化にし
た系統連系インバータの直流分検出装置を実現するもの
である。
バータの出力電流を検出するための電流検出手段と、前
記電流検出手段によって得られた出力電流の交流リップ
ルを少なくするための積分回路と、前記積分回路によっ
て小さくなった出力電流の振幅を増幅するための増幅回
路と、正電源で動作するアナログ−ディジタル変換器を
使用出来るようにするためのバイアス回路と、前記増幅
回路のアナログ出力電圧をアナログ−ディジタル変換器
で変換して直流分を検出するために判断するマイコンと
を有する構成とすることにより、小形・低コスト化にし
た系統連系インバータの直流分検出装置を実現するもの
である。
【００２５】請求項３に記載した発明は、系統連系イン
バータ等から発生するノイズを除去するためのフィルタ
回路を設けることで、小形・低コスト化にした系統連系
インバータの直流分検出装置を実現するものである。
バータ等から発生するノイズを除去するためのフィルタ
回路を設けることで、小形・低コスト化にした系統連系
インバータの直流分検出装置を実現するものである。
【００２６】請求項４に記載した発明は、電流検出手段
の検出誤差あるいは増幅回路のオフセット誤差あるいは
バイアス回路のバラツキ誤差を補正することで、小形・
低コスト化にした系統連系インバータの直流分検出装置
を実現するものである。
の検出誤差あるいは増幅回路のオフセット誤差あるいは
バイアス回路のバラツキ誤差を補正することで、小形・
低コスト化にした系統連系インバータの直流分検出装置
を実現するものである。
【００２７】請求項５に記載した発明は、系統連系イン
バータ等から発生するノイズを除去するため直流分検出
回路から得られる直流分検出電流を１周期に８回以上サ
ンプルして平均値処理することで、小形・低コスト化に
した系統連系インバータの直流分検出装置を実現するも
のである。
バータ等から発生するノイズを除去するため直流分検出
回路から得られる直流分検出電流を１周期に８回以上サ
ンプルして平均値処理することで、小形・低コスト化に
した系統連系インバータの直流分検出装置を実現するも
のである。
【００２８】請求項６に記載した発明は、マイコンは系
統連系インバータの起動時あるいは入力電力急変時ある
いは負荷変動時等で出力電流が急変する場合において、
直流分検出が誤検知しないように直流分検出回路から得
られる直流分検出電流のｎ周期をソフトウェア処理で判
断することで、系統連系インバータの起動時、入力電力
急変時、負荷変動時等で出力電流が急変する場合にも問
題解決をはかっているものである。
統連系インバータの起動時あるいは入力電力急変時ある
いは負荷変動時等で出力電流が急変する場合において、
直流分検出が誤検知しないように直流分検出回路から得
られる直流分検出電流のｎ周期をソフトウェア処理で判
断することで、系統連系インバータの起動時、入力電力
急変時、負荷変動時等で出力電流が急変する場合にも問
題解決をはかっているものである。
【図１】本発明の第一の実施例である系統連系インバー
タの直流分検出装置を示すブロック図
タの直流分検出装置を示すブロック図
【図２】本発明の第一の実施例である系統連系インバー
タの直流分検出装置の各種電圧波形を示す図
タの直流分検出装置の各種電圧波形を示す図
【図３】本発明の第一の実施例である系統連系インバー
タの直流分検出装置の動作を示す図
タの直流分検出装置の動作を示す図
【図４】本発明の第二の実施例である系統連系インバー
タの直流分検出装置を示すブロック図
タの直流分検出装置を示すブロック図
【図５】本発明の第二の実施例である系統連系インバー
タの直流分検出装置の各種電圧波形を示す図
タの直流分検出装置の各種電圧波形を示す図
【図６】本発明の第二の実施例である系統連系インバー
タの直流分検出装置の動作を示す図
タの直流分検出装置の動作を示す図
【図７】本発明の第三の実施例である系統連系インバー
タの直流分検出装置を示すブロック図
タの直流分検出装置を示すブロック図
【図８】本発明の第四の実施例である系統連系インバー
タの直流分検出装置の各種電圧波形を示す図
タの直流分検出装置の各種電圧波形を示す図
【図９】本発明の第五の実施例である系統連系インバー
タの直流分検出装置の動作を示す図
タの直流分検出装置の動作を示す図
【図１０】本発明の第六の実施例である系統連系インバ
ータの直流分検出装置の動作を示す図
ータの直流分検出装置の動作を示す図
【図１１】従来例である系統連系インバータの直流分検
出装置を示すブロック図
出装置を示すブロック図
１ 平滑コンデンサ ２ コイル ３ スイッチング素子 ４ ダイオード ５ 昇圧コンバータ ６ フルブリッジインバータ ７ 中間段コンデンサ ８ フィルタ ９ 系統リレー １０ 直流電源 １１ 系統 １２ 直流分検出回路 ２０ 電流検出手段 ３０ 積分回路 ４０ 増幅回路 ５０ バイアス回路 ６０ フィルタ回路 ７０ アナログ−ディジタル変換器 ８０ マイコン １００ 直流分検出回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 奥出 隆昭 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 北泉 武 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 住吉 眞一郎 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 井崎 潔 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 佐藤 武年 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 大森 英樹 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5G066 HA13 HA30 HB05 5H007 AA04 AA12 AA17 BB07 CA01 CC03 CC12 DB02 DB12 DC02
Claims (6)
- 【請求項１】 系統連系インバータの出力電流を検出す
るための電流検出手段と、前記電流検出手段によって得
られた出力電流の交流リップルを少なくするための積分
回路と、前記積分回路によって小さくなった出力電流の
振幅を増幅するための増幅回路と、前記増幅回路のアナ
ログ出力電圧をアナログ−ディジタル変換器で変換して
直流分を検出するために判断するマイコンとを有する系
統連系インバータの直流分検出装置。 - 【請求項２】 系統連系インバータの出力電流を検出す
るための電流検出手段と、前記電流検出手段によって得
られた出力電流の交流リップルを少なくするための積分
回路と、前記積分回路によって小さくなった出力電流の
振幅を増幅するための増幅回路と、正電源で動作するア
ナログ−ディジタル変換器を使用出来るようにするため
のバイアス回路と、前記増幅回路のアナログ出力電圧を
アナログ−ディジタル変換器で変換して直流分を検出す
るために判断するマイコンとを有する系統連系インバー
タの直流分検出装置。 - 【請求項３】 系統連系インバータ等から発生するノイ
ズを除去するためのフィルタ回路を有する請求項１、２
記載の系統連系インバータの直流分検出装置。 - 【請求項４】 電流検出手段の検出誤差あるいは増幅回
路のオフセット誤差あるいはバイアス回路のバラツキ誤
差を補正する誤差補正手段を有する請求項１、２、３記
載の系統連系インバータの直流分検出装置。 - 【請求項５】 系統連系インバータ等から発生するノイ
ズを除去するため直流分検出回路から得られる直流分検
出電流を１周期に８回以上サンプルして平均値処理する
ことを特徴とする請求項１、２、３、４記載の系統連系
インバータの直流分検出装置。 - 【請求項６】 マイコンは系統連系インバータの起動時
あるいは入力電力急変時あるいは負荷変動時等で出力電
流が急変する場合において、直流分検出が誤検知しない
ように直流分検出回路から得られる直流分検出電流のｎ
周期をソフトウェア処理で判断することを特徴とする請
求項１、２、３、４、５記載の系統連系インバータの直
流分検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11187266A JP2001016869A (ja) | 1999-07-01 | 1999-07-01 | 系統連系インバータの直流分検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11187266A JP2001016869A (ja) | 1999-07-01 | 1999-07-01 | 系統連系インバータの直流分検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001016869A true JP2001016869A (ja) | 2001-01-19 |
Family
ID=16202985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11187266A Pending JP2001016869A (ja) | 1999-07-01 | 1999-07-01 | 系統連系インバータの直流分検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001016869A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101470899B1 (ko) * | 2013-07-18 | 2014-12-09 | 금비전자(주) | 무변압기형 계통 연계 인버터의 직류분 검출장치 및 그 검출방법 |
-
1999
- 1999-07-01 JP JP11187266A patent/JP2001016869A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101470899B1 (ko) * | 2013-07-18 | 2014-12-09 | 금비전자(주) | 무변압기형 계통 연계 인버터의 직류분 검출장치 및 그 검출방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7355866B2 (en) | Method of detecting phase-loss state of three-phase power supply | |
| JP4896150B2 (ja) | 電子式電力量計 | |
| US8232780B2 (en) | Power factor correction converter | |
| CN108226839B (zh) | 一种变换器、霍尔传感器的异常检测方法及装置 | |
| CN112511026B (zh) | 一种h桥逆变系统及其死区补偿装置 | |
| JP2001037246A5 (ja) | ||
| JP2001037246A (ja) | 系統連系インバータ | |
| JP2001025261A (ja) | 系統連系インバータ | |
| JP2011199980A (ja) | インバータ装置、及び太陽光発電システム | |
| JP2001016869A (ja) | 系統連系インバータの直流分検出装置 | |
| CN115459581A (zh) | 功率因数校正控制装置、方法及焊机电源 | |
| JP4487354B2 (ja) | 系統連系インバータ | |
| CN111669042B (zh) | Crm升压型pfc变换器改进恒导通时间控制方法及控制电路 | |
| JP4385931B2 (ja) | 直流電流検出装置 | |
| US20120013312A1 (en) | Power Control Device and Method thereof | |
| JP2018166376A (ja) | スイッチング電源装置及びその制御方法 | |
| JP4003501B2 (ja) | 三相ｐｗｍ整流器の制御装置 | |
| US6765516B1 (en) | Method and apparatus for root-mean-square converter output signal processing | |
| JP5041776B2 (ja) | インバータ装置 | |
| CN112236931A (zh) | 电力变换装置的缺相检测装置 | |
| JP5293554B2 (ja) | 電力変換装置 | |
| CN217689153U (zh) | 一种应用于模数转换器的电压采样电路 | |
| KR20050008455A (ko) | 인버터 장치의 제어장치 | |
| CN213780307U (zh) | 一种电机残压检测装置 | |
| JP4349068B2 (ja) | マトリクスコンバータシステム |