JP2001037246A

JP2001037246A - 系統連系インバータ

Info

Publication number: JP2001037246A
Application number: JP11211659A
Authority: JP
Inventors: Shinichiro Sumiyoshi; 眞一郎住吉; Takeshi Kitaizumi; 武北泉; Takaaki Okude; 隆昭奥出; Tadashi Sadahira; 匡史貞平; Kiyoshi Izaki; 潔井崎; Masaharu Ohashi; 正治大橋; Taketoshi Sato; 武年佐藤; Hideki Omori; 英樹大森
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1999-07-27
Filing date: 1999-07-27
Publication date: 2001-02-09
Anticipated expiration: 2019-07-27
Also published as: JP4379959B2

Abstract

(57)【要約】【課題】従来の構成の系統連系インバータは、系統の
電源が停電したときに、商用周波数の正弦波の電圧を供
給することが困難であるという課題を有している。【解決手段】４個のスイッチング素子Ｑ１〜Ｑ４の駆
動をヒステリシス制御を実行するコンパレータ１４によ
って行うようにして、自立運転時にも正確な正弦波の電
圧を供給できる系統連系インバータとしている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、太陽電池、燃料電
池等の直流電力を商用周波数の交流に変換して電力系統
に連系する系統連系インバータに関するものである。

【０００２】

【従来の技術】図１０は、従来使用している系統連系イ
ンバータの構成を示す接続図である。この系統連系イン
バータは、直流電源１と、昇圧コンバータ２と、中間段
コンデンサ３と、ハーフブリッジインバータ４及び５
と、出力から高周波リップルを除去する限流コイル６
と、出力コンデンサ７とを備えている。直流電源１に
は、太陽電池或いは燃料電池を使用している。

【０００３】以上の構成で、直流電源１の出力を昇圧コ
ンバータ２によって高周波の高電圧に変換し、ハーフブ
リッジインバータ４及び５が構成している４個のスイッ
チング素子によって商用周波数の正弦波交流に変換し
て、限流コイル６と出力コンデンサ７を介して系統１０
に出力しているものである。

【０００４】

【発明が解決しようとする課題】前記従来の構成の系統
連系インバータは、系統の電源が停電したときに、商用
周波数の正弦波の電圧を供給することが困難であるとい
う課題を有している。

【０００５】すなわち、従来の構成の系統連系インバー
タは、限流コイル６に流れる電流を電流検出手段１２に
よって検出し、この電流の波形を正弦波発生手段１３が
発生する正弦波信号と比較して、この差を補正するよう
に４個のスイッチング素子を駆動しているものである。
停電時には、限流コイル６に流れる電流が停電時に接続
されている負荷の種類によって大きく変動するために、
前記正弦波信号との差を補正するという制御を実行する
ことは困難となるものである。

【０００６】

【課題を解決するための手段】本発明は、４個のスイッ
チング素子の駆動をヒステリシス制御を実行するコンパ
レータによって行うようにして、自立運転時にも正確な
正弦波の電圧を供給できる系統連系インバータとしてい
る。

【０００７】

【発明の実施の形態】請求項１に記載した発明は、４個
のスイッチング素子の駆動をヒステリシス制御を実行す
るコンパレータによって行うようにして、自立運転時に
も正確な正弦波の電圧を供給できる系統連系インバータ
としている。

【０００８】請求項２に記載した発明は、出力電圧検知
手段が可変抵抗を有するものとして、分圧比を補正する
ようにして、特に直流成分や偶数次の歪み成分を低減し
た正弦波形の電流を供給できる系統連系インバータとし
ている。

【０００９】請求項３に記載した発明は、入力電圧検知
手段が検知する入力電圧が高いときは積分時定数を大き
くして動作周波数を下げ、入力電圧が低いときは積分時
定数を小さくして動作周波数を上げて、入力電圧の変化
に対して動作周波数の範囲を限定でき、小型化が可能な
系統連系インバータとしている。

【００１０】請求項４に記載した発明は、４個のスイッ
チング素子を駆動するコンパレータが、入力電圧検知手
段が検知する入力電圧と、出力電圧検知手段が検知する
出力電圧に応じてヒステリシス幅を調整するようにし
て、インバータの損失を低く抑え、小型化が可能な系統
連系インバータとしている。

【００１１】請求項５に記載した発明は、出力電流の最
大値を検出する出力電流検出手段を備えて、インバータ
の自立運転中に出力電流検出手段の検出値が一定値を越
えた場合には、正弦波発生手段が発生する正弦波信号の
絶対値のピーク付近のみの振幅を一定値以下に制限する
ように制御して、モータ負荷が接続されても素子が破壊
することなく安全に動作できる系統連系インバータとし
ている。

【００１２】請求項６に記載した発明は、出力電圧波形
検知手段が検知した波形の正弦波に対する誤差を検出す
る正弦波誤差検出手段が検出した誤差を補正指令値発生
手段が補正するようにして、確実に正弦波形の出力を得
ることができ、接続している機器が誤動作を起こす可能
性の低い系統連系インバータとしている。

【００１３】

【実施例】（実施例１）以下、本発明の第１の実施例に
ついて説明する。図１は本実施例の構成を示すブロック
図である。本実施例の系統連系インバータは、太陽電池
や燃料電池によって構成している直流電源１を入力とし
て使用し、この直流電源１から供給された電力を商用周
波数の交流に変換して、自立リレー８または系統リレー
９を介して系統１０に出力するものである。

【００１４】直流電源１に接続している昇圧コンバータ
２は、直流電源１から供給された電圧を系統１０の電圧
より高い電圧に高周波で昇圧する。昇圧コンバータ２に
接続している中間段コンデンサ３は、数１００μＦ程度
以下の容量を有するものを使用しており、昇圧された電
圧に含まれている高周波成分を除去するように作用す
る。２個のスイッチング素子Ｑ１、Ｑ２によって構成し
ているハーフブリッジインバータ４は、前記中間段コン
デンサ３から入力されている入力電圧が系統１０の電圧
に比べて低い領域ではこの電圧を降圧するように作用す
る。また、２個のスイッチング素子Ｑ３、Ｑ４によって
構成しているハーフブリッジインバータ５は、前記ハー
フブリッジインバータ４が出力する出力電圧の極性を正
負に切り換えるように作用している。限流コイル６は、
一般にリアクトルと称されており、出力コンデンサ７と
共に、前記ハーフブリッジインバータ４，５が出力して
いる電圧から高周波リップルを除去するように作用して
いるものである。

【００１５】前記４個のスイッチング素子Ｑ１、Ｑ２、
Ｑ３、Ｑ４は、コンパレータ１４によって制御されてい
る。コンパレータ１４は、正弦波発生手段１３が発生し
ている正弦波信号に所定の大きさのヒステリシス幅を設
けた基準値を有しており、この基準値と前記限流コイル
６に流れる出力電流を検出している電流検出手段１２の
信号と、前記４個のスイッチング素子Ｑ１、Ｑ２、Ｑ
３、Ｑ４の出力電圧を検知する出力電圧検知手段の信号
のどちらかとを比較して、４個のスイッチング素子Ｑ
１、Ｑ２、Ｑ３、Ｑ４を制御している。

【００１６】前記出力電圧検知手段は、４個のスイッチ
ング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４を形成する一方のアー
ムＱ１、Ｑ２のエミッタとコレクタの接続点に接続して
いる第２の分圧回路１７と、他方のアームＱ３、Ｑ４の
エミッタとコレクタの接続点に接続している第１の分圧
回路１６と、減算回路１８と、積分回路１９とによって
構成している。第１の分圧回路１６は、抵抗Ｒ１と抵抗
Ｒ２によって、第２の分圧回路１７は抵抗Ｒ３と抵抗Ｒ
４によって構成している。減算回路１８は、オペアンプ
１８ａと、マイナス側入力抵抗１８ｂと、プラス側入力
抵抗１８ｃと、帰還抵抗１８ｄによって構成している。
積分回路１９は、コンデンサ１９ａと抵抗１９ｂによっ
て構成している。

【００１７】以下、本実施例の系統連系インバータの動
作について説明する。中間段コンデンサ３の電圧は、系
統１０に電力を注入するために、系統１０の電圧より少
なくとも数１０Ｖ程度は高くなければならない。このた
め、４個のスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４を
制御するコンパレータ１４は、図２に示しているような
制御を実行している。図２は、各瞬時での４個のスイッ
チング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４を駆動する駆動波形
を示しており、図２（ａ）は通常時の特性を、図２
（ｂ）は停電時の特性を示している。

【００１８】系統が正常状態である場合、すなわち停電
していない状態での動作を系統連系時の動作と称する。
系統連系時には、系統リレー９はオン、自立リレー８は
オフである。そこで、例えば入力電圧がＤＣ２００Ｖで
系統１０の電圧がＡＣ２００Ｖであるとすると、ハーフ
ブリッジインバータ４とハーフブリッジインバータ５を
構成しているスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４
は系統電圧の絶対値が入力電圧よりも大きい期間（４〜
５ｍｓ）は、商用周波数の極性切換動作を行っている。
この極性切換動作によって、限流コイル６に流れる出力
電流は正弦波となっているものである。すなわち、コン
パレータ１４は出力電流が正弦波となるように、昇圧コ
ンバータ２のスイッチング素子Ｑ_B、Ｑ_Fを制御してい
る。また、入力電圧が系統電圧の絶対値以上である期間
は昇圧コンバータ２の駆動を停止し、前記ハーフブリッ
ジインバータ４を構成しているスイッチング素子Ｑ１、
Ｑ２を高周波スイッチング動作させて、限流コイル６に
流れる電流の低周波成分が正弦波になるように制御して
いる。なお、Ｑ４がオンの時で、Ｑ１がオンＱ２がオフ
の場合には、限流コイル６には中間段コンデンサ３の両
端の電圧Ｖ_Mから出力コンデンサ７の両端の電圧Ｖ_Oを減
じたＶ_M−Ｖ_Oが印加される。このため、Ｑ４がオンの時
は限流コイル６に流れる電流が増加する。また、Ｑ１が
オフ、Ｑ２がオンの時は−Ｖ_Oが印加されるので、限流
コイル６に流れる電流は減少する。

【００１９】電流検出手段１２は限流コイル６に流れる
電流を検出してコンパレータ１４に伝達している。コン
パレータ１４は、この電流信号を正弦波発生手段１３が
出力している上限と下限を有する正弦波信号の指令値と
比較しており、限流コイル６に流れている電流が前記指
令値の上限を越えた時には、Ｑ１をオフＱ２をオンに、
また下限を下回った時はＱ１をオンＱ２をオフに制御し
ている。この制御は高速で行われるものであり、この結
果スイッチング素子Ｑ１とＱ２とは高周波でオンオフを
繰り返すものである。

【００２０】系統に停電が発生したときは、停電検知手
段１１が停電であることを検知する。このときは、コン
パレータ１４は自立運転を実行するものである。すなわ
ち、コンパレータ１４は停電検知手段１１からの信号で
停電を検知すると、コンパレータ１４に入力する信号を
前記電流検出手段１２の信号から、ハーフブリッジイン
バータ４とハーフブリッジインバータ５の出力電圧Ｖ_io
に切り換える。停電の時は、系統リレー９はオフ、自立
リレー８はオンとなり、ハーフブリッジインバータ４と
ハーフブリッジインバータ５の出力は自立リレー８を介
して出力される。このとき、ハーフブリッジインバータ
４の出力は第１の分圧回路１６で、ハーフブリッジイン
バータ５の出力は第２の分圧回路１７でそれぞれ分圧さ
れている。この分圧信号は、減算回路１８に伝達されて
いる。オペアンプ１８ａは、前記減算回路１８から伝達
される信号によってマイナス側端子を基準電位としたＶ
_io信号を検出する。例えば、Ｑ４オンの極性においてＱ
１がオンＱ２がオフした場合、Ｖ_io＝入力電圧、Ｑ１が
オフＱ２がオンした時はＶ_io＝０といったパルス列とな
る。さらにこのＶ_io信号は抵抗１９ｂとコンデンサ１９
ａからなる積分回路１９で一定のリップルをもつ電圧信
号に変換される。前記電圧検出手段が検出したインバー
タの出力電圧Ｖ_ioを示す信号は、正弦波発生手段１３か
ら出力される上限と下限を有する正弦波状の指令値とコ
ンパレータ１４で比較される。コンパレータ１４は、イ
ンバータの出力電圧Ｖ_ioの積分値が前記指令値の上限を
越えた時には、Ｑ１はオフ、Ｑ２をオンとするように制
御する。また、下限を下回った時は、Ｑ１をオン、Ｑ２
をオフとするように制御する。このため、ハーフブリッ
ジインバータ４とハーフブリッジインバータ５の出力
は、系統が正常状態である場合と同様に正弦波形の電流
を出力するものである。

【００２１】以上のように本実施例によれば、限流コイ
ル６に流れる電流を、上限と下限をもつ正弦波状の指令
値と比較して、スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ
４のオンオフを決定するようにして、系統１０が停電し
た時には限流コイル６を流れる電流の代わりにインバー
タ出力電圧を積分値として検出し、これを系統連系時と
同様に上限と下限をもつ正弦波状の指令値と比較してス
イッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４のオンオフを決
定するようにして、制御回路の大部分を従来の制御回路
と共用化でき、安価な構成で自立運転時にも正確な正弦
波の電圧を供給できる系統連系インバータを実現するも
のである。

【００２２】なお本実施例では、インバータは高周波ス
イッチングを行うハーフブリッジインバータの出力を商
用周波数で切り換える動作としたが、４石が全て高周波
スイッチングする構成でも同様であることは言うまでも
ない。

【００２３】（実施例２）続いて本発明の第２の実施例
について説明する。図３は本実施例の構成を示す回路図
である。本実施例では、第１の分圧回路２６を構成して
いる抵抗Ｒ２を可変抵抗としているものである。このた
め、第１の分圧回路２６の定数が可変できるものであ
る。

【００２４】以下本実施例の動作について説明する。系
統連系時の動作は、第１の実施例と同様であり、説明を
省略する。停電時の動作について以下に説明する。ハー
フブリッジインバータ５の高周波出力は、オペアンプ１
８ａのマイナス側電位を基準（ゼロ）として、第１の分
圧回路２６を介して検出される。ここでスイッチング素
子Ｑ１がオン、スイッチング素子Ｑ２がオフのときは、
ハーフブリッジインバータ４の高周波出力はＶ_M×（Ｒ
２×（Ｒ１＋Ｒ２））となる。また、Ｑ１がオフ、Ｑ２
がオンの時はハーフブリッジインバータ４の高周波出力
はゼロである。また、ハーフブリッジインバータ５の高
周波出力は第２の分圧回路１７によって検知されてい
る。第２の分圧回路１７が出力する低周波波形は、スイ
ッチング素子Ｑ３がオン、スイッチング素子Ｑ４がオフ
の時は、Ｖ_M×（Ｒ４×（Ｒ３＋Ｒ４））である。ま
た、Ｑ３がオフ、Ｑ４がオンの時はゼロである。この２
波形は減算回路１８で差をとることによって、Ｖ_M、ゼ
ロ、−Ｖ_Mの振幅を持つ高周波パルス列となる。得られ
たパルス列は、積分回路１９で一定のリップルを持つ正
弦波に変換される。コンパレータ１４は、この変換され
た値を使用して、ハーフブリッジインバータ４の高周波
出力が正弦波発生手段１３が発生している正弦波信号の
上限と下限の間に位置するように、スイッチング素子Ｑ
１とスイッチング素子Ｑ２のオンオフ時間を制御する。
なおハーフブリッジインバータ４とハーフブリッジイン
バータ５のスイッチング制御は、短絡を防止するために
スイッチング素子Ｑ１とスイッチング素子Ｑ２、スイッ
チング素子Ｑ３とスイッチング素子Ｑ４が同時に導通し
ないようにしているものである。つまり、前記２個のス
イッチング素子が共にオフとなっているデッドタイムを
設定しているものである。また、このときスイッチング
素子にはバラツキがあるため、第１の分圧回路１６の分
圧比と、第２の分圧回路２７の分圧比を同一に設定する
と、正弦波の正側の波形と正弦波の負側の波形とが若干
異なる場合がある。このため本実施例では、第１の分圧
回路２６に可変抵抗Ｒ２を使用して分圧比を変えるよう
にしているものである。このため、全てのバラツキを吸
収でき、出力電圧の直流成分、偶数次の歪みを最小にし
た正弦波形の電流を供給できるものである。

【００２５】以上のように本実施例によれば、２つの分
圧回路１７，２６の片方のみの分圧比を可変抵抗Ｒ２を
使用するという簡素な構成とすることによって、ハーフ
ブリッジインバータ４とハーフブリッジインバータ５の
上下のスイッチング素子のバラツキやデッドタイムに起
因する歪み波成分を補正でき、特に直流成分や偶数次の
歪み成分を低減した正弦波形の電流を供給できる系統連
系インバータを実現するものである。

【００２６】（実施例３）続いて本発明の第３の実施例
について説明する。図４は本実施例の構成を示す回路図
である。本実施例では、直流電源１の電圧を検知する入
力電圧検知手段３０と、出力電圧検知手段の信号を積分
する定数可変積分回路２９とを備えている。

【００２７】以下本実施例の動作について説明する。図
５は、本実施例のコンパレータ１４の動作を示す特性図
である。限流コイル６に流れるインバータの出力電流ｉ
_L1は、正弦波発生手段１３の正弦波信号の指令値の上限
と下限のヒステリシス幅をＶＨ１、中間段コンデンサ３
の電圧をＶ_M、インバータの出力電圧をＶ_o、限流コイル
６のインダクタンスをＬ₁とすると、（Ｖ_M−Ｖ_o）／Ｌ₁
の傾きで電流が増加する。ここでＶ_MやＶ_oが変化した場
合、前記ヒステリシス幅をＶＨ２に変化させた場合に
は、前記ｉ_L1を一定に保った上で、オン時間を一定に保
つことが可能となる。例えば、Ｖ_Mが増加したときはヒ
ステリシス幅を広げ、Ｖ_Mが減少した時はヒステリシス
幅を小さくする。また、オフ時間はＶ_o／Ｌ₁の傾きで電
流が減少するため、オフ時間もほぼ一定とすることがで
きる。

【００２８】以上の様に本実施例によれば、入力電圧が
低いときは積分時定数を小さくして動作周波数を上げ
て、入力電圧の変化に対して動作周波数の範囲を限定で
き、小型化が可能な系統連系インバータを実現するもの
である。

【００２９】（実施例４）続いて本発明の第４の実施例
について説明する。図６は本実施例の構成を示す回路図
である。本実施例では、抵抗、コンデンサ等で構成した
ヒステリシス幅可変手段３１を設けている。

【００３０】ヒステリシス幅を一定とした場合は、系統
電圧のゼロ付近では中間段コンデンサ３の電圧と出力電
圧との差が大きくなるものである。このため、スイッチ
ング素子のオン時間が同一であっても、限流コイル６に
流れる出力電流は大きくなって、系統電圧のピーク付近
に比べて動作周波数が大きくなるものである。つまり、
出力電流の波形は正弦波から歪んだ形となるものであ
る。そこで本実施例では、ヒステリシス幅可変手段３１
を動作させて、ヒステリシス幅をピークでは小さく、ゼ
ロ付近では大きくするように調整しているものである。
この結果、インバータの動作周波数は、正弦波の一周期
内を通じて一定となるものである。

【００３１】以上の様に本実施例によれば、出力電圧検
知手段が検知する出力電圧に応じてヒステリシス幅を調
整する構成として、インバータの損失を低く抑え、小型
化が可能な系統連系インバータを実現するものである。

【００３２】（実施例５）続いて、本発明の第５の実施
例について説明する。図７は、本実施例の構成を示す回
路図である。本実施例では、限流コイル電流ピークホー
ルド回路５１と、振幅制限手段５２を設けているもので
ある。

【００３３】以下本実施例の動作について説明する。例
えば本実施例の系統連系インバータの負荷として、出力
が１ｋＷ程度の掃除機が接続されている場合を考える。
この場合は、系統連系インバータの負荷は掃除機のモー
タとなる。モータの場合には、起動時の起動電流は定格
の１０倍以上となるものである。つまり、起動電流のピ
ーク値は１００Ａ程度に達するものである。このような
大電流が瞬間的であったとしても、回路に流れるとイン
バータに使用しているスイッチング素子が破壊されてし
まうものである。そこで本実施例では、限流コイル電流
ピークホールド回路５１と、振幅制限手段５２を使用し
ているものである。つまり、限流コイル電流ピークホー
ルド回路５１を使用して、限流コイル６に流れる電流が
一定値を超えると、この瞬間の正弦波発生手段１３のピ
ーク値をホールドして、振幅制限手段５２を使用してコ
ンパレータ１４の信号の振幅を所定値以内に制限するも
のである。このため、インバータの出力電流は所定のピ
ーク値以内に制限されて、使用しているスイッチング素
子を保護できるものである。

【００３４】（実施例６）次に本発明の第６の実施例に
ついて説明する。図８は本実施例の構成を示す回路図で
ある。本実施例では、自立運転時に自立リレー８を介し
て出力する系統連系インバータの出力電圧の波形を観測
する出力電圧波形検出手段６１と、この波形を理想の正
弦波形と比較して逐次その差を検出する正弦波誤差検出
手段６２と、正弦波誤差検出手段６２の信号に基づいて
指令値を補正する指令値補正手段６３と、補正指令値発
生手段６４とを備えている。

【００３５】以下本実施例の動作について説明する。出
力電圧または出力電流の小さい部分では、ハーフブリッ
ジコンバータ４を構成するスイッチング素子Ｑ１、Ｑ２
のオン時間を短くする必要がある。このため、コンパレ
ータ１４がスイッチング素子Ｑ１、スイッチング素子Ｑ
２をオンするためのパルス信号は、最小パルス幅を下回
った場合にはすべて０となる。従って、特に出力電圧が
低い部分では、換言すればゼロ点付近では出力電圧が０
となる期間が発生するものである。すなわち、ゼロ点付
近では出力電圧の波形が歪むものである。そこで本実施
例では、前記しているように出力電圧波形検出手段６１
と、この波形を理想の正弦波形と比較して逐次その差を
検出する正弦波誤差検出手段６２とを使用して、商用周
波数の一周期間の誤差信号を保持しておいて、一周期後
の出力電圧の指令値に対して誤差が負となる部分は出力
電圧指令値を増加させるように補正する。また、誤差が
正となる部分は出力電圧指令値を減少させる補正を行っ
ているものである。

【００３６】以上のように本実施例によれば、出力電圧
の補正手段を追加することによって、出力電圧の歪みの
少ない正弦波の出力電圧または出力電流を供給できるも
のである。従って接続している機器が誤動作を起こす可
能性が低いものである。また、商用周波数の１周期遅れ
でフィードバック制御を実行しているため、インバータ
が発振しにくく、動作の安定した系統連系インバータを
実現するものである。

【００３７】

【発明の効果】請求項１に記載した発明は、直流電源
と、直流電源の出力を昇圧する昇圧コンバータと、中間
段コンデンサを介して前記昇圧コンバータに接続した４
個のスイッチング素子と、前記４個のスイッチング素子
の出力から高周波成分を除去するリアクトルと出力コン
デンサと、前記リアクトルと出力コンデンサに接続した
系統リレーと、前記系統リレーに接続した停電の有無を
検知する停電検知手段と、前記リアクトルに流れる電流
を検知する電流検出手段と、出力電圧を検知する出力電
圧検知手段と、正弦波波形を示す信号を発生する正弦波
発生手段と、前記正弦波発生手段の信号と、出力電圧検
知手段または電流検出手段の信号とから前記４個のスイ
ッチング素子を駆動するコンパレータとを備え、前記コ
ンパレータはヒステリシス制御を実行する構成として、
自立運転時にも正確な正弦波の電圧を供給できる系統連
系インバータを実現するものである。

【００３８】請求項２に記載した発明は、出力電圧検知
手段は、４個のスイッチング素子を形成する一方のアー
ムのエミッタとコレクタの接続点と他方のアームのエミ
ッタとコレクタの接続点の２端子間に接続した可変抵抗
を有する分圧抵抗によって構成して、特に直流成分や偶
数次の歪み成分を低減した正弦波形の電流を供給できる
系統連系インバータを実現するものである。

【００３９】請求項３に記載した発明は、直流電源の電
圧を検知する入力電圧検知手段と、出力電圧検知手段の
信号を積分する定数可変積分回路とを備え、前記定数可
変積分回路の定数を入力電圧検知手段が検知する入力電
圧に応じて調整する構成として、入力電圧の変化に対し
て動作周波数の範囲を限定でき、小型化が可能な系統連
系インバータを実現するものである。

【００４０】請求項４に記載した発明は、コンパレータ
は入力電圧検知手段が検知する入力電圧と、出力電圧検
知手段が検知する出力電圧に応じてヒステリシス幅を調
整する構成として、インバータの損失を低く抑え、小型
化が可能な系統連系インバータを実現するものである。

【００４１】請求項５に記載した発明は、出力電流の最
大値を検出する出力電流検出手段を有し、コンパレータ
はインバータの自立運転中に出力電流検出手段の検出値
が一定値を越えた場合、正弦波発生手段が発生する正弦
波信号の絶対値のピーク付近のみの振幅を一定値以下に
制限する構成として、モータ負荷が接続されても素子が
破壊することなく安全に動作できる系統連系インバータ
を実現するものである。

【００４２】請求項６に記載した発明は、自立運転時に
自立リレーを介して出力電圧の波形を検知する出力電圧
波形検知手段と、出力電圧波形検知手段が検知した波形
の正弦波に対する誤差を検出する正弦波誤差検出手段
と、正弦波誤差検出手段が検出した誤差を補正する信号
を発生する補正指令値発生手段とを有し、コンパレータ
は前記補正指令値発生手段が発生する指令値に基づいて
４個のスイッチング素子を制御する構成として、確実に
正弦波形の出力を得ることができ、接続している機器が
誤動作を起こす可能性の低い系統連系インバータを実現
するものである。

【図面の簡単な説明】

【図１】本発明の第１の実施例である系統連系インバー
タの構成を示す回路図

【図２】同、系統連系時の各部の動作を示す波形図

【図３】同、停電時の各部の動作を示す波形図

【図４】本発明の第２の実施例である系統連系インバー
タの構成を示す回路図

【図５】本発明の第３の実施例である系統連系インバー
タの構成を示す回路図

【図６】同、コンパレータの動作を示す説明図

【図７】本発明の第４の実施例である系統連系インバー
タの構成を示す回路図

【図８】本発明の第５の実施例である系統連系インバー
タの構成を示す回路図

【図９】本発明の第６の実施例である系統連系インバー
タの構成を示す回路図

【図１０】従来の系統連系インバータの構成を示す回路
図

【符号の説明】

１入力電源２昇圧コンバータ３中間段コンデンサ４ハーフブリッジインバータ５ハーフブリッジインバータ６限流コイル７出力コンデンサ８自立リレー９系統リレー１０系統１１停電検知手段１２電流検出手段１３正弦波発生手段１４コンパレータ１５検知信号切換手段１６第１の分圧回路１７第２の分圧回路１８減算回路１９積分回路２６第１の分圧回路２９定数可変積分回路３０入力電圧検知手段３１ヒステリシス幅可変手段５１限流コイル電流ピークホールド回路５２振幅制限手段６１出力電圧波形検出手段６２正弦波誤差検出手段６３指令値補正手段６４補正指令値発生手段

───────────────────────────────────────────────────── フロントページの続き (72)発明者奥出隆昭大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者貞平匡史大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者井崎潔大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者大橋正治大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者佐藤武年大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者大森英樹大阪府門真市大字門真1006番地松下電器産業株式会社内Ｆターム(参考） 5H007 AA08 BB07 CB05 CC09 CC12 DB01 DC02 DC05 EA15 FA02

Claims

【特許請求の範囲】

【請求項１】直流電源と、直流電源の出力を昇圧する
昇圧コンバータと、中間段コンデンサを介して前記昇圧
コンバータに接続した４個のスイッチング素子と、前記
４個のスイッチング素子の出力から高周波成分を除去す
るリアクトルと出力コンデンサと、前記リアクトルと出
力コンデンサに接続した系統リレーと、前記系統リレー
に接続した停電の有無を検知する停電検知手段と、前記
リアクトルに流れる電流を検知する電流検出手段と、出
力電圧を検知する出力電圧検知手段と、正弦波波形を示
す信号を発生する正弦波発生手段と、前記正弦波発生手
段の信号と、出力電圧検知手段または電流検出手段の信
号とから前記４個のスイッチング素子を駆動するコンパ
レータとを備え、前記コンパレータはヒステリシス制御
を実行する系統連系インバータ。
【請求項２】出力電圧検知手段は、４個のスイッチン
グ素子を形成する一方のアームのエミッタとコレクタの
接続点と他方のアームのエミッタとコレクタの接続点の
２端子間に接続した可変抵抗を有する分圧抵抗によって
構成した請求項１に記載した系統連系インバータ。
【請求項３】直流電源の電圧を検知する入力電圧検知
手段と、出力電圧検知手段の信号を積分する定数可変積
分回路とを備え、前記定数可変積分回路の定数を入力電
圧検知手段が検知する入力電圧に応じて調整する請求項
１または２に記載した系統連系インバータ。
【請求項４】コンパレータは入力電圧検知手段が検知
する入力電圧と、出力電圧検知手段が検知する出力電圧
に応じてヒステリシス幅を調整する請求項３に記載した
系統連系インバータ。
【請求項５】出力電流の最大値を検出する出力電流検
出手段を有し、コンパレータはインバータの自立運転中
に出力電流検出手段の検出値が一定値を越えた場合、正
弦波発生手段が発生する正弦波信号の絶対値のピーク付
近のみの振幅を一定値以下に制限する請求項１から４の
いずれか１項に記載した系統連系インバータ。
【請求項６】自立運転時に自立リレーを介して出力電
圧の波形を検知する出力電圧波形検知手段と、出力電圧
波形検知手段が検知した波形の正弦波に対する誤差を検
出する正弦波誤差検出手段と、正弦波誤差検出手段が検
出した誤差を補正する信号を発生する補正指令値発生手
段とを有し、コンパレータは前記補正指令値発生手段が
発生する指令値に基づいて４個のスイッチング素子を制
御する請求項１から５のいずれか１項に記載した系統連
系インバータ。