JP2001016159A - 基地局及び移動局 - Google Patents
基地局及び移動局Info
- Publication number
- JP2001016159A JP2001016159A JP18116499A JP18116499A JP2001016159A JP 2001016159 A JP2001016159 A JP 2001016159A JP 18116499 A JP18116499 A JP 18116499A JP 18116499 A JP18116499 A JP 18116499A JP 2001016159 A JP2001016159 A JP 2001016159A
- Authority
- JP
- Japan
- Prior art keywords
- time
- transmission timing
- symbol
- transmission
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【課題】 移動局からの上りフレームを同時に受信し
て、干渉の生じることがない基地局及び移動局を提供す
る。 【解決手段】 複数の移動局との間で通信をする基地局
において、第１下りフレームを各移動局に送信する第1
送信手段と、上りフレームを各移動局から受信する受信
手段と、第１下りフレームを送信した基準時刻から受信
手段が上りフレームの基準位置を受信するまでの各第１
時間に基づいて、各移動局毎との間の伝搬遅延時間を示
す第２時間を算出する第１算出手段とを具備する。そし
て、各第２時間と、全ての移動局の第２時間よりも小さ
くない基準遅延時間との差分時間を算出する第２算出手
段と、各差分時間に基づき、各移動局が第２下りフレー
ムの送信基準となる信号を受信してから上りフレームを
送信するまでの遅延量を示す送信タイミングシンボルを
含む第２下りフレームを各移動局に送信する第２送信手
段とを具備する。
て、干渉の生じることがない基地局及び移動局を提供す
る。 【解決手段】 複数の移動局との間で通信をする基地局
において、第１下りフレームを各移動局に送信する第1
送信手段と、上りフレームを各移動局から受信する受信
手段と、第１下りフレームを送信した基準時刻から受信
手段が上りフレームの基準位置を受信するまでの各第１
時間に基づいて、各移動局毎との間の伝搬遅延時間を示
す第２時間を算出する第１算出手段とを具備する。そし
て、各第２時間と、全ての移動局の第２時間よりも小さ
くない基準遅延時間との差分時間を算出する第２算出手
段と、各差分時間に基づき、各移動局が第２下りフレー
ムの送信基準となる信号を受信してから上りフレームを
送信するまでの遅延量を示す送信タイミングシンボルを
含む第２下りフレームを各移動局に送信する第２送信手
段とを具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、基地局（ＢＳ）及
び移動局（ＭＳ）に関し、特に、符号分割多重接続（以
下、ＣＤＭＡ:Code Division Multiple Access)システ
ム等において、ＭＳからＢＳへの送信タイミング制御に
関する。
び移動局（ＭＳ）に関し、特に、符号分割多重接続（以
下、ＣＤＭＡ:Code Division Multiple Access)システ
ム等において、ＭＳからＢＳへの送信タイミング制御に
関する。
【０００２】
【従来の技術】携帯電話、ＰＨＳの急速な普及、携帯型
パソコンやインタネットの浸透に伴い、移動データ通信
やモバイルマルチメディアに対する要求が高まってきて
いる。現在、研究開発が進められている次世代の移動体
通信システムでは、こららの新しいサービスやアプリケ
ーションに対応できる無線インタフェースが求められて
おり、ＣＤＭＡ方式がそのアクセス方式として注目され
ている。
パソコンやインタネットの浸透に伴い、移動データ通信
やモバイルマルチメディアに対する要求が高まってきて
いる。現在、研究開発が進められている次世代の移動体
通信システムでは、こららの新しいサービスやアプリケ
ーションに対応できる無線インタフェースが求められて
おり、ＣＤＭＡ方式がそのアクセス方式として注目され
ている。
【０００３】ＣＤＭＡ方式は、送信側では、送信信号
を、拡散コードを用いて拡散変調して、送信し、受信側
では、拡散変調された信号を送信側と同一の拡散コード
を用いて逆拡散して、復調する。これによりＣＤＭＡ方
式は、高い周波数利用率に加えて、伝送レートに対する
柔軟性と高速データ伝送特性において優れた特長を持っ
ている。ここで、拡散コードは各ＭＳ毎に割り当てられ
た拡散コードであり、互いに直交する。
を、拡散コードを用いて拡散変調して、送信し、受信側
では、拡散変調された信号を送信側と同一の拡散コード
を用いて逆拡散して、復調する。これによりＣＤＭＡ方
式は、高い周波数利用率に加えて、伝送レートに対する
柔軟性と高速データ伝送特性において優れた特長を持っ
ている。ここで、拡散コードは各ＭＳ毎に割り当てられ
た拡散コードであり、互いに直交する。
【０００４】従来、ＭＳの送信タイミング制御は、全て
のＭＳの送信タイミングを同時にして同期をとるべく、
ＭＳがＢＳの各スロットを受信した後、固定時間（例え
ば、０．５スロット（６２５／２μｓｅｃ））後に送信
するように、ＭＳ側で制御している。そのため、上り
（ＭＳ→ＢＳ）回線における伝搬遅延には対処していな
い。
のＭＳの送信タイミングを同時にして同期をとるべく、
ＭＳがＢＳの各スロットを受信した後、固定時間（例え
ば、０．５スロット（６２５／２μｓｅｃ））後に送信
するように、ＭＳ側で制御している。そのため、上り
（ＭＳ→ＢＳ）回線における伝搬遅延には対処していな
い。
【０００５】
【発明が解決しようとする課題】複数のＭＳと複数のＢ
Ｓで構成されたＣＤＭＡセルラーでは、上述したよう
に、他のＭＳの信号と区別するため自局の信号に対して
相関特性のある拡散コードを用いて変調する。広帯域に
拡散した信号Ｓ（ｔ）から元の信号Ｂ（ｔ）を得るため
には、送信側でスペクトル拡散に使用したものと同じ信
号Ｃ（ｔ）を受信信号に乗算しなければならない。この
とき、受信側で発生させるＣ（ｔ）のタイミングと位相
が受信信号に含まれている信号と同期している必要があ
る。
Ｓで構成されたＣＤＭＡセルラーでは、上述したよう
に、他のＭＳの信号と区別するため自局の信号に対して
相関特性のある拡散コードを用いて変調する。広帯域に
拡散した信号Ｓ（ｔ）から元の信号Ｂ（ｔ）を得るため
には、送信側でスペクトル拡散に使用したものと同じ信
号Ｃ（ｔ）を受信信号に乗算しなければならない。この
とき、受信側で発生させるＣ（ｔ）のタイミングと位相
が受信信号に含まれている信号と同期している必要があ
る。
【０００６】上り回線の信号に着目する。ＭＳ（１）の
受信信号をＳ１（ｔ）、受信信号に乗算する信号をＣ１
（ｔ）、ＭＳ（２）の受信信号をＳ２（ｔ）、受信信号
に乗算する信号をＣ２（ｔ）とする。
受信信号をＳ１（ｔ）、受信信号に乗算する信号をＣ１
（ｔ）、ＭＳ（２）の受信信号をＳ２（ｔ）、受信信号
に乗算する信号をＣ２（ｔ）とする。
【０００７】ＭＳ１の送信データを（１，−１）、ＭＳ
２の送信データを（１，１）、Ｃ１（ｔ）の拡散コード
を（１，−１，−１，１，１，−１，−１，１）、Ｃ２
（ｔ）の拡散コードを（１，１，−１，−１，１，１，
−１，−１）とする。
２の送信データを（１，１）、Ｃ１（ｔ）の拡散コード
を（１，−１，−１，１，１，−１，−１，１）、Ｃ２
（ｔ）の拡散コードを（１，１，−１，−１，１，１，
−１，−１）とする。
【０００８】すると、Ｓ１（ｔ）＝（（１，−１，−
１，１，１，−１，−１，１），（−１，１，１，−
１，−１，１，１，−１）），Ｓ２（ｔ）＝（（１，
１，−１，−１，１，１，−１，−１），（１，１，−
１，−１，１，１，−１，−１））となる。
１，１，１，−１，−１，１），（−１，１，１，−
１，−１，１，１，−１）），Ｓ２（ｔ）＝（（１，
１，−１，−１，１，１，−１，−１），（１，１，−
１，−１，１，１，−１，−１））となる。
【０００９】ＢＳでは、信号Ｓ１（ｔ）とＳ２（ｔ）を
同時に受信した場合、逆拡散タイミングは同じになる。
ＭＳ１の送信データを復調するために、Ｓ１（ｔ）をＣ
１（ｔ）で逆拡散すると、８ビットで規格化した相関値
は、Ｓ１（ｔ）の最初の８ビットの相関値は８／８、残
りの８ビットの相関値は−８／８となり、相関値がある
のでＭＳ（１）の受信データは、（１，−１）となる。
同時に受信した場合、逆拡散タイミングは同じになる。
ＭＳ１の送信データを復調するために、Ｓ１（ｔ）をＣ
１（ｔ）で逆拡散すると、８ビットで規格化した相関値
は、Ｓ１（ｔ）の最初の８ビットの相関値は８／８、残
りの８ビットの相関値は−８／８となり、相関値がある
のでＭＳ（１）の受信データは、（１，−１）となる。
【００１０】このとき同じタイミングで受信している信
号Ｓ２（ｔ）について、Ｃ１（ｔ）で逆拡散することに
なるが、各々の相関値は０／８，０／８となり相関がな
いので、ＭＳ（２）の受信データは、拡散コードＣ１
（ｔ）では復調されず、フィルタにより除去される。こ
のように受信した信号全ての逆拡散タイミングが同じで
あれば、他のＭＳの受信信号による干渉が起きない。
号Ｓ２（ｔ）について、Ｃ１（ｔ）で逆拡散することに
なるが、各々の相関値は０／８，０／８となり相関がな
いので、ＭＳ（２）の受信データは、拡散コードＣ１
（ｔ）では復調されず、フィルタにより除去される。こ
のように受信した信号全ての逆拡散タイミングが同じで
あれば、他のＭＳの受信信号による干渉が起きない。
【００１１】しかし、ＢＳとＭＳの距離はＭＳのいる場
所によって異なる。これによって、信号Ｓ１（ｔ）をＣ
１（ｔ）で逆拡散するとき、信号Ｓ２（ｔ）についても
相関が存在する場合があり、信号Ｓ２（ｔ）によりＳ１
（ｔ）の受信信号に干渉が生じる。
所によって異なる。これによって、信号Ｓ１（ｔ）をＣ
１（ｔ）で逆拡散するとき、信号Ｓ２（ｔ）についても
相関が存在する場合があり、信号Ｓ２（ｔ）によりＳ１
（ｔ）の受信信号に干渉が生じる。
【００１２】本発明の目的は、全てのＭＳからの受信信
号の逆拡散タイミングを同時にして、各ＭＳからの受信
信号の干渉を防止するＢＳ及びＭＳを提供することであ
る。
号の逆拡散タイミングを同時にして、各ＭＳからの受信
信号の干渉を防止するＢＳ及びＭＳを提供することであ
る。
【００１３】
【課題を解決するための手段】本発明の第１側面によれ
ば、複数のＭＳ（ｉ）（ｉ＝１〜ｎ）との間で通信をす
るＢＳであって、第１下りフレームを前記各ＭＳ（ｉ）
に送信する第1送信手段と、上りフレームを前記各ＭＳ
（ｉ）から受信する受信手段とを具備する。
ば、複数のＭＳ（ｉ）（ｉ＝１〜ｎ）との間で通信をす
るＢＳであって、第１下りフレームを前記各ＭＳ（ｉ）
に送信する第1送信手段と、上りフレームを前記各ＭＳ
（ｉ）から受信する受信手段とを具備する。
【００１４】そして、前記下りフレームを送信した基準
時刻から前記受信手段が前記上りフレームの基準位置を
受信するまでの各第１時間に基づいて、前記各ＭＳ
（ｉ）との間の伝搬遅延時間を示す第２時間を算出する
第１算出手段と、前記各第２時間と、全てのＭＳ（ｉ）
（ｉ＝１〜ｎ）の前記第２時間よりも小さくない基準遅
延時間との差分時間を算出する第２算出手段とを具備す
る。
時刻から前記受信手段が前記上りフレームの基準位置を
受信するまでの各第１時間に基づいて、前記各ＭＳ
（ｉ）との間の伝搬遅延時間を示す第２時間を算出する
第１算出手段と、前記各第２時間と、全てのＭＳ（ｉ）
（ｉ＝１〜ｎ）の前記第２時間よりも小さくない基準遅
延時間との差分時間を算出する第２算出手段とを具備す
る。
【００１５】更に、前記各差分時間に基づき、前記各Ｍ
Ｓ（ｉ）が第２下りフレームの送信基準となる信号を受
信してから上りフレームを送信するまでの遅延量を示す
送信タイミングシンボルを含む前記第２下りフレームを
前記各ＭＳ（ｉ）に送信する第２送信手段を具備したこ
とを特徴とするＢＳが提供される。
Ｓ（ｉ）が第２下りフレームの送信基準となる信号を受
信してから上りフレームを送信するまでの遅延量を示す
送信タイミングシンボルを含む前記第２下りフレームを
前記各ＭＳ（ｉ）に送信する第２送信手段を具備したこ
とを特徴とするＢＳが提供される。
【００１６】このような構成によれば、ＢＳと各ＭＳ
（ｉ）との間の距離により、ＢＳとＭＳ（ｉ）間の伝搬
時間が異なるが、第１算出手段により、ＭＳ（ｉ）への
第１下りフレームの送信タイミングとＭＳ（ｉ）からの
上りフレームの受信タイミングからＢＳとＭＳ（ｉ）間
の伝搬時間を測定する。
（ｉ）との間の距離により、ＢＳとＭＳ（ｉ）間の伝搬
時間が異なるが、第１算出手段により、ＭＳ（ｉ）への
第１下りフレームの送信タイミングとＭＳ（ｉ）からの
上りフレームの受信タイミングからＢＳとＭＳ（ｉ）間
の伝搬時間を測定する。
【００１７】第２算出手段により、各ＭＳ（ｉ）の伝搬
時間から、基準遅延時間と伝搬時間との差分時間を求め
る。第２送信手段により、差分時間に従って、送信タイ
ミング遅延量を示す送信タイミングシンボルを送信す
る。各ＭＳ（ｉ）は、送信タイミグシンボルに従って、
送信遅延制御するので、全てＭＳ（ｉ）からの上りフレ
ームは同時にＢＳで受信される。
時間から、基準遅延時間と伝搬時間との差分時間を求め
る。第２送信手段により、差分時間に従って、送信タイ
ミング遅延量を示す送信タイミングシンボルを送信す
る。各ＭＳ（ｉ）は、送信タイミグシンボルに従って、
送信遅延制御するので、全てＭＳ（ｉ）からの上りフレ
ームは同時にＢＳで受信される。
【００１８】本発明の他の側面によれば、符号分割多重
接続方式により複数のＭＳ（ｉ）と通信をするＢＳであ
って、前記各ＭＳ（ｉ）用の拡散コードを用いて拡散変
調をして、第１下りフレームを送信する第1送信手段
と、前記第１下りフレームの送信基準となる信号の受信
時刻に基づいて前記各ＭＳ（ｉ）より送信された上りフ
レームが拡散された前記拡散コードの所定ビット位置が
検出された各拡散タイミング時刻を記憶する記憶手段と
を具備する。
接続方式により複数のＭＳ（ｉ）と通信をするＢＳであ
って、前記各ＭＳ（ｉ）用の拡散コードを用いて拡散変
調をして、第１下りフレームを送信する第1送信手段
と、前記第１下りフレームの送信基準となる信号の受信
時刻に基づいて前記各ＭＳ（ｉ）より送信された上りフ
レームが拡散された前記拡散コードの所定ビット位置が
検出された各拡散タイミング時刻を記憶する記憶手段と
を具備する。
【００１９】そして、前記各拡散タイミング時刻に基づ
いて、前記全ての逆拡散タイミング時刻よりも早くない
基準逆拡散時刻を算出する第１算出手段と、前記各拡散
タイミング時刻と前記基準逆拡散時刻との差分時間を算
出する第２算出手段と、前記各差分時間に基づき、前記
各ＭＳ（ｉ）に第２下りフレームの送信基準となる信号
を受信してから上りフレームを送信するまでの遅延量を
示す送信タイミングシンボルを含む前記第２下りフレー
ムを前記各ＭＳ（ｉ）に送信する第２送信手段とを具備
したことを特徴とするＢＳが提供される。
いて、前記全ての逆拡散タイミング時刻よりも早くない
基準逆拡散時刻を算出する第１算出手段と、前記各拡散
タイミング時刻と前記基準逆拡散時刻との差分時間を算
出する第２算出手段と、前記各差分時間に基づき、前記
各ＭＳ（ｉ）に第２下りフレームの送信基準となる信号
を受信してから上りフレームを送信するまでの遅延量を
示す送信タイミングシンボルを含む前記第２下りフレー
ムを前記各ＭＳ（ｉ）に送信する第２送信手段とを具備
したことを特徴とするＢＳが提供される。
【００２０】本発明のさらに他の側面によれば、ＢＳと
通信をするＭＳであって、前記ＢＳから送信された上り
フレームに設定された送信タイミングシンボルを取り出
す抽出手段と、制御信号に基づいて、所望の時間だけ遅
延させる可変遅延手段と、前記上りフレームの送信基準
の信号を受信してから、前記送信タイミングシンボルよ
り指示される第１送信タイミング遅延量に基づいて、前
記制御信号を出力する送信タイミング制御手段とを具備
したことを特徴とするＭＳが提供される。
通信をするＭＳであって、前記ＢＳから送信された上り
フレームに設定された送信タイミングシンボルを取り出
す抽出手段と、制御信号に基づいて、所望の時間だけ遅
延させる可変遅延手段と、前記上りフレームの送信基準
の信号を受信してから、前記送信タイミングシンボルよ
り指示される第１送信タイミング遅延量に基づいて、前
記制御信号を出力する送信タイミング制御手段とを具備
したことを特徴とするＭＳが提供される。
【００２１】
【発明の実施の形態】本発明の実施形態を説明する前
に、本発明の原理を説明する。図１は、本発明の原理ブ
ロック図である。図１に示すように、本発明によるＢＳ
は、第１下りフレームを各ＭＳ２＃ｉ（ｉ＝１〜ｎ）に
同時に送信する第1送信手段４と、上りフレームを各Ｍ
Ｓ２＃ｉから受信する受信手段６とを具備する。
に、本発明の原理を説明する。図１は、本発明の原理ブ
ロック図である。図１に示すように、本発明によるＢＳ
は、第１下りフレームを各ＭＳ２＃ｉ（ｉ＝１〜ｎ）に
同時に送信する第1送信手段４と、上りフレームを各Ｍ
Ｓ２＃ｉから受信する受信手段６とを具備する。
【００２２】また、第１下りフレームを送信した基準時
刻から受信手段６が上りフレームの基準位置を受信する
までの各第１時間に基づいて、各ＭＳ２＃ｉとの間の伝
搬遅延時間を示す第２時間を算出する第１算出手段１０
と、各第２時間と、全てのＭＳ２＃ｉ（ｉ＝１〜ｎ）の
第２時間よりも小さくない基準遅延時間との差分時間を
算出する第２算出手段１２とを具備する。
刻から受信手段６が上りフレームの基準位置を受信する
までの各第１時間に基づいて、各ＭＳ２＃ｉとの間の伝
搬遅延時間を示す第２時間を算出する第１算出手段１０
と、各第２時間と、全てのＭＳ２＃ｉ（ｉ＝１〜ｎ）の
第２時間よりも小さくない基準遅延時間との差分時間を
算出する第２算出手段１２とを具備する。
【００２３】更に、各差分時間に基づき、各ＭＳ２＃ｉ
が第２下りフレームの送信基準となる信号を受信してか
ら上りフレームを送信するまでの遅延量を示す送信タイ
ミングシンボルを含む第２下りフレームを各ＭＳ２＃ｉ
に送信する第２送信手段１４を具備する。
が第２下りフレームの送信基準となる信号を受信してか
ら上りフレームを送信するまでの遅延量を示す送信タイ
ミングシンボルを含む第２下りフレームを各ＭＳ２＃ｉ
に送信する第２送信手段１４を具備する。
【００２４】第１送信手段４は、全てのＭＳ２＃ｉ（ｉ
＝１〜ｎ）に同時に第１下りフレームを送信する。ＭＳ
２＃ｉは、第１下りフレームの基準位置を受信してか
ら、固定時間Ｔ０遅延して、上りフレームをＢＳに送信
する。
＝１〜ｎ）に同時に第１下りフレームを送信する。ＭＳ
２＃ｉは、第１下りフレームの基準位置を受信してか
ら、固定時間Ｔ０遅延して、上りフレームをＢＳに送信
する。
【００２５】ＢＳと各ＭＳ２＃ｉとの間の距離により、
伝搬時間が各ＭＳ２＃ｉ毎に相違する。受信手段６は、
第１送信手段４が基準位置の第１下りフレームを送信し
てから、（Ｔtx（ｉ）＋Ｔ０＋ＴRX（ｉ））（Ｔ
tx（ｉ）は第１下りフレームの伝搬時間、Ｔ０は固定時
間、ＴRX（ｉ）は上りフレームの伝搬時間）後に、上り
フレームの受信を開始する。
伝搬時間が各ＭＳ２＃ｉ毎に相違する。受信手段６は、
第１送信手段４が基準位置の第１下りフレームを送信し
てから、（Ｔtx（ｉ）＋Ｔ０＋ＴRX（ｉ））（Ｔ
tx（ｉ）は第１下りフレームの伝搬時間、Ｔ０は固定時
間、ＴRX（ｉ）は上りフレームの伝搬時間）後に、上り
フレームの受信を開始する。
【００２６】第１算出手段１０は、第１下りフレームを
送信した基準時刻から受信手段６が上りフレームの基準
位置を受信するまでの各第１時間に基づいて、各ＭＳ２
＃ｉとの間の伝搬遅延時間、例えば、Ｔtx（ｉ）＋ＴRX
（ｉ）を示す第２時間を算出する。尚、第２時間は、全
てのＭＳ２＃ｉに共通の固定遅延時間Ｔ０を含んでも良
い。
送信した基準時刻から受信手段６が上りフレームの基準
位置を受信するまでの各第１時間に基づいて、各ＭＳ２
＃ｉとの間の伝搬遅延時間、例えば、Ｔtx（ｉ）＋ＴRX
（ｉ）を示す第２時間を算出する。尚、第２時間は、全
てのＭＳ２＃ｉに共通の固定遅延時間Ｔ０を含んでも良
い。
【００２７】第２算出手段１２は、全ての第２時間より
小さくない基準時間Ｔdref、例えば、全てのＭＳ２＃ｉ
についての第２時間の最大値と、第２時間の差分時間α
（ｉ）、例えば、α（ｉ）＝（Ｔdref−（Ｔtx（ｉ）＋
ＴRX（ｉ）））を算出する。
小さくない基準時間Ｔdref、例えば、全てのＭＳ２＃ｉ
についての第２時間の最大値と、第２時間の差分時間α
（ｉ）、例えば、α（ｉ）＝（Ｔdref−（Ｔtx（ｉ）＋
ＴRX（ｉ）））を算出する。
【００２８】第２送信手段１４は、差分時間に従って、
ＭＳ２＃ｉが第２下りフレームの送信基準となる信号を
受信してから上りフレームを送信するまでの遅延量を示
す送信タイミングシンボル（例えば、差分時間又は差分
時間＋固定遅延量）を含む第２下りフレームを各ＭＳ２
＃ｉに送信する。
ＭＳ２＃ｉが第２下りフレームの送信基準となる信号を
受信してから上りフレームを送信するまでの遅延量を示
す送信タイミングシンボル（例えば、差分時間又は差分
時間＋固定遅延量）を含む第２下りフレームを各ＭＳ２
＃ｉに送信する。
【００２９】各ＭＳ２＃ｉは、第２下りフレームの送信
基準となる信号を受信すると、送信タイミングシンボル
で指示される時間、差分時間＋固定遅延量だけ遅延し
て、上りフレームを送信する。これにより、全てＭＳ２
＃ｉからの上りフレームは、送信手段１４が第２下りフ
レームの送信基準を送信してから、一定の（固定遅延量
＋基準時間Ｔdref）後に、同時に受信される。
基準となる信号を受信すると、送信タイミングシンボル
で指示される時間、差分時間＋固定遅延量だけ遅延し
て、上りフレームを送信する。これにより、全てＭＳ２
＃ｉからの上りフレームは、送信手段１４が第２下りフ
レームの送信基準を送信してから、一定の（固定遅延量
＋基準時間Ｔdref）後に、同時に受信される。
【００３０】例えば、受信された上りフレームが拡散コ
ードで拡散されたスペクトル拡散信号であれば、ＢＳで
は、ＭＳ２＃ｉからの上りフレームを逆拡散したとき、
他のＭＳ＃ｊ（ｊ≠ｉ）からの上りフレームによる干渉
を防止することができる。
ードで拡散されたスペクトル拡散信号であれば、ＢＳで
は、ＭＳ２＃ｉからの上りフレームを逆拡散したとき、
他のＭＳ＃ｊ（ｊ≠ｉ）からの上りフレームによる干渉
を防止することができる。
【００３１】第１実施形態 図２は、本発明の基地局（ＢＳ）の実施形態を示す図で
ある。図２に示すように、各ＢＳ２０＃ｊ（ｊ＝１〜
ｍ）は、例えば、広帯域ＣＤＭＡ（Ｗ−ＣＤＭＡ）方式
の基地局であり、複数のアンテナ２２＃ｊ、送受信増幅
部２４＃ｊ、無線部２６＃ｊ、ベースバンド信号処理部
２８＃ｊ、無線基地局制御部３０＃ｊ及び有線伝送路イ
ンタフェース部３２＃ｊを具備する。
ある。図２に示すように、各ＢＳ２０＃ｊ（ｊ＝１〜
ｍ）は、例えば、広帯域ＣＤＭＡ（Ｗ−ＣＤＭＡ）方式
の基地局であり、複数のアンテナ２２＃ｊ、送受信増幅
部２４＃ｊ、無線部２６＃ｊ、ベースバンド信号処理部
２８＃ｊ、無線基地局制御部３０＃ｊ及び有線伝送路イ
ンタフェース部３２＃ｊを具備する。
【００３２】各アンテナ２２＃ｊは、複数のＭＳ（ｉ）
（ｉ＝１〜ｎ）との間で送受信を行う。送受信増幅部２
４＃ｊは、送信ＲＦ信号を増幅する送信アンプと受信Ｒ
Ｆ信号を増幅する低雑音アンプを装備し、ＲＦ送信信号
とＲＦ受信信号を多重・分離して、アンテナ２２＃ｊに
接続する。
（ｉ＝１〜ｎ）との間で送受信を行う。送受信増幅部２
４＃ｊは、送信ＲＦ信号を増幅する送信アンプと受信Ｒ
Ｆ信号を増幅する低雑音アンプを装備し、ＲＦ送信信号
とＲＦ受信信号を多重・分離して、アンテナ２２＃ｊに
接続する。
【００３３】無線部２６＃ｊは、ベースバンド信号処理
部２８＃ｊでスペクトル拡散された送信信号をＤ／Ａ変
換して、例えば、Ｗ−ＣＤＭＡ帯域（１．９Ｇ〜２．１
Ｇ）に周波数変換して、ＲＦ信号に変換する。また、受
信アンプからの受信信号を準同期検波し、Ａ／Ｄ変換し
て、ベースバンド信号処理部２８＃ｊに伝送する。
部２８＃ｊでスペクトル拡散された送信信号をＤ／Ａ変
換して、例えば、Ｗ−ＣＤＭＡ帯域（１．９Ｇ〜２．１
Ｇ）に周波数変換して、ＲＦ信号に変換する。また、受
信アンプからの受信信号を準同期検波し、Ａ／Ｄ変換し
て、ベースバンド信号処理部２８＃ｊに伝送する。
【００３４】ベースバンド信号処理部２８＃ｊは、送信
データについては、送信データの誤り訂正符号化（例え
ば、畳み込み符号化）、フレーム化、データ変調（例え
ば、ＢＰＳＫ変調）及び拡散変調をする。
データについては、送信データの誤り訂正符号化（例え
ば、畳み込み符号化）、フレーム化、データ変調（例え
ば、ＢＰＳＫ変調）及び拡散変調をする。
【００３５】また、受信データについては、受信信号の
逆拡散、チップ同期、誤り訂正復号、データの多重分離
及びセクタ間ダイバーシチハンドオーバ時の最大比合成
等のベースバンド信号処理を行う。
逆拡散、チップ同期、誤り訂正復号、データの多重分離
及びセクタ間ダイバーシチハンドオーバ時の最大比合成
等のベースバンド信号処理を行う。
【００３６】更に、全てのＭＳ（ｉ）からの受信信号の
逆拡散タイミングが同時になるように、送信タイミング
制御をする。
逆拡散タイミングが同時になるように、送信タイミング
制御をする。
【００３７】無線基地局制御部３０＃ｊは、無線制御・
交換模擬装置３４との間で制御信号の送受信を行い、無
線回線管理、無線回線の設定解放などを行う。有線伝送
路インタフェース部３２＃ｊは、局間伝送路インタフェ
ース部であり、ＡＴＭ処理機能、ＡＬＬ−Ｔｙｐｅ２，
Ｔｙｐｅ５機能を有する。また、無線制御・交換模擬装
置３４とＢＳ２０＃ｊ間の制御信号に対しては、ＳＳＣ
ＯＰ機能を提供する。
交換模擬装置３４との間で制御信号の送受信を行い、無
線回線管理、無線回線の設定解放などを行う。有線伝送
路インタフェース部３２＃ｊは、局間伝送路インタフェ
ース部であり、ＡＴＭ処理機能、ＡＬＬ−Ｔｙｐｅ２，
Ｔｙｐｅ５機能を有する。また、無線制御・交換模擬装
置３４とＢＳ２０＃ｊ間の制御信号に対しては、ＳＳＣ
ＯＰ機能を提供する。
【００３８】図３は、図２中のベースバンド信号処理部
の構成図である。図３に示すように、ベースバンド信号
処理部２８＃ｊは、受信系回路３６、送信系回路３８及
び送信タイミング制御回路５６から構成される。
の構成図である。図３に示すように、ベースバンド信号
処理部２８＃ｊは、受信系回路３６、送信系回路３８及
び送信タイミング制御回路５６から構成される。
【００３９】受信系回路３６は、復調回路４０＃ｉ（ｉ
＝１〜ｎ）、デフレーム化回路４２＃ｉ（ｉ＝１〜
ｎ）、デインタリーブ回路４４＃ｉ（ｉ＝１〜ｎ）及び
復号化回路４６＃ｉ（ｉ＝１〜ｎ）を有する。
＝１〜ｎ）、デフレーム化回路４２＃ｉ（ｉ＝１〜
ｎ）、デインタリーブ回路４４＃ｉ（ｉ＝１〜ｎ）及び
復号化回路４６＃ｉ（ｉ＝１〜ｎ）を有する。
【００４０】復調回路４０＃ｉは、受信信号の逆拡散、
チップ同期及びデータ復調（ＢＰＳＫ）を行う。デフレ
ーム化回路４２＃ｉは、フレームを分解して、フレーム
を構成する各スロットに含まれる信号を取り出す。デイ
ンタリーブ回路４４＃ｉは、インタリーブされた受信信
号をデインタリーブする。復号化回路４６＃ｉは、ビタ
ビ復号などにより誤り訂正復号をする。
チップ同期及びデータ復調（ＢＰＳＫ）を行う。デフレ
ーム化回路４２＃ｉは、フレームを分解して、フレーム
を構成する各スロットに含まれる信号を取り出す。デイ
ンタリーブ回路４４＃ｉは、インタリーブされた受信信
号をデインタリーブする。復号化回路４６＃ｉは、ビタ
ビ復号などにより誤り訂正復号をする。
【００４１】送信系回路３８は、符号化回路４８＃ｉ
（ｉ＝１〜ｎ）、インタリーブ回路５０＃ｉ（ｉ＝１〜
ｎ）、フレーム化回路５２＃ｉ（ｉ＝１〜ｎ）及び変調
回路５４＃ｉ（ｉ＝１〜ｎ）を有する。
（ｉ＝１〜ｎ）、インタリーブ回路５０＃ｉ（ｉ＝１〜
ｎ）、フレーム化回路５２＃ｉ（ｉ＝１〜ｎ）及び変調
回路５４＃ｉ（ｉ＝１〜ｎ）を有する。
【００４２】符号化回路４８＃ｉは、畳み込み符号化等
により送信データの誤り訂正符号化を行う。インタリー
ブ回路５０＃ｉは、送信データをインタリーブする。フ
レーム化回路５２＃ｉは、無線基地局制御部３０＃ｊの
指示に従って、フレームを構成する各スロットにパイロ
ットシンボル、基準シンボル、送信タイミングシンボ
ル、データシンボルなどを挿入して、フレーム化する。
変調回路５４＃ｉは、ＢＰＳＫ方式などにより変調し、
ＭＳ（ｉ）に割り当てた拡散コードを用いてスペクトル
拡散変調をする。
により送信データの誤り訂正符号化を行う。インタリー
ブ回路５０＃ｉは、送信データをインタリーブする。フ
レーム化回路５２＃ｉは、無線基地局制御部３０＃ｊの
指示に従って、フレームを構成する各スロットにパイロ
ットシンボル、基準シンボル、送信タイミングシンボ
ル、データシンボルなどを挿入して、フレーム化する。
変調回路５４＃ｉは、ＢＰＳＫ方式などにより変調し、
ＭＳ（ｉ）に割り当てた拡散コードを用いてスペクトル
拡散変調をする。
【００４３】送信タイミング制御回路５６は、以下の機
能を有する。
能を有する。
【００４４】 下りフレームを構成する各スロットに
設定する基準シンボルを生成する。尚、下りフレーム構
成の一例については、後述する。
設定する基準シンボルを生成する。尚、下りフレーム構
成の一例については、後述する。
【００４５】 下りスロットの基準となる信号、例え
ば、基準シンボルを送信するタイミング時刻とデフレー
ム化回路４２＃ｉから入力されるＭＳ（ｉ）からの上り
スロットの基準となる信号、例えば、スロットに設定さ
れる基準シンボルに対する応答シンボルの受信時刻とか
ら、ＭＳ（ｉ）とＢＳ２０＃ｊとの間の送信タイミング
制御されていない純粋な伝搬時間時間を測定する。
ば、基準シンボルを送信するタイミング時刻とデフレー
ム化回路４２＃ｉから入力されるＭＳ（ｉ）からの上り
スロットの基準となる信号、例えば、スロットに設定さ
れる基準シンボルに対する応答シンボルの受信時刻とか
ら、ＭＳ（ｉ）とＢＳ２０＃ｊとの間の送信タイミング
制御されていない純粋な伝搬時間時間を測定する。
【００４６】尚、以降においても使用する「送信タイミ
ング制御」という用語は、各ＭＳ（ｉ）が、スロットを
受信してから、固定遅延量（例えば、０．５スロット）
だけ遅延してから上りスロットを送信する制御を含ま
ず、ＭＳ（ｉ）の伝搬時間に応じた送信タイミング制御
をいう。
ング制御」という用語は、各ＭＳ（ｉ）が、スロットを
受信してから、固定遅延量（例えば、０．５スロット）
だけ遅延してから上りスロットを送信する制御を含ま
ず、ＭＳ（ｉ）の伝搬時間に応じた送信タイミング制御
をいう。
【００４７】 全てのＭＳ（ｉ）の純粋な伝搬遅延時
間の最大値を求めて、基準伝搬時間Ｔdrefとする。
間の最大値を求めて、基準伝搬時間Ｔdrefとする。
【００４８】 基準伝搬時間ＴdrefとＭＳ（ｉ）の純
粋な伝搬時間との差分α（ｉ）を求めて、下りスロット
に設定する送信タイミングシンボルを作成する。
粋な伝搬時間との差分α（ｉ）を求めて、下りスロット
に設定する送信タイミングシンボルを作成する。
【００４９】図４は、下り信号（ＢＳ→ＭＳ）のフレー
ム、スロットの構成例を示す図である。図４に示すよう
に、下り信号の各フレームは、複数、例えば、１６個の
スロット＃０〜＃１５から構成される。各スロット＃ｉ
は、パイロットシンボル、基準シンボル、送信タイミン
グシンボルなどの制御シンボルと、音声などの情報デー
タを示すデータシンボルからなる。
ム、スロットの構成例を示す図である。図４に示すよう
に、下り信号の各フレームは、複数、例えば、１６個の
スロット＃０〜＃１５から構成される。各スロット＃ｉ
は、パイロットシンボル、基準シンボル、送信タイミン
グシンボルなどの制御シンボルと、音声などの情報デー
タを示すデータシンボルからなる。
【００５０】パイロットシンボルは、スロットの先頭を
指示するシンボルである。基準シンボルは、所定のビッ
トパターンの伝搬時間測定用の信号である。送信タイミ
ングシンボルなは、ＭＳ（ｉ）がスロットの送信基準ビ
ット、例えば、スロットの最終ビットを受信してから、
送信するまでの遅延量を指示する送信タイミング遅延量
が設定される。
指示するシンボルである。基準シンボルは、所定のビッ
トパターンの伝搬時間測定用の信号である。送信タイミ
ングシンボルなは、ＭＳ（ｉ）がスロットの送信基準ビ
ット、例えば、スロットの最終ビットを受信してから、
送信するまでの遅延量を指示する送信タイミング遅延量
が設定される。
【００５１】送信タイミングシンボルには、固定遅延量
（例えば、０．５スロット）を含む全体の遅延量を含む
ようにしてもよいが、送信タイミングシンボルのビット
数低減してスロットを有効使用する観点から、本実施形
態では、システムで予め固定遅延量を取り決めしてお
き、送信タイミングシンボルには、含まないものとす
る。
（例えば、０．５スロット）を含む全体の遅延量を含む
ようにしてもよいが、送信タイミングシンボルのビット
数低減してスロットを有効使用する観点から、本実施形
態では、システムで予め固定遅延量を取り決めしてお
き、送信タイミングシンボルには、含まないものとす
る。
【００５２】送信タイミングシンボルが指示する遅延量
は、基準クロックのクロック数でも、絶対時間でも良い
が、本実施形態では、ＢＳ２０＃ｊの拡散コードを生成
するクロック周波数の倍数のマスタクロック周波数（例
えば、３２ＭＨｚ）の基準クロックのクロック数とす
る。
は、基準クロックのクロック数でも、絶対時間でも良い
が、本実施形態では、ＢＳ２０＃ｊの拡散コードを生成
するクロック周波数の倍数のマスタクロック周波数（例
えば、３２ＭＨｚ）の基準クロックのクロック数とす
る。
【００５３】図５は、上り信号（ＭＳ→ＢＳ）のフレー
ム、スロットの構成例を示す図である。図５に示すよう
に、上り信号のフレームは、図４に示した下り信号のフ
レームと同じ数のスロット、例えば、１６個からなる。
ム、スロットの構成例を示す図である。図５に示すよう
に、上り信号のフレームは、図４に示した下り信号のフ
レームと同じ数のスロット、例えば、１６個からなる。
【００５４】各スロット＃ｉは、パイロットシンボル、
応答シンボル及び下りスロットの応答タイミングシンボ
ルに相当するビット位置のダミーシンボルなどの制御シ
ンボル及びデータシンボルからなる。パイロットシンボ
ル及びデータシンボルの意味は、下り信号と同じであ
る。応答シンボルは、基準シンボルに対応する所定のビ
ットパターン、例えば、基準シンボルと同じシンボル、
である。
応答シンボル及び下りスロットの応答タイミングシンボ
ルに相当するビット位置のダミーシンボルなどの制御シ
ンボル及びデータシンボルからなる。パイロットシンボ
ル及びデータシンボルの意味は、下り信号と同じであ
る。応答シンボルは、基準シンボルに対応する所定のビ
ットパターン、例えば、基準シンボルと同じシンボル、
である。
【００５５】図６は、本発明の第１実施形態による送信
タイミング制御回路の構成図である。図６に示すよう
に、送信タイミング制御回路５６は、基準シンボル生成
回路６０、ＭＳ（ｉ）伝搬時間測定回路６２＃ｉ（ｉ＝
１〜ｎ）、基準伝搬時間検出回路６８、ＭＳ（ｉ）送信
タイミング遅延量メモリ回路７０＃ｉ（ｉ＝１〜ｎ）及
びＭＳ（ｉ）送信タイミングシンボル算出回路７２＃ｉ
（ｉ＝１〜ｎ）を有する。
タイミング制御回路の構成図である。図６に示すよう
に、送信タイミング制御回路５６は、基準シンボル生成
回路６０、ＭＳ（ｉ）伝搬時間測定回路６２＃ｉ（ｉ＝
１〜ｎ）、基準伝搬時間検出回路６８、ＭＳ（ｉ）送信
タイミング遅延量メモリ回路７０＃ｉ（ｉ＝１〜ｎ）及
びＭＳ（ｉ）送信タイミングシンボル算出回路７２＃ｉ
（ｉ＝１〜ｎ）を有する。
【００５６】基準シンボル生成回路６０は、所定ビット
のＭＳ（ｉ）（ｉ＝１〜ｎ）基準シンボルを生成してフ
レーム化回路５２＃ｉに出力すると共に、基準シンボル
送信タイミング信号を有効にして、全てのＭＳ（ｉ）伝
搬時間測定回路６２＃ｉに同時に出力する。
のＭＳ（ｉ）（ｉ＝１〜ｎ）基準シンボルを生成してフ
レーム化回路５２＃ｉに出力すると共に、基準シンボル
送信タイミング信号を有効にして、全てのＭＳ（ｉ）伝
搬時間測定回路６２＃ｉに同時に出力する。
【００５７】基準シンボル送信タイミング信号を有効に
するタイミングは、下りスロットを送信する前であっ
て、全てのＭＳ（ｉ）伝搬時間測定回路６２＃ｉに同時
であれば良く、例えば、ＭＳ（ｉ）基準シンボルをフレ
ーム化回路５２＃ｉに出力するタイミングとする。尚、
ＭＳ（ｉ）基準シンボルは、全てのＭＳ（ｉ）について
同一であっても異なっていてもよい。
するタイミングは、下りスロットを送信する前であっ
て、全てのＭＳ（ｉ）伝搬時間測定回路６２＃ｉに同時
であれば良く、例えば、ＭＳ（ｉ）基準シンボルをフレ
ーム化回路５２＃ｉに出力するタイミングとする。尚、
ＭＳ（ｉ）基準シンボルは、全てのＭＳ（ｉ）について
同一であっても異なっていてもよい。
【００５８】各ＭＳ（ｉ）伝搬時間測定回路６２＃ｉ
は、複数のＪＫＦＦ６４＃ｉ及びカウンタ６６＃ｉを有
する。ＪＫＦＦ６４＃ｉ及びカウンタ６６＃ｉの個数
は、基準シンボル送信タイミング信号を有効（カウンタ
６６＃ｉをリセット）してから、応答タイミング受信タ
イミング信号が有効になるまでに、（基準シンボル送信
タイミング信号が有効になる回数＋１）個である。
は、複数のＪＫＦＦ６４＃ｉ及びカウンタ６６＃ｉを有
する。ＪＫＦＦ６４＃ｉ及びカウンタ６６＃ｉの個数
は、基準シンボル送信タイミング信号を有効（カウンタ
６６＃ｉをリセット）してから、応答タイミング受信タ
イミング信号が有効になるまでに、（基準シンボル送信
タイミング信号が有効になる回数＋１）個である。
【００５９】ＪＫＦＦ６４＃ｉは、基準シンボル送信タ
イミング信号が有効になると、カウンタ６６＃ｉのイネ
ーブル端子にイネーブル信号を出力し、応答シンボル受
信タイミング信号が有効になると、カウンタ６６＃ｉの
イネーブル端子にデセーブル信号を出力する。
イミング信号が有効になると、カウンタ６６＃ｉのイネ
ーブル端子にイネーブル信号を出力し、応答シンボル受
信タイミング信号が有効になると、カウンタ６６＃ｉの
イネーブル端子にデセーブル信号を出力する。
【００６０】カウンタ６６＃ｉは、イネーブル端子がイ
ネーブルになると、リセットされて、マスタクロックに
同期して、カウント動作を開始し、イネーブル端子がデ
ィセーブルになると、カウント動作を停止する。
ネーブルになると、リセットされて、マスタクロックに
同期して、カウント動作を開始し、イネーブル端子がデ
ィセーブルになると、カウント動作を停止する。
【００６１】即ち、ＭＳ（ｉ）伝搬時間測定回路６２＃
ｉは、基準シンボル送信タイミング信号が有効になって
から、応答シンボル受信タイミング信号が有効になるま
での時間をマスタクロック換算で測定する。尚、絶対時
間に変換して出力しても良い。
ｉは、基準シンボル送信タイミング信号が有効になって
から、応答シンボル受信タイミング信号が有効になるま
での時間をマスタクロック換算で測定する。尚、絶対時
間に変換して出力しても良い。
【００６２】基準伝搬時間検出回路６８は、ＭＳ（ｉ）
伝搬時間測定回路６２＃ｉが測定した各ＭＳ（ｉ）の伝
搬時間から、送信タイミング遅延量を除去（減算）し
て、核ＭＳ（ｉ）とＢＳ２０＃ｊとの間の送信タイミン
グ制御がされていない純粋な伝搬遅延時間を算出する。
伝搬時間測定回路６２＃ｉが測定した各ＭＳ（ｉ）の伝
搬時間から、送信タイミング遅延量を除去（減算）し
て、核ＭＳ（ｉ）とＢＳ２０＃ｊとの間の送信タイミン
グ制御がされていない純粋な伝搬遅延時間を算出する。
【００６３】本実施形態では、ＭＳ（ｉ）が移動するこ
とにより伝搬時間が動的に変わっていくことも考えらる
ことから、ＭＳ（ｉ）の送信タイミング制御は、常時、
行っているので、ＭＳ（ｉ）伝搬時間測定回路６２が測
定した伝搬時間には、一般には、送信タイミング遅延量
が含まれる。そのために、各ＭＳ（ｉ）の伝搬時間から
送信タイミング遅延量を除去する。尚、送信タイミング
遅延量には、固定遅延量が含まれても良いが、本実施形
態では、固定遅延量は含まないものとする。
とにより伝搬時間が動的に変わっていくことも考えらる
ことから、ＭＳ（ｉ）の送信タイミング制御は、常時、
行っているので、ＭＳ（ｉ）伝搬時間測定回路６２が測
定した伝搬時間には、一般には、送信タイミング遅延量
が含まれる。そのために、各ＭＳ（ｉ）の伝搬時間から
送信タイミング遅延量を除去する。尚、送信タイミング
遅延量には、固定遅延量が含まれても良いが、本実施形
態では、固定遅延量は含まないものとする。
【００６４】各ＭＳ（ｉ）の純粋な伝搬遅延時間を比較
して、最大伝搬時間もしくは最大伝搬時間＋数マスタク
ロック遅延時間を基準伝搬時間Ｔdrefとして、算出す
る。
して、最大伝搬時間もしくは最大伝搬時間＋数マスタク
ロック遅延時間を基準伝搬時間Ｔdrefとして、算出す
る。
【００６５】図7は、図６中のＭＳ（ｉ）送信タイミン
グシンボル算出回路の構成図である。図７に示すよう
に、ＭＳ（ｉ）送信タイミングシンボル算出回路７２＃
ｉは、減算器７４＃ｉ，７６＃ｉを有する。
グシンボル算出回路の構成図である。図７に示すよう
に、ＭＳ（ｉ）送信タイミングシンボル算出回路７２＃
ｉは、減算器７４＃ｉ，７６＃ｉを有する。
【００６６】減算器７４＃ｉは、ＭＳ（ｉ）伝搬時間測
定回路６２＃ｉの出力であるＭＳ（ｉ）伝搬遅延時間信
号から送信タイミング遅延量を除去して、純粋な伝搬時
間を求める。
定回路６２＃ｉの出力であるＭＳ（ｉ）伝搬遅延時間信
号から送信タイミング遅延量を除去して、純粋な伝搬時
間を求める。
【００６７】減算器７６＃ｉは、基準伝搬時間Ｔdrefと
純粋な伝播時間との差分をＭＳ（ｉ）送信タイミングシ
ンボル信号として、フレーム化回路５２＃ｉに出力する
と共に、送信タイミング遅延量として、ＭＳ（ｉ）送信
タイミング遅延量メモリ回路７０＃ｉに出力する。
純粋な伝播時間との差分をＭＳ（ｉ）送信タイミングシ
ンボル信号として、フレーム化回路５２＃ｉに出力する
と共に、送信タイミング遅延量として、ＭＳ（ｉ）送信
タイミング遅延量メモリ回路７０＃ｉに出力する。
【００６８】ＭＳ（ｉ）送信タイミング遅延量メモリ回
路７０＃ｉは、送信タイミング遅延量を記憶する。尚、
ＭＳ（ｉ）の送信タイミング制御前は、無線基地局制御
部３０＃ｊにより、０がＭＳ（ｉ）送信タイミング遅延
量メモリ回路７０＃ｉに書き込まれる。
路７０＃ｉは、送信タイミング遅延量を記憶する。尚、
ＭＳ（ｉ）の送信タイミング制御前は、無線基地局制御
部３０＃ｊにより、０がＭＳ（ｉ）送信タイミング遅延
量メモリ回路７０＃ｉに書き込まれる。
【００６９】図８は、本発明のＭＳの実施形態を示す図
である。図８に示すように、各ＭＳ（ｉ）は、アンテナ
８２、送受信増幅部８４、無線部８６、ベースバンド信
号処理部８８、制御部９０及びＣＯＤＥＣ９４とＡＤＰ
９６を含む端末インタフェース部９２を具備する。
である。図８に示すように、各ＭＳ（ｉ）は、アンテナ
８２、送受信増幅部８４、無線部８６、ベースバンド信
号処理部８８、制御部９０及びＣＯＤＥＣ９４とＡＤＰ
９６を含む端末インタフェース部９２を具備する。
【００７０】アンテナ８２は、送信アンプで増幅された
上りＲＦ信号を送信し、またＢＳから下りＲＦ信号を受
信し、送受信増幅部８４に接続する。送受信増幅部８４
は、送信ＲＦ信号を増幅する送信アンプと受信ＲＦ信号
を増幅する低雑音アンプを装備し、ＲＦ送信信号とＲＦ
受信信号を多重・分離して、アンテナ８２に接続する。
上りＲＦ信号を送信し、またＢＳから下りＲＦ信号を受
信し、送受信増幅部８４に接続する。送受信増幅部８４
は、送信ＲＦ信号を増幅する送信アンプと受信ＲＦ信号
を増幅する低雑音アンプを装備し、ＲＦ送信信号とＲＦ
受信信号を多重・分離して、アンテナ８２に接続する。
【００７１】無線部８６は、ベースバンド信号処理部８
８により拡散された送信信号をＡ／Ｄ変換し、周波数変
換して、ＲＦ信号に変換する。受信アンプからの受信信
号を準同期検波し、Ａ／Ｄ変換して、ベースバンド処理
部８８に伝送する。
８により拡散された送信信号をＡ／Ｄ変換し、周波数変
換して、ＲＦ信号に変換する。受信アンプからの受信信
号を準同期検波し、Ａ／Ｄ変換して、ベースバンド処理
部８８に伝送する。
【００７２】ベースバンド信号処理部８８は、送信信号
については、送信データの誤り訂正符号化、フレーム
化、データ変調、拡散変調をし、受信信号については、
受信信号の逆拡散、チップ同期、誤り訂正復号、データ
の多重・分離、セクタ間タイバシチハンドオーバ時の最
大合成などのベースバンド信号処理を行う。更に、下り
信号の基準シンボルに従って、応答シンボルを含むスロ
ットの生成及び下りスロットに含まれる送信タイミング
シンボルに従って、送信制御をする。
については、送信データの誤り訂正符号化、フレーム
化、データ変調、拡散変調をし、受信信号については、
受信信号の逆拡散、チップ同期、誤り訂正復号、データ
の多重・分離、セクタ間タイバシチハンドオーバ時の最
大合成などのベースバンド信号処理を行う。更に、下り
信号の基準シンボルに従って、応答シンボルを含むスロ
ットの生成及び下りスロットに含まれる送信タイミング
シンボルに従って、送信制御をする。
【００７３】制御部９０は、制御信号の送受信を行う無
線制御機能を有する。端末インタフェース部９２は、音
声ＣＯＤＥＣ、データ用アダプタ機能（ＡＤＰ）を有
し、ハンドセット及び外部データ端末とのインタフェー
ス機能を有する。
線制御機能を有する。端末インタフェース部９２は、音
声ＣＯＤＥＣ、データ用アダプタ機能（ＡＤＰ）を有
し、ハンドセット及び外部データ端末とのインタフェー
ス機能を有する。
【００７４】図９は、本発明の第１実施形態による図８
中のベースバンド信号処理部８８の構成図である。図９
に示すように、ベースバンド信号処理部８８は、受信系
回路１００、送信系回路１０２、送信タイミング制御回
路１２０及び応答シンボル生成回路１２２から構成され
る。
中のベースバンド信号処理部８８の構成図である。図９
に示すように、ベースバンド信号処理部８８は、受信系
回路１００、送信系回路１０２、送信タイミング制御回
路１２０及び応答シンボル生成回路１２２から構成され
る。
【００７５】受信系回路１００は、復調回路１０４、デ
フレーム化回路１０６、デインタリーブ回路１０８及び
復号化回路１１０を有する。復調回路１０４、デインタ
リーブ回路１０８及び復号化回路１１０は、図３中の復
調回路４０＃ｉ、デインタリーブ回路４４＃ｉ及び復号
化回路４６＃ｉと実質的に同一なので説明を省略する。
フレーム化回路１０６、デインタリーブ回路１０８及び
復号化回路１１０を有する。復調回路１０４、デインタ
リーブ回路１０８及び復号化回路１１０は、図３中の復
調回路４０＃ｉ、デインタリーブ回路４４＃ｉ及び復号
化回路４６＃ｉと実質的に同一なので説明を省略する。
【００７６】デフレーム化回路１００は、受信スロット
から基準シンボル、送信タイミングシンボル及びデータ
シンボルを取り出し、基準シンボルを応答シンボル生成
回路１２２に出力し、送信タイミングシンボルを送信タ
イミング制御回路１２０に出力し、データシンボルをデ
インタリーブ回路１０８に出力する。
から基準シンボル、送信タイミングシンボル及びデータ
シンボルを取り出し、基準シンボルを応答シンボル生成
回路１２２に出力し、送信タイミングシンボルを送信タ
イミング制御回路１２０に出力し、データシンボルをデ
インタリーブ回路１０８に出力する。
【００７７】送信系回路１０２は、符号化回路１１２、
インタリーブ回路１１４、フレーム化回路１１６及び変
調回路１１８を有する。符号化回路１１２、インタリー
ブ回路１１４及び変調回路１１８は、図３中の符号化回
路48＃ｉ、インタリーブ回路５０＃ｉ及び変調回路５４
＃ｉと実質的に同一なので説明を省略する。
インタリーブ回路１１４、フレーム化回路１１６及び変
調回路１１８を有する。符号化回路１１２、インタリー
ブ回路１１４及び変調回路１１８は、図３中の符号化回
路48＃ｉ、インタリーブ回路５０＃ｉ及び変調回路５４
＃ｉと実質的に同一なので説明を省略する。
【００７８】フレーム化回路１１６は、ＢＳ２０＃ｊか
ら下りスロットの所定の送信基準の信号（例えば、デー
タシンボルの最終ビット）を受信してから固定遅延量
（例えば、０．５スロット）後に、各上りスロットにパ
イロットシンボル、応答シンボル、ダミーシンボルなど
の制御シンボル及びデータシンボルを設定すると共に、
送信タイミング制御回路１２０の制御に従って、送信タ
イミングシンボルで指示される遅延量だけスロットを遅
延して、出力する。
ら下りスロットの所定の送信基準の信号（例えば、デー
タシンボルの最終ビット）を受信してから固定遅延量
（例えば、０．５スロット）後に、各上りスロットにパ
イロットシンボル、応答シンボル、ダミーシンボルなど
の制御シンボル及びデータシンボルを設定すると共に、
送信タイミング制御回路１２０の制御に従って、送信タ
イミングシンボルで指示される遅延量だけスロットを遅
延して、出力する。
【００７９】遅延制御は、例えば、最大遅延量に相当す
るビット長のシフトレジスタを構成するフリップフロッ
プの出力を送信タイミング制御回路１２０からの選択信
号に従って、セレクタにより選択することにより制御す
ることができる。
るビット長のシフトレジスタを構成するフリップフロッ
プの出力を送信タイミング制御回路１２０からの選択信
号に従って、セレクタにより選択することにより制御す
ることができる。
【００８０】送信タイミング制御回路１２０は、送信タ
イミングシンボルが入力されると、送信タイミングシン
ボルにより指示される遅延量で、スロットを遅延させ
る。例えば、シフトレジスタを構成する該当段のＦＦの
出力を選択するようセレクタに選択信号を出力する。応
答シンボル生成回路１２２は、基準シンボルが入力され
ると、基準シンボルに該当する応答シンボル（例えば、
基準シンボル）を生成して、フレーム化回路１１６に出
力する。
イミングシンボルが入力されると、送信タイミングシン
ボルにより指示される遅延量で、スロットを遅延させ
る。例えば、シフトレジスタを構成する該当段のＦＦの
出力を選択するようセレクタに選択信号を出力する。応
答シンボル生成回路１２２は、基準シンボルが入力され
ると、基準シンボルに該当する応答シンボル（例えば、
基準シンボル）を生成して、フレーム化回路１１６に出
力する。
【００８１】図１０は、本発明の第１実施形態のタイム
チャートである。
チャートである。
【００８２】以下、図２〜図７の動作説明をする。
【００８３】ＢＳ２０＃ｊでは、ＭＳ（ｉ）の送信タイ
ミング制御を開始する際に、無線制御部３０＃ｊは、送
信タイミング制御回路５６中のＭＳ（ｉ）の送信タイミ
ングを制御するためのＭＳ（ｉ）送信タイミング遅延量
メモリ回路７０＃ｉに０を書き込む。
ミング制御を開始する際に、無線制御部３０＃ｊは、送
信タイミング制御回路５６中のＭＳ（ｉ）の送信タイミ
ングを制御するためのＭＳ（ｉ）送信タイミング遅延量
メモリ回路７０＃ｉに０を書き込む。
【００８４】基準シンボル生成回路６０は、各ＭＳ
（ｉ）基準シンボル信号を生成して、フレーム化回路５
２＃ｉに出力すると共に、基準シンボル送信タイミング
信号を同時に有効にして、ＭＳ（ｉ）伝搬遅延時間測定
回路６２＃ｉの該当するＪＫＦＦ６４＃ｉに同時に出力
する。該当するＪＫＦＦ６４＃ｉは、例えば、基準シン
ボル送信タイミング信号をクロックとして動作するＪＫ
ＦＦ６４＃ｉの個数ビットカウンタの出力値により制御
する。
（ｉ）基準シンボル信号を生成して、フレーム化回路５
２＃ｉに出力すると共に、基準シンボル送信タイミング
信号を同時に有効にして、ＭＳ（ｉ）伝搬遅延時間測定
回路６２＃ｉの該当するＪＫＦＦ６４＃ｉに同時に出力
する。該当するＪＫＦＦ６４＃ｉは、例えば、基準シン
ボル送信タイミング信号をクロックとして動作するＪＫ
ＦＦ６４＃ｉの個数ビットカウンタの出力値により制御
する。
【００８５】ＪＫＦＦ６４＃ｉは、基準シンボル送信タ
イミング信号が有効になると、カウンタ６６＃ｉのイネ
ーブル端子を有効にする。カウンタ６６＃ｉは、イネー
ブル端子が有効になると、リセットして、マスタクロッ
クに従って、カウント開始する。
イミング信号が有効になると、カウンタ６６＃ｉのイネ
ーブル端子を有効にする。カウンタ６６＃ｉは、イネー
ブル端子が有効になると、リセットして、マスタクロッ
クに従って、カウント開始する。
【００８６】基準伝搬時間検出回路６８は、カウンタ６
６＃ｉがカウント動作をストップして、ＭＳ（ｉ）の伝
搬時間が測定されるまでは、ＭＳ（ｉ）送信タイミング
シンボル算出回路６８＃ｉに基準伝搬時間を出力しな
い。
６＃ｉがカウント動作をストップして、ＭＳ（ｉ）の伝
搬時間が測定されるまでは、ＭＳ（ｉ）送信タイミング
シンボル算出回路６８＃ｉに基準伝搬時間を出力しな
い。
【００８７】ＭＳ（ｉ）送信タイミングシンボル算出回
路６８＃ｉは、基準伝搬時間が出力されていないので、
ＭＳ（ｉ）送信タイミングシンボル信号＝０をフレーム
化回路５２＃ｉに出力する。
路６８＃ｉは、基準伝搬時間が出力されていないので、
ＭＳ（ｉ）送信タイミングシンボル信号＝０をフレーム
化回路５２＃ｉに出力する。
【００８８】フレーム化回路５２＃ｉは、各スロット＃
ｊ（ｊ＝０〜１５）に、パイロットシンボル、送信タイ
ミング制御回路５６から入力される基準シンボル信号及
び送信タイミングシンボルの制御シンボルを図４に示す
スロット構成の各所定のビット位置に設定する。
ｊ（ｊ＝０〜１５）に、パイロットシンボル、送信タイ
ミング制御回路５６から入力される基準シンボル信号及
び送信タイミングシンボルの制御シンボルを図４に示す
スロット構成の各所定のビット位置に設定する。
【００８９】そして、有線伝送路インタフェース部３２
＃ｊを通して、符号化回路４８＃ｉ及びインタリーブ回
路５０＃ｉより入力されるデータシンボルを制御シンボ
ルに後続して設定する。
＃ｊを通して、符号化回路４８＃ｉ及びインタリーブ回
路５０＃ｉより入力されるデータシンボルを制御シンボ
ルに後続して設定する。
【００９０】変調回路５４＃ｉは、ＢＰＳＫ方式などに
よりデータ変調をし、ＭＳ（ｉ）の拡散コードで拡散変
調をして、無線部２６＃ｊに出力する。無線部２６＃ｊ
は、ベースバンド信号処理部２８＃ｊで拡散された送信
信号をＤ／Ａ変換などをして、ＲＦ信号に変換して、ア
ンテナ２２よりＭＳ（ｉ）に送信する。これにより、各
ＭＳ（ｉ）に対して、図１０に示すように、基準シンボ
ル及び送信タイミングシンボルを含むスロットが同時に
送信される。
よりデータ変調をし、ＭＳ（ｉ）の拡散コードで拡散変
調をして、無線部２６＃ｊに出力する。無線部２６＃ｊ
は、ベースバンド信号処理部２８＃ｊで拡散された送信
信号をＤ／Ａ変換などをして、ＲＦ信号に変換して、ア
ンテナ２２よりＭＳ（ｉ）に送信する。これにより、各
ＭＳ（ｉ）に対して、図１０に示すように、基準シンボ
ル及び送信タイミングシンボルを含むスロットが同時に
送信される。
【００９１】図１０に示すように、ＢＳ２０＃ｊから下
りスロットが送信されてから伝搬遅延時間Ｔtx（ｉ）だ
け遅延して、図８中のＭＳ（ｉ）のアンテナ８２で受信
される。送受信増幅部８４は、受信ＲＦ信号を増幅す
る。無線部８６は、受信アンプからの受信信号を準同期
検波し、Ａ／Ｄ変換して、ベースバンド信号処理部８８
に伝送する。
りスロットが送信されてから伝搬遅延時間Ｔtx（ｉ）だ
け遅延して、図８中のＭＳ（ｉ）のアンテナ８２で受信
される。送受信増幅部８４は、受信ＲＦ信号を増幅す
る。無線部８６は、受信アンプからの受信信号を準同期
検波し、Ａ／Ｄ変換して、ベースバンド信号処理部８８
に伝送する。
【００９２】図９中の復調回路１０４は、受信信号を拡
散コードを用いて逆拡散し、チップ同期を取る。デフレ
ーム化回路１０６は、フレームに含まれる各スロットを
分解して、基準シンボルを応答シンボル生成回路１２２
に出力し、送信タイミングシンボルを送信タイミング制
御回路１２０に出力する。また、データシンボルをデイ
ンタリーブ回路１０８に出力する。
散コードを用いて逆拡散し、チップ同期を取る。デフレ
ーム化回路１０６は、フレームに含まれる各スロットを
分解して、基準シンボルを応答シンボル生成回路１２２
に出力し、送信タイミングシンボルを送信タイミング制
御回路１２０に出力する。また、データシンボルをデイ
ンタリーブ回路１０８に出力する。
【００９３】応答シンボル生成回路１２２は、入力され
た基準シンボルから図示しない変換テーブルなどを参照
して、応答シンボルを生成又は基準シンボルをそのまま
応答シンボルとして、フレーム化回路１１６に出力す
る。
た基準シンボルから図示しない変換テーブルなどを参照
して、応答シンボルを生成又は基準シンボルをそのまま
応答シンボルとして、フレーム化回路１１６に出力す
る。
【００９４】送信タイミング制御回路１２０は、送信タ
イミングシンボルが入力されると、該シンボルが示す遅
延時間に該当するフレーム化回路１１６の図示しない可
変遅延回路を構成するシフトレジスタのＦＦの出力を選
択するよう選択信号を出力する。図１０に示すように、
送信タイミング制御前は、下りフレームのスロット＃０
の送信タイミングシンボルには０が設定されているの
で、初段のＦＦの出力を選択するよう選択信号を出力す
る。
イミングシンボルが入力されると、該シンボルが示す遅
延時間に該当するフレーム化回路１１６の図示しない可
変遅延回路を構成するシフトレジスタのＦＦの出力を選
択するよう選択信号を出力する。図１０に示すように、
送信タイミング制御前は、下りフレームのスロット＃０
の送信タイミングシンボルには０が設定されているの
で、初段のＦＦの出力を選択するよう選択信号を出力す
る。
【００９５】フレーム化回路１１６は、各スロットのデ
ータシンボルの最後のビットを入力して、固定遅延量
（例えば、０．５スロット）時間後に、図５に示すよう
に、パイロットシンボル、応答シンボルなどの制御シン
ボルをスロットに設定して、制御シンボルに後続するデ
ータシンボルをスロットに設定して、可変遅延回路に出
力する。
ータシンボルの最後のビットを入力して、固定遅延量
（例えば、０．５スロット）時間後に、図５に示すよう
に、パイロットシンボル、応答シンボルなどの制御シン
ボルをスロットに設定して、制御シンボルに後続するデ
ータシンボルをスロットに設定して、可変遅延回路に出
力する。
【００９６】可変遅延回路は、選択信号に従って、スロ
ットを遅延させて、変調回路１１８に出力する。下りフ
レームのスロット＃０の送信タイミングシンボルには０
が設定されているので、遅延回路は、遅延させずにスロ
ットを変調回路１１８に出力する。変調回路１１８は、
データ変調及び拡散変調をして、上りのスロット＃０を
無線部８６、送受信増幅部８４及びアンテナ８２を通し
て、ＢＳ２０＃ｊに送信する。
ットを遅延させて、変調回路１１８に出力する。下りフ
レームのスロット＃０の送信タイミングシンボルには０
が設定されているので、遅延回路は、遅延させずにスロ
ットを変調回路１１８に出力する。変調回路１１８は、
データ変調及び拡散変調をして、上りのスロット＃０を
無線部８６、送受信増幅部８４及びアンテナ８２を通し
て、ＢＳ２０＃ｊに送信する。
【００９７】ＭＳ（ｉ）からの上り信号のスロット＃０
は、ＭＳ（ｉ）から送信されてからＴRX（ｉ）時間後に
ＢＳ２０＃ｊのアンテナ２２で受信される。即ち、下り
信号のスロット＃０が送信されてから、（Ｔtx（ｉ）＋
固定遅延量＋ＴRX（ｉ））時間後に、ＢＳ２０＃ｊのア
ンテナ２２で受信される。
は、ＭＳ（ｉ）から送信されてからＴRX（ｉ）時間後に
ＢＳ２０＃ｊのアンテナ２２で受信される。即ち、下り
信号のスロット＃０が送信されてから、（Ｔtx（ｉ）＋
固定遅延量＋ＴRX（ｉ））時間後に、ＢＳ２０＃ｊのア
ンテナ２２で受信される。
【００９８】ＢＳ２０＃ｊのアンテナ２２で受信された
上り信号のスロット＃０は、送受信増幅２４＃ｊ、無線
部２６＃ｊを通して、ベースバンド信号処理部２８＃ｊ
に入力される。復調回路４０＃ｉ、受信信号の逆拡散、
チップ同期、データ復調をして、デフレーム化回路４２
＃ｉに出力する。
上り信号のスロット＃０は、送受信増幅２４＃ｊ、無線
部２６＃ｊを通して、ベースバンド信号処理部２８＃ｊ
に入力される。復調回路４０＃ｉ、受信信号の逆拡散、
チップ同期、データ復調をして、デフレーム化回路４２
＃ｉに出力する。
【００９９】デフレーム化回路４２＃ｉは、スロットを
分解して、応答シンボルに該当する領域からシンボルを
取り出して、応答シンボルならば、応答シンボルタイミ
ング信号を有効にして、ＭＳ（ｉ）伝搬時間測定回路６
２＃ｉの該当するＪＫＦＦ６４＃ｉに出力する。
分解して、応答シンボルに該当する領域からシンボルを
取り出して、応答シンボルならば、応答シンボルタイミ
ング信号を有効にして、ＭＳ（ｉ）伝搬時間測定回路６
２＃ｉの該当するＪＫＦＦ６４＃ｉに出力する。
【０１００】ＪＫＦＦ６４＃ｉは、応答シンボルタイミ
ング信号が有効になると、カウンタ６６＃ｉのイネーブ
ル端子にディセーブル信号を出力する。カウンタ６６＃
ｉは、イネーブル端子がディセーブルになると、カウン
ト動作をストップする。
ング信号が有効になると、カウンタ６６＃ｉのイネーブ
ル端子にディセーブル信号を出力する。カウンタ６６＃
ｉは、イネーブル端子がディセーブルになると、カウン
ト動作をストップする。
【０１０１】これにより、カウンタ６６＃ｉからは、基
準シンボル送信タイミング信号が有効になってから応答
シンボル受信タイミング信号が有効になるまでの時間の
マスタクロック数が出力される。
準シンボル送信タイミング信号が有効になってから応答
シンボル受信タイミング信号が有効になるまでの時間の
マスタクロック数が出力される。
【０１０２】ＭＳ（ｉ）送信タイミング遅延量メモリ回
路７０＃ｉは、ＭＳ（ｉ）の伝搬時間が測定されるまで
は、固定遅延量（例えば０）を出力する。基準伝搬遅延
時間検出回路６８は、ＭＳ（ｉ）伝搬時間測定回路６２
＃ｉより測定された伝搬時間から送信タイミング遅延量
を除去して、ＭＳ（ｉ）とＢＳ２０＃ｊの送信タイミン
グ制御がされていない純粋な伝搬時間（Ｔtx（ｉ）＋Ｔ
RX（ｉ））又は（Ｔtx（ｉ）＋ＴRX（ｉ）＋固定遅延
量）を算出する。
路７０＃ｉは、ＭＳ（ｉ）の伝搬時間が測定されるまで
は、固定遅延量（例えば０）を出力する。基準伝搬遅延
時間検出回路６８は、ＭＳ（ｉ）伝搬時間測定回路６２
＃ｉより測定された伝搬時間から送信タイミング遅延量
を除去して、ＭＳ（ｉ）とＢＳ２０＃ｊの送信タイミン
グ制御がされていない純粋な伝搬時間（Ｔtx（ｉ）＋Ｔ
RX（ｉ））又は（Ｔtx（ｉ）＋ＴRX（ｉ）＋固定遅延
量）を算出する。
【０１０３】そして、各ＭＳ（ｉ）の純粋な伝搬時間を
比較して、最大伝搬時間もしくは最大伝搬時間＋α（全
体で１スロット以下）を基準伝搬時間Ｔdrefとして、算
出し、ＭＳ（ｉ）送信タイミングシンボル算出回路７２
＃ｉに出力する。
比較して、最大伝搬時間もしくは最大伝搬時間＋α（全
体で１スロット以下）を基準伝搬時間Ｔdrefとして、算
出し、ＭＳ（ｉ）送信タイミングシンボル算出回路７２
＃ｉに出力する。
【０１０４】ＭＳ（ｉ）送信タイミングシンボル算出回
路７２＃ｉの減算器７４＃ｉは、ＭＳ（ｉ）伝搬遅延時
間測定回路６２から出力される伝搬時間から送信タイミ
ング遅延量を除去して、純粋な伝搬時間（Ｔtx（ｉ）＋
ＴRX（ｉ））又は（Ｔtx（ｉ）＋ＴRX（ｉ）＋固定遅延
量）を算出する。減算器７６＃ｉは、基準伝搬時間Ｔ
drefから純粋な伝搬時間を減算して、ＭＳ（ｉ）送信タ
イミング信号として、フレーム化回路５２＃ｉに出力す
る。
路７２＃ｉの減算器７４＃ｉは、ＭＳ（ｉ）伝搬遅延時
間測定回路６２から出力される伝搬時間から送信タイミ
ング遅延量を除去して、純粋な伝搬時間（Ｔtx（ｉ）＋
ＴRX（ｉ））又は（Ｔtx（ｉ）＋ＴRX（ｉ）＋固定遅延
量）を算出する。減算器７６＃ｉは、基準伝搬時間Ｔ
drefから純粋な伝搬時間を減算して、ＭＳ（ｉ）送信タ
イミング信号として、フレーム化回路５２＃ｉに出力す
る。
【０１０５】フレーム化回路５２＃ｉは、送信タイミン
グ制御回路５６から基準シンボル及びＭＳ（ｉ）送信タ
イミングシンボルが入力されると、スロットに基準シン
ボル及び送信タイミングシンボル等の制御シンボルを設
定してから、データシンボルを設定して、変調回路５４
＃ｉに出力する。
グ制御回路５６から基準シンボル及びＭＳ（ｉ）送信タ
イミングシンボルが入力されると、スロットに基準シン
ボル及び送信タイミングシンボル等の制御シンボルを設
定してから、データシンボルを設定して、変調回路５４
＃ｉに出力する。
【０１０６】例えば、上り信号のスロット＃０に設定さ
れたた基準シンボルを送信してから、次の下り信号のス
ロット＃１の間に、ＭＳ（ｉ）から基準シンボルに対す
る応答シンボルが設定された上りスロット＃０が受信さ
れるので、下り信号のスロット＃２以降では、送信タイ
ミングシンボルには、固定遅延量（＝０）ではなく、送
信タイミング制御回路５６により送信タイミング制御さ
れた遅延量が設定される。
れたた基準シンボルを送信してから、次の下り信号のス
ロット＃１の間に、ＭＳ（ｉ）から基準シンボルに対す
る応答シンボルが設定された上りスロット＃０が受信さ
れるので、下り信号のスロット＃２以降では、送信タイ
ミングシンボルには、固定遅延量（＝０）ではなく、送
信タイミング制御回路５６により送信タイミング制御さ
れた遅延量が設定される。
【０１０７】送信タイミングシンボル及び基準シンホル
が設定された上りスロットは、変調回路５４＃ｉ、無線
部２６＃ｊ及び送受信増幅部２４＃ｊを通して、アンテ
ナ２２よりＭＳ（ｉ）に送信される。
が設定された上りスロットは、変調回路５４＃ｉ、無線
部２６＃ｊ及び送受信増幅部２４＃ｊを通して、アンテ
ナ２２よりＭＳ（ｉ）に送信される。
【０１０８】下り信号のスロットの送信タイミングシン
ボルは、ＭＳ（ｉ）のデフレーム化回路１０６で検出さ
れ、送信タイミング制御回路１２０に出力される。送信
タイミング制御回路１２０は、送信タイミングシンボル
が入力されると、フレーム化回路１１６を制御して、送
信タイミングシンボルで指示される遅延量だけスロット
を遅延させて、アンテナ８２より上り信号のスロットを
ＢＳ２０＃ｊに送信する。
ボルは、ＭＳ（ｉ）のデフレーム化回路１０６で検出さ
れ、送信タイミング制御回路１２０に出力される。送信
タイミング制御回路１２０は、送信タイミングシンボル
が入力されると、フレーム化回路１１６を制御して、送
信タイミングシンボルで指示される遅延量だけスロット
を遅延させて、アンテナ８２より上り信号のスロットを
ＢＳ２０＃ｊに送信する。
【０１０９】送信タイミング制御された上り信号のスロ
ットは、ＢＳ２０＃ｊで受信される。上り信号のスロッ
トは、図１０に示すように、下り信号のスロットが送信
されてから、固定遅延量＋送信タイミング遅延量(Ｔ
dref−Ｔtx（ｉ）−ＴRX（ｉ））＋ＭＳ（ｉ）の純粋の
伝搬時間（Ｔtx（ｉ）＋ＴRX（ｉ））（＝固定遅延量＋
Ｔdref）後に、アンテナ２２で受信される。
ットは、ＢＳ２０＃ｊで受信される。上り信号のスロッ
トは、図１０に示すように、下り信号のスロットが送信
されてから、固定遅延量＋送信タイミング遅延量(Ｔ
dref−Ｔtx（ｉ）−ＴRX（ｉ））＋ＭＳ（ｉ）の純粋の
伝搬時間（Ｔtx（ｉ）＋ＴRX（ｉ））（＝固定遅延量＋
Ｔdref）後に、アンテナ２２で受信される。
【０１１０】この結果、全てのＭＳ（ｉ）からの上り信
号は、同時にアンテナ２２で受信される。この上り信号
のスロットが復調回路４０＃ｉに入力されて、逆拡散が
行われるが、全てのＭＳ（ｉ）の上り信号が同時に受信
されるので、逆拡散タイミングは同時になり干渉を生じ
ることが無くなる。
号は、同時にアンテナ２２で受信される。この上り信号
のスロットが復調回路４０＃ｉに入力されて、逆拡散が
行われるが、全てのＭＳ（ｉ）の上り信号が同時に受信
されるので、逆拡散タイミングは同時になり干渉を生じ
ることが無くなる。
【０１１１】以降も継続して、各ＭＳ（ｉ）の純粋な伝
搬遅延時間に従って、送信タイミング制御が行われるの
で、全てのＭＳ（ｉ）の逆拡散タイミングが同時にな
る。
搬遅延時間に従って、送信タイミング制御が行われるの
で、全てのＭＳ（ｉ）の逆拡散タイミングが同時にな
る。
【０１１２】第２実施形態 図１１は、本発明の第２実施形態による送信タイミング
制御回路の構成図であり、図６中の構成要素と実質的に
同一の構成要素には同一の符号を附している。図１１の
送信タイミング制御回路が図６の送信タイミング制御回
路と異なる点は、基準シンボルをフレーム内の各スロッ
ト＃ｉ（ｉ＝０〜１５）で異なるようにしたこと、応答
シンボルが基準シンボルに対応する期待シンボルに一致
する時に、応答シンボル受信タイミング信号を有効にす
るようにしたことである。
制御回路の構成図であり、図６中の構成要素と実質的に
同一の構成要素には同一の符号を附している。図１１の
送信タイミング制御回路が図６の送信タイミング制御回
路と異なる点は、基準シンボルをフレーム内の各スロッ
ト＃ｉ（ｉ＝０〜１５）で異なるようにしたこと、応答
シンボルが基準シンボルに対応する期待シンボルに一致
する時に、応答シンボル受信タイミング信号を有効にす
るようにしたことである。
【０１１３】図１２は、基準シンボル（４ビット）の一
例を示す図である。図１２に示すように、各スロット＃
ｉ（ｉ＝０〜１５）毎に異なる基準シンボルが与えられ
ている。このように、スロット毎に異なる基準シンボル
を与えることにより、基準シンボルに対応する応答シン
ボルをスロット毎に異なるように付与することができ、
受信シンボルが、基準シンボルに対応する応答シンボル
であることが誤りなく判別できて、伝搬時間測定の誤り
を防止することができるからである。
例を示す図である。図１２に示すように、各スロット＃
ｉ（ｉ＝０〜１５）毎に異なる基準シンボルが与えられ
ている。このように、スロット毎に異なる基準シンボル
を与えることにより、基準シンボルに対応する応答シン
ボルをスロット毎に異なるように付与することができ、
受信シンボルが、基準シンボルに対応する応答シンボル
であることが誤りなく判別できて、伝搬時間測定の誤り
を防止することができるからである。
【０１１４】例えば、応答シンボルが全てのスロットで
同じであれば、応答シンボルが伝送エラーにより受信で
きなかった場合、その後、正しく受信できた応答シンボ
ルがどの基準シンボルに対応するものか判別できずに、
伝搬時間の測定を誤る恐れがあるから。この基準シンボ
ル及び基準シンボルに対応する応答シンボルは、例え
ば、基準シンボル発生回路６０中のＲＯＭなどのメモリ
に格納しておく。
同じであれば、応答シンボルが伝送エラーにより受信で
きなかった場合、その後、正しく受信できた応答シンボ
ルがどの基準シンボルに対応するものか判別できずに、
伝搬時間の測定を誤る恐れがあるから。この基準シンボ
ル及び基準シンボルに対応する応答シンボルは、例え
ば、基準シンボル発生回路６０中のＲＯＭなどのメモリ
に格納しておく。
【０１１５】図１１に示すように、図６の送信タイミン
グ制御回路にゲート回路１３０＃ｉを付加したことが図
６と異なる。ゲート回路１３０＃ｉは、応答シンボルが
デフレーム化回路より入力されると、基準シンボル生成
回路６０から一定時間前のスロットに設定した基準シン
ボルに対応する応答シンボルを取得する。
グ制御回路にゲート回路１３０＃ｉを付加したことが図
６と異なる。ゲート回路１３０＃ｉは、応答シンボルが
デフレーム化回路より入力されると、基準シンボル生成
回路６０から一定時間前のスロットに設定した基準シン
ボルに対応する応答シンボルを取得する。
【０１１６】ゲート回路１３０＃ｉは、基準シンボルか
ら対応する応答シンボルを期待応答シンボルとして、期
待応答シンボルと入力された応答シンボルとを比較し
て、一致すれば、応答シンボル受信タイミング信号を有
効にして、該当するＪＫＦＦ６４＃ｉに出力する。
ら対応する応答シンボルを期待応答シンボルとして、期
待応答シンボルと入力された応答シンボルとを比較し
て、一致すれば、応答シンボル受信タイミング信号を有
効にして、該当するＪＫＦＦ６４＃ｉに出力する。
【０１１７】ＪＫＦＦ６４＃ｉは、応答シンボル受信タ
イミング信号が有効になると、カウンタ６６＃ｉのイネ
ーブル端子にディセーブル信号を出力する。カウンタ６
６＃ｉは、イネーブル端子がディセーブルになると、カ
ウント動作をストップする。このように、応答シンボル
と期待シンボルが一致した場合のみ、カウンタ６６＃ｉ
を停止して、伝搬時間を測定するので、伝搬時間の測定
を誤ることが無くなる。
イミング信号が有効になると、カウンタ６６＃ｉのイネ
ーブル端子にディセーブル信号を出力する。カウンタ６
６＃ｉは、イネーブル端子がディセーブルになると、カ
ウント動作をストップする。このように、応答シンボル
と期待シンボルが一致した場合のみ、カウンタ６６＃ｉ
を停止して、伝搬時間を測定するので、伝搬時間の測定
を誤ることが無くなる。
【０１１８】第３実施形態 図１３は、本発明の第３実施形態による送信タイミング
制御回路の構成図であり、図６中の構成要素と実質的に
同一の要素には同一の符号を附している。
制御回路の構成図であり、図６中の構成要素と実質的に
同一の要素には同一の符号を附している。
【０１１９】図１３の送信タイミング制御回路が図６の
送信タイミング制御回路と異なる点は、最大伝搬時間メ
モリ回路１４０に過去の最大伝搬時間をメモリしてお
き、全てのＭＳ（ｉ）の純粋な伝搬時間の最大の時間が
過去の最大伝搬時間よりも長い場合は、最大伝搬時間を
更新することである。但し、最大伝搬時間が所定の時間
（例えば、１．５スロット）を越えないようにする。こ
れは、あるＭＳ（ｉ）伝搬時間測定回路６２＃ｉが伝搬
時間の測定を誤った恐れがあるからである。
送信タイミング制御回路と異なる点は、最大伝搬時間メ
モリ回路１４０に過去の最大伝搬時間をメモリしてお
き、全てのＭＳ（ｉ）の純粋な伝搬時間の最大の時間が
過去の最大伝搬時間よりも長い場合は、最大伝搬時間を
更新することである。但し、最大伝搬時間が所定の時間
（例えば、１．５スロット）を越えないようにする。こ
れは、あるＭＳ（ｉ）伝搬時間測定回路６２＃ｉが伝搬
時間の測定を誤った恐れがあるからである。
【０１２０】最大伝搬時間メモリ回路１４０は、ＭＳ
（ｉ）伝搬時間測定回路６２＃ｉが測定した伝搬時間か
ら送信タイミング遅延量を除去して、ＭＳ（ｉ）とＢＳ
との間の送信タイミングが制御されていない純粋な伝搬
時間を算出する。そして、全てのＭＳ（ｉ）（ｉ＝１〜
ｎ）の純粋な伝搬時間の最大値が過去の記憶されている
伝搬時間よりも長い場合には、データを最大値に更新す
る共に、更新した伝搬時間を基準伝搬時間として出力す
る。
（ｉ）伝搬時間測定回路６２＃ｉが測定した伝搬時間か
ら送信タイミング遅延量を除去して、ＭＳ（ｉ）とＢＳ
との間の送信タイミングが制御されていない純粋な伝搬
時間を算出する。そして、全てのＭＳ（ｉ）（ｉ＝１〜
ｎ）の純粋な伝搬時間の最大値が過去の記憶されている
伝搬時間よりも長い場合には、データを最大値に更新す
る共に、更新した伝搬時間を基準伝搬時間として出力す
る。
【０１２１】全てのＭＳ（ｉ）の純粋な伝搬遅延時間よ
りも過去の記憶されている伝搬遅延時間よりも短いとき
は、データを更新せずに、過去の記憶されている伝搬時
間を基準伝搬時間として出力する。
りも過去の記憶されている伝搬遅延時間よりも短いとき
は、データを更新せずに、過去の記憶されている伝搬時
間を基準伝搬時間として出力する。
【０１２２】尚、最大伝搬時間メモリ回路１４０には、
ＢＳ２０＃ｊがＭＳ（ｉ）と通信するエリアであるゾー
ン内のＢＳ２０＃ｊから離間する位置にＭＳ（ｉ）が位
置したとしたときに伝搬時間を予め算出しておき、その
伝搬時間から最大伝搬時間を固定的に記憶しておいても
よい。
ＢＳ２０＃ｊがＭＳ（ｉ）と通信するエリアであるゾー
ン内のＢＳ２０＃ｊから離間する位置にＭＳ（ｉ）が位
置したとしたときに伝搬時間を予め算出しておき、その
伝搬時間から最大伝搬時間を固定的に記憶しておいても
よい。
【０１２３】第４実施形態 図１４は、本発明の第４実施形態によるＭＳ（ｉ）送信
タイミングシンボル算出回路の構成図である。
タイミングシンボル算出回路の構成図である。
【０１２４】図１４のＭＳ（ｉ）送信タイミングシンボ
ル算出回路は、直前のＭＳ（ｉ）の送信タイミング遅延
量からのずれの方向（遅らす又は進める）とずれ量とを
送信タイミングシンボルとした点で、ＭＳ（ｉ）とＢＳ
間の純粋の伝搬時間と基準遅延時間との差分の遅らせる
時間を送信タイミングシンボルとした図７のＭＳ（ｉ）
送信タイミングシンボル算出回路７２＃ｉと異なる。
ル算出回路は、直前のＭＳ（ｉ）の送信タイミング遅延
量からのずれの方向（遅らす又は進める）とずれ量とを
送信タイミングシンボルとした点で、ＭＳ（ｉ）とＢＳ
間の純粋の伝搬時間と基準遅延時間との差分の遅らせる
時間を送信タイミングシンボルとした図７のＭＳ（ｉ）
送信タイミングシンボル算出回路７２＃ｉと異なる。
【０１２５】図１５は、送信タイミングシンボルの構成
例である。図１５に示すように、送信タイミングシンボ
ルは、直前の送信遅延量からのずれの方向を示す符号ビ
ット（例えば、「０」が直前よりも遅延させる、「１」
が直前よりも進ませる）とずれ量を示す遅延ビットから
構成される。これにより、送信タイミングシンボルのビ
ット数を低減することができ、スロットを有効に使用す
ることができる。
例である。図１５に示すように、送信タイミングシンボ
ルは、直前の送信遅延量からのずれの方向を示す符号ビ
ット（例えば、「０」が直前よりも遅延させる、「１」
が直前よりも進ませる）とずれ量を示す遅延ビットから
構成される。これにより、送信タイミングシンボルのビ
ット数を低減することができ、スロットを有効に使用す
ることができる。
【０１２６】図１６は、本発明の第４実施形態によるＭ
Ｓ（ｉ）中のベースバンド信号処理部の構成図であり、
図９のベースバンド信号処理部と実質的に同一の構成要
素には同一の符号を附している。
Ｓ（ｉ）中のベースバンド信号処理部の構成図であり、
図９のベースバンド信号処理部と実質的に同一の構成要
素には同一の符号を附している。
【０１２７】図１６のベースバンド信号処理部は、直前
の送信タイミング遅延量を送信タイミング遅延量メモリ
回路１６２にメモリすること、加算器１６４によりデフ
レーム化回路１０６から出力される送信タイミングシン
ボルと送信タイミング遅延量メモリ１６２にメモリされ
た直前の送信遅延量とを加算して、送信タイミング遅延
量を算出するようにしたことが、図９のベースバント信
号処理部と異なる。
の送信タイミング遅延量を送信タイミング遅延量メモリ
回路１６２にメモリすること、加算器１６４によりデフ
レーム化回路１０６から出力される送信タイミングシン
ボルと送信タイミング遅延量メモリ１６２にメモリされ
た直前の送信遅延量とを加算して、送信タイミング遅延
量を算出するようにしたことが、図９のベースバント信
号処理部と異なる。
【０１２８】以下、図１４及び図１５の動作説明をす
る。
る。
【０１２９】図１４中の比較回路１５０＃ｉは、ＭＳ
（ｉ）伝搬時間と基準伝搬時間信号とを比較して、図６
中のＭＳ（ｉ）伝搬遅延時間測定回路６２＃ｉと同様に
構成された回路から出力されたＭＳ（ｉ）伝搬時間が基
準伝搬時間検出回路６８から出力された基準伝搬時間よ
りも小さいときは、例えば、「０」を出力し、ＭＳ
（ｉ）伝搬時間が基準伝搬時間よりも大きいときは、例
えば、「１」を出力する。差分抽出回路１５２＃ｉは、
│ＭＳ（ｉ）伝搬時間−基準伝搬時間│を算出する。
（ｉ）伝搬時間と基準伝搬時間信号とを比較して、図６
中のＭＳ（ｉ）伝搬遅延時間測定回路６２＃ｉと同様に
構成された回路から出力されたＭＳ（ｉ）伝搬時間が基
準伝搬時間検出回路６８から出力された基準伝搬時間よ
りも小さいときは、例えば、「０」を出力し、ＭＳ
（ｉ）伝搬時間が基準伝搬時間よりも大きいときは、例
えば、「１」を出力する。差分抽出回路１５２＃ｉは、
│ＭＳ（ｉ）伝搬時間−基準伝搬時間│を算出する。
【０１３０】送信タイミングシンボルフレーム化回路１
５４は、比較回路１５０＃ｉの出力信号を図１５に示す
符号ビットに設定する。そして、差分抽出回路１５２＃
ｉの出力ビット値が、図１５に示す遅延ビットの最大値
よりも大きいとき、その最大値を遅延ビットに設定す
る。
５４は、比較回路１５０＃ｉの出力信号を図１５に示す
符号ビットに設定する。そして、差分抽出回路１５２＃
ｉの出力ビット値が、図１５に示す遅延ビットの最大値
よりも大きいとき、その最大値を遅延ビットに設定す
る。
【０１３１】また、出力ビット値が、遅延ビットの最大
値以下ならば、差分抽出回路１５２＃ｉの出力ビットを
遅延ビットに設定して、符号＋遅延ビットをＭＳ（ｉ）
送信タイミングシンボル信号として、図３中のフレーム
化回路５２＃ｉと同様に構成される回路に出力する。
値以下ならば、差分抽出回路１５２＃ｉの出力ビットを
遅延ビットに設定して、符号＋遅延ビットをＭＳ（ｉ）
送信タイミングシンボル信号として、図３中のフレーム
化回路５２＃ｉと同様に構成される回路に出力する。
【０１３２】加算器１５６＃ｉは、ＭＳ（ｉ）送信タイ
ミング遅延量とＭＳ（ｉ）送信タイミングシンボル信号
とを加算して、加算結果を、ＭＳ（ｉ）送信タイミング
遅延量メモリ回路７０＃ｉに書き込む。
ミング遅延量とＭＳ（ｉ）送信タイミングシンボル信号
とを加算して、加算結果を、ＭＳ（ｉ）送信タイミング
遅延量メモリ回路７０＃ｉに書き込む。
【０１３３】図１６中の送信タイミング遅延量メモリ回
路１６２には、送信タイミング制御される前は０、送信
タイミング制御されると、直前の送信タイミング遅延量
がメリされている。
路１６２には、送信タイミング制御される前は０、送信
タイミング制御されると、直前の送信タイミング遅延量
がメリされている。
【０１３４】加算器１６４は、デフレーム化回路１０６
より入力される図１５で示される符号ビットと遅延ビッ
トからなる送信タイミングシンボルと、送信タイミング
遅延量メモリ回路１６２から出力される前回の送信タイ
ミング遅延量とを加算して、今回の送信タイミング遅延
量を送信タイミング遅延量メモリ回路１６２及び送信タ
イミング制御回路１２０に出力する。
より入力される図１５で示される符号ビットと遅延ビッ
トからなる送信タイミングシンボルと、送信タイミング
遅延量メモリ回路１６２から出力される前回の送信タイ
ミング遅延量とを加算して、今回の送信タイミング遅延
量を送信タイミング遅延量メモリ回路１６２及び送信タ
イミング制御回路１２０に出力する。
【０１３５】送信タイミング遅延量メモリ回路１６２
は、今回の送信タイミング遅延量をメモリする。送信タ
イミング制御回路１２０は、加算器１６４から入力され
た送信タイミング遅延量に従って、フレーム化回路１１
６により生成されるスロットを遅延させる。このように
して、遅延ビットの単位で、徐々に送信制御され、最終
的は、全てのＭＳ（ｉ）からの上りスロットが同時に受
信される方向に収束する。これにより、送信タイミング
シンボルのビット数を少なくすることができ、スロット
を有効に使用することができる。
は、今回の送信タイミング遅延量をメモリする。送信タ
イミング制御回路１２０は、加算器１６４から入力され
た送信タイミング遅延量に従って、フレーム化回路１１
６により生成されるスロットを遅延させる。このように
して、遅延ビットの単位で、徐々に送信制御され、最終
的は、全てのＭＳ（ｉ）からの上りスロットが同時に受
信される方向に収束する。これにより、送信タイミング
シンボルのビット数を少なくすることができ、スロット
を有効に使用することができる。
【０１３６】尚、本実施形態では、遅延ビットを使用す
る送信タイミングシンボルとしたが、遅延ビットを使用
せずに符号ビットのみで送信タイミングシンボルとする
ことも可能である。
る送信タイミングシンボルとしたが、遅延ビットを使用
せずに符号ビットのみで送信タイミングシンボルとする
ことも可能である。
【０１３７】この場合は、符号ビットが「０」のとき、
前回よりも１マスタクロックだけ遅延させて送信し、符
号ビットが「１」のとき、前回よりも１マスタクロック
だけ早く送信するようにすればよい。
前回よりも１マスタクロックだけ遅延させて送信し、符
号ビットが「１」のとき、前回よりも１マスタクロック
だけ早く送信するようにすればよい。
【０１３８】また、送信タイミング遅延量メモリ回路１
６２には、符号ビットが「０」のとき、１加算して、符
号ビットが「１」のとき、１減算するようにする。これ
により、送信タイミングシンボルのビット数が最小にな
りスロットを有効に使用することができる。
６２には、符号ビットが「０」のとき、１加算して、符
号ビットが「１」のとき、１減算するようにする。これ
により、送信タイミングシンボルのビット数が最小にな
りスロットを有効に使用することができる。
【０１３９】第５実施形態 図１７は、本発明の第５実施形態による送信タイミング
制御回路の構成図であり、図６中の構成要素と実質的に
同一の構成要素には同一の符号を符している。図１７の
送信タイミング制御回路は、図３中の復調回路４０＃ｉ
における各ＭＳ（ｉ）からの上り信号の逆拡散タイミン
グの時刻からＭＳ（ｉ）の伝搬時間を測定するが、図４
の送信タイミング制御回路は、基準シンボル送信タイミ
ングと応答シンボル受信タイミングからＭＳ（ｉ）の伝
搬時間を測定する点で異なる。ここで、逆拡散タイミン
グとは、ＭＳ（ｉ）からの上り信号が拡散された拡散コ
ードの所定のビット位置、例えば、拡散コードの先頭ビ
ットの位置が検出されたタイミングをいう。
制御回路の構成図であり、図６中の構成要素と実質的に
同一の構成要素には同一の符号を符している。図１７の
送信タイミング制御回路は、図３中の復調回路４０＃ｉ
における各ＭＳ（ｉ）からの上り信号の逆拡散タイミン
グの時刻からＭＳ（ｉ）の伝搬時間を測定するが、図４
の送信タイミング制御回路は、基準シンボル送信タイミ
ングと応答シンボル受信タイミングからＭＳ（ｉ）の伝
搬時間を測定する点で異なる。ここで、逆拡散タイミン
グとは、ＭＳ（ｉ）からの上り信号が拡散された拡散コ
ードの所定のビット位置、例えば、拡散コードの先頭ビ
ットの位置が検出されたタイミングをいう。
【０１４０】図１７に示すように、送信タイミング制御
回路は、ＭＳ（ｉ）逆拡散タイミングメモリ回路１７０
＃ｉ（ｉ＝１〜ｎ）、基準逆拡散タイミング検出回路１
７２、ＭＳ（ｉ）送信タイミング遅延量メモリ回路７０
＃ｉ及びＭＳ（ｉ）送信タイミングシンボル算出回路７
２＃ｉを有する。
回路は、ＭＳ（ｉ）逆拡散タイミングメモリ回路１７０
＃ｉ（ｉ＝１〜ｎ）、基準逆拡散タイミング検出回路１
７２、ＭＳ（ｉ）送信タイミング遅延量メモリ回路７０
＃ｉ及びＭＳ（ｉ）送信タイミングシンボル算出回路７
２＃ｉを有する。
【０１４１】ＭＳ（ｉ）逆拡散タイミングメモリ回路１
７０＃ｉは、図３の復調回路４０＃ｉと同様に構成され
る回路から入力されたＭＳ（ｉ）逆拡散タイミング信号
が有効になった逆拡散タイミング時刻をメモリする。逆
拡散タイミング時刻は、ＢＳ２０＃ｊが有する時計の時
刻などである。
７０＃ｉは、図３の復調回路４０＃ｉと同様に構成され
る回路から入力されたＭＳ（ｉ）逆拡散タイミング信号
が有効になった逆拡散タイミング時刻をメモリする。逆
拡散タイミング時刻は、ＢＳ２０＃ｊが有する時計の時
刻などである。
【０１４２】基準逆拡散タイミング検出回路１７２は、
ＭＳ（ｉ）逆拡散タイミングメモリ回路１７０＃ｉにメ
モリされた逆拡散タイミング時刻とＭＳ（ｉ）送信タイ
ミング遅延量メモリ７０＃ｉにメモリされたＭＳ（ｉ）
送信タイミング遅延量から、ＭＳ（ｉ）とＢＳ２０＃ｊ
との間の送信タイミング制御されていない純粋な逆拡散
タイミング時刻を求める。そして、これらの逆拡散タイ
ミング時刻の最も遅い時刻を基準逆拡散タイミング時刻
とする。
ＭＳ（ｉ）逆拡散タイミングメモリ回路１７０＃ｉにメ
モリされた逆拡散タイミング時刻とＭＳ（ｉ）送信タイ
ミング遅延量メモリ７０＃ｉにメモリされたＭＳ（ｉ）
送信タイミング遅延量から、ＭＳ（ｉ）とＢＳ２０＃ｊ
との間の送信タイミング制御されていない純粋な逆拡散
タイミング時刻を求める。そして、これらの逆拡散タイ
ミング時刻の最も遅い時刻を基準逆拡散タイミング時刻
とする。
【０１４３】ＭＳ（ｉ）送信タイミングシンボル算出回
路１７４＃ｉは、ＭＳ（ｉ）逆拡散タイミングメモリ回
路１７０＃ｉにメモリされた逆拡散タイミング時刻と、
基準逆拡散タイミング時刻とから、基準逆拡散タイミン
グ時刻とＭＳ（ｉ）とＢＳ２０＃ｊとの間の送信タイミ
ング制御されていない純粋な逆拡散タイミング時刻との
差分を求めて、ＭＳ（ｉ）送信タイミングシンボル信号
として出力する。
路１７４＃ｉは、ＭＳ（ｉ）逆拡散タイミングメモリ回
路１７０＃ｉにメモリされた逆拡散タイミング時刻と、
基準逆拡散タイミング時刻とから、基準逆拡散タイミン
グ時刻とＭＳ（ｉ）とＢＳ２０＃ｊとの間の送信タイミ
ング制御されていない純粋な逆拡散タイミング時刻との
差分を求めて、ＭＳ（ｉ）送信タイミングシンボル信号
として出力する。
【０１４４】図１８は、下り信号（ＢＳ→ＭＳ）のフレ
ーム、スロットの構成例を示す図である。図１８の各ス
ロットは、図４に示したスロットから基準シンボルを設
定する領域を削除した点が異なる。
ーム、スロットの構成例を示す図である。図１８の各ス
ロットは、図４に示したスロットから基準シンボルを設
定する領域を削除した点が異なる。
【０１４５】図１９は、上り信号（ＭＳ→ＢＳ）のフレ
ーム、スロットの構成例を示す図である。図１９の各ス
ロットは、図５に示したスロットから応答シンボルを設
定する領域を削除した点が異なる。
ーム、スロットの構成例を示す図である。図１９の各ス
ロットは、図５に示したスロットから応答シンボルを設
定する領域を削除した点が異なる。
【０１４６】以下、図１７の送信タイミング制御回路の
動作説明をする。
動作説明をする。
【０１４７】図２０は、図１７の送信タイミング制御回
路のタイムチャートである。
路のタイムチャートである。
【０１４８】図２と同様に構成されるＢＳ２０＃ｊは、
送信タイミング制御がされるまでの間は、図１８に示す
下りの各スロットの送信タイミングシンボルに固定遅延
量を示す値（例えば、０）を設定して、各ＭＳ（ｉ）に
同時に下りスロットを送信する。
送信タイミング制御がされるまでの間は、図１８に示す
下りの各スロットの送信タイミングシンボルに固定遅延
量を示す値（例えば、０）を設定して、各ＭＳ（ｉ）に
同時に下りスロットを送信する。
【０１４９】図８と同様に構成されるＭＳ（ｉ）は、下
りのスロットを受信した後、図２０のように構成した各
上りスロットを、図１８に示すように、送信タイミング
シンボルが示す遅延量だけ遅延して、ＢＳ２０＃ｊに送
信する。
りのスロットを受信した後、図２０のように構成した各
上りスロットを、図１８に示すように、送信タイミング
シンボルが示す遅延量だけ遅延して、ＢＳ２０＃ｊに送
信する。
【０１５０】この時点では、送信タイミングシンボルが
固定遅延量を示す値なので、ＭＳ（ｉ）は、下りスロッ
トを受信した後、固定遅延量だけ遅延して、ＢＳ２０＃
ｊに送信する。
固定遅延量を示す値なので、ＭＳ（ｉ）は、下りスロッ
トを受信した後、固定遅延量だけ遅延して、ＢＳ２０＃
ｊに送信する。
【０１５１】図３中のＢＳ２０＃ｊ中の復調回路４０＃
ｉは、ＭＳ（ｉ）からの上り信号を逆拡散して、逆拡散
タイミングを検出すると、ＭＳ（ｉ）逆拡散タイミング
信号を有効にして、図１７中のＭＳ（ｉ）逆拡散タイミ
ングメモリ回路１７０＃ｉに出力する。図１７中のＭＳ
（ｉ）逆拡散タイミングメモリ回路１７０＃ｉは、ＭＳ
（ｉ）逆拡散タイミング時刻をメモリする。
ｉは、ＭＳ（ｉ）からの上り信号を逆拡散して、逆拡散
タイミングを検出すると、ＭＳ（ｉ）逆拡散タイミング
信号を有効にして、図１７中のＭＳ（ｉ）逆拡散タイミ
ングメモリ回路１７０＃ｉに出力する。図１７中のＭＳ
（ｉ）逆拡散タイミングメモリ回路１７０＃ｉは、ＭＳ
（ｉ）逆拡散タイミング時刻をメモリする。
【０１５２】ＭＳ（ｉ）逆拡散タイミング時刻ｔ（ｉ）
は、ＢＳ２０＃ｊが上りスロットを送信した時刻Ｔ０＋
下り伝搬時間Ｔtx（ｉ）＋固定遅延量＋上り伝搬時間Ｔ
RX（ｉ）＋上りスロットの先頭ビットから拡散コードの
先頭コードのビット位置までの時間となる。
は、ＢＳ２０＃ｊが上りスロットを送信した時刻Ｔ０＋
下り伝搬時間Ｔtx（ｉ）＋固定遅延量＋上り伝搬時間Ｔ
RX（ｉ）＋上りスロットの先頭ビットから拡散コードの
先頭コードのビット位置までの時間となる。
【０１５３】基準逆拡散タイミング検出回路１７２は、
ＭＳ（ｉ）逆拡散タイミング時刻とＭＳ（ｉ）送信タイ
ミング遅延量とから、ＭＳ（ｉ）とＢＳ２０＃ｊとの間
の送信タイミング制御されていない純粋な逆拡散タイミ
ング時刻を求める。そして、これらの純粋な逆拡散タイ
ミング時刻の最も遅い時刻を基準逆拡散タイミング時刻
Ｔdrefとする。
ＭＳ（ｉ）逆拡散タイミング時刻とＭＳ（ｉ）送信タイ
ミング遅延量とから、ＭＳ（ｉ）とＢＳ２０＃ｊとの間
の送信タイミング制御されていない純粋な逆拡散タイミ
ング時刻を求める。そして、これらの純粋な逆拡散タイ
ミング時刻の最も遅い時刻を基準逆拡散タイミング時刻
Ｔdrefとする。
【０１５４】ＭＳ（ｉ）送信タイミングシンボル算出回
路１７４＃ｉは、ＭＳ（ｉ）逆拡散タイミングメモリ回
路１７０＃ｉにメモリされた逆拡散タイミング時刻とＭ
Ｓ（ｉ）送信タイミング遅延量から純粋な逆拡散タイミ
ング時刻を求める。
路１７４＃ｉは、ＭＳ（ｉ）逆拡散タイミングメモリ回
路１７０＃ｉにメモリされた逆拡散タイミング時刻とＭ
Ｓ（ｉ）送信タイミング遅延量から純粋な逆拡散タイミ
ング時刻を求める。
【０１５５】そして、基準逆拡散タイミング時刻と純粋
な逆拡散タイミング時刻との差分時間α（ｉ）を求め
て、ＭＳ（ｉ）送信タイミングシンボル信号として図３
のフレーム化回路５２＃ｉと同様に構成された回路に出
力すると共に、ＭＳ（ｉ）送信タイミング遅延量メモリ
回路７０＃ｉに出力する。ＭＳ（ｉ）送信タイミング遅
延量メモリ回路７０＃ｉは、差分時間α（ｉ）をメモリ
する。
な逆拡散タイミング時刻との差分時間α（ｉ）を求め
て、ＭＳ（ｉ）送信タイミングシンボル信号として図３
のフレーム化回路５２＃ｉと同様に構成された回路に出
力すると共に、ＭＳ（ｉ）送信タイミング遅延量メモリ
回路７０＃ｉに出力する。ＭＳ（ｉ）送信タイミング遅
延量メモリ回路７０＃ｉは、差分時間α（ｉ）をメモリ
する。
【０１５６】この差分時間は、送信タイミング制御され
ていないＭＳ（ｉ）の中で最も遅く到達する上り信号の
逆拡散タイミング時刻と各ＭＳ（ｉ）の上り信号の逆拡
散タイミングとの差分時間である。
ていないＭＳ（ｉ）の中で最も遅く到達する上り信号の
逆拡散タイミング時刻と各ＭＳ（ｉ）の上り信号の逆拡
散タイミングとの差分時間である。
【０１５７】図３のフレーム化回路５２＃ｉと同様に構
成される回路は、ＭＳ（ｉ）送信タイミングシンボル信
号を図１８で示されるスロットの送信タイミングシンボ
ルに設定して、パイロットシンボルなどの制御シンボル
やデータシンボルと共に、上り信号をＭＳ（ｉ）に送信
する。
成される回路は、ＭＳ（ｉ）送信タイミングシンボル信
号を図１８で示されるスロットの送信タイミングシンボ
ルに設定して、パイロットシンボルなどの制御シンボル
やデータシンボルと共に、上り信号をＭＳ（ｉ）に送信
する。
【０１５８】ＭＳ（ｉ）は、上り信号を受信した後、固
定遅延量＋送信タイミングシンボルで示される遅延量だ
け、下りスロットをＢＳ２０＃ｊに送信する。ＢＳ２０
＃ｉ中の復調回路４０＃ｉは、ＭＳ（ｉ）からの上り信
号を逆拡散する。
定遅延量＋送信タイミングシンボルで示される遅延量だ
け、下りスロットをＢＳ２０＃ｊに送信する。ＢＳ２０
＃ｉ中の復調回路４０＃ｉは、ＭＳ（ｉ）からの上り信
号を逆拡散する。
【０１５９】この時、ＭＳ（ｉ）からの上り信号はＭＳ
（ｉ）とＢＳ２０＃ｊとの間の伝搬時間に従って、最も
遅くＢＳ２０＃ｊに到達する上り信号と同時に到達する
ように、送信制御されているので、全てのＭＳ（ｉ）の
到達時刻は同じになり、逆拡散タイミング時刻は全て同
じになって干渉を生ずることがない。
（ｉ）とＢＳ２０＃ｊとの間の伝搬時間に従って、最も
遅くＢＳ２０＃ｊに到達する上り信号と同時に到達する
ように、送信制御されているので、全てのＭＳ（ｉ）の
到達時刻は同じになり、逆拡散タイミング時刻は全て同
じになって干渉を生ずることがない。
【０１６０】第６実施形態 図２１は、本発明の第６実施形態による送信タイミング
制御回路の構成図であり、図６中の構成要素と実質的に
同一の構成要素には同一の符号を符している。図２１の
送信タイミング制御回路は、図３中の復調回路４０＃ｉ
におけるＭＳ（ｉ）からの上り信号の逆拡散タイミング
信号がＭＳ（ｉ）伝搬時間測定回路６２＃ｉに入力され
ると、カウンタ６６＃ｉのカウント動作をストップす
る。
制御回路の構成図であり、図６中の構成要素と実質的に
同一の構成要素には同一の符号を符している。図２１の
送信タイミング制御回路は、図３中の復調回路４０＃ｉ
におけるＭＳ（ｉ）からの上り信号の逆拡散タイミング
信号がＭＳ（ｉ）伝搬時間測定回路６２＃ｉに入力され
ると、カウンタ６６＃ｉのカウント動作をストップす
る。
【０１６１】一方、図６の送信タイミング制御回路は、
応答シンボルのタイミング信号がＭＳ（ｉ）伝搬時間測
定回路６２＃ｉに入力されると、カウンタ６６＃ｉのカ
ウント動作をストップする点で図２１の送信タイミング
制御回路と異なる。
応答シンボルのタイミング信号がＭＳ（ｉ）伝搬時間測
定回路６２＃ｉに入力されると、カウンタ６６＃ｉのカ
ウント動作をストップする点で図２１の送信タイミング
制御回路と異なる。
【０１６２】図２２は、図２１の送信タイミング制御回
路のタイムチャートである。
路のタイムチャートである。
【０１６３】ＭＳ（ｉ）逆拡散タイミング信号は、送信
タイミング制御されていない場合、ＭＳ（ｉ）とＢＳ２
０＃ｊとの間の伝搬時間だけ遅れる。そこで、ＭＳ
（ｉ）伝搬時間測定回路６２＃ｉは、下りスロットの所
定のビット位置、例えば、スロットの先頭のタイミング
で、送信タイミング信号を有効にして、カウンタ６６＃
ｉをリセットして、カウント動作を開始する。
タイミング制御されていない場合、ＭＳ（ｉ）とＢＳ２
０＃ｊとの間の伝搬時間だけ遅れる。そこで、ＭＳ
（ｉ）伝搬時間測定回路６２＃ｉは、下りスロットの所
定のビット位置、例えば、スロットの先頭のタイミング
で、送信タイミング信号を有効にして、カウンタ６６＃
ｉをリセットして、カウント動作を開始する。
【０１６４】ＭＳ（ｉ）逆拡散タイミング信号が有効に
なると、カウンタ６６＃ｉのカウント動作をストップし
て、ＭＳ（ｉ）伝搬時間を測定する。その他の点につい
ては、図６と実質的に同一なので説明を省略する。
なると、カウンタ６６＃ｉのカウント動作をストップし
て、ＭＳ（ｉ）伝搬時間を測定する。その他の点につい
ては、図６と実質的に同一なので説明を省略する。
【０１６５】第７実施形態 図２３は、本発明の第７実施形態による送信タイミング
制御回路の構成図であり、図１３中の構成要素と実質的
に同一の構成要素には同一の符号を符している。図２３
の送信タイミング制御回路は、第６実施形態と同様に、
図３中の復調回路４０＃ｉにおけるＭＳ（ｉ）からの上
り信号の逆拡散タイミング信号がＭＳ（ｉ）伝搬時間測
定回路６２＃ｉに入力されると、カウンタ６６＃ｉのカ
ウント動作をストップする点で、図１３の送信タイミン
グ制御回路と異なる。
制御回路の構成図であり、図１３中の構成要素と実質的
に同一の構成要素には同一の符号を符している。図２３
の送信タイミング制御回路は、第６実施形態と同様に、
図３中の復調回路４０＃ｉにおけるＭＳ（ｉ）からの上
り信号の逆拡散タイミング信号がＭＳ（ｉ）伝搬時間測
定回路６２＃ｉに入力されると、カウンタ６６＃ｉのカ
ウント動作をストップする点で、図１３の送信タイミン
グ制御回路と異なる。
【０１６６】図２３中のＭＳ（ｉ）伝搬時間測定回路６
２＃ｉの動作は、図２１中のものと実質的に同一なので
説明を省略する。また、他の点についてもは、図２１中
のものと実質的に同一なので説明を省略する。
２＃ｉの動作は、図２１中のものと実質的に同一なので
説明を省略する。また、他の点についてもは、図２１中
のものと実質的に同一なので説明を省略する。
【０１６７】
【発明の効果】以上説明したように、本発明によれば、
ＢＳがＭＳからの上り信号を同時に受信できるようＭＳ
側で遅延させて送信するので、ＢＳにおいて、各ＭＳの
受信信号が干渉することがない。
ＢＳがＭＳからの上り信号を同時に受信できるようＭＳ
側で遅延させて送信するので、ＢＳにおいて、各ＭＳの
受信信号が干渉することがない。
【図１】本発明の原理図である。
【図２】本発明の基地局の実施形態を示す図である。
【図３】図２中のベースバンド信号処理部の構成図であ
る。
る。
【図４】下り信号（基地局→移動局）のフレーム、スロ
ットの構成例を示す図である。
ットの構成例を示す図である。
【図５】上り信号（移動局→基地局）のフレーム、スロ
ットの構成例を示す図である。
ットの構成例を示す図である。
【図６】本発明の第１実施形態による図３中の送信タイ
ミング制御回路の構成図である。
ミング制御回路の構成図である。
【図７】図６中のＭＳ（ｉ）送信タイミングシンボル算
出回路の構成図である。
出回路の構成図である。
【図８】本発明の移動局の実施形態を示す図である。
【図９】本発明の第１実施形態による図８中のベースバ
ンド信号処理部の構成図である。
ンド信号処理部の構成図である。
【図１０】本発明の第１実施形態のタイムチャートであ
る。
る。
【図１１】本発明の第２実施形態による送信タイミング
制御回路の構成図である。
制御回路の構成図である。
【図１２】基準シンボル（４ビット）の一例を示す図で
ある。
ある。
【図１３】本発明の第３実施形態による送信タイミング
制御回路の構成図である。
制御回路の構成図である。
【図１４】本発明の第４実施形態によるＭＳ（ｉ）送信
タイミングシンボル算出回路の構成図である。
タイミングシンボル算出回路の構成図である。
【図１５】送信タイミングシンボルを示す図である。
【図１６】本発明の第４実施形態によるＭＳ（ｉ）中の
ベースバンド信号処理部の構成図である。
ベースバンド信号処理部の構成図である。
【図１７】本発明の第５実施形態による送信タイミング
制御回路の構成図である。
制御回路の構成図である。
【図１８】下り信号（基地局→移動局）のフレーム、ス
ロットの構成例を示す図である。
ロットの構成例を示す図である。
【図１９】上り信号（移動局→基地局）のフレーム、ス
ロットの構成例を示す図である。
ロットの構成例を示す図である。
【図２０】図１７の送信タイミング制御回路のタイムチ
ャートである。
ャートである。
【図２１】本発明の第６実施形態による送信タイミング
制御回路の構成図である。
制御回路の構成図である。
【図２２】図２１の送信タイミング制御回路のタイムチ
ャートである。
ャートである。
【図２３】本発明の第７実施形態による送信タイミング
制御回路の構成図である。
制御回路の構成図である。
２＃ｉ（ｉ＝１〜ｎ） ＭＳ ４ 第１送信手段 ６ 受信手段 ８ 第１算出手段 １０ 第２算出手段 １２ 第２送信手段
フロントページの続き Ｆターム(参考） 5K022 EE02 EE21 EE36 5K028 AA02 BB06 CC02 CC05 DD01 DD02 NN43 SS24 5K047 AA11 BB01 GG34 HH15 JJ08 MM02 MM11 MM24 MM56 5K067 AA03 BB04 BB21 CC00 CC10 DD25 EE02 EE10 EE22 EE72 GG01 GG11 HH00 HH22 HH23
Claims (12)
- 【請求項1】 複数の移動局との間で通信をする基地局
であって、 第１下りフレームを前記各移動局に送信する第1送信手
段と、 上りフレームを前記各移動局から受信する受信手段と、 前記第１下りフレームを送信した基準時刻から前記受信
手段が前記上りフレームの基準位置を受信するまでの各
第１時間に基づいて、前記各移動局毎との間の伝搬遅延
時間を示す各第２時間を算出する第１算出手段と、 前記各第２時間と、前記全ての移動局の前記第２時間よ
りも小さくない基準遅延時間との差分時間を算出する第
２算出手段と、 前記各差分時間に基づき、前記各移動局が第２下りフレ
ームの送信基準となる信号を受信してから上りフレーム
を送信するまでの遅延量を示す送信タイミングシンボル
を含む前記第２下りフレームを前記各移動局に送信する
第２送信手段と、 を具備したことを特徴とする基地局。 - 【請求項２】 前記第１送信手段は、基準シンボルを含
む前記第１下りフレームを前記各移動局に送信し、 前記第１時間は、前記第１下りフレームを送信した基準
時刻から前記基準シンボルに対する前記上りフレームの
所定の位置に設定された応答シンボルを受信するまでの
時間であることを特徴とする請求項１記載の基地局。 - 【請求項３】 複数の移動局との間で通信をする基地局
であって、 第１下りフレームを前記各移動局に送信する第1送信手
段と、 上りフレームを前記各移動局から受信する受信手段と、 前記各移動局の直前の送信タイミング遅延量を記憶する
記憶手段と、 前記第１下りフレームを送信した基準時刻から前記受信
手段が前記上りフレームの基準位置を受信するまでの各
第１時間と前記各送信タイミング遅延量とに基づいて、
前記各送信タイミング遅延量を除いた前記各移動局毎と
の間の伝搬遅延時間を示す第２時間を算出する第１算出
手段と、 前記各第２時間と、前記全ての移動局の前記第２時間よ
りも小さくない基準遅延時間との差分時間を算出する第
２算出手段と、 前記各差分時間に基づいて、前記各移動局が第２下りフ
レームの送信基準となる信号を受信してから上りフレー
ムを送信するまでの時間の前記直前の送信タイミング遅
延量からのずれの遅延量を示す送信タイミングシンボル
を含む前記第２下りフレームを前記各移動局に送信する
第２送信手段と、 前記各送信タイミングシンボルと前記直前の各送信タイ
ミング遅延量とに基づいて、前記記憶手段に記憶された
前記各送信タイミング遅延量を更新する更新手段と、 を具備したことを特徴とする基地局。 - 【請求項４】 前記第１、第２下りフレーム及び前記上
りフレームは、複数のスロットで構成され、前記第１下
りフレームの前記各スロットの所定の第１エリアには、
互いに異なる基準シンボルが設定され、前記第２下りフ
レームの前記各スロットの所定の第２エリアには、前記
送信タイミングシンボルが設定され、前記上りフレーム
の前記各スロットの所定の第３エリアには、互いに異な
る応答シンボルが設定され、 前記第１算出手段は、前記応答シンボルが前記基準シン
ボルに対する期待応答シンボルに一致するとき、前記第
１時間を算出することを特徴とする請求項２記載の基地
局。 - 【請求項５】 前記第１算出手段は、前記基準時刻に基
づいてカウント動作を開始し、前記応答シンボルの受信
タイミングに基づいてカウント動作を停止するカウンタ
を前記各移動局毎に具備したことを特徴とする請求項２
記載の基地局。 - 【請求項６】 前記各遅延タイミングシンボルは、前記
直前の送信タイミング遅延量を増加させる及び減少させ
るのいずれか一方を示す符号ビットとずれ量を示す遅延
ビットからなることを特徴とする請求項３記載の基地
局。 - 【請求項７】 前記各遅延タイミングシンボルは、前記
直前の送信タイミング遅延量を所定時間だけ増加させる
及び減少させるのいずれか一方を示す符号ビットのみか
らなることを特徴とする請求項３記載の基地局。 - 【請求項８】 前記第２算出手段は、 直前の前記基準遅延時間を記憶する記憶手段と、 前記全ての移動局の前記第２時間の最大値と前記記憶手
段に記憶された前記基準遅延時間とを比較にして、比較
結果に基づいて、前記基準遅延時間を更新する更新手段
と、 を具備したことを特徴とする請求項１記載の基地局。 - 【請求項９】 符号分割多重接続方式により複数の移動
局と通信をする基地局であって、 前記各移動局用の第１拡散コードにより拡散変調をし
て、第１下りフレームを送信する第1送信手段と、 前記各移動局より拡散された上りフレームを受信して、
前記各移動局用の第２拡散コードにより逆拡散する受信
手段と、 前記受信手段が前記各上りフレームを逆拡散して相関が
得られたときの前記第２拡散コードの所定ビットによる
逆拡散時刻である各第１逆拡散タイミング時刻を記憶す
る記憶手段と、 前記各第１逆拡散タイミング時刻に基づいて、前記各移
動局との間の伝搬遅延による各第２逆拡散タイミング時
刻を算出し、前記全ての第２逆拡散タイミング時刻より
も早くない基準逆拡散時刻を算出する第１算出手段と、 前記第２逆拡散タイミング時刻と前記基準逆拡散時刻と
の差分時間を算出する第２算出手段と、 前記各差分時間に基づき、前記各移動局が第２下りフレ
ームの送信基準となる信号を受信してから上りフレーム
を送信するまでの遅延量を示す送信タイミングシンボル
を含む前記第２下りフレームを前記各移動局に送信する
第２送信手段と、 を具備したことを特徴とする基地局。 - 【請求項１０】 符号分割多重接続方式により複数の移
動局と通信をする基地局であって、 前記各移動局用の第１拡散コードにより拡散変調をし
て、第１下りフレームを送信する第1送信手段と、 前記各移動局より拡散された上りフレームを受信して、
前記各移動局用の第２拡散コードにより逆拡散する受信
手段と、 前記第１下りフレームを送信した基準時刻から前記受信
手段が前記各上りフレームを逆拡散して相関が得られた
ときの前記第２拡散コードの所定ビットによる逆拡散時
刻までの各第１時間に基づいて、前記各移動局毎との間
の伝搬遅延時間を示す第２時間を算出する第１算出手段
と、 前記各第２時間と、全ての移動局の前記第２時間よりも
小さくない基準遅延時間との差分時間を算出する第２算
出手段と、 前記各差分時間に基づき、前記各移動局が第２下りフレ
ームの送信基準となる信号を受信してから上りフレーム
を送信するまでの遅延量を示す送信タイミングシンボル
を含む前記第２下りフレームを前記各移動局に送信する
第２送信手段と、 を具備したことを特徴とする基地局。 - 【請求項１１】 基地局と通信をする移動局であって、 前記基地局から送信された下りフレームに設定された送
信タイミングシンボルを取り出す抽出手段と、 制御信号に基づいて、所望の時間だけ遅延させる可変遅
延手段と、 前記下りフレームの送信基準の信号を受信してから、前
記送信タイミングシンボルにより指示される第１送信タ
イミング遅延量に基づいて、前記制御信号を出力する送
信タイミング制御手段と、 を具備したことを特徴とする移動局。 - 【請求項１２】 前記送信タイミング制御手段は、 前回の第２送信タイミング遅延量を記憶する記憶手段
と、 前記第１送信タイミング遅延量と前記第２送信タイミン
グ遅延量とを加算して、今回の第３送信タイミング遅延
量を算出する算出手段と、 前記第３送信タイミング遅延量に基づいて、前記制御信
号を出力する制御手段と、 前記記憶手段に記憶された前記第２送信タイミング遅延
量を前記第３送信タイミング遅延量に更新する更新手段
と、 を具備したことを特徴とする請求項１１記載の移動局。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18116499A JP2001016159A (ja) | 1999-06-28 | 1999-06-28 | 基地局及び移動局 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18116499A JP2001016159A (ja) | 1999-06-28 | 1999-06-28 | 基地局及び移動局 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001016159A true JP2001016159A (ja) | 2001-01-19 |
Family
ID=16096015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18116499A Pending JP2001016159A (ja) | 1999-06-28 | 1999-06-28 | 基地局及び移動局 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001016159A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005130256A (ja) * | 2003-10-24 | 2005-05-19 | Ntt Docomo Inc | 移動局装置、基地局装置、無線通信システムおよび無線通信方法 |
| JP2006506917A (ja) * | 2002-11-20 | 2006-02-23 | アイピーアール ライセンシング インコーポレイテッド | 無線通信システム、リンク信号又はリンクチャネルを整合させるための装置および方法 |
| US7020491B2 (en) | 2002-05-14 | 2006-03-28 | Nec Corporation | Mobile communication system, base station control device and radio base station forming the same, and communication timing control method thereof |
| JP2007036994A (ja) * | 2005-07-29 | 2007-02-08 | Nec Corp | 適応送信タイミング制御方法、無線通信システムおよび無線通信装置 |
| US7245832B2 (en) | 2001-06-29 | 2007-07-17 | Fuji Xerox Co., Ltd. | Radio communication apparatus |
| WO2010128620A1 (ja) * | 2009-05-08 | 2010-11-11 | ソニー株式会社 | 通信装置及び通信方法、コンピューター・プログラム、並びに通信システム |
| US7911993B2 (en) | 2000-07-19 | 2011-03-22 | Ipr Licensing, Inc. | Method and apparatus for allowing soft handoff of a CDMA reverse link utilizing an orthogonal channel structure |
| US8537656B2 (en) | 2000-07-19 | 2013-09-17 | Ipr Licensing, Inc. | Method for compensating for multi-path of a CDMA reverse link utilizing an orthogonal channel structure |
| US9496915B2 (en) | 2001-07-17 | 2016-11-15 | Ipr Licensing, Inc. | Use of orthogonal or near orthogonal codes in reverse link |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07254867A (ja) * | 1994-03-15 | 1995-10-03 | Nec Corp | Ｃｄｍａ通信方式及び方法 |
| JPH09121187A (ja) * | 1995-10-24 | 1997-05-06 | N T T Ido Tsushinmo Kk | Ｃｄｍａ移動通信の再送制御方法 |
| JPH10145329A (ja) * | 1996-11-07 | 1998-05-29 | Hitachi Ltd | スペクトラム拡散通信システム |
| JPH10145397A (ja) * | 1996-09-16 | 1998-05-29 | Sphere Commun Inc | Ｌａｎ電話システム |
| JPH10285140A (ja) * | 1997-04-02 | 1998-10-23 | Mitsubishi Electric Corp | 時刻同期システム、および時刻同期システムにおける時刻同期方法 |
-
1999
- 1999-06-28 JP JP18116499A patent/JP2001016159A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07254867A (ja) * | 1994-03-15 | 1995-10-03 | Nec Corp | Ｃｄｍａ通信方式及び方法 |
| JPH09121187A (ja) * | 1995-10-24 | 1997-05-06 | N T T Ido Tsushinmo Kk | Ｃｄｍａ移動通信の再送制御方法 |
| JPH10145397A (ja) * | 1996-09-16 | 1998-05-29 | Sphere Commun Inc | Ｌａｎ電話システム |
| JPH10145329A (ja) * | 1996-11-07 | 1998-05-29 | Hitachi Ltd | スペクトラム拡散通信システム |
| JPH10285140A (ja) * | 1997-04-02 | 1998-10-23 | Mitsubishi Electric Corp | 時刻同期システム、および時刻同期システムにおける時刻同期方法 |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7911993B2 (en) | 2000-07-19 | 2011-03-22 | Ipr Licensing, Inc. | Method and apparatus for allowing soft handoff of a CDMA reverse link utilizing an orthogonal channel structure |
| US9867101B2 (en) | 2000-07-19 | 2018-01-09 | Ipr Licensing, Inc. | Method and apparatus for allowing soft handoff of a CDMA reverse link utilizing an orthogonal channel structure |
| US9832664B2 (en) | 2000-07-19 | 2017-11-28 | Ipr Licensing, Inc. | Receiving and transmitting reverse link signals from subscriber units |
| US9456428B2 (en) | 2000-07-19 | 2016-09-27 | Ipr Licensing, Inc. | Method and apparatus for allowing soft handoff of a CDMA reverse link utilizing an orthogonal channel structure |
| US8676131B2 (en) | 2000-07-19 | 2014-03-18 | Ipr Licensing, Inc. | Method and apparatus for allowing soft handoff of a CDMA reverse link utilizing an orthogonal channel structure |
| US8537656B2 (en) | 2000-07-19 | 2013-09-17 | Ipr Licensing, Inc. | Method for compensating for multi-path of a CDMA reverse link utilizing an orthogonal channel structure |
| US7245832B2 (en) | 2001-06-29 | 2007-07-17 | Fuji Xerox Co., Ltd. | Radio communication apparatus |
| US9496915B2 (en) | 2001-07-17 | 2016-11-15 | Ipr Licensing, Inc. | Use of orthogonal or near orthogonal codes in reverse link |
| US10211940B2 (en) | 2001-07-17 | 2019-02-19 | Ipr Licensing, Inc. | Use of orthogonal or near orthogonal codes in reverse link |
| US7020491B2 (en) | 2002-05-14 | 2006-03-28 | Nec Corporation | Mobile communication system, base station control device and radio base station forming the same, and communication timing control method thereof |
| JP2006506917A (ja) * | 2002-11-20 | 2006-02-23 | アイピーアール ライセンシング インコーポレイテッド | 無線通信システム、リンク信号又はリンクチャネルを整合させるための装置および方法 |
| US7647060B2 (en) | 2003-10-24 | 2010-01-12 | Ntt Docomo, Inc. | Wireless communications system and method using transmission timing control |
| JP2005130256A (ja) * | 2003-10-24 | 2005-05-19 | Ntt Docomo Inc | 移動局装置、基地局装置、無線通信システムおよび無線通信方法 |
| JP4622727B2 (ja) * | 2005-07-29 | 2011-02-02 | 日本電気株式会社 | 適応送信タイミング制御方法、無線通信システムおよび無線通信装置 |
| JP2007036994A (ja) * | 2005-07-29 | 2007-02-08 | Nec Corp | 適応送信タイミング制御方法、無線通信システムおよび無線通信装置 |
| WO2010128620A1 (ja) * | 2009-05-08 | 2010-11-11 | ソニー株式会社 | 通信装置及び通信方法、コンピューター・プログラム、並びに通信システム |
| CN102415128A (zh) * | 2009-05-08 | 2012-04-11 | 索尼公司 | 通信装置、通信方法、计算机程序、以及通信系统 |
| US8982930B2 (en) | 2009-05-08 | 2015-03-17 | Sony Corporation | Communication apparatus, communication method, computer program, and communication system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2937994B1 (ja) | セルラーシステムと移動携帯機、基地局装置、及び最適パス検出方法とその装置 | |
| JP4076202B2 (ja) | スペクトラム拡散信号受信機及び受信方法 | |
| JP4574805B2 (ja) | 通信システム及びその電力制御方法 | |
| JP2751959B2 (ja) | Ｃｄｍａ受信装置の受信タイミング検出回路 | |
| JP3492177B2 (ja) | Ｃｄｍａ方式移動体通信機 | |
| JP3858433B2 (ja) | パイロット信号検出方法及び受信機 | |
| US6873667B2 (en) | Spread spectrum time tracking | |
| US20040047333A1 (en) | Apparatus and method for generating transmission/reception reference timing in a mobile terminal | |
| KR20050092084A (ko) | 개량된 레이크 구조로 각각 설치된 기지국(ｂｓ) 및 사용자장치(ｕｅ)의 네트워크 | |
| JP4005796B2 (ja) | 電力制御回路および無線送信装置 | |
| JP3337613B2 (ja) | スペクトル拡散通信システム | |
| JP2001016159A (ja) | 基地局及び移動局 | |
| JP2001358613A (ja) | Ｃｄｍａ受信装置 | |
| EP1358719A1 (en) | System and method for multistage interference cancellation | |
| JP3358782B2 (ja) | 受信ｓｉｒ測定装置および送信電力制御装置 | |
| JP4502233B2 (ja) | レイク受信機におけるｃｄｍａセルラ信号の合成方法 | |
| US6724808B1 (en) | Transmission power control method of measuring Eb/N0 after weighted signals are combined | |
| JPH10271034A (ja) | Ｃｄｍａ移動体通信受信装置 | |
| WO2004016028A1 (ja) | 無線基地局及びそれに用いる無線フレーム同期検出方法並びにそのプログラムを記録した記録媒体 | |
| JP2001217814A (ja) | 通信システム | |
| JP2003347968A (ja) | パス位置検出方法およびｃｄｍａ受信装置 | |
| JPH11331124A (ja) | Ｃｄｍａ方式通信機 | |
| JP2991236B1 (ja) | 直接拡散受信デ―タの誤り推定装置および直接拡散受信装置 | |
| JP2002118492A (ja) | 逆拡散回路 | |
| JP2002359607A (ja) | 受信方法、その方法を利用可能な検波回路、およびその方法を利用可能な移動通信端末。 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050811 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080512 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091204 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100819 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100903 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100924 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110525 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110603 |