JP2001015558A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2001015558A JP2001015558A JP18876099A JP18876099A JP2001015558A JP 2001015558 A JP2001015558 A JP 2001015558A JP 18876099 A JP18876099 A JP 18876099A JP 18876099 A JP18876099 A JP 18876099A JP 2001015558 A JP2001015558 A JP 2001015558A
- Authority
- JP
- Japan
- Prior art keywords
- carrier substrate
- electrode
- semiconductor element
- semiconductor device
- concave portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体素子と基板とを樹脂を介して接続した
場合、半導体素子の各辺の側面からはみ出る樹脂の量に
差が生じ、製品としての信頼性を損ねるという課題があ
った。 【解決手段】 上面に段差部分が傾斜部６を有した凹部
７と、その凹部内に電極を有し、底面にその電極と接続
した外部電極３を有したキャリア基板８と、そのキャリ
ア基板の凹部７に載置され、基板の電極と突起電極２を
介して接続された半導体素子１と、半導体素子１とキャ
リア基板８の凹部７との間に設けられた樹脂部９とより
なり、テーパー状の傾斜部６を有した凹部７に樹脂部９
が収納した形で介在しているので、半導体素子１／キャ
リア基板８間の樹脂部９が余分なはみ出しを抑えられて
確実に形成されており、両者間の接着強度の劣化を防止
できる。
場合、半導体素子の各辺の側面からはみ出る樹脂の量に
差が生じ、製品としての信頼性を損ねるという課題があ
った。 【解決手段】 上面に段差部分が傾斜部６を有した凹部
７と、その凹部内に電極を有し、底面にその電極と接続
した外部電極３を有したキャリア基板８と、そのキャリ
ア基板の凹部７に載置され、基板の電極と突起電極２を
介して接続された半導体素子１と、半導体素子１とキャ
リア基板８の凹部７との間に設けられた樹脂部９とより
なり、テーパー状の傾斜部６を有した凹部７に樹脂部９
が収納した形で介在しているので、半導体素子１／キャ
リア基板８間の樹脂部９が余分なはみ出しを抑えられて
確実に形成されており、両者間の接着強度の劣化を防止
できる。
Description
【０００１】
【発明の属する技術分野】本発明はフリップチップ実装
工法を用いて、半導体素子をキャリア基板等の被接合体
に樹脂を介在させて実装した半導体装置およびその製造
方法に関するものであり、特に半導体素子と基板等の被
接合体との間に樹脂を効果的に介在させた半導体装置お
よびその製造方法に関するものである。
工法を用いて、半導体素子をキャリア基板等の被接合体
に樹脂を介在させて実装した半導体装置およびその製造
方法に関するものであり、特に半導体素子と基板等の被
接合体との間に樹脂を効果的に介在させた半導体装置お
よびその製造方法に関するものである。
【０００２】
【従来の技術】近年、樹脂基板、セラミック基板等の半
導体キャリアや半導体素子、またはプリント基板等のマ
ザーボードヘのチップ実装技術として、主とする半導体
素子をフリップチップ実装する工法が盛んに開発されて
いる。
導体キャリアや半導体素子、またはプリント基板等のマ
ザーボードヘのチップ実装技術として、主とする半導体
素子をフリップチップ実装する工法が盛んに開発されて
いる。
【０００３】以下、従来のフリップチップ実装工法を用
いた半導体装置の製造方法について図面を参照しながら
説明する。図１１〜図１４は従来の半導体装置の製造方
法を示す各工程ごとの断面図である。
いた半導体装置の製造方法について図面を参照しながら
説明する。図１１〜図１４は従来の半導体装置の製造方
法を示す各工程ごとの断面図である。
【０００４】まず図１１に示すように、フリップチップ
しようとする半導体素子１を用意し、その半導体素子１
上の複数の電極パッド（図示せず）上に各々、突起電極
２（バンプ）を形成する。なお、この工程では、さらに
突起電極２の頭頂部の高さを一定にそろえるためにバン
プレベリングが施され、このレベリングでは、平坦板治
具を用いた加圧によるレベリングによって、突起電極２
の高さは、概ね５０［μｍ］にレベリング調整されてい
る。
しようとする半導体素子１を用意し、その半導体素子１
上の複数の電極パッド（図示せず）上に各々、突起電極
２（バンプ）を形成する。なお、この工程では、さらに
突起電極２の頭頂部の高さを一定にそろえるためにバン
プレベリングが施され、このレベリングでは、平坦板治
具を用いた加圧によるレベリングによって、突起電極２
の高さは、概ね５０［μｍ］にレベリング調整されてい
る。
【０００５】次に図１２に示すように、上面に搭載しよ
うとする半導体素子の電極パッドと対応した電極（図示
せず）を有し、底面にその電極と基板内部のビアホール
により接続された外部電極３を有したセラミックなどの
絶縁性のキャリア基板４を用意し、その上面の電極領域
に対して、絶縁性の樹脂フィルム５を載置する。
うとする半導体素子の電極パッドと対応した電極（図示
せず）を有し、底面にその電極と基板内部のビアホール
により接続された外部電極３を有したセラミックなどの
絶縁性のキャリア基板４を用意し、その上面の電極領域
に対して、絶縁性の樹脂フィルム５を載置する。
【０００６】そして図１３に示すように、樹脂フィルム
５が載置されたキャリア基板４に対して、その樹脂フィ
ルムを挟み込むように半導体素子１をその突起電極２を
下にし、位置合わせして押圧する。すなわち、半導体素
子１の突起電極２とキャリア基板４の電極とを位置合わ
せして、互いの電極を接続するものである。両者間に介
在する樹脂フィルム５は、押圧によって外側領域に逃げ
ながら広がっていくため、突起電極２とキャリア基板４
の電極との間は導通がとれるものである。なお、この工
程は加熱状況下で行われ、樹脂フィルム５が軟化され、
外側領域に逃げながら広がっていくものである。
５が載置されたキャリア基板４に対して、その樹脂フィ
ルムを挟み込むように半導体素子１をその突起電極２を
下にし、位置合わせして押圧する。すなわち、半導体素
子１の突起電極２とキャリア基板４の電極とを位置合わ
せして、互いの電極を接続するものである。両者間に介
在する樹脂フィルム５は、押圧によって外側領域に逃げ
ながら広がっていくため、突起電極２とキャリア基板４
の電極との間は導通がとれるものである。なお、この工
程は加熱状況下で行われ、樹脂フィルム５が軟化され、
外側領域に逃げながら広がっていくものである。
【０００７】したがって図１４に示すように、半導体素
子１とキャリア基板４とが突起電極２を介して互いの電
極が接続され、両者間には樹脂フィルム５による絶縁性
の樹脂が介在し、また底面には外部電極３を有したフリ
ップチップ実装型の半導体装置が得られるものである。
子１とキャリア基板４とが突起電極２を介して互いの電
極が接続され、両者間には樹脂フィルム５による絶縁性
の樹脂が介在し、また底面には外部電極３を有したフリ
ップチップ実装型の半導体装置が得られるものである。
【０００８】
【発明が解決しようとする課題】しかしながら前記従来
の半導体装置の製造方法では、半導体素子とキャリア基
板との間に介在した樹脂による諸問題があった。
の半導体装置の製造方法では、半導体素子とキャリア基
板との間に介在した樹脂による諸問題があった。
【０００９】以下、その諸問題について図面を参照しな
がら説明する。図１５は従来の半導体装置を示す平面図
であり、図１６は従来の半導体装置を示す断面図であ
る。
がら説明する。図１５は従来の半導体装置を示す平面図
であり、図１６は従来の半導体装置を示す断面図であ
る。
【００１０】まず、図１５に示すように、半導体素子１
とキャリア基板４との間の樹脂フィルム５が、接続時の
押圧力によって、外方に逃げようとするが、その逃げ量
の差によって、半導体素子１の各辺の側面からはみ出る
量に差が生じてしまう。この樹脂フィルム５のはみ出し
量の違いによって、応力印加に差が生じて、製品として
の信頼性を損ねるという課題があった。この押圧時の樹
脂フィルム５の逃げ量の差は、キャリア基板上面に対し
て、樹脂フィルムを載置する際、その位置決め精度のバ
ラツキ、および樹脂フィルム量の違いによるものであ
る。
とキャリア基板４との間の樹脂フィルム５が、接続時の
押圧力によって、外方に逃げようとするが、その逃げ量
の差によって、半導体素子１の各辺の側面からはみ出る
量に差が生じてしまう。この樹脂フィルム５のはみ出し
量の違いによって、応力印加に差が生じて、製品として
の信頼性を損ねるという課題があった。この押圧時の樹
脂フィルム５の逃げ量の差は、キャリア基板上面に対し
て、樹脂フィルムを載置する際、その位置決め精度のバ
ラツキ、および樹脂フィルム量の違いによるものであ
る。
【００１１】また図１６に示すように、半導体素子１と
キャリア基板４との接続時の押圧力如何によっては、樹
脂フィルム５の半導体素子１の側面部分が弛みを有し、
半導体素子／キャリア基板間の接続強度の劣化を引き起
こす恐れがあった。また図１６において、樹脂フィルム
５の弛みが、樹脂フィルム５ａのように弛み自体が少な
い場合であれば、製品の検査工程においても影響はな
く、検査工程を進めることができるが、樹脂フィルム５
の弛みが、樹脂フィルム５ｂのように弛み自体が多く、
その高さが大きい場合であれば、製品検査時のソケット
収納で、余分な厚みとなり、半導体素子自体にソケット
による押圧力が印加され、半導体素子の割れを引き起こ
す恐れもある。
キャリア基板４との接続時の押圧力如何によっては、樹
脂フィルム５の半導体素子１の側面部分が弛みを有し、
半導体素子／キャリア基板間の接続強度の劣化を引き起
こす恐れがあった。また図１６において、樹脂フィルム
５の弛みが、樹脂フィルム５ａのように弛み自体が少な
い場合であれば、製品の検査工程においても影響はな
く、検査工程を進めることができるが、樹脂フィルム５
の弛みが、樹脂フィルム５ｂのように弛み自体が多く、
その高さが大きい場合であれば、製品検査時のソケット
収納で、余分な厚みとなり、半導体素子自体にソケット
による押圧力が印加され、半導体素子の割れを引き起こ
す恐れもある。
【００１２】本発明は前記従来の課題を解決するもので
あり、半導体素子／キャリア基板間の樹脂を余分なはみ
出しを抑えて確実に形成し、両者間の接着強度の劣化を
防止した半導体装置を提供するものであり、また半導体
素子とキャリア基板との間に位置精度よく樹脂を介在し
た半導体装置およびその製造方法を提供することを目的
とする。
あり、半導体素子／キャリア基板間の樹脂を余分なはみ
出しを抑えて確実に形成し、両者間の接着強度の劣化を
防止した半導体装置を提供するものであり、また半導体
素子とキャリア基板との間に位置精度よく樹脂を介在し
た半導体装置およびその製造方法を提供することを目的
とする。
【００１３】
【課題を解決するための手段】前記従来の課題を解決す
るために本発明の半導体装置およびその製造方法は以下
のような構成を有している。すなわち、本発明の半導体
装置は、上面に段差部分が傾斜部を有した凹部と、前記
凹部内の面に配線電極を有し、底面に前記配線電極と基
板内部のビアホールにより接続された外部電極を有した
キャリア基板と、前記キャリア基板の前記凹部に載置さ
れ、前記配線電極とその主面の電極パッドとが突起電極
を介して接続された半導体素子と、前記半導体素子と前
記キャリア基板の凹部との間に設けられた樹脂部とより
なる半導体装置である。
るために本発明の半導体装置およびその製造方法は以下
のような構成を有している。すなわち、本発明の半導体
装置は、上面に段差部分が傾斜部を有した凹部と、前記
凹部内の面に配線電極を有し、底面に前記配線電極と基
板内部のビアホールにより接続された外部電極を有した
キャリア基板と、前記キャリア基板の前記凹部に載置さ
れ、前記配線電極とその主面の電極パッドとが突起電極
を介して接続された半導体素子と、前記半導体素子と前
記キャリア基板の凹部との間に設けられた樹脂部とより
なる半導体装置である。
【００１４】また、さらに半導体素子の面とキャリア基
板上面との間に放熱性接着剤を介して放熱板が設けられ
ている半導体装置である。
板上面との間に放熱性接着剤を介して放熱板が設けられ
ている半導体装置である。
【００１５】本発明の半導体装置の製造方法は、半導体
素子の電極パッドとキャリア基板上の電極とをフィルム
状の樹脂を介在させて接続する半導体装置の製造方法に
おいては、キャリア基板として、段差部分が傾斜部を有
した凹部と、前記凹部内に前記半導体素子の電極パッド
と対応した電極を有したキャリア基板を用い、前記キャ
リア基板の凹部に前記凹部の底面積と同等面積を有した
樹脂フィルムを載置し、前記半導体素子の電極パッドが
形成された面を前記樹脂フィルムが載置された前記キャ
リア基板の凹部に対して押圧し、前記半導体素子の電極
パッドと前記キャリア基板上の電極とを接続する半導体
装置の製造方法である。
素子の電極パッドとキャリア基板上の電極とをフィルム
状の樹脂を介在させて接続する半導体装置の製造方法に
おいては、キャリア基板として、段差部分が傾斜部を有
した凹部と、前記凹部内に前記半導体素子の電極パッド
と対応した電極を有したキャリア基板を用い、前記キャ
リア基板の凹部に前記凹部の底面積と同等面積を有した
樹脂フィルムを載置し、前記半導体素子の電極パッドが
形成された面を前記樹脂フィルムが載置された前記キャ
リア基板の凹部に対して押圧し、前記半導体素子の電極
パッドと前記キャリア基板上の電極とを接続する半導体
装置の製造方法である。
【００１６】具体的な態様としては、半導体素子の電極
パッド上に突起電極を形成する工程と、上面に段差部分
が傾斜部を有した凹部と、前記凹部内に前記半導体素子
の電極パッドと対応した電極を有し、底面に前記電極と
基板内部のビアホールにより接続された外部電極を有し
たキャリア基板とを用意する工程と、前記キャリア基板
の凹部に前記凹部の底面積と同等面積を有した樹脂フィ
ルムを載置する工程と、前記半導体素子の前記突起電極
が形成された面を樹脂フィルムが載置された前記キャリ
ア基板の凹部に対して押圧し、前記半導体素子の前記突
起電極と前記キャリア基板の上面の電極とを接続する工
程とよりなる半導体装置の製造方法である。
パッド上に突起電極を形成する工程と、上面に段差部分
が傾斜部を有した凹部と、前記凹部内に前記半導体素子
の電極パッドと対応した電極を有し、底面に前記電極と
基板内部のビアホールにより接続された外部電極を有し
たキャリア基板とを用意する工程と、前記キャリア基板
の凹部に前記凹部の底面積と同等面積を有した樹脂フィ
ルムを載置する工程と、前記半導体素子の前記突起電極
が形成された面を樹脂フィルムが載置された前記キャリ
ア基板の凹部に対して押圧し、前記半導体素子の前記突
起電極と前記キャリア基板の上面の電極とを接続する工
程とよりなる半導体装置の製造方法である。
【００１７】さらに、半導体素子の突起電極が形成され
た面を樹脂フィルムが載置されたキャリア基板の凹部に
対して押圧し、前記半導体素子の前記突起電極と前記キ
ャリア基板の上面の電極とを接続する工程は、加熱状況
下で行う半導体装置の製造方法である。
た面を樹脂フィルムが載置されたキャリア基板の凹部に
対して押圧し、前記半導体素子の前記突起電極と前記キ
ャリア基板の上面の電極とを接続する工程は、加熱状況
下で行う半導体装置の製造方法である。
【００１８】前記構成の通り、本発明の半導体装置は、
テーパー状などの傾斜部を有した凹部に樹脂部が収納し
た形で介在しているので、半導体素子／キャリア基板間
の樹脂を余分なはみ出しを抑えて確実に形成し、両者間
の接着強度の劣化を防止した半導体装置を実現できる。
テーパー状などの傾斜部を有した凹部に樹脂部が収納し
た形で介在しているので、半導体素子／キャリア基板間
の樹脂を余分なはみ出しを抑えて確実に形成し、両者間
の接着強度の劣化を防止した半導体装置を実現できる。
【００１９】また本発明の半導体装置の製造方法の通
り、キャリア基板の凹部にその凹部の底面積の同等面
積、またはそれより小さく相似形を有した樹脂フィルム
を載置するため、セルフアライメント的に位置決めが行
われ、位置決め精度のバラツキを抑え、半導体素子／キ
ャリア基板の接続時の押圧でも外方に逃げる樹脂フィル
ムを均一とすることができる。さらに、キャリア基板の
凹部は、段差部分がテーパー状の傾斜部を有した凹部で
あるため、半導体素子／キャリア基板の接続時の押圧で
外方に逃げる樹脂フィルムは、そのテーパー状の形状に
ならい、逃げて広がっていくため、外方に逃げる樹脂フ
ィルムを均一にし、かつその凹部内に確実に形成するこ
とができる。そのため応力印加によっても局所な印加を
避け、製品としての信頼性を損ねることを防止できる。
り、キャリア基板の凹部にその凹部の底面積の同等面
積、またはそれより小さく相似形を有した樹脂フィルム
を載置するため、セルフアライメント的に位置決めが行
われ、位置決め精度のバラツキを抑え、半導体素子／キ
ャリア基板の接続時の押圧でも外方に逃げる樹脂フィル
ムを均一とすることができる。さらに、キャリア基板の
凹部は、段差部分がテーパー状の傾斜部を有した凹部で
あるため、半導体素子／キャリア基板の接続時の押圧で
外方に逃げる樹脂フィルムは、そのテーパー状の形状に
ならい、逃げて広がっていくため、外方に逃げる樹脂フ
ィルムを均一にし、かつその凹部内に確実に形成するこ
とができる。そのため応力印加によっても局所な印加を
避け、製品としての信頼性を損ねることを防止できる。
【００２０】
【発明の実施の形態】以下、本発明の半導体装置および
その製造方法の一実施形態について、図面を参照しなが
ら説明する。
その製造方法の一実施形態について、図面を参照しなが
ら説明する。
【００２１】まず本発明の半導体装置の一実施形態につ
いて説明する。図１，図２は本実施形態の半導体装置を
示す断面図である。
いて説明する。図１，図２は本実施形態の半導体装置を
示す断面図である。
【００２２】まず、図１に示すように、本実施形態の半
導体装置は、上面に段差部分がテーパー状の傾斜部６を
有した凹部７と、その凹部内の面に配線電極（図示せ
ず）を有し、底面にその配線電極と基板内部のビアホー
ルにより接続された外部電極３を有したキャリア基板８
と、そのキャリア基板の凹部７に載置され、基板の配線
電極とその主面の電極パッドとが突起電極２を介して接
続された半導体素子１と、その半導体素子１とキャリア
基板８の凹部７との間に設けられた樹脂部９とよりなる
ものである。
導体装置は、上面に段差部分がテーパー状の傾斜部６を
有した凹部７と、その凹部内の面に配線電極（図示せ
ず）を有し、底面にその配線電極と基板内部のビアホー
ルにより接続された外部電極３を有したキャリア基板８
と、そのキャリア基板の凹部７に載置され、基板の配線
電極とその主面の電極パッドとが突起電極２を介して接
続された半導体素子１と、その半導体素子１とキャリア
基板８の凹部７との間に設けられた樹脂部９とよりなる
ものである。
【００２３】本実施形態の半導体装置は、搭載する半導
体素子の面積よりも大きく、テーパー状の傾斜部６を有
した凹部７に樹脂部９が収納された形で介在しているの
で、半導体素子１／キャリア基板８間の樹脂部９が余分
なはみ出しを抑えられて確実に形成されており、両者間
の接着強度の劣化を防止した半導体装置である。
体素子の面積よりも大きく、テーパー状の傾斜部６を有
した凹部７に樹脂部９が収納された形で介在しているの
で、半導体素子１／キャリア基板８間の樹脂部９が余分
なはみ出しを抑えられて確実に形成されており、両者間
の接着強度の劣化を防止した半導体装置である。
【００２４】テーパー状の傾斜部６を有した凹部７にお
いて、その傾斜角度θは樹脂部９が確実にその凹部内に
形成されるような角度であって、製造過程において樹脂
部が抵抗を受けず、その樹脂自体の広がりによって外方
に効率よく逃げることができる角度である。本実施形態
では、傾斜角度θを４５度乃至６０度としている。な
お、凹部７の段差の傾斜角度θを３０度，２０度として
もよいが、傾斜角度が小さくなると、半導体素子１を収
納するため、その分、凹部７自体が大きくなってしま
い、キャリア基板８自体も大型化してしまうので、小型
化した半導体装置を実現するのであれば、傾斜角度θを
４５度前後とすることが望ましい。
いて、その傾斜角度θは樹脂部９が確実にその凹部内に
形成されるような角度であって、製造過程において樹脂
部が抵抗を受けず、その樹脂自体の広がりによって外方
に効率よく逃げることができる角度である。本実施形態
では、傾斜角度θを４５度乃至６０度としている。な
お、凹部７の段差の傾斜角度θを３０度，２０度として
もよいが、傾斜角度が小さくなると、半導体素子１を収
納するため、その分、凹部７自体が大きくなってしま
い、キャリア基板８自体も大型化してしまうので、小型
化した半導体装置を実現するのであれば、傾斜角度θを
４５度前後とすることが望ましい。
【００２５】また本実施形態では、樹脂部９はエポキシ
樹脂を主成分とする絶縁性の樹脂であり、キャリア基板
８としては、絶縁性基板としてセラミック基板、エポキ
シ樹脂を主成分とする樹脂基板であり、上面に配線パタ
ーンとその配線電極を有し、その配線電極と内部接続さ
れた外部電極を底面に有した基板である。また本実施形
態では、樹脂部９はフィルム状の樹脂を介在させ、樹脂
部としたものであるが、流動性のある樹脂を介在させて
樹脂部を形成してもよい。
樹脂を主成分とする絶縁性の樹脂であり、キャリア基板
８としては、絶縁性基板としてセラミック基板、エポキ
シ樹脂を主成分とする樹脂基板であり、上面に配線パタ
ーンとその配線電極を有し、その配線電極と内部接続さ
れた外部電極を底面に有した基板である。また本実施形
態では、樹脂部９はフィルム状の樹脂を介在させ、樹脂
部としたものであるが、流動性のある樹脂を介在させて
樹脂部を形成してもよい。
【００２６】さらに凹部７の深さ（段差）は、半導体素
子１を収納し、半導体素子１底面側とキャリア基板８の
上面とを同一面とするのであれば、半導体素子１の厚み
＋突起電極２の高さ以上の深さ（段差）とし、本実施形
態では、半導体素子１の厚みが３００［μｍ］であり、
突起電極２の高さがレベリング後で５０［μｍ］である
ため、凹部７の深さを３５０［μｍ］としている。また
図１に示すように、半導体素子１の底面側をキャリア基
板８の上面よりも突出させる場合は、凹部７の深さを２
５０［μｍ］程度としてもよい。
子１を収納し、半導体素子１底面側とキャリア基板８の
上面とを同一面とするのであれば、半導体素子１の厚み
＋突起電極２の高さ以上の深さ（段差）とし、本実施形
態では、半導体素子１の厚みが３００［μｍ］であり、
突起電極２の高さがレベリング後で５０［μｍ］である
ため、凹部７の深さを３５０［μｍ］としている。また
図１に示すように、半導体素子１の底面側をキャリア基
板８の上面よりも突出させる場合は、凹部７の深さを２
５０［μｍ］程度としてもよい。
【００２７】次に図２に示す半導体装置は、樹脂部９の
高さが図１に示した半導体装置と異なる構成であり、キ
ャリア基板８の上面の高さと同一面にまで樹脂部９が形
成されているものである。すなわち、半導体素子１の突
起電極２の面と側面部とを樹脂部９で包囲した構造であ
る。このような構造とすることにより、さらに半導体素
子１／キャリア基板８間の接着強度の劣化を防止でき、
信頼性を高めることができる。
高さが図１に示した半導体装置と異なる構成であり、キ
ャリア基板８の上面の高さと同一面にまで樹脂部９が形
成されているものである。すなわち、半導体素子１の突
起電極２の面と側面部とを樹脂部９で包囲した構造であ
る。このような構造とすることにより、さらに半導体素
子１／キャリア基板８間の接着強度の劣化を防止でき、
信頼性を高めることができる。
【００２８】また本実施形態の半導体装置において、凹
部７の面とキャリア基板８の底面との厚みＴについて
は、０．１［ｍｍ］〜０．５［ｍｍ］とすることによ
り、熱膨張による搭載した半導体素子１の突起電極２に
印加される応力による影響を抑制できるため、フリップ
チップ実装の信頼性を向上させることができるものであ
る。
部７の面とキャリア基板８の底面との厚みＴについて
は、０．１［ｍｍ］〜０．５［ｍｍ］とすることによ
り、熱膨張による搭載した半導体素子１の突起電極２に
印加される応力による影響を抑制できるため、フリップ
チップ実装の信頼性を向上させることができるものであ
る。
【００２９】次に本実施形態の半導体装置の別の実施形
態について図面を参照しながら説明する。図３は本実施
形態の半導体装置を示す断面図である。
態について図面を参照しながら説明する。図３は本実施
形態の半導体装置を示す断面図である。
【００３０】図３に示すように、図１，図２に示した半
導体装置と同様に、上面に段差部分がテーパー状の傾斜
部６を有した凹部７と、その凹部内の面に配線電極（図
示せず）を有し、底面にその配線電極と基板内部のビア
ホールにより接続された外部電極３を有したキャリア基
板８と、そのキャリア基板の凹部７に載置され、基板の
配線電極とその主面の電極パッドとが突起電極２を介し
て接続された半導体素子１と、その半導体素子１とキャ
リア基板８の凹部７との間に設けられた樹脂部９とより
なるものであるが、さらに半導体素子１の底面（背
面）、キャリア基板８の上面部分に放熱性接着剤１０に
より、放熱部材１１を設けたものである。
導体装置と同様に、上面に段差部分がテーパー状の傾斜
部６を有した凹部７と、その凹部内の面に配線電極（図
示せず）を有し、底面にその配線電極と基板内部のビア
ホールにより接続された外部電極３を有したキャリア基
板８と、そのキャリア基板の凹部７に載置され、基板の
配線電極とその主面の電極パッドとが突起電極２を介し
て接続された半導体素子１と、その半導体素子１とキャ
リア基板８の凹部７との間に設けられた樹脂部９とより
なるものであるが、さらに半導体素子１の底面（背
面）、キャリア基板８の上面部分に放熱性接着剤１０に
より、放熱部材１１を設けたものである。
【００３１】本実施形態の構造により、放熱部材１１が
半導体素子１より発せられる熱を半導体素子１の背面お
よび、キャリア基板８から受け、外部に放熱させること
ができるので、発熱による半導体素子１の劣化、特性不
良を防止できるものである。
半導体素子１より発せられる熱を半導体素子１の背面お
よび、キャリア基板８から受け、外部に放熱させること
ができるので、発熱による半導体素子１の劣化、特性不
良を防止できるものである。
【００３２】なお、図３においては、樹脂部９を半導体
素子１の側面部に接する程度としているが、図２に示し
たように半導体素子１の突起電極２の面と側面部とを樹
脂部９で包囲した構造としてもよく、半導体素子１から
の発熱をキャリア基板８側に伝導させ、放熱部材１１に
よって効率よく外部に放熱できるものである。
素子１の側面部に接する程度としているが、図２に示し
たように半導体素子１の突起電極２の面と側面部とを樹
脂部９で包囲した構造としてもよく、半導体素子１から
の発熱をキャリア基板８側に伝導させ、放熱部材１１に
よって効率よく外部に放熱できるものである。
【００３３】次に本発明の半導体装置の製造方法は、主
として、半導体素子の電極パッドとキャリア基板上の電
極とをフィルム状の樹脂を介在させて接続する半導体装
置の製造方法においては、キャリア基板として、段差部
分がテーパー状の傾斜部を有した凹部と、その凹部内に
半導体素子の電極パッドと対応した電極を有したキャリ
ア基板を用い、そのキャリア基板の凹部にその凹部の底
面積と同等面積を有した樹脂フィルムを載置し、半導体
素子の電極パッドが形成された面を樹脂フィルムが載置
されたキャリア基板の凹部に対して押圧し、半導体素子
の電極パッドとキャリア基板上の電極とを接続すること
を主眼するものである。
として、半導体素子の電極パッドとキャリア基板上の電
極とをフィルム状の樹脂を介在させて接続する半導体装
置の製造方法においては、キャリア基板として、段差部
分がテーパー状の傾斜部を有した凹部と、その凹部内に
半導体素子の電極パッドと対応した電極を有したキャリ
ア基板を用い、そのキャリア基板の凹部にその凹部の底
面積と同等面積を有した樹脂フィルムを載置し、半導体
素子の電極パッドが形成された面を樹脂フィルムが載置
されたキャリア基板の凹部に対して押圧し、半導体素子
の電極パッドとキャリア基板上の電極とを接続すること
を主眼するものである。
【００３４】以下、本発明の半導体装置の製造方法の一
実施形態について図面を参照しながら説明する。
実施形態について図面を参照しながら説明する。
【００３５】図４〜図８は本実施形態の半導体装置の製
造方法を示す断面図である。
造方法を示す断面図である。
【００３６】まず図４に示すように、基板に対してフリ
ップチップしようとする半導体素子１を用意し、その半
導体素子１上の複数の電極パッド（図示せず）上に各
々、突起電極２（バンプ）を形成する。なお、この工程
では、さらに突起電極２の頭頂部の高さを一定にそろえ
るためにバンプレベリングが施され、このレベリングで
は、平坦板治具を用いた加圧によるレベリングによっ
て、突起電極２の高さは、概ね５０［μｍ］にレベリン
グ調整されている。
ップチップしようとする半導体素子１を用意し、その半
導体素子１上の複数の電極パッド（図示せず）上に各
々、突起電極２（バンプ）を形成する。なお、この工程
では、さらに突起電極２の頭頂部の高さを一定にそろえ
るためにバンプレベリングが施され、このレベリングで
は、平坦板治具を用いた加圧によるレベリングによっ
て、突起電極２の高さは、概ね５０［μｍ］にレベリン
グ調整されている。
【００３７】次に図５に示すように、上面に段差部分が
テーパー状の傾斜部６を有した凹部７と、その凹部７内
に半導体素子の電極パッドと対応した配線電極を有し、
底面にその配線電極と基板内部のビアホールにより接続
された外部電極３とを有したキャリア基板８を用意し、
そのキャリア基板８の凹部７にその凹部７の底面積と同
等面積、同等形状を有した樹脂フィルム５を載置する。
本実施形態では、凹部７の面積と同等であって、搭載す
る半導体素子と相似形の樹脂フィルム５を用いているの
で、樹脂フィルム５の位置決めがセルフアライメント的
に行われ、位置決め精度のバラツキを抑え、半導体素子
／キャリア基板の接続時の押圧時に外方に逃げる樹脂
（樹脂フィルム）を均一とすることができる。また、こ
こで載置する樹脂フィルム５は、エポキシ樹脂を主成分
とする絶縁性の樹脂フィルムであり、その厚みは４０
［μｍ］のシートを用いているが、キャリア基板８の凹
部７の深さ（段差）と、半導体素子の側端面の所望とす
る被覆面積によっては、１００［μｍ］程度でもよい。
テーパー状の傾斜部６を有した凹部７と、その凹部７内
に半導体素子の電極パッドと対応した配線電極を有し、
底面にその配線電極と基板内部のビアホールにより接続
された外部電極３とを有したキャリア基板８を用意し、
そのキャリア基板８の凹部７にその凹部７の底面積と同
等面積、同等形状を有した樹脂フィルム５を載置する。
本実施形態では、凹部７の面積と同等であって、搭載す
る半導体素子と相似形の樹脂フィルム５を用いているの
で、樹脂フィルム５の位置決めがセルフアライメント的
に行われ、位置決め精度のバラツキを抑え、半導体素子
／キャリア基板の接続時の押圧時に外方に逃げる樹脂
（樹脂フィルム）を均一とすることができる。また、こ
こで載置する樹脂フィルム５は、エポキシ樹脂を主成分
とする絶縁性の樹脂フィルムであり、その厚みは４０
［μｍ］のシートを用いているが、キャリア基板８の凹
部７の深さ（段差）と、半導体素子の側端面の所望とす
る被覆面積によっては、１００［μｍ］程度でもよい。
【００３８】次に図６に示すように、半導体素子１の突
起電極２が形成された面を樹脂フィルム５が載置された
キャリア基板８の凹部７に対して押圧し、半導体素子１
の突起電極２とキャリア基板８の上面の電極とを接続す
る。この工程では、加熱状況下で行なわれるものであ
り、キャリア基板８がセラミック基板の場合は２２０
［℃］であり、またキャリア基板８が樹脂基板の場合は
１８０［℃］であり、その接続のための押圧時間は、２
０［ｓｅｃ］程度の数１０［ｓｅｃ］である。
起電極２が形成された面を樹脂フィルム５が載置された
キャリア基板８の凹部７に対して押圧し、半導体素子１
の突起電極２とキャリア基板８の上面の電極とを接続す
る。この工程では、加熱状況下で行なわれるものであ
り、キャリア基板８がセラミック基板の場合は２２０
［℃］であり、またキャリア基板８が樹脂基板の場合は
１８０［℃］であり、その接続のための押圧時間は、２
０［ｓｅｃ］程度の数１０［ｓｅｃ］である。
【００３９】ここで図７に示すように、接続のための押
圧において、半導体素子１を樹脂フィルム５を介在させ
てキャリア基板８に対して押圧（矢印Ａ）した場合、キ
ャリア基板８側は加熱されているので、樹脂フィルム５
は軟化しており、押圧により樹脂は広がり、外方に逃げ
る（矢印Ｂ）。そしてその外方に逃げる過程では、樹脂
は余分な抵抗を受けずにキャリア基板８の凹部７の傾斜
部６の形状を辿り、傾斜部６とキャリア基板８との境界
部分でその表面張力によって留まる。なお、半導体素子
１の側面部分をも樹脂で覆う場合は、樹脂フィルム５の
厚みを厚くし、樹脂量を多くすることによって可能であ
る。ただし、過剰な厚みの樹脂フィルム５を用いると、
凹部７から樹脂がはみ出してしまう恐れがあるので、適
宜、最適の厚みの樹脂フィルムを用いる。
圧において、半導体素子１を樹脂フィルム５を介在させ
てキャリア基板８に対して押圧（矢印Ａ）した場合、キ
ャリア基板８側は加熱されているので、樹脂フィルム５
は軟化しており、押圧により樹脂は広がり、外方に逃げ
る（矢印Ｂ）。そしてその外方に逃げる過程では、樹脂
は余分な抵抗を受けずにキャリア基板８の凹部７の傾斜
部６の形状を辿り、傾斜部６とキャリア基板８との境界
部分でその表面張力によって留まる。なお、半導体素子
１の側面部分をも樹脂で覆う場合は、樹脂フィルム５の
厚みを厚くし、樹脂量を多くすることによって可能であ
る。ただし、過剰な厚みの樹脂フィルム５を用いると、
凹部７から樹脂がはみ出してしまう恐れがあるので、適
宜、最適の厚みの樹脂フィルムを用いる。
【００４０】したがって図８に示すように、上面に段差
部分がテーパー状の傾斜部６を有した凹部７と、その凹
部内の面に配線電極（図示せず）を有し、底面にその配
線電極と基板内部のビアホールにより接続された外部電
極３を有したキャリア基板８と、そのキャリア基板の凹
部７に載置され、基板の配線電極とその主面の電極パッ
ドとが突起電極２を介して接続された半導体素子１と、
その半導体素子１とキャリア基板８の凹部７との間に設
けられた樹脂部９とよりなるフリップチップ実装型の半
導体装置が得られるものである。
部分がテーパー状の傾斜部６を有した凹部７と、その凹
部内の面に配線電極（図示せず）を有し、底面にその配
線電極と基板内部のビアホールにより接続された外部電
極３を有したキャリア基板８と、そのキャリア基板の凹
部７に載置され、基板の配線電極とその主面の電極パッ
ドとが突起電極２を介して接続された半導体素子１と、
その半導体素子１とキャリア基板８の凹部７との間に設
けられた樹脂部９とよりなるフリップチップ実装型の半
導体装置が得られるものである。
【００４１】本実施形態の半導体装置の製造方法によ
り、図９に示すように、半導体素子１／キャリア基板８
間の樹脂９の余分なはみ出しを抑えて確実かつ均一に形
成し、両者間の接着強度の劣化を防止した半導体装置を
得ることができる。
り、図９に示すように、半導体素子１／キャリア基板８
間の樹脂９の余分なはみ出しを抑えて確実かつ均一に形
成し、両者間の接着強度の劣化を防止した半導体装置を
得ることができる。
【００４２】勿論、図１０に示すように、キャリア基板
８の上面の高さと同一面にまで樹脂部９が形成されるよ
うにしてもよく、その際は、介在させる樹脂フィルムの
厚みを厚くし、樹脂量を多くすることによって可能であ
る。このような構造とすることにより、さらに半導体素
子１／キャリア基板８間の接着強度の劣化を防止でき、
信頼性を高めることができる。
８の上面の高さと同一面にまで樹脂部９が形成されるよ
うにしてもよく、その際は、介在させる樹脂フィルムの
厚みを厚くし、樹脂量を多くすることによって可能であ
る。このような構造とすることにより、さらに半導体素
子１／キャリア基板８間の接着強度の劣化を防止でき、
信頼性を高めることができる。
【００４３】なお、本実施形態において、キャリア基板
としては、底面に複数の外部接続用のランドである外部
電極が形成され、その外部電極と内部ビアによって電気
的に接続した配線電極をその表面に有する絶縁性基板で
あるが、キャリア基板としては、プリント基板等のマザ
ー実装基板であってもよい。
としては、底面に複数の外部接続用のランドである外部
電極が形成され、その外部電極と内部ビアによって電気
的に接続した配線電極をその表面に有する絶縁性基板で
あるが、キャリア基板としては、プリント基板等のマザ
ー実装基板であってもよい。
【００４４】以上、本実施形態の半導体装置では、テー
パー状を成した凹部に樹脂部が収納した形で介在してい
るので、半導体素子／キャリア基板間の樹脂を余分なは
み出しを抑えて確実に形成し、両者間の接着強度の劣化
を防止した半導体装置を実現できる。
パー状を成した凹部に樹脂部が収納した形で介在してい
るので、半導体素子／キャリア基板間の樹脂を余分なは
み出しを抑えて確実に形成し、両者間の接着強度の劣化
を防止した半導体装置を実現できる。
【００４５】また半導体装置の製造方法においては、キ
ャリア基板の凹部にその凹部の底面積の同等面積または
それより小さく、半導体素子の面積以上であって相似形
を有した樹脂フィルムを載置するため、セルフアライメ
ント的に位置決めが行われ、位置決め精度のバラツキを
抑え、半導体素子／キャリア基板の接続時の押圧でも外
方に逃げる樹脂フィルムを均一とすることができる。さ
らに、キャリア基板の凹部は、段差部分がテーパー状を
成した凹部であるため、半導体素子／キャリア基板の接
続時の押圧で外方に逃げる樹脂フィルムは、そのテーパ
ー状の形状にならい、逃げて広がっていくため、外方に
逃げる樹脂フィルムを均一にし、かつその凹部内に確実
に形成することができる。そのため応力印加によっても
局所な印加を避け、製品としての信頼性を損ねることを
防止できる。
ャリア基板の凹部にその凹部の底面積の同等面積または
それより小さく、半導体素子の面積以上であって相似形
を有した樹脂フィルムを載置するため、セルフアライメ
ント的に位置決めが行われ、位置決め精度のバラツキを
抑え、半導体素子／キャリア基板の接続時の押圧でも外
方に逃げる樹脂フィルムを均一とすることができる。さ
らに、キャリア基板の凹部は、段差部分がテーパー状を
成した凹部であるため、半導体素子／キャリア基板の接
続時の押圧で外方に逃げる樹脂フィルムは、そのテーパ
ー状の形状にならい、逃げて広がっていくため、外方に
逃げる樹脂フィルムを均一にし、かつその凹部内に確実
に形成することができる。そのため応力印加によっても
局所な印加を避け、製品としての信頼性を損ねることを
防止できる。
【００４６】
【発明の効果】以上、本発明の半導体装置は、半導体素
子／キャリア基板間の樹脂が余分なはみ出しを抑えて確
実に形成され、両者間の接着強度の劣化を防止した半導
体装置である。また半導体素子とキャリア基板との間に
位置精度よく樹脂を介在した半導体装置である。
子／キャリア基板間の樹脂が余分なはみ出しを抑えて確
実に形成され、両者間の接着強度の劣化を防止した半導
体装置である。また半導体素子とキャリア基板との間に
位置精度よく樹脂を介在した半導体装置である。
【００４７】また本発明の半導体装置の製造方法によ
り、キャリア基板の凹部にその凹部の底面積の同等面積
またはそれより小さく、半導体素子の面積以上であって
相似形を有した樹脂フィルムを載置するため、セルフア
ライメント的に位置決めが行われ、位置決め精度のバラ
ツキを抑え、半導体素子／キャリア基板の接続時の押圧
でも外方に逃げる樹脂フィルムを均一とすることができ
る。そのため、半導体素子／キャリア基板の両者間の接
着強度の劣化を防止し、半導体素子とキャリア基板との
間に位置精度よく樹脂を介在した半導体装置を実現でき
るものである。
り、キャリア基板の凹部にその凹部の底面積の同等面積
またはそれより小さく、半導体素子の面積以上であって
相似形を有した樹脂フィルムを載置するため、セルフア
ライメント的に位置決めが行われ、位置決め精度のバラ
ツキを抑え、半導体素子／キャリア基板の接続時の押圧
でも外方に逃げる樹脂フィルムを均一とすることができ
る。そのため、半導体素子／キャリア基板の両者間の接
着強度の劣化を防止し、半導体素子とキャリア基板との
間に位置精度よく樹脂を介在した半導体装置を実現でき
るものである。
【図１】本発明の一実施形態の半導体装置を示す断面図
【図２】本発明の一実施形態の半導体装置を示す断面図
【図３】本発明の一実施形態の半導体装置を示す断面図
【図４】本発明の一実施形態の半導体装置の製造方法を
示す断面図
示す断面図
【図５】本発明の一実施形態の半導体装置の製造方法を
示す断面図
示す断面図
【図６】本発明の一実施形態の半導体装置の製造方法を
示す断面図
示す断面図
【図７】本発明の一実施形態の半導体装置の製造方法を
示す断面図
示す断面図
【図８】本発明の一実施形態の半導体装置の製造方法を
示す断面図
示す断面図
【図９】本発明の一実施形態の半導体装置の製造方法を
示す平面図
示す平面図
【図１０】本発明の一実施形態の半導体装置の製造方法
を示す断面図
を示す断面図
【図１１】従来の半導体装置の製造方法を示す断面図
【図１２】従来の半導体装置の製造方法を示す断面図
【図１３】従来の半導体装置の製造方法を示す断面図
【図１４】従来の半導体装置の製造方法を示す断面図
【図１５】従来の半導体装置の課題を示す平面図
【図１６】従来の半導体装置の課題を示す断面図
１ 半導体素子 ２ 突起電極 ３ 外部電極 ４ キャリア基板 ５ 樹脂フィルム ６ 傾斜部 ７ 凹部 ８ キャリア基板 ９ 樹脂部 １０ 放熱性接着剤 １１ 放熱部材
Claims (5)
- 【請求項１】 上面に段差部分が傾斜部を有した凹部
と、前記凹部内の面に配線電極を有し、底面に前記配線
電極と基板内部のビアホールにより接続された外部電極
を有したキャリア基板と、前記キャリア基板の前記凹部
に載置され、前記配線電極とその主面の電極パッドとが
突起電極を介して接続された半導体素子と、前記半導体
素子と前記キャリア基板の凹部との間に設けられた樹脂
部とよりなることを特徴とする半導体装置。 - 【請求項２】 半導体素子の面とキャリア基板上面との
間に放熱性接着剤を介して放熱板が設けられていること
を特徴とする請求項１に記載の半導体装置。 - 【請求項３】 半導体素子の電極パッドとキャリア基板
上の電極とをフィルム状の樹脂を介在させて接続する半
導体装置の製造方法においては、キャリア基板として、
段差部分が傾斜部を有した凹部と、前記凹部内に前記半
導体素子の電極パッドと対応した電極を有したキャリア
基板を用い、前記キャリア基板の凹部に前記凹部の底面
積と同等面積を有した樹脂フィルムを載置し、前記半導
体素子の電極パッドが形成された面を前記樹脂フィルム
が載置された前記キャリア基板の凹部に対して押圧し、
前記半導体素子の電極パッドと前記キャリア基板上の電
極とを接続することを特徴とする半導体装置の製造方
法。 - 【請求項４】 半導体素子の電極パッド上に突起電極を
形成する工程と、上面に段差部分が傾斜部を有した凹部
と、前記凹部内に前記半導体素子の電極パッドと対応し
た電極を有し、底面に前記電極と基板内部のビアホール
により接続された外部電極を有したキャリア基板とを用
意する工程と、前記キャリア基板の凹部に前記凹部の底
面積と同等面積を有した樹脂フィルムを載置する工程
と、前記半導体素子の前記突起電極が形成された面を樹
脂フィルムが載置された前記キャリア基板の凹部に対し
て押圧し、前記半導体素子の前記突起電極と前記キャリ
ア基板の上面の電極とを接続する工程とよりなることを
特徴とする半導体装置の製造方法。 - 【請求項５】 半導体素子の突起電極が形成された面を
樹脂フィルムが載置されたキャリア基板の凹部に対して
押圧し、前記半導体素子の前記突起電極と前記キャリア
基板の上面の電極とを接続する工程は、加熱状況下で行
うことを特徴とする請求項４に記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18876099A JP3879319B2 (ja) | 1999-07-02 | 1999-07-02 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18876099A JP3879319B2 (ja) | 1999-07-02 | 1999-07-02 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001015558A true JP2001015558A (ja) | 2001-01-19 |
| JP3879319B2 JP3879319B2 (ja) | 2007-02-14 |
Family
ID=16229301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18876099A Expired - Fee Related JP3879319B2 (ja) | 1999-07-02 | 1999-07-02 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3879319B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6731012B1 (en) * | 1999-12-23 | 2004-05-04 | International Business Machines Corporation | Non-planar surface for semiconductor chips |
| JP2006093420A (ja) * | 2004-09-24 | 2006-04-06 | Oki Electric Ind Co Ltd | 半導体装置の実装方法 |
| JP2013115290A (ja) * | 2011-11-30 | 2013-06-10 | Fujitsu Semiconductor Ltd | 半導体装置及び半導体装置の製造方法 |
-
1999
- 1999-07-02 JP JP18876099A patent/JP3879319B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6731012B1 (en) * | 1999-12-23 | 2004-05-04 | International Business Machines Corporation | Non-planar surface for semiconductor chips |
| JP2006093420A (ja) * | 2004-09-24 | 2006-04-06 | Oki Electric Ind Co Ltd | 半導体装置の実装方法 |
| JP2013115290A (ja) * | 2011-11-30 | 2013-06-10 | Fujitsu Semiconductor Ltd | 半導体装置及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3879319B2 (ja) | 2007-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7161242B2 (en) | Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element | |
| US6969636B1 (en) | Semiconductor package with stress inhibiting intermediate mounting substrate | |
| US6404062B1 (en) | Semiconductor device and structure and method for mounting the same | |
| US6897568B2 (en) | Electronic component with flexible contacting pads and method for producing the electronic component | |
| KR100385766B1 (ko) | 외부 접속 전극들에 대응하여 분리 제공된 수지 부재들을구비하는 반도체 디바이스 | |
| US7554191B2 (en) | Semiconductor device having a heatsink plate with bored portions | |
| US7446407B2 (en) | Chip package structure | |
| JP5532744B2 (ja) | マルチチップモジュール及びマルチチップモジュールの製造方法 | |
| JP2003068931A (ja) | 半導体パッケージ及びその製造方法 | |
| US20030080411A1 (en) | Semiconductor package having thermal interface material (TIM) | |
| KR100858456B1 (ko) | 회로 기판 및 반도체 장치 | |
| JP2000332055A (ja) | フリップチップ実装構造及び実装方法 | |
| US7768140B2 (en) | Semiconductor device | |
| JP2001352021A (ja) | 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法 | |
| JP3879319B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000208675A (ja) | 半導体装置およびその製造方法 | |
| JP2001015557A (ja) | 半導体装置およびその製造方法 | |
| US7094966B2 (en) | Packaging integrated circuits with adhesive posts | |
| JP2000306949A (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JP3947502B2 (ja) | 異方導電性フィルムからなる封止部材の製造方法 | |
| KR101440340B1 (ko) | 반도체 패키지 제조용 서포팅 장치 및 이를 이용한 반도체 패키지 제조 방법 | |
| US20050029655A1 (en) | Semiconductor device | |
| JP2002231765A (ja) | 半導体装置 | |
| JP2005044989A (ja) | 半導体パッケージ及びその製造方法 | |
| JP2930057B2 (ja) | Ｂｇａ型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050317 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050629 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061030 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |