JP2000513182A - ノイズ予測最尤検出の装置および方法 - Google Patents

Abstract

(57)【要約】 ＰＲ４等化器で等化されたシンボル・シーケンスのための最尤シーケンス検出器において、ノイズ白色化能力を有し、最尤検出プロセスに組み込まれる、無限インパルス応答（ＩＩＲ）フィルタリングを含むノイズ予測手段（３５）を設ける。その結果生じるＩＮＰＭＬ検出器（１０）は、デジタル回路技術でもアナログ回路技術でも実装することができる。さらに、ＤＣオフセットを補償し、ＭＲヘッドまたは信号の非対称を補償するために、ＤＣノッチ・フィルタ（４４）および確率勾配手順を設けることもできる。

Description

【発明の詳細な説明】 ノイズ予測最尤検出の装置および方法 技術分野 本発明は、データ検出の装置および方法に関する。本発明は特に、部分応答（ ＰＲ）信号方式および最尤シーケンス検出（ＭＬＳＤ）を使用する直接アクセス 記憶装置（ＤＡＳＤ）に適用することができる。 発明の背景 ＤＡＳＤシステムおよびデータ伝送システムでは、記憶装置から読み取られた 信号、または伝送チャネルの出力で受信された信号は、隣接するシンボル間の干 渉およびノイズの付加があるにもかかわらず、受信側で、最初に記憶されていた または送信側から伝送されたデータ（シンボル）シーケンスを表す可能性が最も 高いシンボルのシーケンスに変換しなければならない。 シンボル間干渉（ＩＳＩ）およびノイズがある場合に、コード化されていない データ・シーケンスを検出するのに最適な受信機は、白色化整合（whitened-mat ched）フィルタと、それに続くＩＳＩトレリスに基づいて最尤シーケンス検出を 実行するビタビ検出器からなる。ＰＲＭＬ（部分応答最尤）システムでは、検出 器の入力における複合ノイズは白色でな く、その性能は最適以下となる。ＰＲ４（ＰＲクラス４）線形等化器はＰＲＭＬ 検出器の入力で複合ノイズの電子ノイズ成分を強める傾向があるので、高い記録 密度ではこの最適を下回る程度がより著しくなる。着色ノイズ（colored noise ）に加えて、非線形ビット・シフトおよびヘッド非対称による非線形歪みがＰＲ ＭＬシステムの性能をさらに低下させる可能性がある。 国際特許出願ＰＣＴ／ＷＯ９７／１１５４４号（ＩＢＭ）には、ＮＰＭＬ（ノ イズ予測最尤検出）と呼ばれる、直接アクセス記憶装置でデータを検出するため の方式が開示されている。これは、ノイズ予測／白色化フィルタをビタビ検出器 のブランチ距離（branch metric）計算に組み込むことから生まれた。このＮＰ ＭＬ検出器は、ＰＲＭＬ検出器に勝るかなりの性能の向上をもたらすことがシミ ュレーションから分かっている。 しかし、例えばランダム・アクセス・メモリ（ＲＡＭ）を用いて、組み込んだ 予測子／白色化子（whitener）を有限インパルス応答（ＦＩＲ）フィルタのバン クまたは等価な表索引動作として実装すると、ＮＰＭＬハードウェアを実現する 際に一定レベルの複雑さが要求される。現在利用可能な実装技術のさらに別の難 点は、高速クロック要件によって課される時間的な制約である。 ＩＩＲ（無限インパルス応答）離散時間等価モデルで表される、ビタビ・アル ゴリズムのチャネルへの適用は、１９８ ９年５月のA．Duel-Hallen等の刊行物「Delayed decision-feedback sequence e stimation」、IEEE Trans．Commun.，COM-37，428〜436ページで研究されている 。この参考文献の手法では、ＩＩＲフィルタをビタビ検出と組み合わせたフィー ドバック・フィルタを有する、決定フィードバック等価プレフィルタを想定して いる。これに対して、本発明では、ビタビ検出器に組み込んだ、順方向部分応答 または汎用部分応答線形等化器、およびノイズ白色化ＩＩＲ予測子を考慮する。 発明の目的 本発明の主目的は、ＮＰＭＬ検出器のためのノイズ予測／白色化機構をより効 率的かつ簡単に実現することである。 本発明の別の目的は、ノイズ予測プロセスのために、ビタビ検出器のパス・メ モリからの過去の決定を利用する、部分応答最尤検出方式を考案することである 。 本発明の別の目的は、読取りヘッドの非対称および受信機中のＤＣオフセット を補償できるようにする最尤検出器のための追加機構を使用可能にすることであ る。 発明の概要 本発明は、無限インパルス応答（ＩＩＲ）ノイズ予測子および白色化フィルタ をビタビ検出器に組み込んだ、部分応答信号方式の最尤検出器（ＩＮＰＭＬ）を 提供するものである。追加機能として、ＤＣオフセットを補償するためにＤＣ（ ゼ ロ周波数）ノッチ・フィルタを設けることもできる。さらに、ＩＮＰＭＬ検出器 のブランチ距離計算に組み込まれ、信号非対称およびＤＣオフセットを動的に補 償する、追加の補償方法も提供することもできる。 本発明の利点は、簡単に実装することができるだけでなく、検出器の性能を損 なわないことである。本発明にはさらに、既存のＰＲＭＬシステムに「便乗（pi ggy-backed）」させることができ、したがって複雑かつコストのかかる作業であ る全く新規のチャネル・アーキテクチャの開発および実装が不要となるという重 要な利点もある。ＤＣノッチ・フィルタまたはＤＣ補償方法を追加することで、 ＩＮＰＭＬ検出器はＤＣオフセットの影響を全く受けなくなり、様々なタイプの 非線形性、特にヘッド非対称に対してトレラントかつロバストになり、かつデジ タル磁気記録システムのさらに別の欠陥である熱変動（thermal asperity）に対 してトレラントになる。 以下に、図面を参照して本発明の実施形態について述べる。 図面のリスト 第１図は、本発明を実装することができるＰＲＭＬ検出器を示すブロック図で ある。 第２Ａ図は、単極組込みＩＩＲノイズ予測子を有する、本発明による最尤検出 器を示すブロック図である。 第２Ｂ図は、第２Ａ図の本発明の最尤検出器のＩＩＲノイズ予測子の等価な代 替実装を示す図である。 第３図は、第２Ａ図のＩＮＰＭＬ検出器の４状態トレリスを示す図である。 第４図は、２つの極および２つのゼロを有する組込みＩＩＲノイズ予測子が設 けられた、本発明による代替最尤検出器を示すブロック図である。 第５図は、正規化線形記録密度ＰＷ５０／Ｔ≒２．８６を有するチャネルにつ いて、本発明のＩＮＰＭＬ検出器も含めた様々なＭＬ検出器についてのビット・ エラー確率を示す図である。 第６図は、所与のビット・エラー確率について、やはりＩＮＰＭＬ（４状態） も含めた様々なＭＬ検出器の相対ＳＮＲを、ＰＷ５０／Ｔの関数として示す図で ある。 第７Ａ図は、追加の組込みＤＣノッチ・フィルタを有する本発明のＩＮＰＭＬ 検出器を示すブロック図である。 第７Ｂ図は、カスケード式ＤＣノッチ・フィルタを（等化器と検出器の間に） 有するＩＮＰＭＬ検出器の第１の配置を示す概略図である。 第７Ｃ図は、カスケード式ＤＣノッチ・フィルタを（等化器の前に）有するＩ ＮＰＭＬ検出器の第２の配置を示す概略図である。 第８図は、ＤＣオフセットおよびヘッドの非対称を補償するために使用される 、ＲＡＭベースの動的非線形推定を示す図である。 第９図は、非対称推定を行う場合および行わない場合のＩ ＮＰＭＬ検出器のビット・エラー確率を示す図である（チャネルＰＷ５０／Ｔ≒ ２．８６）。 詳細な説明 第１図は、データ記録システム用の既知のＰＲＭＬチャネル・アーキテクチャ を示すブロック図である。このようなシステムは、上述の国際特許出願ＰＣＴ／ ＷＯ９７／１１５４４号にも記載されている。 顧客データＩ_nは、エンコーダ１２でレート８／９ＲＬＬ（ランレングス制限 ）コードによってコード化され、シリア ²）演算によって事前コード化された後で、書込みヘッド１５によって２進数ａ_n ∈｛−１，＋１｝の形でディスク１１に書き込まれる。ここでＤは単位遅延演算 子（unit delay o ディスク１１から顧客データを受信すると、アナログ信号ｒ（ｔ）が読取りヘッ ド１５によって生成され、読取りヘッドの出力から供給される。次いで、信号ｒ （ｔ）はアーム電子回路１６を介して可変利得増幅器（ＶＧＡ）回路１７に印加 される。ＶＧＡ回路１７の出力信号は、まずアナログ低域フィルタ１８（ＬＰＦ ）を使用して低域フィルタリングされ、次いでアナログ／デジタル（Ａ／Ｄ）変 換器１９でデジタル形態ｘ_nに変換される。Ａ／Ｄ変換器１９およびＶＧＡ増幅 器１７の機能はそれぞれ、タイミング回復および利得制御ル ープ２０／２６および２１／２６によって制御される。アナログ低域フィルタ１ ８は、Ａ／Ｄ変換器１９の飽和を回避し、デジタル等化器２２をサポートするた めに、より高い周波数を増強するフィルタであることが好ましい。Ａ／Ｄ変換器 １９の出力のデジタル・サンプルｘ_n（第１図の直線Ａ）は、まずデジタル等化 器２２によってＰＲ４信号サンプルにシェーピングされ（第１図の直線Ｂ）、次 いでデジタル・ノイズ・サンプルｙ_nの形で最尤検出器回路１０（ＭＬ検出器） に渡される。ＭＬ検出器１０の出力データ（すなわち第１図の ーダ２３を用いて逆事前コード化された後で、並列化機構２ ８／９ＲＬＬコード用のレート９／８デコーダ２５に供給される。第１図でＭＬ 検出器の後に続く逆プリコーダ機能２３は、別個の機能ブロックにする（図示） ことも、ＭＬ検出器のトレリス（生き残り（survivor）パス・メモリ）に組み込 むこともできる。 上述の国際特許出願ＰＣＴ／ＷＯ９７／１１５４４では、最尤検出器１０は、 有限インパルス応答（ＦＩＲ）フィルタ／予測子を使用して入力信号のノイズ内 容を推定するノイズ予測最尤検出器（ＮＰＭＬ検出器）である。 発明の第１の実施形態 本発明は、ＰＲＭＬデータ記録チャネルの最尤検出器部分を改善するものであ る。その原理を、第１図のＭＬ検出器部分１０を表す第２Ａ図のブロック図に示 す。線３０（Ｂで示す）に現れるＰＲ４等化サンプルｙ_nは、本発明によるノイ ズ予測処理によって修正され、サンプルｚ_nとしてビタビ検出器３１に供給され 、これがその出力３２から、ビタビ検出器の遅延最終決定（Ｃで示す）である回 復したデータ・シン る。これらの予備シンボルは、変換関数１−Ｄ²を有する再構築手段３４に供給 され、再構築されたサンプル・シーケン たサンプル・シーケンスを、減算手段３９中で、ブランチ線３８に現れたノイズ 等化サンプルｙ_nから引き、線２８上で _nは、無限インパルス応答（ＩＩＲ）フィルタであるノイズ予測子回路３５に供 給される。出力線３６上に現れる予測ノ と組み合わされ、ビタビ検出器３１への入力にサンプルｚ_nを提供する。ノイズ 予測および距離更新演算は、各状態ごとに、対応するパス・メモリからの決定を 使用して別々に実行されることに留意されたい。その結果生じるＩＮＰＭＬ検出 器におけるこれらの状態ごとの演算は、二重線の信号の流れで第２図に記号で表 してある。 この好ましい実施形態のＩＩＲ予測子３５は、単極装置で いでこれを単位遅延手段４０中で遅らせる。その出力は、加算器４１で遅延ノイ ズ信号（単位遅延手段４３の出力）と組み合わされ、乗算手段４２で係数αをか けられた後で、線３ ３５は、変換関数αＤ／（１−αＤ）を実行する。 こうして、ノイズ予測子は、第２Ａ図に示すように、最尤検出配列中に（各状 態ごとに）組み込まれた無限インパルス応答装置である。この配列を、以下では ＩＮＰＭＬ検出器（「無限インパルス応答ノイズ予測最尤」検出器）と呼ぶ。以 下でその動作について記述する。 ｙ_nは、ＰＲ４デジタル等化器の出力、第１図および第２Ａ図の線Ｂであると する。この場合、この出力は、ノイズレス公称値−２、０、＋２、および着色ノ イズ、すなわち ｙ_n＝ａ_n−ａ_n-2＋ｗ_n （１） を有する、ＰＲ４データ信号からなる。ここで、ａ_n∈｛−１，＋１｝は、レー ト１／Ｔで磁気媒体に書き込まれたコード化／事前コード化データ・シーケンス を示し、ｗ_nはデジタル部分応答等化器の出力の着色ノイズ・シーケンスを表す （Ｔはチャネル・コード化ビットの時間間隔であり、添字ｎ は瞬間ｎＴを示す）。（１）の着色ノイズ成分ｗ_nのパワーは、ノイズ予測によ って減少させることができる。 第２Ａ図は、ビタビ検出器に組み込まれる単一係数ＩＩＲ予測子の基本概念を 示す図である。その基本原理は以下のように説明することができる。 が、単極ＩＩＲ予測エラー（白色化）フィルタのＤ変換を示 白色化ノイズ・シーケンスＤ変換は、で与えられ、ここで である。（３）中のｗ（Ｄ）は（１）の着色ノイズ・シーケ 下の再帰的方程式を満たす。 （４）および（５）で記述し、第２Ａ図に示した単極ＩＩＲ予測子フィルタ３ ５は、第２Ｂ図に示すように実装するこ ともできる。このＩＩＲ予測子３５ｂも、線２８でノイズ・ （Ｄ）４０ｂで遅らされ、次いで乗算手段４２で係数αをか 方程式（５）およびＰＲ４信号方式は、単極ＩＩＲ予測子を含む４状態ＭＬ検 出器を規定する。ｓ_j（ｊ＝０、１、２、３）が４状態ＰＲ４トレリスのｊ番目 の状態を示す場合には、（１）および（３）に鑑みて、状態遷移ｓ_j→ｓ_kに対応 するビタビ検出器の時間ｎＴにおけるブランチ距離は、 の形を取り、ここでａ_nおよびａ_n-2（Ｓ_j）は仮定した状態連する予測ノイズ・サンプルである。具体的に言うと、（５）の再構築されたＰ Ｒ４サンプル（ａ_n-1−ａ_n-3）は、実際には、状態ｓ_jに関連するビタビ検出器 のパス・メモリ 単極ＩＩＲ予測子／白色化フィルタを備えた４状態ＩＮＰＭＬ検出器は、第３ 図に示すトレリスに従って動作する。瞬間ｎＴにおけるあらゆる状態は 状態距離：Ｊ_n（０）、Ｊ_n（１）、Ｊ_n（２）、Ｊ_n（３） （３） に関連している。 第３図のトレリス・ブランチに示すブランチ距離は以下のように計算される。 次の瞬間（ｎ＋１）Ｔにおける状態距離およびノイズ推定は以下のように計算 される。 α＝０に設定することにより、ＩＮＰＭＬ検出器は従来の４状態ＰＲＭＬ検出 器となる。 発明の第２の実施形態 次に、第４図のブロック図に関連して、本発明のＩＮＰＭＬ検出器のノイズ予 測子の代替実施形態について説明する。この場合には、予測エラー（白色化）フ ィルタは２つの極および２つのゼロを含む。 第４図の予測子４５は、第２Ａ図の予測子３５と同様にビタビ検出器のその他 の部分に接続される。つまり、線２８ａメント４７および４８で２回遅らされ、次いで乗算器４９で因数［−（α₂＋β₂ ）］をかけられ、次いで加算装置５０中で線５１、５２、および５３上の「補助 」信号と組み合わさ 「補助」信号は、以下のように得られる。線５１上の信号 は、遅延装置４７の出力に乗算器５４中で因数［−（α₁＋β₁）］をかけること によって生じる。線５２上の信号は、 乗算器５６中で因数［−α₁］をかけることによって生じる。 線５３上の信号は、単位遅延手段５５および５７で２回遅ら α₂］をかけることによって生じる。ＩＩＲノイズ予測子４５は変換関数 を実行する。 で、２極２ゼロＩＩＲ予測エラー（白色化）フィルタのＤ変換を表すものとする 。この場合、Ｅ（Ｄ）の出力での白色化ノイズ・シーケンスのＤ変換は、 で与えられ、ここで である。（９）中のｗ（Ｄ）は（１）の着色ノイズ・シーケ （Ｄ）は、以下の再帰的方程式を満たす。 方程式（１１）およびＰＲ４信号方式は、２ゼロ／２極ＩＩＲ予測子を含む４ 状態ビタビ検出器を規定することができる。ｓ_j（ｊ＝０、１、２、３）が４状 態ＰＲ４トレリスのｊ番目の状態を示す場合には、（１）および（９）に鑑みて 、状態遷移ｓ_j→ｓ_kに対応するビタビ検出器の時間ｎＴにおけるブランチ距離は 、 の形を取り、ここでａ_nおよびａ_n-2（ｓ_j）は仮定した状態 連するノイズ推定である。ここで、前述の実施形態の場合と同様に、各状態遷移 ごとのブランチ距離（１２）を、（１ 算することができる。 同じ手法に従って、対応するブランチ距離方程式を有する１ゼロ／２極ＩＩＲ 予測子フィルタの再帰的方程式を容易に導くことができる（（８）でβ₂＝０と する）。同様に、対応するブランチ距離方程式を有する２極ＩＩＲ予測子フィル タの再帰的方程式を得ることもできる（（８）でβ₁＝０、β₂＝０とする）。 性能（本発明によって得られる改善） 磁気記録チャネルでは、ＰＷ５０をチャネルのステップ応答の振幅５０％の点 におけるパルス幅、Ｔをチャネルコード化ビットの持続時間として０．５≦ＰＷ ５０／Ｔ≦３．５の範囲全体では、多くても２つの極および２つのゼロしか有さ ないＩＩＲ予測子が、ノイズ源に関わりなく、すなわち電子ノイズであるかディ スク・ノイズであるか、またはそれらの組合せであるかに関わりなく可能な限り 最高の性能をもたらすことが分かっている。具体的に言うと、０．５≦ＰＷ５０ ／Ｔ≦２．７では、２つの極および１つのゼロからなるＩＩＲ予測子で可能な限 り最高の性能が達成され、２．７＜ＰＷ５０／Ｔ≦３．５では、２つの極および ２つのゼロからなるＩＩＲ予測子で可能な限り最高の性能が達成される。主なノ イズ源が電子ノイズである場合には、単極ＩＩＲ予測子を有するＩＮＰＭＬ検出 器は、広範囲の線形記録密度でＰＲＭＬ検出器に優る大幅な性能利得を提供する 。 ＩＮＰＭＬ検出を利用する磁気記録システムのエラー性能は、コンピュータ・ シミュレーションで研究されている。第５図は、ＰＷ５０／Ｔ≒２．８６のチャ ネル・モデルについてのシミュレートした４状態ＩＮＰＭＬ検出器および４状態 ＮＰＭＬ検出器のビット・エラー確率を示す図である。曲線２は、単極予測子を 有するＩＮＰＭＬ４（４状態ＩＮＰＭＬ）の性能を示し、曲線１（ＰＲＭＬ）お よび３（ＥＰＲＭＬ）と比較すると、それぞれ２ｄＢおよび０．５ｄＢのノイ ズ・マージンの利得が得られる。曲線４は、Ｎ＝４予測子係数を有する４状態Ｎ ＰＭＬに対応する。曲線３と比較すると、０．４ｄＢの追加利得が得られる。最 後に、曲線５は、２ゼロおよび２極ＩＩＲ予測子を有する４状態ＩＮＰＭＬ検出 器に対応する。曲線４と比較すると追加の０．２ｄＢが得られ、ＰＲＭＬと比較 すると２．７ｄＢの利得が得られる。 第６図は、Ｎ＝４予測子係数を有する４状態ＮＰＭＬ、単極ＩＩＲ予測子を有 する４状態ＩＮＰＭＬ、およびＥＰＲＭＬについて、ビット・エラー確率Ｐｂ＝ １０^-5を達成するのに必要とされるＰＲＭＬシステムに対する相対ＳＮＲ（信号 対雑音比）を、ローレンツ・チャネル・モデルの正規化線形密度ＰＷ５０／Ｔの 関数として示す図である。曲線１は基準となるＰＲＭＬシステムに対応する。曲 線２は、８状態ＥＰＲＭＬシステムに対応し、曲線３および４はそれぞれ、単極 ＩＩＲ予測子フィルタを有する４状態ＩＮＰＭＬ、および４状態ＮＰＭＬ／Ｎ＝ ４に対応する。単極ＩＮＰＭＬシステムが性能的にＮＰＭＬシステムに非常に近 いこと、およびそれらが両方とも任意の線形記録密度でその他全てのシステムよ り優れた性能をもたらすことが分かった。 さらなる改善（追加の特徴） （ａ）ノッチ・フィルタを含む 前述した本発明のＩＮＰＭＬ検出器のさらなる改善は、ＤＣノッチ・フィルタ を組み込んでＤＣオフセットに対する感 度をなくすことによって達成することができる。 デジタル・ノッチ・フィルタの変換関数は、ノッチの位置および幅を特徴づけ る２つのパラメータを有する２次有理関数で与えられる（P．Regalia、S.K．Mit ra、およびP.P．Vaidyanathanによる論文「The Digital All-Pass Filter:A Ver satile Signal Processing Building Block」、PROCEEDINGS of the IEEE、VOL. 76、19〜37ページ、1988年1月を参照のこと）。ＩＮＰＭＬ検出器のＤＣオフセ ットに対する感度は、ＤＣにノッチを有するこのようなフィルタを利用すること によってなくすことができる。デジタルＤＣノッチ・フィルタの変換関数は で与えられることが分かっており、ここでｂはノッチの幅を決定する定数である 。ＤＣにおけるノッチが非常に狭い場合には、ｂは１に非常に近くなるように選 択しなければならない。この場合には、（１＋ｂ）／２≒１であり、ノッチ・フ ィルタの変換関数は に簡略化される。 ＤＣにノッチを有するデジタル・フィルタは実装が非常に簡単であり、また乗 算器を必要としない。同様に、ＤＣノッチ・アナログ・フィルタの変換関数は、 で与えられ、ここで、ｃはノッチの幅を決定する定数である。 ノッチが非常に狭い場合には、ｃはゼロに非常に近くなるように選択しなければ ならない。 ＤＣノッチ・フィルタは、白色化ＩＩＲ予測子の一部としてＩＮＰＭＬ検出器 に組み込むことも、ＩＮＰＭＬ検出器にカスケード接続することもできる。第７ Ａ図、第７Ｂ図、および第７Ｃ図は、ＤＣノッチ・フィルタを有するＩＮＰＭＬ 検出器の考えられる３つの構成を示すブロック図である。第７Ａ図では、ＤＣノ ッチ・フィルタ４４ａは、ビタビ検出器３１の第２の出力とその入力の間のフィ ードバック・パスに含まれ、このパスはＩＩＲ予測子３５も含む。第７Ｂ図の構 成では、ノッチ・フィルタ４４ｂはデジタル等化器２２とＩＮＰＭＬ検出器１０ の間に挿入され、したがってサンプルｙ_nをその入力で受信する。第７Ｃ図の場 合では、ノッチ・フィルタ４４ｃはデジタル等化器２２の前にある。同じ手法を 、ＮＰＭＬや非適応性ＤＦＥ（決定フィードバック等化器）、ＦＤＴＳ（固定遅 延ツリー構造探索）検出器など、その他のＤＣ感度検出器に適用できることは明 らかである。要約すると、ＤＣノッチ・フィルタによってＩＮＰＭＬは、 ＤＣオフセットの影響を全く受けなくなり、 ＭＲ（磁気抵抗）ヘッドの非対称に対してトレラントとなり、 熱変動に対してトレラントとなる。 （ｂ）ＩＮＰＭＬ検出と組み合わせた適応性非対称およびＤＣ推定 ＭＲヘッドは、リードバック（readback）信号に非対称を導入する非線形変換 器である。正のピークと負のピークは３０％程度振幅が違う可能性がある。ＤＣ ノッチ・フィルタにカスケード接続されたＰＲＭＬやＩＮＰＭＬなど、ＤＣに反 応しない検出器は、わずかなヘッド非対称に対して非常にトレラントになり、性 能はわずかしか低下しない。大きなヘッド非対称による性能の大きな損失は、Ｉ ＮＰＭＬ検出器のブランチ距離計算に組み込まれた非対称推定／補償アルゴリズ ムによって回復することができる。以下の一般的な信号非対称モデルを考慮する 。 次いで、第３図にそのトレリスを示す４状態ＩＮＰＭＬ検出器のブランチ距離 計算を、以下のように修正しなければならない。 次の瞬間（ｎ＋１）Ｔでの状態距離およびフィードバック推定は、以下のよう に計算される。 非線形関数ｆ（ａ_n、ａ_n-2）の値は、製造中に特定のヘッ ドおよび媒体の組合せについて推定し、次いで固定された所定値としてＩＮＰＭ Ｌ検出器のブランチ距離計算装置で使用することができる。 別法として、３つの値を動的に推定するアルゴリズムを使用することもできる 。動的推定は、時間間隔ごとに１つのメモリ位置を更新する表索引確率勾配アル ゴリズム（table look-up stochastic gradient algorithm）によって達成する ことができる。ＩＮＰＭＬ検出器のパス・メモリからの遅延 は、次いで、対応する値が記憶されたＲＡＭのメモリ位置へのアドレスとなる。 時間ｎＴにおける対応する値を含む４つのメモリ位置を有するＲＡＭの簡単な概 略図を、第８図に示 てアドレス指定されるメモリ位置の内容は、以下のアルゴリズムに従って更新さ れる。 ここで、ｙ_n-dは、遅延し、非線形にひずんだ受信信号であり、μは小さな定数 である。上記アルゴリズムは、その他の形態の非線形性の矯正に適用することも できる。一般に、非線形関数ｆ（．）が依存するシンボルの数が、ＲＡＭのサイ ズを決定する。 以下の非対称モデルは、シミュレーションに使用された。 このモデルは基本的に、２次の非線形性をＤＣオフセットと結合させたもので ある。このシミュレーションでは、δ＝０．１、すなわち３３％の非対称、およ びＤＣ＝０．０５が選択されている。 非対称補償を行う場合および行わない場合のＩＮＰＭＬ検出器の性能 第９図は、ＰＷ５０／Ｔ≒２．８６のチャネル・モデルで電子ノイズおよびヘ ッド非対称がある場合の、単極予測子を有する４状態ＩＮＰＭＬ検出器のエラー 性能を示す図である。ヘッド非対称は３３％である。曲線１は非対称補償を行わ ないＩＮＰＭＬの性能を示す。曲線２および３は、それぞれμ＝０．０５および μ＝０．００５である、適応性非対称推定と組み合わせたＩＮＰＭＬに対応する 。最後に、曲線４は、理想的な非対称推定／補償を行ったＩＮＰＭＬの性能を示 す。これらの性能の結果は、動的推定方法が理想的な推定の性能を達成できるこ とを示す。 デジタルまたはアナログ実装 完全にデジタルな実装の他に、第２Ａ図、第２Ｂ図、第４図、および第７図の ＩＮＰＭＬ検出器１０に示すエレメント 全てまたはその一部を、アナログ回路技術で実装することができることに留意さ れたい。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 エレフセリウ、エヴァンゲロス、スタヴロ ス スイス国チューリッヒ、ベラリアシュトラ ーセ 53 (72)発明者 ガルブレイス、リチャード、レオ アメリカ合衆国ミネソタ州ロチェスター、 エヌ．ダブリュ．52ストリート 2232 (72)発明者 ヒルト、ワルター スイス国ヴェッツヴィル、ヒンダーウィト シュトラーセ 29

Claims (1)

1. 【特許請求の範囲】 １．ノイズ予測を伴う最尤シーケンス検出のための手段（１０）を含む、部分応 答等化器を通過したコード化されたデータ・シーケンスおよびコード化されてい ないデータ・シーケンスの検出器であって、 最尤シーケンス検出手段に組み込まれた無限インパルス応答（ＩＩＲ）ノイズ 予測子（３５、４５）を含むことを特徴とする検出器。 ２．前記無限インパルス応答ノイズ予測子（３５）が、変換関数αＤ／（１−α Ｄ）を実行し、αが事前に選択した倍率、Ｄが単位遅延演算子である、請求項１ に記載の検出器。 ３．前記無限インパルス応答ノイズ予測子（４５）が、変換関数 ［−（α₁＋β₁）Ｄ−（α₂＋β₂）Ｄ²］／［（１＋α₁Ｄ＋α₂Ｄ²）］を実行し 、α₁、α₂、β₁、およびβ₂が事前に選択した倍率、Ｄが単位遅延演算子である 、請求項１に記載の検出器。 ４．前記無限インパルス応答ノイズ予測子（３５）が、 の単位遅延手段の出力と第２の単位遅延手段（４３）の出力 （４１）の出力に定数因数（α）をかけ、予測ノイズ・サン 含む単極フィルタであり、第２の単位遅延手段（４３）がその入力で前記予測ノ イズ・サンプルを受信する、請求項２に記載の検出器。 ５．前記無限インパルス応答ノイズ予測子（４５）が、よび第２の単位遅延手段（４７、４８）と、前記第２の遅延手段の出力に第１の 定数因数［−（α₂＋β₂）］をかける第１の乗算手段（４９）と、前記第１の乗 算手段の出力と、そのさらに別の入力（５１、５２、５３）に現れる補正項を加 に与える加算手段（５０）と、前記加算手段の出力に直列に接続された第３およ び第４の単位遅延手段（５５、５７）と、前記第１（４７）、第３（５５）、お よび第４（５７）の単位遅延手段の各出力に、それぞれの定数因数（［−（α₁ ＋β₁）］；［−α₁］；［−α₂］）をかけ、前記加算手段（５０）の前記のさ らに別の入力（５１、５２、５３）にそれらの出力を与える第２、第３、および 第４の乗算手段（５ ４、５６、５８）と を含む２極かつ２ゼロのフィルタである、請求項３に記載の検出器。 前記無限インパルス応答ノイズ予測子（３５；４５）の入力（２８；２８ａ）に 与えるようになされ、 前記減算手段（４６）が、再構築されたＰＲ４サンプル れたノイズ・データ・サンプル（ｙ_n）のための第２の入力（３８）を有し、ま たノイズ・データ・サンプルおよび再構 は５に記載の検出器。 ７．変換関数（１−Ｄ²）によってＰＲ４データ・サンプル この再構築手段の入力がビタビ検出器（３１）のパス履歴に ９）が減算手段（４６）の第１の入力（２９）に接続される、請求項６に記載の 検出器。 ８．前記無限インパルス応答ノイズ予測子（３５；４５）のフィルタ機能が、２ つ以下の極および２つ以下のゼロを有する、請求項１に記載の検出器。 ９．無限インパルス応答ノイズ予測子（３５；４５）を含む最尤検出手段（１０ ）に組み込まれた、またはこれとカスケ ード接続された、ＤＣオフセットを補償するためのＤＣノッチ・フィルタ（４４ ）をさらに含む、請求項１に記載の検出器。 １０．無限インパルス応答ノイズ予測子（３５；４５）を含む前記最尤検出手段 （１０）の少なくとも一部が、アナログ回路技術で実装される、請求項１から９ のいずれか一項に記載の検出器。 １１．ノイズ予測を行う最尤シーケンス検出に基づく、部分応答等化器を通過し たコード化されたデータ・シーケンスまたはコード化されていないデータ・シー ケンスの検出方法であって、 無限インパルス応答（ＩＩＲ）ノイズ予測手順が、最尤シーケンス検出プロセ スと一体化されることを特徴とする検出方法。 １２．前記無限インパルス応答ノイズ予測が、部分応答等化ノイズ・サンプル（ ｙ_n）と、最尤検出プロセスの出力から 項１１に記載の検出方法。 １３．無限インパルス応答ノイズ予測手順が変換関数αＤ／（１−αＤ）を実行 し、αが事前に選択した倍率、Ｄが単位遅延演算子である、請求項１１または１ ２に記載の検出方法。 １４．無限インパルス応答ノイズ予測手順が、変換関数［− （α₁＋β₁）Ｄ−（α₂＋β₂）Ｄ²］／［（１＋α₁Ｄ＋α₂Ｄ²）］を実行し、α₁ 、α₂、β₁、およびβ₂が事前に選択した倍率、Ｄが単位遅延演算子である、請 求項１１または１２に記載の検出方法。 １５．前記無限インパルス応答ノイズ予測手順が、最尤シーケンス検出プロセス のトレリスの各状態ごとに１回ずつ、複数回実行される、請求項１１に記載の検 出方法。 メモリから得られた非線形性信号推定値を、無限インパルス応答ノイズ予測手順 を含む最尤シーケンス検出プロセスの各状態についてのブランチ距離計算に使用 するステップと、 それと同時に、 に従う確率勾配手順によって、メモリに含まれる非線形性の を含む、ＤＣオフセットを補償し、読取りヘッドの非対称を補償する手順を含む 、請求項１１に記載の検出方法。