JP2000503487A - 電子アセンブリの製造においてひずみとダイ応力をできるだけ抑える方法 - Google Patents

電子アセンブリの製造においてひずみとダイ応力をできるだけ抑える方法

Info

Publication number
JP2000503487A
JP2000503487A JP10521460A JP52146098A JP2000503487A JP 2000503487 A JP2000503487 A JP 2000503487A JP 10521460 A JP10521460 A JP 10521460A JP 52146098 A JP52146098 A JP 52146098A JP 2000503487 A JP2000503487 A JP 2000503487A
Authority
JP
Japan
Prior art keywords
package
die
lid
adhesive
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10521460A
Other languages
English (en)
Inventor
ジェイ フィシャー,ポール
ジョージ ペテフィッシュ,ウィリアム
エフ. シルベスター,マーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WL Gore and Associates Inc
Original Assignee
WL Gore and Associates Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WL Gore and Associates Inc filed Critical WL Gore and Associates Inc
Publication of JP2000503487A publication Critical patent/JP2000503487A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737Organic materials with or without a thermoconductive filler
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145Organic substrates, e.g. plastic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15151Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base

Abstract

(57)【要約】 電子アセンブリの製造においてひずみとダイ応力をできるだけ抑える本方法は、ダイの1つの表面にパッケージを接続し、パッケージに装着された束縛リングの上に配置されたリッドにダイの相対する表面を接続することを含む。リッドは、ダイをパッケージに接続することによって生じる曲げモーメントと反対の曲げモーメントを発生するように選択されたサイズ、形状、及び熱膨張率(CTE)を有する。

Description

【発明の詳細な説明】 電子アセンブリの製造においてひずみとダイ応力をできるだけ抑える方法 発明の分野 本発明は、広くは、マイクロエレクトロニクスの製造と組み立ての分野に関す るものであり、より詳しくは、種々システムの構成部分及び/又は組み立ての際 の接着剤硬化に由来する熱膨張率(CTE)の不一致によって生じる、集積回路 チップ/パッケージシステムにおいて、曲げモーメントを低下させる又は解消し 応力を低下させる方法と装置に関する。より具体的には、本発明は、種々の構成 部分の熱膨張率をマッチさせる、構成部分の間で異なる熱膨張率のコントロール を提供する、及び/又は曲げモーメントをゼロにして熱膨張率による曲げモーメ ントを相殺することによって、半導体チップ/パッケージのシステムを安定化・ 形成するアセンブリ技術に関する。 発明の背景 多数の電子回路部品が、例えばシリコンやゲルマニウムの1〜4cm2のチッ プの表面上に散りばめられる電子マイクロ回路又は「チップ」は、現在の工業技 術における不可欠で必須なパーツになっている。この技術の工業的重要性は非常 に大きいため、チップの性能、信頼性、使用寿命を改良するため、絶えず努力が なされている。 しかしながら、これらのチップのデリケートな構造と非常に小さいサイズは、 格別に新しくて難しい技術的問題を生じさせた。熱膨 張率(CTE)、放熱、接着剤の収縮、曲げ弾性率などの巨視的ス7ケールでは 周知の物理的現象によって一般に生じるこれらの問題は、電子チップの微視的領 域で顕在化する全く新しくて多くは不都合な一連の作用をもたらしている。 詳しくは、一般的なチップが、支持基材に装着されてそれに電気接続される。 次いで基材がプリント回路ボードに固定される。即ち、基材は、情報処理のため にプリント回路ボード上の導体から得られた電気信号をチップに伝達する中間的 機能をするだけでなく、チップから出力信号を受け、さらなる情報処理のため、 これらの出力信号を別なプリント回路ボードの導体に伝える。 チップは、励起されるとかなりの熱量を発生し、これは1〜4cmの面積を有 するチップから50〜100ワットのオーダーの放熱になることがあり、チップ の熱膨張とその基材の熱膨張はいくつかの極めて破壊的な作用をもたらすことが ある。このような狭い領域で発生した熱を、過熱によるチップ損傷を避ける仕方 でコントロールすることは、未だ十分に満足できる方法では解決されていない問 題である。 例えば、熱に関係するチップ損傷の1つの原因は、拡散その他でチップに付与 される回路部品の電気特性が、チップの寸法の変化とともに非常に顕著に変化し 得ることにある。例えば、チップの熱膨張によって生じるこれらのチップ寸法の 変化は、膨張したチップ製品を役立たないものにし、場合により、出力信号を狂 わせることがある。また、これらの不都合な熱膨張作用は、基材にその周囲が固 定されたチップの中央部を湾曲、屈曲、又は弓曲させ得る。この湾曲は、多くは 、チップとその下地基材の間の電気接続の少なくとも一部を離れさせ、互いに分 断させる。主としてこれらの理由により、チップの性能が駄目になる。 言うまでもなく、熱膨張が引き起こす電気接続の故障による回路連結の破損は 、完全には回避できないにせよ少なくとも最小限にされる必要のある熱膨張の作 用によるものである。 熱的に引き起こされる湾曲に原因するもう1つの破損作用に、クラックと破壊 がある。この条件下において、チップは大きな範囲でクラックや破壊を起こすが 、これは、チップが曲げられるとチップの最も外側の表面に引張応力が生じるた めである。これらの応力は、チップの破壊強度を上回ると、チップにクラックや 破壊を生じさせる。熱的作用は、チップに限られず、基材やその他のチップパッ ケージ用材料にも現われる。 基材は、基材材料の2〜15枚又はそれ以上の層を積み重ねることによって形 成される構造体であり、これらの層の少なくとも2つは異なる組成である。これ らの層の各々が形成される材料は、極めて異なる傾向にあり、いくつかの層は例 えば金属であり(例えば、銅、ニッケル、又は金)、その他の例示の層はエポキ シ樹脂やガラス配合物である。これらの個々の層の熱膨張率は、それぞれかなり 相異し、コントロールできない湾曲や熱による基材表面の変形を招き、これは、 回路使用の際にチップに及ぼされるだけでなく、基材の製造に必要な高温によっ ても基材に及ぼされる。 好ましくは、チップを支持してチップとプリント回路ボードの間に電気接触を 形成する基材表面は、全ての使用条件下で「平滑」であるべきである。事実とし て、基材そのものが十分に「平滑」でなければ、チップと基材の間に電気接触を 形成できないことが示されている。 また、熱膨張が関係する作用とは別に、所望の程度の基材平滑性が損なわれる 他の原因もある。これらの熱膨張が関与しない平滑性低下の1つは、層を形成す るプロセスにおいて、個々の層の厚さを 完全にはコントロールできないことで現われる。これらの個々の層の厚さの変動 は、別な製造ロット間だけでなく、同じ層の異なる部分又は領域でも、標準的又 は好ましい厚さから逸脱する。個々の層の厚さのこれらの変動は、基材内の熱膨 張率(CTE)の局所的変化に帰因し、基材のひずみに結びつくこともある。 これらの微視的条件下での平滑性の評価基準を確立し、それによって、工業的 に受け入れられる平滑性の変動と受け入れられないものとを区別するため、いく つかの基準が確立されている。第1に、チップの装着とパッケージのための「平 滑性」は、単位面積あたりの最大高さと下側偏差の比として定義され、工業的に 実施されており、平面からの最大許容偏差は2.5μmである。さらに、全体の チップパッケージやチップパッケージ構成部分についての平滑性のひずみ又は低 下のその他の工業的に受け入れられた基準があり、全体のチップパッケージにつ いて6〜8ミルを超えるひずみは工業的に受け入れられない。これは達成が難し い目標であるが、所方の基材層の厚さの変動が±15%にも及ぶことがあるにも かかわらずチップパッケージ工業が満たさなければならない目標である。 これらの曲がりや屈曲の問題を解決する又は少なくとも対処する検討において 、チップパッケージ工業は2つの全く相対する方向に動いてきた。厚さが約40 ミル以上のセラミック基材が使用されている。これらの厚さの基材は、支持され た基材に対して非常に大きいため、チップの曲がりは生じない。 もう1つの相対する工業的アプローチは、本質的に非常に薄い、例えば厚さ約 2ミル以下のフィルムである基材を使用することであった。これらの薄い基材フ ィルムは変形し、圧縮応力、表面不規則性などの殆ど全てを吸収し、「ブリスタ ー」又は「シュリンクラップ」パッケージがパッケージされる物の形状に自ら一 致すると同様 な仕方で、チップを本質的に平滑で変形されていない状態のままにする。 ちなみに、上記のもの以外のチップ曲がりの原因もあることに留意すべきであ る。1つの例示としての熱に関与せずに製造に関係する曲がりの原因は、チップ を基材に固定してチップとその表面の間の電気接続を安定化させるための、チッ プとその対応基材の相対する表面の間に施される接着剤アンダフィルによるもの である。チップの直ぐ下のこの基材領域(ダイ区域と称されることが多い)の電 気接続は、一般に、ハンダ付けされた接続である。この点において、これらの接 続のハンダは、ダイ区域内の電気接続を弱くし破壊する経時的な劣化を受ける。 ハンダ接続におけるこの劣化には多くの原因があり、これらの原因の1つは、チ ップとその基材の間の相対的運動によって引き起こされる疲労である。ハンダ付 け接続の間のダイ区域の中の空間に接着剤(通常はエポキシ樹脂接着剤)を充填 することは、チップを基材に結合させ、ハンダ付け接続の劣化の原因としての相 対的運動を低下させるが、接着剤はある不都合な副作用をもたらす。例えば、硬 化又は剛直化するとき、接着剤は不都合な構造的応力のさらなる箇所になる。硬 化した接着剤は収縮し、ハンダ付け接続を圧縮下に置き、これらの圧縮力により 、チップや基材にさらに別の曲がり運動を与える。 曲がりや曲げモーメントに対処するためのこれらの技術は、いろいろな原因の 中で大なり小なりの成功を収めていることは明らかであり、それらは厚さ約40 ミル以上の大きい基材又は厚さ約2ミル以下の薄いフィルムの基材であり、2ミ ルを上回る厚さで40ミルよりも薄い中間範囲の基材についての同様な問題を解 決する示唆はしていない。 この中間範囲の基材は、チップに適度の平滑性を維持させるには 薄過ぎる。また、これらの中間範囲の基材は、いろいろな原因による曲げモーメ ントの全てを吸収し、割合に厚いチップがその組み合わせを構造的に支配して全 ての重要なチップを平滑に維持するには厚過ぎる。事実として、この中間範囲の 基材は、曲げ応力をそれらのそれぞれのチップに伝達し、それによって、上記に 概説したチップ曲げ応力の困難性を増大するには格好の基材である。しかしなが ら、これらの構造的制約にもかかわらず、この中間的な厚さの範囲のチップ基材 に対して大きな商業的要論がある。 チップパッケージを完成させるため、チップは通常基材の中央に取り付けられ る。チップと基材の組み合わせを強化するためのリングが、多くの場合、接着剤 によって基材に接着又は固定され、接着剤は基材の縁に施され、チップを取り付 ける前又は後でリング中央の中でチップを本質的に包囲する。リングは、チップ の周りにフレームを形成し、リングの内側周辺はチップの対応エッジから間隔を 設けられ、リングの高さはチップのそれよりも若干高い。この仕方において、基 材に結合されるリング表面の反対のリング表面に接着されるリッド又はカバーは 、チップの対応するダイ区域の上に間隔を設けられて位置し、チップの上側表面 とリッドの相対するダイ区域表面の間にギャップを残し、これは後に熱伝導性材 料で充填される。 熱膨張率、接着剤の収縮、平滑性の不規則さ、及び上記に考察したひずみ、反 り、変形のその他の原因は、リングとリッドに本質的に同様な力を与える。従っ て、市場性のあるチップパッケージを製造するためには、問題とされる工業的実 情や標準で規定される許容できる平滑度の中にチップとチップ部品の平滑度を維 持するように、とりわけ2ミル〜40ミル、中でも5ミル〜25ミルの厚さの基 材を有するチップについてのこれらの不都合な応力や曲げ作用が回 避され、又は少なくともコントロールされ抑えられるべきである。 発明の要旨 本発明は、熱的に安定で、高い構造的完全性を有し、種々のパッケージ構成部 分の間に生じる熱応力を相殺するアセンブリ技術とその得られた生産品に関する 。このことは、一部においては、パッケージ基材上に取り付けられる強化リング の熱膨張率が基材と随意のリッドの熱膨張率にマッチするようにパッケージを設 計することによって達成される。また、強化リングを接着するために使用される 特定の接着剤が、その熱膨張率が基材、リング、リッドのそれにマッチするよう に選択される。さらに、基材は、その熱膨張率がチップのそれと、また、強化リ ングのそれとも少なくともある程度マッチするように設計される。 1. 接着剤の封入 例えば、チップパッケージの曲がりは、リッドに1以上のスロット又は孔を形 成することにより、大きく低下させることができる。この1つ以上のスロットは 、チップ、基材、リッドの間のダイ区域、及びチップエッジとリング内壁の間の 空間に形成されるチップを囲む空隙と流体との連絡を形成する。接着剤が、孔を 通してこの空隙に注入される。この仕方によって、チップは注封又は封入され、 同時に接着剤は下部を満たす。チップを全支持構造体に接着することは、チップ 構造体をより大きい基材、リング、及びリッドの組み合わせに効果的に一体化さ せる。即ち、大きい規模で、上記の熱的又は機械的影響の1つ以上の下での曲げ から、結合されたチップが保護される。 同様に、リッド中のスロットと独立して又は組み合わせて、基材もしくはリン グ又はその双方に1つ以上のスロット又は孔が形成さ れ、チップを囲む空隙と連通させることができる。基材又はリングの孔を通して 導入された接着剤は、リッドのスロットを通して入れられた接着剤と同じ仕方で 、チップの曲がりの問題を軽減させる。ここで、1つ又は2つだけのスロットか ら空隙に接着剤を流入させるのが好ましいことが分っている。2つより多いスロ ットから空隙に接着剤を流入させると、特にチップの下の接着剤に泡を生じさせ 、最も不都合な結果をもたらすことがある。 2. 選択的に積み重ねられた基材の層 次に基材に関して、先に、基材は2〜15枚の層又はそれ以上の層を積み重ね ることによって形成されることができ、これらの層の少なくとも2つは異なる材 料であると述べた。この点において、曲がりに影響する主な層は、基材の外側表 面である。ここで、本発明の顕著な特徴により、例えば銅の層のような厚さと平 滑度が最も慎重にコントロールされ得る材料を外側層に使用し、さらに、次第に 大きい製造公差を示す層を中心の方に漸次内側に付加することによって、曲がり 作用が顕著に低下され、例えば、ある例における曲がりは、本発明のこの特徴の 実施により約400pmから150μm未満まで低下した。 この仕方で基材層を積み重ねることにより、基材の全体的な曲がりは回避され 、少なくともチップ使用において通常現われる温度範囲で、不都合な曲がり現象 は概ね解消される。 さらに、本発明のこの原理は、基材に用途を有するだけでなく、リングやリッ ドの構造にも適切に適用されることができる。 3. 単位面積あたりの構成のコントロール 個々の層の厚さのコントロールは、所望の厚さから±15%にも及んで変動し 得ることを前述した。これらの厚さの変動は、基材の、又は上記のような他のチ ップパッケージの構成部分のさらなる曲 がりを生じさせる。また、種々の層が、層の異なる箇所で異なる組成を有するこ とがある。このことは、別個な伝導性(conductive)経路を形成するための、金 属層のパターン化の結果として生じることがある。ここで、本発明をさらに特徴 づけるプロセスによって製造されたチップは、曲げ応力の価値ある低下を提供す ることができる。本発明のこの特徴にしたがうと、チップパッケージの構成部分 (基材は例示のもの)が、小さな単位の領域に分割される。構成部分の外側表面 の方に次第に近づく各層の単位面積構成から分析され、各単位面積下の基材の対 称面から同じ距離の層の部分の全てが、同じ材料の実質的に同じ量を含むかどう かを測定する。それぞれの層が調節・制御され、単位面積内の各相対する層に存 在する同じ材料の量がほぼ同じ量のチップパッケージ構造部分を作成し、それに より、全体的に低い曲がりを有する構造を提供する。 4. ダイ区域の熱膨張率コントロール チップパッケージ技術のマイクロコスムにおける熱膨張率メカニズムの慎重な 分析と、本発明のもう1つの特徴によると、予想される作動温度の範囲でチップ 平滑性を維持する見地から、ダイの直ぐ下の基材の熱膨張率が非常に重要なこと が分った。基材と上部チップのダイ区域の中で熱膨張率の不一致があると、不都 合で潜在的な破壊をもたらす曲げ又は電気接触の剪断応力が、チップとチップ− 基材電気接続に加わるであろう。ここで、本発明の明確な特徴が、基材ダイ区域 の熱膨張率をチップのそれに近づける一方で、チップパッケージの平均熱膨張率 、より具体的には基材の平均熱膨張率を、パッケージされたマイクロチップが取 り付けられる回路ボードの熱膨張率にマッチさせることにより、この問題を解決 する。 本発明のこの特徴は、基材とチップの間の熱膨張率の相対的相違を低下させ、 それによって、チップの曲げ応力、ハンダ接続の剪断 、疲労を生じさせる熱膨張の差異を回避する。即ち、チップと基材のダイ区域は 、ほぼ同じ熱膨張率を享有し、温度が変化しても一緒に膨張・収縮する。一緒に 膨張・収縮することにより、従来、チップに曲げや反りを生じさせ、ハンダ接続 に剪断力を与えていたチップと基材ダイ区域の間の相対的動きは解消される。さ らに、基材と付帯チップパッケージの平均熱膨張率をプリント回路ボードの熱膨 張率にマッチさせることにより、チップパッケージとプリント回路ボードの間の 相対的運動、付随の曲げ応力、剪断力もまた抑えられる。 5. 選択的な熱膨張率の調節 熱に帰因する曲げ応力にさらに対処するため、本発明は、材料の1つの層の熱 膨張率を別な層のほぼそれに選択的に調節する新規な技術をさらに提供する。こ の特徴ある構造は、マトリックス層に形成された任意の予め決められた所望の形 状の2つ以上の溝、窪み、又は孔を有する。これらの孔又は箇所は、マトリック ス層の熱膨張率とかなり異なる熱膨張率を有する別な材料で満たされる。加熱す ると、孔の中の材料は、その箇所が設けられた周囲マトリックスと異なる速度と 範囲で膨張する。この異なる膨張は、少なくともそれぞれの箇所の付近でマトリ ックス層に応力を生じさせるが、マトリックスの周囲部分を押している膨張した 孔のフィラー材料の合計の作用は、マトリックス層の実際の熱膨張率を高める。 マトリックスに形成されるその箇所の数と配置を適切に選択し、ある制限の中で 1種以上のフィラー材料を選ぶことによって、マトリックス層又は層の一部が、 所定の熱膨張率を呈するように調節されることができる。 また、孔の表面に接着する適当な材料でマトリックスの孔を満たすことによっ て、本発明の実施によりこの逆の結果を得ることもで きる。即ち、マトリックスの孔を満たす材料が縮む(マトリックスに比較して) 程度の適当な温度を与えると、その材料によってマトリックスに及ぼされる力は 、本発明にしたがって処理されていないマトリックスよりも、大きい程度でマト リックスを引き締める。この結果、このように処理されたマトリックスは、ベー スのマトリックス材料の熱膨張率と大きく異なることができる熱膨張率による収 縮性を収得する。 チップパッケージに本発明のこの特徴を与えると、基材層は、ダイ区域に選択 された数と分布の孔が提供されることができる。周囲マトリックスと異なる熱膨 張を有する材料で満たされたこれらの孔は、上に位置するチップの熱膨張率に近 づける目的で、ダイ区域のマトリックスの全体的熱膨張率に近い。ここで、マト リックスの周囲の近くとリングの下に、マトリックス孔とフィラー材料の異なる 組み合わせを選択し、マトリックス層のこの部分の全体的熱膨張率が、上に位置 するリングの熱膨張率に近いことを可能にさせる。孔の数、層の中でのそれらの 分布、これらの孔のフィラー材料を適切に選択することにより、本発明の実施に よって、マトリックスの熱膨張率を調節することができ、それによって、チップ 曲がりと曲げ応力の双方をほぼ無くすることができる。 6. チップパッケージのリッドの熱膨張率の調節 言うまでもないが、チップは、チップを適切に機能させ続けるためには熱が放 散される必要がある非常に集中した熱源であり、極端な場合には、全く機能しな くなる。リッドの表面積の大部分にわたってチップで発生した熱を放散させる目 的で、チップからリッドのダイ区域に熱を伝えるための熱伝導性インターフェイ スを、チップと上部リッドの間のダイ区域に適用することができる。本発明に使 用するのに適当な典型的なインターフェイスは、米国特許第554547 3号(発明者J.G.Ameen ら、発明の名称「熱伝導性インターフェイス」、199 6年8月13日発行)に記載されている。 リッドのダイ区域にチップが結合されるべきこれらの態様において、チップの 熱膨張率とリッドの熱膨張率の差によって生じる応力と曲がり作用が、ここでも 重要になる。通常、チップパッケージのリッドは、銅又はアルミニウムで形成さ れる。あるいは、アルミニウムと炭化ケイ素、又は銅と炭化ケイ素その他の低熱 膨張率強化材の組み合わせが使用可能であった。本発明のもう1つの大きな特徴 によると、例えば、アルミニウムは23PPM/℃の熱膨張率を有することが認 識される。このため、リッドの異なる部分でアルミニウムと炭化ケイ素の比を調 整することにより、純アルミニウムの23PPM/℃から純炭化ケイ素の3.7 PPM/℃までの範囲の所定の熱膨張率が調整可能である。 この知識に基づき、リッドの隣接部分に結合されるチップの熱膨張率にマッチ させる目的で、高い炭化ケイ素と低いアルミニウムの濃度組成がダイ区域に形成 されることができる。ここで、リングに結合されるリッドの周辺部分は、異なる アルミニウム/炭化ケイ素の割合である。この場合、リッドの周辺部分における アルミニウムと炭化ケイ素の相対的濃度は、リッドの平均熱膨張率が、基材/ダ イの組み合わせの平均熱膨張にマッチするように選択される。この技術により、 チップとリッドのダイ区域の間、リングとリッドのリングに結合される部分の間 の相対的運動、及び熱膨張の関数としての結果的な曲がりは回避され、各チップ パッケージの構成部分が本質的に平滑性を維持しながら、ダイ又は接着剤の境界 の応力を下げることを可能にする。 アルミニウムと炭化ケイ素の所望の濃度(即ち、2つだけのあり得る材料)は 、いくつかの仕方で調節可能である。本発明をさらに 特徴づけるこれらの技術の1つは、リングの外側寸法と同じ寸法の多孔質体を用 意する。この成形体は、ダイ区域とほぼ同じ寸法を有する多孔質炭化ケイ素の厚 みのある中央コアを有する。この成形体の縁における1つ以上の周囲の窪みは、 リングの熱膨張率にある程度マッチする炭化ケイ素の濃度を確立する。溶融アル ミニウムは、本質的に多孔質炭化ケイ素マトリックスの中に拡散し、アルミニウ ムと炭化ケイ素の相対的割合は、それぞれの下に位置する構成部分の各熱膨張率 にマッチするように、成形体の端から端までで変化する。この仕方において、リ ッドの周辺の熱膨張率は、所定の値(例えば、リングの熱膨張率)に近い。この ように、本発明のこの特徴の実施によって、リッドに非常に様々の熱膨張特性が 与えられ、これらの特性は、リッドのダイ区域の熱膨張率をチップの熱膨張率に 、また、リッドの周辺の熱膨張率をリングのそれにマッチさせる。 7. 熱膨張率の相殺 本発明のさらなる特徴は、基材からチップに及ぼされ得る曲げモーメントを打 ち消し又は相殺し、それによって、基材とチップの間の相対的運動を解消し、従 って、この相対的運動が生じさせ得るチップのそれに関係する曲げを回避する。 本発明のこの特徴のある態様において、活性チップと同じ熱膨張率又は類似の熱 膨張率を有する電気的に不活性の構成部分又は受動的な電気部品(例えば、キャ パシタ、抵抗体、誘導子)が、電気的活性チップが接続される側と反対の基材の 側で、基材の露出したダイ区域表面に接続される。電気的活性チップと、電気的 受動又は不活性エレメントは、双方とも本質的に同じ熱膨張率を含有するため、 双方のチップの熱膨張はほぼ同じである。基材に対するこれらのチップの相対的 運動は、同じであっても基材の反対側であり、それによって、そうしなければ生 じるであろう何らかのチップに関係する曲げモーメントを効果的に 打ち消す。この態様において、電気的活性チップは、適度に平滑なままである。 本発明のこの特徴のもう1つの態様は、基材のダイ区域に強化材を挿入し、デ バイスの作動温度範囲にわたって、基材のその部分が、基材のその部分の上に直 接装着されたチップに対して曲がることを防ぐ。このように装着されると、強化 材は、一般に、チップのダイ区域における不都合な基材の曲がりを克服する。 このように、本発明の原理にしたがうと、チップのパッケージ部品の間の相対 的運動による起こり得る破壊作用を解決する方法と装置が提供される。ここで、 本発明の範囲は、本願の請求の範囲によってのみ限定される。 図面の簡単な説明 図1は、本発明の原理を採用したチップ/パッケージシステムの平面図である 。 図2は、図1の線II−IIにそって得られた、図1のチップ/パッケージシ ステムの断面図である。 図3は、図1のチップ/パッケージシステムのパッケージ構成部分の縦断面図 である。 図4は、パッケージの各層の各格子内の材料含有率を分析するための格子パタ ーンを示すパッケージの一部の平面図である。 図5は、図3の線V−Vにそって得た水平断面図である。 図6は、図3の線VI−VIにそって得た水平断面図である。 図7は、多数の予めラミネートされた孔を示す、パッケージを作成するために 使用される層の縦断面図である。 図8は、誘導性層と外側伝導性層(conductive layer)を備えた、予めラミネ ートされた積層の有孔層の縦断面図である。 図9は、誘導性層からの材料が多数の孔に流入してそれらを満たす、ラミネー ト後の図8の積層の縦断面図である。 図10は、穿孔の代わりに層に溝を入れられ、ラミネート前にフィラー材料を 充填された、別な態様の縦断面図である。 図11は、孔が所望のパターンで形成された有孔層の平面図である。 図12は、熱膨張率の異なる領域を有するリッドを作成するために使用される プレフォームの側面図である。 図13は、溶融金属を図12のセラミックプレフォームの中に圧力浸透させる ための、型の中のプレフォームを示す断面図である。 図14は、成形後の完成したリッドの側面図である。 図15は、リッドの残部と異なる熱膨張率を有するインサートを受け入れるた めの、中央に開口部を有するリッドの側面図である。 図16は、図15の XVI−XVI にそって得られた図15のリッドの縦断面図で ある。 図17は、図15と16に示されたリッドを完成するために使用されるインサ ートの側面図である。 図18は、チップと反対のパッケージの下側に取り付けられた膜擬ダイを示す 断面図である。 図19は、本発明の1つの態様に使用されるePTFEマトリックスの結節と フィブリルの下部組織を示す走査型電子顕微鏡(SEM)写真である。 図20は、本発明のもう1つの態様に使用されるePTFEマトリックスの結 節とフィブリルの下部組織を示すSEM像である。 1.接着剤の封入 本発明のより完全な理解のために、図1と2を参照すると、チッ プ/パッケージシステム10は、第1と第2の相対する平面14と16を有するパッケ ージ12を備える。集積回路チップ18は、ハンダバンプ又はボール20によって、パ ッケージ12の表面14に接続可能である。ハンダボール20は、パッケージ12とチッ プ18との機械的及び電気的接続を形成する。 相対する表面24と26を有する束縛リング22が、接着剤層28によって、パッケー ジ12に結合される。束縛リングは、チップ装着キャビティ30を画定する中央に配 置された四角い開口部を有する。一般に、束縛リングは、パッケージを強化し、 チップ取付の前後でのパッケージの取扱いを容易にさせ、パッケージ12の熱膨張 率(CTE)がチップ18のそれと一致しない場合に生じる熱的に引き起こされた 曲げモーメントを抑える。束縛リング22の厚さは、チップ18の対応寸法よりも若 干大きい。 相対する表面34と36を有するリッド32は、接着剤層38によって束縛リング22に 結合される。リッド32の内側表面38は、チップ18の上側表面から間隔を設けられ る。リッド32、束縛リング22、及びパッケージ12の外側周辺は同じところにあり 、四角形を形成する。特定の態様において、四角形は各辺が33mmである。こ こで、四角形の構造が使用されることが多いが、パッケージが四角形の形状であ ることは必須ではない。また、33mmのサイズは1つの態様であり、別なサイ ズが採用されてもよい。 電子デバイスに装着されるとき、チップ/パッケージシステム10は、ハンダボ ール42によってプリント回路ボード(PWB)40に装着される。ハンダボール20 と同様に、ハンダボール42は、パッケージとプリント回路ボード40の間の電気的 ・機械的接続を提供する。 好ましくは、パッケージ12とプリント回路ボード40の双方が、交互に配置され た誘導性層と導電性層の多層ラミネートからなる。有 機物の好ましい誘電性材料と、好ましい導電性材料は、下記により詳しく説明す る。 パッケージ12とチップ18の間の機械的接続を強化するために、チップ18の下側 表面とパッケージ12の上側表面の間に接着剤アンダーフィルが施された場合、チ ップ/パッケージのアセンブリに問題が生じる。接着剤が硬化して縮むとき、パ ッケージ12はひずみやすく、チップ18はパッケージ12に接続されているため、曲 げモーメントがチップ18に加わることがある。この曲げモーメントは、十分に大 きければ、チップを破損させ、チップに形成された回路や部品を壊し、及び/又 はチップとパッケージの間のハンダボール接続を損なうことがある。 本発明の1つの局面は、リッド32をチップ18の上側表面に機械的に接続する接 着剤でチップ装着キャビティ30を充填することによって、曲げモーメントに対処 する又は解消することである。接着剤は、リッド32が束縛リング22に適所に結合 された後、チップ装着キャビティ30に導入される。 接着剤は、開口部44を通して液体状態で施され、この開口部は、好ましくは、 チップ/パッケージシステム10の4辺の1つに平行に形成された細長いスロット である。適用技術の1つの例として、開口部44の中に延ばした針によって液体接 着剤が施されることができる。針の先端をハンダボールの近くに置き、スロット のある開口部44にそって先端を前進させながら、先端からアンダーフィル接着剤 を出す。接着剤は毛管作用によって移動し、チップ18の下側表面とパッケージ12 の上側表面の間の領域を覆う。 アンダーフィル接着剤が施された後、アプリケーター又は針の先端が、リッド 32の下側表面38とチップ18の上側表面の間のスペースの近くに置かれ、再度、ス ロットのある開口部にそって先端を前進 させることにより、毛管作用が接着剤をこのスペースに引き込むことができる。 図2に示すように、全体のチップ装着キャビティが接着剤で充填され、又は単 に、チップ18と、リッド32及びパッケージ12の表面の間のスペースが充填される こともできる。開口部44の代わりに、又はそれに付加して、パッケージに開口部 46が形成されることもできる。全キャビティ30が充填されるべき場合、開口部44 又は46が、チップ18の外辺のいずれか1つに平行である必要はない。 開口部46は、スロットではなく、孔が妥当である。また、接着剤の充填の際に 空気を逃がすために、キャビティに接着剤を充填するときに2つの開口部がある ことが一般に好ましい。2つの孔はリッドに形成されることができ、又は、図2 に示したように、1つがリッドに形成されてもう1つがパッケージに形成されて もよい。 チップの結合面に接触する接着剤は同時に硬化するため、また、接着剤はチッ プ18をその反対側で構造体に接続するため、接着剤収縮とチップ片面の熱膨張率 の不一致によって生じる曲げモーメントは、熱収縮と他面の熱膨張率の不一致に よって生じる曲げモーメントによって相殺される。 曲げモーメントの相殺と解消に併せて、パッケージ12とリッド32は、相対する 曲げモーメントが同等で逆ではないように、2つの構成部分の熱膨張率がほぼマ ッチすべく選択された材料からなる。 キャビティ30に導入される接着剤は、熱伝導性であることが好ましく、チップ 18で発生した熱がキャビティ30からリッド32(同様に、熱伝導性材料からなるこ とが好ましい)に移動することを保証するためである。 接着剤層28と38は、任意の適切な接着剤からなることができ、例えば、限定さ れるものではないが、エポキシ接着剤、耐湿性で15 0℃を上回る温度に耐え得る接着剤で含浸された多孔質基材、耐湿性で150℃ を上回る(好ましくは200℃を上回る)温度に耐え得る接着剤−フィラーの混 合物で含浸された多孔質基材、耐湿性で150℃を上回る(好ましくは200℃ を上回る)温度に耐え得る接着剤−導電性粒子の混合物で含浸された多孔質基材 (例えば、Aは異なる材料からなることができる。Ablestik ECF564とECF 564A導電性エポキシ、GoreBond M6など、いくつかが市販されて いる。オーバーフィルとアンダーフィルの接着剤は、Hyso145260のよ うなSiO2含有液体エポキシであることもできる。また、アンダーフィル接着 剤は、ハンダその他の金属系結合剤であることもできる。接着剤として使用され るその他の適切な材料は、下記に説明する。 接着剤層28と38に使用される接着剤は、好ましくは、シート状であるが、キャ ビティ30に充填される接着剤は、好ましくは、液体状である。ここで、シート状 接着剤は、液体材料で置き換えることができ、キャビティ30の液体材料は、少な くともチップ18とリッド32の間の領域については、シート状材料で置き換えるこ とができる。 2.選択的に重ねられた基材層 図3は、図1のチップ/パッケージシステムに使用されることができる、パッ ケージ12のラミネート構造の縦断面図である。本発明の特徴にしたがうと、外側 層56と78に例えば各層が厚さ約20μmの金属層を用い(これらの材料は、メーカ ーの厚さ許容公差が最少限であり、通常金属層である)、製造許容公差が次第に 大きくなる材料(通常、誘電性層)を外側層48と50から中央又はコア層52(例え ば、厚さ35μmの銅)を段階的に(progressively)付加することにより、熱膨 張の観点から全基材がバランスする。また、バラン スはこのようなものであり、このため、曲がり、チップへのその破壊的作用(図 3に示していない)、又はチップと電気接触を形成する可能性は大きく克服され る。 チップ作動の通常範囲内で有意な熱的曲がりを呈しない適切な基材を形成する ための層の組み合わせは、図3に示すように、ハンダマスク層48からの順序で、 対称面が通るコア層52の導電性銅中央の方に内側に、 a)20μmのCu/Ni/Au層56の導体、 b)44μmのシアネートエステルーエポキシ−ePTFE(CE/E−eP TFE)層58の誘電体、 c)9μmのCu層60の導体、 d)50pmのビスマレイミド−トリアジン(BT)−エポキシ/ガラス層62 の誘電体、 e)18μmのCu層64の導体、 f)44μmのCE/E−ePTFE層66の誘電体、 を備える。 例えは、CE/E−エポキシ−ePTFE層58は、次のようにして調製し、即 ち、5.95ポンドのM−30(チバガイギー社)、4.07ポンドのRSL1 462(シェルレジンズ社)、4.57ポンドの2,4,6-トリブロモフェニルを末 端とするテトラブロモビスフェノールAカーボネートオリゴマー(BD−58) (グレートレイクス社)、136gのビスフェノールA(アルドリッチ社)、2 3.4gのIrganox1010、ミネラルスピリット中のMn HEX−C EMの10%溶液の18.1g、及び8.40kgのMEKを混合することによ ってワニス溶液を作成した。このワニス溶液を2つの別な容器の中で20重量% と53.8重量%にさらに希釈した。この2つのワニス溶液を別な含浸槽に注ぎ 入れ、ePT FEウェブを、1つの含浸槽に通して直ぐ後に別な含浸槽に続けて通した。均一 性を保証するため、ワニスを絶えず攪拌した。含浸させたウェブを、直ちに加熱 オーブンに通し、全て又は殆ど全ての溶媒を除去し、接着剤を部分的に硬化させ 、ロール上に回収した。このePTFEウェブは、図11に示したように、例え ば、25μm、40μmのような任意の所望の厚さを有することができる。25 μmの厚さの材料は、単位面積あたり11.2〜13.8g/m2の重さを有し た。 図3に示すように、層の同じ対応する列が、外側層50とコア層52の間に提供さ れる。これらは、誘電性層68、伝導性層70、誘電性層72、伝導性層74、誘電性層 76、伝導性層78を備える。銅層60と、対称面54の反対側の対応する銅層74は、C E/E−ePTFE層(銅層よりもかなり大きい製造上の厚さの公差を有する) とBT−エポキシ/ガラス層の間に挿入されていることに注意すべきであり、こ れは、装置、即ち、導体用の回路(CE/E−ePTFE層よりも大きい製造上 の厚さの公差を有する)トレースが、真の銅層ではなくて、銅導体のパターンだ からである。本発明のこの局面での原理、即ち、より良好にコントロールされた 厚さの材料は、パッケージ12の外側の方に配置され、厚さのコントロールの程度 が比較的少ない層はコア52の近くに配置されるという原理は、場合により破られ るが、これは、CE/E−ePTFE層66について理解できるように、ミクロチ ップパッケージの主要な電気的ニ−ズを満たすためである。 銅層54、70、64の厚さは慎重にコントロールされることができ、BT−エポキ シ/ガラス層とCE/E−ePTFE層の厚さも、銅層と同等ではないが慎重に コントロールされることができるため、BT−エポキシ/ガラスとCE/E−e PTFEの間に銅を挿入す ることは、基材12の熱膨張応答を悪化せず、基材12の合計としての熱膨張を抑え るのにより役に立つ。従って、本発明のこの局面の原理的特徴は、製造許容公差 (及び、所定の層の厚さから相違して基材12の全体的な熱膨張応答を悪化させる 可能性)が、CE/E−ePTFE層66(全ての層の中で最高の熱膨張率を有し 、基材12の他の層材料よりも高い)についてはより大きいことを特徴とする。 上記に説明した原理にしたがって層を配置する必要があるが、その他の適切な 層材料が、図3に示したものと置き換えられてもよい。例えば、一般的な誘電性 材料であるFR4(又は任意の適切な誘電性材料)の層が、図3に示したBT− エポキシ/ガラス層に置き換えられてよい。また、ラミネートされたパッケージ 12を形成するのに、より多くの又はより少ない数の層が採用されてもよい。 本発明のこの局面の実施による、基材11の機械的特性の改良をより明確に説明 するため、次の表を参照されたい。 GPa=109パスカル、1パスカル=1N/m2 基材12を形成する層の組成を、上記のように、別な公知の基材層材料で置き換 えることによって変更させることができるが、基材の内側層として、最も大きい 製造厚さ許容公差(通常、誘導体)を有する層を配置しても、本発明によって提 供される改良性能が得られることは明らかである。 以上から明らかなように、ラミネート式基材又はパッケージ12の個々の層の配 置は、寸法コントロール、高い曲げ剛性、基材内での 熱膨張率の適合性を得るように選択的になされる。即ち、基材内の熱膨張率の差 異を回避するために、対称面の相対する側の層が同じ材料からなり、同じ厚さを 有することが重要である。ラミネートされた基材の外側層に金属層を配置するこ とが望ましいだけでなく、曲げ剛性を高めるには、外側金属層を内側金属層より も薄くすることが望ましい。 3.単位面積の組成コントロール 本発明のもう1つの局面は、2つの層の熱膨張率がマッチすることを保証する ために、相対する層の相殺操作が行われるべきかどうかを判断するため、各層の 材料組成を分析することである。 例えば、図3と4に関して、伝導性層60は、回路を形成するために金属が除去 された領域を有する、パターン状の層である。金属が除去された層60の領域にお いては、対称に配置された伝導性層74の対応領域は、異なる金属分を有し、2つ の層60と74の間に熱膨張率の局所的な相違をもたらす。熱膨張率の差異は曲がり をもたらすことがある。相違するが対称的に相対する層に多少の金属が堆積され たような、堆積によって形成された層についても同じことがあてはまる。 本発明の1つの局面は、1つの層の材料含有率を分析し、次いで材料含有率を マッチさせるように相対する層を変化させることである。図3と4に関して、基 材12が、単位面積の正方形80の列に分割される。これらの正方形は、例えば1m m2である。この正方形80は、パッケージの全層にわたるスペースに広がり、1 つの層の各正方形は、対称の相対する層に同等領域を有する。 正方形の列のそれぞれの正方形の各々の境界の中にある基材12の各層の組成が 分析され、問題とする単位領域の各層の中で、これらの材料の各々の材料と濃度 を特定する。 各層の中の材料のこの濃度又は分布は、層の設計ファイルのオリジナルデータ より、又は層のマスクワークの分析によって求められる。例えば、図3と4に示 すように、銅層60と70は、上記のように、真の層ではなく、電気コネクター用の 適切な導体を形成するためのパッケージ12の中の導体の分布である。この状態を より的確に説明するため、図5を参照すると、図3の断面V−Vの平面図を示す 。 図5に示すように、「層」60を含む銅導体は、基材12の全領域には延在せず、 銅の小さい不均一な又は不均等に分布した部分を占めるに過ぎなく、その領域で は、層60を構成する銅導体によって覆われずに、基材12の平面領域のこれらの部 分でBT−エポキシ/ガラス層62が露出する。 次に、図6は、銅の電気導体74の不均等で不均一な分布と、層60の銅の量に比 較し、層74を形成する導体の銅の若干多めの量を示す。 この仕方において、層の中の単位面積あたりの例示の銅濃度が明らかにされる ことができる。図6に示すように、層60と74の各々の共通単位領域80の中の銅の 調節された濃度は同じでなく、これは、これらの層に与えられる電気回路の要件 のためである。それにもかかわらず、層60の電気不活性銅ストリップ60A と、層 74から除去された電気的に不要の銅部分74A は、2つの銅の電気回路層60と74の 間で適切なバランスを形成するのである。同じ基材層材料の濃度をバランスさせ ることにより、基材12の曲がりはかなり抑えることができる。この目的のための バランスは、対称面から同じ距離にある相対する層のペアに同じ濃度又は同じ空 隙を形成することと定義される。 例えば、層60(図5)の中の銅の量をバランスさせて比較層74の 中の銅の量に近づけるため、電気不活性の銅のストリップ60A が、BT−エポキ シ/ガラス層62の表面に付加される。あるいは、層74を形成する電気導体から、 電気的に不要な銅74A の等価量が除去されることにより、相対的な銅濃度がバラ ンスされることができる。 当然ながら、現実の実施においては完全なバランスはあり得ない。本発明の目 的のためのバランスは、回路の電気的要件が満たされる一方で、物理的構造とし ての層の各々の銅濃度の間の均一性を出来るだけ近く形成することを可能にする 程度で達成される。1つの相対する層のペア、例えば層60と74の間でアンバラン スが存在すると、このアンバランスは、同等で反対の曲げモーメントを形成する ように、第2のペアの例えば64と70の層を故意にアンバランスさせることによっ て相殺されることもできる。 意図する目的を達成するために上記の仕方のいずれかの1つ以上を利用してバ ランスを強制することも、当然ながら本発明の範囲内である。 電気導体層60と74に関して本発明の特定の例を説明したが、本発明の目的にお いて定義されるバランスは、銅について上記に説明したプロセスを用い、Cu/ Ni/Au層56、CE/E−ePTFE層58、BT−エポキシ/ガラス層62に含 まれる成分の範囲内で追求されることも必要である。 この仕方において、単位面積の四角形80によって画定される単位面積の四角形 の各々の中の層の間で、成分濃度の全体的バランス、又は同等性を確立すること により、曲がりその他の不都合な熱膨張による曲げモーメントは、大幅に削減さ れる。 層の成分材料の濃度を操作することによる技術は、基材12に限定されるもので はなく、リッドや束縛リングなどのチップ/パッケージシステムのその他の構成 部分の全部又は一部に首尾よく適用され ることができる。 上記の本質的意義は、相対する層の熱膨張率が局所的にマッチされることであ る。即ち、ラミネート構造の相対する層に同じ材料を使用したとき、互いに重な る領域(共通領域を意味)は、2つの層の一方もしくは他方、又は両方を交替す ることによって、ほぼ同じ量の材料を有する。この交替は、材料の付加(例えば 、堆積)又は材料の除去(例えば、エッチング)の形態であることができる。こ の効果は同じであり、即ち、個々の対称的にマッチした層の長さと幅で熱膨張率 の勾配を調整(account)することにより、パッケージの信頼性が高められる。 4.ダイ区域の熱膨張率コントロール 再び図1と2に関して、チップ18のような集積回路チップは、一般に、パッケ ージ12のような非セラミック材料からなる下地パッケージに比較して実質的に異 なる熱膨張率(CTE)を有するシリコンのような材料からなる。これらの熱膨 張率の相違は、チップ18をパッケージ12に取り付けるハンダボール接続に応力を 与える。 この問題の解決は、2つの異なる熱膨張率であって、1つはプリント回路ボー ド(PWB)40のそれにほぼマッチして他方はチップ18のそれにほぼマッチする 熱膨張率を有するパッケージを作成することを含む。言い換えると、チップ18の 熱膨張率は、チップ18の直ぐ下にある基材12の部分12A の熱膨張率にほぼマッチ される。 一般に、チップ18は有機物パッケージよりも低い熱膨張率を有するため、パッ ケージの部分12A は、基材の周囲領域よりも低い熱膨張率を有する。しかしなが ら、このことは、条件が逆転できないと言うことではなく、別な又は異なる構成 部分を装着するために、中央領域は周囲領域よりも高い熱膨張率を有することが できる。 中央に異なる熱膨張率を形成するため、パッケージ12のチップ装 着領域12A は,種々の仕方で達成されることができる。1つは、材料そのものが 異なる熱膨張率を提供するように選択され、中央領域に多層構造で種々の材料を 使用することである。チップ18の下のパッケージ12の部分12A に層状の材料(例 えば、銅、モリブデン、インバール)の組み合わせが選択され、チップ18とパッ ケージ12の双方の通常の作動温度範囲にわたって、チップ18の熱膨張率に類似で あるが全体的に高い合計熱膨張率を領域12A に提供する。この仕方において、チ ップ18と基材12の間の不都合な相対的運動が大きく解消される。 チップ18の熱膨張率にパッケージ12の部分12A の熱膨張率を近づけるることで 、また、本発明にしたがうことにより、全パッケージ12の平均熱膨張率が、パッ ケージ12とその取付チップ18が結合されるプリント回路ボード40の熱膨張率にマ ッチされるはずである。プリント回路ボード40の熱膨張率を、パッケージ12とチ ップ18の総計熱膨張率に本質的に近似させ得ないことは、プリント回路ボード40 とパッケージ12の間に、熱が起因する曲げ・剪断モーメントの発生をもたらすこ とがある。このようにして生じたプリント回路ボード40とパッケージ12の間のア ンバランスな力はチップ18に伝達され、これが、上記の不都合な状態でこの曲が りと相対的なモーメントに結びつき、例えば、ハンダ付け電気接続やパッケージ とプリント回路ボード40の間の電気接続に剪断を及ぼす。同様な状態で、パッケ ージ12とプリント回路ボード40の間に電気接続を形成するために使用されたハン ダボール40が、不都合な剪断事象に曝される。本発明のこの局面の典型的な態様 において、調整されるべき次の構成部分と例示の熱膨張率特性は以下の通りであ る。 従って、チップ18の下のパッケージ12の領域12A は、例えば6〜10PPM/ ℃のような、2〜3PPM/℃の範囲まで出来るだけ近い熱膨張率を享有するこ とができる。また、パッケージ12の総計又は平均熱膨張率は、プリント回路ボー ドの熱膨張率に近づくために、16〜17PPM/℃の範囲にあることができる 。 ここで、 α=x面とy面で空間的に変化するパッケージ12の熱膨 張率 α=全パッケージ12の平均熱膨張率 パッケージのチップの下の部分にいろいろな熱膨張率を使用することは、フリ ップチップパッケージ、又はパッケージとプリント回路ボードの間の周囲のボー ルグリット列コネクターを採用する上で特に適する。図2に見られるように、ハ ンダボールは、チップキャビティ30の下部領域のプリント回路ボード40とパッケ ージ12の間には使用されない。この理由は、チップ18の熱膨張率にマッチさせる ために下げられた、パッケージ12の領域12A の間で熱膨張率の不一致が存在する であろうためである。ここで、プリント回路ボード40とチップ/パッケージの組 み合わせの間の相対的運動が、特殊な応用において調整されるならば、チップ18 の一部又は全部がハンダボ ール42と同居することができる。 上記に例示し説明した態様は、主として、2つの明確に異なる領域と2つの明 確に異なる熱膨張率を有する基材に関するものであったが、特にマルチチップモ ジュール(MCM)のようなパッケージ上にマルチチップを装着する場合、いく つかの追加の領域が適用されることもできる。また、チップ装着領域は、中央に 位置する必要はなく、パッケージの実質的に全ての領域に配置されることができ る。 5.選択的な熱膨張率の調節 パッケージ12のいろいろな領域がいろいろな熱膨張率を有することが望まれる 場合、例えばパッケージの熱膨張率を2つの異なる構成部分にマッチさせること を試みるとき、パッケージ12を形成する層状構造を物理的に変更することによっ て熱膨張率を変化させることができる。 図7に関して、コア層82の一方の表面86から他方の表面88までコア層を貫く複 数の横に配向した孔84を含めるため、コア層82が、ドリル、エッチングその他に よって加工される。コア層82は、図3のコア層52に相当する1つであり、層52と 同様に、コア層は一般に銅からなる。 図8において、コア層82は、2つの誘電性層90と92の間に重ねられて示されて いる。一般に、層のラミネーションアセンブリは、さらに、誘電性層90と92のそ れぞれ相対する側に配置された伝導性層94と96を備えることができる。 誘電性層が、プレスする直前にB段階である有機材料からなる場合、誘電性材 料は、図9に示したように、孔に流入してそれを満たす。コア層82は、このため 、その中に全体に分配された誘電性材料を有する銅マトリックスを備えた複合材 料となる。この誘電性材料 は、銅よりも高い熱膨張率を有し、このため、コア層の熱膨張率は、孔84が存在 すると高められる。 あるいは、孔84は、パッケージの熱膨張率に所望の作用を与えるため、ラミネ ーションの前に何らかの材料で満たされることもできる。例えば、割合に低い熱 膨張率を有するフィラーが、液体として孔84を満たすことができ、ラミネーショ ン工程にコア82を供する前に固化させることができる。 別な態様として、図10を参照して、コア層98が、機械加工、エッチングその他 で加工され、所望の熱膨張率変化を与えるように選択されたフィラー材料102で 充填される1つ以上の溝100を形成することもできる。より低い熱膨張率のフィ ラーは、コア98の熱膨張率を下げることができ、より高い熱膨張率のフィラーは 、コア98の熱膨張率を高めることができる。 孔、溝、その他の仕方が使用されるにおいて、コアは、任意の公知技術の例え ばレーザー穿孔、機械加工、打ち抜き、エッチングなどで加工することができる 。また、この加工は、必ずしも、ラミネートされたパッケージのコア層に形成さ れず、誘電性又は伝導性の任意の層に形成されることができる。 コア層を越えて層に加工を施す場合、対称の等価層が同様に変更される必要が ある。例えば、図3において、孔が形成されて伝導性層64の中に満たされた場合 、対称的に相対する伝導性層70の同じ位置に、同じパターンの孔と同じフィラー が使用されなければならない。 図11に示すように、熱膨張率の局所的な変化が必要な場所に、割合に密に詰 まった配置で、コア層82に格子状パターンで孔84が配置されることができる。例 えば、チップ18の下の領域でパッケージ12の熱膨張率をマッチさせるため(図2 )、コア層82に、コア層を 覆うチップ装着領域で孔をパターン形成することができる。次いでその孔に、そ の領域のパッケージの熱膨張率を増加又は低下させる材料を充填することができ る。 6.チップパッケージのリッドの熱膨張率調節 上記のように、チップ18は、1cm2〜4cm2のオーダーであることができる が、場合により100ワットものかなりの熱量を発生する。チップ18の電気特性 の劣化やさらには破壊を回避するために、チップ18が許容温度内で作動を続ける ことができるように、この熱を発散させる何らかの手段を提供する必要がある。 チップ18によって発生した熱をリッド32に常に放散するように、重要な放散機 能を与えるため、本発明の1つの局面において、アミーンらの米国特許’473 に記載のタイプのペーストとその特許に記載のペースト誘導体を用いると、チッ プ18をリッド32に接続する体積に、適切な熱伝導性と熱膨張率がマッチする接着 剤を提供することが見出された。 本発明のさらなる原理にしたがい、マッチしない熱膨張率特性によって生じる 曲がりの程度を抑える目的で、リッド32の熱膨張率を今度はチップ18の熱膨張率 に近似させ、さらに、かなり相違する束縛リング22とパッケージ12の熱膨張率に 近似させることが、リッド32の材料組成の操作による。 上記のように、従来技術のリッドは、一般に、アルミニウム又は銅から作成さ れるか、あるいは、アルミニウム又は銅を炭化ケイ素又はその他の低熱膨張率強 化マトリックスに付加して作成される。例えば、アルミニウムは23PPM/℃ の熱膨張率を有し、純粋な炭化ケイ素は3.7PPM/℃の熱膨張率を有する。 このため、リッド32は、純粋な炭化ケイ素の3.7PPM/℃と純粋なアルミニ ウムの23PPM/℃の範囲の任意に設定された熱膨張率を享有で きる可能性がある。 本発明によると、リッド32が熱的・物理的に接触するチップ/パッケージ10の 異なる構成部分とマッチするためには、熱膨張率の異なる領域を設けられるべき であることが確認された。このことは、いろいろな仕方で達成されることができ る。例えば、リッド32は、炭化ケイ素とアルミニウムを含む金属マトリックス材 料からなることができる。材料の濃度は、リッドの所望の2つの領域の熱膨張率 を達成するように変化させることができ、特に、チップ18に位置的に対応するリ ッドの中央領域は、リッド32の周囲領域よりも低い熱膨張率を有する構成にされ 、好ましくは、束縛リング22より高い熱膨張率にマッチする熱膨張率にされる。 2つの領域の熱膨張率のリッドは、次の仕方で作成されることができる。図1 2に関して、プレフォーム104は、炭化ケイ素粉末又はウィスカーからなる。プ レフォームはプレスされて所望の形状にされるか、又は機械加工又は切断されて その所望の形状を形成することができる。所望の形状は、中央領域106が外側領 域108と110よりも厚い寸法を有するものである。プレフォーム104は、標準的な 粉末金属冶金技術を用いて作成可能である。 次いでプレフォーム106は、型の中に入れられ、溶融アルミニウムを加圧含浸 される。図13に示すように、型ダイ112と114は、プレフォームの中央領域にほ ぼ隣接し、外側領域の周りに空隙を形成する。加圧含浸の後、図14に示すよう に、仕上げられたリッド116 は、パッケージ12にフィットする所望の全体的形状 を有するが、中央領域は、比較的高い濃度の炭化ケイ素を有し、中央領域は比較 的低い熱膨張率を有することができる。具体的には、低めの熱膨張率は、チップ のそれにほぼマッチし、これは約2.6であり、一方でより高い熱膨張率のアル ミニウムを高めの濃度で有する外側領 域は、束縛リングのそれにほぼマッチするように設計される。 束縛リングに結合されるリッドの周囲部分は、リングの熱膨張率に近づくよう に、高めのアルミニウムと低めの炭化ケイ素の濃度を有するべきであるため、リ ッドを形成する炭化ケイ素の周囲部分にアルミニウムを吸収させるにおいて、リ ッドの中央部分よりもこの周囲領域に割合に多めのアルミニウムが添加される。 リッドの各部分に相対的濃度を選択することによって、リッドの平均熱膨張率は 、パッケージ12の平均熱膨張率と、チップ18の異なる平均熱膨張率にマッチする 。リッドにおけるこの相対的なアルミニウムと炭化ケイ素の濃度の操作は、ミク ロチップパッケージと構成部分が実質的に平坦性を維持する一方で、ダイ又は接 着剤境界に及ぼされる応力を減らすことを可能にする。 炭化ケイ素プレフォームの大きい中央部分は、本質的に多孔質であり、仕上げ られたリッドの異なる領域において、アルミニウムと炭化ケイ素の比を確定する 。前述のように、炭化ケイ素に対するアルミニウムの多めの濃度は、リングの付 近に必要である。これらの濃度は、プレフォームの中にアルミニウムを溶解させ 、プレフォームの外側領域の上又は下の空隙を充填することによって達成される 。この仕方において、1つの領域のリングと別な領域のチップの熱膨張率に近づ く熱膨張率を与えるアルミニウムと炭化ケイ素の濃度が提供される。 その結果、本発明の実施を介して、リッドのある部分の熱膨張率が、リッドの 対応部分に結合されたチップ/パッケージシステム10(図1)の別な構成部分の 熱膨張率特性に本質的にマッチするように形成されることを可能にする。 上記に炭化ケイ素/アルミニウムの系を説明したが、異なる領域に異なる熱膨 張率を呈するリッドを形成するように、その他の材料 が使用されることもできる。また、単一の粉末状材料のセラミックや金属を使用 し、異なる圧縮力を適用することによって、異なる領域で熱膨張率を変化させる こともできる。例えば、中央領域が、外側領域よりも高い又は低い理論密度を有 することができ、ある場合に、熱膨張率の十分な差異を提供することもできる。 この場合、粉末状材料は、熱膨張率の所望の差異を与えるように、選択され及び /又は混合されることができる。 別な態様が図15〜17に示されており、ここでは、リッド118が中央開口部1 20 を有するように作成される。インサート122 が、開口部120 にフィットする サイズにされる。インサート122 は、リッド118 を形成するのに使用される材料 と異なる熱膨張率を有する材料からなる。特に、リッドの中央領域に比較的低い 熱膨張率が望まれる場合、中央領域がチップを覆う場合のように、インサートは 、リッドの残部よりも低い熱膨張率を有する材料から作成されることができる。 図15〜17の態様を実施するため、リッド118 は、単一片から作成されて中 央開口部120 が機械加工されることができ、あるいは、リッドが粉末の金属又は セラミックから作成されるように、開口部が一体に形成されることもできる。イ ンサートは、同じ技術で形成されることができ、例えば、アルミニウムを含浸さ れた炭化ケイ素プレフォームを含んでなることもできる。任意の割合で、インサ ートの熱膨張率はチップのそれにマッチするように特別に作成され、また、リッ ド118 の熱膨張率は束縛リングのそれにマッチするように特別に作成されること ができる。 また、リッドの中央領域における炭化ケイ素のより高い濃度は、所望のリッド の同じ寸法を有する低密度の多孔質炭化ケイ素プレフォームを除去することによ って達成可能である。この中央キャビテ ィの中に、高密度の多孔質炭化ケイ素のスラグが入れられ、キャビティを充填す る。このプレフォームをアルミニウムで含浸した後、高めの炭化ケイ素濃度の中 央領域と、低めの炭化ケイ素濃度の周囲領域を有するリッドが得られる。 7.熱膨張の相殺 次に図18に関し、チップ124 が、ハンダボール128 によってパッケージ126 に装着されて示されている。束縛リング130 は、パッケージ126 の上側表面に装 着されている。 チップ124 とパッケージ126 の間の熱膨張率の相違により、チップ124 に作用 してチップの平坦性を潜在的に損なう曲げモーメントが発生する。チップ124 が シリコンであって、パッケージが、本願で説明する材料からなる薄い有機物誘電 性層を使用したものであれば、材料の相違による熱膨張率の相違は大きい。 本発明によると、パッケージにチップを結合させる前に、パッケージ126 の下 側表面に偽ダイ132 が結合される。偽ダイ132 は、チップ124 に熱膨張率がマッ チし、とりわけアンダーフィル接着剤が硬化するときにチップ/パッケージ取付 によって発生する曲げモーメントに対抗する。即ち、偽ダイ132 は、チップ取付 の際に、モーメントを反対の曲げモーメントで相殺する。 偽ダイ132 は、シリコンからなることができるが、チップ124 に類似の熱膨張 率を呈するその他の材料も使用可能である。ここで、それはチップ124 の正反対 に配置されるべきである。また、曲げモーメントに抵抗するように厚めに作成さ れるならば、シリコンチップを覆う異なる熱膨張率を有する材料が使用されても よい。例えば、アルミニウムは約9の熱膨張率を有するが、同じ作用を得るのに 十分に厚くされるならば、使用可能である。 本発明のもう1つの局面は、偽ダイをパッケージに接着によって 結合させ、同時に、チップ124 とパッケージ126 の間の領域にアンダーフィル接 着剤を施すことである。両方の接着剤の同時硬化は、偽ダイの曲げモーメントが 、アンダーフィルの接着剤の収縮によって生じる曲げモーメントを相殺すること を保証する。 偽ダイ132 は、受動的強化材であることができるが、パッケージ上に形成され たコンデンサーのような電気部品の形態を取ることもできる。また、偽ダイは、 品質管理に不合格の実際のチップであることもでき、あるいは、コンデンサー、 抵抗、インダクタンスのような「受動的」部品と称されることが多い1つ以上の 回路部品であることもできる。ここで、重要な点は、受動的部品が、マイクロチ ップパッケージの予想される作動温度の範囲にわたって、チップによって生じる 熱膨張率と本質的に同じであって但し方向が逆の、熱膨張が引き起こす曲げモー メントを提供すべきである。 この仕方において、さもなければチップや基材をひずませる又は反らせて、同 等であるが基材の反対側に及ぼす力が、実質的に互いに相殺することができる。 これらの等しくて反対の力の間のバランスの物理的結果は、互いに打ち消し合い 、それによって、チップを本質的に平坦に維持することを可能にする。 下記の表は、電気的受動部品として使用される種々の材料に実験的に現れた結 果を例示する。 各種材料の効果 150 ℃から25℃に冷却したときの反り、応力、臨界傷サイズ ダイ区域とミクロチップのパッケージを平坦に維持するのに、いろいろな強化 材によって与えられる改良の例示するため、下記の表に注目されたい。 各種ダイ区域強化材の作用(チップ取付の前) −工業的有用性− 上記の本発明の態様の各々は、マイクロチップパッケージを形成する個々の構 成部分の間の相対的な動きを本質的に除去、コントロール、又は低下させること により、この相対的な動きの源を制約することなく、改良されたマイクロチップ パッケージに大きく寄与する。即ち、熱膨張に起因するひずみ、異なる基材層の 製造公差による反りなどによって、マイロチップパッケージの構成部分間の相対 的動きの各々と、このような動きの不都合な結果は、かなりの程度で回避される 。 上記のように、接着剤28と38はいろいろな接着剤材料であることができる。1 つの態様において、接着剤はフルオロポリマー材料を含み、例えば、多孔質ポリ テトラフルオロエチレン(PTFE)であり、特には、Gore社の米国特許第 3953566号に教示の押出及び/又は延伸膨張PTFEである。この材料は 、一般に、米国特許第3953566号にしたがってその元の長さの少なくとも 2〜4倍に伸長された多孔質延伸膨張PTFEである。この伸長によって生じた 気孔は、充填材料が2つの構成部分の間に押し込められるとき、生来的な空気の 逃げ場として作用する。また、延伸膨張PTFEの性質により、構成部分のパー ツの間の熱膨張率の相違により生じた応力は、伝導性層がそれらの間に配置され るならば、伝導性層に開放されることができる。 適切な境界組成物には、約50〜60体積%の固形分のZnO、BN、その他 の非伝導性で良好な熱伝導性のフィラーを含むPTFEが挙げられる。最終的な 生産品は、所望の適合性の程度を得るように、4:1、3:1、又は2:1の比 で延伸膨張されることができる。前述のように、延伸膨張プロセスによって生じ た気孔の存在は、仕上生産品の適合性に寄与し、この材料が2つの平行なプレー トの間に配置されて一緒に圧力を受けたとき、捕獲空気を逃がすのに役立つ。こ れらの材料は、任意の適切な形状に作成されることができ、例えば、5〜15ミ ル(0.127〜0.381mm)の範囲の厚さを有する薄いテープである。 本発明に使用するのに適切なもうlつの組成物は、1〜40μmの粒子サイズ を有する銅やニッケルのような金属粉末を充填したPTFEである。2モードや 3モードの分布が、このような材料の詰まりを与え、例えば、40〜45μmの 粒子を混合した1〜5μmの粒子である。これにより、高い充填密度を可能にし 、適合性を損なうことなく、熱伝導性の増加もまた得られる。仕上られた充填材 入りPTFEに対する金属の全体積割合(空気を含む)は20〜90%の範囲で ある。仕上げられた材料17と56は、接着剤とフィラーの混合物を吸収した又は含 浸された多孔質マトリックス系としての材料であることができる。 本発明のもう1つの態様において、接着剤17と56は、基材の元の気孔体積に多 量のフィラーと熱可塑性又は熱硬化性接着剤を吸収し、加熱させて接着剤を部分 硬化させ、B段階組成物を形成した不織基材としての多孔質マトリックスである 。基材は、フルオロポリマー、例えば、米国特許第3953566号、同448 2516号(いずれも本願で参考にして取り入れられている)の多孔質延伸膨張 ポリテトラフルオロエチレン材料である。望ましくは、平均流量気孔サイズ(M FPS)は、最大粒子の約2〜5倍又はそれ以上であるべきであり、フィラーの それの約2.4倍を上回るMFPSが特に好ましい。ここで、平均流量気孔サイ ズと平均粒子サイズの比を1.4より高いように選択して得られる適当な組成物 も、本発明の範囲内である。また、最小気孔サイズと平均粒子サイズの比が少な くとも0.8より大きい、又は最小気孔サイズと最大粒子サイズの 比が少なくとも0.4より大きいとき、許容できる組成物が調製可 RA型粒子分析装置を用いて測定することができる。 あるいは、相対的な気孔と粒子のサイズを測定するための別なメカニズムが、 最小気孔サイズが最大粒子サイズの約1.4倍以上であるとして計算されること もできる。 延伸膨張フルオロポリマー基材の他に、多孔質延伸膨張ポリオレフィンの例え ば超高分子量(UHMW)ポリエチレン、延伸膨張ポリプロピレン、ペースト押 出と、犠牲フィラー、多孔質の無機又は有機フォーム、微細多孔質セルロースア セテートを混和することによって調製されたポリテトラフルオロエチレンが使用 されることもできる。 多孔質基材は、少なくとも30%、好ましくは少なくとも50%、最も好まし くは少なくとも70%の初期空隙体積を有し、空隙の中に熱硬化性又は熱可塑性 接着剤樹脂と微粒子フィラーのペーストの含浸を容易にし、同時に全体的な複合 材料の脆性と粒子の沈降を防ぐために融通性のある強化を提供する。 フィラーは、Microtrak(登録商標)型式FRAの粒子分析装置で分 析した場合、粒子の集合を形成し、ヒストグラムによって最大粒子サイズ、最小 粒子サイズ、及び平均粒子サイズを表示する。 接着剤に混和されるべき適切なフィラーには、限定されるものではないが、B aTiO3、SiO2、A123、ZnO、ZrO2、TiO2、沈降したゾルゲル セラミックの例えばシリカ、チタニア、及びアルミナ、非伝導性炭素(カーボン ブラック)、及びこれらの混合物が挙げられる。特に好ましいフィラーはSiO2 、ZrO2、TiO2そのもの、又はこれらと非伝導性炭素との組み合 わせである。最も好ましいフィラーは、米国特許第4705762号に教示の蒸 気金属燃焼プロセスによって製造されたフィラーであり、限定されるものではな いが、例えば、本質的に充実、即ち中空球でなく、均一な表面曲率と高度な球形 性を有する、ケイ素、チタン、アルミニウムから得られるシリカ、チタニア、ア ルミナの粒子である。 フィラーは、シリル化剤によって及び/又はカップリング剤使用によるような 接着剤マトリックスに反応する薬剤を使用することによってフィラーを疎水性に する周知の技術により処理されることができる。適切なカップリング剤には、シ ラン、チタネート、ジルコネート、及びアルミネートが挙げられる。適切なシリ ル化剤には、限定されるものではないが、官能性シリル化剤、シラザン、シラノ ール、シロキサンを挙げることができる。適切なシラザンには、限定されるもの ではないが、ヘキサメチルジシラザン(Huls H730)とヘキサメチルシクロトリシ ラザン、シリルアミドの例えばビス(トリメチルシリル)アセトアミド(Huls B2 500)、シリルユリアの例えばトリメチルシリルユリア、及びシリルイミダゾール の例えばトリメチルシリルイミダゾールが挙げられる。 チタネートカップリング剤は、テトラアルキル型、モノアルコキシ型、配位型 、キレート型、第4塩型、ネオアルコキシ型、シクロヘテロ原子型によって例示 される。好ましいチタネートには、テトラアルキルチタネート、Tyzor(登 録商標)TOT〔テトラキス(2-エチル-ヘキシル)チタネート〕、Tyzor( 登録商標)TPT〔テトライソプロピルチタネート〕、キレート化チタネート、 Tyzor(登録商標)GBA〔チタンアセチルアセチルアセトネート〕、Ty zor(登録商標)DC〔チタンエチルアセトアセトネート〕、Tyzor(登 録商標)CLA(デュポン社の所有) 、モノアルコキシ(Ken−React(登録商標)KRVTTS)、Ken− React(登録商標)、KR55テトラ(2,2-ジアリロキシメチル)ブチル、 ジ(ジトリデシル)ホスフィットチタネート、LICA(登録商標)38ネオペ ンチル(ジアリル)オキシ、トリ(ジオクチル)ピロ-ホスフェートチタネート が挙げられる。 適切なジルコネートは、Kenrichカタログの22頁に詳しく記載されて いる任意のジルコネートであり、とりわけKZ55-テトラ(2,2-ジアリロキシメ チル)ブチル、ジ(ジトリデシル)ホスフィットジルコネート、NZ−01−ネ オペンチル(ジアリル)オキシ、トリネオデカノイルジルコネート、NZ−09 −ネオペンチル(ジアリル)オキシ、トリ(ドデシル)ベンゼン-スルホニルジ ルコネートが挙げられる。 本発明に使用可能なアルミネートには、限定されるものではないが、Kenr ich(登録商標)、ジイソブチル(オレイル)アセトアセチルアルミネート( KA301)、ジイソプロピル(オレイル)アセトアセチルアルミネート(KA 322)、及びKA489が挙げられる。 上記の他に、例えば、ジビニルベンゼンやジビニルピリジンような架橋したビ ニルポリマー、又は最初に非常に高い希釈率(MEK中の0.1〜1.0%の溶 液)で施される開示された任意の熱硬化性マトリックス接着剤のサイジングのよ うなある種のポリマーが使用可能である。また、ジクミルペルオキシドのような ある種の有機過酸化物がフィラーと反応されることもできる。 接着剤そのものは熱硬化性又は熱可塑性でよく、ポリグリシジルエーテル、ポ リシアヌレート、ポリイソシアネート、ビス-ドリアジン樹脂、ポリ(ビス-マレ イミド)、ノルボルネンを末端とする ポリイミド、ポリノルボルネン、アセチレンを末端とするポリイミド、ポリブタ ジエン及びその官能化コポリマー、環状オレフィンポリシクロブテン、ポリシロ キサン、官能化ポリフェニレンエーテル、ポリアクリレート、ノボラックポリマ ーとそのコポリマー、フルオロポリマーとそのコポリマー、メラミンポリマーと そのコポリマー、ポリ(ビスフェニルシクロブタン)、及びこれらの配合物又は プレポリマーを挙げることができる。上記の接着剤は、難燃性や高められた靭性 を付与するように、それらを相互に配合されることもでき、又は別なポリマーや 添加剤を配合されることもできると理解すべきである。 本願において、平均流量気孔サイズと最小気孔サイズは、それら utonにあるコールターエレクトロニクス社)を用いて測定した。平均粒子サ イズと最大粒子サイズは、マイクロトラック光散乱粒子サイズ分析器の型番FR A(米国ペンシルバニア州のノースウェールズにあるLeeds & Nort hupのマイクロトラック部門)を用いて測定した。平均粒子サイズ(APS) は、粒子の50%がそれよりも大きい値と定義される。最大粒子サイズ(LPS )は、マイクロトラックのヒストグラムで最大の検出可能な粒子と定義される。 あるいは、最大粒子サイズは、マイクロトラックFRAが100%の粒子がそれ を通過したと決定したときの最小点と定義される。 一般に、接着剤とフィラーの誘電体の調製方法は、(a)潤滑されて押出され たプレフォームを、小さな粒子と接着剤が空隙又は気孔体積の中に自由に流れ込 むことを可能にするのに十分な微細構造まで伸長することによって、ポリテトラ フルオロエチレンシートを延伸膨張する、(b)例えば熱硬化性又は熱可塑性材 料のポリマーとフ ィラーからペーストを作成する、(c)浸漬、コーティング、圧力供給によって 、延伸膨張ポリテトラフルオロエチレンのような高度に多孔質の足場の中に接着 剤とフィラーのペーストを吸収させることを含む。 表1は、基材の平均流量気孔サイズ(MFPS)と粒子サイズの関係の効果を 示す。平均流量気孔サイズ(MFPS)と最大粒子サイズの比が1.4以下であ ると、劣った結果が見られる。この場合、均一な複合材料が観察されず、フィラ ー粒子の殆どは、微細多孔質の基材に均一には侵入しない。平均流量気孔サイズ (MFPS)対最大粒子サイズの比が約2.0を上回ると、均一な複合材料が得 られる。また、平均流量気孔サイズ対最大粒子サイズの比が大きい程、均一な分 散系が微細多孔質基材の中に入り込む相対的な割合が高い。 例1 281.6gのTiO2(TI Pure R-900)デュポン社)を、MEK中の難燃化 されたジシアンアミド/2-メチルイミダゾール触媒のビスフェノールAを基剤と するポリグリシジルエーテル(Nelco N-4002-5,ネルコ社)の20重量%溶液中に 混ぜ入れることによって微細な分散系を調製した。均一性を保証するため、この 分散系を絶えず攪拌した。延伸膨張ポリテトラフルオロエチレン(PTFE)の 小片をこの樹脂混合物の中に浸した。可撓性のある複合材料を得るため、このウ ェブを張力下で165℃にて1分間乾燥した。このようにして得られた部分硬化 した接着剤複合材料は、57重量%のTiO2、13重量%のPTFE、及び3 0重量%のエポキシ接着剤を含んだ。この接着剤シートの数層を銅箔の間に配置 し、真空を利用した液圧プレスにより225℃の温度で90分間600psiで プレスし、次いで圧力下で冷却した。これにより19.0の誘電率を有する銅ラ ミネートが得られ、100μm(0.0039インチ(3.9ミル))の誘電体 ラミネート厚さの平均層厚さにおいて、280℃のハンダ衝撃に30秒間耐えた 。 例2 フェニルトリメトキシシラン(04330,Huls/Petrarch)で前処理した386g のSiO2(HW-11-89,Harbison Walker社)を、200gのビスマレイミドトリ アジン樹脂(BT206OBJ,三菱ガス化学社)と388gのMEKのマンガン触媒溶 液に混ぜ入れることによって微細な分散系を調製した。均一性を保証するため、 この分散系を絶えず攪拌した。次いで厚さ0.0002インチの延伸膨張PTF Eの小片をこの樹脂混合物の中に浸し、取り出し、次いで可撓性のある複合材料 を得るため、張力下で165℃にて1分間乾燥した。このプリプレグの数層を銅 箔の間に配置し、真空を利用した液圧プ レスにより225℃の温度で250psiで90分間プレスし、次いで圧力下で 冷却した。このようにして得られたこの生成した誘電体は、53重量%のSiO2 、5重量%のPTFE、及び42重量%の接着剤を含み、銅に対する良好な接 着性、3.3の誘電率(10GHz)、及び0.005の誘電正接(10GHz )を示した。 例3 274.7gのビスマレイミドトリアジン樹脂(BT206OBJ,三菱ガス化学社) と485gのMEKのマンガン触媒溶液の中に483gのSiO2(HW-11-89)を 混ぜ入れることによって微細な分散系を調製した。均一性を保証するため、この 分散系を絶えず攪拌した。次いで厚さ0.0002インチの延伸膨張PTFEの 小片をこの樹脂混合物の中に浸し、取り出し、次いで可撓性のある複合材料を得 るため、張力下で165℃にて1分間乾燥した。このプリプレグの数層を銅箔の 間に配置し、真空を利用した液圧プレスにより225℃の温度で90分間にわた って250psiでプレスし、次いで圧力下で冷却した。このようにして得られ た生成した誘電体は、57重量%のSiO2、4重量%のPTFE、及び39重 量%の接着剤を含み、銅に対する良好な接着性、3.2の誘電率(10GHz) 、及び0.005の誘電正接(10GHz)を示した。 例4 15.44kgのTiO2粉末(TI Pure R-900、デュポン社)を、3.30k gのビスマレイミドトリアジン樹脂(BT206OBJ,三菱ガス化学社)と15.38 kgのMEKのマンガン触媒溶液の中に混ぜ入れることによって微細な分散系を 調製した。この分散系を、均一性を保証するように絶えず攪拌した。TiO。を 充填した厚さ0.0004インチの延伸膨張PTFE(TiO2の充填率が40 %であって膜を最後に圧縮しなかった以外は、モルチマーの米国特 許第4985296号の教示にしたがって充填した)の小片を、次いでこの樹脂 混合物の中に浸し、取り出し、次いで可撓性のある複合材料を得るため、張力下 で165℃にて1分間乾燥した。このようにして得られた部分硬化した接着剤複 合材料は、70重量%のTiO2、9重量%のPTFE、及び21重量%の接着 剤を含んだ。このプリプレグの数層を銅箔の間に配置し、真空を利用した液圧プ レスにより220℃の温度で500psiにて90分間プレスし、次いで圧力下 で冷却した。この得られた誘電体は、銅に対する良好な接着性、10.0の誘電 率、及び0.008の誘電正接を示した。 例5 7.35kgのSiO2(ADMATECHS SO-E2,Tatsumori LTD)に7.35kgの MEKと73.5gのカップリング剤、即ち、3-グリシジルオキシプロピルトリ メトキシシラン(Dynasylan GLYMO(Petrach Systems))を混合することによっ て微細分散系を調製した。SO−E2は、メーカーによると0.4〜0.6μm の粒子直径、4〜8m2/gの比表面積、0.2〜0.4g/cc(ルース)の 嵩密度を有する高い球形性のシリカと説明されている。 この分散系に、メチルエチルケトン(MEK)中のシアン化フェノール樹脂の プリマセットPT−30(ロンザ社)の50重量%溶液の932g、MEK中の RSL1462(シェルレジンズ社(CAS#25068-38-6))の50重量%溶液の8 96g、MEK中のBC−58(グレートレークス社)の50重量%溶液の38 0g、MEK中のビスフェノールA(アルドリッチ社)の50%溶液の54g、 12.6gのイルガノックス1010(チバガイギー社)、マンガン-2-エチル ヘキサノエート(Mn HEX-CEM(OMG社))の0.6%溶液の3.1g、及び2.4 0kgのMEKを添加した。この分散系を 、約1〜3ガロン/分の速度で約20分間にわたってMisonics連続フロ ーセルによる超音波攪拌に供した。このようにして得られた微細分散系を、固形 分11.9重量%の全浴濃度(overall bath concentration)までさらに希釈した 。 この微細分散系を含浸浴に注ぎ入れた。延伸膨張ポリテトラフルオロエチレン のウェブは、図10の結節とフィブリルの構造と次の特性を有した。 フレージャー数は、評価される材料の空気透過率に関係する。空気透過率は、 空気の流れの測定のために約6平方インチの円形領域に設けられたガスケット付 固定具にウェブを締めつけることによって測定される。上流側は、乾燥圧縮空気 の供給源に直列の流量計に接続された。サンプル固定具の下流側は大気に開放さ れた。テストは、サンプルの上流側に水柱0.5インチの圧力を加え、直列の流 量計(流量計に接続されたボール浮遊式ローターメーター)を通過する空気の流 量を記録することによって行われる。 ボール破裂強度は、破壊の最大値を測定することによってサンプルの相対的な 強度を評価するテストである。ウェブは、2枚のプレートの間に締めつけられな がら、直径1インチのボールで攻撃される。Chatillonフォースゲージ ボール破裂試験を使用した。媒体が測定装置にぴんと張って配置され、破裂プロ ーブのボールに接触するようにウェブを持ち上げることによって圧力が加えられ る。破断時の圧力が記録される。 上記のウェブは、均一性を保証するため、ある速度又は約3フィート/分で常 時攪拌した含浸浴の中を通した。含浸したウェブは、溶媒の全て又は殆どを除去 するため直ちに加熱オーブンを通過させ、ロール上に回収する。 このプリプレグの数層を銅箔の間に配置し、真空を利用した液圧プレスで22 0℃の温度で90分間にわたって200psiでプレスし、次いで圧力下で冷却 した。得られた誘電体は、銅に対する良好な接着性、3.0の誘電率(10GH z)、及び0.0085の誘電正接(10GHz)を示した。 例4と例7で使用した粒子状フィラーの物理的特性を下記に比較する。 例6 溶融ケイ素の蒸気燃焼によって調製したSiO2を主成分とするフィラーと接 着剤の含浸された混合物を含む延伸膨張ポリテトラフルオロエチレン(ePTF E)マトリックスを次のようにして調製した。最初に2つの前駆体混合物を調製 した。1つは、例5に類似 のシラン処理シリカを含むスラリーの形態であり、もう1つは、樹脂と別な成分 の触媒添加されていない配合物とした。 −混合物I− シリカスラリーは、MEK中の例5のSO−E2シリカの50/50配合物で あり、本シリカは、シリカの1重量%に等しいシランのコーティングを含んだ。 5ガロンの容器に17.5ポンドのMEKと79gのシランを添加し、MEK中 のシランの均一な分散を保証するため、2つの成分を混合した。次いで例5のシ リカの17.5ポンドを添加した。MEK・シリカ・シラン混合物の2つの5ガ ロン容器を反応器に加え、その内容物、即ちスラリーを、約1時間にわたって超 音波分散器によって再循環させ、存在し得る全てのシリカ凝集物を破壊した。超 音波攪拌を終え、内容物を連続的に混合しながら、反応器の内容物を約1時間約 80℃に加熱した。次いで反応した混合物を10ガロンの容器に移した。 −混合物II- 所望の樹脂配合物の生成物は、約60%の固形分を含有する触媒添加されてい ない樹脂配合物を含むMEKを基剤とした混合物(接着剤)であり、その固形分 は、正確には、41.2%のPT−30シアン化フェノール樹脂、39.5%の RSL1462エポキシ樹脂、16.7%のBC58難燃剤、1.5%のイルガ ノックス1010安定剤、及び1%のビスフェノールA共触媒の混合物であり、 %はいずれも重量基準である。 10ガロンの容器の中に14.8ポンドのPT−30と15〜20ポンドのM EKを添加し、PT−30を完全に溶かすように激しく攪拌した。次いで6ポン ドのBC58を秤量し、MEK/PT−30の溶液に添加し、BC58を溶媒和 するために激しく攪拌した。安定剤の244.5gのイルガノックス1010、 及びビスフェ ノールAの163gを添加した。10ガロンの容器を再度秤量し、14.22ポ ンドのRSL1462を添加した。追加のMEKを添加し、混合物の重量を60 ポンドにした。次いで約1〜2時間にわたって、又は固体成分を完全に溶かすの に必要なだけ長くその内容物を激しく攪拌した。 所望の生成物は、シランで処理したシリカ、触媒添加されていない樹脂配合物 、及びMEKの混合物であり、その固形分の68重量%がシリカであり、全固形 分は混合物の5〜50重量%である。正確な固形分濃度は実験ごとに変わり、一 部は含浸される膜によって決まる。触媒レベルは、PT−30とRSL1462 の合計に対して10ppmである。 混合物IとIIの固形分を、前駆体の正確性を実証するため、及び生じた全て の溶媒の飛散を補償するために測定した。混合物Iを10ガロンの容器に添加し 、12ポンドの固体分、例えば、23.48ポンドの混合物I中の51.5%の 固形分を得た。次いで混合物IIをその容器に添加し、5.64ポンドの固体分 、例えば、9.46ポンドの混合物II中の59.6%の固形分を得た。マンガ ン触媒溶液(ミネラルスピリット中の0.6%)の3.45gを混合物Iと混合 物IIの混合物に添加し、十分に混合し、高い固形分の混合物を作成した。 その高固形分の混合物に十分なMEKを添加して63ポンドの全重量にするこ とによって、ePTFEマトリックスを含浸するための固形分28%の混合物の 浴混合物を調製した。 次に、ePTFEマトリックスをこの浴混合物で含浸し、誘電体材料を作成し た。 例7 26.8gのファーネフブラック(ニュージャージ州のリッジフ ィールドパークにあるデグッサ社より入手の Special Schwarz 100)、及び79 gのカップリング剤(Dynaslan GLYMO CAS#2530-83-8、3-グリシジルオキシプロ ピル-トリメトキシシラン(Petrach Systems))を混合することによって微細分散 系を調製した。この分散系を1分間にわたって超音波攪拌に供し、次いで予め超 音波攪拌しておいた17.5ポンドのMEK中の17.5ポンドのSiO2(S O−E2)の攪拌中の分散系に添加した。一定の頂部からの混合をしながら最終 的な分散系を加熱して1分間の還流を行い、次いでこれを室温まで放冷した。 これとは別に、MEK中のプリマセットPT−30の57.5重量%混合物の 3413g、MEK中のRSL1462の76.8重量%混合物の2456g、 MEK中のBC58(グレートレークス社)の53.2重量%溶液の1495g 、MEK中のビスフェノールA(アルドリッチ社)の23.9重量%溶液の20 0g、71.5gのイルガノックス1010、ミネラルスピリット中のMn H EX−CEM(OMG社)の0.6重量%溶液の3.21g、及び2.40kg のMEKを加えることによって接着剤ワニスを調製した。 別な容器の中に、上記の分散系の3739g、及び0.0233gのファーネ スブラック(ニュージャージ州のリッジフィールドパークにあるデグッサ社より 入手の Special Schwarz 100)、1328gの上記の接着剤ワニス、及び38. 3ポンドのMEKを添加した。この混合物を含浸浴に注ぎ入れ、ある速度又は約 3フィート/分でePTFEウェブを含浸浴の中に通した。均一性を保証するた め、この分散系を絶えず攪拌した。含浸したウェブは、溶媒の全て又は殆どを除 去するために直ちに加熱オーブンを通過させ、ロール上に回収した。 このプリプレグの数層を銅箔の間に配置し、真空を利用した液圧プレスで20 0℃の温度で90分間にわたって200psiでプレスし加圧下に冷却した。得 られた誘電体は、銅に対する良好な接着性を示した。 例8 MEK中のプリマセットPT−30(PMN P-88-1591)の57.5重量%溶液 の3413g、MEK中のRSL1462の76.8重量%溶液の2456g、 MEK中のBC−58(グレートレークス社)の53.2重量%溶液の1495 g、MEK中のビスフェノールA(アルドリッチ社)の23.9重量%溶液の2 00g、71.5gのイルガノックス1010、ミネラルスピリット中のMn HEX−CEM(OMG社)の0.6重量%溶液の3.21g、及び2.40k gのMEKを加えることによって接着剤ワニスを調製した。 別な容器の中に、上記の接着剤ワニスの1328gを、42.3ポンドのME K、6.40gのファーネスブラック(ニュージャージ州のリッジフィールドパ ークにあるデグッサ社より入手の Special Schwarz 100)、及び1860.9g のSiO2(SO−E2)と共に加えた。この混合物を含浸浴に注ぎ入れ、ある 速度又は約3フィート/分でePTFEウェブを含浸浴の中を通した。均一性を 保証するため、この分散系を絶えず攪拌した。含浸したウェブは、溶媒の全て又 は殆どを除去するため直ちに加熱オーブンを通過させ、ロール上に回収した。 このプリプレグの数層を銅箔の間に配置し、真空を利用した液圧プレスで22 0℃の温度で90分間にわたって200psiでプレスし加圧下に冷却した。得 られた誘電体は、銅に対する良好な接着性を示した。 本発明を、特定の態様について説明したが、当業者には、以上の説明と添付図 面に照らして多くの変化や変更があり得ることは明白である。したがって、本発 明は、特許請求の範囲の思想と範囲の中に収まる全ての変更や変化を包含するも のである。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FI,FR,GB,GR,IE,IT,L U,MC,NL,PT,SE),AL,AM,AT,A U,AZ,BA,BB,BG,BR,BY,CA,CH ,CN,CU,CZ,DE,DK,EE,ES,FI, GB,GE,GH,HU,IL,IS,JP,KE,K G,KP,KR,KZ,LC,LK,LR,LS,LT ,LU,LV,MD,MG,MK,MN,MW,MX, NO,NZ,PL,PT,RO,RU,SD,SE,S G,SI,SK,SL,TJ,TM,TR,TT,UA ,UG,UZ,VN,YU,ZW (72)発明者 シルベスター,マーク エフ. アメリカ合衆国,ウイスコンシン 54703, ユー クレイル,リバービュー ドライブ 3320

Claims (1)

  1. 【特許請求の範囲】 1.ダイの1つの表面をパッケージに接続し、 ダイをパッケージに接続したことによって生じる曲げモーメントと反対の曲げ モーメントを発生するように選択されたサイズ、形状、及び熱膨張率(CTE) を有する構造部材に、ダイの相対する表面を接続する、 各工程を含む、電子アセンブリの製造においてひずみとダイ応力をできるだけ 抑える方法。 2.1つの表面を接続する工程が、ダイの1つの表面をパッケージに接着によ って結合させることを含む請求項1に記載の方法。 3.相対する表面を接続する工程が、中央開口部がダイの周りに位置してダイ キャビティを画定するように、中央開口部を有する束縛リングをパッケージに結 合させ、ダイの上で構造部材を束縛リングに結合させ、ダイキャビティの中に接 着剤を注入し、ダイの少なくとも相対する表面間で、それぞれ構造部材とパッケ ージに対して接着結合を提供することを含む請求項2に記載の方法。 4.注入される接着剤の入口として、構造部材とパッケージの少なくとも一方 に少なくとも1つの開口部を形成することをさらに含む請求項3に記載の方法。 5.キャビティを接着剤で実質的に満たすことをさらに含む請求項3に記載の 方法。 6.束縛リングを基材に接続する工程をさらに含み、構造部材が、ダイの上で 束縛リングに接続されるリッドである請求項1に記載の方法。 7.構造部材とパッケージが実質的に同じ熱膨張率を有する請求項1に記載の 方法。 8.相対する表面を接続する工程が、ダイと構造部材の相対する表面の間に接 着剤を施すことを含む請求項1に記載の方法。 9.接着剤が熱伝導性接着剤である請求項8に記載の方法。 10.集積回路ダイの第1表面とパッケージの第1表面の間に機械的・電気的 接続を形成し、そのダイの第1表面とパッケージの第1表面は第1空隙を形成し 、 ダイを囲むパッケージの上にエンクロージャを形成し、そのエンクロージャは 、ダイの第2表面とリッドの内側表面の間に第2空隙を画定するリッドを備え、 エンクロージャの中に接着剤を注入して第1と第2の空隙を満たし、 接着剤を硬化させ、それによって、ダイをリッドとパッケージの双方に結合さ せる、 各工程を含む、ダイ/パッケージのシステムの組立方法。 11.機械的・電気的接続を形成する工程が、ダイとパッケージの間にハンダ ボールを配置し、そのハンダボールを加熱して材料の流れを生じさせることを含 む請求項10に記載の方法。 12.エンクロージャを作成する工程が、束縛リングの第1表面をパッケージ の第1表面に取り付け、その束縛リングはダイを受け入れる中央開口部を有し、 リッドの第1表面を、ダイの上で束縛リングの第2表面に取り付けることを含む 請求項10に記載の方法。 13.パッケージとリッドの少なくとも一方に少なくとも1つの開口部を形成 することをさらに含み、接着剤を注入する工程が、その少なくとも1つの開口部 を通してエンクロージャの中に接着剤を注入することを含む請求項10に記載の 方法。 14.少なくとも1つの開口部が、ダイの1つの面にほぼ平行に延びる細長い スロットであり、接着剤を注入する工程が、細長いス ロットの中に接着剤アプリケーターを通し、そのアプリケーターを第1空隙に近 づけ、細長いスロットにそってアプリケーターを動かすと同時に接着剤を第1空 隙に注入し、アプリケータ−を動かして第2空隙に近づけ、細長いスロットにそ ってアプリケーターを動かすと同時に接着剤を第2空隙に注入することを含む請 求項13に記載の方法。 15.束縛リングを取り付け且つリッドを取り付ける工程が、パッケージと束 縛リングの間に接着剤を配置し、束縛リングとリッドの間に接着剤を配置するこ とを含む請求項12に記載の方法。 16.補強材をパッケージに結合させ、チップとパッケージの間に電気接続を 形成することによってパッケージ上にチップを装着し、チップの下側表面とパッ ケージの相対する表面が第1スペースを形成し、 チップの上の補強リングにリッドを結合させ、チップの上側表面とリッドの内 側表面が第2スペースを形成し、 パッケージとリッドの一方に少なくとも1つの開口部を形成し、パッケージの 外側と、第1と第2のスペースの間に流体の連絡を確立し、 開口部を通して接着剤を注入し、第1と第2のスペースを満たし・それによっ て・チップをリッドとパッケージに結合させる、 各工程を含む、パッケージ内でマイクロチップを封入する方法。 17.開口部を形成する工程が、リッドに開口部を形成することを含む請求項 16に記載の方法。 18.開口部を形成する工程が、パッケージに開口部を形成することを含む請 求項16に記載の方法。 19.リッドと束縛リングがチップ装着キャビティを画定し、接着剤を注入す る工程が、キャビティを接着剤で満たすことを含む請 求項16に記載の方法。 20.チップを装着する工程が、補強材をパッケージに結合させる工程の前に 行われる請求項16に記載の方法。 21.チップを装着する工程が、補強材をパッケージに結合させる工程の後に 行われる請求項16に記載の方法。 22.第1と第2の相対する平坦な表面を有するダイと、ダイの第1表面に接 続されるパッケージを備えた電子アセンブリの製造における、ひずみとダイ応力 をできるだけ抑えるための装置であって、 ダイの第2表面に接続される構造部材であって、ダイをパッケージに接続した ことによって生じる曲げモーメントと反対の曲げモーメントを発生するように選 択されたサイズ、形状、及び熱膨張率(CTE)を有する構造部材、 を備えた装置。 23.パッケージが束縛リングを備え、構造部材が、ダイの上で束縛リングに 接続されるリッドである請求項22に記載の装置。 24.パッケージとダイが相異なる熱膨張率(CTE)を有し、パッケージと リッドが実質的に同じ熱膨張率を有する請求項23に記載の装置。 25.パッケージとリッドの熱膨張率が相互に±20%以内である請求項24 に記載の装置。 26.束縛リング、パッケージ、及びリッドが、ダイ装着キャビティを画定す る請求項23に記載の装置。 27.リッドとパッケージの一方に形成された開口部をさらに備えた請求項2 6に記載の装置。 28.リッドとダイの間、及びダイとパッケージの間に配置された、開口部を 通してキャビティの中に注入され得る接着剤をさらに 備え、それによって、硬化の後、ダイをリッドとパッケージの双方に結合させた ことをさらに含む請求項27に記載の装置。 29.開口部が、リッドに形成され、ダイの端の上に位置する細長いスロット である請求項27に記載の装置。
JP10521460A 1996-11-08 1997-10-22 電子アセンブリの製造においてひずみとダイ応力をできるだけ抑える方法 Pending JP2000503487A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/752,494 US5868887A (en) 1996-11-08 1996-11-08 Method for minimizing warp and die stress in the production of an electronic assembly
US08/752,494 1996-11-08
PCT/US1997/019100 WO1998020551A1 (en) 1996-11-08 1997-10-22 Method for minimizing warp and die stress in the production of an electronic assembly

Publications (1)

Publication Number Publication Date
JP2000503487A true JP2000503487A (ja) 2000-03-21

Family

ID=25026549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10521460A Pending JP2000503487A (ja) 1996-11-08 1997-10-22 電子アセンブリの製造においてひずみとダイ応力をできるだけ抑える方法

Country Status (4)

Country Link
US (2) US5868887A (ja)
JP (1) JP2000503487A (ja)
AU (1) AU4994397A (ja)
WO (1) WO1998020551A1 (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5888630A (en) * 1996-11-08 1999-03-30 W. L. Gore & Associates, Inc. Apparatus and method for unit area composition control to minimize warp in an integrated circuit chip package assembly
US6507116B1 (en) 1997-04-24 2003-01-14 International Business Machines Corporation Electronic package and method of forming
US6495083B2 (en) 1997-10-29 2002-12-17 Hestia Technologies, Inc. Method of underfilling an integrated circuit chip
US6324069B1 (en) 1997-10-29 2001-11-27 Hestia Technologies, Inc. Chip package with molded underfill
US6054008A (en) * 1998-01-22 2000-04-25 International Business Machines Corporation Process for adhesively attaching a temporary lid to a microelectronic package
FR2781924B1 (fr) * 1998-07-30 2002-11-29 St Microelectronics Sa Procede de montage de circuits integres
US6224936B1 (en) 1998-10-07 2001-05-01 Micron Technology, Inc. Method for reducing warpage during application and curing of encapsulant materials on a printed circuit board
JP3395164B2 (ja) * 1998-11-05 2003-04-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体装置
JP3592172B2 (ja) 1999-01-27 2004-11-24 キヤノン株式会社 インクジェット記録ヘッドの製造方法、該製法によって製造されたインクジェット記録ヘッド及び該インクジェット記録ヘッドを搭載したインクジェット記録装置
US6355199B1 (en) * 1999-02-12 2002-03-12 St. Assembly Test Services Pte Ltd Method of molding flexible circuit with molded stiffener
US6206272B1 (en) 1999-04-08 2001-03-27 Intel Corporation Alignment weight for floating field pin design
JP3708755B2 (ja) * 1999-06-08 2005-10-19 Towa株式会社 樹脂封止方法及び樹脂封止装置
US6320754B1 (en) * 1999-08-06 2001-11-20 Agilent Technologies, Inc. Apparatus for the reduction of interfacial stress caused by differential thermal expansion in an integrated circuit package
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
US6309908B1 (en) 1999-12-21 2001-10-30 Motorola, Inc. Package for an electronic component and a method of making it
US6528179B1 (en) 2000-02-14 2003-03-04 International Business Machines Corporation Reduction of chip carrier flexing during thermal cycling
US6346750B1 (en) 2000-04-28 2002-02-12 Micron Technology, Inc. Resistance-reducing conductive adhesives for attachment of electronic components
US6635209B2 (en) * 2000-12-15 2003-10-21 Siliconware Precision Industries Co., Ltd. Method of encapsulating a substrate-based package assembly without causing mold flash
US6711947B2 (en) * 2001-06-13 2004-03-30 Rem Scientific Enterprises, Inc. Conductive fluid logging sensor and method
US6759266B1 (en) * 2001-09-04 2004-07-06 Amkor Technology, Inc. Quick sealing glass-lidded package fabrication method
US6884522B2 (en) * 2002-04-17 2005-04-26 Ceramics Process Systems Corp. Metal matrix composite structure and method
US7141310B2 (en) * 2002-04-17 2006-11-28 Ceramics Process Systems Corporation Metal matrix composite structure and method
JP2003347741A (ja) 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
US7172927B2 (en) * 2003-12-18 2007-02-06 Freescale Semiconductor, Inc. Warpage control of array packaging
TWI256095B (en) * 2004-03-11 2006-06-01 Siliconware Precision Industries Co Ltd Wafer level semiconductor package with build-up layer and process for fabricating the same
JP4588502B2 (ja) * 2005-03-17 2010-12-01 富士通株式会社 プリント配線基板設計支援装置、プリント配線基板設計支援方法、及びプリント配線基板設計支援プログラム
US20060270106A1 (en) * 2005-05-31 2006-11-30 Tz-Cheng Chiu System and method for polymer encapsulated solder lid attach
US7195145B2 (en) * 2005-07-13 2007-03-27 Motorola, Inc. Electrical circuit apparatus and method for assembling same
US7964444B2 (en) * 2007-02-15 2011-06-21 International Business Machines Corporation Method and apparatus for manufacturing electronic integrated circuit chip
US9861234B2 (en) * 2007-02-15 2018-01-09 Illinois Tool Works, Inc. Oil reclamation device and process
KR101142881B1 (ko) * 2007-03-07 2012-05-10 후지쯔 가부시끼가이샤 해석 장치, 해석 방법 및 해석 프로그램을 기록한 컴퓨터로 판독가능한 기록 매체
US8004072B2 (en) * 2008-10-15 2011-08-23 Qimonda Ag Packaging systems and methods
US9417013B2 (en) * 2010-11-12 2016-08-16 Toyota Motor Engineering & Manufacturing North America, Inc. Heat transfer systems including heat conducting composite materials
CN103681557B (zh) 2012-09-11 2017-12-22 恩智浦美国有限公司 半导体器件及其组装方法
US20140239569A1 (en) 2013-02-26 2014-08-28 International Business Machines Corporation Universal clamping fixture to maintain laminate flatness during chip join
CN104327772B (zh) * 2013-07-22 2016-10-26 北京京东方光电科技有限公司 封框胶组合物及其制备方法、液晶面板
US9953844B2 (en) * 2014-06-09 2018-04-24 Mitsubishi Electric Corporation Manufacturing method of semiconductor package
US9613915B2 (en) 2014-12-02 2017-04-04 International Business Machines Corporation Reduced-warpage laminate structure
US9892935B2 (en) 2015-05-28 2018-02-13 International Business Machines Corporation Limiting electronic package warpage with semiconductor chip lid and lid-ring
DE112016003739T5 (de) * 2015-08-17 2018-04-26 Nlight, Inc. Wärmespreizer mit optimiertem Wärmeausdehnungskoeffizienten und/oder Wärmeübergang
US20180068843A1 (en) 2016-09-07 2018-03-08 Raytheon Company Wafer stacking to form a multi-wafer-bonded structure
US10300649B2 (en) 2017-08-29 2019-05-28 Raytheon Company Enhancing die flatness
US10847569B2 (en) 2019-02-26 2020-11-24 Raytheon Company Wafer level shim processing
US11388826B2 (en) 2020-09-25 2022-07-12 Apple Inc. Surface modifications for enhanced adhesion between components

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2960641A (en) * 1958-06-23 1960-11-15 Sylvania Electric Prod Hermetically sealed semiconductor device and manufacture thereof
US3374536A (en) * 1964-10-29 1968-03-26 Sprague Electric Co Incapsulation of electrical units
US3469148A (en) * 1967-11-08 1969-09-23 Gen Motors Corp Protectively covered hybrid microcircuits
US3585272A (en) * 1969-10-01 1971-06-15 Fairchild Camera Instr Co Semiconductor package of alumina and aluminum
SE392582B (sv) * 1970-05-21 1977-04-04 Gore & Ass Forfarande vid framstellning av ett porost material, genom expandering och streckning av en tetrafluoretenpolymer framstelld i ett pastabildande strengsprutningsforfarande
US4482516A (en) * 1982-09-10 1984-11-13 W. L. Gore & Associates, Inc. Process for producing a high strength porous polytetrafluoroethylene product having a coarse microstructure
DE3581293D1 (de) * 1984-02-09 1991-02-21 Toyota Motor Co Ltd Verfahren zur herstellung von ultrafeinen keramikpartikeln.
US4704626A (en) * 1985-07-08 1987-11-03 Olin Corporation Graded sealing systems for semiconductor package
US4888247A (en) * 1986-08-27 1989-12-19 General Electric Company Low-thermal-expansion, heat conducting laminates having layers of metal and reinforced polymer matrix composite
US4897508A (en) * 1988-02-10 1990-01-30 Olin Corporation Metal electronic package
US4985296A (en) * 1989-03-16 1991-01-15 W. L. Gore & Associates, Inc. Polytetrafluoroethylene film
US5065227A (en) * 1990-06-04 1991-11-12 International Business Machines Corporation Integrated circuit packaging using flexible substrate
GB2276977B (en) * 1992-12-08 1996-09-18 Hughes Aircraft Co Thermal matched ic chip assembly and fabrication method
US5386339A (en) * 1993-07-29 1995-01-31 Hughes Aircraft Company Monolithic microelectronic circuit package including low-temperature-cofired-ceramic (LTCC) tape dielectric structure and in-situ heat sink
US5545473A (en) * 1994-02-14 1996-08-13 W. L. Gore & Associates, Inc. Thermally conductive interface
US5528457A (en) * 1994-12-21 1996-06-18 Gennum Corporation Method and structure for balancing encapsulation stresses in a hybrid circuit assembly

Also Published As

Publication number Publication date
US5868887A (en) 1999-02-09
WO1998020551A1 (en) 1998-05-14
AU4994397A (en) 1998-05-29
US6027590A (en) 2000-02-22

Similar Documents

Publication Publication Date Title
JP2000503487A (ja) 電子アセンブリの製造においてひずみとダイ応力をできるだけ抑える方法
JP2000505246A (ja) 平面の熱膨張率の勾配を設計することによりパッケージの信頼性を高める方法
JP2000503488A (ja) 面内の熱膨張率勾配を有するパッケージリッドを用いてパッケージの信頼性を高める方法
JP2000505247A (ja) 面内の熱膨張率勾配を有するパッケージのリッドを用いてパッケージの信頼性を高める方法
JP2000505245A (ja) 電子アセンブリの製造におけるひずみをできるだけ抑える方法
US6014317A (en) Chip package mounting structure for controlling warp of electronic assemblies due to thermal expansion effects
US6011697A (en) Constraining ring for use in electronic packaging
US6143401A (en) Electronic chip package
US5879787A (en) Method and apparatus for improving wireability in chip modules
US11168234B2 (en) Enhanced adhesive materials and processes for 3D applications
JP2000505244A (ja) ブラインドマイクロヴァイアの電気抵抗を改善するための多周波数処理
JP2001525120A (ja) ブラインドおよびスルーの両マイクロ―ヴァイアの入口の品質を向上するために吸光コーティングを用いる方法
JP2000505248A (ja) マイクロヴァイア形成のために大容積密度物質の除去を必要とするモジュールを効率的に製造するための逐次レーザ処理の方法
JP2002513509A (ja) 直径ばらつきと共に出口ヴァイア再デポジットを制御するために吸光コーティングおよび消滅性銅を用いる方法
JP2000503489A (ja) 熱膨張率をコントロールするための銅層に形成された可変的穿孔密度の使用
WO1998020532A1 (en) Method and apparatus for coining solder balls on an electrical circuit package
WO1998020546A1 (en) High tolerance cavities in chip packages
WO1998020545A1 (en) Method for manufacturing high tolerance cavities in chip packages