JP2000357713A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000357713A JP2000357713A JP16926599A JP16926599A JP2000357713A JP 2000357713 A JP2000357713 A JP 2000357713A JP 16926599 A JP16926599 A JP 16926599A JP 16926599 A JP16926599 A JP 16926599A JP 2000357713 A JP2000357713 A JP 2000357713A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor element
- insulating resin
- electrode
- joined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 フリップチップ実装において、半導体素子と
被接合基板との間隙に絶縁性樹脂を注入した際、確実に
半導体素子の四辺の各端部に樹脂フィレットが形成され
ず不均一となり、また樹脂注入の際、その絶縁性樹脂中
にボイドが発生し、半導体製品の信頼性が低下するとい
う課題があった。 【解決手段】 半導体素子１の表面領域上にたるみ部を
有した絶縁性樹脂７が形成された半導体素子１のその面
を下にして、被接合基板５の表面上の電極６に対向させ
て位置合わせし、半導体素子１を被接合基板５に対して
押圧して、半導体素子１上の突起電極２と被接合基板５
上の電極６とを直接に接続する。これにより、絶縁性樹
脂７が外方に広がり、効果的に端部には樹脂フィレット
を形成し、また樹脂中へのボイドの発生を防止して半導
体素子１と被接合基板５との間隙を絶縁性樹脂７で封止
することができる。
被接合基板との間隙に絶縁性樹脂を注入した際、確実に
半導体素子の四辺の各端部に樹脂フィレットが形成され
ず不均一となり、また樹脂注入の際、その絶縁性樹脂中
にボイドが発生し、半導体製品の信頼性が低下するとい
う課題があった。 【解決手段】 半導体素子１の表面領域上にたるみ部を
有した絶縁性樹脂７が形成された半導体素子１のその面
を下にして、被接合基板５の表面上の電極６に対向させ
て位置合わせし、半導体素子１を被接合基板５に対して
押圧して、半導体素子１上の突起電極２と被接合基板５
上の電極６とを直接に接続する。これにより、絶縁性樹
脂７が外方に広がり、効果的に端部には樹脂フィレット
を形成し、また樹脂中へのボイドの発生を防止して半導
体素子１と被接合基板５との間隙を絶縁性樹脂７で封止
することができる。
Description
【０００１】
【発明の属する技術分野】本発明はフリップチップ実装
工法を用いて、半導体素子を基板等の被接合体にバンプ
実装する半導体装置の製造方法に関するものであり、特
に半導体素子と基板等の被接合体との間に封止樹脂を効
果的に介在させる半導体装置の製造方法に関するもので
ある。
工法を用いて、半導体素子を基板等の被接合体にバンプ
実装する半導体装置の製造方法に関するものであり、特
に半導体素子と基板等の被接合体との間に封止樹脂を効
果的に介在させる半導体装置の製造方法に関するもので
ある。
【０００２】
【従来の技術】近年、樹脂基板、セラミック基板等の半
導体キャリアや半導体素子、またはプリント基板等のマ
ザーボードヘのチップ実装技術として、主とする半導体
素子をフリップチップ実装する工法が盛んに開発されて
いる。
導体キャリアや半導体素子、またはプリント基板等のマ
ザーボードヘのチップ実装技術として、主とする半導体
素子をフリップチップ実装する工法が盛んに開発されて
いる。
【０００３】以下、従来のフリップチップ実装工法を用
いた半導体装置の製造方法について図面を参照しながら
説明する。図９〜図１７は従来の半導体装置の製造方法
を示す各工程ごとの断面図である。
いた半導体装置の製造方法について図面を参照しながら
説明する。図９〜図１７は従来の半導体装置の製造方法
を示す各工程ごとの断面図である。
【０００４】まず図９に示すように、フリップチップし
ようとする半導体素子１を用意する。そしてこの半導体
素子１には、その主面の例えば周辺部に電極パッド（図
示せず）が形成されているものである。
ようとする半導体素子１を用意する。そしてこの半導体
素子１には、その主面の例えば周辺部に電極パッド（図
示せず）が形成されているものである。
【０００５】次に図１０に示すように、半導体素子１上
の複数の電極パッド上にワイヤーボンド法により複数の
突起電極２（バンプ）を形成する。
の複数の電極パッド上にワイヤーボンド法により複数の
突起電極２（バンプ）を形成する。
【０００６】次に図１１に示すように、半導体素子１上
の各電極パッド上に形成された突起電極２の頭頂部の高
さを一定にそろえるためにバンプレベリングを行う。こ
のレベリングでは、平坦板治具を用いた加圧によるレベ
リングを行う。この時点で突起電極２の高さは、概ね５
０［μｍ］にレベリング調整されている。
の各電極パッド上に形成された突起電極２の頭頂部の高
さを一定にそろえるためにバンプレベリングを行う。こ
のレベリングでは、平坦板治具を用いた加圧によるレベ
リングを行う。この時点で突起電極２の高さは、概ね５
０［μｍ］にレベリング調整されている。
【０００７】次に図１２に示すように、半導体素子１の
レベリングされた突起電極２の面を下にして、導電性接
着剤３が形成されたディスク基板４に対して押圧し、そ
して引き上げ、突起電極２の先端部に導電性接着剤３を
形成する。ここでディスク基板４上の導伝性接着剤３は
回転ディスクとブレードにより撹拌され、表面状態が均
一な状態に維持されているものである。
レベリングされた突起電極２の面を下にして、導電性接
着剤３が形成されたディスク基板４に対して押圧し、そ
して引き上げ、突起電極２の先端部に導電性接着剤３を
形成する。ここでディスク基板４上の導伝性接着剤３は
回転ディスクとブレードにより撹拌され、表面状態が均
一な状態に維持されているものである。
【０００８】図１３は半導体素子１上の各突起電極２上
に導電性接着剤３が形成された状態を示している。そし
て導電性接着剤３は突起電極２の先端部のみに形成され
ているものである。
に導電性接着剤３が形成された状態を示している。そし
て導電性接着剤３は突起電極２の先端部のみに形成され
ているものである。
【０００９】そして図１４に示すように、各突起電極２
上に導電性接着剤３が形成された半導体素子１のその面
を下にして、被接合基板５の表面上の電極６に対向させ
て位置合わせする。
上に導電性接着剤３が形成された半導体素子１のその面
を下にして、被接合基板５の表面上の電極６に対向させ
て位置合わせする。
【００１０】そして図１５に示すように、位置合わせ後
の半導体素子１と被接合基板５とを対向させ、突起電極
２およびその先端に形成された導電性接着剤３と被接合
基板５の表面の電極６とを押圧して接続する。この時点
で被接合基板５の電極６と半導体素子１の突起電極２が
接続するとともに、突起電極２の先端部に形成された導
電性接着剤３と電極６とが接続する。
の半導体素子１と被接合基板５とを対向させ、突起電極
２およびその先端に形成された導電性接着剤３と被接合
基板５の表面の電極６とを押圧して接続する。この時点
で被接合基板５の電極６と半導体素子１の突起電極２が
接続するとともに、突起電極２の先端部に形成された導
電性接着剤３と電極６とが接続する。
【００１１】そして図１６に示すように、表面の電極６
とその主面の突起電極２が接続された半導体素子１と被
接合基板５との間隙に封止樹脂である絶縁性樹脂７をシ
リンジ８（注入封）により注入し、封止する。
とその主面の突起電極２が接続された半導体素子１と被
接合基板５との間隙に封止樹脂である絶縁性樹脂７をシ
リンジ８（注入封）により注入し、封止する。
【００１２】そして図１７に示すように、半導体素子１
上の突起電極２が導電性接着剤３を介して、被接合基板
５の電極６と接続され、間隙が絶縁性樹脂７で封止さ
れ、フリップチップ実装された半導体装置を得ることが
できる。
上の突起電極２が導電性接着剤３を介して、被接合基板
５の電極６と接続され、間隙が絶縁性樹脂７で封止さ
れ、フリップチップ実装された半導体装置を得ることが
できる。
【００１３】
【発明が解決しようとする課題】しかしながら前記従来
の半導体装置の製造方法では、半導体素子と被接合基板
との間隙に絶縁性樹脂を注入により封止しているが、シ
リンジによる注入では、半導体素子の端部と被接合基板
との面とに形成される樹脂フィレットの形状に均一性が
なく、場合によっては、効果的に半導体素子の四辺の各
端部に樹脂フィレットが形成されないという問題があ
り、この樹脂フィレット形状の不均一性により、偏在的
な樹脂応力等の発生により、半導体製品の信頼性が低下
するという課題があった。さらに樹脂注入の際、その絶
縁性樹脂中に気泡が介在する、いわゆるボイドが発生す
る恐れがあり、ボイドにより半導体製品の信頼性が低下
するという課題もあった。
の半導体装置の製造方法では、半導体素子と被接合基板
との間隙に絶縁性樹脂を注入により封止しているが、シ
リンジによる注入では、半導体素子の端部と被接合基板
との面とに形成される樹脂フィレットの形状に均一性が
なく、場合によっては、効果的に半導体素子の四辺の各
端部に樹脂フィレットが形成されないという問題があ
り、この樹脂フィレット形状の不均一性により、偏在的
な樹脂応力等の発生により、半導体製品の信頼性が低下
するという課題があった。さらに樹脂注入の際、その絶
縁性樹脂中に気泡が介在する、いわゆるボイドが発生す
る恐れがあり、ボイドにより半導体製品の信頼性が低下
するという課題もあった。
【００１４】本発明は前記従来の課題を解決するもので
あり、半導体素子／被接合基板間の樹脂フィレットを確
実に形成し、かつ間隙に封止した絶縁性樹脂中へのボイ
ドの発生を防止した半導体装置の製造方法を提供するこ
とを目的とする。
あり、半導体素子／被接合基板間の樹脂フィレットを確
実に形成し、かつ間隙に封止した絶縁性樹脂中へのボイ
ドの発生を防止した半導体装置の製造方法を提供するこ
とを目的とする。
【００１５】
【課題を解決するための手段】前記従来の課題を解決す
るために本発明の半導体装置の製造方法は以下のような
構成を有している。すなわち、半導体素子の電極パッド
上に突起電極を形成する工程と、前記半導体素子の前記
突起電極が形成された面を絶縁性樹脂層が形成された基
板に対して押圧し、引き上げることにより前記半導体素
子の前記突起電極が形成された面に対して絶縁性樹脂を
形成する工程と、前記半導体素子の前記絶縁性樹脂が形
成された面と被接合基板の電極が形成された面とを対向
させ、前記絶縁性樹脂を前記被接合基板に接触させて押
圧し、前記半導体素子上の前記突起電極と前記被接合基
板上の電極とを押圧接続する工程とよりなる半導体装置
の製造方法である。
るために本発明の半導体装置の製造方法は以下のような
構成を有している。すなわち、半導体素子の電極パッド
上に突起電極を形成する工程と、前記半導体素子の前記
突起電極が形成された面を絶縁性樹脂層が形成された基
板に対して押圧し、引き上げることにより前記半導体素
子の前記突起電極が形成された面に対して絶縁性樹脂を
形成する工程と、前記半導体素子の前記絶縁性樹脂が形
成された面と被接合基板の電極が形成された面とを対向
させ、前記絶縁性樹脂を前記被接合基板に接触させて押
圧し、前記半導体素子上の前記突起電極と前記被接合基
板上の電極とを押圧接続する工程とよりなる半導体装置
の製造方法である。
【００１６】また、半導体素子の電極パッド上に突起電
極を形成する工程と、前記半導体素子の前記突起電極が
形成された面を絶縁性樹脂層が形成された基板に対して
押圧し、引き上げることにより前記半導体素子の前記突
起電極が形成された面に対して、その領域の中央部領域
が下方に樹脂たるみを有するように絶縁性樹脂を形成す
る工程と、前記半導体素子の前記絶縁性樹脂が形成され
た面と被接合基板の電極が形成された面とを対向させて
押圧する際、前記絶縁性樹脂の前記たるんだ絶縁性樹脂
を前記被接合基板の中央部領域に接触させ、前記絶縁性
樹脂を外方に広げるとともに、前記半導体素子上の前記
突起電極と前記被接合基板上の電極とを接続する工程と
よりなる半導体装置の製造方法である。
極を形成する工程と、前記半導体素子の前記突起電極が
形成された面を絶縁性樹脂層が形成された基板に対して
押圧し、引き上げることにより前記半導体素子の前記突
起電極が形成された面に対して、その領域の中央部領域
が下方に樹脂たるみを有するように絶縁性樹脂を形成す
る工程と、前記半導体素子の前記絶縁性樹脂が形成され
た面と被接合基板の電極が形成された面とを対向させて
押圧する際、前記絶縁性樹脂の前記たるんだ絶縁性樹脂
を前記被接合基板の中央部領域に接触させ、前記絶縁性
樹脂を外方に広げるとともに、前記半導体素子上の前記
突起電極と前記被接合基板上の電極とを接続する工程と
よりなる半導体装置の製造方法である。
【００１７】具体的には、半導体素子の電極パッド上に
突起電極を形成する工程の後に、形成した前記突起電極
の各頭頂部の高さを均一にそろえるために加圧によるレ
ベリング工程を付加する半導体装置の製造方法である。
突起電極を形成する工程の後に、形成した前記突起電極
の各頭頂部の高さを均一にそろえるために加圧によるレ
ベリング工程を付加する半導体装置の製造方法である。
【００１８】また、被接合基板は底面に複数のランド電
極が形成され、そのランド電極と電気的に接続した電極
をその表面に有する絶縁性の半導体キャリアである半導
体装置の製造方法である。
極が形成され、そのランド電極と電気的に接続した電極
をその表面に有する絶縁性の半導体キャリアである半導
体装置の製造方法である。
【００１９】また、被接合基板は第２の半導体素子であ
る半導体装置の製造方法である。また、被接合基板はプ
リント基板等のマザー実装基板である半導体装置の製造
方法である。
る半導体装置の製造方法である。また、被接合基板はプ
リント基板等のマザー実装基板である半導体装置の製造
方法である。
【００２０】また、半導体素子の絶縁性樹脂が形成され
た面と被接合基板の電極が形成された面とを対向させて
押圧し、前記絶縁性樹脂のたるんだ絶縁性樹脂を前記被
接合基板の中央部領域に接触させ、前記絶縁性樹脂を外
方に広げるとともに、前記半導体素子上の突起電極と前
記被接合基板上の電極とを接続する工程では、前記半導
体素子または前記被接合基板のいずれかを左右にに移動
させ、確実に前記半導体素子上の突起電極と前記被接合
基板上の電極との間の絶縁性樹脂を排除して、前記半導
体素子上の突起電極と前記被接合基板上の電極とを直接
に接続する半導体装置の製造方法である。
た面と被接合基板の電極が形成された面とを対向させて
押圧し、前記絶縁性樹脂のたるんだ絶縁性樹脂を前記被
接合基板の中央部領域に接触させ、前記絶縁性樹脂を外
方に広げるとともに、前記半導体素子上の突起電極と前
記被接合基板上の電極とを接続する工程では、前記半導
体素子または前記被接合基板のいずれかを左右にに移動
させ、確実に前記半導体素子上の突起電極と前記被接合
基板上の電極との間の絶縁性樹脂を排除して、前記半導
体素子上の突起電極と前記被接合基板上の電極とを直接
に接続する半導体装置の製造方法である。
【００２１】また、半導体素子の絶縁性樹脂が形成され
た面と被接合基板の電極が形成された面とを対向させて
押圧し、前記絶縁性樹脂のたるんだ絶縁性樹脂を前記被
接合基板の中央部領域に接触させ、前記絶縁性樹脂を外
方に広げるとともに、前記半導体素子上の突起電極と前
記被接合基板上の電極とを接続する工程では、前記押圧
により前記半導体素子上に形成した突起電極の各頭頂部
の高さを均一にそろえるために加圧によるレベリングが
同時に行われる半導体装置の製造方法である。
た面と被接合基板の電極が形成された面とを対向させて
押圧し、前記絶縁性樹脂のたるんだ絶縁性樹脂を前記被
接合基板の中央部領域に接触させ、前記絶縁性樹脂を外
方に広げるとともに、前記半導体素子上の突起電極と前
記被接合基板上の電極とを接続する工程では、前記押圧
により前記半導体素子上に形成した突起電極の各頭頂部
の高さを均一にそろえるために加圧によるレベリングが
同時に行われる半導体装置の製造方法である。
【００２２】さらに、半導体素子の絶縁性樹脂が形成さ
れた面と被接合基板の電極が形成された面とを対向させ
て押圧し、前記絶縁性樹脂のたるんだ絶縁性樹脂を前記
被接合基板の中央部領域に接触させ、前記絶縁性樹脂を
外方に広げるとともに、前記半導体素子上の突起電極と
前記被接合基板上の電極とを接続する工程の後には、前
記絶縁性樹脂を硬化させる半導体装置の製造方法であ
る。
れた面と被接合基板の電極が形成された面とを対向させ
て押圧し、前記絶縁性樹脂のたるんだ絶縁性樹脂を前記
被接合基板の中央部領域に接触させ、前記絶縁性樹脂を
外方に広げるとともに、前記半導体素子上の突起電極と
前記被接合基板上の電極とを接続する工程の後には、前
記絶縁性樹脂を硬化させる半導体装置の製造方法であ
る。
【００２３】前記構成の通り、本発明の半導体装置の製
造方法は、半導体素子の絶縁性樹脂が形成された面と被
接合基板の電極が形成された面とを対向させて接触させ
て押圧し、半導体素子上の突起電極と被接合基板上の電
極とを接続する工程、特に、絶縁性樹脂のたるんだ絶縁
性樹脂を被接合基板の中央部領域に接触させ、絶縁性樹
脂を外方に広げるとともに、半導体素子上の突起電極と
被接合基板上の電極とを接続することにより、絶縁性樹
脂が外方に広がり、気泡の発生が起こることなく、ボイ
ドの発生を防止して半導体素子と被接合基板との間隙を
絶縁性樹脂で封止することができる。そしてこのボイド
防止により、半導体製品の信頼性を維持できるものであ
る。
造方法は、半導体素子の絶縁性樹脂が形成された面と被
接合基板の電極が形成された面とを対向させて接触させ
て押圧し、半導体素子上の突起電極と被接合基板上の電
極とを接続する工程、特に、絶縁性樹脂のたるんだ絶縁
性樹脂を被接合基板の中央部領域に接触させ、絶縁性樹
脂を外方に広げるとともに、半導体素子上の突起電極と
被接合基板上の電極とを接続することにより、絶縁性樹
脂が外方に広がり、気泡の発生が起こることなく、ボイ
ドの発生を防止して半導体素子と被接合基板との間隙を
絶縁性樹脂で封止することができる。そしてこのボイド
防止により、半導体製品の信頼性を維持できるものであ
る。
【００２４】また、本発明の半導体装置の製造方法によ
り、半導体素子の端部と被接合基板表面との間には、確
実に樹脂フィレット部が形成されるものである。これは
半導体素子の表面に形成された絶縁性樹脂が押圧によ
り、外方に押し出され、半導体素子の端部と被接合基板
表面との間で表面張力により自己整合的に、効果的かっ
確実に樹脂フィレット部が形成されるものである。
り、半導体素子の端部と被接合基板表面との間には、確
実に樹脂フィレット部が形成されるものである。これは
半導体素子の表面に形成された絶縁性樹脂が押圧によ
り、外方に押し出され、半導体素子の端部と被接合基板
表面との間で表面張力により自己整合的に、効果的かっ
確実に樹脂フィレット部が形成されるものである。
【００２５】この確実な樹脂フィレット部の存在によ
り、樹脂応力等による半導体製品の信頼性の低下を防止
でき、また半導体素子と被接合基板とのバイメタル原理
による効果を得て、熱応力が直接的に突起電極に印加さ
れ、突起電極と基板電極との電気的接続が破壊するのを
防止できるものである。
り、樹脂応力等による半導体製品の信頼性の低下を防止
でき、また半導体素子と被接合基板とのバイメタル原理
による効果を得て、熱応力が直接的に突起電極に印加さ
れ、突起電極と基板電極との電気的接続が破壊するのを
防止できるものである。
【００２６】
【発明の実施の形態】以下、本発明の半導体装置の製造
方法の一実施形態について、図面を参照しながら説明す
る。
方法の一実施形態について、図面を参照しながら説明す
る。
【００２７】図１〜図８は本実施形態の半導体装置の製
造方法を示す各工程ごとの断面図である。
造方法を示す各工程ごとの断面図である。
【００２８】まず図１に示すように、フリップチップ実
装しようとする半導体素子１を用意する。そしてこの半
導体素子１には、その主面の例えば周辺部に電極パッド
（図示せず）が形成されているものである。もちろん、
電極パッドは半導体素子１の周辺部以外にも、中央部領
域を含む素子領域全面に形成されている場合であっても
よい。また半導体素子１は、ウェハー状態であっても、
個片に分割したチップ状態であってもよい。
装しようとする半導体素子１を用意する。そしてこの半
導体素子１には、その主面の例えば周辺部に電極パッド
（図示せず）が形成されているものである。もちろん、
電極パッドは半導体素子１の周辺部以外にも、中央部領
域を含む素子領域全面に形成されている場合であっても
よい。また半導体素子１は、ウェハー状態であっても、
個片に分割したチップ状態であってもよい。
【００２９】次に図２に示すように、半導体素子１上の
複数の電極パッド上にワイヤーボンド法により複数の突
起電極２（バンプ）を形成する。ここで突起電極２の形
成では、ネイルヘッドボンディングにより、図示するよ
うにスタッドバンプ（ＳＢＢ）と称される上部が下部よ
りも面積的に小さい二段突起電極を形成する。この時点
では突起電極２の高さは、多少の高さバラツキがあるも
のの、概ね５０［μｍ］の高さである。なお、突起電極
２の形成は、ワイヤーボンド法による形成以外、メッキ
法、転写バンプ法により形成してもよい。また突起電極
２の形成は、ウェハー状態の半導体素子１に対して行っ
てもよく、または個片に分割したチップ状態の半導体素
子１に対して行ってもよい。通常、ウェハー状態の半導
体素子１に対して突起電極２を形成した場合は、突起電
極２形成後にダイシングによりチップ状態の半導体素子
１に分割する。
複数の電極パッド上にワイヤーボンド法により複数の突
起電極２（バンプ）を形成する。ここで突起電極２の形
成では、ネイルヘッドボンディングにより、図示するよ
うにスタッドバンプ（ＳＢＢ）と称される上部が下部よ
りも面積的に小さい二段突起電極を形成する。この時点
では突起電極２の高さは、多少の高さバラツキがあるも
のの、概ね５０［μｍ］の高さである。なお、突起電極
２の形成は、ワイヤーボンド法による形成以外、メッキ
法、転写バンプ法により形成してもよい。また突起電極
２の形成は、ウェハー状態の半導体素子１に対して行っ
てもよく、または個片に分割したチップ状態の半導体素
子１に対して行ってもよい。通常、ウェハー状態の半導
体素子１に対して突起電極２を形成した場合は、突起電
極２形成後にダイシングによりチップ状態の半導体素子
１に分割する。
【００３０】次に図３に示すように、半導体素子１に形
成された突起電極２の面を下にして、封止樹脂である絶
縁性樹脂７が形成されたディスク基板９に対して押圧
し、そして引き上げ、突起電極２を含む半導体素子１の
表面領域に絶縁性樹脂７を形成する。この半導体素子１
をディスク基板９に対して押圧する処理は、ディスク基
板９上の絶縁性樹脂７に対して半導体素子１上の突起電
極２を接触させ、絶縁性樹脂７を吸い上げる程度の接触
押圧であり、突起電極２に負荷が印加されないようにす
る。また、ここでディスク基板９上の絶縁性樹脂７は回
転ディスクとブレードにより撹拌され、粘度等の表面状
態を含む樹脂成分が均一な状態に維持されているもので
ある。そして押圧後の半導体素子１の引き上げ速度の調
整と、絶縁性樹脂７自体の表面張力により、半導体素子
１の中央部領域において、その領域の絶縁性樹脂７が下
方にたるみ部を有するように絶縁性樹脂７を形成するも
のである。本実施形態では突起電極２が二段突起である
ため、絶縁性樹脂７を確実に保持でき、その絶縁性樹脂
７を形成した面を下にしても必要以上に樹脂ダレを起こ
すことなく、効果的にたるみ部を形成できる。なお、こ
の樹脂のたるみ部の有無が後工程において本発明の作用
効果を左右する要因となるものである。
成された突起電極２の面を下にして、封止樹脂である絶
縁性樹脂７が形成されたディスク基板９に対して押圧
し、そして引き上げ、突起電極２を含む半導体素子１の
表面領域に絶縁性樹脂７を形成する。この半導体素子１
をディスク基板９に対して押圧する処理は、ディスク基
板９上の絶縁性樹脂７に対して半導体素子１上の突起電
極２を接触させ、絶縁性樹脂７を吸い上げる程度の接触
押圧であり、突起電極２に負荷が印加されないようにす
る。また、ここでディスク基板９上の絶縁性樹脂７は回
転ディスクとブレードにより撹拌され、粘度等の表面状
態を含む樹脂成分が均一な状態に維持されているもので
ある。そして押圧後の半導体素子１の引き上げ速度の調
整と、絶縁性樹脂７自体の表面張力により、半導体素子
１の中央部領域において、その領域の絶縁性樹脂７が下
方にたるみ部を有するように絶縁性樹脂７を形成するも
のである。本実施形態では突起電極２が二段突起である
ため、絶縁性樹脂７を確実に保持でき、その絶縁性樹脂
７を形成した面を下にしても必要以上に樹脂ダレを起こ
すことなく、効果的にたるみ部を形成できる。なお、こ
の樹脂のたるみ部の有無が後工程において本発明の作用
効果を左右する要因となるものである。
【００３１】したがって本実施形態では、たるみ部が形
成される程度の絶縁性樹脂７の量であり、押圧後の引き
上げ速度と樹脂の表面張力とのバランスにより、たるみ
部が形成されるよう、ディスク基板９上に絶縁性樹脂７
をそれ相当の厚みをもって形成するものである。本実施
形態では、突起電極２の高さが５０［μｍ］であるた
め、最低限、突起電極２を覆うよう、ディスク基板９上
の絶縁性樹脂７の厚みは突起電極２の高さ以上の５０
［μｍ］以上にしており、押圧後の半導体素子１の引き
上げ速度と、この樹脂厚みと樹脂の粘度との調整によ
り、より効果的にその中央部領域の下方にたるみ部を有
するように絶縁性樹脂７を形成できる。
成される程度の絶縁性樹脂７の量であり、押圧後の引き
上げ速度と樹脂の表面張力とのバランスにより、たるみ
部が形成されるよう、ディスク基板９上に絶縁性樹脂７
をそれ相当の厚みをもって形成するものである。本実施
形態では、突起電極２の高さが５０［μｍ］であるた
め、最低限、突起電極２を覆うよう、ディスク基板９上
の絶縁性樹脂７の厚みは突起電極２の高さ以上の５０
［μｍ］以上にしており、押圧後の半導体素子１の引き
上げ速度と、この樹脂厚みと樹脂の粘度との調整によ
り、より効果的にその中央部領域の下方にたるみ部を有
するように絶縁性樹脂７を形成できる。
【００３２】図４には、前記工程によって半導体素子１
の表面領域上の中央部領域にたるみ部１０を有した絶縁
性樹脂７が形成された半導体素子１の状態を示してい
る。
の表面領域上の中央部領域にたるみ部１０を有した絶縁
性樹脂７が形成された半導体素子１の状態を示してい
る。
【００３３】次に図５に示すように、半導体素子１の表
面領域上にたるみ部１０を有した絶縁性樹脂７が形成さ
れた半導体素子１のその面を下にして、被接合基板５の
表面上の電極６に対向させて位置合わせする。そして半
導体素子１を被接合基板５に対して押圧し、半導体素子
１上の突起電極２と被接合基板５上の電極６とを直接に
接続する。ここで被接合基板５の電極６またはその引き
回し電極部分は、フリップチップ実装する半導体素子１
の電極パッド（突起電極２）の配置と対応するように配
置されている。
面領域上にたるみ部１０を有した絶縁性樹脂７が形成さ
れた半導体素子１のその面を下にして、被接合基板５の
表面上の電極６に対向させて位置合わせする。そして半
導体素子１を被接合基板５に対して押圧し、半導体素子
１上の突起電極２と被接合基板５上の電極６とを直接に
接続する。ここで被接合基板５の電極６またはその引き
回し電極部分は、フリップチップ実装する半導体素子１
の電極パッド（突起電極２）の配置と対応するように配
置されている。
【００３４】この時、半導体素子１の絶縁性樹脂７が形
成された面と被接合基板５の電極６が形成された面とを
対向させて押圧し、まず絶縁性樹脂７のたるみ部１０が
被接合基板５の中央部領域に接触し、そして押圧により
絶縁性樹脂７が外方に広がるとともに、半導体素子１上
の突起電極２と被接合基板５上の電極６とが接続する。
またこの工程では、半導体素子１または被接合基板５の
いずれかをメカニカルまたは振動により左右に移動さ
せ、確実に半導体素子１上の突起電極２と被接合基板５
上の電極６との間の絶縁性樹脂７を排除して、半導体素
子１上の突起電極２と被接合基板５上の電極６とを直接
に接続することもできる。さらに、半導体素子１上の突
起電極２はこの工程の押圧により、レベリングされ、各
頭頂部の高さが均一にそろうものである。
成された面と被接合基板５の電極６が形成された面とを
対向させて押圧し、まず絶縁性樹脂７のたるみ部１０が
被接合基板５の中央部領域に接触し、そして押圧により
絶縁性樹脂７が外方に広がるとともに、半導体素子１上
の突起電極２と被接合基板５上の電極６とが接続する。
またこの工程では、半導体素子１または被接合基板５の
いずれかをメカニカルまたは振動により左右に移動さ
せ、確実に半導体素子１上の突起電極２と被接合基板５
上の電極６との間の絶縁性樹脂７を排除して、半導体素
子１上の突起電極２と被接合基板５上の電極６とを直接
に接続することもできる。さらに、半導体素子１上の突
起電極２はこの工程の押圧により、レベリングされ、各
頭頂部の高さが均一にそろうものである。
【００３５】なお、本実施形態では図示していないが、
被接合基板５の底面には、その上面の電極６またはその
引き回し電極部分と基板内部のビアホールにより電気的
に接続されたランド電極が形成されているものである。
被接合基板５の底面には、その上面の電極６またはその
引き回し電極部分と基板内部のビアホールにより電気的
に接続されたランド電極が形成されているものである。
【００３６】そして図６に示すように、半導体素子１上
の突起電極２が直接的に被接合基板５の電極６と接続さ
れ、間隙が絶縁性樹脂７で封止され、フリップチップ実
装された半導体装置を得ることができる。
の突起電極２が直接的に被接合基板５の電極６と接続さ
れ、間隙が絶縁性樹脂７で封止され、フリップチップ実
装された半導体装置を得ることができる。
【００３７】また本実施形態では、半導体素子１と被接
合基板５とを絶縁性樹脂７を介して接続して後、その絶
縁性樹脂７を熱硬化させる工程を有するものである。本
実施形態では、絶縁性樹脂７は、エポキシ樹脂を主成分
とする熱硬化型樹脂である。また本実施形態では熱硬化
の温度は１５０［℃］である。この絶縁性樹脂７の熱硬
化によって、半導体素子１上の突起電極２と被接合基板
５の電極６との接続を保持し、電気的接続を形成するも
のである。
合基板５とを絶縁性樹脂７を介して接続して後、その絶
縁性樹脂７を熱硬化させる工程を有するものである。本
実施形態では、絶縁性樹脂７は、エポキシ樹脂を主成分
とする熱硬化型樹脂である。また本実施形態では熱硬化
の温度は１５０［℃］である。この絶縁性樹脂７の熱硬
化によって、半導体素子１上の突起電極２と被接合基板
５の電極６との接続を保持し、電気的接続を形成するも
のである。
【００３８】本実施形態において、半導体素子１の表面
領域上にたるみ部を有した絶縁性樹脂７が形成された半
導体素子１のその面を下にして、被接合基板５の表面上
の電極６に対向させて位置合わせし、半導体素子１を被
接合基板５に対して押圧して、半導体素子１上の突起電
極２と被接合基板５上の電極６とを直接に接続する過程
では、図７に示すように、絶縁性樹脂７が外方に広が
り、気泡の発生が起こることなく、ボイドの発生を防止
して半導体素子１と被接合基板５との間隙を絶縁性樹脂
７で封止することができる。このボイド防止により、半
導体製品の信頼性を維持できるものである。
領域上にたるみ部を有した絶縁性樹脂７が形成された半
導体素子１のその面を下にして、被接合基板５の表面上
の電極６に対向させて位置合わせし、半導体素子１を被
接合基板５に対して押圧して、半導体素子１上の突起電
極２と被接合基板５上の電極６とを直接に接続する過程
では、図７に示すように、絶縁性樹脂７が外方に広が
り、気泡の発生が起こることなく、ボイドの発生を防止
して半導体素子１と被接合基板５との間隙を絶縁性樹脂
７で封止することができる。このボイド防止により、半
導体製品の信頼性を維持できるものである。
【００３９】そして図８に示すように、半導体素子１の
端部と被接合基板５表面との間には、確実に樹脂フィレ
ット部１１が形成されるものである。これは半導体素子
１の表面に形成された絶縁性樹脂７が押圧により、外方
に押し出され、半導体素子１の端部と被接合基板５表面
との間で表面張力により自己整合的に、効果的かっ確実
に樹脂フィレット部１１が形成されるものである。この
確実な樹脂フィレット部１１の存在により、樹脂応力等
による半導体製品の信頼性の低下を防止でき、また、特
に被接合基板５が本実施形態で示した半導体キャリアの
ように半導体素子１と略同等の厚み、面積である場合、
半導体素子１と被接合基板５とのバイメタル原理による
効果を得て、熱応力が直接的に突起電極に印加され、突
起電極と基板電極との電気的接続が破壊するのを防止で
きるものである。なお、樹脂フィレット部１１のテーパ
ー角度は、応力緩和上、６０度以下の角度である。
端部と被接合基板５表面との間には、確実に樹脂フィレ
ット部１１が形成されるものである。これは半導体素子
１の表面に形成された絶縁性樹脂７が押圧により、外方
に押し出され、半導体素子１の端部と被接合基板５表面
との間で表面張力により自己整合的に、効果的かっ確実
に樹脂フィレット部１１が形成されるものである。この
確実な樹脂フィレット部１１の存在により、樹脂応力等
による半導体製品の信頼性の低下を防止でき、また、特
に被接合基板５が本実施形態で示した半導体キャリアの
ように半導体素子１と略同等の厚み、面積である場合、
半導体素子１と被接合基板５とのバイメタル原理による
効果を得て、熱応力が直接的に突起電極に印加され、突
起電極と基板電極との電気的接続が破壊するのを防止で
きるものである。なお、樹脂フィレット部１１のテーパ
ー角度は、応力緩和上、６０度以下の角度である。
【００４０】本実施形態において、半導体素子１の電極
パッド上に突起電極２を形成する工程の後に、形成した
突起電極２の各頭頂部の高さを均一にそろえるために加
圧によるレベリング工程を付加することもできる。
パッド上に突起電極２を形成する工程の後に、形成した
突起電極２の各頭頂部の高さを均一にそろえるために加
圧によるレベリング工程を付加することもできる。
【００４１】また本実施形態では、先の通り、被接合基
板５としては、底面に複数の外部接続用のランド電極が
形成され、そのランド電極と内部ビアによって電気的に
接続した電極をその表面に有する絶縁性基材よりなる半
導体キャリアであるが、被接合基板５は別の第２の半導
体素子であってもよい。さらに、被接合基板５は、プリ
ント基板等のマザー実装基板であってもよい。
板５としては、底面に複数の外部接続用のランド電極が
形成され、そのランド電極と内部ビアによって電気的に
接続した電極をその表面に有する絶縁性基材よりなる半
導体キャリアであるが、被接合基板５は別の第２の半導
体素子であってもよい。さらに、被接合基板５は、プリ
ント基板等のマザー実装基板であってもよい。
【００４２】以上、本実施形態では、従来のように導電
性接着剤を用いず、また別工程として絶縁性樹脂を注入
することなく、半導体素子１上の突起電極２が直接的に
被接合基板５の電極６と接続され、間隙が絶縁性樹脂７
で封止され、フリップチップ実装された半導体装置を得
ることができる。したがって、本実施形態の半導体装置
の製造方法は、従来の製造工程と比較して、バンプレベ
リング工程、樹脂注入封止工程を省略し、製造リードタ
イムを大幅に短縮し、効果的な製造工程を実現すること
ができる。
性接着剤を用いず、また別工程として絶縁性樹脂を注入
することなく、半導体素子１上の突起電極２が直接的に
被接合基板５の電極６と接続され、間隙が絶縁性樹脂７
で封止され、フリップチップ実装された半導体装置を得
ることができる。したがって、本実施形態の半導体装置
の製造方法は、従来の製造工程と比較して、バンプレベ
リング工程、樹脂注入封止工程を省略し、製造リードタ
イムを大幅に短縮し、効果的な製造工程を実現すること
ができる。
【００４３】またボイドの発生を防止して半導体素子１
と被接合基板５との間隙を絶縁性樹脂７で封止すること
ができる。さらに、樹脂フィレット部１１の存在によ
り、樹脂応力等による半導体製品の信頼性の低下を防止
できる。
と被接合基板５との間隙を絶縁性樹脂７で封止すること
ができる。さらに、樹脂フィレット部１１の存在によ
り、樹脂応力等による半導体製品の信頼性の低下を防止
できる。
【００４４】
【発明の効果】以上、本発明の半導体装置の製造方法に
より、バンプレベリング工程、樹脂注入封止工程を省略
し、製造リードタイムを大幅に短縮し、効果的な製造工
程を実現することができる。また本発明の半導体装置の
製造方法により、ボイドの発生を防止して半導体素子と
被接合基板との間隙を絶縁性樹脂で封止することができ
る。さらに、樹脂フィレット部の存在により、樹脂応力
等による半導体製品の信頼性の低下を防止できる。
より、バンプレベリング工程、樹脂注入封止工程を省略
し、製造リードタイムを大幅に短縮し、効果的な製造工
程を実現することができる。また本発明の半導体装置の
製造方法により、ボイドの発生を防止して半導体素子と
被接合基板との間隙を絶縁性樹脂で封止することができ
る。さらに、樹脂フィレット部の存在により、樹脂応力
等による半導体製品の信頼性の低下を防止できる。
【図１】本発明の一実施形態の半導体装置の製造方法を
示す断面図
示す断面図
【図２】本発明の一実施形態の半導体装置の製造方法を
示す断面図
示す断面図
【図３】本発明の一実施形態の半導体装置の製造方法を
示す断面図
示す断面図
【図４】本発明の一実施形態の半導体装置の製造方法を
示す断面図
示す断面図
【図５】本発明の一実施形態の半導体装置の製造方法を
示す断面図
示す断面図
【図６】本発明の一実施形態の半導体装置の製造方法を
示す断面図
示す断面図
【図７】本発明の一実施形態の半導体装置の製造方法を
示す断面図
示す断面図
【図８】本発明の一実施形態の半導体装置の製造方法を
示す断面図
示す断面図
【図９】従来の半導体装置の製造方法を示す断面図
【図１０】従来の半導体装置の製造方法を示す断面図
【図１１】従来の半導体装置の製造方法を示す断面図
【図１２】従来の半導体装置の製造方法を示す断面図
【図１３】従来の半導体装置の製造方法を示す断面図
【図１４】従来の半導体装置の製造方法を示す断面図
【図１５】従来の半導体装置の製造方法を示す断面図
【図１６】従来の半導体装置の製造方法を示す断面図
【図１７】従来の半導体装置の製造方法を示す断面図
１ 半導体素子 ２ 突起電極 ３ 導電性接着剤 ４ ディスク基板 ５ 被接合基板 ６ 電極 ７ 絶縁性樹脂 ８ シリンジ ９ ディスク基板 １０ たるみ部 １１ 樹脂フィレット部
Claims (9)
- 【請求項１】 半導体素子の電極パッド上に突起電極を
形成する工程と、前記半導体素子の前記突起電極が形成
された面を絶縁性樹脂層が形成された基板に対して押圧
し、引き上げることにより前記半導体素子の前記突起電
極が形成された面に対して絶縁性樹脂を形成する工程
と、前記半導体素子の前記絶縁性樹脂が形成された面と
被接合基板の電極が形成された面とを対向させ、そして
絶縁性樹脂を前記被接合基板に接触させて押圧し、前記
半導体素子上の前記突起電極と前記被接合基板上の電極
とを接続する工程とよりなることを特徴とする半導体装
置の製造方法。 - 【請求項２】 半導体素子の電極パッド上に突起電極を
形成する工程と、前記半導体素子の前記突起電極が形成
された面を絶縁性樹脂層が形成された基板に対して押圧
し、引き上げることにより前記半導体素子の前記突起電
極が形成された面に対して、その領域の中央部領域が下
方に樹脂たるみを有するように絶縁性樹脂を形成する工
程と、前記半導体素子の前記絶縁性樹脂が形成された面
と被接合基板の電極が形成された面とを対向させて押圧
する際、前記絶縁性樹脂の前記たるんだ絶縁性樹脂を前
記被接合基板の中央部領域に接触させ、前記絶縁性樹脂
を外方に広げるとともに、前記半導体素子上の前記突起
電極と前記被接合基板上の電極とを押圧接続する工程と
よりなることを特徴とする半導体装置の製造方法。 - 【請求項３】 半導体素子の電極パッド上に突起電極を
形成する工程の後に、形成した前記突起電極の各頭頂部
の高さを均一にそろえるために加圧によるレベリング工
程を付加することを特徴とする請求項１または請求項２
に記載の半導体装置の製造方法。 - 【請求項４】 被接合基板は底面に複数のランド電極が
形成され、そのランド電極と電気的に接続した電極をそ
の表面に有する絶縁性の半導体キャリアであることを特
徴とする請求項１または請求項２に記載の半導体装置の
製造方法。 - 【請求項５】 被接合基板は第２の半導体素子であるこ
とを特徴とする請求項１または請求項２に記載の半導体
装置の製造方法。 - 【請求項６】 被接合基板はプリント基板等のマザー実
装基板であることを特徴とする請求項１または請求項２
に記載の半導体装置の製造方法。 - 【請求項７】 半導体素子の絶縁性樹脂が形成された面
と被接合基板の電極が形成された面とを対向させて押圧
し、前記絶縁性樹脂のたるんだ絶縁性樹脂を前記被接合
基板の中央部領域に接触させ、前記絶縁性樹脂を外方に
広げるとともに、前記半導体素子上の突起電極と前記被
接合基板上の電極とを接続する工程では、前記半導体素
子または前記被接合基板のいずれかを左右にに移動さ
せ、確実に前記半導体素子上の突起電極と前記被接合基
板上の電極とを間の絶縁性樹脂を排除して、前記半導体
素子上の突起電極と前記被接合基板上の電極とを直接に
接続することを特徴とする請求項２に記載の半導体装置
の製造方法。 - 【請求項８】 半導体素子の絶縁性樹脂が形成された面
と被接合基板の電極が形成された面とを対向させて押圧
し、前記絶縁性樹脂のたるんだ絶縁性樹脂を前記被接合
基板の中央部領域に接触させ、前記絶縁性樹脂を外方に
広げるとともに、前記半導体素子上の突起電極と前記被
接合基板上の電極とを接続する工程では、前記押圧によ
り前記半導体素子上に形成した突起電極の各頭頂部の高
さを均一にそろえるために加圧によるレベリングが同時
に行われることを特徴とする請求項２に記載の半導体装
置の製造方法。 - 【請求項９】 半導体素子の絶縁性樹脂が形成された面
と被接合基板の電極が形成された面とを対向させて押圧
し、前記絶縁性樹脂のたるんだ絶縁性樹脂を前記被接合
基板の中央部領域に接触させ、前記絶縁性樹脂を外方に
広げるとともに、前記半導体素子上の突起電極と前記被
接合基板上の電極とを接続する工程の後には、前記絶縁
性樹脂を硬化させることを特徴とする請求項２に記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16926599A JP2000357713A (ja) | 1999-06-16 | 1999-06-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16926599A JP2000357713A (ja) | 1999-06-16 | 1999-06-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000357713A true JP2000357713A (ja) | 2000-12-26 |
Family
ID=15883315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16926599A Pending JP2000357713A (ja) | 1999-06-16 | 1999-06-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000357713A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140103974A (ko) * | 2011-12-20 | 2014-08-27 | 쌩-고벵 글래스 프랑스 | 전기 전도성 구조체를 갖는 폴리머 패널 |
| US9960143B2 (en) | 2016-03-14 | 2018-05-01 | Toshiba Memory Corporation | Method for manufacturing electronic component and manufacturing apparatus of electronic component |
-
1999
- 1999-06-16 JP JP16926599A patent/JP2000357713A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140103974A (ko) * | 2011-12-20 | 2014-08-27 | 쌩-고벵 글래스 프랑스 | 전기 전도성 구조체를 갖는 폴리머 패널 |
| KR101643484B1 (ko) | 2011-12-20 | 2016-07-27 | 쌩-고벵 글래스 프랑스 | 전기 전도성 구조체를 갖는 폴리머 패널 |
| US9960143B2 (en) | 2016-03-14 | 2018-05-01 | Toshiba Memory Corporation | Method for manufacturing electronic component and manufacturing apparatus of electronic component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7211889B2 (en) | Semiconductor package and method for manufacturing the same | |
| JP3819851B2 (ja) | 半導体装置およびその製造方法 | |
| US7598121B2 (en) | Method of manufacturing a semiconductor device | |
| TW200418157A (en) | Semiconductor package with heatsink | |
| WO2002103793A1 (fr) | Dispositif a semi-conducteurs et procede de fabrication associe | |
| JP2002270717A (ja) | 半導体装置 | |
| JPH0997816A (ja) | 半導体装置の実装方法および実装構造 | |
| JP4085572B2 (ja) | 半導体装置及びその製造方法 | |
| JP3370842B2 (ja) | 半導体装置の実装構造 | |
| JP2000357713A (ja) | 半導体装置の製造方法 | |
| JPH10154726A (ja) | 半導体装置及びその製造方法 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP2002110715A (ja) | 半導体装置の製造方法 | |
| JP2004247621A (ja) | 半導体装置およびその製造方法 | |
| JP3893798B2 (ja) | 半導体装置の製造方法 | |
| JPH09172021A (ja) | 半導体装置、半導体装置の製造方法及び実装方法 | |
| JP2001176908A (ja) | 半導体装置の製造方法 | |
| JP3879319B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004186629A (ja) | 半導体装置およびその製造方法 | |
| JP2002009111A (ja) | 半導体フリップ・チップの実装方法 | |
| WO2001033623A1 (en) | Semiconductor device and its manufacturing method | |
| JP2002237566A (ja) | 半導体装置の３次元実装構造体とその製造方法 | |
| JPH08153738A (ja) | 半導体装置の製造方法 | |
| JP2001015557A (ja) | 半導体装置およびその製造方法 | |
| JPH11204572A (ja) | 半導体装置の実装構造体及びその製造方法 |