JP2000353844A - 半導体試験用治具、半導体試験装置および半導体試験方法 - Google Patents

Abstract

(57)【要約】 【課題】 アセンブリ工程を経由することなくチップの
静特性評価および信頼性評価を一度に行うことができる
半導体試験用治具、およびこれを用いた半導体試験装置
並びに半導体試験方法を提供する。 【解決手段】 ウェーハの一部から取り出したチップ列
またはベアチップを直接載置するホルダ１０と、被試験
体とプローブ電極１２との相対位置を調整する５軸ステ
ージ１３とを含む半導体試験用治具１を多数収納する筐
体４０と、ＡＣＣ機能を有するスクリーニング電源３１
と、切替えスイッチ３２と、被試験体から発せられるレ
ーザ光を検出するディテクタ３６と、光学結合調整部３
９と、レーザダイオードテスタ３５と、スペクトラムア
ナライザ３８と、装置全体を制御する制御コンピュータ
３４とを備える半導体試験装置３０を用い、温度、印加
電圧、電流、試験時間の４つの試験条件のうち、少なく
とも１つの試験条件をアセンブリ部材を用いる試験方法
の０．５倍以上１倍以下の範囲で選択して試験する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体試験装置お
よび半導体試験方法に関し、特に、端面出射型の半導体
光素子のスクリーニングにおいて、温度を上げて通電試
験するバーンインに用いると特に有効な半導体試験装置
および試験方法を対象とする。

【０００２】

【従来の技術】Ｓｉを基本材料としてチップ上に半導体
光素子を製造する工程のうち、半導体光素子の性能や信
頼性に関する試験工程では、アセンブリ部材の省略化や
スクリーニング槽容積の小容積化などを目的として、ウ
ェーハ状態で半導体の電極に通電することによりバーン
インを行う方法が検討されている。

【０００３】半導体光素子の中でも主要な構造である端
面出射型の半導体レーザでは、ウェーハのへき開面をレ
ーザ共振器として用いる。従って、端面出射型の半導体
レーザはウェーハのままでは性能の評価やスクリーニン
グを行っても意味がない。ウェーハ状態でも出射面が形
成されていれば素子の性能や信頼性を評価することがで
きるが、エッチングや粒子ビームなどで端面を形成する
方法は、必要な端面の精度が得られなかったり端面にダ
メージを発生させるなどの問題があり、未だ実用には至
ってない。半導体レーザでは、現在の技術では、所定間
隔で一定方向にチップが配置されたバー状のチップ列、
またはベアチップを形成する工程まで進めて性能や信頼
性を評価することが可能になる。バー状のチップ列ある
いはベアチップ状態でチップの初期特性を評価する装置
は実用化されているが、バーンインなどの信頼性試験を
行える装置は全くなかった。

【０００４】従来は、例えば図１５に示すように、アセ
ンブリ工程により半導体光素子１０３を実装した上で、
ソケット状のブロック１０１にセットし、図示しない恒
温層に入れるなどによりスクリーニングを行っていた。

【０００５】

【発明が解決しようとする課題】しかしながら、例えば
図１５に示すようにアセンブリを行った半導体光素子の
場合は、特に具体的に図示しないが、ヒートシンク、こ
のヒートシンク上にチップをマウントするサブマウン
ト、Ａｕワイヤ、レンズ付きキャップなど、チップ１個
に対して多数の高価な部材が用いられていた。従来アセ
ンブリしてからスクリーニングを行って不良と判定され
た場合、これらのアセンブリ部材はチップとともに廃棄
されるので、試験に要するコストが大きいという問題点
があった。

【０００６】図１５に示す従来例の変形例として、ソケ
ット状ブロック１０１を列をなすように複数個並べて配
設し、ボードと呼ばれる板状に形成することにより複数
のチップを一度に試験できるようにしたものもある。し
かしこのような試験用治具は、非常に大きな容積を占有
し、アセンブリ部材の大きさや、レーザ光が出射する側
面のサイズが試験装置の大きさや試験工程に投入できる
治具の最大数を制限していた。

【０００７】以上のように、半導体光素子をアセンブリ
しないで信頼性試験を行った場合の優位性は明らかであ
るにもかかわらず、その試験方法は全く明らかになって
おらず、これを実用化する試験装置も全く無かった。

【０００８】本発明は、上記事情に鑑みてなされたもの
であり、その目的は、アセンブリ工程を経由することな
くチップの静特性評価および信頼性評価を一度に行うこ
とができる半導体試験用治具、およびこれを用いた半導
体試験装置並びに半導体試験方法を提供することにあ
る。

【０００９】

【課題を解決するための手段】本発明は、以下の手段に
より上記課題の解決を図る。

【００１０】即ち、本発明によれば、第１の電極を有す
る被試験体である半導体光素子が直接載置される載置台
と、上記第１の電極に接触し、上記半導体光素子に電流
を供給する接触子と、この接触子と上記第１の電極との
相対的な位置関係を調整する位置調整手段と、上記載置
台に設けられ、電源から電流の供給を受ける第２の電極
と、上記載置台に設けられ、上記第２の電極と上記接触
子と上記第１の電極とを接続する配線と、を備え、上記
半導体光素子の電気的性能および光学的性能の試験に用
いられる半導体試験用治具が提供される。

【００１１】上記半導体試験用治具は、被試験体である
半導体光素子を上記載置台上に直接載置するので、アセ
ンブリ工程を経由することなく、半導体光素子を試験す
ることができる。これにより、個々のチップに通電でき
るように製造されたウェーハ、ウェーハの一部から取り
出したチップ列またはベアチップの何れの形態において
も半導体光素子を試験することができる。

【００１２】また、アセンブリ部材を用いる必要がなく
なるので、低コストで小型の試験用治具が提供される。

【００１３】上記載置台は、上記半導体光素子の底面形
状に対応して形成された凹部を表面に備え、上記半導体
光素子の少なくとも一部は、上記凹部に収納されること
が望ましい。

【００１４】これにより、上記半導体光素子を上記載置
台上に容易に載置することできる。

【００１５】上記位置調整手段は、少なくとも１つの直
線方向に沿った移動機構または、少なくとも１つの直線
を回転軸とする回動機構を有することが好ましい。

【００１６】また、上記接触子は、針状のプローブ、バ
ンプ状の金属電極または板バネ状の金属板であると良
い。

【００１７】これら様々な形状の接触子を上記位置調整
手段とともに用いることにより、どのような構造のチッ
プに対しても均一な接触抵抗が得られ、通電することが
できる。

【００１８】上記半導体試験用治具は、上記半導体光素
子を上記載置台に固定する押圧手段をさらに備えると良
い。

【００１９】これにより、上記半導体光素子を上記載置
台上に安定的に固定することができる。

【００２０】前記半導体光素子は、前記載置台上に所定
の間隔で列をなすように載置される複数のベアチップの
態様をなすと好適である。この場合は、上記接触子を介
して印加される荷重により上記ベアチップが固定される
ので、上記押圧手段を用いる必要がない。

【００２１】また、上記半導体試験用治具は、収納され
る試験装置が有するガイド部材に係合する凸条部または
凹欠部が上記載置台の表面に設けられると良い。

【００２２】これにより、上記半導体試験用治具を筐体
の枠に一意的に設置することができ、筐体の枠近辺に設
けた電極と上記第２の電極とを容易に接触させることが
できる。

【００２３】また、本発明によれば、上述した本発明に
かかる半導体試験用治具を収納するとともに、上記第２
の電極に対応して設けられ上記半導体試験用治具に試験
用の電流を供給する第３の電極を有する筐体と、電源か
ら電流の供給を受けて上記試験用の電流を生成し、上記
半導体試験用治具を介して上記半導体光素子に供給する
電流制御手段と、上記半導体光素子から出射される光を
検出する受光部と、上記受光部の検出結果に基づいて上
記半導体光素子の良否を判定する良否判定手段とを備え
る半導体試験装置が提供される。

【００２４】本発明にかかる半導体試験装置によれば、
上述した本発明にかかる試験用治具を用いるので、容積
が大きいアセンブリ部材を用いる必要がなくなる。これ
により、個々のチップに通電できるように製造されたウ
エハ、ウエハの一部から取り出したチップ列またはベア
チップの何れの形態においても、多数の半導体光素子を
一度に、かつ、低コストで試験することができる。これ
によりスループットが高い半導体試験装置が提供され
る。

【００２５】上記半導体試験装置は、上記筐体内の温度
を調整する温度調整手段をさらに備え、上記電流制御手
段は、上記半導体光素子の信頼性を評価する場合に直流
または直流に近いパルス状の電流を生成することが好ま
しい。

【００２６】これにより、上記半導体光素子の発熱量を
低減することができ、アセンブリ部材を用いないことに
起因する放熱特性の低さを解消することができる。

【００２７】上記温度調整手段は、ペルチエクーラであ
ると好適である。これにより、非常に短時間にチップの
温度を安定させることができる。

【００２８】上記半導体試験装置は、上記半導体発光素
子と上記受光部との相対位置を調整して上記半導体発光
素子と上記受光部との間の光学的結合を最適化する光学
結合調整手段をさらに備えることが望ましい。これによ
り、正確な光学的評価を容易に行うことが可能になる。

【００２９】上記半導体試験装置は、筐体内のガスを精
製純化してこのガスを循環させるガス制御手段をさらに
備えると好適である。これにより、上記半導体光素子に
対する結露の発生や汚染を防止することができる。

【００３０】上記ガスは、空気または窒素であると良
い。これにより、被試験体の汚染を防止することができ
る。

【００３１】また、上記温度制御手段は、精製純化され
温度制御された上記ガスを循環させるものでも良い。こ
れにより、温度の安定化にあたり、ペルチエクーラを用
いるときよりも時間を要するが、コストを低く抑えるこ
とができる。

【００３２】また、上記半導体試験装置は、試験結果に
応じて上記半導体光素子の表面にマークを刻印する刻印
手段を上記筐体内に備えるとさらに良い。これにより、
良品チップと不良品チップとを取違えることが防止され
る。

【００３３】また、本発明によれば、上述した本発明に
係る半導体試験装置を用いた半導体光素子の試験方法で
あって、上記半導体光素子の初期特性試験においては、
上記半導体光素子にパルス電流を供給し、上記半導体光
素子の信頼性試験においては、上記半導体光素子に直流
または直流に近いパルス状の電流を供給することを特徴
とする半導体光素子の試験方法が提供される。

【００３４】上記試験方法において、上記半導体光素子
に与える温度条件と、印加する電圧の条件と、供給する
電流条件と、試験時間の４つの試験条件のうち、少なく
とも１つの試験条件をアセンブリ部材を用いる試験方法
の０．５倍以上１倍以下とすることが望ましい。これに
より、好適な負荷で上記半導体光素子にダメージを与え
ることなくバーンイン試験を行うことができる。

【００３５】上記半導体光素がＩｎＰを基本材料として
形成される場合は、上記半導体光素に供給する上記電流
値として、上記半導体光素子の活性層長１００μｍあた
り３３mmＡ以上６７mmＡ以下で選択し、また、温度条件
として、５０℃以上１００℃以下で選択し、さらに、上
記電流を供給する時間として、１２時間以上２４時間以
内で選択さすると良い結果が得られる。

【００３６】

【発明の実施の形態】以下、本発明の実施の形態のいく
つかについて図面を参照しながら説明する。なお、以下
の各図において、同一の部分は、同一の参照番号を付し
てその説明を適宜省略する。

【００３７】（１）半導体試験用治具の第１の実施の形
態 まず、本発明にかかる半導体試験用治具の第１の実施の
形態について図１および図２を参照しながら説明する。

【００３８】図１は、本実施形態の半導体試験用治具１
の斜視図である。同図に示すように、半導体試験用治具
１は、被試験体である半導体レーザのバー状のチップ列
１１を端部上面に直接載置するホルダ（載置台）１０
と、ホルダ１０の上面略中央部に備えられたＸＹＺθφ
５軸ステージ１３と、５軸ステージ１３の上面に基部が
固定され先端が各チップのボンディングパッド２１（第
１の電極）に押し当てられる電極プローブ１２（接触
子）と、後述する本発明にかかる半導体試験装置の筐体
内に備えられた電極に接続されて電圧の印加または電流
の供給を受けるターミナル電極１４（第２の電極）と、
ホルダ１０の表面に形成されてターミナル電極１４から
供給される電圧または電流を電極プローブ１２を介して
半導体レーザの各チップに印加または供給する配線１６
とを備えている。

【００３９】ホルダ１０の正面および背面には、収納さ
れる半導体試験装置の筐体に備えられたガイドレールの
形状に対応しこれに係合するように形成された溝１５が
設けられている。

【００４０】５軸ステージ１３は、互いに直交するＸ，
Ｙ，Ｚの３軸方向に移動可能な機構と、Ｚ軸およびＸ軸
を回転軸としてそれぞれθ，φの回転方向に回動可能な
機構とを有し、電極プローブ１２の先端がバー状のチッ
プ列１１のボンディングパッド２１に適宜な荷重で押し
当てられるように、電極プローブ１２とバー状のチップ
列１１との相対的な位置関係を調整でき、特に、Ｚ軸の
方向（高さ方向）を調整することで各チップに対して所
望の荷重を印加できるようになっている。

【００４１】なお、図１は、図１５に示した従来のブロ
ック１０１と同一の縮尺で記載した。図１と図１５とを
対比することでも、本実施形態の半導体試験用治具の容
積上の優位性が理解される。

【００４２】図２は、図１の部分拡大図であり、ホルダ
１０の上面のうちバー状のチップ列１１が載置される領
域の詳細を示す。ホルダ１０の端部には、被試験体の底
面形状に対応して穴状の窪み１７が形成されており、そ
の内壁は緩やかな斜面をなしバー状のチップ列１１を容
易にセットできるようになっている。半導体試験用治具
１は、被試験体を固定するための板バネ状の押圧板１８
をさらに備えている。なお、図２には、後述する本発明
にかかる半導体試験装置に備えられ、試験結果をチップ
の上面にマーキングするマーキングアーム１９の先端部
も示されている。

【００４３】半導体試験用治具１を用いてバー状のチッ
プ列を試験する手順については後述する。

【００４４】図３は、バー状のチップ列１１を構成する
ベアチップを示す斜視図である。同図に示すベアチップ
は、表面のボンディングパッド２１（第１の電極）と裏
面の図示しない電極に通電すると、表面中央付近のレー
ザストライプからレーザ光２２，２３を出射する。チッ
プ１個の大きさは０．３ｍｍ×０．３ｍｍ×０．１ｍｍ
と非常に小さい。

【００４５】バー状のチップ列１１は、１０個のチップ
で構成される場合でも、その長さはわずか３ｍｍなの
で、ホルダ１のサイズは非常に小さくすることが可能で
ある。

【００４６】従来のように、アセンブリする場合は、ヒ
ートシンク１個だけでも被試験体の幅は３ｍｍを超え
る。本実施形態で１個のホルダにセットできるチップ数
は、主としてプローブアレイや多軸ステージの大きさで
制限される。

【００４７】なお、本実施形態では位置調整手段として
ＸＹＺの３つの移動方向およびθφの２つの回転軸を有
する５軸ステージ１３を用いたが、この構成に限るもの
ではなく、チップ上のボンディングパッドと接触子との
相対的な位置関係が調整できるものであれば、移動方向
または回転軸の数量がより少ないものでも良い。

【００４８】例えば、後述するように、ホルダ１個に対
してチップ１個をセットする場合は、図１に示すステー
ジ１３の５軸のうち、２つの回転軸を省略することがで
きる。また、チップを多数設置する場合でも、ホルダに
形成する穴状の窪みやプローブの位置を高い精度で製造
することができれば、上下方向の１軸（Ｚ軸）だけの調
整機構を有する半導体試験用治具で位置調整手段を構成
することも可能である。半導体試験用治具１個に対して
チップ１個のみを設置して用いる場合でも、従来の技術
と比較して十分に小さな容積で試験することができる。

【００４９】次に、本発明にかかる半導体試験用治具の
他の実施の形態について説明する前に、上述した半導体
試験用治具１を用いた半導体装置の試験方法の詳細を示
すため、本発明にかかる半導体試験装置の実施の一形態
について説明する。

【００５０】（２）半導体試験装置の実施の一形態 図４は、本発明にかかる半導体試験装置の実施の一形態
の概略構成を示すブロック図である。同図は説明を容易
にするため、チップ１０個を一度にバーンイン評価する
１０チャンネルの半導体試験用治具１個との接続関係に
ついて代表的に示している。

【００５１】図４に示す半導体試験装置３０は、スクリ
ーニング電源３１と、切替えスイッチ３２と、図１に示
すバー状のチップ列１１を載置した半導体試験用治具１
を収納する筐体２０と、半導体チップが発するレーザ光
を検出する受光部であるディテクタ３６と、光学結合調
整部３９と、良否判定手段であるレーザダイオードテス
タ３５およびスペクトラムアナライザ３８と、装置全体
を制御する制御コンピュータ３４とを備えている。

【００５２】スクリーニング電源３１は、ＡＣＣ（Auto
matic Current Control）機能を有し、レーザダイオー
ドテスタ３５に接続され、電源および電流制御手段を構
成する。ＡＣＣ機能により、スクリーニング電源３１
は、バーンイン中に一定の電流を半導体チップ１１に供
給することができる。本実施形態においては、１０個の
チップでなるチップ列を同時に試験できるように、スク
リーニング電源３１は１０チャネルの電源で構成され
る。

【００５３】筐体２０は、一端がスクリーニング電源３
１およびレーザダイオードテスタ３５に接続され、他端
が切換えスイッチ３２に接続され、スクリーニング電源
３１とレーザダイオードテスタ３５との間で選択的に切
換接続される。

【００５４】制御コンピュータ３４は、図示しないメモ
リに予め入力されたテストプログラムに基づいて切換え
スイッチ３２の切り換えや電流の供給、およびバーンイ
ン結果の出力などが自動的に処理されるように装置全体
を制御する。特性を評価するときには、切換えスイッチ
３２をレーザダイオードテスタ３５側に選択し、レーザ
ダイオードテスタ３５から切換えスイッチ３２を介して
レーザダイオード３４に電流を供給する。

【００５５】ディテクタ３６とファイバ３７は、それぞ
れレーザダイオードテスタ３５およびスペクトラムアナ
ライザ３８に接続されるとともに、図示しないパルスモ
ータステージ上に設置されて、各チップから発せられる
レーザ光に最大の結合効率で自動的に結合できるように
なっている。チップ１０個で幅は３ｍｍほどなので、光
学的結合は短時間に容易に行われる。ディテクタ３６は
径の大きなものであればチップ毎に個別に結合し直す必
要はない。

【００５６】半導体レーザの発振スペクトルをスペクト
ラムアナライザ３８で評価するにはファイバまたはレン
ズ付きのファイバを高い結合効率でチップに結合する必
要がある。一旦ファイバ３７の位置を概略的に決めて予
め試験装置が備える記憶手段に記憶させておけば、チッ
プの横方向の寸法はフォトリソグラフィで製作された正
確なものであるから、チップ２１に通電して発光させな
がら試験装置に入力したチップの間隔に基づいて、光学
結合調整部３９は、最大の光学的結合が得られるように
ファイバまたはレンズ付きのファイバとチップとの位置
関係を自動的に調整する。

【００５７】図５は、筐体４０のより具体的構成を示す
略示正面図である。筐体４０は、多数の半導体試験用治
具１を並べて収納できる棚２５が多数段設けられてい
る。各棚２５には、半導体試験用治具１を収納するため
のガイドレール（図示せず）が設けられ、また、スクリ
ーニング電源３１や各評価装置に接続されて各半導体試
験用治具１に電流を供給する電極（第３の電極）が配設
されている（図４参照）。半導体試験用治具１を棚２５
のガイドレールに沿って差し込むとターミナル電極１４
も自動的に筐体内の電極に接触するようになっている。
また、各棚２５の内壁のうち収納される半導体試験用治
具１の下部領域には、ペルチエクーラ３３（図４参照）
が設けられている。これにより筐体内の温度が制御され
るので、棚に扉を取付けて密閉する必要は必ずしもない
が、ガス制御手段をさらに備えて密閉状態で精製純化し
た空気や窒素を循環させ、不要なチップの汚染を避ける
ようにすることが望ましい。また、図５には示していな
いが、筐体４０内には、試験結果である合否の識別表示
を個々のチップの表面にマークするマーキングアーム１
９が移動自由に設置されている（図２および図４参
照）。

【００５８】本実施形態では、チップの温度を制御する
ペルチエクーラ３３を半導体試験用治具１の下部に配設
したため、半導体試験用治具１のターミナル電極１４は
ホルダ１０の正面に配置したが、試験装置の熱的または
電気的な機構上で問題がなければ、例えばホルダ１０の
側面または上面など何処に設置してもよい。また、上述
した半導体試験用治具１では、説明を容易にするために
配線が露出した形態を示したが、これに限ることなく、
配線を半導体試験用治具内部に設けたり、樹脂で覆うな
どした方が強度的に向上するのはいうまでもない。

【００５９】（３）半導体試験方法の実施の一形態 次に、図５に示す半導体試験装置１０の動作について、
本発明にかかる半導体光素子の試験方法の実施の一形態
として図面を参照しながらを説明する。

【００６０】最初に、図１に示す半導体試験用治具に半
導体光素子をセットする。まず、プローブ１２をセット
位置から遠ざけた後、バー状のチップ列１１をホルダ１
０の窪み１７内にセットする。次に、押圧板１８によ
り、バー状のチップ列１１が不要に動かないようにその
両端を固定する。その後、５軸ステージ１３を調整する
ことにより、電極プローブ１２の先端をバー状のチップ
列１１の各ボンディングパッド２１に接触させ、半導体
試験装置３０の筐体４０内にセットする。

【００６１】次に、切替えスイッチ３２をスクリーニン
グ電源３１側に切換えて、チップを劣化させない程度の
電流を通電し、チップごとにオープンが無く均一な接触
が得られているかどうか確認する。接触が均一でない場
合は、筐体４０から一旦取出して５軸ステージ１３でプ
ローブ１２を再度位置調整する。均一な接触が確認され
たら、初期特性評価やバーンインを行う。以下の説明に
おいては、バ−ンインの手順について代表的に説明す
る。

【００６２】本実施形態における被試験体は、アセンブ
リしていないチップであるため、従来の技術による試験
方法と比較して放熱特性は良くない。従って、ＤＣ評価
してもあまり意味がないので、適宜発熱を伴わないパル
ス幅の電流で特性を評価する。

【００６３】バーンインを行うときには、まず、切換え
スイッチ３２のレーザダイオードテスタ３５側の接続を
開放し、スクリーニング電源３１からチャンネル毎に各
チップに電流を供給する。バーンイン中はバー状のチッ
プ列１１は特に発光している必要はないので、例えばＤ
Ｃ通電とする。半導体発光素子は、性能や仕様を電流で
定義することが多いため、本実施形態ではバーンイン時
の負荷を電圧でなく電流で定義する。但し、場合によっ
ては電圧で負荷を制御しても良い。

【００６４】適宜な温度、電流、時間でバーンインを行
った後、再びレーザダイオードテスタ３５から電流を供
給してチップの特性を評価する。バーンインおよび特性
評価のいずれにおいてもペルチエクーラ３３でチップの
温度を制御しながら行う。

【００６５】比較的信頼性が高いと考えられるウエハの
チップを選択し、図４に示す半導体試験装置を用いてバ
ーンイン評価したときの試験結果の一例を図６に示す。
比較のため、従来のマウントアセンブリを行ってバーン
イン評価した結果も、図６に併せて示す。本実施形態も
従来例も同じ１．５μｍＤＦＢ（分布帰還型）半導体レ
ーザウエハから取り出したチップについてバーンイン評
価したものである。本実施形態も従来例もともに１０個
程のチップについてこれらの評価結果を平均化した。ま
た、本実施形態の温度および電流の試験条件は、従来の
マウントアセンブリする場合の負荷と同じとした。

【００６６】図６からわかるように、本実施形態、従来
例ともにしきい値の変化が非常に少ない。即ち、本発明
にかかる半導体試験装置によれば、信頼性の高いチップ
については従来と同一試験結果が得られることが分る。
従って、試験条件としての負荷は、被試験体が不良であ
る場合にしきい値の上昇を検出できる範囲を選択すれば
よいことになる。

【００６７】本発明にかかる半導体試験装置を用いる場
合の最適な負荷を求めるために、しきい値が上昇する不
良ウェーハのチップを故意に用い、試験条件を変えてバ
ーンイン評価した。この結果を図７に示す。いずれの試
験においても温度は従来と同じ１００℃、時間を２４ｈ
とし、ＤＣ電流の条件のみを変更した。いずれの評価結
果も各試験条件ごとにチップ１０個程を評価して平均し
た結果である。また、図７には、比較のため従来のマウ
ントアセンブリを行って１００℃、ＤＣ２００ｍＡ、２
４ｈの試験条件でバーンインを行った結果も示してい
る。

【００６８】図７において、（ａ）は、従来例と同じ電
流値２００ｍＡで試験した結果を表し、また、（ｂ）
は、電流値を従来例の２／３の１３０ｍＡとした場合の
試験結果を示し、さらに、（ｃ）は、電流値を従来マウ
ントアセンブリを行う場合の１／２の１００ｍＡとした
場合の試験結果を表す。

【００６９】同図中の（ａ）から分るように、従来例と
同一の試験条件ではしきい値の上昇が非常に早い。図６
に示すように、半導体試験装置１０を用いて信頼性の高
い被試験体に対して試験した結果ではしきい値が上昇し
なかった点を考慮すると、従来の１００℃、ＤＣ２００
ｍＡ、２４ｈという負荷はほぼ上限の大きな負荷と判断
できる。

【００７０】次に、図７中の（ｂ）に示すように、ＤＣ
電流を１３０ｍＡとした場合は、しきい値の上昇率が従
来とほぼ同じとなり、比較的適切な負荷と判断できる。
さらに、（ｃ）に示すように、電流をＤＣ１００ｍＡと
すると、発振しきい値の上昇率は従来よりも低下する。
このことから、この電流値がしきい値の上昇を検出でき
るほぼ下限の電流であることが分かった。

【００７１】以上の試験結果から、図４に示す半導体試
験装置３０においては、アセンブリしてバーンインする
場合の負荷とその半分の負荷の間で負荷を適宜組み合わ
せて選択することにより、最適な負荷で信頼性試験を行
うことができることが分る。

【００７２】なお、本実施形態では、共振器長が３００
μｍの場合について述べたが、例えば高出力などを目的
として本実施形態と同様のチップ構造で、共振器長を３
００μｍの３倍の９００μｍとする場合は、バーンイン
電流も本実施形態の約３倍としなければ、適宜な負荷で
バーンインを行うことができない。これとは逆に、高周
波数特性の改善や低しきい値などを目的として例えば共
振器長を３００μｍの１／２の１５０μｍとする場合に
は、バーンイン電流も約１／２としなければチップに対
して過大な負荷となってしまう。しかし、ＩｎＰを基本
材料とした光素子であれば、本実施形態で用いた単位共
振器長あたりの電流密度のバーンイン条件を応用するこ
とによって、どのような共振器長のチップにも最適な負
荷で信頼性試験を行うことができる。なお、本実施形態
では、レーザ媒質である活性層長と共振器長とが同一で
ある半導体レーザを用いたため、共振器長あたりの負荷
電流を定義したが、活性層の無いブラッグ反射路などの
長さも含めて共振器長とする場合もあるので、通電する
電流密度は厳密には活性層長で定義する。

【００７３】比較的大量の数量のチップを試験工程に投
じる場合は、比較的大きな恒温層で空気や窒素を温度制
御して循環させる方がコスト的に有利な場合がある。ま
た、循環する空気や窒素もチップの結露や汚染を避ける
ために精製純化したものを用いることが望ましい。

【００７４】特性評価を終えた後は、良品と不良品との
間で次工程において取り違えのないように、たとえば不
合格チップにその旨を表示するマークを付けるなど、図
２に示すようにマーキングアーム１９を用いて識別用の
マーキングを行う。その後、筐体４０の棚２５から半導
体試験用治具１を取出し、再び電極プローブ１２を遠ざ
けてバー状のチップ列１１を取り外す。

【００７５】次に、上述した本発明にかかる半導体試験
装置に収納され、上述した試験方法に用いられる、本発
明にかかる半導体試験用治具の他の実施形態について以
下に説明する。

【００７６】（４）半導体試験用治具の第２の実施の形
態 図８は、本発明にかかる半導体試験用治具の第２の実施
の形態の部分拡大図である。本実施形態は、複数のベア
チップを同一のホルダにセットし、これらのベアチップ
について一度に試験したい場合に好適な形態である。

【００７７】図８に示すように、半導体試験用治具２の
特徴は、ベアチップ２４の底面形状に対応して形成され
た複数の窪み２７を備えている点にある。その他の点
は、図１に示す半導体試験用治具１と略同一であるた
め、その概略斜視図は省略する。

【００７８】窪み２７は、ホルダ１０の上面端部におい
て側面に沿って列をなすように形成され、相互に所定の
間隔だけ離隔して配設されている。この間隔は、ベアチ
ップの着脱を容易にするために設けられ、そのサイズ
は、チップを移動する器具、例えばピンセットやバキュ
ームピンセットなどの先端が隣接するベアチップに接触
しない程度であればよい。

【００７９】本実施形態によれば、複数のベアチップ２
４について一度に試験できる他、被試験体は微小なベア
チップなので、図２に示す押えバネ１８のような押圧手
段を備える必要なく、プローブ１２で押圧することで充
分に固定することができる。

【００８０】（５）半導体試験用治具の第３の実施の形
態 図９は、本発明にかかる半導体試験用治具の第３の実施
の形態の概略構成を示す斜視図である。同図に示すよう
に、本実施形態の特徴は、チップに通電するための接触
子としてバンプ状の金属電極を用いる点にある。

【００８１】本実施形態の半導体試験用治具３は、図１
に示す半導体試験用治具１の電極プローブ１２の代り
に、内部または表面に配線１６が形成された配線基板４
２と、配線基板４２の先端部に固着されたバンプ状の金
属電極４１とを備えている。配線基板４２の基部は、Ｘ
ＹＺθφ５軸ステージ１３の上面に固着され、５軸ステ
ージ１３の上面とホルダ１０の端部上面との高さのギャ
ップを解消するため、配線基板４２は、５軸ステージ１
３の上面から水平に突出した後、一旦下方へ屈曲してホ
ルダ２６側へ向い、ホルダ１０の上面から所定の距離だ
け離隔した位置で再び水平方向に屈曲し、先端部が窪み
１７のほぼ真上に位置するように延設されている。上記
所定の距離は、金属電極４１の高さとチップ列１１との
位置調整時の合わせ余裕分に対応して設定される。

【００８２】試験に際しては、まず、ホルダ１０の窪み
１７にバー状のチップ列を設置し、その後、５軸ステー
ジ１３から配線基板４２、バンプ状の金属電極４１を介
してバー状のチップ列１１に通電する。

【００８３】図１０は、図９に示す半導体試験用治具３
の部分拡大図であり、バー状のチップ列１１を載置する
領域を拡大して示したものである。図１０からも、図１
に示す第１の実施形態で示した電極プローブ１２に換え
てバンプ状の金属電極４１を用いても、各チップ上面の
電極との間で均一な接触を容易に得られることが理解さ
れる。

【００８４】（６）半導体試験用治具の第４の実施の形
態 次に、本発明にかかる半導体試験用治具の第４の実施の
形態について図１１を参照しながら説明する。

【００８５】本実施形態の半導体試験用治具４は、図９
に示す半導体試験用治具３が備えるバンプ状の電極４１
の代りに、板バネ状金属板５２を備える点にある。その
他の点は、上述した半導体試験用治具３と略同一であ
る。

【００８６】このように、本実施形態の半導体試験用治
具４は、バー状のチップ列１１に通電する接触子として
柔軟性のある金属板５２を用いるので、各チップ上面の
ボンディングパッド２１に過度の応力を印加することな
く、相互間の相対位置関係を容易に調整することができ
る。

【００８７】（７）半導体試験用治具の第５の実施の形
態 図１２は、本発明にかかる半導体試験用治具の第５の実
施の形態の概略構成を示す斜視図である。上述した４つ
の実施形態では、接触子側の位置を変更することにより
バー状のチップ列１１との間で接続のための相対位置を
調整したが、本実施形態の特徴は、バー状のチップ列１
１側の位置を変更することにより相対位置を調整する点
にある。

【００８８】図１２に示す半導体試験用治具５は、端部
の被試験体設置領域に切欠きが設けられたホルダ５６
と、この切欠き形状に対応してホルダ５６の切欠き部に
設けられ上面の高さがホルダ５６の他の領域の高さより
も若干だけ低く設定されたＸＹＺθφ５軸ステージ５３
と、５軸ステージ５３の上面端部に設けられ被試験体で
ある半導体チップを直接載置する窪み１７と、ホルダ５
６の上面に端部が固着されホルダ５６の上面から水平方
向に５軸ステージ５３の上方へ突出するように配設され
た配線基板４２と、配線基板４２の先端部下面に固着さ
れ対向する窪み１７の形成位置にほぼ対応して配設され
た通電用のバンプ４１（接触子）と、を備えている。そ
の他の構成は図１に示す半導体試験用治具１と略同一で
ある。

【００８９】試験に際しては、バー状のチップ列１１を
５軸ステージ５３上面の窪み１７上に設置する。バンプ
状の電極４１は配線基板４２を介してホルダ５６に固定
されているので、通電のための相対位置調整のためには
５軸ステージ５３を調整することにより、バー状のチッ
プ列１１の位置を変更し、これによりバンプ状電極４１
の下面に接触させる。バー状のチップ列１１を着脱する
ときは、５軸ステージ５３を調整してその上面の高さを
一旦下げ、バンプ４１からバー状のチップ列１１を離隔
させてから処理する。

【００９０】（８）半導体試験用治具の第６の実施の形
態 半導体光素子の中には、複数の機能が設けられた単一の
チップ内に形成されるものもある。本実施形態は、この
ようなチップの試験に本発明を適用した形態である。

【００９１】図１３は、本実施形態の試験用治具６を示
す斜視図であり、図１４は図１３の部分拡大図である。
両図中には本実施形態が用いられる被試験体の一例とし
て、半導体レーザと光変調器とを組み合わせた集積化光
源のチップ６１が示されている。図１３に示すように、
本実施形態は、１個の半導体試験用治具に１個の半導体
チップを設置して試験する態様である。

【００９２】本実施形態の半導体試験用治具６は、１個
のチップ６１を載置する窪み６７を上面端部に備えたホ
ルダ６６と、ホルダ６６の上面の略中央に設けられたス
テージ６２と、ステージ６２の上面に基部が固着され先
端部でチップ６１のボンディングパッドに接触するプロ
ーブ６３とを備えている。ステージ６２は、Ｚ軸方向に
のみ移動自由な機構を有する。半導体レーザと光変調器
を組み合わせた集積化光源のチップ６１は、光軸方向に
半導体レーザ部と光変調器の各ボンディングパッドを有
するようなチップ構造を備えている。このため、プロー
ブ６３は、チップ６１の光軸方向に沿って並列に延在す
る２本の針状電極で構成されている。

【００９３】このように、試験用治具１個に対してチッ
プ１個を設置する場合は、本実施形態のステージ６２の
ように、チップ６１に通電するための電極を上下の１軸
方向に移動させるだけでも十分な場合がある。

【００９４】本実施形態では、１個のチップを設置した
場合について説明したが、これに限ることなく図８に示
す試験用治具２のように、複数のチップを１個の試験用
治具に設置しても良い。

【００９５】本実施形態では、通電するための電極を光
軸方向に並べたが、通電するための電極を２次元的にマ
トリクス状に配置すれば、ウェーハ状のチップでも評価
することができる。また、被試験体としての素子構造も
端面出射型に限らず、いわゆる面発光型のＶＣＳＥＬ
（Vertical Cavity Surface Emitting Laser）やＧＣＳ
ＥＬ（Grating Coupled Surface Emitting Laser）等に
も容易に用いることができる。

【００９６】このように、本発明にかかる半導体試験用
基板によれば、チップに通電する電極構造を変更するだ
けでほぼあらゆる種類の半導体光素子に適用することが
できる。

【００９７】

【発明の効果】以上詳述したとおり、本発明は、以下の
効果を奏する。

【００９８】即ち、本発明にかかる半導体試験用治具に
よれば、アセンブリ部材を用いて実装することなく半導
体光素子を直接載置するので、ウェーハやバー状のチッ
プ列またはベアチップの形態で信頼性試験をすることが
可能になる。

【００９９】また、本発明にかかる半導体試験装置によ
れば、上述した本発明にかかる半導体試験用治具を用い
るので、後の工程において予めバーンインを行ったチッ
プをアセンブリすることが可能になる。これにより、ア
センブリ工程以降の歩留まりを著しく上昇させることが
できる。この結果、使用する部材や時間を大幅に削減す
ることができる。

【０１００】また、従来の技術と比較して単位容積あた
り少なくとも１０倍以上のチップ数を半導体試験工程に
投入することができる。

【０１０１】さらに、本発明にかかる半導体試験方法に
よれば、好適な負荷でチップにダメージを与えることな
くバーンインを行うことができ、しかも信頼性に劣るチ
ップを確実に除去することができる。

【図面の簡単な説明】

【図１】本発明にかかる半導体試験用治具の第１の実施
の形態の要部を示す部分拡大図である。

【図２】図１に示す半導体試験用治具の要部を示す部分
拡大図である。

【図３】図１に示すバー状のチップ列を構成するベアチ
ップを示す斜視図である。

【図４】本発明にかかる半導体試験装置の実施の一形態
の概略構成を示すブロック図である。

【図５】図１に示す半導体試験用治具を図４に示す半導
体試験装置の筐体に収納した状態を示す模式図である。

【図６】図４に示す半導体試験装置を用いて良品のチッ
プについてバーンイン評価したときの試験結果の一例を
示す特性図である。

【図７】図４に示す半導体試験装置を用いて不良ウェー
ハのチップについて試験条件を変えてバーンイン評価し
た結果の一例を示す特性図である。

【図８】本発明にかかる半導体試験用治具の第２の実施
の形態の要部を示す部分拡大図である。

【図９】本発明にかかる半導体試験用治具の第３の実施
の形態を示す略示斜視図である。

【図１０】図９に示す半導体試験用治具の要部を示す部
分拡大図である。

【図１１】本発明にかかる半導体試験用治具の第４の実
施の形態の要部を示す部分拡大図である。

【図１２】本発明にかかる半導体試験用治具の第５の実
施の形態を示す略示斜視図である。

【図１３】本発明にかかる半導体試験用治具の第６の実
施の形態を示す略示斜視図である。

【図１４】図１３に示す半導体試験用治具の要部を示す
部分拡大図である。

【図１５】従来の技術による半導体試験用治具の一例の
略示斜視図である。

【符号の説明】

１〜６ 半導体試験用治具 １０，５６，６６ ホルダ（載置台） １１ バー状のチップ列 １２，６３ 電極プローブ １３，５３ ５軸ステージ １４ ターミナル電極 １５ 溝 １６ 配線 １７，２７，６７ 窪み １８ 押圧板 １９ マーキングアーム ２１ ボンディングパッド ２２ レーザ光 ２３ レーザ光 １４ ベアチップ ２５ 棚 ３０ 半導体試験装置 ３１ スクリーニング電源 ３２ 切換えスイッチ ３３ ペルチエクーラ ３４ 制御コンピュータ ３５ レーザダイオードテスタ ３６ ディテクタ（受光部） ３７ ファイバ ３８ スペクトラムアナライザ ３９ 光学結合調整部 ４０ 筐体 ４１ バンプ状電極 ４２，５１ 配線基板 ５２ 板バネ状金属板 ６１ 集積化光源チップ ６２ １軸ステージ １０２ ターミナル電極

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０１Ｒ 31/26 Ｇ０１Ｒ 31/26 Ｆ Ｈ Ｊ Ｚ Ｈ０１Ｌ 21/66 Ｈ０１Ｌ 21/66 Ｄ Ｈ０１Ｓ 5/042 ６３０ Ｈ０１Ｓ 5/042 ６３０ Ｆターム(参考） 2G003 AA05 AA10 AB01 AC01 AC03 AD03 AD04 AE01 AE06 AG03 AG04 AG12 AG13 AG16 AG19 AG20 AH01 AH04 AH05 AH07 2G011 AA01 AA02 AA15 AB01 AB10 AC01 AC06 AC09 AC14 AE03 AE22 AF06 4M106 AA01 AA02 AB09 BA14 CA19 CA56 DA01 DH12 DH37 DH45 DH46 DH47 DJ04 DJ05 DJ06 DJ07 DJ40 5F073 AA64 AB02 AB28 CA12 FA01 FA21 FA25 GA03 GA04 GA23 HA03 HA07 HA08 HA10 HA11

Claims (17)

【特許請求の範囲】
1. 【請求項１】第１の電極を有する被試験体である半導体
   光素子が直接載置される載置台と、 前記第１の電極に接触し、前記半導体光素子に電流を供
   給する接触子と、 前記接触子と前記第１の電極との相対的な位置関係を調
   整する位置調整手段と、 前記載置台に設けられ、電源から電流の供給を受ける第
   ２の電極と、 前記載置台に設けられ、前記第２の電極と前記接触子と
   前記第１の電極とを接続する配線と、を備え、 前記半導体光素子の電気的性能および光学的性能の試験
   に用いられる半導体試験用治具。
2. 【請求項２】前記載置台は、前記半導体光素子の底面形
   状に対応して形成された凹部を表面に備え、 前記半導体光素子の少なくとも一部は、前記凹部に収納
   されることを特徴とする請求項１に記載の半導体試験用
   治具。
3. 【請求項３】前記位置調整手段は、少なくとも１つの直
   線方向に沿った移動機構を有することを特徴とする請求
   項１または２に記載の半導体試験用治具。
4. 【請求項４】前記位置調整手段は、少なくとも１つの直
   線を回転軸とする回動機構を有することを特徴とする請
   求項１ないし３のいずれかに記載の半導体試験用治具。
5. 【請求項５】前記接触子は、針状のプローブであること
   を特徴とする請求項１ない３のいずれかに記載の半導体
   試験用治具。
6. 【請求項６】前記接触子は、バンプ状の金属電極である
   ことを特徴とする請求項１ないし３のいずれかに記載の
   半導体試験用治具。
7. 【請求項７】前記接触子は、板バネ状の金属板であるこ
   とを特徴とする請求項１ないし６のいずれかに記載の半
   導体試験用治具。
8. 【請求項８】前記半導体光素子を前記載置台に固定する
   押圧手段を備えることを特徴とする請求項１ないし７の
   いずれかに記載の半導体試験用治具。
9. 【請求項９】前記半導体光素子は、前記載置台上に所定
   の間隔で列をなすように載置される複数のベアチップの
   態様をなすことを特徴とする請求項２ないし７のいずれ
   かに記載の半導体試験用治具。
10. 【請求項１０】収納される試験装置が有するガイド部材
    に係合する凸条部または凹欠部が前記載置台の表面に設
    けられたことを特徴とする請求項１ないし９のいずれか
    に記載の半導体試験用治具。
11. 【請求項１１】請求項１ないし１０のいずれかに記載の
    半導体試験用治具を収納するとともに前記第２の電極に
    対応して設けられ前記半導体試験用治具に試験用の電流
    を供給する第３の電極を有する筐体と、 電源から電流の供給を受けて前記試験用の電流を生成
    し、前記半導体試験用治具を介して前記半導体光素子に
    供給する電流制御手段と、 前記半導体光素子から出射される光を検出する受光部
    と、 前記受光部の検出結果に基づいて前記半導体光素子の良
    否を判定する良否判定手段とを備える半導体試験装置。
12. 【請求項１２】前記筐体内の温度を調整する温度調整手
    段をさらに備え、 前記電流制御手段は、前記半導体光素子の信頼性を評価
    する場合に直流または直流に近いパルス状の電流を生成
    することを特徴とする請求項１１に記載の半導体試験装
    置。
13. 【請求項１３】前記半導体発光素子と前記受光部との相
    対位置を調整して前記半導体発光素子と前記受光部との
    間の光学的結合を最適化する光学結合調整手段をさらに
    備えることを特徴とする請求項１１または１２に記載の
    半導体試験装置。
14. 【請求項１４】前記筐体内のガスを精製純化してこのガ
    スを循環させるガス制御手段をさらに備えたことを特徴
    とする請求項１１ないし１３のいずれかに記載の半導体
    試験装置。
15. 【請求項１５】請求項１１ないし１４のいずれかに記載
    の半導体試験装置を用いた半導体光素子の試験方法であ
    って、 前記半導体光素子の初期特性試験においては、前記半導
    体光素子にパルス電流を供給し、 前記半導体光素子の信頼性試験においては、前記半導体
    光素子に直流または直流に近いパルス状の電流を供給す
    ることを特徴とする半導体光素子の試験方法。
16. 【請求項１６】前記半導体光素子に与える温度条件と、
    印加する電圧の条件と、供給する電流条件と、試験時間
    の４つの試験条件のうち、少なくとも１つの試験条件を
    アセンブリ部材を用いる試験方法の０．５倍以上１倍以
    下とする請求項１５に記載の半導体光素子の試験方法。
17. 【請求項１７】前記半導体光素子はＩｎＰを基本材料と
    して形成され、 前記半導体光素子に供給する前記電流は、前記半導体光
    素子の活性層長１００μｍあたり３３mmＡ以上６７mmＡ
    以下で選択されることを特徴とする請求項１６に記載の
    半導体光素子の試験方法。