JP2000348500A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2000348500A5 JP2000348500A5 JP1999155856A JP15585699A JP2000348500A5 JP 2000348500 A5 JP2000348500 A5 JP 2000348500A5 JP 1999155856 A JP1999155856 A JP 1999155856A JP 15585699 A JP15585699 A JP 15585699A JP 2000348500 A5 JP2000348500 A5 JP 2000348500A5
- Authority
- JP
- Japan
- Prior art keywords
- value
- cell
- signal
- counter
- volatile semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 description 14
- 230000000694 effects Effects 0.000 description 3
- 230000003252 repetitive Effects 0.000 description 3
Description
【特許請求の範囲】
【請求項1】 各セルがフローティングゲートを備えたセルアレイと、
アドレス指定されたセルから読み出された信号値を参照値と比較して該セルの論理値を決定するセンスアンプと、
計数値が所定値になったときにエラー信号を活性にするカウンタと、
自動書き込みコマンド又は自動消去コマンドに応答して、アドレス指定された該セルに対し、該論理値が期待値になるまで、書き込み又は消去動作を繰り返し行い、この繰り返し毎に該カウンタに対しカウント信号を供給し、該エラー信号が活性になったときこの繰り返し動作を異常終了する制御回路とを備えた不揮発性半導体記憶装置において、
該制御回路は、テスト信号が活性であるとき、該繰り返し動作の前に、例えエラーセルが存在しなくても該エラー信号が正常に活性になったか否かを確認するために、該カウンタに該所定値をロードさせることを特徴とする不揮発性半導体記憶装置。
【請求項2】 各セルがフローティングゲートを備えたセルアレイと、
アドレス指定されたセルから読み出された信号値を参照値と比較して該セルの論理値を決定するセンスアンプと、
計数値が所定値になったときにエラー信号を活性にするカウンタと、
自動書き込みコマンド又は自動消去コマンドに応答して、アドレス指定された該セルに対し、該論理値が期待値になるまで、書き込み又は消去動作を繰り返し行い、この繰り返し毎に該カウンタに対し計数値信号を供給し、この繰り返し動作中に該エラー信号が活性になった場合には動作を異常終了し、また、テスト信号を受け取る制御回路とを備えた不揮発性半導体記憶装置において、
該制御回路は、例えエラーセルが存在しなくても該計数値値が該所定値になり且つ該エラー信号が活性になるか否かを確認するために、該テスト信号が活性であるとき、該計数値が該所定値になるまで該繰り返しが実行されても、該論理値が該期待値に一致しないように、該参照値を変えることを特徴とする不揮発性半導体記憶装置。
【請求項3】フローティングゲートを備えた第1及び第2のレファランスセルと、
該テスト信号が不活性のときには該第1レファランスセルを選択し、該テスト信号が活性のときには該第2レファランスセルを選択するセレクタと、
をさらに有し、
該センスアンプは該セレクタで選択された信号値を該参照値とし、該フローティングゲートに蓄えられた電荷量により該参照値が定まる、
ことを特徴とする請求項2に記載の不揮発性半導体記憶装置。
【請求項4】 該書き込み動作が行われたときに該第2参照セルが用いられ、
該第1参照セルは、該第2参照セルの閾値電圧よりも低い閾値電圧を有する、
ことを特徴とする請求項3に記載の不揮発性半導体記憶装置。
【請求項5】 該セルアレイは、該テストにおいてのみアドレス指定可能なセル行を有することを特徴とする請求項4に記載の不揮発性半導体記憶装置。
【請求項6】 該消去動作が行われたとき該第2参照セルが用いられ、
該第1参照セルは、該第2参照セルの閾値電圧よりも高い閾値電圧を有する、
ことを特徴とする請求項3に記載の不揮発性半導体記憶装置。
【請求項7】 該セルアレイは、該テストにおいてのみアドレス指定可能なセル行を有することを特徴とする請求項6に記載の不揮発性半導体記憶装置。
【請求項1】 各セルがフローティングゲートを備えたセルアレイと、
アドレス指定されたセルから読み出された信号値を参照値と比較して該セルの論理値を決定するセンスアンプと、
計数値が所定値になったときにエラー信号を活性にするカウンタと、
自動書き込みコマンド又は自動消去コマンドに応答して、アドレス指定された該セルに対し、該論理値が期待値になるまで、書き込み又は消去動作を繰り返し行い、この繰り返し毎に該カウンタに対しカウント信号を供給し、該エラー信号が活性になったときこの繰り返し動作を異常終了する制御回路とを備えた不揮発性半導体記憶装置において、
該制御回路は、テスト信号が活性であるとき、該繰り返し動作の前に、例えエラーセルが存在しなくても該エラー信号が正常に活性になったか否かを確認するために、該カウンタに該所定値をロードさせることを特徴とする不揮発性半導体記憶装置。
【請求項2】 各セルがフローティングゲートを備えたセルアレイと、
アドレス指定されたセルから読み出された信号値を参照値と比較して該セルの論理値を決定するセンスアンプと、
計数値が所定値になったときにエラー信号を活性にするカウンタと、
自動書き込みコマンド又は自動消去コマンドに応答して、アドレス指定された該セルに対し、該論理値が期待値になるまで、書き込み又は消去動作を繰り返し行い、この繰り返し毎に該カウンタに対し計数値信号を供給し、この繰り返し動作中に該エラー信号が活性になった場合には動作を異常終了し、また、テスト信号を受け取る制御回路とを備えた不揮発性半導体記憶装置において、
該制御回路は、例えエラーセルが存在しなくても該計数値値が該所定値になり且つ該エラー信号が活性になるか否かを確認するために、該テスト信号が活性であるとき、該計数値が該所定値になるまで該繰り返しが実行されても、該論理値が該期待値に一致しないように、該参照値を変えることを特徴とする不揮発性半導体記憶装置。
【請求項3】フローティングゲートを備えた第1及び第2のレファランスセルと、
該テスト信号が不活性のときには該第1レファランスセルを選択し、該テスト信号が活性のときには該第2レファランスセルを選択するセレクタと、
をさらに有し、
該センスアンプは該セレクタで選択された信号値を該参照値とし、該フローティングゲートに蓄えられた電荷量により該参照値が定まる、
ことを特徴とする請求項2に記載の不揮発性半導体記憶装置。
【請求項4】 該書き込み動作が行われたときに該第2参照セルが用いられ、
該第1参照セルは、該第2参照セルの閾値電圧よりも低い閾値電圧を有する、
ことを特徴とする請求項3に記載の不揮発性半導体記憶装置。
【請求項5】 該セルアレイは、該テストにおいてのみアドレス指定可能なセル行を有することを特徴とする請求項4に記載の不揮発性半導体記憶装置。
【請求項6】 該消去動作が行われたとき該第2参照セルが用いられ、
該第1参照セルは、該第2参照セルの閾値電圧よりも高い閾値電圧を有する、
ことを特徴とする請求項3に記載の不揮発性半導体記憶装置。
【請求項7】 該セルアレイは、該テストにおいてのみアドレス指定可能なセル行を有することを特徴とする請求項6に記載の不揮発性半導体記憶装置。
【0001】
【発明の属する技術分野】
本発明は、電気的消去・再書き込み可能な不揮発性半導体記憶装置に係り、特に自動書き込み又は自動消去機能を有するフラッシュメモリのような半導体記憶装置に関する。
【発明の属する技術分野】
本発明は、電気的消去・再書き込み可能な不揮発性半導体記憶装置に係り、特に自動書き込み又は自動消去機能を有するフラッシュメモリのような半導体記憶装置に関する。
【0008】
【課題を解決するための手段及びその作用効果】
本発明の第1態様では、
各セルがフローティングゲートを備えたセルアレイと、
アドレス指定されたセルから読み出された信号値を参照値と比較して該セルの論理値を決定するセンスアンプと、
計数値が所定値になったときにエラー信号を活性にするカウンタと、
自動書き込みコマンド又は自動消去コマンドに応答して、アドレス指定された該セルに対し、該論理値が期待値になるまで、書き込み又は消去動作を繰り返し行い、この繰り返し毎に該カウンタに対しカウント信号を供給し、該エラー信号が活性になったときこの繰り返し動作を異常終了する制御回路とを備えた不揮発性半導体記憶装置において、
該制御回路は、テスト信号が活性であるとき、該繰り返し動作の前に、例えエラーセルが存在しなくても該エラー信号が正常に活性になったか否かを確認するために、該カウンタに該所定値をロードさせる。
【課題を解決するための手段及びその作用効果】
本発明の第1態様では、
各セルがフローティングゲートを備えたセルアレイと、
アドレス指定されたセルから読み出された信号値を参照値と比較して該セルの論理値を決定するセンスアンプと、
計数値が所定値になったときにエラー信号を活性にするカウンタと、
自動書き込みコマンド又は自動消去コマンドに応答して、アドレス指定された該セルに対し、該論理値が期待値になるまで、書き込み又は消去動作を繰り返し行い、この繰り返し毎に該カウンタに対しカウント信号を供給し、該エラー信号が活性になったときこの繰り返し動作を異常終了する制御回路とを備えた不揮発性半導体記憶装置において、
該制御回路は、テスト信号が活性であるとき、該繰り返し動作の前に、例えエラーセルが存在しなくても該エラー信号が正常に活性になったか否かを確認するために、該カウンタに該所定値をロードさせる。
本発明の第2態様では、
各セルがフローティングゲートを備えたセルアレイと、
アドレス指定されたセルから読み出された信号値を参照値と比較して該セルの論理値を決定するセンスアンプと、
計数値が所定値になったときにエラー信号を活性にするカウンタと、
自動書き込みコマンド又は自動消去コマンドに応答して、アドレス指定された該セルに対し、該論理値が期待値になるまで、書き込み又は消去動作を繰り返し行い、この繰り返し毎に該カウンタに対し計数値信号を供給し、この繰り返し動作中に該エラー信号が活性になった場合には動作を異常終了し、また、テスト信号を受け取る制御回路とを備えた不揮発性半導体記憶装置において、
該制御回路は、例えエラーセルが存在しなくても該計数値が該所定値になり且つ該エラー信号が活性になるか否かを確認するために、該テスト信号が活性であるとき、該計数値が該所定値になるまで該繰り返しが実行されても、該論理値が該期待値に一致しないように、該参照値を変える。
各セルがフローティングゲートを備えたセルアレイと、
アドレス指定されたセルから読み出された信号値を参照値と比較して該セルの論理値を決定するセンスアンプと、
計数値が所定値になったときにエラー信号を活性にするカウンタと、
自動書き込みコマンド又は自動消去コマンドに応答して、アドレス指定された該セルに対し、該論理値が期待値になるまで、書き込み又は消去動作を繰り返し行い、この繰り返し毎に該カウンタに対し計数値信号を供給し、この繰り返し動作中に該エラー信号が活性になった場合には動作を異常終了し、また、テスト信号を受け取る制御回路とを備えた不揮発性半導体記憶装置において、
該制御回路は、例えエラーセルが存在しなくても該計数値が該所定値になり且つ該エラー信号が活性になるか否かを確認するために、該テスト信号が活性であるとき、該計数値が該所定値になるまで該繰り返しが実行されても、該論理値が該期待値に一致しないように、該参照値を変える。
この不揮発性半導体記憶装置によれば、エラーセルが存在しなくても、自動書き込みまたは自動消去において繰り返し処理によりカウンタの計数値が必ず設定値になって、正常な場合にはエラー信号が活性になり、第1態様と同じ試験を行うことができる。
本発明の他の目的、構成及び効果は以下の説明から明らかになる。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15585699A JP4251717B2 (ja) | 1999-06-03 | 1999-06-03 | 不揮発性半導体記憶装置 |
US09/578,915 US6515905B2 (en) | 1999-06-03 | 2000-05-26 | Nonvolatile semiconductor memory device having testing capabilities |
KR1020000029494A KR100572166B1 (ko) | 1999-06-03 | 2000-05-31 | 비휘발성 반도체 기억 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15585699A JP4251717B2 (ja) | 1999-06-03 | 1999-06-03 | 不揮発性半導体記憶装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2000348500A JP2000348500A (ja) | 2000-12-15 |
JP2000348500A5 true JP2000348500A5 (ja) | 2006-07-20 |
JP4251717B2 JP4251717B2 (ja) | 2009-04-08 |
Family
ID=15615005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15585699A Expired - Fee Related JP4251717B2 (ja) | 1999-06-03 | 1999-06-03 | 不揮発性半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6515905B2 (ja) |
JP (1) | JP4251717B2 (ja) |
KR (1) | KR100572166B1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6781878B2 (en) * | 2002-08-12 | 2004-08-24 | Matrix Semiconductor, Inc. | Dynamic sub-array group selection scheme |
FR2851843B1 (fr) * | 2003-02-27 | 2005-08-05 | St Microelectronics Sa | Memoire flash comprenant un algorithme de verification d'effacement integre dans un algorithme de programmation |
EP1473739A1 (en) * | 2003-04-29 | 2004-11-03 | Dialog Semiconductor GmbH | Flash memory with pre-detection for data loss |
JP2005056394A (ja) * | 2003-07-18 | 2005-03-03 | Toshiba Corp | 記憶装置及びメモリカード |
KR100538226B1 (ko) * | 2003-07-18 | 2005-12-21 | 삼성전자주식회사 | 복수의 아날로그 입력 신호를 고속으로 처리하는아날로그/디지털 변환 장치 및 이를 이용한 디스플레이 장치 |
JP4993540B2 (ja) * | 2005-02-16 | 2012-08-08 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
US7558149B2 (en) * | 2006-01-24 | 2009-07-07 | Macronix International Co., Ltd. | Method and apparatus to control sensing time for nonvolatile memory |
KR20150119547A (ko) * | 2014-04-15 | 2015-10-26 | 에스케이하이닉스 주식회사 | 반도체 장치, 이를 포함하는 반도체 메모리 장치 및 메모리 시스템 |
US11335426B2 (en) * | 2020-10-16 | 2022-05-17 | Micron Technology, Inc. | Targeted test fail injection |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5163021A (en) * | 1989-04-13 | 1992-11-10 | Sundisk Corporation | Multi-state EEprom read and write circuits and techniques |
US5513144A (en) * | 1995-02-13 | 1996-04-30 | Micron Technology, Inc. | On-chip memory redundancy circuitry for programmable non-volatile memories, and methods for programming same |
US5621687A (en) * | 1995-05-31 | 1997-04-15 | Intel Corporation | Programmable erasure and programming time for a flash memory |
-
1999
- 1999-06-03 JP JP15585699A patent/JP4251717B2/ja not_active Expired - Fee Related
-
2000
- 2000-05-26 US US09/578,915 patent/US6515905B2/en not_active Expired - Lifetime
- 2000-05-31 KR KR1020000029494A patent/KR100572166B1/ko not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100582923B1 (ko) | 비휘발성 반도체 기억 장치 | |
US8717805B2 (en) | Nonvolatile RAM | |
US8625346B2 (en) | Multiple level cell memory device with single bit per cell, re-mappable memory block | |
US7640389B2 (en) | Non-volatile memory having a multiple block erase mode and method therefor | |
KR101411499B1 (ko) | 가변 저항 메모리 장치 및 그것의 관리 방법 | |
EP0392895B1 (en) | Flash EEprom system | |
JP4451657B2 (ja) | メモリセルのためのバックグラウンド処理 | |
US9135996B2 (en) | Variable resistance memory device and related method of operation | |
US20060171210A1 (en) | Nonvolatile semiconductor memory device which uses some memory blocks in multilevel memory as binary memory blocks | |
JP2001093288A5 (ja) | ||
US20060239078A1 (en) | NOR flash memory device using bit scan method and related programming method | |
JPH10228783A (ja) | 不揮発性半導体記憶装置とその動作方法 | |
JP2000348500A5 (ja) | ||
US7499337B2 (en) | Method of erasing data in non-volatile semiconductor memory device while suppressing variation | |
US7586783B2 (en) | Block status storage unit of flash memory device | |
US20040047223A1 (en) | Non-volatile semiconductor memory device for selectively re-checking word lines | |
JP4251717B2 (ja) | 不揮発性半導体記憶装置 | |
US20060274582A1 (en) | Flash memory device having reduced program time and related programming method | |
CN111933209B (zh) | 半导体装置 | |
US5249156A (en) | Semiconductor memory device having non-volatile and volatile memory cells | |
US11545231B2 (en) | Reset read disturb mitigation | |
CN219658388U (zh) | 记忆体装置及其写入电路 | |
JP4004306B2 (ja) | 書き込み動作中に読み出し動作を行う半導体不揮発性メモリ | |
JP4935292B2 (ja) | Bistシステム及び半導体記憶装置 | |
CN118335149A (zh) | 一种基于忆阻器的动态调整读参考的写校验方法、电路及存储器 |