JP2000346885A - 容量計測回路 - Google Patents
容量計測回路Info
- Publication number
- JP2000346885A JP2000346885A JP11156408A JP15640899A JP2000346885A JP 2000346885 A JP2000346885 A JP 2000346885A JP 11156408 A JP11156408 A JP 11156408A JP 15640899 A JP15640899 A JP 15640899A JP 2000346885 A JP2000346885 A JP 2000346885A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- polarity
- power supply
- voltage
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
- Analogue/Digital Conversion (AREA)
- Measuring Fluid Pressure (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
量素子2を含むスイッチドキャパシタ回路7に、正の直
流電圧を直流電源8から供給し、スイッチドキャパシタ
回路4、6のスイッチング素子4、6を予め定めた時間
にわたって、オン・オフを繰り返し、予め定めた時間の
経過後に負の直流電圧を極性反転回路16から積分回路
9に供給する。積分回路9の出力の極性の変化を比較器
26によって検出する。前記予め定めた時間の経過時に
カウンタ30で計時を開始し、比較器26による極性の
変化の検出時にカウンタ30の計時を中止する。
Description
力によって容量が変化する可変容量素子の容量変化を測
定する容量計測回路に関する。
例えば実公昭63−42330号公報に従来技術として
開示されているようなものがある。この容量計測回路で
は、容量が外力によって変換する可変容量素子を充電ス
イッチング素子を介して周期的に基準電源によって充電
し、この可変容量素子の電圧が放電スイッチング素子を
介してフィルタ回路に放電されている。また、基準電源
によって充電される補償用コンデンサが設けられ、この
補償用コンデンサも上記の充電スイッチング素子と同期
している補償用充電スイッチング素子によって充電さ
れ、放電スイッチング素子と同期している補償用放電ス
イッチング素子によって補償用フィルタに放電される。
この補償用フィルタの出力によって基準電源の電圧がフ
ィードバック制御されている。
は、補償用コンデンサ、補償用充電及び放電スイッチ、
補償用フィルタによって基準電源の電圧を制御している
ので、充電及び放電スイッチング素子、フィルタ回路等
のドリフトの影響を除去することができる。しかし、可
変容量素子の容量が小容量の場合、測定精度を向上させ
るための対策が施されていない。また、基準電源の安定
性については補償が行われていない。そのため、安定し
た電源を基準電源として使用する必要がある。また、デ
ィジタル出力を得るためには、この容量計測回路の後段
にA/D変換回路を別に設けなければならない。
容量計測回路を提供することを目的とする。
めに、本発明による容量計測回路は、スイッチドキャパ
シタ回路を有している。このスイッチドキャパシタ回路
は、印可された外力に応じて容量が変化する可変容量素
子を含む。本容量計測回路は、積分回路を含み、更に、
前記スイッチドキャパシタ回路に第1の極性の直流電圧
を供給し、前記積分回路第2の極性の直流電圧を供給可
能な基準電源が設けられている。制御手段が、予め定め
た時間にわたってスイッチドキャパシタ回路の出力を積
分回路に供給し、予め定めた時間の経過後に、第2の極
性の直流電圧を前記積分回路に供給する。前記予め定め
た時間の経過後における前記積分回路の出力の極性の変
化を検出する極性変化検出手段が設けられ、前記予め定
めた時間の経過時に計時を開始し、前記極性変化検出手
段による前記極性の変化の検出時に計時を中止する計時
手段も、設けられている。
がスイッチドキャパシタ回路に含まれ、このスイッチド
キャパシタ回路の出力が積分回路によって積分され、そ
の積分値を逆積分するように基準電源から第2の極性の
直流電圧が積分回路に供給されている。この場合、スイ
ッチドキャパシタ回路によるスイッチングの回数によっ
て積分回路に可変容量素子から供給される電荷量が決ま
り、スイッチング回数を増加させると、第2の極性の直
流電圧が積分回路に供給されている時間が長くなる。従
って、可変容量素子の容量が小さい場合でも、高精度に
容量を測定することができる。また、積分回路の出力の
変化は、計時手段によって計時されているので、その計
時値はディジタル値であり、別途A/D変換器を設ける
必要はない。
タ回路に第1の極性の電圧を供給する直流電源と、この
直流電源の直流電圧の極性を反転させて第2の極性の電
圧を生成する極性反転回路とを、具備するものとでき
る。極性反転回路は、演算増幅器と、この演算増幅器の
反転入力端子に第1の極性の電圧を供給する入力抵抗器
と、前記演算増幅器の反転入力端子と出力端子との間に
接続された帰還抵抗器とを有し、前記入力抵抗器と前記
帰還抵抗器とが、同一の特性を有する。
性の電圧を反転させて、かつ入力抵抗器と帰還抵抗器の
抵抗比を乗じた値となるが、両抵抗器が同一の特性を有
するものであるので、スイッチドキャパシタ回路に供給
された第1の極性の電圧が変動すると、同じように第2
の極性の電圧も変動する。従って、基準電源に変動があ
っても、その影響を計時手段の計時値は受けず、基準電
源に特別な補償回路を設ける必要がない。
源の第1の極性の直流電圧で前記可変容量素子を放電期
間を挟んで繰り返される充電期間ごとに充電する第1の
スイッチング素子と、前記放電期間ごとに前記可変容量
素子を前記積分回路に放電させる第2のスイッチング素
子とを、具備するものとできる。このスイッチング素子
の周期を適切に選択することによって、積分回路を使用
していることと相まって、ノッチフィルタ効果が得られ
る。
のスイッチング素子を介して前記積分回路に供給するよ
うに構成し、前記制御手段は、前記予め定めた時間の経
過時に前記第2のスイッチング素子を開放し、第3のス
イッチング素子を閉成するようにできる。
イッチング素子を、積分回路へのスイッチドキャパシタ
回路の出力の供給、停止の切換に利用しているので、別
途、切換スイッチを設ける必要がない。
回路は、図1に示すように、可変容量素子2を有してい
る。この可変容量素子2は、これに印加された外力に応
じて容量が変化する。
イッチング素子4、6と共にスイッチドキャパシタ回路
7を構成している。即ち可変容量素子2の一端は、第1
のスイッチング素子4を介して基準電源の一部をなす直
流電源8の正極に接続され、他端は、直流電源8の負極
に接続されている。同じく可変容量素子2の一端は、第
2のスイッチング素子6を介して積分回路9を構成する
演算増幅器10の反転入力端子に接続されている。ま
た、可変容量素子2の他端は、演算増幅器10の非反転
入力端子に接続されている。なお、直流電源8の負極、
可変容量素子2の他端及び演算増幅器10の非反転入力
端子は、接地されている。
に示すように一定期間t1にわたって導通状態とされ、
これに続いて予め定めた期間t2にわたって非導通状態
とされることを繰り返すものである。なお、t1とt2
は、同一期間とすることもできるし、異なる期間とする
こともできる。一方、第2のスイッチング素子6は、図
2(c)に示すように、第1のスイッチング素子4と逆
に期間t1にわたって非導通状態とされ、期間t2にわ
たって導通状態とされる。即ち、第1及び第2のスイッ
チング素子4,6は、相補に導通、非導通状態とされ
る。t1、t2は、比較的短い時間であり、例えば10
0μ秒とされる。この場合のスイッチング周波数は、5
kHzである。
4、6としては、付勢信号が供給されている間、導通状
態となる例えば半導体スイッチング素子を使用すること
ができる。
反転入力端子と出力端子との間に、積分用コンデンサ1
2を有するものである。第1及び第2のスイッチング素
子4、6の導通、非導通の繰り返しによって、可変容量
素子2に充電された電荷が積分回路8に転送され、積分
される。
スイッチング素子14を介して基準電源の他の部分をな
す反転直流電圧供給部16に接続されている。この反転
直流電圧供給部16は、演算増幅器18を有し、その反
転入力端子は、入力抵抗器20を介して直流電源8の正
極に接続されている。また、演算増幅器18の出力端子
と反転入力端子との間に、帰還抵抗器22が接続され、
非反転入力端子は接地されている。
えば値は異なるが、同一の特性を有するものである。こ
の演算増幅器18は、反転増幅器として機能し、直流電
源8の電圧をVe、帰還抵抗器22と入力抵抗器20の
比をkとすると、−kVeの直流出力電圧Vrefを発
生する。この直流出力電圧は、抵抗器24、第3のスイ
ッチング素子14を介して演算増幅器10の反転入力端
子に供給される。第3のスイッチング素子も、第1及び
第2のスイッチング素子4,6と同様に、半導体スイッ
チング素子とすることができる。
例えば演算増幅器によって構成された比較器26の反転
入力端子に供給されている。また、比較器26の非反転
入力端子は、接地されている。従って、積分回路9の出
力が正から負に変化したとき、比較器26は極性変化検
出信号として、例えば図2(e)に示すようなLレベル
の信号を制御回路28に供給する。
ング素子4、6、14の制御を行うと共に、計時手段、
例えばカウンタ30を制御する。この制御回路28は、
例えばマイクロコンピュータによって構成することがで
きる。
は、図2(b)、(c)の前半に示すように、予め定め
た時間、例えば入力積分時間Tinの期間にわたって、
互いに逆位相で制御回路28によって開閉される。これ
によって、可変容量素子2に充電された電荷が、積分回
路9によって積分され、同図(a)の前半に示すよう
に、積分回路9の出力が負側に直線的に下降していく。
イッチング素子6が制御回路28によって開放され、か
つ第3のスイッチング素子14が制御回路28によって
閉成される。これによって、積分回路9が逆積分(放
電)され、同図(a)の後半に示すように積分回路9の
出力は上昇を開始する。
る図示しないクロック発生器からのクロックのカウント
を開始させ、計時を開始させる。やがて、積分回路9の
出力が零クロスして、比較器26が極性変化検出信号を
制御回路28に供給すると、制御回路28は、カウンタ
30によるカウントを停止させ、計時を停止させる。こ
れによって、逆積分時間が計時される。
のスイッチング素子4、6のスイッチング回数をNとす
ると、入力積分時間Tinにおいて積分回路9の積分コ
ンデンサ12に蓄積される総電荷量Qは、可変容量素子
2の容量をCxとすると、数1で表される。
9の出力電圧Voは、積分コンデンサ12の容量をCi
とすると、数2によって表される。
流電圧Vrefによる逆積分が終了するまでの時間をT
ref、抵抗器24の抵抗値をRiとすると、上記総電
荷量Qは、数3によっても表される。
される。
Veと表すことができるので、数4は数5のように表す
ことができる。
であるので、Trefを測定することによって可変容量
素子2の容量を測定することができる。Trefは、こ
の容量計測回路では、入力積分時間Tinの終了時にカ
ウンタ30による計時を開始し、比較器26の出力がL
レベルに変化したときに計時を中止することによって測
定されている。
は、直流電源8の電圧Veには無関係である。従って、
Veが変動しても、その影響がCxの測定値には現れ
ず、特別に安定させた直流電源8を使用する必要はな
い。これは、逆積分に使用する電圧Vrefを、直流電
源8の直流電圧Veに基づいて生成し、しかも入力抵抗
器と帰還抵抗器とを同一の特性とした反転増幅器によっ
て直流電圧Veを増幅することで得ているからである。
2のスイッチング素子4、6のスイッチング回数Nを大
きくすると、Trefを長くすることができ、Cxの測
定分解能を向上させることができ、その分解能はNに比
例する。
よって行っているので、このカウント値を、Cxの測定
値のディジタル値として使用することができ、別途A/
D変換器を設ける必要はない。
るので、積分回路9がローパスフィルタとしても作用
し、第1及び第2のスイッチング素子4,6の高速スイ
ッチング動作に伴うノイズの影響を除去することができ
る。
数、例えば電源周波数(50または60Hz)の影響を
抑えるために、その特定の周波数の周期の約1/2の周
期、例えば100msecに設定すると、ノッチフィル
タ効果が現れて、電源ノイズに対するイミュニティを向
上させることができる。
7の第2のスイッチング素子6を開放することによっ
て、積分回路9への充電を中止させているので、別途ス
イッチング素子を設ける必要がない。
を正の極性で充電し、積分回路9を負の極性で逆充電し
たが、可変容量素子2を負の極性で充電し、積分回路9
を正の極性で逆充電するように構成してもよい。
路によれば、高分解能でかつ高い精度で容量測定を行う
ことができる。
ク図である。
Claims (4)
- 【請求項1】 被測定量に応じて容量が変化する可変容
量素子を含むスイッチドキャパシタ回路と、 積分回路と、 前記スイッチドキャパシタ回路に第1の極性の直流電圧
を供給し、前記積分回路第2の極性の直流電圧を供給可
能な基準電源と、 予め定めた時間にわたって前記スイッチドキャパシタ回
路の出力を前記積分回路に供給し、前記予め定めた時間
の経過後に、第2の極性の直流電圧を前記積分回路に供
給する制御手段と、 前記予め定めた時間の経過後に前記積分回路の出力の極
性の変化を検出する極性変化検出手段と、 前記予め定めた時間の経過時に計時を開始し、前記極性
変化検出手段による前記極性の変化の検出時に計時を中
止する計時手段とを、具備する容量計測回路。 - 【請求項2】 請求項1記載の容量計測回路において、
前記基準電源は、前記スイッチドキャパシタ回路に第1
の極性の電圧を供給する直流電源と、この直流電源の直
流電圧の極性を反転させて第2の極性の電圧を生成する
極性反転回路とを、具備し、前記極性反転回路は、演算
増幅器と、この演算増幅器の反転入力端子に第1の極性
の電圧を供給する入力抵抗器と、前記演算増幅器の反転
入力端子と出力端子との間に接続された帰還抵抗器とを
有し、前記入力抵抗器と前記帰還抵抗器とが、同一の特
性を有する容量計測回路。 - 【請求項3】 請求項1記載の容量計測回路において、
前記スイッチドキャパシタ回路は、前記基準電源の第1
の極性の直流電圧で前記可変容量素子を放電期間を挟ん
で繰り返される充電期間ごとに充電する第1のスイッチ
ング素子と、前記放電期間ごとに前記可変容量素子を前
記積分回路に放電させる第2のスイッチング素子とを、
具備する容量計測回路。 - 【請求項4】 請求項3記載の容量計測回路において、
前記基準電源の第2の極性の電圧を第3のスイッチング
素子を介して前記積分回路に供給するように構成し、前
記制御手段は、前記予め定めた時間の経過時に前記第2
のスイッチング素子を開放し、第3のスイッチング素子
を閉成する容量計測回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15640899A JP4298062B2 (ja) | 1999-06-03 | 1999-06-03 | 容量計測回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15640899A JP4298062B2 (ja) | 1999-06-03 | 1999-06-03 | 容量計測回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000346885A true JP2000346885A (ja) | 2000-12-15 |
JP4298062B2 JP4298062B2 (ja) | 2009-07-15 |
Family
ID=15627102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15640899A Expired - Fee Related JP4298062B2 (ja) | 1999-06-03 | 1999-06-03 | 容量計測回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4298062B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008157920A (ja) * | 2006-11-29 | 2008-07-10 | Aisin Seiki Co Ltd | 静電容量検出装置 |
-
1999
- 1999-06-03 JP JP15640899A patent/JP4298062B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008157920A (ja) * | 2006-11-29 | 2008-07-10 | Aisin Seiki Co Ltd | 静電容量検出装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4298062B2 (ja) | 2009-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI381173B (zh) | 電容量測電路及其電容量測方法 | |
JPH08178955A (ja) | 容量型静電サーボ加速度センサ | |
JPH04265862A (ja) | 静電荷制御による平衡力測定方法及び装置 | |
JPH10163874A (ja) | スイッチトキャパシタ | |
JPH06242159A (ja) | 静電容量測定装置 | |
US5210501A (en) | Apparatus for processing sensor signals having switch-capacitor structures | |
JP3580817B2 (ja) | 測定増幅器 | |
JP4298062B2 (ja) | 容量計測回路 | |
JP2001242204A (ja) | コンデンサの直流抵抗測定方法及びその装置 | |
US20210165508A1 (en) | Methods and apparatus for variable capacitance detection | |
JPH05172877A (ja) | 抵抗値・容量値の測定装置 | |
SU1525619A1 (ru) | Преобразователь параметров емкостных датчиков во временной интервал и напр жение | |
JPH0361864A (ja) | 電流・周波数変換器 | |
JPH0122085Y2 (ja) | ||
JP2511471B2 (ja) | 静電容量測定回路 | |
JP3036561B2 (ja) | A/d変換装置 | |
JPH09275343A (ja) | 重量検査装置用a/d変換器 | |
JPH0346332Y2 (ja) | ||
SU1190299A1 (ru) | Цифровой измеритель сопротивлени | |
JP2003107115A (ja) | 回線容量測定回路 | |
JPH01270742A (ja) | 蓄電池の充電回路 | |
JPH07244091A (ja) | 信号検出回路及びノイズ測定回路 | |
JPH08335832A (ja) | 演算増幅器のオフセット補償用のシステム | |
JPH0648281B2 (ja) | 電子式電力量計 | |
GB2215474A (en) | Measuring the peak level of oscillating signals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090414 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090415 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150424 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |