JPH04265862A - 静電荷制御による平衡力測定方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、閉ループ型式の力平衡
方法及び装置に関し、特に、検出質量体の位置を検出し
、質量体を中立位置に向けて静電的に付勢する方法及び
装置に関する。

【０００２】

【従来の技術】例えば加速度計などの力平衡装置におい
ては、一般に、装置の出力信号は、検出した入力条件に
比例することが望ましい。したがって、各種の静電的及
び電磁的な力平衡検知装置における特有の技術は、装置
の出力と検知入力との間に、直線的な比例関係が得られ
ることが要求されている。

【０００３】静電的及び電磁的な装置において、装置の
作動器によって与えられる力は、作動器に供給されるフ
ィードバツク電圧又は電流に正比例しない。また、装置
自体の最適な作動には、フィードバック制御回路網によ
って与えられるフィードバツク力は、検出入力に正比例
するものであることが望ましい。そこで、そのような正
比例関係を得るための特殊な技術が使用されている。

【０００４】例えば、アメリカ合衆国特許第４，６７９
，４３４号の「集積型力平衡加速度計」（発明者：ロバ
ート・ステュワート）に開示された型式の静電力平衡加
速度計では、閉ループ型式の静電付勢力を位置決めに使
用して、搖動する慣性体からの出力を得るようにしてあ
る。静電付勢システムは、慣性体の両側に配置した、シ
リコン基板にエッチングされた静電容量検出電極を使用
してある。各電極は、制御電圧が与えらて、慣性体に等
しい大きさで反対方向の力を与えるようにしてある。

【０００５】この種の加速度計の他の制御手段では、検
出質量体の両側に配置した検出及び付勢電極に、一定値
の制御電圧及びフィードバック電圧を同時に与えるよう
にしてある。この手段では、制御システムから搖動体に
加わる全体の力は、制御電圧が一定値であるために、２
つの力の差がフィードバック電圧に比例することになる
。

【０００６】

【発明が解決しようとする課題】上記のシステムには、
所要の一定値の制御電界に付随して大きいマイナスの弾
性効果が生じることなどの、多くの問題点がある。入力
加速度が検出されていない場合でも、これらの制御電界
が必要であり、制御電界が変動するために、装置の中立
安定性が低下し、かつ、復元性が低下する。システム中
における、隙間量の変動、部品の経年変化、温度変化等
は、誤差の原因になって、出力を狂わせ、中立安定性を
低下させる。この出力誤差は、大きい誤差である。並列
駆動及び非並列駆動のどちらでも、電圧制御に付随する
大きいマイナスの弾性効果によつて、電界の変動が悪化
する。

【０００７】本発明は、これらの不都合を解消又は減少
させた力平衡装置を提供することを、目的とする。

【０００８】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、次のとおりに構成されている。

【０００９】測定すべき入力条件に応じて検出部材を中
立位置から変位させる平衡力検出装置を使用するために
、検出部材の位置を制御する方法であって、検出部材（
１２）の中立位置からの変位を示す検出信号を出力する
ステップと、検出部材の変位には無関係に、一定の大き
さの力を、検出部材の両側の第１及び第２の対向方向に
、第１及び第２の時間周期で交互に反復して供給するス
テップと、検出信号に応じて第１及び第２の時間周期を
変化させ、第１及び第２の時間周期の差値を入力条件の
値とするステップとで構成した静電荷制御による平衡力
測定方法。

【００１０】検出信号を出力し、一定の大きさの力を反
復して供給するステップを、検出部材の両側に、第１及
び第２の導電板（１４）（１６）を配置して第１及び第
２のキャパシタ（Ｃ１）（Ｃ２）を形成し、第１及び第
２のキャパシタを交互に一定値に充電することが望まし
い。

【００１１】平衡力検出装置が、検出部材の両側に近接
して第１及び第２の導電板を配置して、第１及び第２の
キヤパシタを形成し、一定の大きさの力を供給するステ
ップが、これらのキャパシタを交互に一定値に充電する
ことが望ましい。

【００１２】この場合、検出信号を出力するステップを
、第１及び第２のキャパシタの充電電圧を交互に検出す
るステップで構成することが望ましい。

【００１３】各検出電圧をそれぞれサンプリングして一
時的に記憶し、記憶した連続するサンプリング値の差値
に基づいて、検出信号を出力することが望ましい。

【００１４】記憶した連続するサンプリング値の差値を
積算し、検出信号の積算値に基づいてデューティ周期が
変化するパルス幅変換制御信号を出力し、パルス幅変換
制御信号によって第１及び第２の時間周期を制御するス
テップを備えることが望ましい。

【００１５】測定すべき入力に応じて移動する部材（１
２）と、部材の両側に配置され、部材との間の隙間が入
力に応じた部材の移動によって変化する第１及び第２の
キャパシタ（Ｃ１）（Ｃ２）を形成する、第１及び第２
の静電板（１４）（１６）と、第１及び第２のキャパシ
タを、等電荷に充電する手段と、各キャパシタを、第１
及び第２の連続する時間間隔で充電して、各キャパシタ
に第１及び第２の充電量を生成する手段と、第１及び第
２の充電量の差値を、検出信号として出力する手段とを
備える静電荷制御による平衡力検出装置。

【００１６】出力信号が、時間間隔のそれぞれ１つに対
応するように制御する手段を備えることが望ましい。

【００１７】第１及び第２の時間間隔の期間を相対的に
変化させる手段を備えることが望ましい。

【００１８】第１及び第２の時間間隔が、第１及び第２
の部分周期で形成したフレームで構成されて反復し、時
間変化制御手段に、時間間隔の相対長さを変化させて、
出力信号に応じて各フレームのデューティ周期を変化さ
せる手段を備えることが望ましい。

【００１９】検出信号を出力する手段を、第１と第２の
キャパシタの充電値を、それぞれ連続した時間間隔でサ
ンプリングして、第１及び第２の電圧サンプリング値を
生成する手段と、電圧サンプリング値の差を差値信号と
して出力する手段と、複数の連続した時間間隔にわたる
差値信号を積算する手段、とで構成するこが望ましい。

【００２０】各時間間隔の期間を制御する手段を、出力
のデューティ周期を可変としたパルス幅変換手段と、出
力信号に応じてパルス幅変換手段を制御する手段とで構
成することが望ましい。

【００２１】未知の条件を検知する平衡力検出方法であ
って、検出すべき入力条件に応じて変位する検出部材（
１２）を設けるステップと、検出部材の両側に、第１及
び第２の導電板（１４）（１６）を配置して、第１及び
第２のキャパシタ（Ｃ１）（Ｃ２）を形成するステップ
と、入力端子と出力端子とを有する積算増幅器（１８）
を設けるステップと、積算増幅器の入力端子に、電圧パ
ルス列を供給するステップと、積算増幅器の出力端子か
ら入力端子に帰還する第１及び第２のフィードバック回
路に、第１及び第２のキャパシタを接続するステップと
、第１及び第２の変化する部分周期で反復する制御信号
を、デューティ周期が変化する制御信号として制定する
ステップと、第１及び第２の部分周期の間に、第１及び
第２のキャパシタを、一定電圧で交互に充電するステッ
プと、第１と第２のキャパシタの充電電圧をそれぞれサ
ンプリングして、第１と第２のサンプリング電圧値を得
るステップと、第１と第２のサンプリング電圧値の差値
を、制御信号の複数個の反復周期にわたって積算して、
検出信号とするステップと、検出信号により、デューテ
ィ周期を制御するステップとからなる静電荷制御による
平衡力検出方法。

【００２２】各キャパシタを、充電に先だって放電させ
るステップを備えることが望ましい。

【００２３】検出入力条件に応じて変位する検出部材（
１２）と、検出部材の両側に配置されて、検出部材との
間に第１と第２のキャパシタを形成する第１と第２の静
電板（１４）（１６）と、入力端子と出力端子とを備え
、入力端子と出力端子との間に、第１と第２のキャパシ
タを接続した第１と第２のフィードバツク回路を備える
積算器（１８）と、積算器の入力端子に、精密電圧パル
スを所要時間供給する手段と、第１と第２のフィードバ
ック回路に接続され、増幅器の出力を第１と第２のキャ
パシタに交互に供給して充電し、第１と第２の連続する
期間に、キャパシタが検出部材に静電力を与えるように
する第１と第２のスイッチ手段と、第１と第２のスイッ
チを、第１と第２の期間に交互に作動させる手段と、第
１と第２のサンプリング値記憶手段と、第１と第２のキ
ャパシタの電圧を、第１と第２の各期間の１つごとに、
第１と第２の記憶手段に転送する手段と、第１と第２の
記憶手段に接続した入力端子と、出力端子とを備える差
動回路と、　　差動回路の出力が接続された入力端子と
、出力端子とを備える積算器（７８）と、出力パルスの
デューティ周期が可変で、積算器からの出力が入力する
パルス幅変換器（８２）と、デューティ周期可変の出力
に応じて、第１と第２の周期の相対的持続時間を制御す
る手段とからなる静電荷制御による平衡力検出装置。

【００２４】２つのキャパシタを、連続する持続期間中
で、それらが充電される前に、放電させる手段を備える
ことが望ましい。

【００２５】測定すべき入力条件に応じて、中立位置か
ら変位する検出部材と、検出部材の両側に検出部材の静
電的平衡状態をもたらすキャパシタとを設けた、平衡力
研修装置を使用するための検出部材を平衡させるキャパ
シタを作動する方法であって、第１と第２のキャパシタ
に、第１と第２の連続した時間間隔で、等しい電圧を供
給し、検出部材を中立位置に復帰させる力を生じる電界
を形成するステップと、キャパシタに充電した電圧を検
知して、検出信号とするステップとを備える静電荷制御
による平衡力検出方法。

【００２６】検出信号を、第１と第２の連続した時間間
隔の相対的長さを制御するために使用するステップを備
えることが望ましい。

【００２７】第１と第２のキャパシタに一定電圧を交互
に供給するステップを、第１と第２のキャパシタを、逆
極性の等電圧で交互に充電するステップとしてもよい。

【００２８】第１と第２のキャパシタに一定電圧を交互
に充電するステップを、一定電圧を２つのキャパシタに
同時に供給しながら、両キャパシタを交互に接地して、
一時に一方のキャパシタのみを充電するステップとして
もよい。

【００２９】第１と第２のキャパシタを充電するステッ
プを、第１と第２のフィードバック回路に逆方向に導通
する極性の第１と第２の装置を設け、逆極性の連続する
パルスを積算増幅器の入力に供給するステップとしても
よい。

【００３０】第１と第２のキャパシタを交互に充電する
ステップを、第１と第２のキャパシタの各片側を、交互
に接地するステップとしてもよい。

【００３１】検出した入力条件に応じて変位する検出部
材と、検出部材の両側に配置されて、検出部材との間に
第１と第２のキャパシタを形成する第１と第２の静電板
と、入力端子と出力端子とを備え、入力端子と出力端子
との間に、第１と第２のキャパシタを接続した第１と第
２のフィードバック回路を設けた積算器と、積算器の入
力端子に、逆極性の連続する精密電圧パルスを交互に供
給する手段と、第１と第２のフィードバック回路にそれ
ぞれ接続された第１と第２の一方向に導通する極性の装
置と、第１と第２のキャパシタにそれぞれ接続された第
１と第２のサンプリング及び保持回路と、２つのサンプ
リング及び保持回路の信号を加算する加算増幅器と、加
算増幅器の加算値に応じて、第１と第２の期間の相対的
持続時間を制御する手段と、連続する第１と第２の期間
が終了するごとに、第１と第２のキャパシタを放電させ
る手段とからなる静電荷制御による平衡力検出装置。

【００３２】検出した入力条件に応じて変位する検出部
材と、検出部材の両側に配置されて、検出部材との間に
第１と第２のキャパシタを形成する第１と第２の静電板
と、入力端子と出力端子とを備え、入力端子と出力端子
との間に、第１と第２のキャパシタを接続した第１と第
２のフィードバック回路を設けた積算器と、積算器の入
力端子に精密電圧パルスを供給する手段と、第１と第２
のキャパシタを、第１と第２の期間に説値する第１と第
２のスイッチ手段と、第１と第２のスイッチ手段を、第
１と第２の期間に作動させる手段と、第１と第２のサン
プリング値記憶手段と、各キャパシタの電圧を、対応す
る記憶手段に転送する手段と、第１と第２の記憶手段に
接続した入力端子と、１個の出力端子とを有する差動回
路と、差動回路の出力に接続した入力端子と、１個の出
力端子とを有する積算器と、積算器からの出力が入力し
て、デューティ周期を変化させて出力するパルス幅変換
器と、デューティ周期が変化した出力に応じて、第１と
第２の期間の相対的持続時間を制御する手段とからなる
静電荷制御による平衡力検出装置。

【００３３】等電荷に充電する手段を、第１と第２のキ
ャパシタを、それぞれ等電圧で逆極性の電圧で充電する
手段としてもよい。

【００３４】等電荷に充電する手段を、等電圧で同極性
の電圧で充電する手段としてもよい。

【００３５】等電荷に充電する手段を、第１と第２のキ
ャパシタを、第１と第２の時間間隔中に交互に接地する
手段としてもよい。

【００３６】

【作用】検出部材の両側に第１と第２の静電板を配置し
て、それぞれキャパシタを形成し、検出部材が検出入力
に対応して変位することにより、キャパシタの容量を変
化させる。各キャパシタに等電圧のパルスを供給して、
検出部材を中立位置に向けて付勢し、検出部材の変位に
応じて変化する各キャパシタの電圧をサンプリングして
記憶手段に保持させ、両キャパシタの電圧値の差値を加
速度計の検出信号として使用する。

【００３７】

【実施例】図１は、本発明の一実施例の平衡力検出装置
を示すブロツク図で、図２は、同装置の作動を示すタイ
ミング図である。

【００３８】図１で符号（１０）で示す加速度計は、ア
メリカ合衆国特許第４，６７９，４３４号明細書に記載
してあるものである。この加速度計（１０）は、搖動体
（１２）と、その両側に僅かな隙間を設けて説値した１
対の静電板ないし電極（１４）（１６）とを備えている
。静電板（１４）（１６）は、検出及び付勢板を形成す
る。前記のアメリカ合衆国特許第４，６７９，４３４号
明細書に詳述してあるように、この装置は、シリコン等
の半導体基板にエッチングした中央慣性体を構成してあ
る。

【００３９】慣性体は、基板に止着してあり、これらは
すべて、単結晶シリコンの不均等性エッチングによって
形成して、慣性体を基板に片持ち式に接続し、装置の入
力軸方向の加速度に応じて、、出力軸が反応するように
してある。

【００４０】慣性体の両面は導電性で、入力軸に沿って
設置した静電板（１４）（１６）の導電性の表面に体し
て、僅かな隙間を設けて配置してある。３軸慣性測定装
置においては、前記アメリカ合衆国特許第４，６７９，
４３４号明細書に開示してある加速度計あるいはそれと
同等の装置を、３組もしくはそれ以上使用する。

【００４１】本発明では、搖動体（１２）の位置の力平
衡制御は、静電板の充電を制御して、静電板を検出及び
作動部材として同時に働かせる方法で行われる。この構
成は、独立した検出励起手段を設ける必要がなく、かつ
、静電板を平行駆動するための従来の電圧制御システム
にともなうマイナスの静電弾性効果、及び非平行駆動す
るための効果の減少を、ともに除去するものである。さ
らにこの方法は、パルス幅を変調して再平衡を実行して
、ティジタル出力を可能とし、直線性を改善する。

【００４２】通常、装置は、検出慣性体の両側に、一定
の吸引力が交互に反復して供給されることによって作動
する。すなわち、周期の始めの部分では、片面側にある
一定の力が供給され、次いで、周期の残りの部分では、
他面側に同じ大きさの力が供給されて、この周期が連続
的に反復される。平行板については、力は、検出慣性体
の移動には無関係である。一定の力は、片面側あるいは
他面側に異なる時間間隔で供給される。

【００４３】時間間隔の長さは、検出慣性体によって検
知された加速度の大きさによって決定される。搖動体の
両面に交互に加わる力の時間間隔あるいは周期の部分の
相対長さは、方形波等の周期波形のデューテイ周期の変
化によって制御される。すなわち、デューテイ周期が５
０％であれば、搖動体に対して、互いに等しくて反対方
向の力が等しい時間だけ供給されて、検出体にはたらく
総合力はゼロになる。１周期中の２つの期間の長さに差
があると、その差は、加速度の量に比例する。この期間
の差は、クロックパルスをゲートするために使用されて
、速度の変化増分を検出し、ティジタル出力を行う。

【００４４】図１において、静電板（１４）（１６）は
、搖動体（１２）との間に、キャパシタ（Ｃ１）及び（
Ｃ２）を形成している。２個のキャパシタは、充電積算
器として作動する作動増幅器（１８）に、２組の並列フ
ィードバック回路で接続してある。第１フィードバック
回路は、増幅器の出力から第１スイッチ（Ｓ１）とキャ
パシタ（Ｃ１）を通って、増幅器の反転側入力（２０）
に結線してある。第２フィードバック回路は、スイッチ
（Ｓ２）とキャパシタ（Ｃ２）を通って、同じく増幅器
の入力（２０）に結線してある。２つのスイッチは、電
界効果トランジスタか、あるいはそれと同等の半導体ス
イッチを使用してある。

【００４５】各キャパシタ（Ｃ１）（Ｃ２）には、放電
又はリセットスイッチ（Ｓ３）（Ｓ４）を接続してあり
、各キャパシタが充電される直前に、キャパシタを瞬間
的に放電させるようにしてある。精密な電圧パルス発生
器（２２）は、基準電圧として、精密に制御された電圧
とパルス幅の電圧パルス（２１）を発生して、スイッチ
（Ｓ１）（Ｓ２）のいずれか一方が閉じた時に、抵抗（
２３）を通して、増幅器（１８）の入力（２０）に送る
。

【００４６】スイッチ（Ｓ１）及び（Ｓ２）は、パルス
発生器（２２）を備え、１０ＫＨｚ結晶発振器（２５）
で制御されるシステムの、タイミング信号を発生するタ
イミング制御部（２４）からの信号によって、交互に閉
じられる。静電板選択タイミング信号は、導線（２６）
を通って、スイッチ（Ｓ２）には直接に、スイッチ（Ｓ
１）に反転器（２６）を介して入力し、一時には、いず
れか一方のキャパシタのみを充電するようにしてある。

【００４７】放電スイッチ（Ｓ３）及び（Ｓ４）は、図
２にパルス（３０）として示すように、方形波信号（３
２）を制御するデューテイ周期の立ち上がり時期である
時期（ｔ１）に始まる短時間だけ同時に作動する。パル
ス（３０）は、時期（ｔ２）に終る。回路の作動タイミ
ングとして、時期（ｔ２）と（ｔ３）との間の、例えば
２．６マイクロ秒程度の短時間に、設定すべき移行電圧
を供給し、時期（ｔ３）において、増幅器（１８）の入
力端子に３．２マイクロ秒の長さの−２．５ボルトの電
圧の充電パルス（２１）を入力させる。充電パルス（２
１）は、閉じられたスイッチ（Ｓ１）を通って、キャパ
シタ（Ｃ１）に供給される。この時、スイッチ（Ｓ２）
は、開いている。

【００４８】図２の同期グラフに符号（３６）で示した
静電板（１４）の電圧は、時期（ｔ３）から上昇し始め
る。時期（ｔ４）で充電パルス（２１）が終った後、静
電板（１４）の電圧は、（慣性体の変位がなければ）次
の放電が始まるまで一定値に保持される。

【００４９】図１の符号（３５）で示す差動サンプリン
グ及び保持回路は、第１段階のサンプリングで静電板（
１４）及び（１６）の電圧を交互にサンプリングして記
憶し、各組のサンプリング値をサンプリング装置の差動
段階に転送する。サンブリング装置の第２段階は、その
キャパシタ電圧の記憶を終るごとに、先行のサンプリン
グされた静電板電圧で充電されている接地値と、交互に
比較する差動演算を行う。

【００５０】このようにして、きわめて高度の同相分排
除が行われ、第２サンプリング段階のキャパシタを２つ
の静電板電圧の差に相当する電圧で充電する。このキャ
パシタの電圧は、２つの静電板の間の搖動体の偏差を示
す。

【００５１】第３サンプリング段階では、第２段階の差
値の電圧を、もう１つのキャパシタに転送して、接地値
と比較し、シングルエンド形の信号を出力する。この信
号は、記憶され、増幅されて、「Ｔ形ブリッジ」のサー
ボ補償回路（８０）を備える積算段階に接続される。

【００５２】差動サンプリング及び保持回路は、図１に
鎖線で示す枠（３５）の中に、詳細に示してある。キャ
パシタ（Ｃ１）の充電値は、増幅器（１８）の入力値に
なる。サンプリング及び保持回路（３５）において、増
幅器（１８）の出力は、増幅器の出力端子と上側静電板
電圧記憶またはサンプリング装置であるキャパシタ（４
０）との間に接続してあるスイッチ（Ｓ５）が閉じるこ
とによつて、サンプリングされる。サンプリングスイッ
チ（Ｓ５）は、タイミング制御部（２４）から導線（４
２）で送られる図２の時期（ｔ５）で発生するタイミン
グ信号で制御されて閉じる。この時期（ｔ５）は、サン
プリング静電板（１４）のサンプリングパルス（４４）
の立ち上がり時期である。

【００５３】制御方形波（３２）のデューテイ周期の前
半部の終期である時期（ｔ６）において、スイッチ（Ｓ
３）と（Ｓ４）とが瞬間的に閉じて、２つのキャパシタ
（１４）（１６）を再充電し、その直後の時期（ｔ７）
と（ｔ８）との間、スイッチ（Ｓ２）が閉じて、パルス
発生器（２２）から精密電圧パルス（２１）がキャパシ
タ（Ｃ２）に入力する。この部分周期の充電パルス（２
１）の始期において、キャパシタ（Ｃ２）は、図２に波
形（４８）で示すように、充電され始め、増幅器（１８
）の出力とキャパシタの隙間量とで与えられるパルス電
圧によって定まる電圧値に充電される。このキャパシタ
電圧は、（やはり慣性体（１２）の変位がない限り）制
御方形波のデューテイ周期の後半部が終る時期（ｔ１０
）まで、この電圧レベルを保持する。

【００５４】下側静電板（１６）が完全に充電された時
期（ｔ８）の直後に、第２サンプリングスイッチ（Ｓ６
）が瞬間的に閉じて、キャパシタ（Ｃ２）の下側静電板
（１６）の電圧を、第２サンプリング記憶キャパシタ（
５０）に記憶する。スイッチ（Ｓ６）は、タイミング制
御部（２４）から導線（５２）で送られるタイミング信
号で制御されて閉じる。静電板（１４）の電圧のサンプ
リングは、キャパシタ（Ｃ１）が充電され、キャパシタ
（Ｃ２）が放電している状態で、増幅器（１８）の出力
をサンプリングすることによって行うことができる。同
様に、静電板（１６）の電圧は、周期の後半部において
、時期（ｔ６）で２つのキャパシタがともに放電し、時
期（ｔ８）でキャパシタ（Ｃ２）が充電された後に、図
２に示すパルス（４５）によってサンプリングされる。

【００５５】キャパシタ（Ｃ１）の充電中に、第２サン
プリング段階のスイッチ（Ｓ７）と（Ｓ８）とが、図２
に示すパルス（５６）によって同時に閉じ、キャパシタ
（Ｃ１）の静電板（１４）の電圧及びキャパシタ（Ｃ２
）の静電板（１６）の電圧の記憶値を、サンプリング差
値記憶段階を形成するキャパシタ（６０）の両側に転送
する。スイッチ（Ｓ７）及び（Ｓ８）は、タイミング制
御部（２４）から導線（７２）で送られるタイミングパ
ルスによって閉じる。

【００５６】したがって、差値記憶段階キャパシタ（６
０）は、キャパシタ（Ｃ１）の充電電圧とキャパシタ（
Ｃ２）の充電電圧との差に比例する信号を記憶すること
になる。

【００５７】上述説明から理解されるように、積算器の
入力（２０）を充電する精密パルスは、積算器に正確な
既知の時間長さの既知電流を送りこむ。このパルスは、
各静電板を交互に充電し、静電板は、注入充電量及び検
出慣性体と各静電板との間のキャパシタンスによって定
まる電圧値に保持される。

【００５８】各静電板への注入充電量は、各周期ごとに
一定値であり、したがって、キャパシタの電圧は、加速
度計の静電板のキャパシタンスのみの関数となり、一方
、検出慣性体（１２）が変位すると変化する。したがっ
て、各キャパシタ（Ｃ１）（Ｃ２）の電圧は、加速度計
の検出慣性体の変位量の関数となり、検出体の位置を示
すために使用できることになる。ただし、一時には片方
の静電板のみが充電され、静電板電圧をサンプリングし
て、それらの差を求め、サンプリングされた電圧の差値
を検出信号としてある。

【００５９】前述のように、記憶したサンプリング値は
、差値記憶キャパシタ（６０）に送られ、検出慣性体の
変位量を表わす信号として記憶される。同時に、図２に
示すパルス（７０）により、タイミング制御部（２４）
から導線（７６）で送られるタイミング信号によって、
スイッチ（Ｓ９）と（Ｓ１０）とが同時に閉じ、差値信
号を第３サンプリング段階のキャパシタ（７４）に転送
する。キャパシタ（７４）からの差値信号は、積算増幅
器（７８）に送られ、積算増幅器（７８）は、慣性体を
中立位置に保持する力を表わすアナログ信号を出力する
。

【００６０】積算増幅器（７８）の出力部と入力部との
間には、サーボ補償回路網（８０）を設けてある。

【００６１】積算増幅器（７８）の出力は、鎖線の枠（
８２）で示した、制御方形波（３２）のデューテイ周期
を変化させるパルス幅変調回路に送られる。方形波（３
２）のデューテイ周期は、成分増幅器（７８）からの検
出信号に応じて変化する。

【００６２】パルス幅変調回路（８２）は、タイミング
制御部（２４）から導線（８８）を通って入力する１０
ＫＨｚのクロック信号で制御される三角波（８６）を出
力する三角波発生器（８４）を備えている。三角波（８
６）は、差動増幅器（９４）で形成されるコンパーレー
タの非反転入力端子に入力し、反転入力端子に入力する
積算増幅器（７８）から出力した位置検出信号と比較さ
れる。

【００６３】コンパレータの出力は、タイミング制御部
（２４）から導線（９８）を通って供給される２．５Ｍ
Ｈｚのクロック信号で作動するフリップフロップ（９６
）のトリガーとして使用される。フリップフロップ（９
６）の導線（１００）における出力は、図２のパルス幅
変調信号（３２）であり、その出力は、アンチ・ロック
アップ回路（１０２）を通って、タイミング制御部（２
４）に送られる。信号（３２）のパルス幅は、導線（９
８）を通るフリップフロップ（９６）のクロック入力に
よって定まる。

【００６４】アンチ・ロツクアップ回路（１０２）は、
１対のフリップフロップ（図示省略）を互いに逆位相に
接続して構成して、コンパレータが高周期で振動するこ
とを防止し、あるいは、少なくとも１つの最小周期が完
了するまで、タイミング制御部（２４）を再トリッガー
からの起動段階とする。

【００６５】図３は、図１の構成における静電付勢及び
電圧検出を行う回路の部分を示したものである。この場
合、（たとえばダイオード操作式の）受動型スイッチを
使用して、検出慣性体の静電板を充電するようにしてあ
る。図３に示す検出慣性体（１２）及びキャパシタ（Ｃ
１）（Ｃ２）を形成する静電板（１４）（１６）は、前
述した図１のものと同様である。

【００６６】この場合、積算増幅器（１８）の反転入力
端子（２０）に、交互にプラス及びマイナスの同電圧値
に切り替わる精密電圧パルスを入力させて、定電流電源
としてある。すなわち、積算増幅器（１８）から各静電
板（１４）（１６）への充電電流パルスを操作するため
の直列接続のスイッチに代えて、ダイオード（１１０）
及び（１１２）を使用し、それぞれ、増幅器（１８）の
出力部からキャパシタ（Ｃ１）（Ｃ２）を通って、増幅
器の入力端子（２０）に帰還するフィードバック回路に
接続してある。

【００６７】この構成によると、スイッチ（Ｓ１）及び
（Ｓ２）をキャパシタ（Ｃ１）及び（Ｃ２）に直列に接
続することによって、漂遊キャパシタンスを生じる等の
問題を防止することができる。直列に接続されたスイッ
チを閉じたときに生じる偽充電は、受動操作型ダイオー
ドを使用することによって除去される。

【００６８】積算増幅器（１８）への双極性精密電圧パ
ルスを作るために、作動増幅器（１１４）を設け、その
出力端子から反転側入力端子に向くフィードバツク回路
を接続し、その非反転入力端子に、基準電圧（１１６）
から精密抵抗（１１８）を介して精密定電圧を入力させ
てある。増幅器（１１４）の非反転入力端子（１２０）
は、常態ではＭＯＳＦＥＴトランジスタ（１２２）を介
して接地してあり、このトランジスタ（１２２）のゲー
トを、図１で説明した各種の部材にタイミング信号を供
給するタイミング制御部（図３では図示省略）から導線
（１２４）を通る信号によつて、制御するようにしてあ
る。

【００６９】トランジスタ（１２２）が、充電パルスに
より瞬間的に非導通になると、正値の進行パルスが増幅
器（１１４）の非反転入力端子に入力し、その出力端子
から、正値の進行パルスが、抵抗（１２６）（１２８）
を介して作動増幅器（１３０）の反転入力端子と非反転
入力端子に入力する。増幅器（１３０）の非反転入力端
子には、ＭＯＳＦＥＴトランジスタ（１３２）のドレー
ンを接続してあり、トランジスタ（１３２）のゲートを
、タイミング制御部から導線（１３６）を通る信号によ
って、制御するようにしてある。

【００７０】トランジスタ（１３２）が導通すると、増
幅器（１３０）の非反転入力端子（１３４）が接地され
て、増幅器（１３０）はインバータとして作動し、負値
の進行パルスを出力する。トランジスタ（１３２）が非
導通になると、増幅器（１３０）はフォーロワとして作
動し、正値の進行パルスを出力する。これらの逆極性の
パルスは、タイミング制御部から導線（１３６）を通る
信号にしたがって、キャパシタ（Ｃ１）及び（Ｃ２）の
交互の充電時期となる。

【００７１】増幅器（１８）から負値の精密パルスが出
力すると、キャパシタ（Ｃ１）がダイオード（１１０）
を介して充電され、増幅器の出力が正値の電荷になると
、キャパシタ（Ｃ２）がダイオード（１１２）を介して
充電される。

【００７２】逆極性のＰＮＰ接合及びＮＰＮ接合のトラ
ンジスタ（１４０）及び（１４２）を、各キャパシタ（
Ｃ１）及び（Ｃ２）に接続し、導線（１４８）及び（１
５０）にに配置したＲＣ回路（１４４）（１４６）を介
して、タイミング制御部からの放電タイミング信号を各
トランジスタ（１４０）（１４２）に入力させるように
してある。かくして、加速度計のキャパシタは、図１で
説明したのと同様に放電することになる。ただし、この
場合、各キャパシタを逆極性の電圧を供給するために、
逆極性のトランジスタを必要とする。

【００７３】キャパシタ（Ｃ１）の静電板（１４）とキ
ャパシタ（Ｃ２）の静電板（１６）とは、それぞれ標準
サンプリング及び保持回路（１５２）及び（１５４）の
入力端子に接続してある。サンプリング及び保持回路は
、それぞれタイミング制御部から導線（１５６）及び（
１５８）を通して送られるサンプリングタイミング信号
によって、トリガ起動される。サンプリング及び保持回
路（１５２）は、静電板（１４）の負電圧をサンプリン
グして保持し、一方、静電板（１６）の正電圧は、回路
（１５４）によってサンプリングされ保持される。

【００７４】２組のサンプリング及び保持回路の出力は
、反転入力端子にそれぞれの加算回路網（１６２）（１
６４）を有する加算増幅器（１６０）で加算される。２
組の逆極性電圧の加算した両電圧の差値となつて、増幅
器（１６０）の出力端子（１６６）に検知信号を出力し
、図１のサーボ補償増幅器（７８）、及び図１に鎖線枠
（８２）で示すパルス幅変換装置に送る。逆極性の静電
板電圧を受け入れてサンプリングする標準サンプリング
及び保持回路を使用すると、入力端子を接地した加算増
幅器（１６０）を使用できるようになり、差動増幅器を
使用した場合に生じる同相電圧誤差を除去することがで
きる。

【００７５】図４は、加速度計のキャパシタの充電と、
検知電圧の検出とを行う他の回路の構成を示すブロック
図、図５は、図４の回路の作動を示すタイミング図であ
る。図４の回路は、図１に類似した構成であるが、単極
性の充電パルスのみを使用するものである。リセットス
イッチは、１つだけでよく、キャパシタの操作スイッチ
は、接地としてある。

【００７６】図４において、加速度計のキャパシタは、
前述と同じく静電板（１４）及び（１６）を有する（Ｃ
１）及び（Ｃ２）として示し、搖動慣性体は、２つのキ
ャパシタ（Ｃ１）及び（Ｃ２）にに共通の極板（１２）
として示してある。２つに分割して電気的に接続して示
した極板（１２）は、検出慣性体を示しており、前述と
同様に２つの静電容量板（１４）及び（１６）の間に配
置してある。

【００７７】積算増幅器（１８）は、前述の各実施例と
同様に、一定電圧の充電電流を一定時間出力する。この
場合は、前述各実施例と同様に接続されて、積算増幅器
（１８）の出力と入力との間に別々に並列のフィードバ
ック回路を設けた２つのキャパシタを、単極性の電流で
充電する。各フィードバック回路は、各キャパシタの静
電板（１４）及び（１６）に直列に接続した各１個の抵
抗（２１０）及び（２１２）を備えている。同極性の操
作トランジスタ（２１６）（２１８）は、エミッタを接
地し、コレクタをキャパシタの静電板（１４）（１６）
と対応する抵抗（２１０）（２１２）との結線に接続し
てある。

【００７８】したがって、トランジスタ（２１６）又は
（２１８）の一方が導通すると、加速度計の２つのキャ
パシタの中、対応する側の静電板が接地される。タイミ
ング制御部（図４には図示省略）からの導線（２２２）
（２２４）を通り、電流制限ＲＣ回路網（２２６）（２
２８）を介して供給されるタイミング信号によって各ト
ランジスタを導通させ、それぞれのキャパシタを交互の
タイミングで充電する。

【００７９】図５は、図４に示した回路の作動タイミン
グ図で、以下に述べる回路の作動を説明するものである
。タイミングの説明は後記する。

【００８０】増幅器（１８）の反転入力端子（２３０）
に、精密基準電圧（２３２）を備える回路により、抵抗
（２３４）、キャパシタ（２３６）及び増幅器入力抵抗
（２３８）を介して、精密定電圧を入力する。ＭＯＳＦ
ＥＴトランジスタ（２４０）は、タイミング制御部から
導線（２４２）を通るタイミング信号でゲートを制御さ
れて、瞬間的に導通して、抵抗（２３４）とキャパシタ
（２３６）との結線を接地とし、充電パルスの持続時間
中、負値の進行パルスを生じる。

【００８１】積算増幅器（１８）の出力としての充電パ
ルスは、漸増する正値のパルスであることが必要である
ので、電圧パルス入力は、接地値から、たとえば−１０
ボルトの負値に変換することが必要である。そこでダイ
オード（２４４）を設けて、その陰極を接地し、陽極を
キャパシタ（２３６）と抵抗（２３８）との結線に接続
してある。したがって、抵抗（２３４）とキャパシタ（
２３４）との結線部において、１０ボルトから接地値の
間で変化する負値の進行パルスは、接地値から−１０ボ
ルトの間で変化するパルスとなって、増幅器に入力する
。

【００８２】このパルスは、タイミング制御部から導線
（２４２）を通る制御信号により瞬間的に導通して、抵
抗（２３４）とキャパシタ（２３６）との結線部を接地
値に引き下げるＭＯＤＦＥＴトランジスタ（２４０）に
よって発生する。このパルスの持続時間は、抵抗（２３
４）とキャパシタ（２３６）との時定数よりも小さいた
めに、この負値の進行パルスは、キャパシタを通って伝
送され、ダイオード（２４４）の作動により、接地値と
−１０ボルトの間で電圧レベルが移行する。

【００８３】ダイオード（２４４）は、キャパシタ（２
３６）を通してパルスを伝送し、接地値より少し高い値
に上昇させる。したがって、ＰＦＥＴ（２５４）などの
トランジスタスイッチを、接地と、キャパシタ（２３６
）と入力抵抗（２３８）の結線部との間に接続してある
。　　ＰＦＥＴ（２５４）の制御電極には、タイミング
制御部からのタイミング信号を送る導線（２５６）を接
続してあり、所要の電圧パルスが発生しているときを除
いて、（ＰＦＥＴをＯＮとして）キャパシタ（２３６）
と抵抗（２３８）との結線部を接地するようにしてある
。

【００８４】すなわち、ＰＦＥＴ（２５４）は、常態で
は導通してこの結線部を接地しており、パルスが発生す
る直前にごく短時間だけ不導通になって、負値の進行パ
ルスを通過させる。電圧パルスが終了すると、ＰＦＥＴ
は再びごく短時間導通し、電圧パルスが存在しない状態
で、増幅器の入力（２３０）を接地値に保持する。

【００８５】負値の電圧パルスは、増幅器（１８）の出
力を正値に漸増させる。加速度計のキャパシタの操作ト
ランジスタ（２１６）（２１８）が導通すると、静電板
（１４）（１６）を接地する。キャパシタ（Ｃ１）が充
電される直前に、それの導通状態になっている操作トラ
ンジスタ（２１６）が不導通になって、静電板（（１４
）の接地を終了し、増幅器（１８）からの充電電流でキ
ャパシタ（Ｃ１）を充電する。これによってキャパシタ
の電圧は、充電期間中に選定した値まで漸増する。

【００８６】キャパシタ（Ｃ１）を充電する間、キャパ
シタ（Ｃ２）の操作トランジスタ（２１８）は、このキ
ャパシタの静電板（１６）を接地する導通状態になって
おり、増幅器（１８）の出力の一部を、抵抗（２１２）
とトランジスタ（２１８）とを介して接地して、充電さ
れているキャパシタ（Ｃ１）を通るフィードバック電流
の影響を受けないようにしてある。

【００８７】逆に、キャパシタ（Ｃ２）が充電される直
前に、導通しているトランジスタ（２１８）が不導通に
なり、トランジスタ（２１６）が導通してキャパシタ（
Ｃ１）を接地する。トランジスタ（２１８）は、充電パ
ルスが終了し、サンプリングが行われるまで不導通状態
を保持する。同様に、キャパシタ（Ｃ２）を充電すると
きには、トランジスタ（２１８）は、充電期間が終了し
てサンプリングが行われるまで、不導通状態を保持する
。

【００８８】トランジスタ（２１６）及び（２１８）は
、交互の位相関係で導通と不導通とに切り替えられるが
、各充電パルスの立ち上がり時及びリセットパルスの持
続時間中は、同時に導通することが必要もしくは望まし
いことである（図５参照）。

【００８９】キャパシタ（Ｃ１）及び（Ｃ２）のリセッ
ト（放電）パルスは、キャパシタ（Ｃ１）（Ｃ２）の両
方にわたって接続され、タイミング制御部から導線（２
６２）により、電流制限ＲＣ回路（２６４）を介して送
られるリセットタイミングパルスで作動する単一のトラ
ンジスタ（２６０）によって、同時に供給される。図１
の回路（９８）からのパルス幅変換波形の各部分周期の
始期に、ごく短時間のリセットパルスを出力させること
が　好ましい。

【００９０】検出信号を出力させるために、鎖線枠（２
７０）及び（２７２）で示すサンプリング及び保持回路
によって、２つのキャパシタ（Ｃ１）及び（Ｃ２）の充
電量をサンプリングする。この２組の回路は同一である
ので、１組のみについて説明する。

【００９１】ソースフォーロワを形成するＭＯＳＦＥＴ
（２７４）は、そのゲートを抵抗（２７６）を介してキ
ャパシタ（Ｃ１）の静電板（１４）に接続してある。そ
のドレーン（２７８）は、適宜の正電圧源に接続され、
そのソースは、抵抗（２８２）を介して制御ＭＯＳＦＥ
Ｔ（２８４）のドレーン電極に接続してあり、制御ＭＯ
ＳＦＥＴ（２８４）のソースは、接地してある。制御Ｍ
ＯＳＦＥＴ（２８４）のゲートは、タイミング制御部か
ら導線（２８６）をで送られるタイミング信号を受けて
、サンプリング時間及びサンプリング間隔を制御するよ
うにしてある。ＭＯＳＦＥＴ（２７４）のソースは、他
方側を接地した記憶キャパシタ（２９０）の片側に接続
してある。

【００９２】抵抗（２７６）とＭＯＳＦＥＴ（２７４）
の入力キャパシタンスとでＲＣ回路を形成して、入力に
生じる尖頭電圧を制限するようにしてある。

【００９３】ＭＯＳＦＥＴ（２８４）が導通すると、Ｍ
ＯＳＦＥＴ（２７４）のソースは、抵抗（２８２）及び
ＭＯＳＦＥＴ（２８４）を介して接地され、ソースフォ
ーロワとして作動し、キャパシタ（Ｃ１）の電圧を記憶
キャパシタ（２９０）に転送する。この条件で、トラン
ジスタ（２７４）のソースは、そのゲートを、トランジ
スタ（２７４）のソース閾値ゲート信号に応じて開閉す
る。

【００９４】ＭＯＳＧＥＴ（２８４）が不導通になると
電流が流れず、記憶キャパシタ（２９０）が、絶縁され
て充電量を保持する。制御ＭＯＳＦＥＴ（２８４）は、
所要のサンプリング時間、単独に導通する。キャパシタ
（２９０）に記憶された信号は、低インピーダンスのソ
ースを持つＭＯＳＦＥＴ（２９０）を介して、差動増幅
器（２９４）の反転入力端子に送られる。

【００９５】第２のサンプリング及び保持回路（２７２
）は、第１の回路（２７０）と同一に構成してある。こ
れは、ＭＯＳＦＥＴ（２９６）及び抵抗（２９８）を介
して送られるキャパシタ（Ｃ２）の電圧をサンプリング
して保持し、次いで、サンプリングした電圧をＭＯＳＦ
ＥＴ（２９７）及び抵抗（２９５）を介して、差動増幅
器（２９４）の非反転入力端子に入力する。

【００９６】差動増幅器（２９４）の出力は、導線（３
００）を通して、図１に示した増幅器（７８）及びその
他の回路と同様な増幅器及び付属回路に送られる。サン
プリング及び保持回路（２９６）は、タイミング制御部
から導線（３０８）で供給されるサンプリングタイミン
グ信号パルスによって制御される。

【００９７】図４に示した回路の重要な利点は、積分増
幅器の出力とキャパシタ（Ｃ１）（Ｃ２）とに直列接続
した、切り替え用のトランジスタを必要としないことで
ある。また、放電用には、ただ１個のトランジスタ（２
６０）を設けるだけでよいので、迷走キャパシタンスの
差やトランジスタの特性差の問題がない利点がある。さ
らに、積分増幅器に供給する電圧を発生する回路が改善
され、かつ、サンプリング及び保持回路が簡単になって
いる。

【００９８】図５は、図４の回路の制御タイミングを示
すタイミング図である。 第１列（ａ）は、パルス幅変換回路の出力タイミングを
示す。 第２列（ｂ）は、放電（リセット）のタイミングで、放
電用トランジスタ（２６０）に供給されるリセットパル
スの立ち上がり及び持続時間を示す。 第３列（ｃ）及び第４列（ｄ）は、静電板（１４）及び
（１６）を、それぞれの操作トランジスタの導通により
接地させるタイミングを示す。 第５列（ｅ）は、ＰＦＥＴ（２５４）による制御タイミ
ングを示し、第６列（ｆ）は、それによる充電時間を示
す。 第７列（ｇ）及び第８列（ｈ）は、サンプリング及び保
持回路のＭＯＳＦＥＴ（２８４）及び付属のＭＯＳＦＥ
Ｔによる１と２の切り替えサンプリング時間を示す。 第９列（ｉ）及び第１０列（ｊ）は、各静電板（１４）
及び（１６）の電圧値を示す。

【００９９】リセットパルスの持続時間と充電時間及び
サンプリングパルスは、図１で説明した実施例と、実質
的に同様である。

【０１００】

【発明の効果】（ａ）　　デューテイ周期の制御により
力平衡を行うので、固定値のバイアスを（その結果とし
ての負値の静電的弾性効果とともに）必要としない。部
分的な周期の差を設けたパルス幅変換方形波（３２）は
、加速度を直線比例的に測定し、ゲートクロックパルス
を使用してディジタル量の出力を得ることができる。

【０１０１】（ｂ）　　キャパシタの静電板を、一定の
電荷で、複列式で作動する所定時間で充電する。キャパ
シタ（Ｃ１）及び（Ｃ２）に蓄積された電荷は、搖動体
に加わった力の総和を表わし、これは、検出体の位置な
いし静電板との隙間には無関係である。

【０１０２】（ｃ）　　到達電圧値は隙間の量を示すの
で、対向した静電板の電圧差を、システムを再平衡させ
るサーボ制御のための検出信号として使用することがで
きる。したがって、別個に検出信号出力手段を設ける必
要はない。

【図面の簡単な説明】

【図１】本発明の平衡力検出装置の一実施例の構成を示
すブロツク図である。

【図２】図１の装置の作動タイミング図である。

【図３】図１の装置の変形例を示すブロツク図である。

【図４】図１の装置のもう１つの変形例を示すブロツク
図である。

【図５】図４の装置の作動タイミング図である。

【符号の説明】

（１０）加速度計　　　　　　　　　　（１２）搖動体
（１４）（１６）静電板　　　　　　　　　　　　　　
　　　　　（Ｃ１）（Ｃ２）キャパシタ （１８）作動増幅器　　　　　　　　　　　　　　　　
　　　（２２）精密電圧パルス発生器 （２４）タイミング制御部　　　　　　　　　　　　　
（２５）結晶発振器（３５）差動サンプリング及び保持
回路　（７８）積分増幅器（８０）サーボ補償回路網　
　　　　　　　　　　　　（８２）パルス幅変換回路 （８４）三角波発生器　　　　　　　　　　　　　　　
　　（９４）作動増幅器（９６）フリップフロツプ　　
　　　　　　　　　　　（１０２）アンチロックアツプ
回路 （１１４）作動増幅器　　　　　　　　　　　　　　　
　　　（１１６）基準電圧源（１３０）作動増幅器　　
　　　　　　　　　　　　　　　　（１５２）（１５４
）標準サンプリング及び保持回路

Claims (27)

【特許請求の範囲】
1. 【請求項１】測定すべき入力条件に応じて検出部材を中
   立位置から変位させる平衡力検出装置を使用するために
   、検出部材の位置を制御する方法であって、検出部材の
   中立位置からの変位を示す検出信号を出力するステップ
   と、検出部材の変位には無関係に、一定の大きさの力を
   、検出部材の両側の第１及び第２の対向する方向に、第
   １及び第２の時間周期で交互に反復して供給するステッ
   プと、検出信号に応じて第１及び第２の時間周期を変化
   させ、第１及び第２の時間周期の差値を入力条件の値と
   するステップとで構成した静電荷制御による平衡力測定
   方法。
2. 【請求項２】検出信号を出力し、一定の大きさの力を反
   復して供給するステップを、検出部材の両側に、第１及
   び第２の導電板を配置して第１及び第２のキャパシタを
   形成し、第１及び第２のキャパシタを交互に一定値に充
   電するようにした請求項１に記載の静電荷制御による平
   衡力測定方法。
3. 【請求項３】平衡力検出装置が、検出部材の両側に近接
   して第１及び第２の導電板を配置して、第１及び第２の
   キヤパシタを形成し、一定の大きさの力を供給するステ
   ップが、これらのキャパシタを交互に一定値に充電する
   ようにした請求項１に記載の静電荷制御による平衡力測
   定方法。
4. 【請求項４】検出信号を出力するステップを、第１及び
   第２のキャパシタの充電電圧を交互に検出するステップ
   で構成した請求項３に記載の静電荷制御による平衡力検
   出方法。
5. 【請求項５】各検出電圧をそれぞれサンプリングして一
   時的に記憶し、記憶した連続するサンプリング値の差値
   に基づいて、検出信号を出力するようにした請求項４に
   記載の静電荷制御による平衡力検出方法。
6. 【請求項６】記憶した連続するサンプリング値の差値を
   積算し、検出信号の積算値に基づいてデューティ周期が
   変化するパルス幅変換制御信号を出力し、パルス幅変換
   制御信号によって第１及び第２の時間周期を制御するス
   テップを含む請求項５に記載の静電荷制御による平衡力
   検出方法。
7. 【請求項７】測定すべき入力に応じて移動する部材と、
   部材の両側に配置され、部材との間の隙間が入力に応じ
   た部材の移動によって変化する第１及び第２のキャパシ
   タを形成する、第１及び第２の静電板と、第１及び第２
   のキャパシタを、等電荷に充電する手段と、各キャパシ
   タを、第１及び第２の連続する時間間隔で充電して、各
   キャパシタに第１及び第２の充電量を生成する手段と、
   第１及び第２の充電量の差値を、検出信号として出力す
   る手段とを備える静電荷制御による平衡力検出装置。
8. 【請求項８】出力信号を、時間間隔のそれぞれ１つに対
   応するように制御する手段を備える請求項７に記載の静
   電荷制御による平衡力検出装置。
9. 【請求項９】第１及び第２の時間間隔の期間を、相対的
   に変化させる手段を備える請求項７に記載の静電荷制御
   による平衡力検出装置。
10. 【請求項１０】第１及び第２の時間間隔が、第１及び第
    ２の部分周期で形成したフレームで構成されて反復し、
    時間変化制御手段に、時間間隔の相対長さを変化させて
    、出力信号に応じて各フレームのデューティ周期を変化
    させる手段を備える請求項８に記載の静電荷制御による
    平衡力検出装置。
11. 【請求項１１】検出信号を出力する手段を、第１と第２
    のキャパシタの充電値を、それぞれ連続した時間間隔で
    サンプリングして、第１及び第２の電圧サンプリング値
    を生成する手段と、電圧サンプリング値の差を差値信号
    として出力する手段と、複数の連続した時間間隔にわた
    る差値信号を積算する手段とで構成した請求項８に記載
    の静電荷制御による平衡力検出装置。
12. 【請求項１２】各時間間隔の期間を制御する手段を、出
    力のデューティ周期を可変としたパルス幅変換手段と、
    出力信号に応じてパルス幅変換手段を制御する手段とで
    構成した請求項８に記載の静電荷制御による平衡力検出
    装置。
13. 【請求項１３】未知の条件を検知する平衡力検出方法で
    あって、検出すべき入力条件に応じて変位する検出部材
    を設けるステップと、検出部材の両側に、第１及び第２
    の導電板を配置して、第１及び第２のキャパシタを形成
    するステップと、入力端子と出力端子とを有する積算増
    幅器を設けるステップと、積算増幅器の入力端子に、電
    圧パルス列を供給するステップと、積算増幅器の出力端
    子から入力端子に帰還する第１及び第２のフィードバッ
    ク回路に、第１及び第２のキャパシタを接続するステッ
    プと、第１及び第２の変化する部分周期で反復する制御
    信号を、デューティ周期が変化する制御信号として制定
    するステップと、第１及び第２の部分周期の間に、第１
    及び第２のキャパシタを、一定電圧で交互に充電するス
    テップと、第１と第２のキャパシタの充電電圧をそれぞ
    れサンプリングして、第１と第２のサンプリング電圧値
    を得るステップと、第１と第２のサンプリング電圧値の
    差値を、制御信号の複数個の反復周期にわたって積算し
    て、検出信号とするステップと、検出信号により、デュ
    ーティ周期を制御するステップとからなる静電荷制御に
    よる平衡力検出方法。
14. 【請求項１４】各キャパシタを、充電に先だって放電さ
    せるステップを含む請求項１３に記載の静電荷制御によ
    る平衡力検出方法。
15. 【請求項１５】検出入力条件に応じて変位する検出部材
    と、検出部材の両側に配置されて、検出部材との間に第
    １と第２のキャパシタを形成する第１と第２の静電板と
    、入力端子と出力端子とを備え、入力端子と出力端子と
    の間に、第１と第２のキャパシタを接続した第１と第２
    のフィードバツク回路を備える積算器と、積算器の入力
    端子に、精密電圧パルスを所要時間供給する手段と、第
    １と第２のフィードバック回路に接続され、増幅器の出
    力を第１と第２のキャパシタに交互に供給して充電し、
    第１と第２の連続する期間に、キャパシタが検出部材に
    静電力を与えるようにする第１と第２のスイッチ手段と
    、第１と第２のスイッチを、第１と第２の期間に交互に
    作動させる手段と、第１と第２のサンプリング値記憶手
    段と、第１と第２のキャパシタの電圧を、第１と第２の
    各期間の１つごとに、第１と第２の記憶手段に転送する
    手段と、第１と第２の記憶手段に接続した入力端子と、
    出力端子とを備える差動回路と、　　差動回路の出力が
    接続された入力端子と、出力端子とを備える積算器と、
    出力パルスのデューティ周期が可変で、積算器からの出
    力が入力するパルス幅変換器と、デューティ周期可変の
    出力に応じて、第１と第２の周期の相対的持続時間を制
    御する手段とを備える静電荷制御による平衡力検出装置
    。
16. 【請求項１６】２つのキャパシタを、連続する持続期間
    中で、それらが充電される前に放電させる手段を備える
    請求項１５に記載の静電荷制御による平衡力検出装置。
17. 【請求項１７】測定すべき入力条件に応じて、中立位置
    から変位する検出部材と、検出部材の両側に検出部材の
    静電的平衡状態をもたらすキャパシタとを設けた、平衡
    力検出装置を使用するための検出部材を平衡させるキャ
    パシタを作動する方法であって、　　第１と第２のキャ
    パシタに、第１と第２の連続した時間間隔で、等しい電
    圧を供給し、検出部材を中立位置に復帰させる力を生じ
    る電界を形成するステップと、　　キャパシタに充電し
    た電圧を検知して、検出信号とするステップとを備える
    静電荷制御による平衡力検出方法。
18. 【請求項１８】検出信号を、第１と第２の連続した時間
    間隔の相対的長さを制御するために使用するステップを
    含む請求項１７に記載の静電荷制御による平衡力検出方
    法。
19. 【請求項１９】第１と第２のキャパシタに一定電圧を交
    互に供給するステップを、第１と第２のキャパシタを、
    逆極性の等電圧で交互に充電するステップとした請求項
    ２に記載の静電荷制御による平衡力検出方法。
20. 【請求項２０】第１と第２のキャパシタに一定電圧を交
    互に充電するステップを、一定電圧を２つのキャパシタ
    に同時に供給しながら、両キャパシタを交互に接地して
    、一時に一方のキャパシタのみを充電するステップとし
    た請求項２に記載の静電荷制御による平衡力検出方法。
21. 【請求項２１】第１と第２のキャパシタを充電するステ
    ップを、第１と第２のフィードバツク回路に逆方向に導
    通する極性の第１と第２の装置を設け、逆極性の連続す
    るパルスを積算増幅器の入力に供給するステップとした
    請求項１３に記載の静電荷制御による平衡力検出方法。
22. 【請求項２２】第１と第２のキャパシタを交互に充電す
    るステップを、第１と第２のキャパシタの各片側を、交
    互に接地するステップとした請求項１３に記載の静電荷
    制御による平衡力検出方法。
23. 【請求項２３】検出した入力条件に応じて変位する検出
    部材と、検出部材の両側に配置されて、検出部材との間
    に第１と第２のキャパシタを形成する第１と第２の静電
    板と、入力端子と出力端子とを備え、入力端子と出力端
    子との間に、第１と第２のキャパシタを接続した第１と
    第２のフィードバック回路を設けた積算器と、積算器の
    入力端子に、逆極性の連続する精密電圧パルスを交互に
    供給する手段と、第１と第２のフィードバック回路にそ
    れぞれ接続された第１と第２の一方向に導通する極性の
    装置と、第１と第２のキャパシタにそれぞれ接続された
    第１と第２のサンプリング及び保持回路と、２つのサン
    プリング及び保持回路の信号を加算する加算増幅器と、
    加算増幅器の加算値に応じて、第１と第２の期間の相対
    的持続時間を制御する手段と、連続する第１と第２の期
    間が終了するごとに、第１と第２のキャパシタを放電さ
    せる手段とを備える静電荷制御による平衡力検出装置。
24. 【請求項２４】検出した入力条件に応じて変位する検出
    部材と、検出部材の両側に配置されて、検出部材との間
    に第１と第２のキャパシタを形成する第１と第２の静電
    板と、入力端子と出力端子とを備え、入力端子と出力端
    子との間に、第１と第２のキャパシタを接続した第１と
    第２のフィードバック回路を設けた積算器と、積算器の
    入力端子に精密電圧パルスを供給する手段と、第１と第
    ２のキャパシタを、第１と第２の期間に接地する第１と
    第２のスイッチ手段と、第１と第２のスイッチ手段を、
    第１と第２の期間に作動させる手段と、第１と第２のサ
    ンプリング値記憶手段と、各キャパシタの電圧を、対応
    する記憶手段に転送する手段と、第１と第２の記憶手段
    に接続した入力端子と、１個の出力端子とを有する差動
    回路と、差動回路の出力に接続した入力端子と、１個の
    出力端子とを有する積算器と、積算器からの出力が入力
    して、デューテイ周期を変化させて出力するパルス幅変
    換器と、デューティ周期が変化した出力に応じて、第１
    と第２の期間の相対的持続時間を制御する手段とを備え
    る静電荷制御による平衡力検出装置。
25. 【請求項２５】等電荷に充電する手段を、第１と第２の
    キャパシタを、それぞれ等電圧で逆極性の電圧で充電す
    る手段とした請求項７に記載の静電荷制御による平衡力
    検出装置。
26. 【請求項２６】等電荷に充電する手段を、等電圧で同極
    性の電圧で充電する手段とした請求項７に記載の静電荷
    制御による平衡力検出装置。
27. 【請求項２７】等電荷に充電する手段を、第１と第２の
    キャパシタを、第１と第２の時間間隔中に交互に接地す
    る手段とした請求項７に記載の静電荷制御による平衡力
    検出装置。