JP2000322312A

JP2000322312A - メモリアクセス制御装置およびその方法

Info

Publication number: JP2000322312A
Application number: JP11121868A
Authority: JP
Inventors: Miharu Kato; 藤美治加; Kazuo Funadogawa; 渡川和男船; Masanobu Ogata; 方正暢緒
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1999-04-28
Filing date: 1999-04-28
Publication date: 2000-11-24
Also published as: US6678804B1

Abstract

(57)【要約】【課題】画像印刷処理等のメモリアクセスの頻度を大
幅に少なくする。【解決手段】ＣＰＵ１００が、一度も書き込まれてい
ないバッファブロックから画像データを読み出す場合に
は、メモリコントローラ１２は画像バッファ１４０から
は画像データを読み出さずに、予め記憶した初期データ
を返す。初めて画像データをバッファブロックに書き込
もうとする場合、メモリコントローラ１２は、これを記
憶・管理し、このバッファブロックに、まず、初期デー
タを書き込んでから、画像データを書き込む。一度書き
込まれたバッファブロックに対して、読み出しあるいは
書き込み要求があった場合、メモリコントローラ１２
は、要求通りにデータの読み出しあるいは書き込みを行
う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、大量のデータを処理す
るプリンタ装置等において、メモリに対するアクセス頻
度を減少させるメモリアクセス管理装置およびその方法
に関する。

【０００２】

【従来の技術】例えば、６００ｐｂｉのＡ４白黒画像デ
ータのデータ量は４ＭＢであり、同じ解像度および大き
さのカラー画像データのデータ量は、その３２倍の１２
８ＭＢにもなる。プリンタ装置においては、１枚の画像
を印刷するたびに、このような大量のデータが数回ず
つ、メモリに読み書きされる。このような大量のデータ
の読み書きのために、従来から、例えば、画像処理専用
のプロセッサを用いたり、また、ＣＰＵバスと画像デー
タ用のバスとを分離する等の高速化方法が採られてい
る。

【０００３】しかしながら、これらの従来からの高速化
方法は、プリンタ装置の製造コストを上げてしまう。ま
た、例えば、毎分４０枚の印刷を行う高速プリンタにお
いては、１．５秒ごとに５１２ＭＢ以上のデータ転送
（実際にはサイズ１２８ＭＢの数個のデータの転送）お
よび描画処理が必要になるが、従来の高速化方法では、
このような大量のデータの転送・描画処理には対応でき
ない。

【０００４】また、メモリへのアクセスの頻度を減少さ
せ、処理の高速化を図る方法として、キャッシュメモリ
を用いる方法がある。例えば、特開平５−２２５０５９
号公報および特開平４−１００１６４号公報は、キャッ
シュメモリの管理方式を開示する。しかしながら、キャ
ッシュメモリの構成は通常、変更することができないの
で、キャッシュメモリの構成が、プログラムの処理内容
と適合しないと、メモリアクセス頻度を少なくするとい
う目的を十分に達成できなくなることがある。また、キ
ャッシュメモリを用いた場合、データが未だ書き込まれ
ていない領域に対する不要なアクセスを、完全になくす
ことができない。

【０００５】

【発明が解決しようとする課題】本発明は、上述した従
来技術の問題点に鑑みてなされたものであり、画像印刷
処理等、非常の多くの量のデータを扱う処理において、
メモリアクセスの頻度を大幅に少なくすることができる
メモリアクセス管理装置およびその方法を提供すること
を目的とする。

【０００６】また、本発明は、画像印刷処理等、キャッ
シュメモリを用いる等の従来の方法では、目的を達成す
ることが難しかった画像印刷処理等において、有効にメ
モリアクセスの頻度を少なくすることができるメモリア
クセス管理装置およびその方法を提供することを目的と
する。

【０００７】また、本発明は、未だ何らのデータも書き
込まれず、内容が変更されていないメモリ領域に対する
無駄なアクセスを不要にして、メモリに対するアクセス
の頻度・回数を大幅に減らすことができるメモリアクセ
ス管理装置およびその方法を提供することを目的とす
る。

【０００８】

【課題を達成するための手段】［第１のメモリアクセス
管理装置］上記目的を達成するために、本発明にかかる
第１のメモリアクセス管理装置は、データの読み出しお
よび書き込みが可能なメモリの記憶領域に設ける複数の
ブロックの指定を受け、これらのブロックそれぞれに対
するデータの書き込みが既に行われたか否かを管理する
書込管理手段と、前記複数のブロックに最初に書き込ま
れる初期データの設定を受け、前記複数のブロックのい
ずれかに対する読み出しアクセスが発生したときに、こ
のブロックに対するデータの書き込みが既に行われたか
否かに応じて、このブロックに書き込まれたデータ、ま
たは、このブロックに対して設定された前記初期データ
をアクセス元に返す読出アクセス制御手段を有する。

【０００９】好適には、前記読出アクセス制御手段にお
いて、前記初期データは、前記複数のブロックに対して
共通に設定される。

【００１０】好適には、前記読出アクセス制御手段は、
前記複数のブロックのいずれかに対する読み出しアクセ
スが発生したときに、このブロックに対して既にデータ
が書き込まれている場合には、このブロックからデータ
を読み出してアクセス元に返し、これ以外の場合には、
このブロックに対して設定された前記初期データをアク
セス元に返す。

【００１１】［第２のメモリアクセス管理装置］データ
の読み出しおよび書き込みが可能なメモリの記憶領域に
設ける複数のブロックの指定を受け、これらのブロック
それぞれに対するデータの書き込みが既に行われたか否
かを管理する書込管理手段と、前記複数のブロックに最
初に書き込まれる初期データの設定を受け、前記複数の
ブロックのいずれかに対する書込アクセスが発生したと
きに、このブロックに対するデータの書き込みが既に行
われたか否かに応じて、設定された前記初期データおよ
び書込アクセスによりこのブロックに書き込まれる書込
データ、または、前記書込データを、このブロックに対
して書き込む書込アクセス制御手段を有する。

【００１２】好適には、前記書込アクセス制御手段にお
いて、前記初期データは、前記複数のブロックに対して
共通に設定される。

【００１３】好適には、前記書込アクセス制御手段は、
前記複数のブロックのいずれかに対する書込アクセスが
発生したときに、このブロックに対して既にデータが書
き込まれている場合には、このブロックに対して前記書
込データを書き込み、これ以外の場合には、このブロッ
クを、前記初期データを書き込んで、前記書込データを
書き込んだ状態にするデータを書き込む。

【００１４】［本発明に係るメモリアクセス制御装置の
作用］本発明に係る（本願の）メモリアクセス制御装置
は、例えば、コンピュータ画面を生成する場合、およ
び、プリンタでオフィス文書をプリントアウトする場合
のように、同一内容の背景の面積が広い画像の画像デー
タを処理する画像処理の高速化に適している。本願のメ
モリアクセス制御装置は、例えば、画像データを記憶す
るメモリ領域を、画像処理プログラムによる設定に応じ
て、それぞれ背景画像に対応した複数のブロックに分割
して使用し、各ブロックに記憶されるべき背景画像のデ
ータ（初期データ）の設定を画像処理プログラムから受
ける。

【００１５】本願のメモリアクセス制御装置は、画像処
理プログラムが、あるブロックに一番最初の書き込みア
クセスを行うと、初めて、このブロックに対して背景画
像データ（初期データ）を書き込み、さらに、画像処理
プログラムが書き込もうとしたデータを書き込む。本願
のメモリアクセス制御装置は、これ以降、既に書き込み
アクセスされたブロックに対して、さらに書き込みアク
セスが生じた場合には、初期データの書き込みは行わ
ず、画像処理プログラムが書き込もうとしたデータだけ
を書き込む。

【００１６】なお、本願のメモリアクセス制御装置は、
あるブロックに対して書き込みアクセスがなく、読み出
しアクセスだけが生じているような場合には、このブロ
ックからデータを読み出して画像処理プログラムに返す
代わりに、初期データを画像処理プログラムに返す。こ
のように、背景となる部分の画像データを、書き込みア
クセスが生じるまで実際にはメモリに書き込まず、設定
された初期データを返すことにより、本願のメモリアク
セス制御装置は、書き込みアクセスされないブロックへ
初期データ（背景データ）を書き込む処理を省略して、
メモリアクセスを省略する。

【００１７】［書込管理手段］書込管理手段は、例え
ば、メモリの記憶領域を分割して得られたブロックそれ
ぞれに対応してデータを記憶する管理テーブルを有し、
これらのブロックそれぞれに対して、全く書き込みアク
セスが生じていないか、あるいは、１回以上、書き込み
アクセスが生じたかを管理する。

【００１８】［読出アクセス制御手段］読出アクセス制
御手段は、例えば、初期データとして、背景画像のデー
タの設定を受け、あるブロックに対して読み出しアクセ
スが生じると、管理テーブルを参照し、読み出しアクセ
スされたブロックに対応するテーブル内のデータが、こ
のブロックに対して１回も書き込みアクセスが生じてい
ないことを示している場合には、設定された初期データ
を、読み出しアクセスを行ったプログラム等に返す。ま
た、読出アクセス制御手段は、読み出しアクセスされた
ブロックに対応するテーブル内のデータが、このブロッ
クに対して既に１回以上、書き込みアクセスが生じたこ
とを示している場合には、読み出しアクセスされたブロ
ックから実際に読み出したデータを、読み出しアクセス
を行ったプログラム等に返す。

【００１９】［書込アクセス制御手段］書込アクセス制
御手段は、同様に、初期データとして、例えば、背景画
像のデータの設定を受け、あるブロックに対して書き込
みアクセスが生じると、管理テーブルを参照し、書き込
みアクセスされたブロックに対応するテーブル内のデー
タが、このブロックに対して１回も書き込みアクセスが
生じていないことを示している場合には、設定された初
期データを、このブロックに書き込み、さらに、書き込
みアクセスによりこのブロックに書き込まれるべきデー
タを書き込む。また、書込アクセス制御手段は、書き込
みアクセスされたブロックに対応するテーブル内のデー
タが、このブロックに対して既に１回以上、書き込みア
クセスが生じたことを示している場合には、単に書き込
まれるべきデータを、このブロックに書き込む。

【００２０】［第１のメモリアクセス管理方法］また、
本発明にかかる第１のメモリアクセス管理方法は、デー
タの読み出しおよび書き込みが可能なメモリの記憶領域
に設ける複数のブロックの指定を受け、これらのブロッ
クそれぞれに対するデータの書き込みが既に行われたか
否かを管理し、前記複数のブロックに最初に書き込まれ
る初期データの設定を受け、前記複数のブロックのいず
れかに対する読み出しアクセスが発生したときに、この
ブロックに対するデータの書き込みが既に行われたか否
かに応じて、このブロックに書き込まれたデータ、また
は、このブロックに対して設定された前記初期データを
アクセス元に返す。

【００２１】［第２のメモリアクセス管理方法］また、
本発明にかかる第２のメモリアクセス管理方法は、デー
タの読み出しおよび書き込みが可能なメモリの記憶領域
に設ける複数のブロックの指定を受け、これらのブロッ
クそれぞれに対するデータの書き込みが既に行われたか
否かを管理し、前記複数のブロックに最初に書き込まれ
る初期データの設定を受け、前記複数のブロックに対す
る書込アクセスが発生したときに、このブロックに対す
るデータの書き込みが既に行われたか否かに応じて、設
定された前記初期データおよび書込アクセスによりこの
ブロックに書き込まれる書込データ、または、前記書込
データを、このブロックに対して書き込む。

【００２２】

【発明の実施の形態】以下、本発明の実施形態を説明す
る。

【００２３】［画像データ処理装置１］図１は、本発明
にかかる画像データ処理装置１の構成を示す図である。
図１に示すように、画像データ処理装置１は、ＣＰＵ１
００と、メモリコントローラ１２と、ＲＡＭ１４とが、
アドレスバス（ＡＤ）、バス１０２を介して接続されて
構成される。なお、バス１０２には、アドレスバス（Ａ
Ｄ）、データバス（ＤＡＴＡ）および制御バス（ＣＮ
Ｔ）とが含まれ、ＣＰＵ１００とメモリコントローラ１
２との間は、これら３種類のバスにより接続される。ア
ドレス情報は、アドレスバス（ＡＤ）を介して、ＣＰＵ
１００からメモリコントローラ１２およびＲＡＭ１４に
対して出力され、データは、データバス（ＤＡＴＡ）を
介して、これらの構成部分の間で送受信される。制御信
号は、制御バス（ＣＮＴ）を介してＣＰＵ１００からメ
モリコントローラ１２に対して出力され、メモリコント
ローラ１２を介して制御信号（ＣＮＴ’）としてＲＡＭ
１４に対して出力される。

【００２４】［ＣＰＵ１００，ＲＡＭ１４］ＣＰＵ１０
０は、例えば、汎用マイクロプロセッサ、あるいは、信
号処理用プロセッサ（ＤＳＰ）であって、ＲＡＭ１４に
記憶された画像処理用のプログラム（処理プログラム１
１０）を実行し、同じくＲＡＭ１４の画像バッファ１４
０の領域内に記憶された画像データを処理する。

【００２５】［メモリコントローラ１２の構成・概要］
図２は、図１に示したメモリコントローラ部１２の構成
を示す図である。図２に示すように、メモリコントロー
ラ１２は、コマンドプロセッサ１２０、データ読出部１
２２、データ書込部１２４、コントロールベクタ１３
０、パターンレジスタ１３２および内部レジスタ１３４
から構成される。以下、メモリコントローラ１２がハー
ドウェア的に構成される場合を具体例として説明する。
メモリコントローラ１２は、これらの構成部分により、
ＲＡＭ１４（画像バッファ１４０）に対する初期設定な
しに、ＣＰＵ１００（処理プログラム１１０）が画像処
理を行うことを可能にする。

【００２６】［制御信号生成］メモリコントローラ１２
は、ＣＰＵ１００（処理プログラム１１０）が発行する
コマンドに応じて、ＲＡＭ１４の動作を制御する読み出
し・書き込み用の制御信号（ＣＮＴ’）を生成し、ＲＡ
Ｍ１４に対して出力する。

【００２７】［画像バッファ１４０のブロック分け・管
理］図３（Ａ）は、画像データの分割方法を例示する図
であり、（Ｂ）は、図１に示したＣＰＵ１００（処理プ
ログラム１１０）がＲＡＭ１４に書き込もうとする図形
画像を例示する図であり、（Ｃ）は、（Ｂ）に示した図
形画像が書き込まれるブロックを示す図である。図４
は、図１に示した画像バッファ１４０に含まれるバッフ
ァブロックの構成を例示する図である。以下、例えば、
図３（Ａ）に例示するように、１フレーム分の画像を１
６×１２（１９２）個の画像ブロックに分割し、これら
の画像ブロックそれぞれに、一般に壁紙等とも呼ばれる
同一内容の１ワード分のデータ量のデータブロック（初
期データ）が初期設定される場合を具体例とする。

【００２８】メモリコントローラ１２は、ＣＰＵ１００
が実行する処理プログラム１１０による設定を受け入れ
て、図３（Ａ）に例示した１９２個の画像ブロックＳＢ
［０，０］〜ＳＢ［１１，１５］の画像データそれぞれ
を記憶する１９２個のバッファブロックＳＢ［０］〜Ｓ
Ｂ［ｎ］（ｎ＝１９２、以下、特記なき場合には、１つ
のバッファブロックに１ワード分のデータが記憶される
場合を具体例に説明する；図４）を含む画像バッファ１
４０をＲＡＭ１４上に作成し、これらのブロックそれぞ
れに初期設定される上記初期データの設定を受ける。さ
らに、メモリコントローラ１２は、ＣＰＵ１００（処理
プログラム１１０）が、上記複数のブロックそれぞれに
対して画像データを書き込んだか否かを管理する。

【００２９】なお、図４に示すように、この画像バッフ
ァの領域およびそのブロック分けは、画像バッファ領域
の開始アドレス（スタートアドレス; Start Addres
s）、画像バッファ領域の終了アドレス（エンドアドレ
ス; End Address）、ＲＡＭ１４のデータ幅を示すライ
ン幅(Line Width)、各バッファブロックのデータ幅を示
すブロック幅(Block Width)、および、各バッファブロ
ックのライン数を示すブロック高(Block Height)の各パ
ラメータにより定義される。

【００３０】［アクセス管理］メモリコントローラ１２
は、下記の２種類のアクセス管理を行う。

【００３１】［１．未書込ブロックのアクセス管理］Ｃ
ＰＵ１００（処理プログラム１１０；図１）が、一度も
画像データが書き込まれていないバッファブロック（図
４）から画像データを読み出す場合には、メモリコント
ローラ１２は、ＲＡＭ１４の画像バッファ１４０から画
像データを読み出さずに、設定された初期データをＣＰ
Ｕ１００（処理プログラム１１０）に返す。ＣＰＵ１０
０（処理プログラム１１０）が、一度も画像データが書
き込まれていないバッファブロックに対して、初めて画
像データを書き込む場合には、メモリコントローラ１２
は、このブロックに画像データが書き込まれたことを記
憶・管理するとともに、このバッファブロックに、ま
ず、初期データを書き込み、さらに、ＣＰＵ１００（処
理プログラム１１０）が書き込もうとした画像データを
書き込む。

【００３２】［２．書込済ブロックのアクセス管理］Ｃ
ＰＵ１００（処理プログラム１１０）が、既に画像デー
タを書き込んだことがあるバッファブロック（図４）に
対して画像データを書き込む場合には、メモリコントロ
ーラ１２は、ＣＰＵ１００（処理プログラム１１０）が
書き込もうとする画像データをそのまま、このバッファ
ブロックに書き込む。また、ＣＰＵ１００（処理プログ
ラム１１０）が、既に画像データを書き込んだことがあ
るブロックから画像データを読み出す場合には、メモリ
コントローラ１２は、実際にこのブロックから画像デー
タを読み出してＣＰＵ１００（処理プログラム１１０）
に対して出力する。

【００３３】［コントロールベクタ１３０］メモリコン
トローラ１２（図１，２）において、コントロールベク
タ１３０は、ＲＡＭ１４上の画像バッファ１４０のバッ
ファブロックＳＢ［０］〜ＳＢ［ｎ］（図４；但し、本
実施形態においてはｎ＝１９１）それぞれに対応するコ
ントロールベクタＣＶ［ｉ］（０≦ｉ≦ｎ）の設定を受
け入れて保持する。コントロールベクタ１３０に記憶さ
れたコントロールベクタＣＶ［ｉ］は、１（画像バッフ
ァ１４０のバッファブロックＳＢ［ｉ］に、既に画像デ
ータが書き込まれたことを示す）または０（画像バッフ
ァ１４０のバッファブロックＳＢ［ｉ］に、まだ画像デ
ータが書き込まれていないことを示す）の値を採り、上
述した画像バッファ１４０の各バッファブロック（図
４）へのアクセス制御に用いられる。

【００３４】［パターンレジスタ１３２］パターンレジ
スタ１３２（ＰＲとも表記する）は、ＲＡＭ１４上の画
像バッファ１４０のバッファブロックそれぞれに設定さ
れる初期データを受け入れて保持する。なお、以下、説
明の簡略化のために、画像バッファ１４０のバッファブ
ロックの全てに、共通の初期データが設定される場合を
具体例とする。

【００３５】［内部レジスタ１３４］内部レジスタ１３
４は、内部に、複数のレジスタ（ＳＡＲ，ＥＡＲ，ＢＷ
Ｒ，ＬＷＲ，ＭＲ）を含み、上述した画像バッファ１４
０の各パラメータの設定を受け入れて保持する。なおこ
れらのレジスタの内、レジスタＳＡＲ(Start Address R
egister)は、画像バッファ１４０のスタートアドレス
（図４）を保持する。また、レジスタＥＡＲ(End Addre
ss Register)は、画像バッファ１４０のエンドアドレス
（図４）を保持する。また、レジスタＢＷＲ(Block Wid
th Register)は、画像バッファ１４０の各バッファブロ
ックＳＢ［ｉ］のブロック幅（図４）を保持する。ま
た、レジスタＬＷＲ(Line Width Register)は、ＲＡＭ
１４のライン幅（図４）を保持する。また、レジスタＭ
Ｒ（Mode Register）は、メモリコントローラ１２が動
作可能状態におかれているか否かを示すフラグ（値１で
使用可、値０で使用不可を示す）を保持する。

【００３６】［コマンドプロセッサ１２０の処理の概
要］コマンドプロセッサ１２０（図２）は、ＣＰＵ１０
０（処理プログラム１１０）から入力されるコマンドに
応じて、初期データ、画像バッファ１４０の領域設定お
よびブロック分け等の設定を受け入れ、コントロールベ
クタ１３０、パターンレジスタ１３２および内部レジス
タ１３４に対して設定する。また、コマンドプロセッサ
１２０は、ＣＰＵ１００（処理プログラム１１０）から
のコマンドに応じて、コントロールベクタ１３０、パタ
ーンレジスタ１３２および内部レジスタ１３４が保持し
ているデータを読み出して、ＣＰＵ１００（処理プログ
ラム１１０）に通知する。また、コマンドプロセッサ１
２０は、ＣＰＵ１００（処理プログラム１１０）からの
コマンドに応じて、メモリコントローラ１２を動作状態
（使用可能）または不動状態（使用不可）とする。

【００３７】［コマンドプロセッサ１２０の処理の詳
細］以下、コマンドプロセッサ１２０の処理の詳細を説
明する。まず、ＣＰＵ１００（処理プログラム１１０）
からコマンドプロセッサ１２０に対して発行されるコマ
ンド（命令）の一覧を下表に示し、説明する。

【００３８】

【表１】（表１）コマンドプロセッサ１２０に対するコ
マンド一覧： (1)SetStartAddress(start):スタートアドレス（図４）
を受け入れさせる (2)SetEndAddress(end):エンドアドレス（図４）を受け
入れさせる (3)SetBlockWidth(w):ブロック幅（図４）を受け入れさ
せる (4)SetBlockHeight(h):ブロック高（図４）を受け入れ
させる (5)SetLineWidth(lw):ライン幅（図４）を受け入れさせ
る (6)SetPattern(Pattern):初期データ(Pattern)を受け入
れさせる (7)Enable:メモリコントローラ１２を使用可能にする (8)Disable:メモリコントローラ１２を使用不可にする (9)ClearAllBlock:コントロールベクタ１３０の内容を
全てゼロクリアさせる (10)ClearBlock(block):コントロールベクタ１３０の指
定したブロックの内容をゼロクリアさせる (11)GetStartAddress:スタートアドレス（図４）を問い
合わせる (12)GetEndAddress:エンドアドレス（図４）を問い合わ
せる。 (13)GetBlockWidth:ブロック幅（図４）を問い合わせ
る。 (14)GetLineHeight:ライン幅（図４）を問い合わせる (15)GetLineWidth:ライン幅を問い合わせる (16)GetPattern:初期データ(Pattern)を問い合わせる (17)GetStatus:メモリコントローラ１２が使用可能か否
かを問い合わせる (18)GetBlockStatus(block):コントロールベクタ１３０
の指定したブロックの内容を問い合わせる。

【００３９】表１に示したコマンド（命令（メモリーマ
ップトＩＯあるいはＩＯ命令等を含む））は、ＣＰＵ１
００（処理プログラム１１０）からバス１０２を介して
メモリコントローラ１２に対して発行され、これらのコ
マンドの内、(1)SetStartAddress(start):は、ＣＰＵ１
００（処理プログラム１１０）がコマンドプロセッサ１
２０にスタートアドレス（図４）を受け入れさせるため
に用いられる。 (2)SetEndAddress(end):は、処理プログラム１１０がコ
マンドプロセッサ１２０にエンドアドレス（図４）を受
け入れさせるために用いられる。 (3)SetBlockWidth(w):は、処理プログラム１１０がコマ
ンドプロセッサ１２０にブロック幅（図４）を受け入れ
させるために用いられる。 (4)SetBlockHeight(h):は、処理プログラム１１０がコ
マンドプロセッサ１２０にブロック高（図４）を受け入
れさせるために用いられる。 (5)SetLineWidth(lw):は、処理プログラム１１０がコマ
ンドプロセッサ１２０にライン幅（図４）を受け入れさ
せるために用いられる。 (6)SetPattern(Pattern):は、処理プログラム１１０が
コマンドプロセッサ１２０に初期データ(Pattern)を受
け入れさせるために用いられる。

【００４０】(7)Enable:は、処理プログラム１１０がメ
モリコントローラ１２を使用可能にするために用いられ
る。 (8)Disable:は、処理プログラム１１０がメモリコント
ローラ１２を使用不可にするために用いられる。 (9)ClearAllBlock:は、処理プログラム１１０がコマン
ドプロセッサ１２０に、コントロールベクタ１３０の内
容を全てゼロクリアさせるために用いられる。 (10)ClearBlock(block):は、処理プログラム１１０がコ
マンドプロセッサ１２０に、コントロールベクタ１３０
の指定したブロックの内容をゼロクリアさせるために用
いられる。

【００４１】(11)GetStartAddress:は、処理プログラム
１１０がコマンドプロセッサ１２０にスタートアドレス
（図４）を問い合わせるために用いられる。 (12)GetEndAddress:は、処理プログラム１１０がコマン
ドプロセッサ１２０にエンドアドレス（図４）を問い合
わせるために用いられる。 (13)GetBlockWidth:は、処理プログラム１１０がコマン
ドプロセッサ１２０にブロック幅（図４）を問い合わせ
るために用いられる。 (14)GetBlockHeight:は、処理プログラム１１０がコマ
ンドプロセッサ１２０にブロック幅（図４）を問い合わ
せるために用いられる。 (15)GetLineWidth:は、処理プログラム１１０がコマン
ドプロセッサ１２０にライン幅を問い合わせるために用
いられる。 (16)GetPattern:は、処理プログラム１１０がコマンド
プロセッサ１２０に初期データ(Pattern)を問い合わせ
るために用いられる。 (17)GetStatus:は、処理プログラム１１０がコマンドプ
ロセッサ１２０に、メモリコントローラ１２が使用可能
か否かを問い合わせるために用いられる。 (18)GetBlockStatus(block):は、処理プログラム１１０
がコマンドプロセッサ１２０に、コントロールベクタ１
３０の指定したブロックの内容を問い合わせるために用
いられる。

【００４２】図５を参照して、さらに詳細に説明する。
図５は、図２に示したコマンドプロセッサ１２０の処理
（Ｓ１０）を示すフローチャートである。図５に示すよ
うに、ステップ１００（Ｓ１００）において、コマンド
プロセッサ１２０は、ＣＰＵ１００（処理プログラム１
１０）からバス１０２を介して入力されるデータを解析
し、入力されたデータが、表１に示したコマンドのいず
れかであるか否かを判断する。入力されたデータがコマ
ンドでない場合には処理を終了し、これ以外の場合に
は、入力されたコマンドの種類に応じて、Ｓ１０２〜Ｓ
１３６のいずれかの処理に進む。なお、図５において、
ｄは、これは一時的なデータを保持するために内部レジ
スタ１３４内に設けられたレジスタｄあるいはＲＡＭ１
４に設けられた記憶領域（図示せず）である。

【００４３】例えば、表１に示したコマンド"(11)GetSt
artAddress"に対して、コマンドプロセッサ１２０は、
内部レジスタ１３４のレジスタＳＡＲに保持されたデー
タをＣＰＵ１００（処理プログラム１１０）に返す必要
があるが、このような場合に、コマンドプロセッサ１２
０は、レジスタから読み出したデータを直接ＣＰＵ１０
０（処理プログラム１１０）に返さず、記憶領域ｄを介
してＣＰＵ１００（処理プログラム１１０）に返す。な
お、以下の各図において、単なる"Ｒｅｔｕｒｎ"は処理
の終了を示し、"Ｒｅｔｕｎ（ｄ）"は、ここで説明した
ような処理を示す。

【００４４】入力されたコマンドが、ＣＰＵ１００（処
理プログラム１１０）がコマンドプロセッサ１２０にス
タートアドレス（図４）を受け入れさせるために用い
る"(1)SetStartAddress（start；表１）"である場合、
ステップ１０２（Ｓ１０２）において、コマンドプロセ
ッサ１２０は、このコマンドと並行してＣＰＵ１００
（処理プログラム１１０）からデータバス（ＤＡＴＡ）
を介して入力されるスタートアドレス(start)を、内部
レジスタ１３４のレジスタＳＡＲに設定する。

【００４５】入力されたコマンドが、ＣＰＵ１００（処
理プログラム１１０）がコマンドプロセッサ１２０にエ
ンドアドレス（図４）を受け入れさせるために用いる"
(2)SetEndAddress（end；表１）"である場合、ステップ
１０４（Ｓ１０４）において、コマンドプロセッサ１２
０は、このコマンドと並行してＣＰＵ１００（処理プロ
グラム１１０）からデータバス（ＤＡＴＡ）を介して入
力されるエンドアドレス(end)を、内部レジスタ１３４
のレジスタＥＡＲに設定する。

【００４６】入力されたコマンドが、ＣＰＵ１００（処
理プログラム１１０）がコマンドプロセッサ１２０にブ
ロック幅（図４）を受け入れさせるために用いる"(3)Se
tBlockWidth（w；表１）"である場合、ステップ１０６
（Ｓ１０６）において、コマンドプロセッサ１２０は、
このコマンドと並行してＣＰＵ１００（処理プログラム
１１０）からデータバス（ＤＡＴＡ）を介して入力され
るブロック幅(w)を、内部レジスタ１３４のレジスタＢ
ＷＲに設定する。

【００４７】入力されたコマンドが、ＣＰＵ１００（処
理プログラム１１０）がコマンドプロセッサ１２０にブ
ロック高（図４）を受け入れさせるために用いる"(4)Se
tBlockHeight（h；表１）"である場合、ステップ１０８
（Ｓ１０８）において、コマンドプロセッサ１２０は、
このコマンドと並行してＣＰＵ１００（処理プログラム
１１０）からデータバス（ＤＡＴＡ）を介して入力され
るブロック高(h)を、内部レジスタ１３４のレジスタＢ
ＨＲに設定する。

【００４８】入力されたコマンドが、ＣＰＵ１００（処
理プログラム１１０）がコマンドプロセッサ１２０にラ
イン幅（図４）を受け入れさせるために用いる"(5)SetL
ineWidth（lw；表１）"である場合、ステップ１１０
（Ｓ１１０）において、コマンドプロセッサ１２０は、
このコマンドと並行してＣＰＵ１００（処理プログラム
１１０）からデータバス（ＤＡＴＡ）を介して入力され
るライン幅(lw)を、内部レジスタ１３４のレジスタＬＷ
Ｒに設定する。

【００４９】入力されたコマンドが、ＣＰＵ１００（処
理プログラム１１０）がコマンドプロセッサ１２０に初
期データを受け入れさせるために用いる"(6)SetPattern
（Pattern；表１）"である場合、ステップ１１２（Ｓ１
１２）において、コマンドプロセッサ１２０は、このコ
マンドと並行してＣＰＵ１００（処理プログラム１１
０）からデータバス（ＤＡＴＡ）を介して入力される初
期データ(Pattern)を、内部レジスタ１３４に設定す
る。

【００５０】入力されたコマンドが、ＣＰＵ１００（処
理プログラム１１０）がメモリコントローラ１２を使用
可能とするために用いる"(7)Enable（表１）"である場
合、ステップ１１４（Ｓ１１４）において、コマンドプ
ロセッサ１２０は、内部レジスタ１３４のレジスタＭＲ
に値１を設定し、メモリコントローラ１２を使用可能な
状態とする。

【００５１】入力されたコマンドが、ＣＰＵ１００（処
理プログラム１１０）がメモリコントローラ１２を使用
不可にするために用いる"(8)Disable（表１）"である場
合、ステップ１１６（Ｓ１１６）において、コマンドプ
ロセッサ１２０は、内部レジスタ１３４のレジスタＭＲ
に値０を設定し、メモリコントローラ１２を使用不可の
状態とする。

【００５２】入力されたコマンドが、ＣＰＵ１００（処
理プログラム１１０）がコントロールベクタ１３０の全
てのコントロールベクタをゼロクリアするために用い
る"(9)ClearAllBlocks（表１）"である場合、ステップ
１１８（Ｓ１１８）において、コマンドプロセッサ１２
０は、コントロールベクタ１３０の全てのコントロール
ベクタＣＶ［０］〜ＣＶ［ｎ］の値を０とする。

【００５３】入力されたコマンドが、ＣＰＵ１００（処
理プログラム１１０）が、コントロールベクタ１３０の
コントロールベクタの内、指定したいずれかをゼロクリ
アするために用いる"(10)ClearBlock（block;表１）"で
ある場合、ステップ１２０（Ｓ１２０）において、コマ
ンドプロセッサ１２０は、このコマンドと並行してＣＰ
Ｕ１００（処理プログラム１１０）からデータバス（Ｄ
ＡＴＡ）を介して入力されるデータ(block)が指定する
コントロールベクタ１３０のコントロールベクタＣＶ
［ｂｌｏｃｋ］の値を０とする。

【００５４】入力されたコマンドが、ＣＰＵ１００（処
理プログラム１１０）が、内部レジスタ１３４のレジス
タＳＡＲに設定されたスタートアドレスを問い合わせる
ために用いる"(11)GetStartAddress（表１）"である場
合、ステップ１２２（Ｓ１２２）において、コマンドプ
ロセッサ１２０は、内部レジスタ１３４のレジスタＳＡ
Ｒに設定されたスタートアドレスを読み出し、データバ
ス（ＤＡＴＡ）を介してＣＰＵ１００（処理プログラム
１１０）に対して出力する（ｄ←ＳＡＲ）。

【００５５】入力されたコマンドが、ＣＰＵ１００（処
理プログラム１１０）が、内部レジスタ１３４のレジス
タＥＡＲに設定されたエンドアドレス（図４）を問い合
わせるために用いる"(12)GetEndAddress（表１）"であ
る場合、ステップ１２４（Ｓ１２４）において、コマン
ドプロセッサ１２０は、内部レジスタ１３４のレジスタ
ＥＡＲに設定されたエンドアドレスを読み出し、データ
バス（ＤＡＴＡ）を介してＣＰＵ１００（処理プログラ
ム１１０）に対して出力する（ｄ←ＥＡＲ）。

【００５６】入力されたコマンドが、ＣＰＵ１００（処
理プログラム１１０）が、内部レジスタ１３４のレジス
タＢＷＲに設定されたブロック幅（図４）を問い合わせ
るために用いる"(13)GetBlockWidth（表１）"である場
合、ステップ１２６（Ｓ１２６）において、コマンドプ
ロセッサ１２０は、内部レジスタ１３４のレジスタＢＷ
Ｒに設定されたブロック幅を読み出し、データバス（Ｄ
ＡＴＡ）を介してＣＰＵ１００（処理プログラム１１
０）に対して出力する（ｄ←ＢＷＲ）。

【００５７】入力されたコマンドが、ＣＰＵ１００（処
理プログラム１１０）が、内部レジスタ１３４のレジス
タＢＨＲに設定されたブロック高（図４）を問い合わせ
るために用いる"(14)GetBlockHeight（表１）"である場
合、ステップ１２８（Ｓ１２８）において、コマンドプ
ロセッサ１２０は、内部レジスタ１３４のレジスタＬＷ
Ｒに設定されたライン長を読み出し、データバス（ＤＡ
ＴＡ）を介してＣＰＵ１００（処理プログラム１１０）
に対して出力する（ｄ←ＬＷＲ）。

【００５８】入力されたコマンドが、ＣＰＵ１００（処
理プログラム１１０）が、内部レジスタ１３４のレジス
タＬＷＲに設定されたライン幅（図４）を問い合わせる
ために用いる"(15)GetLineWidth（表１）"である場合、
ステップ１３０（Ｓ１３０）において、コマンドプロセ
ッサ１２０は、内部レジスタ１３４のレジスタＢＨＲに
設定されたブロック高を読み出し、データバス（ＤＡＴ
Ａ）を介してＣＰＵ１００（処理プログラム１１０）に
対して出力する（ｄ←ＢＨＲ）。

【００５９】入力されたコマンドが、ＣＰＵ１００（処
理プログラム１１０）が、パターンレジスタ１３２（Ｐ
Ｒ）に設定された初期データを問い合わせるために用い
る"(16)GetPattern（表１）"である場合、ステップ１３
２（Ｓ１３２）において、コマンドプロセッサ１２０
は、パターンレジスタ１３２に設定された初期データ(P
attern)を読み出し、データバス（ＤＡＴＡ）を介して
ＣＰＵ１００（処理プログラム１１０）に対して出力す
る（ｄ←ＰＲ）。

【００６０】入力されたコマンドが、ＣＰＵ１００（処
理プログラム１１０）が、内部レジスタ１３４のレジス
タＭＲの内容を問い合わせるために用いる"(17)GetStat
us（表１）"である場合、ステップ１３４（Ｓ１３４）
において、コマンドプロセッサ１２０は、内部レジスタ
１３４のレジスタＭＲに設定された値(Status)を読み出
し、データバス（ＤＡＴＡ）を介してＣＰＵ１００（処
理プログラム１１０）に対して出力する（ｄ←ＭＲ）。

【００６１】入力されたコマンドが、ＣＰＵ１００（処
理プログラム１１０）が、コントロールベクタ１３０が
保持しているコントロールベクタの内、指定されたいず
れかの内容を問い合わせるために用いる"(18)GetBlockS
tatus（表１）"である場合、ステップ１３６（Ｓ１３
６）において、コマンドプロセッサ１２０は、このコマ
ンドと並行してＣＰＵ１００（処理プログラム１１０）
からデータバス（ＤＡＴＡ）を介して入力されるデータ
(block)が指定するコントロールベクタＣＶ［block］の
値を読み出し、データバス（ＤＡＴＡ）を介してＣＰＵ
１００（処理プログラム１１０）に対して出力する（ｄ
←ＣＶ［block］）。

【００６２】［データ読出部１２２］データ読出部１２
２は、ＣＰＵ１００（処理プログラム１１０）がＲＡＭ
１４のデータを読み出すために用いるコマンドに応じ
て、パターンレジスタ１３２（図２）から初期データを
読み出してＣＰＵ１００（処理プログラム１１０）に返
し、あるいは、ＣＰＵ１００（処理プログラム１１０）
が、アドレスバス（ＡＤ）を介して指定したＲＡＭ１４
のアドレスからデータを読み出してＣＰＵ１００（処理
プログラム１１０）に返す。つまり、データ読出部１２
２は、上述したアクセス管理の内、ＣＰＵ１００（処理
プログラム１１０）がＲＡＭ１４からデータを読み出す
際のアクセス管理を行う。

【００６３】［データ読出部１２２の処理の詳細］図６
を参照して、データ読出部１２２の処理をさらに説明す
る。図６は、図２に示したデータ読出部１２２の処理
（Ｓ２０）を示すフローチャートである。図６に示すよ
うに、ステップ２００（Ｓ２００）において、ＣＰＵ１
００（処理プログラム１１０）は、アドレスバス（Ａ
Ｄ）を介してアドレスａを指定し、ＲＡＭ１４から１ワ
ード分のデータを読み出すコマンドＲｅａｄＤａｔａ
（ａ）をバス１０２を介してデータ読出部１２２に対し
て発行する。

【００６４】ステップ２０２（Ｓ２０２）において、デ
ータ読出部１２２は、内部レジスタ１３４のレジスタＭ
Ｒを読み出し、レジスタＭＲに設定された値が１である
か否かを判断する。レジスタＭＲに設定された値が１で
ある場合（メモリコントローラ１２が使用可能の場合）
には、データ読出部１２２はＳ２０４の処理に進み、こ
れ以外の場合にはＳ２１０の処理に進む。

【００６５】ステップ２０４（Ｓ２０４）において、デ
ータ読出部１２２は、Ｓ２００の処理において、ＣＰＵ
１００（処理プログラム１１０）により指定されたアド
レスａが、内部レジスタ１３４のレジスタＳＡＲ，ＥＡ
Ｒに設定されたスタートアドレスとエンドアドレス（図
４）との間の範囲に含まれるか否かを判断する。アドレ
スａが、スタートアドレスとエンドアドレスの間の範囲
に含まれる場合、つまり、アドレスａが画像バッファ１
４０の範囲内である場合にはＳ２０６の処理に進み、こ
れ以外の場合にはＳ２１０の処理に進む。

【００６６】ステップ２０６（Ｓ２０６）において、デ
ータ読出部１２２は、アドレスａからスタートアドレス
（レジスタＳＡＲの内容）を減じた値を、ライン幅（図
４）およびブロック高で除算した結果ｒ（ｒ＝（ａ−Ｓ
ＡＲ）／ＬＷＲ／ＢＨＲ；但し、Ｘ／Ｙは、ＸをＹで整
数除算した商を示す）を算出する。また、データ読出部
１２２は、アドレスａからスタートアドレスを減じた値
（ａ−ＳＡＲ）を、ライン幅（図４）で整数除算した場
合の剰余をブロック幅で整数除算した値ｃ（ｃ＝（ａ−
ＳＡＲ）％ＬＷＲ／ＢＷＲ）；ただし、Ｘ％Ｙは、Ｘを
Ｙで除算した場合のＸの剰余を示す）を算出する。さら
に、データ読出部１２２は、算出結果ｒ，ｃを乗算し、
乗算結果ｉ（ｉ＝ｒ×ｃ）を求める。なお、この乗算結
果ｉは、アドレスａが、画像バッファ１４０のいずれの
バッファブロックＳＢ［ｉ］（図４）に含まれるかを示
す。

【００６７】ステップ２０８（Ｓ２０８）において、デ
ータ読出部１２２は、Ｓ２０６の処理において得られた
乗算結果ｉが示す画像バッファ１４０のバッファブロッ
クＳＢ［ｉ］に対応するコントロールベクタＣＶ［ｉ］
をコントロールベクタ１３０から読み出し、コントロー
ルベクタＣＶ［ｉ］の値が１であるか否かを判断する。
コントロールベクタＣＶ［ｉ］の値が１である場合、デ
ータ読出部１２２はＳ２１０の処理に進み、これ以外の
場合にはＳ２１２の処理に進む。

【００６８】ステップ２１０（Ｓ２１０）において、デ
ータ読出部１２２は、ＲＡＭ１４が、ＣＰＵ１００（処
理プログラム１１０）からアドレスバス（ＡＤ；図１）
を介して入力されるアドレスに記憶されたデータをＣＰ
Ｕ１００（処理プログラム１１０）に返す制御信号（Ｃ
ＮＴ'）を生成する。この制御信号（ＣＮＴ'）に応じ
て、ＲＡＭ１４は、指定されたアドレスに記憶されたデ
ータを、データバス（ＤＡＴＡ；図１）を介してＣＰＵ
１００（処理プログラム１１０）に対して出力する（ｄ
←ＲＡＭ［ａ］）。つまり、データ読出部１２２は、ア
ドレスａから実際に１ワード分のデータを読み出して、
ＣＰＵ１００（処理プログラム１１０）に対して出力す
るようにＲＡＭ１４を制御する。

【００６９】ステップ２１２（Ｓ２１２）において、デ
ータ読出部１２２は、アドレスａが、初期データを記憶
するパターンレジスタ１３２（ＰＲ）のいずれのアドレ
スに対応するかを演算し、演算の結果として得られたパ
ターンレジスタ１３２のアドレスから、１ワード分のデ
ータを読み出して、データバス（ＤＡＴＡ）を介してＣ
ＰＵ１００（処理プログラム１１０）に対して出力する
（ｄ←ＰＲ）。

【００７０】［データ書込部１２４］データ書込部１２
４は、ＣＰＵ１００（処理プログラム１１０）がＲＡＭ
１４にデータを書き込むために用いるコマンドおよびア
ドレスａと、アドレスａに対応するコントロールベクタ
ＣＶ［ｉ］の値とに基づいて、上述したアクセス管理の
内、ＲＡＭ１４に対するデータの書き込みに関するアク
セス管理を行う。

【００７１】つまり、データ書込部１２４は、ＣＰＵ１
００（処理プログラム１１０）が指定したアドレスａに
対応するバッファブロック（図４）のコントロールベク
タＣＶ［ｉ］の値が０（まだデータがこのバッファブロ
ックに書き込まれていないことを示す）である場合に
は、パターンレジスタ１３２（図２）から初期データを
読み出して、アドレスａを含むブロックに書き込んで、
このバッファブロックを初期化し、さらに、アドレスａ
に、ＣＰＵ１００（処理プログラム１１０）が書き込も
うとしたデータを書き込むようにＲＡＭ１４を制御す
る。反対に、アドレスａに対応するバッファブロック
（図４）のコントロールベクタＣＶ［ｉ］の値が１（既
にデータがこのバッファブロックに書き込まれているこ
とを示す）である場合には、ＣＰＵ１００（処理プログ
ラム１１０）が書き込もうとするデータを、そのままア
ドレスａに書き込むようにＲＡＭ１４を制御する。

【００７２】図７を参照して、データ書込部１２４の動
作をさらに説明する。図７は、図２に示したデータ書込
部１２４の処理（Ｓ３０）を示すフローチャートであ
る。図７に示すように、ステップ３００（Ｓ３００）に
おいて、ＣＰＵ１００（処理プログラム１１０）は、ア
ドレスバス（ＡＤ）を介してＲＡＭ１４の書き込み先ア
ドレスａを指定し、データバス（ＤＡＴＡ）を介してＲ
ＡＭ１４に書き込もうとするデータｄを指定して制御信
号ＣＮＴを生成し、データをＲＡＭ１４に書き込むコマ
ンド（ＷｒｉｔｅＤａｔａ（ａ，ｄ））として、データ
書込部１２４に対して発行する。

【００７３】ステップ３０２（Ｓ３０２）において、デ
ータ書込部１２４は、内部レジスタ１３４のレジスタＭ
Ｒの値を読み出して、値が１である場合（メモリコント
ローラ１２が使用可の場合）にはＳ３０４の処理に進
み、これ以外の場合にはＳ３１４の処理に進む。

【００７４】ステップ３０４（Ｓ３０４）において、デ
ータ書込部１２４は、アドレスａが、内部レジスタ１３
４のレジスタＳＡＲに保持されている画像バッファ１４
０のスタートアドレスと、同じくレジスタＥＡＲに保持
されているエンドアドレスとの間の範囲に含まれるか否
かを判断する。アドレスａがこの範囲に含まれる場合に
は、データ書込部１２４はＳ３０６の処理に進み、これ
以外の場合にはＳ３１４の処理に進む

【００７５】ステップ３０６（Ｓ３０６）において、デ
ータ書込部１２４は、アドレスａからスタートアドレス
を減算した値を、ライン幅（図４）およびブロック高で
整数除算した結果ｒ（ｒ＝（ａ−ＳＡＲ）／ＬＷＲ／Ｂ
ＨＲ）を算出する。また、データ書込部１２４は、アド
レスａからスタートアドレスを減算した値を、ライン幅
（図４）で除算した場合の剰余をブロック幅で整数除算
した値ｃ（ｃ＝（ａ−ＳＡＲ）％ＬＷＲ／ＢＨＲ）を算
出する。さらに、データ書込部１２４は、算出結果ｒ，
ｃを乗算し、乗算結果ｉ（ｉ＝ｒ×ｃ）を求める。な
お、この乗算結果ｉは、アドレスａが、画像バッファ１
４０のいずれのバッファブロックＳＢ［ｉ］（図４）に
含まれるかを示す。

【００７６】ステップ３０８（Ｓ３０８）において、デ
ータ書込部１２４は、Ｓ３０６の処理において得られた
乗算結果ｉが示す画像バッファ１４０のバッファブロッ
クＳＢ［ｉ］に対応するコントロールベクタＣＶ［ｉ］
をコントロールベクタ１３０から読み出し、コントロー
ルベクタＣＶ［ｉ］の値が１であるか否かを判断する。
コントロールベクタＣＶ［ｉ］の値が１である場合、デ
ータ書込部１２４はＳ３１０の処理に進み、これ以外の
場合にはＳ３１４の処理に進む。

【００７７】ステップ３１０（Ｓ３１０）において、デ
ータ書込部１２４は、コントロールベクタ１３０に記憶
されたコントロールベクタＣＶ［ｉ］の値を１に設定す
る。

【００７８】ステップ３１２（Ｓ３１２）において、デ
ータ書込部１２４は、バッファブロックＳＢ［ｉ］に、
パターンレジスタ１３２に記憶された初期データを設定
する。

【００７９】ステップ３１４（Ｓ３１４）において、デ
ータ書込部１２４は、アドレスａに、データｄを書き込
む制御信号（ＣＮＴ'）をＲＡＭ１４に対して出力し、
アドレスａにデータｄを書き込むようにＲＡＭ１４を制
御する。

【００８０】［画像データ処理装置１の動作］以下、画
像データ処理装置１の動作を全体を通して説明する。

【００８１】［レジスタ設定等］画像データ処理装置１
（図１）のメモリコントローラ１２において、コマンド
プロセッサ１２０（図２）は、ＣＰＵ１００（処理プロ
グラム１１０）から制御バスを介して入力されるコマン
ド（表１）に応じて、データバス（ＤＡＴＡ）を介して
入力される画像バッファ１４０のパラメータ（図４）等
を、図５を参照して説明したように、内部レジスタ１３
４のレジスタＳＡＲ，ＥＡＲ，ＢＷＲ，ＬＷＲ，ＭＲそ
れぞれに設定する。また、コマンドプロセッサ１２０
は、ＣＰＵ１００（処理プログラム１１０）からの問い
合わせに応じて、内部レジスタ１３４の各レジスタに設
定されたパラメータを読み出し、ＣＰＵ１００（処理プ
ログラム１１０）に返す。

【００８２】［読み出し動作］ＣＰＵ１００（処理プロ
グラム１１０）がメモリコントローラ１２のデータ読出
部１２２（図２）に対して、ＲＡＭ１４のアドレスａか
らデータを読み出す制御信号ＣＮＴを発行すると、デー
タ読出部１２２は、図６を参照して説明したように、ア
ドレスａが画像バッファ１４０（図４）の範囲外である
場合には、アドレスａからデータを読み出してＣＰＵ１
００（処理プログラム１１０）に返すようにＲＡＭ１４
を制御する。

【００８３】また、アドレスａが画像バッファ１４０の
範囲内である場合には、データ読出部１２２は、アドレ
スａがいずれのバッファブロックＳＢ［ｉ］に含まれる
か判断し、コントロールベクタ１３０に記憶され、この
バッファブロックＳＢ［ｉ］に対応するコントロールベ
クタＣＶ［ｉ］の値が１である場合には、アドレスａか
らデータを読み出してＣＰＵ１００（処理プログラム１
１０）に返すようにＲＡＭ１４を制御する。あるいは、
アドレスａが画像バッファ１４０の範囲内であり、バッ
ファブロックＳＢ［ｉ］に対応するコントロールベクタ
ＣＶ［ｉ］の値が０である場合には、データ読出部１２
２は、パターンレジスタ１３２からアドレスａに対応す
るデータを読み出してＣＰＵ１００（処理プログラム１
１０）に返すようにＲＡＭ１４を制御する。

【００８４】［書き込み動作］ＣＰＵ１００（処理プロ
グラム１１０）がメモリコントローラ１２のデータ書込
部１２４（図２）に対して、ＲＡＭ１４のアドレスａに
データｄを書き込む制御信号ＣＮＴを発行すると、デー
タ書込部１２４は、図７を参照して説明したように、ア
ドレスａが画像バッファ１４０（図４）の範囲外である
場合には、アドレスａにデータｄを書き込むようにＲＡ
Ｍ１４を制御する。

【００８５】また、アドレスａが画像バッファ１４０の
範囲内である場合には、データ書込部１２４は、アドレ
スａがいずれのバッファブロックＳＢ［ｉ］に含まれる
か判断し、コントロールベクタ１３０に記憶され、この
バッファブロックＳＢ［ｉ］に対応するコントロールベ
クタＣＶ［ｉ］の値が１である場合には、アドレスａに
データｄを書き込むようにＲＡＭ１４を制御する。ある
いは、アドレスａが画像バッファ１４０の範囲内であ
り、バッファブロックＳＢ［ｉ］に対応するコントロー
ルベクタＣＶ［ｉ］の値が０である場合には、データ書
込部１２４は、このコントロールベクタＣＶ［ｉ］の値
を１に設定し、パターンレジスタ１３２に保持されてい
る初期データをバッファブロックＳＢ［ｉ］に設定し、
さらに、アドレスａにデータｄを書き込むようにＲＡＭ
１４を制御する。

【００８６】［画像データ処理装置１の効果］再び図３
を参照する。図３（Ａ）に示したように画像を区切っ
て、それぞれに壁紙の同じ画像をはめ込む場合であって
も、従来（例えば、キャッシュメモリを用いる場合）
は、バッファブロックＳＢ［０］〜ＳＢ［ｎ］（図４）
の全てに対して、初期データを設定してから処理を開始
する必要があった。

【００８７】しかしながら、画像データ処理装置１によ
れば、例えば、図３（Ｂ）に示すように、画像の一部に
図形ａを描こうとする場合、図３（Ｃ）に示すように、
図形ａの部分のわずかな範囲ｂのみに対応するバッファ
ブロックに対してだけ初期設定を行えばよく、他の部分
ｃに対する初期設定は不要である。従って、画像データ
処理装置１によれば、部分ｃに対応するバッファブロッ
クに対する初期設定に要する処理量および処理時間を節
約することができる。

【００８８】さらに具体的に説明する。例えば、メモリ
コントローラ１２を、キャッシュメモリ方式で代用した
場合、１２８ＭＢのバッファ領域を初期設定するため、
ＣＰＵ１００が、ＲＡＭ１４の全バッファ領域にアクセ
スすると、キャッシュメモリのヒット率は非常に低くな
る。一方、メモリコントローラ１２を用いた場合、処理
プログラム１１０は、ＲＡＭ１４の全てのバッファ領域
に対してアクセスする必要はなく、メモリコントローラ
１２のコントロールベクタＣＶ［ｉ］の初期化だけを行
えばよいので、処理プログラム１１０の初期化の処理量
が大幅に減らされる。また、処理プログラム１１０が、
ＲＡＭ１４の画像バッファ１４０にアクセスする際に、
メモリコントローラ１２は、コントロールベクタＣＶ
［ｉ］の値に応じて、未だにデータの書込が行われてい
ない領域からはデータを読み出さないので、未だにデー
タの書込が行われていない領域からのデータ読み出しの
分だけ、処理プログラム１１０の処理量は減らされる。

【００８９】また、キャッシュメモリ方式においては、
メモリの一部の内容をキャッシュメモリにコピーし（ロ
ーカルコピーを取り）、ＣＰＵ１００のＲＡＭ１４に対
するアクセスを高速化しているが、このローカルコピー
は、プログラム（処理プログラム１１０）あるいは画像
データの局所性に基づいて行われるため、必ずしも最適
化されたものではない。一方、メモリコントローラ１２
によれば、このローカルコピーの代わりに、バッファブ
ロックＳＢ［ｉ］ごとに、１ビットのベクタ（コントロ
ールベクタＣＶ［ｉ］）と、初期データとを記憶すれば
よいので、記憶すべきデータのデータ量が少なく、しか
も、キャッシュメモリ方式におけるような複雑なメモリ
制御が不要であり、また、ミスヒットも発生しない。

【００９０】［画像データ処理装置１の変形例］なお、
実施形態においては、メモリコントローラ１２をハード
ウェア的に構成する場合を例示したが、メモリコントロ
ーラ１２は、同様の動作を実現するプログラムにより、
ソフトウェア的に構成されてもよい。また、実施形態に
おいては、全てのバッファブロック（図１）に共通に同
一の初期データを設定する場合について例示したが、初
期データを複数、パターンレジスタ１３２に設定できる
ようにして、複数の初期データと、バッファブロックそ
れぞれとを対応付けし、初期データのいずれかを用い
て、この初期データをバッファブロックに設定するよう
にメモリコントローラ１２を変形してもよい。

【００９１】また、画像データ処理装置１において、キ
ャッシュメモリと、メモリコントローラ１２とを併用す
ることにより、さらに画像データ処理装置１の性能を向
上させることができる。メモリコントローラ１２とキャ
ッシュメモリとを併用した場合、キャッシュメモリのみ
を用いた場合に必要となるメモリの初期設定が不要にな
る。ＣＰＵ１００が、ＲＡＭ１４に対して読み出しアク
セスする場合には、キャッシュメモリからメモリコント
ローラ１２に対して、必要に応じてローカルコピー（ワ
ーキングセット）の読み出し要求が行われ、メモリコン
トローラ１２が、実際にＲＡＭ１４にアクセスする必要
があるか否かを判断し、必要がある場合にだけ、ＲＡＭ
１４からワーキングセットを実際に読み出す。ＣＰＵ１
００が、ＲＡＭ１４に対して書き込みアクセスする場合
には、必要に応じてキャッシュメモリからメモリコント
ローラ１２に対して、ローカルコピー（ワーキングセッ
ト）の読み出し要求が行われ、メモリコントローラ１２
が、実際にＲＡＭ１４にアクセスする必要があるか否か
を判断し、必要がある場合にだけ、ＲＡＭ１４に対して
キャッシュメモリからのデータを実際に書き込む。

【００９２】また、上記実施形態においては、ＲＡＭ１
４の画像バッファ１４０の１つのバッファブロック（図
４）に１ワード分のデータが記憶される場合について説
明したが、１つのバッファブロックＳＢ［ｉ］に複数
（ｍ）ワードのデータが記憶される場合には、これに対
応してパターンレジスタ１３２にも、ｍワードの初期デ
ータが設定される。この場合、未だデータが書き込まれ
ていないバッファブロックＳＢ［ｉ］のアドレスａへの
アクセスがあった場合には、メモリコントローラ１２
は、このアドレスａが、パターンレジスタ１３２の何番
目のワードに対応するかを算出する必要がある。

【００９３】この場合、メモリコントローラ１２のデー
タ読出部１２２は、アドレスａに対して、ｉ＝（ａ−Ｓ
ＡＲ）％ＬＷＲ／ｐ（但し、ｉはパターンレジスタの第
ｉ番目のワードを示し、ＳＡＲおよびＬＷＲは、それぞ
れ内部レジスタ１３４のレジスタＳＡＲ，ＬＷＲに設定
された値を示し、ｐは、パターンレジスタ１３２に記憶
された初期データのサイズを示す）で表される演算を行
い、アドレスａを、パターンレジスタ１３２内のワード
に対応付ける。

【００９４】［応用例］以下、画像データ処理装置１の
応用例を説明する。

【００９５】［画像ＣＯＤＥＣ（コーデック）２］図８
は、図１等に示した画像データ処理装置１の応用例とし
て示す画像コーデック２の構成を示す図である。図８に
示すように、画像コーデック２は、画像データ処理装置
１に画像データの圧縮符号化および伸長復号を行うＣＯ
ＤＥＣ１６が付加された構成を採る。

【００９６】画像コーデック２の動作を説明する。ＣＰ
Ｕ１００（処理プログラム１１０）が、ＣＯＤＥＣ１６
に対して、画像バッファ１４０のバッファブロックのい
ずれかＳＢ［ｉ］（図４）を指定し、指定したバッファ
ブロックＳＢ［ｉ］に記憶された画像データの圧縮を要
求すると、ＣＯＤＥＣ１６は、メモリコントローラ１２
を介してＲＡＭ１４から画像データを読み出し、圧縮符
号化を行う。

【００９７】［圧縮符号化処理］メモリコントローラ１
２は、コントロールベクタ１３０のコントロールベクタ
ＣＶ［ｉ］をチェックし、この値が０であって、まだバ
ッファブロックＳＢ［ｉ］に対して、データの書き込み
がされていない場合には、バッファブロックＳＢ［ｉ］
に記憶されたデータに対する新たに圧縮符号化処理の必
要はないと判断し、ＣＯＤＥＣ１６に対して、圧縮符号
化処理すべきデータ量が０であることを指示し、あるい
は、ＣＯＤＥＣ１６に対して圧縮符号化処理を行う必要
がない旨を指示する。この指示に応じて、ＣＯＤＥＣ１
６は、バッファブロックＳＢ［ｉ］の内容を実際に読み
出し、圧縮符号化することなしに、圧縮符号化結果をＲ
ＡＭ１４に書き込むことができる。

【００９８】［伸長復号処理］ＣＰＵ１００（処理プロ
グラム１１０）がＣＯＤＥＣ１６に対して、バッファブ
ロックＳＢ［ｉ］に記憶すべきデータの伸長復号を要求
すると、ＣＯＤＥＣ１６は、圧縮符号化されたデータを
チェックして、データ長が０であり、空のデータである
と判断した場合には、コントロールベクタＣＶ［ｉ］を
ClearBlock命令（表１）によりゼロクリアし、空のデー
タではなかった場合には、バッファブロックＳＢ［ｉ］
のデータを伸長復号する。

【００９９】［プリンタコントローラ３］図９は、図８
に示した画像コーデック２の応用例として示すプリンタ
コントローラ３の構成を示す図である。図９に示すよう
に、プリンタコントローラ３は、プリンタコントロール
部４、コンピュータ（ＰＣ）３０、エンジンコントロー
ラ３２およびプリンタエンジン３４から構成され、プリ
ンタコントロール部４は、画像コーデック２（図８）
に、ＩＥＥＥ１２８４インターフェース３００、デコー
ダ３０２およびビデオインターフェース（ＩＦ）３０４
を加え、ＲＡＭ１４上に、ＣＰＵ１００により実行され
るラスタライザ１４２を記憶した構成を採る。

【０１００】なお、プリンタコントローラ３において、
ＣＯＤＥＣ１６の他に、デコーダ３０２を別途設けた理
由は、以下の通りである。一度、圧縮符号化してＲＡＭ
１４に記憶した画像データ（バンド）を、再度、伸長復
号してプリンタコントローラ部４に対して出力する処理
と、描画処理とに必要な伸長復号の両方が、ＣＯＤＥＣ
１６において同時並行的に実行されると、処理が停滞す
る可能性があるが、デコーダ３０２をＣＯＤＥＣ１６と
別に設けると、このようなＣＯＤＥＣ１６における同時
並行的な伸長復号処理の発生を防ぐことができるからで
ある。

【０１０１】これらのプリンタコントローラ３の構成部
分の内、コンピュータ３０は、プリンタコントローラ３
４にプリントアウトさせる画像データを作成し、プリン
タコントロール部４に対して出力する。ＩＥＥＥ１２８
４インターフェース３００は、プリンタの標準的な接続
方法であって、コンピュータ３０とプリンタコントロー
ル部４との間でデータを送受信する。ラスタライザ１４
２は、コンピュータ３０から入力される画像データを処
理してラスタ・イメージを作成し、デコーダ３０２およ
びビデオインターフェース３０４を介してエンジンコン
トローラ３２に対して出力する。エンジンコントローラ
３２は、プリンタエンジン３４を制御して、プリンタコ
ントロール部４から入力されたラスタ・イメージをプリ
ントアウトする。

【０１０２】［プリンタコントローラ３の動作］プリン
ターやMFP(Multi-Function Peripheral)内部において
は、大量のデータ処理が必要とされる。例えば、600dpi
のA4白黒画像の場合のデータ量は、約4MBとなる。フル
カラー画像の場合のデータ量はその32倍（約128MB）と
なる。しかし、プリンタコントローラ３を用いることに
より、ＲＡＭ１４へのアクセスを高速化させることがで
き、また、ＲＡＭ１４へのアクセス頻度を減少させ、プ
リント・データ作成時に必要とされるデータ転送量を減
少させることができる。

【０１０３】まず、コンピュータ３０でプリントすべき
画像データが作成され、プリンタコントロール部４に転
送される。次に、プリンタコントロール部４において、
ラスタライザ１４２は、この画像データを描画（レンダ
リング）処理し、ラスター・イメージと呼ばれる画像デ
ータを生成する。この描画処理において、ラスタライザ
１４２は、画像バッファ１４０に対するアクセスを行う
が、メモリコントローラ１２は、上述したように、この
バッファブロックにデータが書き込まれるまでは、この
バッファブロックに対して初期化処理を行わず、このバ
ッファブロックに最初にデータが書き込まれて初めて、
このバッファブロックに対して初期化処理を行う。

【０１０４】従って、メモリコントローラ１２０を用い
ることにより、図３（Ｃ）に部分ｃとして例示したよう
な、処理の最後まで初期データ以外の画像データが書き
込まれることがない部分に対する初期化処理を省略する
ことができるので、その分、ＲＡＭ１４に対するラスタ
ライザ１４２のアクセス頻度、および、データ転送量を
減らすことができる。なお、ラスタライザ１４２の処理
方式などにもよるが、プリンタコントローラ３におい
て、メモリコントローラ１２が、いかにＲＡＭ１４に対
するラスタライザ１４２のアクセス頻度、データ転送量
を減らすかの度合いは、バッファブロックのサイズを適
切に設定することにより高めることができる。

【０１０５】画像データの一部（バンドとも呼ばれる）
の描画が終了すると、ラスタライザ１４２は、バンドを
圧縮符号化してＲＡＭ１４の画像バッファ１４０以外の
部分に一時的に保管する。この圧縮符号化処理は、ＣＯ
ＤＥＣ１６により行われるが、図８を参照して上述した
ように、この圧縮符号化処理に伴うＲＡＭ１４へのアク
セス頻度等は、メモリコントローラ１２により大幅に減
少する。

【０１０６】全ての画像データ（バンド）の描画および
圧縮符号化が終了すると、ラスタライザ１４２は、圧縮
してＲＡＭ１４に一時的に保管した圧縮符号化済みのバ
ンドを、再びデコーダ３０２を用いて伸長復号し、ビデ
オインターフェース３０４を介してエンジンコントロー
ラ３２に対して出力する。圧縮符号化の際と同様に、図
８を参照して上述したように、この伸長復号処理に伴う
ＲＡＭ１４へのアクセス頻度等も、メモリコントローラ
１２により大幅に減少する。

【０１０７】大量の画像データを高速で処理するために
は、メモリーへのアクセス速度を加速し、アクセス回数
を減少させることが極めて重要であるが、メモリコント
ローラ１２は、これらの要求を実現することができる。

【０１０８】図３に示した例においては、画像バッファ
１４０に１６×１２（１９２）個のバッファブロックが
存在するが、極端な場合には、実際にアクセスされるバ
ッファブロックは１４個（全体の６％）に過ぎない。こ
のように、多くの場合、プリントすべきデータの背景デ
ータ（＝初期データ）は空白や単純なパターンであり、
前景データ（例えば、図４（Ｂ）に示した図形画像）も
稠密ではなくかなり疎密であることに着目すると、メモ
リコントローラ１２を用いることは、非常に有効である
ことがわかる。

【０１０９】

【発明の効果】以上説明したように、本発明にかかるメ
モリアクセス管理装置およびその方法によれば、画像印
刷処理等、非常の多くの量のデータを扱う処理におい
て、メモリアクセスの頻度を大幅に少なくすることがで
きる。

【０１１０】また、本発明にかかるメモリアクセス管理
装置およびその方法によれば、画像印刷処理等、キャッ
シュメモリを用いる等の従来の方法では、目的を達成す
ることが難しかった画像印刷処理等において、有効にメ
モリアクセスの頻度を少なくすることができる。

【０１１１】また、本発明にかかるメモリアクセス管理
装置およびその方法によれば、未だ何らのデータも書き
込まれず、内容が変更されていないメモリ領域に対する
無駄なアクセスを不要にして、メモリに対するアクセス
の頻度・回数を大幅に減らすことができる。

【図面の簡単な説明】

【図１】本発明にかかる画像データ処理装置の構成を示
す図である。

【図２】図１に示したメモリコントローラ部の構成を示
す図である。

【図３】（Ａ）は、画像データの分割方法を例示する図
であり、（Ｂ）は、図１に示したＣＰＵ（処理プログラ
ム）がＲＡＭに書き込もうとする図形画像を例示する図
であり、（Ｃ）は、（Ｂ）に示した図形画像が書き込ま
れるブロックを示す図である。

【図４】図１に示した画像バッファに含まれるバッファ
ブロックの構成を例示する図である。

【図５】図２に示したコマンドプロセッサの処理（Ｓ１
０）を示すフローチャートである。

【図６】図２に示したデータ読出部の処理（Ｓ２０）を
示すフローチャートである。

【図７】図２に示したデータ書込部の処理（Ｓ３０）を
示すフローチャートである。

【図８】図１等に示した画像データ処理装置の応用例と
して示す画像コーデックの構成を示す図である。

【図９】図８に示した画像コーデックの応用例として示
すプリンタコントローラの構成を示す図である。

【符号の説明】

１・・・画像データ処理装置１２・・・メモリコントローラ１２０・・・コマンドプロセッサ１２２・・・データ読出部１２４・・・データ書込部１３０・・・コントロールベクタ１３２・・・パターンレジスタ１３４・・・内部レジスタ１４・・・ＲＡＭ１４０・・・画像バッファ１４２・・・ラスタライザ１００・・・ＣＰＵ１０２・・・バス１１０・・・処理プログラム２・・・画像コーデック１６・・・ＣＯＤＥＣ３・・・プリンタコントローラ３０・・・コンピュータ３２・・・エンジンコントローラ３４・・・プリンタエンジン４・・・プリンタコントロール部３００・・・ＩＥＥＥ１２８４インターフェース３０２・・・デコーダ３０４・・・ビデオインターフェース

───────────────────────────────────────────────────── フロントページの続き (72)発明者船渡川和男神奈川県大和市下鶴間1623番地14 日本アイ・ビー・エム株式会社大和事業所内 (72)発明者緒方正暢神奈川県大和市下鶴間1623番地14 日本アイ・ビー・エム株式会社大和事業所内Ｆターム(参考） 5B021 BB02 DD08 DD20 5B060 AA05 AA14 AC13 CB01

Claims

【特許請求の範囲】

【請求項１】データの読み出しおよび書き込みが可能な
メモリの記憶領域に設ける複数のブロックの指定を受
け、これらのブロックそれぞれに対するデータの書き込
みが既に行われたか否かを管理する書込管理手段と、前記複数のブロックに最初に書き込まれる初期データの
設定を受け、前記複数のブロックのいずれかに対する読
み出しアクセスが発生したときに、このブロックに対す
るデータの書き込みが既に行われたか否かに応じて、こ
のブロックに書き込まれたデータ、または、このブロッ
クに対して設定された前記初期データをアクセス元に返
す読出アクセス制御手段とを有するメモリアクセス制御
装置。
【請求項２】前記読出アクセス制御手段において、前記
初期データは、前記複数のブロックに対して共通に設定
される請求項１に記載のメモリアクセス装置。
【請求項３】前記読出アクセス制御手段は、前記複数の
ブロックのいずれかに対する読み出しアクセスが発生し
たときに、このブロックに対して既にデータが書き込ま
れている場合には、このブロックからデータを読み出し
てアクセス元に返し、これ以外の場合には、このブロッ
クに対して設定された前記初期データをアクセス元に返
す請求項１に記載のメモリアクセス制御装置。
【請求項４】データの読み出しおよび書き込みが可能な
メモリの記憶領域に設ける複数のブロックの指定を受
け、これらのブロックそれぞれに対するデータの書き込
みが既に行われたか否かを管理する書込管理手段と、前記複数のブロックに最初に書き込まれる初期データの
設定を受け、前記複数のブロックのいずれかに対する書
込アクセスが発生したときに、このブロックに対するデ
ータの書き込みが既に行われたか否かに応じて、設定さ
れた前記初期データおよび書込アクセスによりこのブロ
ックに書き込まれる書込データ、または、前記書込デー
タを、このブロックに対して書き込む書込アクセス制御
手段を有するメモリアクセス制御装置。
【請求項５】前記書込アクセス制御手段において、前記
初期データは、前記複数のブロックに対して共通に設定
される請求項４に記載のメモリアクセス装置。
【請求項６】前記書込アクセス制御手段は、前記複数の
ブロックのいずれかに対する書込アクセスが発生したと
きに、このブロックに対して既にデータが書き込まれて
いる場合には、このブロックに対して前記書込データを
書き込み、これ以外の場合には、このブロックを、前記
初期データを書き込んで、前記書込データを書き込んだ
状態にするデータを書き込む請求項４に記載のメモリア
クセス制御装置。
【請求項７】データの読み出しおよび書き込みが可能な
メモリの記憶領域に設ける複数のブロックの指定を受
け、これらのブロックそれぞれに対するデータの書き込
みが既に行われたか否かを管理し、前記複数のブロックに最初に書き込まれる初期データの
設定を受け、前記複数のブロックのいずれかに対する読み出しアクセ
スが発生したときに、このブロックに対するデータの書
き込みが既に行われたか否かに応じて、このブロックに
書き込まれたデータ、または、このブロックに対して設
定された前記初期データをアクセス元に返すメモリアク
セス制御方法。
【請求項８】データの読み出しおよび書き込みが可能な
メモリの記憶領域に設ける複数のブロックの指定を受
け、これらのブロックそれぞれに対するデータの書き込
みが既に行われたか否かを管理し、前記複数のブロックに最初に書き込まれる初期データの
設定を受け、前記複数のブロックに対する書込アクセスが発生したと
きに、このブロックに対するデータの書き込みが既に行
われたか否かに応じて、設定された前記初期データおよ
び書込アクセスによりこのブロックに書き込まれる書込
データ、または、前記書込データを、このブロックに対
して書き込むメモリアクセス制御方法。