JP2000315703A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000315703A JP2000315703A JP12557499A JP12557499A JP2000315703A JP 2000315703 A JP2000315703 A JP 2000315703A JP 12557499 A JP12557499 A JP 12557499A JP 12557499 A JP12557499 A JP 12557499A JP 2000315703 A JP2000315703 A JP 2000315703A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- conductive member
- metal film
- film wiring
- electrode pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】本発明は、電極パッド損傷の防止、インナーリ
ードと半導体チップの短絡不良防止、及びパッケージの
反り増加を防止した高信頼の半導体装置の提供を目的と
する。 【解決手段】電極パッドと電極パッドの少なくとも表面
の一部を露出するように形成された保護膜と保護膜上で
あって電極パッドと電気的に接続する金属膜配線とが表
面に設けられた半導体チップと、リードと、金属膜配線
とリードを電気的に接続する導通部材と、少なくとも半
導体素子周囲を封止するモールド樹脂と、によって半導
体装置を構成する。
ードと半導体チップの短絡不良防止、及びパッケージの
反り増加を防止した高信頼の半導体装置の提供を目的と
する。 【解決手段】電極パッドと電極パッドの少なくとも表面
の一部を露出するように形成された保護膜と保護膜上で
あって電極パッドと電気的に接続する金属膜配線とが表
面に設けられた半導体チップと、リードと、金属膜配線
とリードを電気的に接続する導通部材と、少なくとも半
導体素子周囲を封止するモールド樹脂と、によって半導
体装置を構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、樹脂封止された半
導体装置に関し、特に大規模集積回路を有する半導体チ
ップを搭載したパッケージに適用して有効な技術に関す
るものである。
導体装置に関し、特に大規模集積回路を有する半導体チ
ップを搭載したパッケージに適用して有効な技術に関す
るものである。
【０００２】
【従来の技術】ＬＯＣ（リード・オン・チップ）パッケ
ージの基本構造例を図９に示す。 LOCパッケージについ
ては、特開昭61−241959号においてその基本構造が開示
されている。半導体チップ１の回路形成面上に延引され
た複数のインナーリード５が半導体チップ１と絶縁フィ
ルム３を介して接着剤で固定され、このインナーリード
５と半導体チップ１がボンディングワイヤ４により電気
的に接続される。さらに、ピン数の低減、かつ安定した
電源電圧を供給するため、半導体チップ１の導通部材配
置方向と平行に共用インナーリード５ａが設けられ、多
点接続可能な電源用及び接地用（グランド）リードとし
て半導体チップ１とボンディングワイヤ４により電気的
に接続されている。半導体チップ１，インナーリード
５，共用インナーリード５ａ及びボンディングワイヤ４
の周囲は、モールド樹脂２で封止されており、インナー
リード５と共用インナーリード５ａとひと続きになった
アウターリード６がモールド樹脂２の外部に突出してい
る。
ージの基本構造例を図９に示す。 LOCパッケージについ
ては、特開昭61−241959号においてその基本構造が開示
されている。半導体チップ１の回路形成面上に延引され
た複数のインナーリード５が半導体チップ１と絶縁フィ
ルム３を介して接着剤で固定され、このインナーリード
５と半導体チップ１がボンディングワイヤ４により電気
的に接続される。さらに、ピン数の低減、かつ安定した
電源電圧を供給するため、半導体チップ１の導通部材配
置方向と平行に共用インナーリード５ａが設けられ、多
点接続可能な電源用及び接地用（グランド）リードとし
て半導体チップ１とボンディングワイヤ４により電気的
に接続されている。半導体チップ１，インナーリード
５，共用インナーリード５ａ及びボンディングワイヤ４
の周囲は、モールド樹脂２で封止されており、インナー
リード５と共用インナーリード５ａとひと続きになった
アウターリード６がモールド樹脂２の外部に突出してい
る。
【０００３】
【発明が解決しようとする課題】上記のＬＯＣパッケー
ジ構造において、現在広く使われている、ワイヤボンデ
ィングにより電気接続した半導体装置では、以下のよう
な課題がある。
ジ構造において、現在広く使われている、ワイヤボンデ
ィングにより電気接続した半導体装置では、以下のよう
な課題がある。
【０００４】（１）ボンディングワイヤのループ高さが
高いため、パッケージを薄くすることができない。
高いため、パッケージを薄くすることができない。
【０００５】（２）ボンディングワイヤの電気抵抗によ
り、信号伝送速度が遅くなるとともに電気的ノイズも大
きくなる。
り、信号伝送速度が遅くなるとともに電気的ノイズも大
きくなる。
【０００６】（３）ワイヤとインナーリードの接合性向
上のため、インナーリードのボンディング位置には、銀
等のメッキが施されている。銀メッキとモールド樹脂と
は接着性が悪いため、リフロー時や温度サイクル試験時
にモールド樹脂とインナーリード界面には容易にはく離
が発生する。その結果、インナーリードの変形量が増大
し、ボンディングワイヤが断線する。これは、インナー
リードに銅あるいは銅合金を用いた場合、より顕著にな
る。
上のため、インナーリードのボンディング位置には、銀
等のメッキが施されている。銀メッキとモールド樹脂と
は接着性が悪いため、リフロー時や温度サイクル試験時
にモールド樹脂とインナーリード界面には容易にはく離
が発生する。その結果、インナーリードの変形量が増大
し、ボンディングワイヤが断線する。これは、インナー
リードに銅あるいは銅合金を用いた場合、より顕著にな
る。
【０００７】これらの課題を解決するため、特開平5−1
36202号，特開平5−114685号，特開平5−136312 号で
は、ボンディングワイヤの代わりに、インナーリードと
半導体チップを電極パッド上に形成した突起電極で接続
する半導体装置が開示されている。
36202号，特開平5−114685号，特開平5−136312 号で
は、ボンディングワイヤの代わりに、インナーリードと
半導体チップを電極パッド上に形成した突起電極で接続
する半導体装置が開示されている。
【０００８】さらに、特開平5−114685号，特開平5−13
6312号では、半導体チップ上の電極パッドとインナーリ
ードとの接続回路の回路パターンの設計自由度向上等を
目的に、インナーリードと半導体チップの間に再配線部
を設けた半導体装置が開示されている。
6312号では、半導体チップ上の電極パッドとインナーリ
ードとの接続回路の回路パターンの設計自由度向上等を
目的に、インナーリードと半導体チップの間に再配線部
を設けた半導体装置が開示されている。
【０００９】しかし、これら突起電極を用いた半導体装
置においては、ウエハから個片に切断した半導体チップ
に対し、インナーリードと半導体チップの間の再配線部
及び突起電極を形成するため、以下のような課題があ
る。
置においては、ウエハから個片に切断した半導体チップ
に対し、インナーリードと半導体チップの間の再配線部
及び突起電極を形成するため、以下のような課題があ
る。
【００１０】（１）特開平5−136202 号等に開示されて
いる従来技術では、パッケージの組み立て工程におい
て、半導体チップの電極パッドと突起電極の接続、及び
電極パッドとインナーリードとの接続を別工程で行って
いる。そのため、製造工程数増加によりコストが増加す
る。
いる従来技術では、パッケージの組み立て工程におい
て、半導体チップの電極パッドと突起電極の接続、及び
電極パッドとインナーリードとの接続を別工程で行って
いる。そのため、製造工程数増加によりコストが増加す
る。
【００１１】（２）また、半導体チップの電極パッド上
に突起電極を形成しているため、インナーリードの変形
が突起電極を介して電極パッドに応力を発生させ、電極
パッドが損傷する。
に突起電極を形成しているため、インナーリードの変形
が突起電極を介して電極パッドに応力を発生させ、電極
パッドが損傷する。
【００１２】（３）また、半導体チップの電極パッド上
に突起電極を形成しているため、半導体チップの中央部
に電極パッドが形成されている場合、インナーリードが
長くなり、半導体チップのエッジにインナーリードが接
触し、短絡不良が発生する。
に突起電極を形成しているため、半導体チップの中央部
に電極パッドが形成されている場合、インナーリードが
長くなり、半導体チップのエッジにインナーリードが接
触し、短絡不良が発生する。
【００１３】（４）さらに、特開平5−136312 号等に開
示されている従来技術では、半導体チップ表面の任意の
場所に設ける突起電極と電極パッドを接続するための再
配線部が、テープ状部材を介して形成されている。この
ため、再配線部が厚くなっており、半導体チップ上下表
面の構成が大きく異なるようになり、パッケージの反り
が増加する。
示されている従来技術では、半導体チップ表面の任意の
場所に設ける突起電極と電極パッドを接続するための再
配線部が、テープ状部材を介して形成されている。この
ため、再配線部が厚くなっており、半導体チップ上下表
面の構成が大きく異なるようになり、パッケージの反り
が増加する。
【００１４】本発明は、上記した課題を解決するために
なされたものであり、電極パッド損傷の防止、インナー
リードと半導体チップの短絡不良防止、及びパッケージ
の反り増加を防止した高信頼の半導体装置の提供を目的
とする。
なされたものであり、電極パッド損傷の防止、インナー
リードと半導体チップの短絡不良防止、及びパッケージ
の反り増加を防止した高信頼の半導体装置の提供を目的
とする。
【００１５】
【課題を解決するための手段】本発明では上記課題を解
決するため、以下に示す手段を採用する。
決するため、以下に示す手段を採用する。
【００１６】電極パッドと電極パッドの少なくとも表面
の一部を露出するように形成された保護膜と保護膜上で
あって電極パッドと電気的に接続する金属膜配線とが表
面に設けられた半導体チップと、リードと、金属膜配線
とリードを電気的に接続する導通部材と、少なくとも金
属膜配線を覆い金属膜配線と導通部材の接続部を開口す
るように形成された保護膜と、少なくとも半導体素子周
囲を封止するモールド樹脂と、によって半導体装置を構
成する。
の一部を露出するように形成された保護膜と保護膜上で
あって電極パッドと電気的に接続する金属膜配線とが表
面に設けられた半導体チップと、リードと、金属膜配線
とリードを電気的に接続する導通部材と、少なくとも金
属膜配線を覆い金属膜配線と導通部材の接続部を開口す
るように形成された保護膜と、少なくとも半導体素子周
囲を封止するモールド樹脂と、によって半導体装置を構
成する。
【００１７】上記構成によって、電極パッドが半導体素
子の中央部に設けられていても、金属膜配線によって半
導体素子表面の端部等任意の場所でインナーリードを接
続する導通部材を形成することができる。
子の中央部に設けられていても、金属膜配線によって半
導体素子表面の端部等任意の場所でインナーリードを接
続する導通部材を形成することができる。
【００１８】また、望ましくは、導通部材と半導体チッ
プの間には金属膜配線と保護膜が介在するようにする、
もしくは導通部材を電極パッドの直上を除く部分に形成
する。このような構成にすることよってインナーリード
の変形が直接電極パッドに伝わらなくなり、電極パッド
に発生する応力を低減することができる。
プの間には金属膜配線と保護膜が介在するようにする、
もしくは導通部材を電極パッドの直上を除く部分に形成
する。このような構成にすることよってインナーリード
の変形が直接電極パッドに伝わらなくなり、電極パッド
に発生する応力を低減することができる。
【００１９】また、望ましくは、リードを銅あるいは銅
合金で形成する。これによって、半導体装置の熱抵抗の
低減を図ることができるとともに、モールド樹脂から突
出したリードと半導体装置を実装するプリント基板との
接合部に発生する熱ひずみを低減することができる。
合金で形成する。これによって、半導体装置の熱抵抗の
低減を図ることができるとともに、モールド樹脂から突
出したリードと半導体装置を実装するプリント基板との
接合部に発生する熱ひずみを低減することができる。
【００２０】また、望ましくは、半導体チップ表面の金
属膜配線と導通部材をウエハ状態で形成する。さらに、
導通部材を金属膜配線上に形成した突起状物とする。金
属膜配線を個片に切断する前のウエハ状態で形成するこ
とによって、金属膜配線自体の厚さをおよそ２０μm 以
下にすることができる。これによって半導体素子上下表
面の構成を実質的に同等にすることができる。また、金
属膜配線上に設ける導通部材もウエハ状態で形成するこ
とにより、製造工程数の削減が可能となる。さらに、導
通部材を突起状物にすることによって、半導体素子表面
とリードとの間に隙間を形成でき、モールド樹脂が介在
可能となるため、インナーリードと半導体素子の短絡不
良を防止することができる。
属膜配線と導通部材をウエハ状態で形成する。さらに、
導通部材を金属膜配線上に形成した突起状物とする。金
属膜配線を個片に切断する前のウエハ状態で形成するこ
とによって、金属膜配線自体の厚さをおよそ２０μm 以
下にすることができる。これによって半導体素子上下表
面の構成を実質的に同等にすることができる。また、金
属膜配線上に設ける導通部材もウエハ状態で形成するこ
とにより、製造工程数の削減が可能となる。さらに、導
通部材を突起状物にすることによって、半導体素子表面
とリードとの間に隙間を形成でき、モールド樹脂が介在
可能となるため、インナーリードと半導体素子の短絡不
良を防止することができる。
【００２１】
【発明の実施の形態】以下、この発明の実施例を添付図
面に基づいて説明する。なお、各図において、従来のも
のと同一もしくは相当する部分は同一符号で示す。図１
はこの発明の第１の実施例による半導体装置の破断斜視
図、図２は図１のＡ−Ａ線方向の断面図である。
面に基づいて説明する。なお、各図において、従来のも
のと同一もしくは相当する部分は同一符号で示す。図１
はこの発明の第１の実施例による半導体装置の破断斜視
図、図２は図１のＡ−Ａ線方向の断面図である。
【００２２】半導体チップ１上には、半導体チップ１の
中央一列に複数の電極パッド７が形成されており、電極
パッド７の表面が露出されるように、半導体チップ１の
表面は酸化等を防止する保護膜であるパッシベーション
膜８が形成されている。これらの電極パッド７の上に
は、電極パッド７と電気的に接続する金属膜配線９が形
成されている。そして、金属膜配線９の上には、金属膜
配線９とインナーリード５を電気的に接続するための導
通部材１０が形成されている。半導体チップ１と各導通
部材１０の間に、金属膜配線９とパッシベーション膜８
が介在するようにする、もしくは、各導通部材１０を電
極パッド７の直上を除く部分に形成する。金属膜配線９
とインナーリード５及び共用インナーリード５ａが接触
することにより発生する短絡を防止するために、金属膜
配線９を覆うようにソルダーレジスト膜１２が形成され
ているが、なくても差し支えない。
中央一列に複数の電極パッド７が形成されており、電極
パッド７の表面が露出されるように、半導体チップ１の
表面は酸化等を防止する保護膜であるパッシベーション
膜８が形成されている。これらの電極パッド７の上に
は、電極パッド７と電気的に接続する金属膜配線９が形
成されている。そして、金属膜配線９の上には、金属膜
配線９とインナーリード５を電気的に接続するための導
通部材１０が形成されている。半導体チップ１と各導通
部材１０の間に、金属膜配線９とパッシベーション膜８
が介在するようにする、もしくは、各導通部材１０を電
極パッド７の直上を除く部分に形成する。金属膜配線９
とインナーリード５及び共用インナーリード５ａが接触
することにより発生する短絡を防止するために、金属膜
配線９を覆うようにソルダーレジスト膜１２が形成され
ているが、なくても差し支えない。
【００２３】導通部材１０の配置方向と平行に共用イン
ナーリード５ａが設けられ、電源用及び接地用（グラン
ド）リードとして半導体チップ１と導通部材１０により
電気的に接続されている。半導体チップ１，パッシベー
ション膜８，金属膜配線９，インナーリード５，共用イ
ンナーリード５ａ、及び導通部材１０の周囲は、モール
ド樹脂２で封止されており、インナーリード５と共用イ
ンナーリード５ａとひと続きになったアウターリード６
がモールド樹脂２の外部に突出している。
ナーリード５ａが設けられ、電源用及び接地用（グラン
ド）リードとして半導体チップ１と導通部材１０により
電気的に接続されている。半導体チップ１，パッシベー
ション膜８，金属膜配線９，インナーリード５，共用イ
ンナーリード５ａ、及び導通部材１０の周囲は、モール
ド樹脂２で封止されており、インナーリード５と共用イ
ンナーリード５ａとひと続きになったアウターリード６
がモールド樹脂２の外部に突出している。
【００２４】インナーリード５，共用インナーリード５
ａ，アウターリード６は、例えば、銅あるいは銅合金で
形成する。また、導通部材１０は、高融点はんだ、例え
ば、錫銀系はんだ，錫鉛系はんだ，錫銀系はんだにビス
マスやインジウムを１〜５％程度溶かしたもので形成す
る。
ａ，アウターリード６は、例えば、銅あるいは銅合金で
形成する。また、導通部材１０は、高融点はんだ、例え
ば、錫銀系はんだ，錫鉛系はんだ，錫銀系はんだにビス
マスやインジウムを１〜５％程度溶かしたもので形成す
る。
【００２５】図３はこの発明の第１の実施例による半導
体装置の製造方法を示す図である。ウエハの回路形成面
上に、電極パッド７及び電極パッド７の表面が露出され
るようにパッシベーション膜８を形成する。それらの上
に、望ましくは、ウエハ状態で、金属膜配線９と突起状
の導通部材１０を形成するが、ウエハから半導体チップ
の個片を切断した後にそれぞれ金属膜配線９，導通部材
１０を形成してもよい（図示せず）。なお、導通部材１
０は電極パッド７の直上を除く金属膜配線９上に形成す
ることが望ましい。次に、ウエハを切断し、複数の半導
体チップの個片を形成する。各半導体チップに対して、
インナーリード５及び共用インナーリード５ａを導通部
材１０上に押し付け、加熱することにより、全ての導通
部材１０をインナーリード５及び共用インナーリード５
ａに一括接続する。最後に、モールド樹脂２で封止し、
モールド樹脂２の外部に突出しているアウターリード６
の形状を加工して、半導体装置が完成する。
体装置の製造方法を示す図である。ウエハの回路形成面
上に、電極パッド７及び電極パッド７の表面が露出され
るようにパッシベーション膜８を形成する。それらの上
に、望ましくは、ウエハ状態で、金属膜配線９と突起状
の導通部材１０を形成するが、ウエハから半導体チップ
の個片を切断した後にそれぞれ金属膜配線９，導通部材
１０を形成してもよい（図示せず）。なお、導通部材１
０は電極パッド７の直上を除く金属膜配線９上に形成す
ることが望ましい。次に、ウエハを切断し、複数の半導
体チップの個片を形成する。各半導体チップに対して、
インナーリード５及び共用インナーリード５ａを導通部
材１０上に押し付け、加熱することにより、全ての導通
部材１０をインナーリード５及び共用インナーリード５
ａに一括接続する。最後に、モールド樹脂２で封止し、
モールド樹脂２の外部に突出しているアウターリード６
の形状を加工して、半導体装置が完成する。
【００２６】この第１の実施例に示した構成及び製造方
法を用いることにより、以下の効果を得ることができ
る。
法を用いることにより、以下の効果を得ることができ
る。
【００２７】（１）電極パッドが半導体素子の中央部に
設けられていても、金属膜配線によって半導体チップ表
面の端部等任意の場所でインナーリードを接続する導通
部材を形成することができるので、電極パッドの損傷防
止、インナーリードと半導体チップの短絡不良を防止す
ることができる。
設けられていても、金属膜配線によって半導体チップ表
面の端部等任意の場所でインナーリードを接続する導通
部材を形成することができるので、電極パッドの損傷防
止、インナーリードと半導体チップの短絡不良を防止す
ることができる。
【００２８】（２）導通部材と半導体チップの間に金属
膜配線とパッシベーション膜が介在するようにする、も
しくは導通部材を電極パッドの直上を除く部分に形成す
ることよってインナーリードの変形が直接電極パッドに
伝わらなくなり、電極パッド損傷を防止することができ
る。
膜配線とパッシベーション膜が介在するようにする、も
しくは導通部材を電極パッドの直上を除く部分に形成す
ることよってインナーリードの変形が直接電極パッドに
伝わらなくなり、電極パッド損傷を防止することができ
る。
【００２９】（３）リードを銅あるいは銅合金で形成す
ることよって、半導体装置の熱抵抗の低減を図ることが
できるとともに、モールド樹脂から突出したリードと半
導体装置を実装するプリント基板との接合部に発生する
熱ひずみを低減することができる。
ることよって、半導体装置の熱抵抗の低減を図ることが
できるとともに、モールド樹脂から突出したリードと半
導体装置を実装するプリント基板との接合部に発生する
熱ひずみを低減することができる。
【００３０】（４）半導体チップ表面の金属膜配線と導
通部材をウエハ状態で形成する。さらに、導通部材を金
属膜配線上に形成した突起状物とする。金属膜配線を個
片に切断する前のウエハ状態で形成することによって、
金属膜配線自体の厚さをおよそ２０μm 以下にすること
ができる。これによって半導体素子上下表面の構成を実
質的に同等にすることができる。また、金属膜配線上に
設ける導通部材もウエハ状態で形成することにより、製
造工程数の削減が可能となる。さらに、導通部材を突起
状物にすることによって、半導体素子表面とリードとの
間に隙間を形成でき、モールド樹脂が介在可能となるた
め、インナーリードと半導体素子の短絡不良を防止する
ことができる。
通部材をウエハ状態で形成する。さらに、導通部材を金
属膜配線上に形成した突起状物とする。金属膜配線を個
片に切断する前のウエハ状態で形成することによって、
金属膜配線自体の厚さをおよそ２０μm 以下にすること
ができる。これによって半導体素子上下表面の構成を実
質的に同等にすることができる。また、金属膜配線上に
設ける導通部材もウエハ状態で形成することにより、製
造工程数の削減が可能となる。さらに、導通部材を突起
状物にすることによって、半導体素子表面とリードとの
間に隙間を形成でき、モールド樹脂が介在可能となるた
め、インナーリードと半導体素子の短絡不良を防止する
ことができる。
【００３１】図４はこの発明の第１の実施例の第１の他
様態である半導体装置の破断斜視図、図５は図４のＢ−
Ｂ線方向の断面図を示す。第１の実施例においては、イ
ンナーリード５及び共用インナーリード５ａと金属膜配
線９を導通部材１０を介して電気的，機械的接続を行っ
ているが、本第１の他様態においては、導通部材１０の
代わりに異方性導電性部材１１を用いる。その他の部分
は、第１の実施例と同じであり、第１の実施例と同様の
効果が得られる。
様態である半導体装置の破断斜視図、図５は図４のＢ−
Ｂ線方向の断面図を示す。第１の実施例においては、イ
ンナーリード５及び共用インナーリード５ａと金属膜配
線９を導通部材１０を介して電気的，機械的接続を行っ
ているが、本第１の他様態においては、導通部材１０の
代わりに異方性導電性部材１１を用いる。その他の部分
は、第１の実施例と同じであり、第１の実施例と同様の
効果が得られる。
【００３２】図６はこの発明の第１の実施例の第２の他
様態である半導体装置であり、図１のＡ−Ａ線方向の断
面図を示す。インナーリード５の非導通部材接触面と半
導体チップ１の導通部材接触面との間の隙間を大きくす
ることにより、インナーリード５及び共用インナーリー
ド５ａとひと続きになったアウターリード６と半導体装
置を実装するプリント基板との高さを高くすることがで
き、アウターリード６の変形が半導体装置と半導体装置
を実装するプリント基板との接合部に伝わりにくくな
り、接合部に発生する熱ひずみをさらに低減することが
できる。
様態である半導体装置であり、図１のＡ−Ａ線方向の断
面図を示す。インナーリード５の非導通部材接触面と半
導体チップ１の導通部材接触面との間の隙間を大きくす
ることにより、インナーリード５及び共用インナーリー
ド５ａとひと続きになったアウターリード６と半導体装
置を実装するプリント基板との高さを高くすることがで
き、アウターリード６の変形が半導体装置と半導体装置
を実装するプリント基板との接合部に伝わりにくくな
り、接合部に発生する熱ひずみをさらに低減することが
できる。
【００３３】図７はこの発明の第１の実施例の第３の他
様態である半導体装置の破断斜視図、図８は図７のＣ−
Ｃ線方向の断面図を示す。インナーリード５及び共用イ
ンナーリード５ａの非導通部材接触面をモールド樹脂２
の表面から露出した構造にする。その他の部分は、第１
の実施例と同じであり、さらに半導体装置の薄型化が図
れる。
様態である半導体装置の破断斜視図、図８は図７のＣ−
Ｃ線方向の断面図を示す。インナーリード５及び共用イ
ンナーリード５ａの非導通部材接触面をモールド樹脂２
の表面から露出した構造にする。その他の部分は、第１
の実施例と同じであり、さらに半導体装置の薄型化が図
れる。
【００３４】
【発明の効果】以上説明したように、この発明に係る半
導体装置では、電極パッドと電極パッドの少なくとも表
面の一部を露出するように形成された保護膜と保護膜上
であって電極パッドと電気的に接続する金属膜配線とが
表面に設けられた半導体チップと、リードと、金属膜配
線とリードを電気的に接続する導通部材と、少なくとも
金属膜配線を覆い金属膜配線と導通部材の接続部を開口
するように形成された保護膜と、少なくとも半導体素子
周囲を封止するモールド樹脂と、によって半導体装置を
構成する構造にした。その結果、電極パッド損傷の防
止、インナーリードと半導体チップの短絡不良防止、及
びパッケージの反り増加を防止した高信頼の半導体装置
を提供することができる。
導体装置では、電極パッドと電極パッドの少なくとも表
面の一部を露出するように形成された保護膜と保護膜上
であって電極パッドと電気的に接続する金属膜配線とが
表面に設けられた半導体チップと、リードと、金属膜配
線とリードを電気的に接続する導通部材と、少なくとも
金属膜配線を覆い金属膜配線と導通部材の接続部を開口
するように形成された保護膜と、少なくとも半導体素子
周囲を封止するモールド樹脂と、によって半導体装置を
構成する構造にした。その結果、電極パッド損傷の防
止、インナーリードと半導体チップの短絡不良防止、及
びパッケージの反り増加を防止した高信頼の半導体装置
を提供することができる。
【図１】本発明の第１の実施例による半導体装置の破断
斜視図。
斜視図。
【図２】図１のＡ−Ａ線方向の断面図。
【図３】本発明の第１の実施例による半導体装置の製造
方法を示す図。
方法を示す図。
【図４】本発明の第１の実施例の第１の他様態による半
導体装置の破断斜視図。
導体装置の破断斜視図。
【図５】図４のＢ−Ｂ線方向の断面図。
【図６】本発明の第１の実施例の第２の他様態による半
導体装置であり、図１のＡ−Ａ線方向の断面図。
導体装置であり、図１のＡ−Ａ線方向の断面図。
【図７】本発明の第１の実施例の第３の他様態による半
導体装置の破断斜視図。
導体装置の破断斜視図。
【図８】図７のＣ−Ｃ線方向の断面図。
【図９】従来の半導体装置を示す破断斜視図。
１…半導体チップ、２…モールド樹脂、５…インナーリ
ード、５ａ…共用インナーリード、６…アウターリー
ド、７…電極パッド、８…パッシベーション膜、９…金
属膜配線、１０…導通部材、１１…異方性導電性部材、
１２…ソルダーレジスト膜。
ード、５ａ…共用インナーリード、６…アウターリー
ド、７…電極パッド、８…パッシベーション膜、９…金
属膜配線、１０…導通部材、１１…異方性導電性部材、
１２…ソルダーレジスト膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 寺崎 健 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 Ｆターム(参考） 5F044 KK00 LL01 LL09 QQ00 QQ02 RR16
Claims (6)
- 【請求項１】電極パッドと電極パッドの少なくとも表面
の一部を露出するように形成された保護膜と保護膜上で
あって電極パッドと電気的に接続する金属膜配線とが表
面に設けられた半導体チップと、リードと、金属膜配線
とリードを電気的に接続する導通部材と、少なくとも金
属膜配線を覆い金属膜配線と導通部材の接続部を開口す
るように形成された保護膜と、少なくとも半導体素子周
囲を封止するモールド樹脂と、を備えたことを特徴とす
る半導体装置。 - 【請求項２】請求項１に記載した半導体装置において、
導通部材と半導体チップの間には金属膜配線と保護膜が
介在することを特徴とする半導体装置。 - 【請求項３】請求項１に記載した半導体装置において、
リードを銅あるいは銅合金で形成したことを特徴とする
半導体装置。 - 【請求項４】請求項１に記載した半導体装置において、
金属膜配線及び導通部材をウエハ状態で形成したことを
特徴とする半導体装置。 - 【請求項５】請求項４に記載した半導体装置において、
導通部材は金属膜配線上に形成した突起状物からなるこ
とを特徴とする半導体装置。 - 【請求項６】請求項１に記載した半導体装置において、
導通部材とインナーリードの接続を異方性を有する導電
性部材を介して行ったことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12557499A JP2000315703A (ja) | 1999-05-06 | 1999-05-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12557499A JP2000315703A (ja) | 1999-05-06 | 1999-05-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000315703A true JP2000315703A (ja) | 2000-11-14 |
Family
ID=14913561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12557499A Pending JP2000315703A (ja) | 1999-05-06 | 1999-05-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000315703A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114885495A (zh) * | 2022-04-28 | 2022-08-09 | 西安微电子技术研究所 | 一种转接印制板焊接结构及焊接工艺 |
-
1999
- 1999-05-06 JP JP12557499A patent/JP2000315703A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114885495A (zh) * | 2022-04-28 | 2022-08-09 | 西安微电子技术研究所 | 一种转接印制板焊接结构及焊接工艺 |
| CN114885495B (zh) * | 2022-04-28 | 2023-06-06 | 西安微电子技术研究所 | 一种转接印制板焊接结构及焊接工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100342589B1 (ko) | 반도체 전력 모듈 및 그 제조 방법 | |
| JP2816239B2 (ja) | 樹脂封止型半導体装置 | |
| JP2734463B2 (ja) | 半導体装置 | |
| JP3608205B2 (ja) | 半導体装置及びその製造方法並びに回路基板 | |
| JPH09260552A (ja) | 半導体チップの実装構造 | |
| TW200824060A (en) | Semiconductor package and fabrication method thereof | |
| JPH1050883A (ja) | 半導体装置およびその製造方法 | |
| JP2000150760A (ja) | ターミナルランドフレームおよびその製造方法 | |
| US5704593A (en) | Film carrier tape for semiconductor package and semiconductor device employing the same | |
| JP2002124548A (ja) | テープキャリア及びそれを用いた半導体装置 | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| CN101866889A (zh) | 无基板芯片封装及其制造方法 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP2956659B2 (ja) | 半導体装置およびそのリードフレーム | |
| JP2000315703A (ja) | 半導体装置 | |
| JP7382167B2 (ja) | 電子装置、および電子装置の製造方法 | |
| JPH0817870A (ja) | 半導体装置 | |
| JPH0740576B2 (ja) | フィルムキャリヤ半導体装置の電気試験方法 | |
| JP3968321B2 (ja) | 半導体装置およびその製造方法 | |
| JP3314574B2 (ja) | 半導体装置の製造方法 | |
| JP2756791B2 (ja) | 樹脂封止型半導体装置 | |
| JPH09199631A (ja) | 半導体装置の構造と製造方法 | |
| JP2006032871A (ja) | 半導体装置 | |
| JP2986661B2 (ja) | 半導体装置の製造方法 | |
| JP3270883B2 (ja) | 半導体装置 |