JP2000295844A - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP2000295844A JP2000295844A JP11102254A JP10225499A JP2000295844A JP 2000295844 A JP2000295844 A JP 2000295844A JP 11102254 A JP11102254 A JP 11102254A JP 10225499 A JP10225499 A JP 10225499A JP 2000295844 A JP2000295844 A JP 2000295844A
- Authority
- JP
- Japan
- Prior art keywords
- switching means
- switching
- transformer
- switching element
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
電源装置を提供することを目的とする。 【解決手段】 この課題を解決するために本発明のスイ
ッチング電源装置は、少なくともオンオフを繰り返す第
1のスイッチング手段と、前記第1のスイッチング手段
と交互にオンオフを繰り返す第2のスイッチング手段の
直列回路を入力電圧に接続し、前記第2のスイッチング
手段に並列にトランス28の1次巻線28aと第1のコ
ンデンサ27の直列回路を接続し、前記トランス28の
2次巻線28bに第2のコンデンサ29と第2のスイッ
チング手段と同期してオンオフを繰り返す第3のスイッ
チング手段の直列回路を接続し、前記第3のスイッチン
グ手段の両端に整流ダイオード31及びインダクタンス
素子32と平滑コンデンサ33の直列回路を接続し、前
記平滑コンデンサ33の両端の電圧を出力に供給する構
成を有している。
Description
子機器に直流安定化電圧を供給するスイッチング電源装
置に関するものである。
の低価格化・小型化・高性能化・省エネルギー化に伴
い、より小型で出力の安定性が高く高効率なものが強く
求められている。
て図9及び図10を参考にして説明する。図9は従来の
スイッチング電源装置で、ハーフブリッジコンバータを
改良した(ハーフブリッジ部分共振コンバータ)回路構
成図である。図9において、1は入力直流電源であり、
その電圧をVINとする。2a,2bは入力端子であ
り、前記入力直流電源1が接続される。3は第1のスイ
ッチング素子であり、4は第1のダイオードであり、前
記第1のスイッチング素子3と前記第1のダイオード4
で第1のスイッチング手段を構成する。5は第2のスイ
ッチング素子であり、6は第2のダイオードであり、前
記第2のスイッチング素子5と前記第2のダイオード6
で第2のスイッチング手段を構成する。
スイッチング手段は直列接続され前記入力端子2a,2
bに接続される。7は第1のコンデンサであり、直流電
圧VC1を保持する。8はトランスで1次巻線8aと1
つ以上の2次巻線8bを有し、前記1次巻線8aと前記
2次巻線8bの巻数比はn:1とし、1次巻線8aは前
記コンデンサ7を介して前記第2のスイッチング手段の
両端に接続される。9は第2のコンデンサであり、直流
電圧VC2を保持する。10は整流ダイオードであり、
アノードを前記トランス8の2次巻線8bの一端に接続
しカソードを前記第2のコンデンサ9を介して前記トラ
ンス8の2次巻線8bの他端に接続される。12はイン
ダクタンス素子であり、13は平滑コンデンサである。
前記インダクタンス素子12と前記平滑コンデンサ13
は直列接続され、前記整流ダイオード10の両端に接続
される。14a,14bは出力端子であり、15は負荷
である。11は制御回路であり前記出力端子14a,1
4b間の電圧を検出し出力電圧が一定になるように前記
第1のスイッチング素子3と前記第2のスイッチング素
子5のオンオフ比を変える制御信号を発生する。
装置について、以下にその動作を図10の各部動作波形
を参照しながら説明する。
1のスイッチング素子3の駆動パルス波形vG1を示し
ており、(b)は制御回路11の第2のスイッチング素
子5の駆動パルス波形vG2を示しており、(c)はト
ランス8の1次巻線電流波形iPを示しており、(d)
は第1のスイッチング手段に印加される電圧波形vDを
示しており、(e)は整流ダイオード10を流れる電波
波形iSを示しており、(f)は整流ダイオード10に
印加される電圧波形vSを示しており、(g)はインダ
クタンス素子12を流れる電流波形iLを示している。
4を図中に記している。時刻t1で制御回路11のオン
信号により第1のスイッチング素子3がオンし同時に第
2のスイッチング素子5がオフすると、トランス8の1
次巻線8aに電圧VIN−VC1が印加される。この時
トランス8の2次巻線8bに電圧[VIN/VC1]/n
が発生し整流ダイオード10をターンオフする。インダ
クタンス素子12には、電圧(VIN−VC1)/n+
VC2−VOが印加され、インダクタンス素子12を流
れる電流は直線状に増加する。トランス8の1次巻線8
aの電流iPはトランス8の励磁電流と2次巻線8bを
流れる電流の1次側換算電流の和となるために直線状に
増加し、トランス8およびインダクタンス素子12に励
磁エネルギーが蓄積される。
のスイッチング素子3がオフすると、第1のスイッチン
グ素子3を流れていた電流は第2のダイオード6をター
ンオンさせる。同時に制御回路11のオン信号で第2の
スイッチング素子5はオンするが、オン電流が第2のダ
イオード6を流れても第2のスイッチング素子5を流れ
ても動作に変化はない。第2のダイオード6または第2
のスイッチング素子5がオンするとトランス8の1次巻
線8aに第1のコンデンサ7に保持されている直流電圧
VC1が印加され、同時にトランス8の2次巻線8bに
電圧VC1/nが発生し、整流ダイオード10を順バイ
アスし、整流ダイオード10をオンとする。この電流i
Sは、トランス8の漏れインダクタンスの影響でゼロか
ら増加し、2次巻線8bの電流は次第に減少する。1次
巻線8aの電流はトランス8の励磁電流の現象と2次巻
線8bの電流現象にともない、正の値から次第に減少し
負の電流となる。整流ダイオード10はオンであるため
に、インダクタンス素子12には逆向きに出力電圧VO
が印加される。第2のスイッチング素子5に負電流が流
れているときに制御回路11のオフ信号により第2のス
イッチング素子5がターンオフすると、トランス8の漏
れインダクタンスの働きで負の電流は連続となるため
に、第1のダイオード4をオンとする。同時に制御回路
11のオン信号により第1のスイッチング素子3がオン
となるが第1のスイッチング手段を流れる電流が第1の
スイッチング素子3を流れても第1のダイオード4を流
れても動作に変化は生じない。第1のスイッチング素子
3がオンし同時に第2のスイッチング素子5がオフする
と、トランス8の1次巻線8aに電圧VIN−VC1が
印加される。トランス8の2次巻線8bには整流ダイオ
ード10をオンとする電流が流れているが、急激に減少
してゼロとなりオフとなる。1次巻線8aの電流は、2
次巻線8bの電流の減少に伴い増加する。整流ダイオー
ド10がオフすると、インダクタンス素子12に電圧
(VIN−VC1)/n+VC2−VOが印加され、ト
ランス8とインダクタンス素子12に励磁エネルギーが
蓄積される。この動作を繰り返す。
N、オフ期間をTOFFとすると、トランス8のリセッ
ト条件により、 (VIN−VC1)×TON=VC1×TOFF が成り立ちインダクタンス素子12のリセット条件か
ら、t3〜t4(t0〜t1)の期間は短いので無視す
ると、 {(VIN−VC1)/n+VC2−VO}×TON=
VO×TOFF となる。電圧VC1とVC2の関係は VC1/n=VC2 であるから出力電圧VOを求めると VC1=δ×VIN VC2=δ×VIN/n VO=δ×VIN/n となり、第1のスイッチング素子3および第2のスイッ
チング素子5のオンオフ比により出力電圧VOが制御で
きる。t3〜t4(t0〜t1)を考慮すると、出力電
圧が低くなるがその分δを大きくする事で所定の電圧を
得ることができる。
第2のスイッチング素子5のターンオン直前にスイッチ
ング素子の寄生容量及びトランス8の分布容量を放電し
てからターンオンするために、スパイク状の短絡電流の
発生を低減でき、効率の改善、ノイズの発生を抑えるこ
とが可能である。また、トランス8の漏れインダクタン
スに起因する第1のスイッチング素子3および第2のス
イッチング素子5のターンオフ時のスパイク電圧が第1
のダイオード4および第2のダイオード6がターンオン
することにより効果的に第1のコンデンサ7および入力
直流電源1に吸収され、スパイク電圧の発生はない。
直前の第1および第2のスイッチング手段の寄生容量と
トランス8の分布容量の放電はトランス8の漏れインダ
クタンスによるとしたが、トランス8の1次巻線8aま
たは2次巻線8bに直列にインダクタンス素子を直列に
接続し、放電エネルギーを大きくすることもできるのは
言うまでもない。また、トランス8のインダクタンス値
を小さくして、トランス8を逆励磁させることにより第
1および第2のスイッチング手段の寄生容量とトランス
8の分布容量の放電の補助をさせることもできる。ま
た、スイッチング手段に印加される電圧は入力電圧VI
Nで、トランス8が直流励磁されないという特徴があ
る。
の構成では、整流ダイオード10に流れる電流が正弦波
状となりダイオードの順方向電圧降下による損失が大き
いという問題点を有していた。
で、整流ダイオードの順方向電圧降下による損失を抑
え、さらなる効率の向上を実現できるハーフブリッジ部
分共振コンバータ型のスイッチング電源装置を提供する
ことを目的とする。
に本発明のスイッチング電源装置は、少なくともオンオ
フを繰り返す第1のスイッチング手法と、この第1のス
イッチング手段と交互にオンオフを繰り返す第2のスイ
ッチング手段の直列回路を入力電圧に接続し、前記第2
のスイッチング手段に並列にトランスの1次巻線と第1
のコンデンサの直列回路を接続し、前記トランスの2次
巻線に第2のコンデンサと第2のスイッチング手段と同
期してオンオフを繰り返す第3のスイッチング手段の直
列回路を接続し、前記第3のスイッチング手段の両端に
整流ダイオード及びインダクタンス素子と平滑コンデン
サの直列回路を並列に接続し、前記平滑コンデンサの両
端の電圧を出力に供給する構成を有している。
の期間はそれに並列に接続されたスイッチング素子に電
流が流れるため、整流ダイオードの順方向電圧降下によ
る損失が減少し、効率が向上するという効果がある。ま
た、従来のハーフブリッジ部分共振コンバータと同様、
第1および第2のスイッチング手段のターンオン時のス
パイク電流の発生、第1および第2のスイッチング手段
のターンオフ時のスパイク電圧の発生がなく、またトラ
ンスの漏れインダクタンスと第1または第2のコンデン
サと共振させて2次側の整流ダイオードのゼロ電流スイ
ッチングを達成できる。
は、少なくともオンオフを繰り返す第1のスイッチング
手段と、この第1のスイッチング手段と交互にオンオフ
を繰り返す第2のスイッチング手段の直列回路を入力直
流電源に接続し、前記第2のスイッチング手段に並列に
トランスの1次巻線と第1のコンデンサの直列回路を接
続し、前記トランスの2次巻線に第2のコンデンサと第
2のスイッチング手段と同期してオンオフを繰り返す第
3のスイッチング手段の直列回路を接続し、前記第3の
スイッチング手段の両端に整流ダイオード及びインダク
タンス素子と平滑コンデンサの直列回路を並列に接続
し、前記平滑コンデンサの両端の電圧を出力に供給する
構成であり、整流ダイオードの順方向電圧降下による損
失が減少し効率が向上する。
ング手段の両端または第2のスイッチング手段の両端ま
たはその両方にコンデンサを接続し、前記第1のスイッ
チング手段と第2のスイッチング手段の両方ともオフと
なる期間を持ち、交互にオンオフを繰り返すようにした
構成であり、第1と第2のスイッチング手段のスイッチ
ング損失の発生が抑えられることになる。
オフを繰り返す第1のスイッチング手段と、この第1の
スイッチング手段と交互にオンオフを繰り返す第2のス
イッチング手段の直列回路を入力電流電源に接続し、前
記第2のスイッチング手段に並列にトランスの1次巻線
と第1のコンデンサの直列回路を接続し、前記トランス
の2次巻線に第2のコンデンサと第2のスイッチング手
段と同期してオンオフを繰り返す第3のスイッチング手
段の直列回路を接続し、前記第3のスイッチング手段の
両端に整流ダイオード及びインダクタンス素子と平滑コ
ンデンサの直列回路を並列に接続し、前記平滑コンデン
サの両端の電圧を出力に供給し、前記トランスの1次巻
線と2次巻線を介して結合される前記第1及び第2のコ
ンデンサ、前記整流ダイオード、前記第2のスイッチン
グ手段からなるループにおいて、前記第1のコンデンサ
または前記第2のコンデンサまたはそれらの組合せと前
記トランスの漏れインダクタンスまたは外付けのインダ
クタンスとで共振し、前記トランスの2次巻線電流を共
振電流とした構成であり、高効率、低ノイズで高周波化
が可能なものとなる。
ング手段の両端または第2のスイッチング手段の両端ま
たはその両方にコンデンサを接続し、前記第1のスイッ
チング手段と第2のスイッチング手段の両方ともオフに
なる期間を保ち、交互にオンオフを繰返すようにしたも
のであり、第1、第2のスイッチング手段のスイッチン
グ損失の発生を抑えることができる。
の形態について、図面を参照しながら説明する。図1は
本発明の第1の実施の形態におけるスイッチング電源装
置の構成を示すものである。図1はスイッチング電源装
置で、ハーフブリッジコンバータを改良した(ハーフブ
リッジ部分共振コンバータ)回路構成図である。図1に
おいて、21は入力直流電源であり入力電圧をVINと
する。22a,22bは入力端子であり、23は第1の
スイッチング素子であり、24は第1のダイオードであ
り、前記第1のスイッチング素子23と前記第1のダイ
オード24で第1のスイッチング手段を構成する。25
は第2のスイッチング素子であり、26は第2のダイオ
ードであり、前記第2のスイッチング素子25と前記第
2のダイオード26で第2のスイッチング手段を構成す
る。
スイッチング手段は直列接続され前記入力端子22a,
22bに接続される。27は第1のコンデンサであり、
直流電圧VC1を保持する。28はトランスで1次巻線
28aと1つ以上の2次巻線28bを有し、前記1次巻
線28aと前記2次巻線28bの巻数比はn:1とし、
1次巻線28aは前記コンデンサ27を介して前記第2
のスイッチング手段の両端に接続される。29は第2の
コンデンサであり、直流電圧VC2を保持する。30は
第3のスイッチング素子であり、31は第3のダイオー
ドであり、前記第3のスイッチング素子30と前記第3
のダイオード31で第3のスイッチング手段を構成して
おり、ダイオード31のアノードを前記トランス28の
2次巻線28bの一端に接続しカソードを前記第2のコ
ンデンサ29を介して前記トランス28の2次巻線28
bの他端に接続される。32はインダクタンス素子であ
り、33は平滑コンデンサである。前記インダクタンス
素子32と前記平滑コンデンサ33は直列接続され、前
記ダイオード31の両端に接続される。34a,34b
は出力端子であり、35は負荷である。36は制御回路
であり前記出力端子34a,34b間の電圧を検出し出
力電圧が一定になるように前記第1のスイッチング素子
23と前記第2のスイッチング素子25のオンオフ比を
変える制御信号を発生する。
装置について、以下にその動作を図2の各部動作波形を
参照しながら説明する。
のスイッチング素子23の駆動パルス波形vG1を示し
ており、(b)は制御回路36の第2のスイッチング素
子25の駆動パルス波形vG2を示しており、(c)は
制御回路36の第3のスイッチング素子30の駆動パル
ス波形vG3を示しており、(d)はトランス28の1
次巻線電流波形iPを示しており、(e)は第1のスイ
ッチング手段に印加される電圧波形vDを示しており、
(f)は第3のスイッチング手段を流れる電流波形iS
を示しており、(g)は第3のスイッチング手段に印加
される電圧波形vSを示しており、(h)はインダクタ
ンス素子32を流れる電流波形iLを示している。
4を図中に記している。時刻t1で制御回路36のオン
信号により第1のスイッチング素子23がオンし同時に
第2のスイッチング素子25がオフすると、トランス2
8の1次巻線28aに電圧VIN−VC1が印加され
る。この時トランス28の2次巻線28bに電圧[VI
N−VC1]/nが発生しダイオード31をターンオフ
する。インダクタンス素子32には、電圧[VIN−V
C1]/n+VC2−VOが印加され、インダクタンス
素子32を流れる電流は直線状に増加する。トランス2
8の1次巻線28aの電流iPはトランス28の励磁電
流と2次巻線28bを流れる電流の1次側換算電流の和
となるために直線状に増加し、トランス28およびイン
ダクタンス素子32に励磁エネルギーが蓄積される。
のスイッチング素子23がオフすると、第1のスイッチ
ング素子23を流れていた電流は第2のダイオード26
をターンオンさせる。同時に制御回路36のオン信号で
第2のスイッチング素子25がオンするが、オン電流が
第2のダイオード26を流れても第2のスイッチング素
子25を流れても動作に変化はない。第2のダイオード
26または第2のスイッチング素子25がオンするとト
ランス28の1次巻線28aに第1のコンデンサ27に
保持されている直流電圧VC1が印加され、同時にトラ
ンス28の2次巻線28bに電圧VC1/nが発生し、
ダイオード31を順バイアスし、オンとする。
ッチング手段と同期した信号で第3のスイッチング素子
30がオンする。この第3のスイッチング素子30の電
流iS1およびダイオード31の電流iS2は、トラン
ス28の漏れインダクタンスの影響でゼロから増加し、
2次巻線28bの電流は次第に減少する。1次巻線28
aの電流はトランス28の励磁電流の減少と2次巻線2
8bの電流減少にともない、正の値から次第に減少し負
の電流となる。スイッチング素子30およびダイオード
31はオンであるために、インダクタンス素子32には
逆向きに出力電圧VOが印加される。第2のスイッチン
グ素子25に負電流が流れている時に制御回路36のオ
フ信号により第2のスイッチング素子25がターンオフ
すると、トランス28の漏れインダクタンスの働きで負
の電流は連続となるために、第1のダイオード24をオ
ンとする。同時に制御回路36のオン信号により第1の
スイッチング素子23がオンとなるが第1のスイッチン
グ手段を流れる電流が第1のスイッチング素子23を流
れても第1のダイオード24を流れても動作に変化は生
じない。
ッチング手段と同期した信号で第3のスイッチング素子
30はオフする。第1のスイッチング素子23がオンし
同時に第2のスイッチング素子25および第3のスイッ
チング素子30がオフすると、トランス28の1次巻線
28aに電圧VIN−VC1が印加される。トランス2
8の2次巻線28bには、ダイオード31をオンとする
電流が流れているが、急激に減少してゼロとなりダイオ
ード31はオフとなる。1次巻線28aの電流は、2次
巻線28bの電流の減少に伴い増加する。スイッチング
素子30およびダイオード31がオフすると、インダク
タンス素子32に電圧(VIN−VC1)/n+VC2
−VOが印加され、トランス28とインダクタンス素子
32に励磁エネルギーが蓄積される。この動作を繰り返
す。
N、オフ期間をTOFFとすると、トランス28のリセ
ット条件により (VIN−VC1)×TON=VC1×TOFF が成り立ちインダクタンス素子32のリセット条件か
ら、t3〜t4(t0〜t1)の期間は短いので無視す
ると {(VIN−VC1)/n+VC2−VO}×TON=
VO×TOFF となる。電圧VC1とVC2の関係は VC1/n=VC2 であるから出力電圧VOを求めると VC1=δ×VIN VC2=δ×VIN/n VO=δ×VIN/n となり、第1のスイッチング素子23および第2のスイ
ッチング素子25のオンオフ比により出力電圧VOが制
御できる。t3〜t4(t0〜t1)を考慮すると、出
力電圧が低くなるがその分δを大きくすることで所定の
電圧を得ることができる。
と第2のスイッチング素子25のターンオン直前にスイ
ッチング素子の寄生容量及びトランス28の分布容量を
放電してからターンオンするために、スパイク状の短絡
電流の発生を低減でき、効率の改善、ノイズの発生を抑
えることが可能である。また、トランス28の漏れイン
ダクタンスに起因する第1のスイッチング素子23およ
び第2のスイッチング素子25のターンオフ時のスパイ
ク電圧が第1のダイオード24および第2のダイオード
26がターンオンすることにより効果的に第1のコンデ
ンサ27および入力直流電源21に吸収され、スパイク
電圧の発生はない。尚、第1のスイッチング手段のター
ンオン直前の第1および第2のスイッチング手段の寄生
容量とトランス28の分布容量の放電はトランス28の
漏れインダクタンスによるとしたが、トランス28の1
次巻線28aまたは2次巻線28bに直列にインダクタ
ンス素子を直列に接続し、放電エネルギーを大きくする
こともできるのは言うまでもない。
小さくして、トランス28を逆励磁させることにより第
1および第2のスイッチング手段の寄生容量とトランス
28の分布容量の放電の補助をさせることもできる。ま
た、スイッチング手段に印加される電圧は入力電圧VI
Nで、トランス28が直流励磁されないという特徴があ
る。また、iS1とiS2の比はスイッチング素子30
の動作抵抗RonとiS1の積がダイオード31の順方向
電圧降下VFと等しくなるような割合となり、Ronの小
さいスイッチング素子を使用しているためiS2が小さ
くなるので順方向電圧効果VFによる損失が小さくな
り、効率を向上させることができる。なお、スイッチン
グ素子30とダイオード31で第3のスイッチング手段
を構成するとしたが、第3のスイッチング手段と別に整
流ダイオードを並列に接続しても効果は同じであること
は言うまでもない。
の形態について、図面を参照しながら説明する。図3は
本発明の第2の実施の形態におけるスイッチング電源装
置の構成を示すものである。21は入力直流電源であり
入力電圧をVINとする。22a,22bは入力端子で
あり、23は第1のスイッチング素子であり、24は第
1のダイオードであり、前記第1のスイッチング素子2
3と前記第1のダイオード24で第1のスイッチング手
段を構成する。25は第2のスイッチング素子であり、
26は第2のダイオードであり、前記第2のスイッチン
グ素子25と前記第2のダイオード26で第2のスイッ
チング手段を構成する。前記第1のスイッチング手段と
前記第2のスイッチング手段は直列接続され前記入力端
子22a,22bに接続される。27は第1のコンデン
サであり、直流電圧VC1を保持する。
上の2次巻線28bを有し、前記1次巻線28aと前記
2次巻線28bの巻数比はn:1とし、1次巻線28a
は前記コンデンサ27を介して前記第2のスイッチング
手段の両端に接続される。29は第2のコンデンサであ
り、直流電圧VC2を保持する。30は第3のスイッチ
ング素子であり、31は第3のダイオードであり、前記
第3のスイッチング素子30と前記第3のダイオード3
1で第3のスイッチング手段を構成しており、ダイオー
ド31のアノードを前記トランス28の2次巻線28b
の一端に接続しカソードを前記第2のコンデンサ29を
介して前記トランス28の2次巻線28bの他端に接続
される。32はインダクタンス素子であり、33は平滑
コンデンサである。
ンデンサ33は直列接続され、前記第3のスイッチング
手段の両端に接続される。34a,34bは出力端子で
あり、35は負荷である。36は制御回路であり前記出
力端子34a,34b間の電圧を検出し出力電圧が一定
になるように前記第1のスイッチング素子23と前記第
2のスイッチング素子25のオンオフ比を変える制御信
号を発生する。37は第3のコンデンサであり、第1の
スイッチング素子23の両端に接続され、第1のスイッ
チング素子23および第2のスイッチング素子25に印
加される電圧の急峻な変化を抑える。なお前記第1のス
イッチング素子23と第2のスイッチング素子25は同
時にオフの期間を持つように制御回路36のオンオフ信
号は設定されている。
装置について、以下にその動作を図4の各部動作波形を
参照しながら説明する。
のスイッチング素子23の駆動パルス波形vG1を示し
ており、(b)は制御回路36の第2のスイッチング素
子25の駆動パルス波形vG2を示しており、(c)は
制御回路36の第3のスイッチング素子30の駆動パル
ス波形vG3を示しており、(d)はトランス8の1次
巻線電流波形iPを示しており、(e)は第1のスイッ
チング手段に印加される電圧波形vDを示しており、
(f)は第3のスイッチング手段を流れる電流波形iS
を示しており、(g)は第3のスイッチング手段に印加
される電圧波形vSを示しており、(h)はインダクタ
ンス素子32を流れる電流波形iLを示している。
と同じであるが、第1のスイッチング素子23と第2の
スイッチング素子25は同時にオフの期間を持ち、その
期間に第1のスイッチング素子23と第2のスイッチン
グ素子25に印加される電圧が変化するように設定され
ている。第1のスイッチング素子23の両端には第3の
コンデンサ37が接続されているため第1のスイッチン
グ素子23のターンオンおよびターンオフ時の電圧波形
の急峻な立ち上がり立ち下がりは緩和され、また第3の
コンデンサ37に蓄えられた電荷を入力直流電源21に
回生してから、第1のスイッチング素子23をターンオ
ンできるため、第1のスイッチング素子23のターンオ
ン損失にならない。同様な効果は第2のスイッチング素
子25にもある。
説明した第1の実施の形態と同様であるので省略する。
またこれらのコンデンサを付加した場合、過渡時におい
てトランス28の各巻線の出力インピーダンスが変化
し、特に第1のスイッチング素子23のオフ時の各巻線
電流の初期電流値が変化するが制御動作そのものへの影
響は少なく、第1のスイッチング素子23と第2のスイ
ッチング素子25に印加される電圧波形は急峻でないた
めに、ノイズの発生が抑えられ、第1のスイッチング素
子23と第2のスイッチング25のスイッチング損失の
発生も抑えられる効果がある。また第3のコンデンサ3
7を追加しても、第1のスイッチング素子23と第2の
スイッチング素子25のターンオン直前に蓄積電荷を放
電するため、ターンオン時のスパイク電流の発生はな
い。
イッチング素子23と第2のスイッチング素子25のタ
ーンオン直前にスイッチング素子の寄生容量およびトラ
ンス28の分布容量を放電してからターンオンするため
に、スパイク状の短絡電流の発生を低減でき効率の改
善、ノイズの発生を抑えることが可能である。また、ト
ランス28の漏れインダクタンスに起因する第1のスイ
ッチング素子23および第2のスイッチング素子25の
ターンオフ時のスパイク電圧が第1のダイオード24お
よび第2のダイオード26がターンオンすることにより
効果的に第1のコンデンサ27および入力直流電源21
に吸収され、スパイク電圧の発生はない。
直前の第3のコンデンサ37および第1および第2のス
イッチング手段の寄生容量とトランス28の分布容量の
放電はトランス28の漏れインダクタンスによるとした
が、トランス28の1次巻線28aまたは2次巻線28
bに直列にインダクタンス素子を直列に接続し、放電エ
ネルギーを大きくすることもできるのは言うまでもな
い。また、トランス28のインダクタンス値を小さくし
て、トランス28を逆励磁させることにより第3のコン
デンサ37および第1および第2のスイッチング手段の
寄生容量とトランス28の分布容量の放電の補助をさせ
ることもできる。また、iSはスイッチング素子30と
ダイオード31に分流し、Ronの小さいスイッチング素
子を使用しているためiS2が小さくなるので順方向電
圧降下VFによる損失が小さくなり、効率が向上させる
ことができるのは第1の実施の形態と同じである。ま
た、スイッチング手段に印加される電圧は入力電圧VI
Nで、トランス28が直流励磁されないのは従来のハー
フブリッジコンバータと同様であり、高効率、低ノイ
ズ、高周波化が可能なスイッチング電源装置を実現でき
る。
の形態について、図面を参照しながら説明する。図5は
本発明の第3の実施の形態におけるスイッチング電源装
置の構成を示すものである。21は入力直流電源であり
入力電圧をVINとする。22a,22bは入力端子で
あり、23は第1のスイッチング素子であり、24は第
1のダイオードであり、前記第1のスイッチング素子2
3と前記第1のダイオード24で第1のスイッチング手
段を構成する。25は第2のスイッチング素子であり、
26は第2のダイオードであり、前記第2のスイッチン
グ素子25と前記第2のダイオード26で第2のスイッ
チング手段を構成する。前記第1のスイッチング手段と
前記第2のスイッチング手段は直列接続され前記入力端
子22a,22bに接続される。27は第1のコンデン
サであり、直流電圧VC1を保持する。
上の2次巻線28bを有し、前記1次巻線28aと前記
2次巻線28bの巻数比はn:1とし、1次巻線28a
は前記コンデンサ27を介して前記第2のスイッチング
手段の両端に接続される。29は第2のコンデンサであ
り、直流電圧VC2を保持する。30は第3のスイッチ
ング素子であり、31は第3のダイオードであり、前記
第3のスイッチング素子30と前記第3のダイオード3
1で第3のスイッチング手段を構成しており、ダイオー
ド31のアノードを前記トランス28の2次巻線28b
の一端に接続しカソードを前記第2のコンデンサ29を
介して前記トランス28の2次巻線28bの他端に接続
される。32はインダクタンス素子であり、33は平滑
コンデンサである。前記インダクタンス素子32と前記
平滑コンデンサ33は直列接続され、前記第3のスイッ
チング手段の両端に接続される。34a,34bは出力
端子であり、35は負荷である。36は制御回路であり
前記出力端子34a,34b間の電圧を検出し出力電圧
が一定になるように前記第1のスイッチング素子23と
前記第2のスイッチング素子25のオンオフ比を変える
制御信号を発生する。
タンス素子であり、前記トランス28の1次巻線28a
に直列に接続され前記第2のスイッチング素子25のオ
ン期間に前記第1のコンデンサ27と共振し、前記トラ
ンス28の2次巻線28bに伝達される出力電流を共振
電流とする。
装置について、以下にその動作を図6の各部動作波形を
参照しながら説明する。
のスイッチング素子23の駆動パルス波形vG1を示し
ており、(b)は制御回路36の第2のスイッチング素
子25の駆動パルス波形vG2を示しており、(c)は
制御回路36の第3のスイッチング素子30の駆動パル
ス波形vG3を示しており、(d)はトランス28の1
次巻線電流波形iPを示しており、(e)は第1のスイ
ッチング手段に印加される電圧波形vDを示しており、
(f)は第3のスイッチング手段を流れる電流波形iS
を示しており、(g)は第3のスイッチング手段に印加
される電圧波形vSを示しており、(h)はインダクタ
ンス素子32を流れる電流波形iLを示している。動作
状態の時間的変化を示すためt1〜t4を図中に記して
いる。
成と同じであるが、第2のスイッチング素子25がオン
のとき、第1のコンデンサ27と漏れインダクタンスま
たはインダクタンス素子38は共振し、共振周波数を十
分小さく設定されているので、トランス28の2次巻線
電流は正弦波状となりゼロから立ち上がり、t3で再び
ゼロとなる。従ってダイオード31はゼロ電流スイッチ
ングとなりリカバリは発生しない。また、あらかじめ第
3のスイッチング素子30のオフのタイミングを第2の
スイッチング素子25のオフより早く、t3の直前にオ
フするように設定しておくとiSは負方向に流れること
はなく回路の動作を損ねない。
励磁電流が負となるように十分小さく設定されているた
めに第2のスイッチング手段がターンオフする時に、入
力直流電源21に電力が回生するように電流が逆向きに
なるように設定されるので、第1のスイッチング素子2
3と第2のスイッチング素子25の寄生容量とトランス
28の分布容量を放電することが可能となる。
圧分と共振電圧である変動分の和電圧となるが、共振電
圧による変動分は十分小さく設定できたため、入力電圧
と出力電圧の変換比は第1の実施の形態の場合とほとん
ど変わらない。
説明した第1の実施の形態と同様であるので省略する。
イッチング素子23と第2のスイッチング素子25のタ
ーンオン直前にスイッチング素子の寄生容量及びトラン
ス28の分布容量を放電してからターンオンするため
に、スパイク状の短絡電流の発生を低減でき、効率の改
善、ノイズの発生を抑えることが可能である。また、ト
ランス28の漏れインダクタンスに起因する第1のスイ
ッチング素子23および第2のスイッチング素子25の
ターンオフ時のスパイク電圧が第1のダイオード24お
よび第2のダイオード26がターンオンすることによ
り、効果的に第1のコンデンサ27および入力直流電源
21に吸収され、スパイク電圧の発生はない。また、i
Sはスイッチング素子30とダイオード31に分流し、
Ronの小さいスイッチング素子を使用しているためiS
2が小さくなるので順方向電圧降下VFによる損失が小
さくなり、効率を向上させることができるのは第1の実
施の形態と同じである。また、スイッチング手段に印加
される電圧は入力電圧VINで、トランス28が直流励
磁されないのは従来のハーフブリッジコンバータと同様
であり、高効率、低ノイズ、高周波化が可能なスイッチ
ング電源装置を実現できる。
の形態について、図面を参照しながら説明する。図7は
本発明の第4の実施の形態におけるスイッチング電源装
置の構成を示すものである。21は入力直流電源であり
入力電圧をVINとする。22a,22bは入力端子で
あり、23は第1のスイッチング素子であり、24は第
1のダイオードであり、前記第1のスイッチング素子2
3と前記第1のダイオード24で第1のスイッチング手
段を構成する。25は第2のスイッチング素子であり、
26は第2のダイオードであり、前記第2のスイッチン
グ素子25と前記第2のダイオード26で第2のスイッ
チング手段を構成する。前記第1のスイッチング手段と
前記第2のスイッチング手段は直列接続され前記入力端
子22a,22bに接続される。
VC1を保持する。28はトランスで1次巻線28aと
1つ以上の2次巻線28bを有し、前記1次巻線28a
と前記2次巻線28bの巻数比はn:1とし、1次巻線
28aは前記コンデンサ27を介して前記第2のスイッ
チング手段の両端に接続される。29は第2のコンデン
サであり、直流電圧VC2を保持する。30は第3のス
イッチング素子であり、31は第3のダイオードであ
り、前記第3のスイッチング素子30と前記第3のダイ
オード31で第3のスイッチング手段を構成しており、
ダイオード31のアノードを前記トランス28の2次巻
線28bの一端に接続しカソードを前記第2のコンデン
サ29を介して前記トランス28の2次巻線28bの他
端に接続される。32はインダクタンス素子であり、3
3は平滑コンデンサである。前記インダクタンス素子3
2と前記平滑コンデンサ33は直列接続され、前記整流
ダイオード31の両端に接続される。34a,34bは
出力端子であり、35は負荷である。36は制御回路で
あり前記出力端子34a,34b間の電圧を検出し出力
電圧が一定になるように前記第1のスイッチング素子2
3と前記第2のスイッチング素子25のオンオフ比を変
える制御信号を発生する。
タンス素子であり、前記トランス28の1次巻線28a
に直列に接続され前記第2のスイッチング素子25のオ
ン期間に前記第1のコンデンサ27と共振し、前記トラ
ンス28の2次巻線28bに伝達される出力電流を共振
電流とする。
のスイッチング素子23の両端に接続され、前記第1の
スイッチング素子23および第2のスイッチング素子2
5に印加される電圧の急峻な変化を抑える。なお前記第
1のスイッチング素子23と第2のスイッチング素子2
5は同時にオフの期間を持つように制御回路36のオン
オフ信号は設定されている。
装置について、以下にその動作を図8の各部動作波形を
参照しながら説明する。
のスイッチング素子23の駆動パルス波形vG1を示し
ており、(b)は制御回路36の第2のスイッチング素
子25の駆動パルス波形vG2を示しており、(c)は
制御回路36の第3のスイッチング素子30の駆動パル
ス波形vG3を示しており、(d)はトランス28の1
次巻線電流波形iPを示しており、(e)は第1のスイ
ッチング手段に印加される電圧波形vDを示しており、
(f)は第3のスイッチング手段を流れる電流波形iS
を示しており、(g)は第3のスイッチング手段に印加
される電圧波形vSを示しており、(h)はインダクタ
ンス素子32を流れる電流波形iLを示している。
成と同じであるが、第1のスイッチング素子23と第2
のスイッチング素子25は同時にオフの期間を持ち、そ
の期間に第1のスイッチング素子23と第2のスイッチ
ング素子25に印加される電圧が変化するように設定さ
れている。第1のスイッチング素子23の両端には第3
のコンデンサ37が接続されているため第1のスイッチ
ング素子23のターンオフ時の電圧波形の急峻な立ち上
がり立ち下がりは緩和され、また第3のコンデンサ37
に蓄えられた電荷を入力直流電源21に回生してから、
第1のスイッチング素子23をターンオンできるため、
第1のスイッチング素子23のターンオン損失にならな
い。同様な効果は第2のスイッチング素子25にもあ
る。
説明した第3の実施の形態と同様であるので省略する。
またこれらのコンデンサを付加した場合、過渡時におい
てトランス28の各巻線の出力インピーダンスが変化
し、特に第1のスイッチング素子23のオフ時の各巻線
電流の初期電流値が変化するが制御動作そのものへの影
響は少なく、2次巻線電流波形を共振電流とする効果に
加えて、第1のスイッチング素子23と第2のスイッチ
ング素子25に印加される電圧波形は急峻でないため
に、ノイズの発生が抑えられ、第1のスイッチング素子
23と第2のスイッチング25のスイッチング損失の発
生も抑えられる効果がある。
イッチング素子23と第2のスイッチング素子25のタ
ーンオン直前にスイッチング素子の寄生容量及びトラン
ス28の分布容量を放電してからターンオンするため
に、スパイク状の短絡電流の発生を低減でき効率の改
善、ノイズの発生を抑えることが可能である。また、ト
ランス28の漏れインダクタンスに起因する第1のスイ
ッチング素子23および第2のスイッチング素子25の
ターンオフ時のスパイク電圧が第1のダイオード24お
よび第2のダイオード26がターンオンすることにより
効果的に第1のコンデンサ27および入力直流電源21
に吸収され、スパイク電圧の発生はない。
オード31に分流し、Ronの小さいスイッチング素子を
使用しているためiS2が小さくなるので順方向電圧降
下VFによる損失が小さくなり、効率が向上させること
ができるのは第1の実施の形態と同じである。また、ス
イッチング手段に印加される電圧は入力電圧VINで、
トランス28が直流励磁されないのは従来のハーフブリ
ッジコンバータと同様であり、高効率、低ノイズ、高周
波化が可能なスイッチング電源装置を実現できる。
イッチング手段のターンオン時には、スイッチング手段
の寄生コンデンサおよびトランスの分布容量に蓄えられ
たエネルギーを放電してからターンオンするためスパイ
ク電流の発生もなく、第1および第2のスイッチング手
段のターンオフ時にはトランスの漏れインダクタンスの
影響によるスパイク電圧の発生もない。また、電流共振
とすることで2次側の整流ダイオードのゼロ電流スイッ
チングを達成でき、ターンオフリカバリの発生がなく、
第2のスイッチング手段のターンオフ電流を小さくでき
るためターンオフスイッチングロスも小さくできる。さ
らに第3のスイッチング手段により2次側整流ダイオー
ドの順方向電圧降下による損失を低減させることができ
る。また、スイッチング手段に印加される電圧は入力電
圧VINでトランスが直流励磁されないのは従来のハー
フブリッジコンバータと同様であり、高効率、低ノイズ
で、高周波化が可能なスイッチング電源装置を実現でき
る。
グ電源装置を示す回路構成図
明図
グ電源装置を示す回路構成図
明図
グ電源装置を示す回路構成図
明図
グ電源装置を示す回路構成図
明図
成図
明図
Claims (4)
- 【請求項1】 少なくともオンオフを繰り返す第1のス
イッチング手段と、この第1のスイッチング手段と交互
にオンオフを繰り返す第2のスイッチング手段の直列回
路を入力直流電源に接続し、前記第2のスイッチング手
段に並列にトランスの1次巻線と第1のコンデンサの直
列回路を接続し、前記トランスの2次巻線に第2のコン
デンサと第2のスイッチング手段と同期してオンオフを
繰り返す第3のスイッチング手段の直列回路を接続し、
前記第3のスイッチング手段の両端に整流ダイオード及
びインダクタンス素子と平滑コンデンサの直列回路を並
列に接続し、前記平滑コンデンサの両端の電圧を出力に
供給するスイッチング電源装置。 - 【請求項2】 第1のスイッチング手段の両端または第
2のスイッチング手段の両端またはその両方にコンデン
サを接続し、前記第1のスイッチング手段と第2のスイ
ッチング手段の両方ともオフとなる期間を持ち、交互に
オンオフを繰り返すようにした請求項1に記載のスイッ
チング電源装置。 - 【請求項3】 少なくともオンオフを繰り返す第1のス
イッチング手段と、この第1のスイッチング手段と交互
にオンオフを繰り返す第2のスイッチング手段の直列回
路を入力電流電源に接続し、前記第2のスイッチング手
段に並列にトランスの1次巻線と第1のコンデンサの直
列回路を接続し、前記トランスの2次巻線に第2のコン
デンサと第2のスイッチング手段と同期してオンオフを
繰り返す第3のスイッチング手段の直列回路を接続し、
前記第3のスイッチング手段の両端に整流ダイオード及
びインダクタンス素子と平滑コンデンサの直列回路を並
列に接続し、前記平滑コンデンサの両端の電圧を出力に
供給し、前記トランスの1次巻線と2次巻線を介して結
合される前記第1及び第2のコンデンサ、前記整流ダイ
オード、前記第2のスイッチング手段からなるループに
おいて、前記第1のコンデンサまたは前記第2のコンデ
ンサまたはそれらの組合せと前記トランスの漏れインダ
クタンスまたは外付けのインダクタンスとで共振し、前
記トランスの2次巻線電流を共振電流としたスイッチン
グ電源装置。 - 【請求項4】 第1のスイッチング手段の両端または第
2のスイッチング手段の両端またはその両方にコンデン
サを接続し、前記第1のスイッチング手段と第2のスイ
ッチング手段の両方ともオフとなる期間を持ち、交互に
オンオフを繰り返すようにした請求項3に記載のスイッ
チング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10225499A JP4415419B2 (ja) | 1999-04-09 | 1999-04-09 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10225499A JP4415419B2 (ja) | 1999-04-09 | 1999-04-09 | スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000295844A true JP2000295844A (ja) | 2000-10-20 |
JP4415419B2 JP4415419B2 (ja) | 2010-02-17 |
Family
ID=14322470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10225499A Expired - Fee Related JP4415419B2 (ja) | 1999-04-09 | 1999-04-09 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4415419B2 (ja) |
-
1999
- 1999-04-09 JP JP10225499A patent/JP4415419B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4415419B2 (ja) | 2010-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10291141B1 (en) | Flyback converter | |
US8441812B2 (en) | Series resonant converter having a circuit configuration that prevents leading current | |
US6834002B2 (en) | Power factor correction circuit | |
JP2002101655A (ja) | スイッチング電源装置 | |
JP3344356B2 (ja) | スイッチング電源装置 | |
US10523127B1 (en) | Output clamped flyback converter | |
JP2001211643A (ja) | アクティブクランプフォアワードコンバータ | |
JP3221185B2 (ja) | スイッチング電源装置 | |
CN115378266A (zh) | 适用于宽范围输出电压的变换器及其控制方法 | |
JP2009027803A (ja) | スイッチング電源装置 | |
JP3402361B2 (ja) | スイッチング電源 | |
JP2004242491A (ja) | スイッチング電源回路 | |
US20150009716A1 (en) | Power conversion device and method for driving same | |
CN108365766B (zh) | Llc准谐振开关电源 | |
JP2013132175A (ja) | 直列共振型コンバータ回路 | |
JP2005168266A (ja) | 直流電力変換装置 | |
JP3175388B2 (ja) | スイッチング電源装置 | |
CN100369371C (zh) | 一种抑制二极管反向尖峰电压的电路 | |
JP2000295844A (ja) | スイッチング電源装置 | |
JP3069565B1 (ja) | スイッチング電源装置 | |
KR101721321B1 (ko) | 하이브리드 방식 led 전원장치 | |
JP2001178116A (ja) | スイッチング電源装置 | |
JPH0678537A (ja) | スイッチング電源装置 | |
US20240195309A1 (en) | Voltage converter circuit | |
JPH0686548A (ja) | スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060410 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060512 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091002 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131204 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |