JP3069565B1 - スイッチング電源装置 - Google Patents

Abstract

【要約】 【課題】 広い負荷範囲にわたり、スイッチングに伴う
不要な共振電流及び共振電圧の発生をなくし、高効率で
低ノイズのスイッチング電源装置を実現する。 【解決手段】 相互に結合された２個のインダクタ４１
ａ、４１ｂがトランスの１次巻線の両端に接続され、各
インダクタ４１ａ、４１ｂの他端には２組のスイッチン
グ手段２１、２２、及び２３、２４がそれぞれ接続さ
れ、２個のダイオード５１、５２のそれぞれの一端がト
ランスの１次巻線の両端にそれぞれ接続され、前記ダイ
オード５１、５２の他端がともに電源に接続されてお
り、直列接続体を構成する２個のスイッチング手段２
１、２２、及び、２３、２４は、微少な休止期間を有し
て交互にオンオフ動作し、２組の直列接続体の接続点の
電圧位相差が１８０°であり、各スイッチング手段に含
まれるスイッチング素子２１ａ、２２ａ、２３ａ、２４
ａのオン・オフ比が制御されて出力電圧は調整される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は産業用や民生用の電
子機器に直流安定化電圧を供給するスイッチング電源装
置に関する。

【０００２】

【従来の技術】近年、スイッチング電源装置は電子機器
の低価格化・小型化・高性能化・省エネルギー化に伴
い、より小型で出力の安定性が高く高効率なものが強く
求められている。以下、前記要望に対応する従来のスイ
ッチング電源装置の一例としてフルブリッジコンバータ
について、図６を参照しつつ説明する。図６は従来のフ
ルブリッジコンバータの構成を示す回路図である。図６
において、入力直流電源１１１が入力端子１１２ａ、１
１２ｂ間に接続されている。第１のスイッチング素子１
２１ａと第２のスイッチング素子１２２ａは、入力端子
１１２ａ、１１２ｂ間に直列に接続され、制御回路１７
１の出力する制御信号により５０％以下のデューティ比
にて交互にオンされる。第３のスイッチング素子１２３
ａと第４のスイッチング素子１２４ａとは、入力端子１
１２ａ、１１２ｂ間に直列に接続されている。第３のス
イッチング素子１２３ａは、第２のスイッチング素子１
２２ａと同じタイミングでオンオフを繰り返すよう制御
される。第４のスイッチング素子１２４ａは、第１のス
イッチング素子１２１ａと同じタイミングでオンオフを
繰り返すよう制御される。

【０００３】第１のスイッチング素子１２１ａと、第２
のスイッチング素子１２２ａと、第３のスイッチング素
子１２３ａと、第４のスイッチング素子１２４ａには、
並列に寄生キャパシタが存在している。図６において、
それぞれの寄生キャパシタをキャパシタ１２１ｃ、１２
２ｃ、１２３ｃ、１２４ｃとして示している。トランス
１３１は、１次巻線１３１ａと第１の２次巻線１３１ｂ
と第２の２次巻線１３１ｃを有している。１次巻線１３
１ａと第１の２次巻線１３１ｂと第２の２次巻線１３１
ｃとの巻数比はｎ：１：１となっている。トランス１３
１の１次巻線１３１ａの第１の端子は、第１のスイッチ
ング素子１２１ａと第２のスイッチング素子１２２ａの
接続点に接続されている。トランス１３１の１次巻線１
３１ａの第２の端子は第３のスイッチング素子１２３ａ
と第４のスイッチング素子１２４ａの接続点に接続され
ている。

【０００４】以下、従来のフルブリッジコンバータの動
作について、図７を参照しつつ説明する。図７は、従来
例におけるフルブリッジコンバータの動作波形図であ
る。図７において、Ｇ１、Ｇ２、Ｇ３及びＧ４は、第１
から第４のスイッチング素子１２１ａ、１２２ａ、１２
３ａ及び１２４ａの制御信号をそれぞれ示している。図
７において、Ｖ１２２は第２のスイッチング素子１２２
ａに印加される電圧を示しており、Ｖ１２４は第４のス
イッチング素子１２４ａに印加される電圧を示してお
り、Ｖ１３１ａは、トランス１３１の１次巻線１３１ａ
に印加される電圧を示している。図７において、Ｉ１３
１ａはトランス１３１の１次巻線１３１ａに流れる電流
を示しており、Ｉ１２１は第１のスイッチング素子１２
１ａとキャパシタ１２１ｃの並列回路に流れる電流を示
しており、Ｉ１２２の波形は第２のスイッチング素子１
２２ａとキャパシタ１２２ｃの並列回路に流れる電流を
示している。動作状態の時間的変化を示すため、図７中
に時刻Ｔ０からＴ４を記している。

【０００５】時刻Ｔ０において、制御回路１７１の制御
信号Ｇ１、Ｇ４により、第１のスイッチング素子１２１
ａと第４のスイッチング素子１２４ａが同時にオンにな
ると、トランス１３１の１次巻線１３１ａの電圧Ｖ１３
１ａは入力電圧［Ｖｉｎ］となる。トランス１３１の第
１の２次巻線１３１ｂの電圧Ｖ１３１ｂ及び第２の２次
巻線１３１ｃの電圧Ｖ１３１ｃは、それぞれ電圧［Ｖｉ
ｎ／ｎ］となる。このため、ダイオード１６１がオン、
ダイオード１６２がオフとなり、第３のインダクタ１６
３の電圧Ｖ１６３は電圧［Ｖｉｎ／ｎ−Ｖｏｕｔ］とな
る。また、第１のスイッチング素子１２１ａにはトラン
ス１３１の１次巻線１３１ａの励磁電流と第３のインダ
クタ１６３に流れる電流の１次側換算電流との和の電流
が流れる。上記１次側換算電流は、第３のインダクタ１
６３に流れる電流を１次巻線１３１ａを通して流れる電
流に変換したものである。しかし、時刻Ｔ０において、
第１のスイッチング素子１２１ａは電圧［Ｖｉｎ／２］
が印加されているオフ（不導通状態）からオン（導通状
態）に移行する瞬間に、キャパシタ１２１ｃの放電とキ
ャパシタ１２２ｃの充電が瞬時に起こる。このため、図
７のＩ１２１に示すようなスパイク電流が流れる。以
下、オフ（不導通状態）からオン（導通状態）に移行す
ることをターンオンと記す。また、オンからオフに移行
することをターンオフと記す。

【０００６】時刻Ｔ１において、第１のスイッチング素
子１２１ａと第４のスイッチング素子１２４ａが同時に
ターンオフすると、第３のインダクタ１６３の励磁エネ
ルギーが連続となるように、トランス１３１の２次電流
は、第１の２次巻線１３１ｂと第２の２次巻線１３１ｃ
とに分割して流れる。この時、ダイオード１６１とダイ
オード１６２はともにオンであり、第１の２次巻線１３
１ｂと第２の２次巻線１３１ｃの各電圧Ｖ１３１ｂ、Ｖ
１３１ｃはゼロになる。またこの時、第３のインダクタ
１６３の電圧Ｖ１６３は電圧［−Ｖｏｕｔ］となる。ま
た、第１のスイッチング素子１２１ａ及び第４のスイッ
チング素子１２４ａのターンオフの瞬間には、トランス
の漏れインダクタンスや配線に寄生するインダクタンス
に蓄えられたエネルギーにより、図７のＶ１３１ａに示
されるような不要な共振電圧が発生する。

【０００７】時刻Ｔ２において、第２のスイッチング素
子１２２ａと第３のスイッチング素子１２３ａが同時に
ターンオンすると、トランス１３１の１次巻線１３１ａ
の電圧Ｖ１３１ａは電圧［−Ｖｉｎ］となる。この結
果、トランス１３１の第１の２次巻線１３１ｂ及び第２
の２次巻線１３１ｃの各電圧Ｖ１３１ｂ、Ｖ１３１ｃは
電圧［−Ｖｉｎ／ｎ］となる。この結果、ダイオード１
６１がオフとなり、ダイオード１６２がオンとなって、
第３のインダクタ１６３の電圧Ｖ１６３は電圧［Ｖｉｎ
／ｎ−Ｖｏｕｔ］となる。この時、第２のスイッチング
素子１２２ａと第３のスイッチング素子１２３ａにはト
ランス１３１の１次巻線１３１ａの励磁電流と第３のイ
ンダクタ１６３に流れる電流の１次側換算電流との和の
電流が流れる。上記１次側換算電流は、第３のインダク
タ１６３に流れる電流を１次巻線１３１ａを通して流れ
る電流に変換したものである。また、時刻Ｔ２におい
て、第２のスイッチング素子１２２ａと第３のスイッチ
ング素子１２３ａが同時にターンオンする瞬間には、時
刻Ｔ０と同様に、スパイクノイズが発生する。

【０００８】時刻Ｔ３において、第２のスイッチング素
子１２２ａと第３のスイッチング素子１２３ａが同時に
ターンオフすると、第３のインダクタ１６３の励磁エネ
ルギーが連続となるように、トランス１３１の２次電流
は第１の２次巻線１３１ｂと第２の２次巻線１３１ｃに
分割して流れる。この結果、ダイオード１６１とダイオ
ード１６２がともにオンとなり、第１の２次巻線１３１
ｂと第２の２次巻線１３１ｃの各電圧Ｖ１３１ｂ、Ｖ１
３１ｃはともにゼロになる。この時、第３のインダクタ
１６３の電圧Ｖ１６３は電圧［−Ｖｏｕｔ］となる。ま
た、時刻Ｔ３において、第２のスイッチング素子１２２
ａと第３のスイッチング素子１２３ａが同時にターンオ
フする瞬間には、時刻Ｔ１と同様に、不要な共振電圧が
発生する。

【０００９】時刻Ｔ４において、第１のスイッチング素
子１２１ａと第４のスイッチング素子１２４ａが同時に
ターンオンすると、トランス１３１の１次巻線１３１ａ
の電圧Ｖ１３１ａは入力電圧［Ｖｉｎ］となる。これ
は、時刻Ｔ０と同一の動作であり、時刻Ｔ０からＴ４ま
での動作が繰り返して行われる。ここで、第１から第４
のスイッチング素子１２１ａ、１２２ａ、１２３ａ、１
２４ａにおいて、各オン期間が等しくＴ１−Ｔ０＝Ｔ３
−Ｔ２＝Ｔｏｎとなり、各オフ期間が等しくＴ２−Ｔ１
＝Ｔ４−Ｔ３＝Ｔｏｆｆとなるように、それぞれのスイ
ッチング素子のオンオフ比を設定する。このように設定
すると、安定動作状態において、第３のインダクタ１６
３の磁束は、第１のスイッチング素子１２１ａのターン
オンしてから、再び、第１のスイッチング素子１２１ａ
がターンオンする一周期で初期状態に戻ることから、下
記式（１）の関係を有する。

【００１０】 （Ｖｉｎ／ｎ−Ｖｏｕｔ）×Ｔｏｎ−Ｖｏｕｔ×Ｔｏｆｆ＝０ -----（１）

【００１１】したがって、出力電圧［Ｖｏｕｔ］は入力
電圧［Ｖｉｎ］に対して下記式（２）の関係を持つ。

【００１２】 Ｖｏｕｔ＝δ×Ｖｉｎ／ｎ ------（２）

【００１３】但し、式（２）におけるδは下記式（３）
で示される。

【００１４】 δ＝Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ） ------（３）

【００１５】即ち、出力電圧［Ｖｏｕｔ］は、第１から
第４のスイッチング素子１２１ａ、１２２ａ、１２３
ａ、１２４ａにおける各オンオフ比を調整することによ
り安定化することができる。この従来のフルブリッジコ
ンバータでは、第１から第４のスイッチング素子１２１
ａ、１２２ａ、１２３ａ、１２４ａにおいては、バラン
ス良く電流が流れるので、ストレスの分散化により、小
型でもより大電力の電源装置に応用が容易であるという
特徴があった。

【００１６】

【発明が解決しようとする課題】しかし、前述の従来の
フルブリッジコンバータでは、第１から第４のスイッチ
ング素子１２１ａ、１２２ａ、１２３ａ、１２４ａにお
けるターンオン時に寄生キャパシタの充放電が瞬時に起
こるため、サージ電流が発生した。このサージ電流によ
り、従来のフルブリッジコンバータにおいて電力損失及
びノイズを生じるという問題点があった。また、第１か
ら第４のスイッチング素子１２１ａ、１２２ａ、１２３
ａ、１２４ａにおけるターンオフ時において、トランス
の漏れインダクタンスや配線に寄生するインダクタンス
により、不要な共振電圧が発生した。この不要な電圧共
振によっても従来のフルブリッジコンバータは電力損失
及びノイズが生じるという問題点があった。本発明は、
広い負荷範囲にわたって寄生キャパシタや漏れインダク
タンスによる不要なサージ電流や共振電圧を低減し、高
効率化及び低ノイズ化を実現したスイッチング電源装置
を提供することを目的とする。

【００１７】

【課題を解決するための手段】前記目的を達成するため
に、本発明のスイッチング電源装置は、デッドタイム期
間を有して交互にオンオフする第１のスイッチング手段
と第２のスイッチング手段とを有し、入力直流電源に接
続された第１の直列回路と、デッドタイム期間を有して
交互にオンオフする第３のスイッチング手段と第４のス
イッチング手段とを有し、前記入力直流電源に接続され
た第２の直列回路と、少なくとも１次巻線と２次巻線と
を有するトランスと、前記トランスの１次巻線の第１の
端子と、前記第１のスイッチング手段と前記第２のスイ
ッチング手段の接続点との間に接続した第１のインダク
タと、前記トランスの１次巻線の第２の端子と、前記第
３のスイッチング手段と前記第４のスイッチング手段の
接続点との間に接続し、かつ前記第１のインダクタと磁
気的に結合した第２のインダクタと、前記トランスの１
次巻線の第１の端子と前記入力直流電源の負極または正
極との間に接続した第１のダイオードと、前記トランス
の１次巻線の第２の端子と第１のダイオードと同じ負極
または正極との間に接続した第２のダイオードと、前記
トランスの２次巻線に誘起する電圧を整流平滑する整流
平滑手段と、前記第１のスイッチング手段を構成するＦ
ＥＴ、ＩＧＢＴなどの制御可能なスイッチング素子のデ
ューティ比、または、前記第３のスイッチング手段を構
成するＦＥＴ、ＩＧＢＴなどの制御可能なスイッチング
素子のデューティ比、または、その両方の比を制御する
オンオフ制御手段とを有する。

【００１８】このスイッチング電源装置によれば、各ス
イッチング手段の有する寄生キャパシタをインダクタに
蓄えられたエネルギーによって充放電でき、各スイッチ
ング手段を電圧が実質的にゼロの状態でターンオンさせ
ることができる。従って、サージ状の短絡電流の発生を
防止、又は低減することができ、効率の改善及びノイズ
の発生を抑制できる。また、軽負荷へ対応する必要があ
る場合には、インダクタのインダクタンス値を大きくし
て、インダクタに蓄えられるエネルギーを増やすことに
よって、各スイッチング手段の寄生キャパシタを十分充
放電できる。このため、前記のように短絡電流の発生を
防止、又は低減して、効率の改善及びノイズの発生を抑
制できる。

【００１９】また、本発明においては、２つのインダク
タを磁気的に相互に結合することにより、インダクタを
補ったことによるトランスの寄生キャパシタとの不要な
共振も生じることがない。その結果、広い負荷範囲にわ
たって高効率化及び低ノイズ化が可能となる。前記のよ
うに構成されたスイッチング電源装置において、前記第
１のスイッチング手段、前記第２のスイッチング手段、
前記第３のスイッチング手段、及び前記第４のスイッチ
ング手段のそれぞれが、並列ダイオードを含む制御可能
なスイッチング素子、または、制御可能なスイッチング
素子とダイオードの並列接続体により構成されているの
が望ましい。

【００２０】

【発明の実施の形態】以下、本発明に係るスイッチング
電源装置の好適な実施の形態について、添付の図面を参
照しつつ説明する。

【００２１】《実施の形態１》本発明に係る実施の形態
１のスイッチング電源装置について、図１から図３を参
照しながら説明する。図１は本発明に係る実施の形態１
のスイッチング電源装置の構成を示す回路図である。図
１において、第１のスイッチング手段２１は、第１のス
イッチング素子２１ａとダイオード２１ｂとキャパシタ
２１ｃを並列に接続して構成されている。キャパシタ２
１ｃは、第１のスイッチング素子２１ａとダイオード２
１ｂとに寄生的に存在するキャパシタである。第２のス
イッチング手段２２は、第２のスイッチング素子２２ａ
とダイオード２２ｂとキャパシタ２２ｃを並列に接続し
て構成されている。キャパシタ２２ｃは、第２のスイッ
チング素子２２ａとダイオード２２ｂとに寄生的に存在
するキャパシタである。第１のスイッチング素子２１ａ
と第２のスイッチング素子２２ａは、デッドタイム期間
を有して、交互に相補的にオンオフするよう制御回路７
１からの制御信号により制御されている。上記デッドタ
イム期間の許容範囲は、それぞれのスイッチング電源装
置の設計方法や動作状態によって異なる。また、第１の
スイッチング手段２１と第２のスイッチング手段２２
は、直列接続され、入力端子１２ａ、１２ｂ間に接続さ
れている。また、入力直流電源１１は入力端子１２ａ、
１２ｂ間に接続されている。

【００２２】同様に、第３のスイッチング手段２３は、
第３のスイッチング素子２３ａとダイオード２３ｂとキ
ャパシタ２３ｃを並列に接続して構成されている。キャ
パシタ２３ｃは、第３のスイッチング素子２３ａとダイ
オード２３ｂとに寄生的に存在するキャパシタである。
第４のスイッチング手段２４は、第４のスイッチング素
子２４ａとダイオード２４ｂとキャパシタ２４ｃを並列
に接続して構成されている。キャパシタ２４ｃは、第４
のスイッチング素子２４ａとダイオード２４ｂとに寄生
的に存在するキャパシタである。第３のスイッチング素
子２３ａと第４のスイッチング素子２４ａは、デッドタ
イム期間を有して、交互に相補的にオンオフするよう制
御回路７１からの制御信号により制御されている。上記
デッドタイム期間の許容範囲は、それぞれのスイッチン
グ電源装置の設計方法や動作状態によって異なる。ま
た、第３のスイッチング手段２３と第４のスイッチング
手段２４は、直列接続され、入力端子１２ａ、１２ｂ間
に接続されている。各スイッチング手段におけるスイッ
チング素子は、例えばＦＥＴやＩＧＢＴなどの制御可能
なスイッチング素子により構成される。

【００２３】第３のスイッチング素子２３ａのオンのタ
イミングとオフのタイミングは、それぞれ、第１のスイ
ッチング素子２１ａのオンのタイミングとオフのタイミ
ングと半周期分ずらして制御される。トランス３１は、
１次巻線３１ａと第１の２次巻線３１ｂと第２の２次巻
線３１ｃとを有し、１次巻線３１ａと第１の２次巻線３
１ｂと第２の２次巻線３１ｃの巻数比はｎ：１：１とな
っている。１次巻線３１ａの第１の端子は、第１のイン
ダクタ４１ａを介して、第１のスイッチング手段２１と
第２のスイッチング手段２２との接続点に接続されてい
る。また、１次巻線３１ａの第２の端子は、第２のイン
ダクタ４１ｂを介して、第３のスイッチング手段２３と
第４のスイッチング手段２４との接続点に接続されてい
る。第１のインダクタ４１ａと第２のインダクタ４１ｂ
は磁気的に結合されている。また、第１のインダクタ４
１ａと第２のインダクタ４１ｂにおいて、それぞれの巻
数は同じであり、それぞれのインダクタンス値はトラン
ス３１の１次巻線３１ａのインダクタンス値に比べ十分
小さい値である。

【００２４】ダイオード５１のカソードは、トランス３
１の１次巻線３１ａの第１の端子に接続され、ダイオー
ド５１のアノードは入力端子１２ｂに接続されている。
ダイオード５２のカソードは、トランス３１の１次巻線
３１ａの第２の端子に接続され、ダイオード５２のアノ
ードは入力端子１２ｂに接続されている。ダイオード６
１のアノードは、トランス３１の第１の２次巻線３１ｂ
の第１の端子に接続されている。ダイオード６２のアノ
ードは、トランス３１の第２の２次巻線３１ｃの第２の
端子に接続されている。トランス３１の第１の２次巻線
３１ｂの第２の端子は、第２の２次巻線３１ｃの第１の
端子と接続されている。ダイオード６１及びダイオード
６２のそれぞれのカソードは、相互に接続されている。
第３のインダクタ６３と平滑コンデンサ６４は直列接続
され、ダイオード６１とダイオード６２のそれぞれのカ
ソードの相互接続点と、第１の２次巻線３１ｂの第２の
端子と第２の２次巻線３１ｃの第１の端子の接続点との
間に接続されている。

【００２５】ダイオード６１、６２と、第３のインダク
タ６３と、平滑コンデンサ６４とにより、トランス３１
の第１の２次巻線３１ｂ及び第２の２次巻線３１ｃに発
生する電圧を整流平滑して直流出力電圧を得ることがで
きる。出力端子６５ａ、６５ｂ間には負荷６６が接続さ
れている。制御回路７１は、出力端子６５ａ、６５ｂ間
の電圧を検出し、直流出力電圧が一定になるように第１
から第４のスイッチング素子２１ａ、２２ａ、２３ａ、
２４ａのそれぞれのオンオフを制御する制御信号を発生
する。

【００２６】次に、実施の形態１のスイッチング電源装
置の動作について図２を参照しながら説明する。図２は
実施の形態１のスイッチング電源装置における各部の動
作波形図である。図２に示した波形図において、各動作
状態の時間的変化を示すため、時刻Ｔ０からＴ８を図中
に記している。図２に示すＧ１、Ｇ２、Ｇ３及びＧ４は
第１から第４のスイッチング素子２１ａ、２２ａ、２３
ａ及び２４ａのそれぞれの制御信号を示している。図２
において、Ｖ２２は第２のスイッチング手段２２に印加
される電圧波形を示しており、Ｖ２４は第４のスイッチ
ング手段２４に印加される電圧波形を示しており、Ｖ３
１ａはトランス３１の１次巻線３１ａに印加される電圧
波形を示している。また、図２において、Ｉ３１ａはト
ランス３１の１次巻線３１ａに流れる電流波形を示して
おり、Ｉ２１は第１のスイッチング手段２１に流れる電
流波形を示しており、Ｉ２２は第２のスイッチング手段
２２に流れる電流波形を示している。Ｉ５１はダイオー
ド５１を流れる電流を示し、Ｉ５２はダイオード５２を
流れる電流を示し、Ｖ４１ｂは第２のインダクタ４１ｂ
に印加される電圧波形を示している。

【００２７】時刻Ｔ０において、第１のスイッチング手
段２１の印加電圧がゼロに達すると、ダイオード２１ｂ
はターンオンする。ダイオード２１ｂがオンとなってい
る間に、制御回路７１の制御信号Ｇ１により第１のスイ
ッチング素子２１ａはターンオンする。このとき、第１
のスイッチング手段２１を流れる電流が、ダイオード２
１ｂに流れても、第１のスイッチング素子２１ａに流れ
ても、動作に有意な差はない。既にオンとなっている第
４のスイッチング素子２４ａを通して、第１のインダク
タ４１ａ及び第２のインダクタ４１ｂの各電圧Ｖ４１
ａ、Ｖ４１ｂは、入力電圧［Ｖｉｎ］からゼロまで減少
し、トランス３１の１次巻線３１ａの電圧Ｖ３１ａは入
力電圧［Ｖｉｎ］となる。トランス３１の１次巻線３１
ａの電圧Ｖ３１ａが入力電圧［Ｖｉｎ］になると、トラ
ンス３１の第１の２次巻線３１ｂ及び第２の２次巻線３
１ｃのそれぞれの電圧Ｖ３１ｂ、Ｖ３１ｃは電圧［Ｖｉ
ｎ／ｎ］となる。このとき、ダイオード６１はオン、ダ
イオード６２はターンオフする。第３のインダクタ６３
の電圧Ｖ６３は電圧［Ｖｉｎ／ｎ−Ｖｏｕｔ］となり、
第３のインダクタ６３を流れる電流は直線的に増加す
る。トランス３１の１次巻線３１ａの電流Ｉ３１ａは、
トランス３１の励磁電流と第３のインダクタ６３を流れ
る電流の１次側換算電流の和となるため直線的に増加す
る。上記１次側換算電流は、第３のインダクタ６３に流
れる電流を１次巻線３１ａを通して流れる電流に変換し
たものである。このとき、制御回路７１は第２のスイッ
チング素子２２ａをオフ、第３のスイッチング素子２３
ａをオフ、第４のスイッチング素子２４ａをオンに制御
している。このため、ダイオード２１ｂ及びダイオード
２４ｂはそれぞれ第１のスイッチング素子２１ａ及び第
４のスイッチング素子２４ａにより短絡されている。ま
た、ダイオード２２ｂとダイオード２３ｂは逆バイアス
されオフとなっている。

【００２８】時刻Ｔ１において、第４のスイッチング素
子２４ａがオン状態の時に、制御回路７１の制御信号Ｇ
１により、第１のスイッチング素子２１ａはターンオフ
する。この時、トランス３１の１次巻線３１ａを流れて
いる電流は、第３のインダクタ６３を流れる電流の影響
で急激な変化はしない。したがって、キャパシタ２１
ｃ、２２ｃが充放電して、第２のスイッチング手段２２
に印加される電圧Ｖ２２は徐々に減少する。制御回路７
１は、第１のスイッチング素子２１ａをオフしてから第
２のスイッチング手段２２の印加電圧がゼロになったこ
とを検知するまでの期間は、第２のスイッチング素子２
２ａをオンさせないように設定してある。

【００２９】時刻Ｔ２において、第２のスイッチング手
段２２の印加電圧がゼロに達すると、ダイオード２２ｂ
はターンオンする。ダイオード２２ｂがオンとなってい
る間に、制御回路７１は制御信号Ｇ２により第２のスイ
ッチング素子２２ａはターンオンする。このとき、第２
のスイッチング手段２２を流れる電流がダイオード２２
ｂに流れても、第２のスイッチング素子２２ａに流れて
も動作に有意な差はない。また、オンにあるダイオード
２２ｂ又は第２のスイッチング素子２２ａと、既にオン
となっている第４のスイッチング素子２４ａを通して、
トランス３１の１次巻線３１ａと第１のインダクタ４１
ａと第２のインダクタ４１ｂとの直列回路は短絡されて
いる。このため、トランス３１の１次巻線３１ａ、第１
のインダクタ４１ａ及び第２のインダクタ４１ｂは、そ
れぞれ両端間が短絡された状態になる。したがって、第
１のインダクタ４１ａ及び第２のインダクタ４１ｂに蓄
えられたエネルギーの和は保持される。このとき、トラ
ンス３１の第１の２次巻線３１ｂと第２の２次巻線３１
ｃに誘起される電圧はゼロとなる。これをより詳細に説
明すると、各ダイオードのオン電圧の影響により、トラ
ンス３１の第１の２次巻線３１ｂに誘起される電圧Ｖ３
１ｂはわずかに正、トランス３１の第２の２次巻線３１
ｃに誘起される電圧Ｖ３１ｃはわずかに負になる。そし
て、トランス３１の２次巻線の電流は第１の２次巻線３
１ｂに流れる。第３のインダクタ６３に印加される電圧
Ｖ６３は、電圧［−Ｖｏｕｔ］となり、流れる電流は直
線的に減少する。

【００３０】図３の（ａ）は、時刻Ｔ１から第４のスイ
ッチング素子２４ａがオフする時刻Ｔ３までの期間にお
ける、第２のインダクタ４１ｂを流れる電流の変化等を
説明する回路図である。図３の（ｂ）は、図３の（ａ）
に示す回路において、時刻Ｔ１からＴ３までの期間にお
ける第２のインダクタ４１ｂ及びダイオード５２を流れ
る電流等の詳細を示す波形図である。結合された第１の
インダクタ４１ａ及び第２のインダクタ４１ｂを流れる
電流をそれぞれＩ４１ａ、Ｉ４１ｂとし、第１のインダ
クタ４１ａ及び第２のインダクタ４１ｂのインダクタン
ス値をともにＬ４１とすると、結合された第１のインダ
クタ４１ａ及び第２のインダクタ４１ｂにおいて蓄えら
れるエネルギーの和Ｅ４１は下記式（４）により示され
る。

【００３１】 Ｅ４１＝Ｌ４１×（Ｉ４１ａ＋Ｉ４１ｂ）^２／２ ------（４）

【００３２】第１のスイッチング素子２１ａがターンオ
フする時刻Ｔ１から、第２のスイッチング手段２２の印
加電圧がゼロに達してダイオード２２ｂがターンオンす
る時刻Ｔ２までの期間は、第１のインダクタ４１ａ及び
第２のインダクタ４１ｂには同じ電流が流れる。また、
この期間において、第２のスイッチング手段２２と第１
のスイッチング手段２１のそれぞれに含まれるキャパシ
タ２２ｃとキャパシタ２１ｃは充放電する。キャパシタ
２２ｃの充電電圧がゼロになると、ダイオード２２ｂが
ターンオンする。ダイオード２２ｂのターンオン時に第
１のインダクタ４１ａ及び第２のインダクタ４１ｂに蓄
えられたエネルギーの和Ｅ４１１は、ダイオード２２ｂ
のターンオン直前に第１のインダクタ４１ａ及び第２の
インダクタ４１ｂに流れていた電流をＩＰとすると、下
記式（５）のように示される。ダイオード２２ｂのオン
の間、前記のように第１のインダクタ４１ａ及び第２の
インダクタ４１ｂは、それぞれの両端間が短絡された状
態になる。このため、第１のインダクタ４１ａ及び第２
のインダクタ４１ｂに蓄えられたエネルギーの和Ｅ４１
１が保持される。

【００３３】 Ｅ４１１＝Ｌ４１×（ＩＰ×２）^２／２ ------（５）

【００３４】ダイオード２２ｂがオンすると、トランス
３１の１次巻線３１ａを流れる電流Ｉ３１ａは、第３の
インダクタ６３を流れる電流の１次側換算電流となる。
このため、電流Ｉ３１ａは直線的に減少する。第１のイ
ンダクタ４１ａを流れる電流Ｉ４１ａはトランス３１の
１次巻線３１ａを流れる電流Ｉ３１ａに制限される。第
２のインダクタ４１ｂを流れる電流Ｉ４１ｂには、ダイ
オード２２ｂのターンオン直前に第１のインダクタ４１
ａと第２のインダクタ４１ｂに流れていた電流ＩＰの和
を一定に保つように下記式（６）の電流が流れる。

【００３５】 Ｉ４１ｂ＝ＩＰ×２−Ｉ３１ａ ------（６）

【００３６】このように電流が流れることにより、第１
のインダクタ４１ａを流れる電流Ｉ４１ａと第２のイン
ダクタ４１ｂを流れる電流Ｉ４１ｂは、下記式（７）の
関係が成り立つ。

【００３７】 Ｉ４１ａ＋Ｉ４１ｂ＝ＩＰ×２ ------（７）

【００３８】このため、第１のインダクタ４１ａに流れ
る電流Ｉ４１ａと第２のインダクタ４１ｂに流れる電流
Ｉ４１ｂとの和は一定になる。この結果、エネルギーＥ
４１１は一定に保持される。従って、図３の（ｂ）に示
すように、第２のインダクタ４１ｂを流れる電流Ｉ４１
ｂ及びダイオード５２を流れる電流Ｉ５２は前述した電
流成分を有する電流波形となる。図３の（ｂ）に示す電
流波形図（Ｉ４１ｂ）において、細い縦線で示す領域
は、トランス３１の１次巻線３１ａを流れる電流成分Ｉ
３１ａを示している。また、図３の（ｂ）において、細
い斜線で示す領域がダイオード５２を流れる電流Ｉ５２
である。すなわち、この電流Ｉ５２は、第２のインダク
タ４１ｂに流れる電流Ｉ４１ｂから電流Ｉ３１ａを除い
た電流成分であり、次式（８）により表せる。

【００３９】

【００４０】図２に示した時刻Ｔ３において、第４のス
イッチング素子２４ａがターンオフすると、第１のイン
ダクタ４１ａ及び第２のインダクタ４１ｂのそれぞれに
保持されていたエネルギーにより、キャパシタ２３ｃと
キャパシタ２４ｃは充放電する。従って、第３のスイッ
チング手段２３に印加される電圧は徐々に減少する。制
御回路７１は、第４のスイッチング素子２４ａをオフし
てから第３のスイッチング手段２３の印加電圧がゼロに
なったことを検知するまでの期間に第３のスイッチング
素子２３ａをオンさせないように設定してある。時刻Ｔ
４において、第３のスイッチング手段２３の印加電圧が
ゼロに達すると、ダイオード２３ｂがターンオンする。
ダイオード２３ｂがオンとなっている間に、制御回路７
１は制御信号Ｇ３により第３のスイッチング素子２３ａ
をオンする。このとき、第３のスイッチング手段２３を
流れる電流が、ダイオード２３ｂを流れても第３のスイ
ッチング素子２３ａを流れても動作に有意な差はない。

【００４１】第３のスイッチング素子２３ａがターンオ
ンすると、既にオンとなっている第２のスイッチング素
子２２ａを通して、第１のインダクタ４１ａ及び第２の
インダクタ４１ｂの印加電圧はゼロまで減少し、トラン
ス３１の１次巻線３１ａに印加される電圧Ｖ３１ａが電
圧［−Ｖｉｎ］になる。トランス３１の１次巻線３１ａ
の電圧Ｖ３１ａに電圧［−Ｖｉｎ］が印加され、第１の
２次巻線３１ｂの電圧Ｖ３１ｂ及び第２の２次巻線３１
ｃの電圧ＶＶ３１ｃはともに電圧［−Ｖｉｎ／ｎ］にな
る。この結果、ダイオード６１はオフ、ダイオード６２
はオンになる。従って、第３のインダクタ６３の電圧Ｖ
６３は、電圧［Ｖｉｎ／ｎ−Ｖｏｕｔ］になり、第３の
インダクタ６３を流れる電流は直線的に増加する。

【００４２】トランス３１の１次巻線３１ａの電流Ｉ３
１ａは、トランス３１の励磁電流と、第３のインダクタ
６３を流れる電流の１次側換算電流の和となるため、直
線的に絶対値が増加する。このため、第３のインダクタ
６３には励磁エネルギーが蓄えられる。このとき、制御
回路７１は、第１のスイッチング素子２１ａをオフ、第
２のスイッチング素子２２ａをオン、第４のスイッチン
グ素子２４ａをターンオフするよう制御している。した
がって、ダイオード２２ｂ及びダイオード２３ｂは、そ
れぞれが第２のスイッチング素子２２ａ及び第３のスイ
ッチング素子２３ａによって短絡され、ダイオード２１
ｂとダイオード２４ｂは逆バイアスされオフになってい
る。

【００４３】時刻Ｔ５において、第２のスイッチング素
子２２ａがオン状態の時に、制御回路７１の制御信号Ｇ
３により、第３のスイッチング素子２３ａはターンオフ
する。このとき、トランス３１の１次巻線３１ａを流れ
ていた電流Ｉ３１ａは、第３のインダクタ６３を流れる
電流の影響により急激に変化することはない。したがっ
て、キャパシタ２３ｃ、２４ｃは充放電して、第４のス
イッチング手段２４に印加される電圧Ｖ２４は徐々に減
少する。制御回路７１は、第３のスイッチング素子２３
ａをオフしてから第４のスイッチング手段２４の印加電
圧がゼロになったことを検知するまでの期間に、第４の
スイッチング素子２４ａをオンさせないよう設定されて
いる。

【００４４】時刻Ｔ６において、第４のスイッチング手
段２４の印加電圧がゼロに達すると、ダイオード２４ｂ
はターンオンする。ダイオード２４ｂがオンとなってい
る間に、制御回路７１は、制御信号Ｇ４により、第４の
スイッチング素子２４ａをオンする。このとき、第４の
スイッチング手段２４を流れる電流がダイオード２４ｂ
を流れても、第４のスイッチング素子２４ａを流れても
動作に有意な差はない。

【００４５】また、オンにあるダイオード２４ｂまたは
第４のスイッチング素子２４ａと、既にオンとなってい
る第２のスイッチング素子２２ａを通して、トランス３
１の１次巻線３１ａと第１のインダクタ４１ａと第２の
インダクタ４１ｂとの直列回路は短絡される。このた
め、トランス３１の１次巻線３１ａ、第１のインダクタ
４１ａ及び第２のインダクタ４１ｂのそれぞれの両端間
は短絡された状態になる。したがって、第１のインダク
タ４１ａ及び第２のインダクタ４１ｂに蓄えられたエネ
ルギーの和は保持される。時刻Ｔ５から第２のスイッチ
ング素子２２ａがオフする時刻Ｔ７までの動作は、前述
の時刻Ｔ１からＴ３間と同様である。

【００４６】トランス３１の第１の２次巻線３１ｂと第
２の２次巻線３１ｃに誘起される電圧Ｖ３１ｂ、Ｖ３１
ｃはゼロとなり、第３のインダクタ６３に印加される電
圧Ｖ６３は電圧［−Ｖｏｕｔ］となる。トランス３１の
第２の２次巻線３１ｃには、第３のインダクタ６３の励
磁エネルギーを連続に保つように電流が流れる。時刻Ｔ
７において、第２のスイッチング素子２２ａがターンオ
フすると、第１のインダクタ４１ａ及び第２のインダク
タ４１ｂに保持されていたエネルギーにより、キャパシ
タ２１ｃとキャパシタ２２ｃは充放電する。この結果、
第１のスイッチング手段２１に印加される電圧は徐々に
減少する。制御回路７１には、第２のスイッチング素子
２２ａをオフしてから第１のスイッチング手段２１の印
加電圧がゼロになったことを検知するまでの期間に、第
１のスイッチング素子２１ａをオンさせないように設定
してある。

【００４７】時刻Ｔ８において、第１のスイッチング手
段２１の印加電圧がゼロに達すると、ダイオード２１ｂ
はターンオンする。時刻Ｔ８からの回路動作は時刻Ｔ０
からの回路動作と同一である。上記のように、実施の形
態１のスイッチング電源装置においては、前記オンオフ
動作を繰り返して実行する。

【００４８】実施の形態１において、時刻Ｔ１から第２
のスイッチング素子２２ａがオンするまでの期間、時刻
Ｔ３から第３のスイッチング素子２３ａがオンするまで
の期間、時刻Ｔ５から第４のスイッチング素子２４ａが
オンするまでの期間、時刻Ｔ７から第１のスイッチング
素子２１ａがオンするまでの期間は短いので無視する。
また、第１のスイッチング素子２１ａのオン期間と第３
のスイッチング素子２３ａのオン期間を等しくＴｏｎと
する。第１のスイッチング素子２１ａがターンオフして
から第３のスイッチング素子２３ａがターンオンするま
でのオフ期間と、第３のスイッチング素子２３ａがター
ンオフしてから第１のスイッチング素子２１ａがターン
オンするまでのオフ期間を等しくＴｏｆｆとする。実施
の形態１において、図２から明らかなように、第１のス
イッチング素子２１ａと第３のスイッチング素子２３ａ
におけるデューティ比は５０％以下に設定されている。

【００４９】安定動作状態において、第３のインダクタ
６３の磁束は、第１のスイッチング素子２１ａのターン
オン時を初期状態とすると、第１のスイッチング素子２
１ａがターンオンしてから、再び、第１のスイッチング
素子１２１ａがターンオンする一周期で初期状態に戻る
ことから、下記式（９）の関係が成り立つ。

【００５０】 （Ｖｉｎ／ｎ−Ｖｏｕｔ）×Ｔｏｎ−Ｖｏｕｔ×Ｔｏｆｆ＝０ ------（９）

【００５１】従って、出力電圧［Ｖｏｕｔ］は入力電圧
［Ｖｉｎ］に対して下記式（１０）の関係を持つ。

【００５２】 Ｖｏｕｔ＝δ×Ｖｉｎ／ｎ ------（１０）

【００５３】但し、式（１０）におけるδは下記式（１
１）で示される。

【００５４】 δ＝Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ） ------（１１）

【００５５】従って、実施の形態１のスイッチング電源
装置は、第１のスイッチング素子２１ａ及び第３のスイ
ッチング素子２３ａのオンオフ比により出力電圧［Ｖｏ
ｕｔ］を制御できる。このため、実施の形態１のスイッ
チング電源装置は従来のフルブリッジコンバータと同じ
変換式となる。実施の形態１のスイッチング電源装置に
おいては、前述のように、時刻Ｔ１から第２のスイッチ
ング素子２２ａがオンするまでの期間、時刻Ｔ３から第
３のスイッチング素子２３ａがオンするまでの期間、時
刻Ｔ５から第４のスイッチング素子２４ａがオンするま
での期間、時刻Ｔ７から第１のスイッチング素子２１ａ
がオンするまでの期間、及び第１から第４のスイッチン
グ素子２１ａ、２２ａ、２３ａ、２４ａがターンオン直
後に逆方向に流れる電流を無視している。また、その他
無視した点を考慮に入れると、出力電圧は前記式（１
０）で示した値より低くなる。しかし、その出力電圧の
低下分をδを大きく設定することにより、容易に補償す
ることが可能である。このため、上記のように構成した
実施の形態１のスイッチング電源装置により所定の出力
電圧を得ることができる。

【００５６】実施の形態１のスイッチング電源装置は、
第１から第４のスイッチング素子２１ａ、２２ａ、２３
ａ、２４ａのターンオン直前に、それぞれのスイッチン
グ素子に寄生的に存在するキャパシタ２１ｃ、２２ｃ、
２３ｃ、２４ｃを第１のインダクタ４１ａ及び第２のイ
ンダクタ４１ｂに蓄えられたエネルギーを用いて放電し
てからターンオンするよう構成されている。このため、
実施の形態１のスイッチング電源装置は、サージ状の短
絡電流を大幅に低減でき、効率の改善、ノイズの発生を
抑制することが可能である。また、実施の形態１のスイ
ッチング電源装置においては、軽負荷へ対応する必要が
ある場合に、第１のインダクタ４１ａ及び第２のインダ
クタ４１ｂのインダクタンス値を大きくすることによ
り、それぞれのインダクタに蓄えられるエネルギーを増
やして、各スイッチング手段の寄生キャパシタが十分充
放電できるよう構成されている。これにより、実施の形
態１のスイッチング電源装置は、軽負荷時においても効
率の改善、ノイズの発生を抑えることが可能である。

【００５７】従来技術の場合、トランスの漏れインダク
タンスや配線に寄生するインダクタンスによって、第１
から第４のスイッチング素子１２１ａ、１２２ａ、１２
３ａ、１２４ａ（図６参照）のターンオフ時に不要な共
振電圧が発生するという問題があった。しかし、実施の
形態１のスイッチング電源装置においては、それぞれの
スイッチング素子のターンオフに対応して、ダイオード
２２ｂ、２１ｂ、２４ｂ、２３ｂがオンすることにより
共振電圧がクランプされる。その直後、並列接続された
第２のスイッチング素子２２ａ、第１のスイッチング素
子２１ａ、第４のスイッチング素子２４ａ、及び第３の
スイッチング素子２３ａがオンすることにより電圧クラ
ンプが持続される。このため、実施の形態１のスイッチ
ング電源装置において、不要な共振電圧が発生すること
はない。

【００５８】次に、フルブリッジコンバータについて考
察する。特開平１１−８９２３２号公報には、トランス
の１次巻線に直列にインダクタを追加する構成のスイッ
チング電源装置が開示されている。このような構成のス
イッチング電源装置は、トランスの１次巻線と追加され
たインダクタの接続点にトランスの寄生キャパシタとの
不要な共振電圧が発生し、共振電流が流れて、ノイズ発
生の原因になると考えられる。これに対し、実施の形態
１のスイッチング電源装置の場合、第１のインダクタ４
１ａ及び第２のインダクタ４１ｂによって蓄えられたエ
ネルギーによる電流は、第１のインダクタ４１ａ及び第
２のインダクタ４１ｂが磁気的に結合しているため、第
２のスイッチング手段２２とダイオード５２、または、
第４のスイッチング手段２４とダイオード５１で分流さ
れ、トランスの両端の電圧は実質的にゼロに固定され
る。このため、トランス３１に寄生キャパシタが存在し
ても、第１のインダクタ４１ａ及び第２のインダクタ４
１ｂとの不要な共振は発生しない。

【００５９】実施の形態１のスイッチング電源装置にお
いて、第１のスイッチング素子２１ａがターンオフして
から第２のスイッチング素子２２ａがターンオンするま
での期間、第２のスイッチング素子２２ａがターンオフ
してから第１のスイッチング素子２１ａがターンオンす
るまでの期間、第３スイッチング素子２３ａがターンオ
フしてから第４のスイッチング素子２４ａがターンオン
するまでの期間、第４のスイッチング素子２４ａがター
ンオフしてから第３のスイッチング素子２３ａがターン
オンするまでの期間は、第１から第４のスイッチング手
段に印加される電圧を検知する方法を用いて設定した。
本発明はこのような設定方法に限定されるものではな
く、例えば第１から第４のスイッチング素子に並列接続
されたダイオードを流れる電流を検知して設定する方法
を用いたり、又は予め一定の時間を設定しておくことに
より期間設定できることは言うまでもない。

【００６０】また、実施の形態１においては、第１から
第４のスイッチング素子２１ａ、２２ａ、２３ａ、２４
ａに寄生的に存在する並列接続されたキャパシタ２１
ｃ、２２ｃ、２３ｃ、２４ｃに加えて、電圧の変化をさ
らに緩やかにすることによってノイズ成分をさらに減ら
すために、外付けでコンデンサを追加することも可能で
ある。このような構成にしても基本動作において実施の
形態１と有意な差はない。さらに、キャパシタ２１ｃ、
２２ｃ、２３ｃ、２４ｃは、並列されたスイッチング素
子及びダイオードの寄生キャパシタであるとしたが、回
路パターンに含まれる浮遊キャパシタをも包含して考え
ることができることは当然である。以上のように、実施
の形態１によれば、広い負荷範囲にわたって、高効率に
すること及び低ノイズにすることが可能なスイッチング
電源装置を提供することができる。

【００６１】《実施の形態２》次に、本発明に係る実施
の形態２のスイッチング電源装置について図４及び図５
を参照しつつ説明する。図４は本発明の実施の形態２の
スイッチング電源装置の構成を示す回路図である。図５
は実施の形態２のスイッチング電源装置における動作を
説明するための波形図である。実施の形態２のスイッチ
ング電源装置において、前述の実施の形態１と同一機能
及び構成を有する部分には同一符号を付しその説明は省
略する。

【００６２】実施の形態２のスイッチング電源装置は、
図４に示すように、前述の図１に示した実施の形態１の
スイッチング電源装置に比べると、ダイオード５１、５
２を削除し、その代わりにダイオード５３、５４が挿入
されている。図４に示すように、実施の形態２における
ダイオード５３のアノードは、トランス３１の１次巻線
３１ａの第１の端子に接続され、ダイオード５３のカソ
ードは入力端子１２ａに接続されている。ダイオード５
４のアノードは、トランス３１の１次巻線３１ａの第２
の端子に接続され、ダイオード５４のカソードは入力端
子１２ａに接続されている。

【００６３】図５に示した実施の形態２のスイッチング
電源装置における動作波形図において、前述の実施の形
態１のスイッチング電源装置における図２の動作波形図
と同一の回路構成部分における波形についてはその説明
は省略する。図５において、Ｉ５３はダイオード５３を
流れる電流波形を示しており、Ｉ５４はダイオード５４
を流れる電流波形を示している。

【００６４】図４に示した実施の形態２のスイッチング
電源装置において、制御回路７１の出力である制御信号
Ｇ１と第１のスイッチング手段２１のオン・オフ動作
は、前述の実施の形態１のスイッチング電源装置におけ
る制御回路７１の出力である制御信号Ｇ２と第２のスイ
ッチング手段２２のオン・オフ動作と同等である。ま
た、制御回路７１の出力である制御信号Ｇ２と第２のス
イッチング手段２２のオン・オフ動作は、前述の実施の
形態１のスイッチング電源装置における制御回路７１の
出力である制御信号Ｇ１と第１のスイッチング手段２１
のオン・オフ動作と同等である。また、制御回路７１の
出力である制御信号Ｇ３と第３のスイッチング手段２３
のオン・オフ動作は、前述の実施の形態１のスイッチン
グ電源装置における制御回路７１の出力である制御信号
Ｇ４と第４のスイッチング手段２４のオン・オフ動作と
同等である。さらに、制御回路７１の出力である制御信
号Ｇ４と第４のスイッチング手段２４の動作は、前述の
実施の形態１のスイッチング電源装置における制御回路
７１の出力である制御信号Ｇ３と第３のスイッチング手
段２３のオン・オフ動作と同等である。

【００６５】また、実施の形態２におけるダイオード５
３及びダイオード５４の各動作は、実施の形態１のスイ
ッチング電源装置におけるダイオード５１及びダイオー
ド５２の各動作と同等である。実施の形態２のトランス
３１、ダイオード６１、６２の動作は、実施の形態１の
スイッチング電源装置におけるトランス３１、ダイオー
ド６１、６２の動作と電圧・電流の位相が１８０°反転
したものになる。実施の形態２のスイッチング電源装置
におけるその他の回路部分の動作は、前述の実施の形態
１と同等である。

【００６６】以下、実施の形態２における出力電圧につ
いて検討する。実施の形態２のスイッチング電源装置に
おいて、時刻Ｔ１から第１のスイッチング素子２１ａが
オンするまでの期間、時刻Ｔ３から第４のスイッチング
素子２４ａがオンするまでの期間、時刻Ｔ５から第３の
スイッチング素子２３ａがオンするまでの期間、及び時
刻Ｔ７から第２のスイッチング素子２２ａがオンするま
での期間は、それぞれ短いので無視する。また、第２の
スイッチング素子２２ａのオン期間と第４のスイッチン
グ素子２４ａのオン期間を等しくＴｏｎとする。第２の
スイッチング素子２２ａがターンオフしてから第４のス
イッチング素子２４ａがターンオンするまでのオフ期間
と、第４のスイッチング素子２４ａがターンオフしてか
ら第２のスイッチング素子２２ａがターンオンするまで
のオフ期間を等しくＴｏｆｆとする。実施の形態２にお
いて、図５に示されているように、第２のスイッチング
素子２２ａ及び第４のスイッチング素子２４ａのデュー
ティ比は５０％以下に設定されている。また、実施の形
態２における出力電圧と入力電圧との関係は、前述の実
施の形態１で示した出力電圧［Ｖｏｕｔ］と入力電圧
［Ｖｉｎ］とを示す式（１０）と同様の関係を有する。

【００６７】次に、実施の形態２におけるダイオード５
３、５４は、実施の形態１で示したダイオード５１、５
２と異なり、トランス３１の両端から入力直流電源の正
極に繋がれた入力端子１２ａに接続されている理由を簡
単に説明する。実施の形態１においては、図３に示した
ように、入力端子１２ｂに接続された第２のスイッチン
グ手段２２と第４のスイッチング手段２４が同時にオン
する期間が存在する。その期間において、第２のスイッ
チング手段２２、インダクタ４１ａ、トランス３１の１
次巻線３１ａ、前記インダクタ４１ａと結合されたイン
ダクタ４１ｂ、第４のスイッチング手段２４がループを
作る。このループを流れる電流は、トランス３１の１次
巻線３１ａを流れる電流によって制限される。結合され
たインダクタ４１ａ、４１ｂの持っているエネルギーを
保持しようとして、インダクタ４１ａ、４１ｂに流れる
電流の内、トランス３１の１次巻線３１ａに流れる電流
を超える部分は、インダクタ４１ａ、又はインダクタ４
１ｂの両端間を短絡して流す。このため、実施の形態１
においては、インダクタ４１ａ、４１ｂの端子と入力端
子１２ｂとの間にダイオード５１、５２をそれぞれ接続
して、所望の動作を行うよう構成した。

【００６８】一方、実施の形態２においては、入力端子
１２ａに接続された第１のスイッチング手段２１と第３
のスイッチング手段２３が同時にオンする期間が存在す
る。その期間において、第１のスイッチング手段２１、
インダクタ４１ａ、トランス３１の１次巻線３１ａ、前
記インダクタ４１ａと結合されたインダクタ４１ｂ、第
３のスイッチング手段２３がループを作る。このループ
を流れる電流は、トランス３１の１次巻線３１ａを流れ
る電流によって制限される。結合されたインダクタ４１
ａ、４１ｂが持っているエネルギーを保持しようとし
て、インダクタ４１ａ、４１ｂに流れる電流の内、トラ
ンス３１の１次巻線３１ａに流れる電流を超える部分
は、インダクタ４１ａ、又はインダクタ４１ｂの両端間
を短絡して流れる。このため、インダクタ４１ａ、４１
ｂの端子と、入力端子１２ａとの間に短絡手段が必要で
あり、その短絡手段として実施の形態２においてはダイ
オード５３、５４を挿入してある。

【００６９】実施の形態２のスイッチング電源装置は、
実施の形態１のスイッチング電源装置と同様に、第１か
ら第４のスイッチング素子２１ａ、２２ａ、２３ａ、２
４ａのターンオン直前に、それぞれのスイッチング素子
に寄生的に存在するキャパシタ２１ｃ、２２ｃ、２３
ｃ、２４ｃを第１のインダクタ４１ａ及び第２のインダ
クタ４１ｂに蓄えられたエネルギーを用いて放電してか
らターンオンする。このため、サージ状の短絡電流を大
幅に低減でき、効率の改善、ノイズの発生を抑えること
が可能である。また、実施の形態２のスイッチング電源
装置において、軽負荷へ対応する必要がある場合、第１
のインダクタ４１ａ及び第２のインダクタ４１ｂのイン
ダクタンス値を大きく設定することによりインダクタに
蓄えられるエネルギーを増やして、各スイッチング手段
の寄生キャパシタは十分充放電できる。これにより、実
施の形態２のスイッチング電源装置は、軽負荷時におい
ても効率の改善、ノイズの発生を抑えることが可能であ
る。また、実施の形態２のスイッチング電源装置におい
ては、トランスの漏れインダクタンスや配線に寄生する
インダクタンスによる不要な共振電圧の発生が防止され
ている。

【００７０】次に、フルブリッジコンバータについて考
察する。特開平１１−８９２３２号公報には、トランス
の１次巻線に直列にインダクタを追加する構成のスイッ
チング電源装置が開示されている。このような構成のス
イッチング電源装置は、トランスの１次巻線と追加され
たインダクタの接続点にトランスの寄生キャパシタとの
不要な共振電圧が発生し、共振電流が流れて、ノイズ発
生の原因になると考えられる。これに対し、実施の形態
２のスイッチング電源装置の場合、第１のインダクタ４
１ａ及び第２のインダクタ４１ｂによって蓄えられたエ
ネルギーによる電流は、第１のインダクタ４１ａ及び第
２のインダクタ４１ｂが磁気的に結合しているため、第
１のスイッチング手段２１とダイオード５４、または、
第３のスイッチング手段２３とダイオード５３で分流さ
れる。そして、トランスの両端の電圧は実質的にゼロに
固定される。このため、トランス３１に寄生キャパシタ
が存在しても、第１のインダクタ４１ａ及び第２のイン
ダクタ４１ｂとの不要な共振は発生しない。

【００７１】実施の形態２のスイッチング電源装置にお
いて、第１のスイッチング素子２１ａがターンオフして
から第２のスイッチング素子２２ａがターンオンするま
での期間、第２のスイッチング素子２２ａがターンオフ
してから第１のスイッチング素子２１ａがターンオンす
るまでの期間、第３スイッチング素子２３ａがターンオ
フしてから第４のスイッチング素子２４ａがターンオン
するまでの期間、第４のスイッチング素子２４ａがター
ンオフしてから第３のスイッチング素子２３ａがターン
オンするまでの期間は、実施の形態１と同様に第１から
第４のスイッチング手段に印加される電圧を検知する方
法を用いて設定した。本発明はこのような設定方法に限
定されるものではなく、例えば第１から第４のスイッチ
ング素子に並列接続されたダイオードを流れる電流を検
知して設定する方法を用いたり、又は予め一定の時間を
設定しておくことにより期間設定を行うことができる。

【００７２】また、実施の形態２においては、第１から
第４のスイッチング素子２１ａ、２２ａ、２３ａ、２４
ａに寄生的に存在する並列接続されたキャパシタ２１
ｃ、２２ｃ、２３ｃ、２４ｃに加えて、電圧の変化をさ
らに緩やかにすることによってノイズ成分をさらに減ら
すために、外付けでコンデンサを追加することも可能で
ある。このような構成にしても基本動作において実施の
形態１と有意な差はない。さらに、キャパシタ２１ｃ、
２２ｃ、２３ｃ、２４ｃは、並列されたスイッチング素
子及びダイオードの寄生キャパシタであるとしたが、回
路パターンに含まれる浮遊キャパシタをも包含して考え
ることができることは当然である。以上のように、実施
の形態２によれば、広い負荷範囲にわたって、高効率に
すること及び低ノイズにすることが可能なスイッチング
電源装置を提供することができる。

【００７３】

【発明の効果】以上、具体的な実施の形態について詳細
に説明したところから明らかなように、本発明は次の効
果を有する。本発明に係るスイッチング電源装置は、第
１から第４のスイッチング手段のターンオン直前に、そ
れぞれのスイッチング手段に寄生して存在するキャパシ
タを結合された第１のインダクタと第２のインダクタに
蓄えられたエネルギーを用いて充放電してからターンオ
ンするよう構成されている。このため、本発明によれ
ば、サージ状の短絡電流の発生を防止し又は短絡電流を
低減して、効率の改善、ノイズの発生を抑えることが可
能なスイッチング電源装置を得ることができる。

【００７４】また、本発明のスイッチング電源装置にお
いては、第１のインダクタ及び第２のインダクタの各イ
ンダクタンス値を大きく設定することにより、広い負荷
範囲にわたって効率の改善、ノイズの発生を抑えること
が可能である。また、本発明のスイッチング電源装置に
おいては、第１から第４のスイッチング素子のターンオ
フ時にそれぞれの第２、第１、第４、第３のスイッチン
グ素子に並列接続されたダイオードがオン状態となるこ
とにより共振電圧がクランプされる。その直後に、本発
明のスイッチング電源装置は、並列接続された第２、第
１、第４、第３のスイッチング素子がオン状態となるこ
とにより、電圧クランプが維持され、不要な共振電圧が
発生することはない。

【００７５】また、本発明のスイッチング電源装置にお
いて、第１のインダクタと第２のインダクタによって蓄
えられたエネルギーによる電流は、第１のインダクタと
第２のインダクタが磁気的に結合しているため、第２の
スイッチング素子と第２のダイオード及び第４のスイッ
チング素子と第１のダイオードに流れる。これにより、
本発明によれば、第１のインダクタ及び第２のインダク
タとトランスの寄生キャパシタとの不要な共振が発生せ
ず、広い負荷範囲にわたって高効率化及び低ノイズ化が
可能なスイッチング電源装置を実現できる。

【図面の簡単な説明】

【図１】本発明に係る実施の形態１のスイッチング電源
装置の構成を示す回路図である。

【図２】本発明に係る実施の形態１のスイッチング電源
装置における各部の動作を示す波形図である。

【図３】（ａ）本発明に係る実施の形態１のスイッチン
グ電源装置における第１のインダクタ及び第２のインダ
クタの動作を示す説明図である。 （ｂ）本発明に係る実施の形態１のスイッチング電源装
置における第２のダイオード及び第４のスイッチング手
段を流れる電流波形図である。

【図４】本発明に係る実施の形態２のスイッチング電源
装置の構成を示す回路図である。

【図５】本発明に係る実施の形態２のスイッチング電源
装置における各部の動作を示す波形図である。

【図６】従来のフルブリッジコンバータの構成を示す回
路図である。

【図７】従来のフルブリッジコンバータにおける各部の
動作を示す波形図である。

【符号の説明】

１１ 入力直流電源 １２ａ、１２ｂ 入力端子 ２１ 第１のスイッチング手段 ２１ａ 第１のスイッチング素子 ２１ｂ ダイオード ２１ｃ キャパシタ ２２ 第２のスイッチング手段 ２２ａ 第２のスイッチング素子 ２２ｂ ダイオード ２２ｃ キャパシタ ２３ 第３のスイッチング手段 ２３ａ 第３のスイッチング素子 ２３ｂ ダイオード ２３ｃ キャパシタ ２４ 第４のスイッチング手段 ２４ａ 第４のスイッチング素子 ２４ｂ ダイオード ２４ｃ キャパシタ ３１ トランス ３１ａ １次巻線 ３１ｂ 第１の２次巻線 ３１ｃ 第２の２次巻線 ４１ａ 第１のインダクタ ４１ｂ 第２のインダクタ ５１ ダイオード ５２ ダイオード ５３ ダイオード ５４ ダイオード ６１ ダイオード ６２ ダイオード ６３ 第３のインダクタ ６４ 平滑コンデンサ ６５ａ、６５ｂ 出力端子 ６６ 負荷 ７１ 制御回路

フロントページの続き (56)参考文献 特開 平11−89232（ＪＰ，Ａ) 特開 平10−4680（ＪＰ，Ａ) 特開 平９−247935（ＪＰ，Ａ) 特開 昭63−92265（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02M 3/28 H02M 3/335

Claims (12)

(57)【特許請求の範囲】
1. 【請求項１】 デッドタイム期間を有して交互にオンオ
   フする第１のスイッチング手段と第２のスイッチング手
   段とを有し、入力直流電源に接続された第１の直列回
   路、 デッドタイム期間を有して、交互にオンオフする第３の
   スイッチング手段と第４のスイッチング手段とを有し、
   前記入力直流電源に接続された第２の直列回路、 少なくとも１次巻線と２次巻線とを有するトランス、 前記トランスの１次巻線の第１の端子と、前記第１のス
   イッチング手段と前記第２のスイッチング手段の接続点
   との間に接続した第１のインダクタ、 前記トランスの１次巻線の第２の端子と、前記第３のス
   イッチング手段と前記第４のスイッチング手段の接続点
   との間に接続され、かつ前記第１のインダクタと磁気的
   に結合している第２のインダクタ、 前記トランスの１次巻線の第１の端子と前記入力直流電
   源の負極との間に接続した第１のダイオード、 前記トランスの１次巻線の第２の端子と前記入力直流電
   源の負極との間に接続した第２のダイオード、 前記トランスの２次巻線に誘起する電圧を整流平滑する
   整流平滑手段、及び前記第１のスイッチング手段に含ま
   れる制御可能なスイッチング素子のデューティ比、また
   は、前記第３のスイッチング手段に含まれる制御可能な
   スイッチング素子のデューティ比、または、その両方の
   比を制御するオンオフ制御手段、 を具備することを特徴とするスイッチング電源装置。
2. 【請求項２】 前記第１のスイッチング手段及び第３の
   スイッチング手段に含まれる制御可能な各スイッチング
   素子は、デューティ比が５０％以下であることを特徴と
   する請求項１記載のスイッチング電源装置。
3. 【請求項３】 デッドタイム期間を有して交互にオンオ
   フする第１のスイッチング手段と第２のスイッチング手
   段とを有し、入力直流電源に接続された第１の直列回
   路、 デッドタイム期間を有して、交互にオンオフする第３の
   スイッチング手段と第４のスイッチング手段とを有し、
   前記入力直流電源に接続された第２の直列回路、 少なくとも１次巻線と２次巻線とを有するトランス、 前記トランスの１次巻線の第１の端子と、前記第１のス
   イッチング手段と前記第２のスイッチング手段の接続点
   との間に接続した第１のインダクタ、 前記トランスの１次巻線の第２の端子と、前記第３のス
   イッチング手段と前記第４のスイッチング手段の接続点
   との間に接続され、かつ前記第１のインダクタと磁気的
   に結合している第２のインダクタ、 前記トランスの１次巻線の第１の端子と前記入力直流電
   源の正極との間に接続した第１のダイオード、 前記トランスの１次巻線の第２の端子と前記入力直流電
   源の正極との間に接続した第２のダイオード、 前記トランスの２次巻線に誘起する電圧を整流平滑する
   整流平滑手段、及び前記第２のスイッチング手段に含ま
   れる制御可能なスイッチング素子のデューティ比、また
   は、前記第４のスイッチング手段に含まれる制御可能な
   スイッチング素子のデューティ比、または、その両方の
   比を制御するオンオフ制御手段、を具備することを特徴
   とするスイッチング電源装置。
4. 【請求項４】 前記第２のスイッチング手段及び第４の
   スイッチング手段に含まれる制御可能な各スイッチング
   素子は、デューティ比が５０％以下であることを特徴と
   する請求項３記載のスイッチング電源装置。
5. 【請求項５】 前記第１のスイッチング手段をオンオフ
   するパルスと前記第３のスイッチング手段のオンオフす
   るパルスの位相を１８０°ずらして制御することを特徴
   とする請求項１又は請求項３記載のスイッチング電源装
   置。
6. 【請求項６】 前記第１のスイッチング手段、前記第２
   のスイッチング手段、前記第３のスイッチング手段及び
   前記第４のスイッチング手段のそれぞれを、制御可能な
   スイッチング素子とダイオードの並列接続体とにより構
   成したことを特徴とする請求項１又は請求項３記載のス
   イッチング電源装置。
7. 【請求項７】 前記第１のスイッチング手段、前記第２
   のスイッチング手段、前記第３のスイッチング手段及び
   第４のスイッチング手段のそれぞれを、並列なダイオー
   ドを内蔵した制御可能なスイッチング素子であるＦＥＴ
   のみで構成したことを特徴とする請求項１又は請求項３
   記載のスイッチング電源装置。
8. 【請求項８】 前記第１のスイッチング手段、前記第２
   のスイッチング手段、前記第３のスイッチング手段及び
   前記第４のスイッチング手段のそれぞれを、制御可能な
   スイッチング素子とダイオードの並列接続体とにより構
   成し、 前記第１のスイッチング手段、前記第２のスイッチング
   手段、前記第３のスイッチング手段及び第４のスイッチ
   ング手段のそれぞれが、印加電圧を検知し、その検知さ
   れた印加電圧が実質的にゼロの状態において前記スイッ
   チング素子をオンさせる制御手段を有することを特徴と
   する請求項１又は請求項３記載のスイッチング電源装
   置。
9. 【請求項９】 前記第１のスイッチング手段、前記第２
   のスイッチング手段、前記第３のスイッチング手段及び
   第４のスイッチング手段のそれぞれを、並列なダイオー
   ドを内蔵した制御可能なスイッチング素子であるＦＥＴ
   のみで構成し、 前記第１のスイッチング手段、前記第２のスイッチング
   手段、前記第３のスイッチング手段及び第４のスイッチ
   ング手段のそれぞれが、印加電圧を検知し、その検知さ
   れた印加電圧が実質的にゼロの状態において前記スイッ
   チング素子をオンさせる制御手段を有することを特徴と
   する請求項１又は請求項３記載のスイッチング電源装
   置。
10. 【請求項１０】 前記第１のスイッチング手段、前記第
    ２のスイッチング手段、前記第３のスイッチング手段及
    び前記第４のスイッチング手段のそれぞれを、制御可能
    なスイッチング素子とダイオードの並列接続体とにより
    構成し、 前記第１のスイッチング手段、前記第２のスイッチング
    手段、前記第３のスイッチング手段及び第４のスイッチ
    ング手段のそれぞれが、それぞれに含まれる前記ダイオ
    ードに電流が流れたことを検知して前記スイッチング素
    子をオンさせる制御手段を有することを特徴とする請求
    項１又は３記載のスイッチング電源装置。
11. 【請求項１１】 前記第１のスイッチング手段、前記第
    ２のスイッチング手段、前記第３のスイッチング手段及
    び第４のスイッチング手段のそれぞれを、並列なダイオ
    ードを内蔵した制御可能なスイッチング素子であるＦＥ
    Ｔのみで構成し、 前記第１のスイッチング手段、前記第２のスイッチング
    手段、前記第３のスイッチング手段及び第４のスイッチ
    ング手段のそれぞれが、それぞれに含まれる前記ダイオ
    ードに電流が流れたことを検知して前記スイッチング素
    子をオンさせる制御手段を有することを特徴とする請求
    項１又は３記載のスイッチング電源装置。
12. 【請求項１２】 前記第１のスイッチング手段、前記第
    ２のスイッチング手段、前記第３のスイッチング手段及
    び第４スイッチング手段のそれぞれに含まれる制御可能
    なそれぞれのスイッチング素子を、第１のスイッチング
    素子、第２のスイッチング素子、第３のスイッチング素
    子、第４のスイッチング素子とし、 前記第１のスイッチング素子がオンからオフに移行して
    から前記第２のスイッチング素子がオフからオンに移行
    するまでの期間、及び前記第２のスイッチング素子がオ
    ンからオフに移行してから第１のスイッチング素子がオ
    フからオンに移行するまでの期間、及び前記第３のスイ
    ッチング素子がオンからオフに移行してから前記第４の
    スイッチング素子がオフからオンに移行するまでの期
    間、及び前記第４のスイッチング素子がオンからオフに
    移行してから第３のスイッチング素子がオフからオンに
    移行するまでの期間を一定時間に固定する制御手段を有
    することを特徴とする請求項１又は請求項３記載のスイ
    ッチング電源装置。