JP2000290784A - 薄膜の形成方法および液晶装置の製造方法 - Google Patents
薄膜の形成方法および液晶装置の製造方法Info
- Publication number
- JP2000290784A JP2000290784A JP9903899A JP9903899A JP2000290784A JP 2000290784 A JP2000290784 A JP 2000290784A JP 9903899 A JP9903899 A JP 9903899A JP 9903899 A JP9903899 A JP 9903899A JP 2000290784 A JP2000290784 A JP 2000290784A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductive film
- film
- forming
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
を抑制して、基板に割れが発生するのを防止できる、薄
膜の形成方法を提供する。 【解決手段】 基板100を搬送用トレイ200で保持
して絶縁膜110および第1金属膜120をスパッタリ
ングにて成膜する。搬送用トレイ200を外した状態
で、第1金属膜120をパターニングする。このパター
ニングに際して、基板100の周縁部のクランプ210
で保持される部分から第1金属膜120のエッジ部が所
定寸法後退するようにマスクパターンを設定する。次
に、再度搬送用トレイ200を基板100に保持して第
2金属膜140をスパッタリングにより成膜する。この
ため、基板100と搬送用トレイ200のクランプ21
0との間で異常放電が発生するのを抑制することができ
る。
Description
び液晶装置の製造方法に関する。さらに詳しくは、導電
性薄膜のスパッタリング中に基板へダメージが生じるの
を防止できる薄膜の形成方法および液晶装置の製造方法
に関する。
リクス方式の液晶表示パネルとパッシブマトリクス方式
の液晶表示パネルが知られている。アクティブマトリク
ス方式の液晶表示パネルは、基板面にマトリクス状に配
列された複数の画素電極のそれぞれにスイッチング素子
が設けられている素子基板と、カラーフィルタなどが形
成されている対向基板と、これら両基板間に充填された
液晶と、から主に構成されている。
トランジスタ(TFT:Thin FilmTransistor)などの
3端子型非線形素子と、薄膜ダイオード(TFD:Thin
Film Diode)などの2端子型非線形素子とがある。3
端子型非線形素子である薄膜トランジスタを備えた液晶
表示パネルでは、素子基板(TFT基板)面に、走査電
極としてのゲートラインと信号電極としてのソースライ
ンとの交差部分が、各画素毎にある。これに対して、2
端子型非線形素子である薄膜ダイオードを備えた液晶装
置では、同一基板上で配線の交差部分がないため、配線
間の短絡不良が原理的に発生しにくいという利点があ
る。加えて、2端子型非線形素子である薄膜ダイオード
を備えた液晶装置では、上記したように配線の交差部分
がなく構成が簡単であるため、薄膜形成工程、フォトリ
ソグラフィー工程、およびエッチング工程などの工程数
が少ないという利点がある。
ネルの素子基板側の製造方法を、主に成膜工程に着目し
て説明する。
に、搬送用トレイ(搬送用枠)1で、ガラスからなる母
基板2を保持する。なお、この方法は、素子基板を複数
枚分、一括して製造する方法である。したがって、母基
板2は素子基板を複数枚とれる大きさに設定されてい
る。また、搬送用トレイ1は、図10に示すように、母
基板2を取り囲む枠形状のものである。この搬送用トレ
イ1は、母基板2の周縁部を保持するクランプ3を備え
ている。クランプ3は、母基板2の裏面周縁の所定箇所
に当接する可動式の保持板31と、この保持板31に対
応した位置に設けられ母基板2の表面周縁に係当する係
当部32とを備える。また、係当部32は母基板2の表
面に対向する爪部32Aと、この爪部32Aの下面の中
間部から垂下するように形成された係当突起32Bと、
からなる。図9(A)は母基板2をクランプ3で保持し
た部分の断面図であり、図10は母基板2を搬送用トレ
イ1に保持した状態を示す平面図である。
2を、図示しないスパッタ装置の成膜チャンバ内に搬送
した後、図9(B)に示すように母基板2の表面へ例え
ば酸化タンタルを堆積させて絶縁膜4を全面に亙って形
成する。次いで、同図に示すように、例えばタンタルな
どからなる第1金属膜5を同じくスパッタリングにより
成膜する。その後、フォトリソグラフィー技術およびエ
ッチング技術を用いて第1金属膜5が所定のパターンに
なるように形成する。
り外した後、母基板2を陽極酸化槽に入れ、第1金属膜
5に陽極酸化を施す。この結果、第1金属膜5の表面に
酸化膜5Aが形成される。その後、再度、母基板2を搬
送用トレイ1で保持し、スパッタ装置の成膜チャンバ内
に配置し、例えばクロム、アルミニウムなどからなる第
2金属膜6をスパッタリングにより成膜する。次に、第
2金属膜6をフォトリソグラフィー技術およびエッチン
グ技術を用いてパターニングする。上記した工程を経
て、図示しない、走査電極や薄膜ダイオードや外部端子
などが形成される。この他の工程としては、画素電極の
形成工程などがある。
素子基板側が製造されるわけであるが、上記した陽極酸
化を第1金属膜5に施す都合上、母基板2上にパターニ
ングされた第1金属膜5は電気的にすべて接続されてい
る必要がある。このため、図11に示すように、母基板
2のそれぞれの素子基板領域21に形成された走査電極
や外部端子の基礎となる第1金属膜5の全ては、それぞ
れの領域21の周縁および母基板2の周縁に形成された
枠パターン7A、7Bに接続されている。図11中、一
点鎖線Lcは母基板2に含まれる1つの素子基板を分断
するための分断予定線を示している。図11は、母基板
2が6つの素子基板領域21を有している例を示してい
るが、他の素子基板領域においても同様の分断予定線が
設定されている。
た液晶表示パネルの製造方法においては、第1金属膜5
を陽極酸化した後、再度母基板2を搬送用トレイ1で保
持する際に、クランプ3と母基板2との間で位置ずれが
生じ易いという問題があった。この位置ずれは、図10
に示すx方向、y方向のいずれにも生じる。これは、枠
状の搬送用トレイ1に母基板2を嵌め込む必要上、搬送
用トレイ1の大きさに余裕度を持たせているからであ
る。このような位置ずれが生じると、搬送用トレイ1全
体ではクランプ3と第1金属膜5とが近接する部分がで
きる。
接している状態で、第2金属膜6をスパッタリングにて
成膜した場合、図9(C)スパッタリングに伴って母基
板2側に帯電が起こり、第1金属膜5とこれに近接する
クランプ(係当突起32B)3との間で異常放電が発生
する。このような異常放電が起こると、母基板2の周縁
における、クランプ3で保持されていた部分(図11
中、符号22で示す)のガラスに、クラックなどの損傷
が発生する。
じた場合、搬送工程の際に、またはフォトリソグラフィ
ー工程におけるレジストのスピンコーティングなどの際
に、母基板2に割れが生じるという問題が起きる。さら
に、その他の工程においても、母基板2に応力や振動が
かかる場合には、母基板2の周縁から割れが発生すると
いう問題が起きる。
と搬送用トレイとの間の異常放電の発生を抑制して、基
板に割れが発生するのを防止できる、薄膜の形成方法お
よび液晶装置の製造方法を得ることにある。
導電膜を形成した後、基板の周縁部を導電性を有する把
持部材により保持した状態で、第1の導電膜の上に、直
接的または間接的に第2の導電膜を堆積させる工程を備
える薄膜の形成方法であって、第2の導電膜を堆積させ
る前に、第1の導電膜にエッチングを施して第1の導電
膜のエッジ部を把持部材が当接する位置から後退させる
ことを特徴とする。
導電膜のエッジ部が把持部材が当接する位置から後退し
た位置に形成されるため、第2の導電膜を堆積させる際
に、基板側に帯電が生じても、第1の導電膜のエッジ部
と把持部材との間で異常放電が発生するのを抑制するこ
とができる。このため、基板の周縁部にクラックなどの
損傷が発生するのを防止できる。
の近傍に位置するエッジ部が、少なくとも、把持部材と
基板と間の相対的な最大位置ずれ寸法だけ後退されるこ
とが好ましい。
導電膜を堆積させた後、一旦把持部材を取り外し、再度
把持部材を取り付けて第2の導電膜を堆積する際に、基
板に対して把持部材が相対的にずれていても第1の導電
膜のエッジ部から把持部材に対して異常放電が起こるの
を抑制することができる。
ッタ法にて形成される場合に適用することができる。ス
パッタ法の場合、基板に対してチャージアップが発生し
易くなるが、第1の導電膜のエッジ部から把持部材への
異常放電を防止することにより、薄膜形成の歩留まりを
向上することができる。
マCVD法にて形成される場合にも適用することができ
る。
対してチャージアップが発生するプラズマCVD法によ
る成膜においても、異常放電を防止して基板にクラック
などの損傷が発生するのを防止することができる。
持する搬送用トレイに設けられている場合に適用され
る。このように、基板を搬送時に搬送用トレイが保護す
る場合に、第2の導電膜の堆積の際の基板側のチャージ
アップによる異常放電を防止することができる。
基板の対向内側面に、第1の導電膜/絶縁膜/第2の導
電膜からなる2端子型非線形素子を備える液晶装置の製
造方法であって、一方の基板の周縁部を搬送用トレイの
把持部で保持した状態で、第1の導電膜を堆積させた
後、第1の導電膜のエッジ部が把持部から後退するよう
にパターニングし、その後、絶縁膜を形成し、次いで第
2の導電膜を、基板が前記搬送用トレイの前記把持部で
保持された状態で堆積することを特徴とする。
形素子をスイッチング素子として備えるアクティブマト
リクス方式の液晶装置における素子基板側に、異常放電
によるクラックなどの損傷が発生するのを防止すること
ができる。このため、液晶装置の歩留まりを向上するこ
とができる。
積された第1の導電膜が、絶縁膜を陽極酸化により形成
するための枠状電極である場合に適用される。このよう
な構成の本発明では、素子基板側の2端子非線形素子の
第1の導電膜/絶縁膜/第2の導電膜の構造を形成する
に際し、基板の周縁部に形成する陽極酸化用の枠電極に
起因して、第1の導電膜と搬送用トレイの把持部との間
の異常放電の発生を抑制することができる。
法および液晶装置の製造方法の詳細を図面に示す実施形
態に基づいて説明する。本実施形態は、2端子型非線形
素子としてのTFD素子を用いたアクティブマトリクス
方式の液晶表示パネルの製造において、本発明を適用し
た例である。
する。図1および図2に示すように、ガラスからなる基
板100を搬送用トレイ200に保持する。この基板2
00は、複数の素子基板に分断できる、所謂多面取り用
の基板である。なお、図1は基板100を搬送用トレイ
200で保持した部分の断面図、図2は基板100を搬
送用トレイ200に保持した状態を示す平面図である。
イ200は、基板100の周縁部を保持するクランプ2
10を備えている。クランプ210は、基板100の裏
面周縁の所定箇所に当接する可動式の保持板211と、
この保持板211に対応した位置に設けられ、基板10
0の表面周縁に係当する係当部212と、を備える。こ
の係当部212は、基板100の表面に対向する爪部2
12Aと、この爪部212Aの下面の中間部から垂下す
るように形成された係当突起212Bと、からなる。爪
部212Aは、係当突起212Bの上部を覆うようにオ
ーバーハングした断面形状を有する。
保持した状態で、図示しないスパッタ装置の成膜チャン
バ内に搬送した後、図3に示すように基板100の表面
へ例えば酸化タンタルを堆積させて絶縁膜110を全面
に亙って形成する。続いて、同図に示すように、例えば
タンタルからなる第1金属膜120を同じくスパッタリ
ングにより成膜する。
とともにスパッタ装置の成膜チャンバから搬出して、搬
送用トレイ200を取り外す。次に、フォトリソグラフ
ィー技術を用いて、後述するようなパターンになるよう
に、基板100の表面にフォトレジストをパターニング
する。
明する。本実施形態では、周知の素子基板の製造方法と
同様に、第1金属膜120が、走査電極や薄膜ダイオー
ドや外部端子の基礎となるようにフォトレジストパター
ン(詳細なパターンの説明を省略する)を形成する。さ
らに、本実施形態では、図4に示すように、基板100
の表面周縁部のクランプ210で保持される部分に独特
のフォトレジストパターンを形成する。
ターニングされた基板100の表面周縁部(クランプ2
10で保持される部分)示す平面図である。同図に示す
ように、クランプ210で保持されていた基板100の
周縁部において、上方にクランプ210の爪部212A
が位置した部分の基板100の表面は爪部212Aの形
状(矩形状)の露出部分100aとなっている。また、
基板100の周縁部分における、露出部分100aの回
りには、第1金属膜120(およびその下地である絶縁
膜110)が形成されている。ここで説明した露出部分
100aの回りの第1金属120とは、上記した従来の
技術の説明で用いた図11に示した枠パターン7Bに相
当する。
び液晶表示パネルの製造方法の特徴であるフォトレジス
トパターンについてさらに具体的に説明すると、図4に
示すように、前述の露出部分100aから所定の距離
(Lx、Ly)後退した位置にパターンのエッジが形成
されるようにフォトレジスト130をパターニングして
いる。言い換えると、露出部分100aとこれを取り囲
む第1金属膜120の部分がフォトレジスト130から
露出するようになっている。また、上記した距離Lx、
Lyは、搬送用トレイ200に対して基板100がx方
向、y方向(図10参照)にずれる最大位置ずれ量を加
味して設定されている。すなわち、搬送用トレイ200
に対して基板100が位置ずれを起こして保持された場
合に、搬送用トレイ200のクランプ210の係当突起
212Bと第1金属膜120とが、異常放電を回避でき
る距離Lx、Lyに設定されている。本実施形態では、
クランプ210において係当突起212Bに対しする爪
部212Aのオーバーハングしている寸法を勘案して、
距離Ly>距離Lxに設定されている。
エッチングマスクとして、基板100をドライエッチン
グ技術またはウェットエッチング技術を用いて第1金属
膜120のパターニングを行う。本実施形態では、図5
に示すように、異方性ドライエッチングとして例えばR
IE(反応性イオンエッチング)を用いてパターニング
を行う。この結果、第1金属膜120は、走査電極、薄
膜ダイオード、外部端子、ならびに陽極酸化用端子など
の基礎となるようにパターニングされるとともに、クラ
ンプ210近傍のエッジ部はクランプ210から離れて
形成される。
基板100を図示しない陽極酸化槽に入れて第1金属膜
120の表面に陽極酸化膜120Aを形成する。次に、
陽極酸化を施した後、図6に示すように、再度、基板1
00を搬送用トレイ200に保持させる。このとき、上
記したように、搬送用トレイ200に基板100を装着
し易いように搬送用トレイ200が余裕度を有するよう
に大きめに設定されているため、クランプ210で挟持
される基板100の周縁部分は、図1および図3に示し
た挟持状態と同一ではなく、係当突起212Bに対して
x方向、y方向にずれが生じる場合が多くなる。図6
は、基板100の周縁部分が、クランプ210の係当突
起212Bと保持板211との間の奥まで挿入されて挟
持されている状態を示している。
た基板100を、再度、スパッタ装置の成膜チャンバ内
に搬入・配置する。そして、図7に示すように、例えば
クロム、アルミニウムなどからなる第2金属膜140を
基板100の表面にスパッタリングにより成膜する。こ
のとき、基板100の周縁に形成された第1金属膜12
0の縁部は、上記したように、クランプ210の係当突
起212Bから離れる(クランプ210の爪部212A
に覆われないように後退する)ようパターニングされて
いる。このため、第2金属膜140のスパッタリングに
伴って基板100側に帯電が起こっても、第1金属膜1
20の縁部がクランプ210の係当突起212Bから十
分離れているため、第1金属膜120の縁部とクランプ
210の係当突起212Bとの間に異常放電が発生する
のを抑制することができる。また、基板100上に成膜
された第2金属膜140のエッジ部と、クランプ210
の係当突起212Bおよび爪部212Aとは、離れてい
るため、これらの間で異常放電が発生することはない。
ラフィー技術およびエッチング技術を用いてパターニン
グする。このようにして、基板100には、それぞれの
基板領域に走査電極、TFD素子、図8に示すようなベ
アチップ600A、600Bが実装される走査電極端子
および制御端子、ならびに、フレキシブルプリント配線
(FPC)800が接続される外部端子などが形成され
る。
e)からなる画素電極の形成工程などを経て、図11に
示す平面構造と略同様の基板を形成することができる。
次に、基板100のスクライブストリートに沿ってスク
ライブを行なうことで、複数(本実施形態では6つ)の
素子基板100Aに分断することができる。
れた素子基板100Aと、別途製造された対向基板30
0とを、周知のシール材を介在させて貼り合わせ、図示
しない液晶を封止することにより、液晶表示パネル40
0が製造される。
ような非線形素子が形成されないため、素子基板100
Aと比較すると、その製造プロセスは極めて簡略化され
ている。すなわち、基板の一方の面に、第1に、ITO
のような透明導電膜を成膜した後、第2に、これをパタ
ーニングして、信号電極(データ線)を形成する。この
際、図8に示すように、ベアチップ500A、500B
を実装するために信号電極端子、制御端子と、フレキシ
ブルプリント配線(FPC)700を接続するための外
部端子も、透明導電膜をパターニングして形成される。
なお、カラー表示を行う場合には、対向基板300にお
ける、素子基板100Aの画素電極に対応する位置に、
R(レッド)、G(グリーン)、B(ブルー)のカラー
フィルタを所定の配列で形成する。
示パネルの製造方法によれば、第1金属膜120のエッ
ジ部が、搬送用トレイ200のクランプ210で保持さ
れた場合に係当突起212Bから離れて後退した位置に
あるため、第2金属膜140のスパッタリングに伴って
基板100側に帯電が起こっても、第1金属膜120の
エッジ部とクランプ210との間で異常放電が発生する
ことがなく、ガラスからなる基板100の周縁にクラッ
クが生じるのを抑制することができる。
明はこれに限定されるものではなく、構成の要旨に付随
する各種の変更が可能である。例えば、上記した実施形
態では、液晶表示パネルとしてTFD素子をスイッチン
グ素子とするアクティブマトリクス方式の液晶装置に本
発明を適用して説明したが、TFTをスイッチング素子
として用いるアクティブマトリクス方式の液晶装置に本
発明を適用することも可能である。また、本発明は、液
晶装置の製造以外でも、複数層の導電膜をスパッタリン
グにより積層させる、薄膜の形成方法に適用することが
できる。
は、スパッタ法を用いたが、同様に基板100側に帯電
を生じるプラズマCVD法を適用しても、異常放電の発
生を抑制することができる。
子基板100Aを一括して製造するために、大型の基板
100を用いたが、素子基板100Aを1枚ずつ製造す
る場合にも本発明を適用できることはいうまでもない。
要部断面図である。
ある。
要部断面図である。
要部平面図である。
を示す要部断面図である。
す要部断面図である。
要部断面図である。
である。
す要部断面図である。
図である。
略を示す平面図である。
Claims (7)
- 【請求項1】 基板に第1の導電膜を形成した後、前記
基板の周縁部を導電性を有する把持部材により保持した
状態で、前記第1の導電膜の上に、直接的または間接的
に第2の導電膜を堆積させる工程を備える薄膜の形成方
法であって、 前記第2の導電膜を堆積させる前に、前記第1の導電膜
にエッチングを施して当該第1の導電膜のエッジ部を前
記把持部材が当接する位置から後退させることを特徴と
する薄膜の形成方法。 - 【請求項2】 前記第1の導電膜の、前記把持部材の近
傍に位置する前記エッジ部は、少なくとも、前記把持部
材と前記基板と間の相対的な最大位置ずれ寸法だけ後退
されることを特徴とする請求項1記載の薄膜の形成方
法。 - 【請求項3】 前記第2の導電膜は、スパッタ法にて形
成されることを特徴とする請求項1または請求項2に記
載の薄膜の形成方法。 - 【請求項4】 前記第2の導電膜は、プラズマCVD法
にて形成されることを特徴とする請求項1または請求項
2に記載の薄膜の形成方法。 - 【請求項5】 前記把持部材は、前記基板を保持する搬
送用トレイに設けられていることを特徴とする請求項1
ないし請求項4のいずれかに記載の薄膜の形成方法。 - 【請求項6】 相対向する基板のうち、一方の基板の対
向内側面に、第1の導電膜/絶縁膜/第2の導電膜から
なる2端子型非線形素子を備える液晶装置の製造方法で
あって、 前記一方の基板の周縁部を搬送用トレイの把持部で保持
した状態で、第1の導電膜を堆積させた後、前記第1の
導電膜のエッジ部が前記把持部から後退するようにパタ
ーニングし、その後前記絶縁膜を形成し、次いで前記第
2の導電膜を前記基板が前記搬送用トレイの前記把持部
で保持された状態で堆積することを特徴とする液晶装置
の製造方法。 - 【請求項7】 前記一方の基板の周縁部に堆積された前
記第1の導電膜は、前記絶縁膜を陽極酸化により形成す
るための枠状電極であることを特徴とする請求項6記載
の液晶装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9903899A JP3915311B2 (ja) | 1999-04-06 | 1999-04-06 | 液晶装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9903899A JP3915311B2 (ja) | 1999-04-06 | 1999-04-06 | 液晶装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000290784A true JP2000290784A (ja) | 2000-10-17 |
JP3915311B2 JP3915311B2 (ja) | 2007-05-16 |
Family
ID=14236278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9903899A Expired - Fee Related JP3915311B2 (ja) | 1999-04-06 | 1999-04-06 | 液晶装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3915311B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006054663A1 (ja) * | 2004-11-22 | 2006-05-26 | Sharp Kabushiki Kaisha | 基板保持装置および基板処理装置ならびに液晶表示装置 |
JP2007256741A (ja) * | 2006-03-24 | 2007-10-04 | Epson Imaging Devices Corp | 電気光学装置の製造方法、電気光学装置、及び電子機器 |
JP2016514369A (ja) * | 2013-03-15 | 2016-05-19 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 基板用キャリア及び基板搬送方法 |
KR101818044B1 (ko) * | 2016-04-26 | 2018-01-15 | 제이비코프레이션 주식회사 | 스퍼터용 기판 이송 트레이 |
KR101827527B1 (ko) * | 2016-04-26 | 2018-02-08 | 제이비코프레이션 주식회사 | 스퍼터용 기판 이송 트레이 |
-
1999
- 1999-04-06 JP JP9903899A patent/JP3915311B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006054663A1 (ja) * | 2004-11-22 | 2006-05-26 | Sharp Kabushiki Kaisha | 基板保持装置および基板処理装置ならびに液晶表示装置 |
JPWO2006054663A1 (ja) * | 2004-11-22 | 2008-05-29 | シャープ株式会社 | 基板保持装置および基板処理装置ならびに液晶表示装置 |
US7922882B2 (en) | 2004-11-22 | 2011-04-12 | Sharp Kabushiki Kaisha | Substrate holding device, substrate processing system and liquid crystal display device |
JP4713497B2 (ja) * | 2004-11-22 | 2011-06-29 | シャープ株式会社 | 基板保持装置および基板処理装置ならびに液晶表示装置 |
JP2007256741A (ja) * | 2006-03-24 | 2007-10-04 | Epson Imaging Devices Corp | 電気光学装置の製造方法、電気光学装置、及び電子機器 |
JP2016514369A (ja) * | 2013-03-15 | 2016-05-19 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 基板用キャリア及び基板搬送方法 |
KR101818044B1 (ko) * | 2016-04-26 | 2018-01-15 | 제이비코프레이션 주식회사 | 스퍼터용 기판 이송 트레이 |
KR101827527B1 (ko) * | 2016-04-26 | 2018-02-08 | 제이비코프레이션 주식회사 | 스퍼터용 기판 이송 트레이 |
Also Published As
Publication number | Publication date |
---|---|
JP3915311B2 (ja) | 2007-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11094762B2 (en) | Display device and method for manufacturing the same | |
KR100276442B1 (ko) | 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치 | |
US7538828B2 (en) | Shadow mask deposition system for and method of forming a high resolution active matrix liquid crystal display (LCD) and pixel structures formed therewith | |
KR100978260B1 (ko) | 액정표시장치 및 그 제조방법 | |
US20050041167A1 (en) | Liquid crystal display and manufacturing method thereof | |
US20180356925A1 (en) | Touch substrate, method for fabricating the same, touch panel | |
US8482006B2 (en) | Mother substrate, array substrate and method for manufacturing the same | |
CN109213347B (zh) | 可挠式面板以及可挠式面板的制造方法 | |
US20190179468A1 (en) | Touch Panel Manufacturing Method, Touch Panel, and Display Device | |
US20230180548A1 (en) | Chip-on-film structure, display apparatus and method for manufacturing same | |
CN110133928B (zh) | 阵列基板及其制造方法、显示面板 | |
US20090148973A1 (en) | Method of fabricating pixel structure of liquid crystal display | |
CN1327480C (zh) | 一种像素结构与薄膜晶体管及其制造方法 | |
CN109752891B (zh) | 阵列基板及其制备方法、显示面板 | |
JP3288637B2 (ja) | Ito膜接続構造、tft基板及びその製造方法 | |
JP2000290784A (ja) | 薄膜の形成方法および液晶装置の製造方法 | |
US20120241746A1 (en) | Electrophoresis display and manufacturing method | |
US11327401B2 (en) | Display substrate, method for preparing the same, and display device | |
US11710747B2 (en) | Array substrate, manufacturing method thereof, and display device | |
US8319933B2 (en) | Liquid crystal display panel | |
CN110993623A (zh) | 阵列基板、显示面板及阵列基板的制作方法 | |
CN110707104A (zh) | 阵列基板的制造方法、阵列基板及显示面板 | |
KR101290009B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
CN210837710U (zh) | 阵列基板及显示面板 | |
CN215183963U (zh) | 阵列基板、显示面板和显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20010628 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20030808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050412 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050614 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050811 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070129 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050811 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |