JP3915311B2 - 液晶装置の製造方法 - Google Patents
液晶装置の製造方法 Download PDFInfo
- Publication number
- JP3915311B2 JP3915311B2 JP9903899A JP9903899A JP3915311B2 JP 3915311 B2 JP3915311 B2 JP 3915311B2 JP 9903899 A JP9903899 A JP 9903899A JP 9903899 A JP9903899 A JP 9903899A JP 3915311 B2 JP3915311 B2 JP 3915311B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductive film
- liquid crystal
- crystal device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Physical Vapour Deposition (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
Description
【発明の属する技術分野】
本発明は薄膜の形成方法および液晶装置の製造方法に関する。さらに詳しくは、導電性薄膜のスパッタリング中に基板へダメージが生じるのを防止できる薄膜の形成方法および液晶装置の製造方法に関する。
【0002】
【従来の技術】
従来、液晶装置としてはアクティブマトリクス方式の液晶表示パネルとパッシブマトリクス方式の液晶表示パネルが知られている。アクティブマトリクス方式の液晶表示パネルは、基板面にマトリクス状に配列された複数の画素電極のそれぞれにスイッチング素子が設けられている素子基板と、カラーフィルタなどが形成されている対向基板と、これら両基板間に充填された液晶と、から主に構成されている。
【0003】
上記したスイッチング素子としては、薄膜トランジスタ(TFT:Thin Film Transistor)などの3端子型非線形素子と、薄膜ダイオード(TFD:Thin Film Diode)などの2端子型非線形素子とがある。3端子型非線形素子である薄膜トランジスタを備えた液晶表示パネルでは、素子基板(TFT基板)面に、走査電極としてのゲートラインと信号電極としてのソースラインとの交差部分が、各画素毎にある。これに対して、2端子型非線形素子である薄膜ダイオードを備えた液晶装置では、同一基板上で配線の交差部分がないため、配線間の短絡不良が原理的に発生しにくいという利点がある。加えて、2端子型非線形素子である薄膜ダイオードを備えた液晶装置では、上記したように配線の交差部分がなく構成が簡単であるため、薄膜形成工程、フォトリソグラフィー工程、およびエッチング工程などの工程数が少ないという利点がある。
【0004】
以下、薄膜ダイオードを備えた液晶表示パネルの素子基板側の製造方法を、主に成膜工程に着目して説明する。
【0005】
まず、図9(A)および図10に示すように、搬送用トレイ(搬送用枠)1で、ガラスからなる母基板2を保持する。なお、この方法は、素子基板を複数枚分、一括して製造する方法である。したがって、母基板2は素子基板を複数枚とれる大きさに設定されている。また、搬送用トレイ1は、図10に示すように、母基板2を取り囲む枠形状のものである。この搬送用トレイ1は、母基板2の周縁部を保持するクランプ3を備えている。クランプ3は、母基板2の裏面周縁の所定箇所に当接する可動式の保持板31と、この保持板31に対応した位置に設けられ母基板2の表面周縁に係当する係当部32とを備える。また、係当部32は母基板2の表面に対向する爪部32Aと、この爪部32Aの下面の中間部から垂下するように形成された係当突起32Bと、からなる。図9(A)は母基板2をクランプ3で保持した部分の断面図であり、図10は母基板2を搬送用トレイ1に保持した状態を示す平面図である。
【0006】
次に、搬送用トレイ1で保持された母基板2を、図示しないスパッタ装置の成膜チャンバ内に搬送した後、図9(B)に示すように母基板2の表面へ例えば酸化タンタルを堆積させて絶縁膜4を全面に亙って形成する。次いで、同図に示すように、例えばタンタルなどからなる第1金属膜5を同じくスパッタリングにより成膜する。その後、フォトリソグラフィー技術およびエッチング技術を用いて第1金属膜5が所定のパターンになるように形成する。
【0007】
続いて、母基板2から搬送用トレイ1を取り外した後、母基板2を陽極酸化槽に入れ、第1金属膜5に陽極酸化を施す。この結果、第1金属膜5の表面に酸化膜5Aが形成される。その後、再度、母基板2を搬送用トレイ1で保持し、スパッタ装置の成膜チャンバ内に配置し、例えばクロム、アルミニウムなどからなる第2金属膜6をスパッタリングにより成膜する。次に、第2金属膜6をフォトリソグラフィー技術およびエッチング技術を用いてパターニングする。上記した工程を経て、図示しない、走査電極や薄膜ダイオードや外部端子などが形成される。この他の工程としては、画素電極の形成工程などがある。
【0008】
このような成膜・パターニング工程を経て素子基板側が製造されるわけであるが、上記した陽極酸化を第1金属膜5に施す都合上、母基板2上にパターニングされた第1金属膜5は電気的にすべて接続されている必要がある。このため、図11に示すように、母基板2のそれぞれの素子基板領域21に形成された走査電極や外部端子の基礎となる第1金属膜5の全ては、それぞれの領域21の周縁および母基板2の周縁に形成された枠パターン7A、7Bに接続されている。図11中、一点鎖線Lcは母基板2に含まれる1つの素子基板を分断するための分断予定線を示している。図11は、母基板2が6つの素子基板領域21を有している例を示しているが、他の素子基板領域においても同様の分断予定線が設定されている。
【0009】
【発明が解決しようとする課題】
しかしながら、上記した液晶表示パネルの製造方法においては、第1金属膜5を陽極酸化した後、再度母基板2を搬送用トレイ1で保持する際に、クランプ3と母基板2との間で位置ずれが生じ易いという問題があった。この位置ずれは、図10に示すx方向、y方向のいずれにも生じる。これは、枠状の搬送用トレイ1に母基板2を嵌め込む必要上、搬送用トレイ1の大きさに余裕度を持たせているからである。このような位置ずれが生じると、搬送用トレイ1全体ではクランプ3と第1金属膜5とが近接する部分ができる。
【0010】
このようにクランプ3と第1金属5とが近接している状態で、第2金属膜6をスパッタリングにて成膜した場合、図9(C)スパッタリングに伴って母基板2側に帯電が起こり、第1金属膜5とこれに近接するクランプ(係当突起32B)3との間で異常放電が発生する。このような異常放電が起こると、母基板2の周縁における、クランプ3で保持されていた部分(図11中、符号22で示す)のガラスに、クラックなどの損傷が発生する。
【0011】
このように母基板2の周縁にクラックが生じた場合、搬送工程の際に、またはフォトリソグラフィー工程におけるレジストのスピンコーティングなどの際に、母基板2に割れが生じるという問題が起きる。さらに、その他の工程においても、母基板2に応力や振動がかかる場合には、母基板2の周縁から割れが発生するという問題が起きる。
【0012】
この発明が解決しようとする課題は、基板と搬送用トレイとの間の異常放電の発生を抑制して、基板に割れが発生するのを防止できる、薄膜の形成方法および液晶装置の製造方法を得ることにある。
【0013】
【課題を解決するための手段】
本発明は、基板を備えた液晶装置の製造方法であって、前記基板に第1の導電膜を形成した後、前記基板の周縁部を導電性を有する把持部材により保持した状態で、前記第1の導電膜の上に、直接的または間接的に第2の導電膜を堆積させる工程を備え、前記第2の導電膜を堆積させる前に、前記第1の導電膜にエッチングを施して当該第1の導電膜のエッジ部を前記把持部材が当接する位置から後退させ、前記把持部材は前記基板に当接する突起と、前記突起の上部にオーバーハングするように設けられた爪部とを有し、前記第2の導電膜を堆積させる工程において、前記第2の導電膜の前記突起の近傍に位置するエッジ部を、前記突起と離間させることを特徴とする。
【0014】
このような構成の本発明によれば、第1の導電膜のエッジ部が把持部材が当接する位置から後退した位置に形成されるため、第2の導電膜を堆積させる際に、基板側に帯電が生じても、第1の導電膜のエッジ部と把持部材との間で異常放電が発生するのを抑制することができる。このため、基板の周縁部にクラックなどの損傷が発生するのを防止できる。
【0015】
また、本発明は、第1の導電膜の把持部材の近傍に位置するエッジ部が、少なくとも、把持部材と基板と間の相対的な最大位置ずれ寸法だけ後退されることが好ましい。
【0016】
このような構成の本発明によれば、第1の導電膜を堆積させた後、一旦把持部材を取り外し、再度把持部材を取り付けて第2の導電膜を堆積する際に、基板に対して把持部材が相対的にずれていても第1の導電膜のエッジ部から把持部材に対して異常放電が起こるのを抑制することができる。
【0017】
さらに、本発明は、第2の導電膜が、スパッタ法にて形成される場合に適用することができる。スパッタ法の場合、基板に対してチャージアップが発生し易くなるが、第1の導電膜のエッジ部から把持部材への異常放電を防止することにより、薄膜形成の歩留まりを向上することができる。
【0018】
また、本発明は、第2の導電膜が、プラズマCVD法にて形成される場合にも適用することができる。
【0019】
このような構成の本発明によれば、基板に対してチャージアップが発生するプラズマCVD法による成膜においても、異常放電を防止して基板にクラックなどの損傷が発生するのを防止することができる。
【0020】
さらに、本発明は、把持部材が、基板を保持する搬送用トレイに設けられている場合に適用される。このように、基板を搬送時に搬送用トレイが保護する場合に、第2の導電膜の堆積の際の基板側のチャージアップによる異常放電を防止することができる。
【0021】
本発明は、相対向する基板のうち、一方の基板の対向内側面に、第1の導電膜/絶縁膜/第2の導電膜からなる2端子型非線形素子を備える液晶装置の製造方法であって、一方の基板の周縁部を搬送用トレイの把持部で保持した状態で、第1の導電膜を堆積させた後、第1の導電膜のエッジ部が把持部から後退するようにパターニングし、その後、絶縁膜を形成し、次いで第2の導電膜を、基板が前記搬送用トレイの前記把持部で保持された状態で堆積することを特徴とする。
【0022】
このような構成の本発明では、2端子非線形素子をスイッチング素子として備えるアクティブマトリクス方式の液晶装置における素子基板側に、異常放電によるクラックなどの損傷が発生するのを防止することができる。このため、液晶装置の歩留まりを向上することができる。
【0023】
また、本発明は、一方の基板の周縁部に堆積された第1の導電膜が、絶縁膜を陽極酸化により形成するための枠状電極である場合に適用される。このような構成の本発明では、素子基板側の2端子非線形素子の第1の導電膜/絶縁膜/第2の導電膜の構造を形成するに際し、基板の周縁部に形成する陽極酸化用の枠電極に起因して、第1の導電膜と搬送用トレイの把持部との間の異常放電の発生を抑制することができる。
【0024】
【発明の実施の形態】
以下、本発明に係る薄膜の形成方法および液晶装置の製造方法の詳細を図面に示す実施形態に基づいて説明する。本実施形態は、2端子型非線形素子としてのTFD素子を用いたアクティブマトリクス方式の液晶表示パネルの製造において、本発明を適用した例である。
【0025】
まず、素子基板側の製造工程について説明する。図1および図2に示すように、ガラスからなる基板100を搬送用トレイ200に保持する。この基板200は、複数の素子基板に分断できる、所謂多面取り用の基板である。なお、図1は基板100を搬送用トレイ200で保持した部分の断面図、図2は基板100を搬送用トレイ200に保持した状態を示す平面図である。
【0026】
図1および図2に示すように、搬送用トレイ200は、基板100の周縁部を保持するクランプ210を備えている。クランプ210は、基板100の裏面周縁の所定箇所に当接する可動式の保持板211と、この保持板211に対応した位置に設けられ、基板100の表面周縁に係当する係当部212と、を備える。この係当部212は、基板100の表面に対向する爪部212Aと、この爪部212Aの下面の中間部から垂下するように形成された係当突起212Bと、からなる。爪部212Aは、係当突起212Bの上部を覆うようにオーバーハングした断面形状を有する。
【0027】
次に、基板100を搬送用トレイ200で保持した状態で、図示しないスパッタ装置の成膜チャンバ内に搬送した後、図3に示すように基板100の表面へ例えば酸化タンタルを堆積させて絶縁膜110を全面に亙って形成する。続いて、同図に示すように、例えばタンタルからなる第1金属膜120を同じくスパッタリングにより成膜する。
【0028】
その後、基板100を搬送用トレイ200とともにスパッタ装置の成膜チャンバから搬出して、搬送用トレイ200を取り外す。次に、フォトリソグラフィー技術を用いて、後述するようなパターンになるように、基板100の表面にフォトレジストをパターニングする。
【0029】
以下、フォトレジストパターンについて説明する。本実施形態では、周知の素子基板の製造方法と同様に、第1金属膜120が、走査電極や薄膜ダイオードや外部端子の基礎となるようにフォトレジストパターン(詳細なパターンの説明を省略する)を形成する。さらに、本実施形態では、図4に示すように、基板100の表面周縁部のクランプ210で保持される部分に独特のフォトレジストパターンを形成する。
【0030】
なお、図4は、フォトレジスト130がパターニングされた基板100の表面周縁部(クランプ210で保持される部分)示す平面図である。同図に示すように、クランプ210で保持されていた基板100の周縁部において、上方にクランプ210の爪部212Aが位置した部分の基板100の表面は爪部212Aの形状(矩形状)の露出部分100aとなっている。また、基板100の周縁部分における、露出部分100aの回りには、第1金属膜120(およびその下地である絶縁膜110)が形成されている。ここで説明した露出部分100aの回りの第1金属120とは、上記した従来の技術の説明で用いた図11に示した枠パターン7Bに相当する。
【0031】
ここで、本実施形態の薄膜の形成方法および液晶表示パネルの製造方法の特徴であるフォトレジストパターンについてさらに具体的に説明すると、図4に示すように、前述の露出部分100aから所定の距離(Lx、Ly)後退した位置にパターンのエッジが形成されるようにフォトレジスト130をパターニングしている。言い換えると、露出部分100aとこれを取り囲む第1金属膜120の部分がフォトレジスト130から露出するようになっている。また、上記した距離Lx、Lyは、搬送用トレイ200に対して基板100がx方向、y方向(図10参照)にずれる最大位置ずれ量を加味して設定されている。すなわち、搬送用トレイ200に対して基板100が位置ずれを起こして保持された場合に、搬送用トレイ200のクランプ210の係当突起212Bと第1金属膜120とが、異常放電を回避できる距離Lx、Lyに設定されている。本実施形態では、クランプ210において係当突起212Bに対しする爪部212Aのオーバーハングしている寸法を勘案して、距離Ly>距離Lxに設定されている。
【0032】
次に、このようなフォトレジスト130をエッチングマスクとして、基板100をドライエッチング技術またはウェットエッチング技術を用いて第1金属膜120のパターニングを行う。本実施形態では、図5に示すように、異方性ドライエッチングとして例えばRIE(反応性イオンエッチング)を用いてパターニングを行う。この結果、第1金属膜120は、走査電極、薄膜ダイオード、外部端子、ならびに陽極酸化用端子などの基礎となるようにパターニングされるとともに、クランプ210近傍のエッジ部はクランプ210から離れて形成される。
【0033】
その後、フォトレジスト130を剥離し、基板100を図示しない陽極酸化槽に入れて第1金属膜120の表面に陽極酸化膜120Aを形成する。次に、陽極酸化を施した後、図6に示すように、再度、基板100を搬送用トレイ200に保持させる。このとき、上記したように、搬送用トレイ200に基板100を装着し易いように搬送用トレイ200が余裕度を有するように大きめに設定されているため、クランプ210で挟持される基板100の周縁部分は、図1および図3に示した挟持状態と同一ではなく、係当突起212Bに対してx方向、y方向にずれが生じる場合が多くなる。図6は、基板100の周縁部分が、クランプ210の係当突起212Bと保持板211との間の奥まで挿入されて挟持されている状態を示している。
【0034】
このように搬送用トレイ200に保持された基板100を、再度、スパッタ装置の成膜チャンバ内に搬入・配置する。そして、図7に示すように、例えばクロム、アルミニウムなどからなる第2金属膜140を基板100の表面にスパッタリングにより成膜する。このとき、基板100の周縁に形成された第1金属膜120の縁部は、上記したように、クランプ210の係当突起212Bから離れる(クランプ210の爪部212Aに覆われないように後退する)ようパターニングされている。このため、第2金属膜140のスパッタリングに伴って基板100側に帯電が起こっても、第1金属膜120の縁部がクランプ210の係当突起212Bから十分離れているため、第1金属膜120の縁部とクランプ210の係当突起212Bとの間に異常放電が発生するのを抑制することができる。また、基板100上に成膜された第2金属膜140のエッジ部と、クランプ210の係当突起212Bおよび爪部212Aとは、離れているため、これらの間で異常放電が発生することはない。
【0035】
その後、第2金属膜140をフォトリソグラフィー技術およびエッチング技術を用いてパターニングする。このようにして、基板100には、それぞれの基板領域に走査電極、TFD素子、図8に示すようなベアチップ600A、600Bが実装される走査電極端子および制御端子、ならびに、フレキシブルプリント配線(FPC)800が接続される外部端子などが形成される。
【0036】
さらに、例えばITO(Indium Tin Oxide)からなる画素電極の形成工程などを経て、図11に示す平面構造と略同様の基板を形成することができる。次に、基板100のスクライブストリートに沿ってスクライブを行なうことで、複数(本実施形態では6つ)の素子基板100Aに分断することができる。
【0037】
図8に示すように、上記した工程で製造された素子基板100Aと、別途製造された対向基板300とを、周知のシール材を介在させて貼り合わせ、図示しない液晶を封止することにより、液晶表示パネル400が製造される。
【0038】
なお、対向基板300には、TFD素子のような非線形素子が形成されないため、素子基板100Aと比較すると、その製造プロセスは極めて簡略化されている。すなわち、基板の一方の面に、第1に、ITOのような透明導電膜を成膜した後、第2に、これをパターニングして、信号電極(データ線)を形成する。この際、図8に示すように、ベアチップ500A、500Bを実装するために信号電極端子、制御端子と、フレキシブルプリント配線(FPC)700を接続するための外部端子も、透明導電膜をパターニングして形成される。なお、カラー表示を行う場合には、対向基板300における、素子基板100Aの画素電極に対応する位置に、R(レッド)、G(グリーン)、B(ブルー)のカラーフィルタを所定の配列で形成する。
【0039】
本実施形態の薄膜の形成方法および液晶表示パネルの製造方法によれば、第1金属膜120のエッジ部が、搬送用トレイ200のクランプ210で保持された場合に係当突起212Bから離れて後退した位置にあるため、第2金属膜140のスパッタリングに伴って基板100側に帯電が起こっても、第1金属膜120のエッジ部とクランプ210との間で異常放電が発生することがなく、ガラスからなる基板100の周縁にクラックが生じるのを抑制することができる。
【0040】
以上、実施形態について説明したが、本発明はこれに限定されるものではなく、構成の要旨に付随する各種の変更が可能である。例えば、上記した実施形態では、液晶表示パネルとしてTFD素子をスイッチング素子とするアクティブマトリクス方式の液晶装置に本発明を適用して説明したが、TFTをスイッチング素子として用いるアクティブマトリクス方式の液晶装置に本発明を適用することも可能である。また、本発明は、液晶装置の製造以外でも、複数層の導電膜をスパッタリングにより積層させる、薄膜の形成方法に適用することができる。
【0041】
また、上記した第2金属膜120の成膜は、スパッタ法を用いたが、同様に基板100側に帯電を生じるプラズマCVD法を適用しても、異常放電の発生を抑制することができる。
【0042】
さらに、上記した実施形態では、複数の素子基板100Aを一括して製造するために、大型の基板100を用いたが、素子基板100Aを1枚ずつ製造する場合にも本発明を適用できることはいうまでもない。
【図面の簡単な説明】
【図1】本発明の実施形態における基板搬送工程を示す要部断面図である。
【図2】実施形態における基板搬送工程を示す平面図である。
【図3】実施形態における第1金属膜の成膜工程を示す要部断面図である。
【図4】実施形態における第1金属膜の成膜工程を示す要部平面図である。
【図5】実施形態における第1金属膜のエッチング工程を示す要部断面図である。
【図6】実施形態における搬送用トレイの保持状態を示す要部断面図である。
【図7】実施形態における第2金属膜の成膜工程を示す要部断面図である。
【図8】実施形態における液晶表示パネルの分解斜視図である。
【図9】(A)、(B)、(C)は従来の製造工程を示す要部断面図である。
【図10】従来の搬送用トレイでの保持状態を示す平面図である。
【図11】従来の素子基板領域を複数備えた母基板の概略を示す平面図である。
【符号の説明】
100 基板
120 第1金属膜
120A 絶縁膜
140 第2金属膜
200 搬送用トレイ
210 クランプ
212A 爪部
212B 係当突起
300 対向基板
400 液晶表示パネル
Claims (7)
- 基板を備えた液晶装置の製造方法であって、
前記基板に第1の導電膜を形成した後、前記基板の周縁部を導電性を有する把持部材により保持した状態で、前記第1の導電膜の上に、直接的または間接的に第2の導電膜を堆積させる工程を備え、
前記第2の導電膜を堆積させる前に、前記第1の導電膜にエッチングを施して当該第1の導電膜のエッジ部を前記把持部材が当接する位置から後退させ、
前記把持部材は前記基板に当接する突起と、前記突起の上部にオーバーハングするように設けられた爪部とを有し、
前記第2の導電膜を堆積させる工程において、前記第2の導電膜の前記突起の近傍に位置するエッジ部を、前記突起と離間させることを特徴とする液晶装置の製造方法。 - 前記第1の導電膜の、前記把持部材の近傍に位置する前記エッジ部は、少なくとも、前記把持部材と前記基板と間の相対的な最大位置ずれ寸法だけ後退されることを特徴とする請求項1記載の液晶装置の製造方法。
- 前記第2の導電膜は、スパッタ法にて形成されることを特徴とする請求項1または請求項2に記載の液晶装置の製造方法。
- 前記第2の導電膜は、プラズマCVD法にて形成されることを特徴とする請求項1または請求項2に記載の液晶装置の製造方法。
- 前記把持部材は、前記基板を保持する搬送用トレイに設けられていることを特徴とする請求項1ないし請求項4のいずれかに記載の液晶装置の製造方法。
- 相対向する基板のうち、一方の基板の対向内側面に、第1の導電膜/絶縁膜/第2の導電膜からなる2端子型非線形素子を備える液晶装置の製造方法であって、
前記一方の基板の周縁部を搬送用トレイの把持部で保持した状態で、第1の導電膜を堆積させた後、前記第1の導電膜のエッジ部が前記把持部から後退するようにパターニングし、その後前記絶縁膜を形成し、次いで前記第2の導電膜を前記基板が前記搬送用トレイの前記把持部で保持された状態で堆積することを特徴とする液晶装置の製造方法。 - 前記一方の基板の周縁部に堆積された前記第1の導電膜は、前記絶縁膜を陽極酸化により形成するための枠状電極であることを特徴とする請求項6記載の液晶装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9903899A JP3915311B2 (ja) | 1999-04-06 | 1999-04-06 | 液晶装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9903899A JP3915311B2 (ja) | 1999-04-06 | 1999-04-06 | 液晶装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000290784A JP2000290784A (ja) | 2000-10-17 |
JP3915311B2 true JP3915311B2 (ja) | 2007-05-16 |
Family
ID=14236278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9903899A Expired - Fee Related JP3915311B2 (ja) | 1999-04-06 | 1999-04-06 | 液晶装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3915311B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006054663A1 (ja) * | 2004-11-22 | 2006-05-26 | Sharp Kabushiki Kaisha | 基板保持装置および基板処理装置ならびに液晶表示装置 |
JP2007256741A (ja) * | 2006-03-24 | 2007-10-04 | Epson Imaging Devices Corp | 電気光学装置の製造方法、電気光学装置、及び電子機器 |
US20160053361A1 (en) * | 2013-03-15 | 2016-02-25 | Applied Materials, Inc. | Carrier for a substrate and method for carrying a substrate |
KR101827527B1 (ko) * | 2016-04-26 | 2018-02-08 | 제이비코프레이션 주식회사 | 스퍼터용 기판 이송 트레이 |
KR101818044B1 (ko) * | 2016-04-26 | 2018-01-15 | 제이비코프레이션 주식회사 | 스퍼터용 기판 이송 트레이 |
-
1999
- 1999-04-06 JP JP9903899A patent/JP3915311B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000290784A (ja) | 2000-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6771346B2 (en) | Liquid crystal display and manufacturing method thereof | |
KR100276442B1 (ko) | 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치 | |
KR100545021B1 (ko) | 액정표시소자와 그 제조 방법 | |
US8441711B2 (en) | Electrophoretic display device and method of fabricating the same | |
US7507594B2 (en) | Contact portion and manufacturing method thereof, thin film transistor array panel and manufacturing method thereof | |
US8482006B2 (en) | Mother substrate, array substrate and method for manufacturing the same | |
JP4759089B2 (ja) | 液晶表示装置の製造方法 | |
US6208390B1 (en) | Electrode substrate resistant to wire breakage for an active matrix display device | |
US20060006385A1 (en) | Liquid crystal display device and method of manufacturing liquid crystal display device with color filter layer on thin film transistor | |
CN109782502B (zh) | 阵列基板和显示装置 | |
US20090141229A1 (en) | Liquid crystal display device and manufacturing method of the liquid crystal display device | |
JP2005283689A (ja) | 液晶表示装置とその製造方法 | |
JP3915311B2 (ja) | 液晶装置の製造方法 | |
JPH10111518A (ja) | アクティブマトリクス基板およびその製造方法 | |
JP4217308B2 (ja) | 液晶表示装置およびその製造方法 | |
US8319933B2 (en) | Liquid crystal display panel | |
KR20100035410A (ko) | 박막 트랜지스터 제조용 절연막 패턴, 이의 제조 방법 및 이를 이용한 박막 트랜지스터 기판 제조 방법 | |
JP3597769B2 (ja) | 電子部品の製造方法 | |
US20110169004A1 (en) | Display device and manufacturing method therefor | |
KR101290009B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
KR20020056110A (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
KR101982097B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
KR100658976B1 (ko) | 액정표시장치용 어레이기판 제조방법 | |
KR100508031B1 (ko) | 정전기 보호 소자를 포함하는 배선 구조 및 그 제조방법 | |
KR100205522B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20010628 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20030808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050412 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050614 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050811 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070129 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050811 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |