JP2000277529A - バイポーラトランジスタの作製方法 - Google Patents

バイポーラトランジスタの作製方法

Info

Publication number
JP2000277529A
JP2000277529A JP11077249A JP7724999A JP2000277529A JP 2000277529 A JP2000277529 A JP 2000277529A JP 11077249 A JP11077249 A JP 11077249A JP 7724999 A JP7724999 A JP 7724999A JP 2000277529 A JP2000277529 A JP 2000277529A
Authority
JP
Japan
Prior art keywords
opening
film
forming
bipolar transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11077249A
Other languages
English (en)
Other versions
JP3293127B2 (ja
Inventor
Toru Aoyama
亨 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP07724999A priority Critical patent/JP3293127B2/ja
Publication of JP2000277529A publication Critical patent/JP2000277529A/ja
Application granted granted Critical
Publication of JP3293127B2 publication Critical patent/JP3293127B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 ベースと引き出し電極との間の電気抵抗が小
さいベース構造を備えたバイポーラトランジスタを作製
する方法を提供する。 【解決手段】 下地層40上に第1の絶縁膜42、ポリ
シリコン膜44及び第2の絶縁膜46を成膜する成膜工
程と、第1の絶縁膜を露出させる第1の開口部48を形
成する第1の開口工程と、ポリシリコン膜を窒化して、
第1の開口部の開口側壁にシリコン窒化膜50を成膜す
る窒化工程と、第1の絶縁膜をエッチングして下地層を
露出させる第2の開口部を形成すると共にポリシリコン
膜下の第1の絶縁膜をエッチングして第2の開口部に連
通するアンダーカット部を形成する第2の開口工程と、
成膜工程、第1の開口工程、窒化工程及び第2の開口工
程を経た基板に高真空熱処理を施す熱処理工程と、エピ
タキシャル成長層を選択成長させて、少なくともアンダ
ーカット部および第2の開口部を埋め込み、第1の開口
部の底部にベース層を形成する選択成長工程とを備え
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、バイポーラトラン
ジスタの作製方法に関し、特にSiまたSiGeベース
のバイポーラトランジスタの作製方法に関するものであ
る。
【0002】
【従来の技術】バイポーラトランジスタの最高遮断周波
数をより高くして高周波特性を向上させるために、バン
ドギャップの小さいシリコン・ゲルマニウム(SiX
Y)混晶をベースにした、シリコン系のナローベース
型ヘテロ接合バイポーラトランジスタが、注目されてい
る。
【0003】ここで、図5を参照して、従来のSiGe
ベース型バイポーラトランジスタの構成を説明する。図
5は従来のSiGeベース型バイポーラトランジスタの
SiGeベースの構成を示す断面図である(特開平10
−261650号公報参照)。SiGeベース型バイポ
ーラトランジスタの要部30は、図5に示すように、n
型エピタキシャル成長層10上に、SiGeベース層3
2と、ベース層32の引き出し電極として設けられたp
型ポリシリコン膜12と、ベース層32の一部上層に形
成されているn型エミッタ領域(図示せず)と、エミッ
タ領域に接したn型ポリシリコン膜22からなるエミッ
タ引き出し電極とを備えている。尚、コレクタ(図示せ
ず)は、エピタキシャル成長層10の一部に形成されて
いる。
【0004】SiGeベース32は、n型エピタキシャ
ル成長層10上に形成され、SiGeベース層32の周
囲は、エピタキシャル成長層10上に形成された酸化膜
11によって取り囲まれており、酸化膜11に近い周縁
部上面でポリシリコン膜12と接している。SiGeベ
ース32は、SiGe結晶層16と、SiGe微結晶層
17とから構成され、周縁部ではエピタキシャル成長層
10とポリシリコン膜12とによって挟まれたサンドイ
ッチ構造になっている。ポリシリコン膜12上には、窒
化膜13が形成されている。ポリシリコン膜12と窒化
膜13を貫通して開口した開口部14には、窒化膜から
なるサイドウォール15、更にその周囲に酸化膜からな
るサイドウォール21が形成され、ゲートの引き出し電
極12とエミッタの引き出し電極22とを電気的に絶縁
している。
【0005】次いで、図6及び図7を参照して、上述し
た従来のSiGeベース型バイポーラトランジスタの製
造方法を説明する。図6(a)から(c)及び図7
(d)と(e)は、それぞれ、従来のSiGeベース型
バイポーラトランジスタを製造する際の工程毎の基板断
面図である。
【0006】先ず、図6(a)に示すように、n型エピ
タキシャル層10上に酸化膜11、p型不純物を含んだ
ポリシリコン膜12、及び窒化膜13を順にCVD法に
て成膜する。次いで、窒化膜13とポリシリコン膜12
とのトランジスタ形成領域をドライエッチングして、開
口部14を開口する。更に、開口部14の側壁にCVD
法にて窒化膜からなるサイドウォール15を形成する。
次いで、図6(b)に示すように、窒化膜13及びサイ
ドウォール15をマスクにして、開口部14の底部に露
出する窒化膜13をエッチングし、更にサイドウォール
15及びポリシリコン膜12下の酸化膜11をウェット
エッチングしてアンダーカット部11Aを形成する。次
に、MBE法、超真空CVD法、減圧CVD法等を使っ
た選択成長法によって、図6(c)に示すように、開口
部14及びアンダーカット部11A内のn型エピタキシ
ャル層10上にp型SiGe層をエピタキシャル成長さ
せる。このとき、n型エピタキシャル層10上にはSi
Ge結晶層16が形成され、ポリシリコン膜12面には
SiGe多結晶層17が形成される。
【0007】更に、アンダーカット部11Aを埋め込む
ように、SiGeのエピタキシャル成長を進めて、図7
(d)に示すように、SiGe結晶層16と、SiGe
微結晶層17とを接続させる。ベース・ベース引出し電
極の抵抗は、100Ωの値を得ている。次いで、図7
(e)に示すように、開口部14のサイドウォール15
の周りに絶縁膜からなるサイドウォール21を形成し、
更にn+ 型ポリシリコン層22を形成して、開口部14
を埋め込む。次いで、n+ 型ポリシリコン層22からn
型不純物をSiGe結晶層16に熱拡散させ、SiGe
結晶層16の上層にn+ エミッタ領域(図示せず)を形
成することにより、図5に示すバイポーラトランジスタ
の要部30を作製することができる。
【0008】
【発明が解決しようとする課題】しかし、上述した従来
のSiGeベース型バイポーラトランジスタでは、製作
工程でのSiNサイドウォール形成において、SiN膜
のCVD工程とドライエッチング工程が必要であり、工
程が複雑であった。更に、SiN膜のドライエッチング
工程でSiN膜と酸化膜(SiO2 膜)の選択化がない
ので、酸化膜もエッチングされて、基板にダメージがは
いってしまう。その後、成長したベースのエピタキシャ
ル成長層に欠陥が入ってしまい、素子特性を悪くすると
いう問題があった。本発明の目的は、SiNサイドウォ
ール膜を簡略化された方法で形成するとともに基板にダ
メージの入らない、(ドライエッチング工程が不要な)
バイポーラトランジスタの作製方法を提供することにあ
る。
【0009】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る、バイポーラトランジスタのベース形
成方法は、バイポーラトランジスタを形成する方法であ
って、基板上にベースを形成する際、下地層上に、順
次、第1の絶縁膜、ポリシリコン膜及び第2の絶縁膜を
成膜する成膜工程と、第2の絶縁膜及びポリシリコン膜
をエッチングして、第1の絶縁膜を露出させる第1の開
口部を形成する第1の開口工程と、第1の開口部の開口
側壁にシリコン窒化膜を成膜する窒化膜成膜工程と、第
1の絶縁膜を等方エッチング、例えばフッ酸のウェット
エッチング等を行って下地層を露出させる第2の開口部
を形成すると共にポリシリコン膜下の第1の絶縁膜をエ
ッチングして第2の開口部に連通するアンダーカット部
を形成する第2の開口工程と、成膜工程、第1の開口工
程、窒化膜成膜工程及び第2の開口工程を経た基板に熱
処理を施す熱処理工程と、次いで、エピタキシャル成長
層を選択成長させて、少なくともアンダーカット部およ
び第2の開口部を埋め込み、第1の開口部の底部にベー
ス層を形成する選択成長工程とを備えることを特徴とし
ている。
【0010】好適には、熱処理工程では、高真空下で熱
処理を行う。また、別法として、熱処理工程では、1To
rr以上300Torr以下の水素雰囲気下で熱処理を行う。
また、窒化膜成膜工程で成膜するシリコン窒化膜の成膜
方法には制約はないが、本発明方法の好適な実施態様の
窒化膜成膜工程では、アンモニア雰囲気内で熱処理をポ
リシリコン膜に施して、シリコン窒化膜を形成する。更
に好適には、窒化膜成膜工程では、800℃以上110
0℃以下の範囲の温度で30秒以上180秒以下の範囲
の時間、RTN処理を行う。本発明方法では、成膜工
程、第1の開口工程、窒化膜成膜工程及び第2の開口工
程を経た基板に熱処理を施して、開口部内に露出したポ
リシリコン膜及び下地層に生成した自然酸化膜を除去
し、ベースを形成しているので、ベースとポリシリコン
膜のアンダーカット部とが良好に接続できるので、ベー
スとベース引き出し電極との間の電気抵抗が低い。成膜
工程では、第1の絶縁膜としてシリコン酸化膜、第2の
絶縁膜としてシリコン窒化膜を成膜する。また、本発明
方法の下地層には、制約はなく、例えば単結晶シリコン
基板、GaAs 基板、InP基板等の化合物半導体基
板、シリコン・エピタキシャル成長層のいずれかを使用
する。選択成長工程では、エピタキシャル成長層として
導電性のエピタキシャル成長層である限り制約はなく、
例えばSiGe層又はシリコン・エピタキシャル成長層
を形成する。
【0011】
【発明の実施の形態】以下に、添付図面を参照し、実施
形態例を挙げて本発明の実施の形態を具体的かつ詳細に
説明する。実施形態例 本実施形態例は、本発明に係るバイポーラトランジスタ
の作製方法の実施形態の一例である。図1(a)から
(c)及び図2(d)から(e)は、それぞれ、本実施
形態例方法でバイポーラトランジスタのベースを形成す
る際の工程毎の基板断面の構成を示す断面図である。先
ず、図1(a)に示すように、n型単結晶シリコン基板
40上に熱酸化法により500Åから1000Åの範囲
の膜厚のシリコン酸化膜42を成膜し、その上に、CV
D法等により順次、膜厚約2000Åのp型ポリシリコ
ン膜44及び約1000Åのシリコン窒化膜46を成膜
する。次いで、フォトリソグラフィ技術とドライエッチ
ング法により、シリコン窒化膜46及びポリシリコン膜
44をエッチングして、図1(b)に示すように、底部
にシリコン酸化膜42を露出させ、かつ側壁にポリシリ
コン膜44を露出させた第1の開口部48を形成する。
第1の開口部48は、約0.6μm×約8.0μmの長
方形の形状である。
【0012】次に、基板にアンモニア雰囲気中で800
℃から1000℃の範囲の温度でRTN(Rapid Therma
l Nitrization )処理を施して、第1の開口部48の側
壁に露出しているポリシリコン膜44を窒化して、図1
(c)に示すように、シリコン窒化膜50を形成する。
常圧、温度900℃のアンモニアガス雰囲気中に60秒
保持すると、15Åの膜厚のシリコン窒化膜が形成さ
れ、常圧、温度1100℃のアンモニアガス雰囲気中に
60秒維持すると、30Åの膜厚のシリコン窒化膜が形
成される。通常、窒化膜の膜厚は、900℃では、15
Å程度である。尚、ポリシリコン膜44の窒化に際して
RTN処理を施していることにより、第1の開口部48
の底部に露出しているシリコン酸化膜42は窒化されな
い。
【0013】続いて、HF水溶液をエッチャントとした
ウエットエッチングにより、図2(d)に示すように、
第1の開口部48の底部に露出しているシリコン酸化膜
42を除去して、単結晶シリコン基板40を露出させた
第2の開口部52を開口すると共に、ポリシリコン膜4
4下のシリコン酸化膜42をエッチングして第2の開口
部52に連通するアンダーカット部54を形成する。ア
ンダーカット部54に露出するポリシリコン膜44の幅
は、1000Åから10000Åの範囲にあって、その
幅は時間制御により調整する。次いで、図2に示す状態
で、高真空下、例えば1×10-6 Torr 以下で、800
℃から1000℃の範囲の温度で熱処理を行って、第2
の開口部52及びアンダーカット部54内のポリシリコ
ン膜44及び単結晶シリコン基板40の露出面に生成し
た自然酸化膜を除去する。
【0014】続いて、UHV−CVD法(超高真空化学
的気相成長法)によって、例えば以下に示す条件で、5
00Åから1000Åの膜厚のSiGeエピタキシャル
成長層を選択的に成長させて、アンダーカット部54及
び第2の開口部52を埋め込んで、図2(e)に示すよ
うに、SiGeエピタキシャル成長層からなるベース層
56を形成する。 温度 :650℃ 圧力 :1×10-3Torr以下 ガスの種類/流量:Si2 6 /10sccm、GeH4 /10sccm B2 6 /10sccm、Cl2 /10sccm 以下、例えば前述した従来の方法に従って、エミッタ領
域、エミッタ引き出し電極を形成する。
【0015】SiGeエピタキシャル成長層を選択成長
させるには、UHV−CVD法に代えて、減圧CVD法
によることもできる。減圧CVD法での前処理条件とし
ては、H2 雰囲気で真空度1〜300Torrとすること
で、Si基板上の自然酸化膜を除去する。減圧CVD法
による場合の成長条件は、例えば以下の通りである。 温度 :800℃ 圧力 :20Torr ガスの種類/流量:SiH2 Cl2 /300sccm、GeH4 /300sccm HCl/300sccm、H2 /20slm
【0016】本実施形態例方法に従ってベースを形成
し、欠陥のないエピタキシャル膜のベース層50を得
た。次いで、ベースとベース引き出し電極との間の電気
抵抗を測定したところ、100Ωと良好であった。本実
施形態例では、サイドウォール形成でサイドウォールの
シリコン窒化膜50をRTNで形成していることによ
り、従来法のサイドウォール形式で減圧CVD法でシリ
コン窒化膜を成膜後のドライエッチング工程が要らな
い。従って、従来のSiGeベース型バイポーラトラン
ジスタに比べて、製作工程が簡略であり、ベース層に欠
陥が入ることもない。ベースとベース引き出し電極との
間の電気抵抗は従来法と同等である。
【0017】本発明の比較例を以下に説明する。本発明
に至るまでに、従来技術の方法を改善した次の方法を検
討した。この方法では製作工程は簡略されるが、新たに
ベースと引出し電極が必ずしも良好に接続できないこと
がわかった。この点について説明する。比較例 本実施形態例のベース形成方法を評価するために、シリ
コン窒化膜を第1の開口部48の開口壁に形成する窒化
工程を有しない、比較例方法を実施した。以下に、図3
及び図4を参照して、比較例方法を説明する。図3
(a)と(b)及び図4(c)と(d)は、比較例方法
に従ってベースを形成した際の工程毎の基板断面の構成
を示す断面図である。図3及び図4に示す膜及び部位で
図1及び図2に示すものと同じものには同じ符号を付し
ている。先ず、実施形態例方法と同様にして、n型単結
晶シリコン基板40上に熱酸化法によりシリコン酸化膜
42を成膜し、その上に順次、CVD法等によりp型ポ
リシリコン膜44及びシリコン窒化膜46を成膜した。
更に、実施形態例方法と同様にして、シリコン窒化膜4
6及びポリシリコン膜44をエッチングして、図3
(a)に示すように、底部にシリコン酸化膜42を露出
させ、かつ側壁にポリシリコン膜44を露出させ、実施
形態例と同じ形状で同じ寸法の第1の開口部48を形成
した。
【0018】続いて、第1の開口部48の側壁にシリコ
ン窒化膜を形成することなく、直ちに、HF水溶液をエ
ッチャントとしたウエットエッチングにより、図3
(b)に示すように、第1の開口部48の底部に露出し
ているシリコン酸化膜42を除去して、単結晶シリコン
基板40を露出させた第2の開口部60を開口すると共
に、ポリシリコン膜44下のシリコン酸化膜42をエッ
チングして第2の開口部52に連通するアンダーカット
部62を形成した。
【0019】次いで、この状態で、実施形態例方法と同
様に、高真空下、例えば1×10-1 6 Torr以下で、80
0℃から1000℃の範囲の温度で熱処理を行って、第
2の開口部52及びアンダーカット部62内に露出した
ポリシリコン膜44及び単結晶シリコン基板40の露出
面に生成した自然酸化膜を除去した。この過程で、図4
(c)に示すように、場所によってはアンダーカット部
62の上部壁を構成しているポリシリコン膜44の角部
が、斜め上方に欠落し、欠落部64を形成した箇所が見
られた。
【0020】続いて、実施形態例方法と同様にして、U
HV−CVD法によりSiGeエピタキシャル成長層を
選択成長させ、アンダーカット部62、欠落部64及び
第2の開口部60を埋め込んで、図4(d)に示すよう
に、ベース層66を形成した。ベース66と引き出し電
極44との間の電気抵抗を測定したところ、電気抵抗
は、約400Ωであった。従来のSiGeベース型バイ
ポーラトランジスタに比べて、簡略な工程でシリコン窒
化膜を作成できたが、ベースとベース引き出し電極との
間の電気抵抗が高くなっている。
【0021】実施形態例と比較例との比較 実施形態例方法に従って形成したベースと引き出し電極
との間の電気抵抗は、比較例方法によるものに比べて、
格段に低下している。本発明者は、研究の結果、比較例
方法で、ゲート層64とポリシリコン引き出し電極44
との間の電気抵抗が高い原因は、図4(d)に示すよう
に、ポリシリコン膜44の欠落部64の輪郭線に沿っ
て、SiGeエピタキシャル成長層とポリシリコン膜4
4との間に間隙68が発生し、電気的に接続されていな
い領域が接続面に存在するからであることが判った。
【0022】本発明者が、ゲート層44とポリシリコン
膜44との間に間隙が生じる原因を調べたところ、次の
ことが判った。図3(b)に示す状態で、自然酸化膜を
除去するために、高真空中で800℃以上の温度で熱処
理を行うと、ポリシリコン膜の膜面の自然酸化膜が気化
するために、ポリシリコン膜の膜面に終端処理されてい
ないエネルギーの高いシリコン原子が露出する。そのた
めに、エネルギーの高いシリコン原子の結晶であるシリ
コン結晶粒の流動性が高くなり、表面拡散が起こって、
シリコン結晶粒の集団は、エネルギー的により安定した
形状に変化する。その形状は、シリコン結晶粒の結晶方
位にもよるものの、結晶粒の表面はエネルギーの低いフ
ァセット面に出現し易い。ファセット面としては、(1
11)面、及び(311)面があって、ポリシリコン膜
のファセット面は、SiGeエピタキシャル成長層のフ
ァセット面と平行であるために、SiGeエピタキシャ
ル成長層を厚く成長させても、図4(d)に示すよう
に、ポリシリコン面に沿って間隙を維持しつつ成長す
る。その結果、SiGeエミッタ成長層と、ポリシリコ
ン膜とを電気的に確実に接続することが難しい。
【0023】一方、本実施形態例方法では、ポリシリコ
ン膜44の側面にシリコン窒化膜50が形成されている
ので、側面にシリコン原子が露出していない。この結
果、高真空下で熱処理を施して自然酸化膜を除去して
も、ポリシリコン膜面は安定した状態にあって、シリコ
ン結晶粒が移動しないので、ポリシリコン膜44の変形
が生じない。その結果、SiGeエピタキシャル成長層
は、ポリシリコン膜に確実に電気的に接触しつつ成長し
て行くので、ベースと引き出し電極との間の電気抵抗が
低下する。
【0024】
【発明の効果】本発明によれば、シリコン窒化膜のサイ
ドウォールを簡略な方法で作製できるという利点があ
る。更にベース層に欠陥が入ることもなく良好に形成で
きる。また、ベースを形成する開口部の開口側壁にシリ
コン窒化膜を成膜し、ポリシリコン膜を露出させていな
いので、自然酸化膜を除去するために熱処理を施しても
ポリシリコン膜の変形が生じない。その結果、ベースと
なるエピタキシャル成長層を確実に電気的にポリシリコ
ン膜に接触させつつ成長させることができるので、ベー
スと引き出し電極との間の電気抵抗を低減させることが
できる。本発明方法を適用することにより、従来と比
べ、製作工程が簡略化され、しかもベースと引き出し電
極との電気抵抗が低いベース構造を備えたバイポーラト
ランジスタを作製することができる。
【図面の簡単な説明】
【図1】図1(a)から(c)は、それぞれ、実施形態
例の方法でバイポーラトランジスタのベースを形成する
際の工程毎の基板断面の構成を示す断面図である。
【図2】図2(d)から(e)は、それぞれ、図1
(c)に続いて、実施形態例の方法でバイポーラトラン
ジスタのベースを形成する際の工程毎の基板断面の構成
を示す断面図である。
【図3】図3(a)と(b)は、それぞれ、比較例方法
に従ってベースを形成した際の工程毎の基板断面の構成
を示す断面図である。
【図4】図4(c)と(d)は、それぞれ、図3(b)
に続いて、比較例方法に従ってベースを形成した際の工
程毎の基板断面の構成を示す断面図である。
【図5】従来のSiGeベース型バイポーラトランジス
タのSiGeベースの構成を示す断面図である。
【図6】図6(a)から(c)は、それぞれ、従来のS
iGeベース型バイポーラトランジスタを製造する際の
工程毎の基板断面図である。
【図7】図7(d)と(e)は、それぞれ、図6(c)
に続いて、従来のSiGeベース型バイポーラトランジ
スタを製造する際の工程毎の基板断面図である。
【符号の説明】
10 n型エピタキシャル成長層 11 酸化膜 12 ポリシリコン膜 13 窒化膜 14 開口部 15 サイドウォール 16 SiGe結晶層 17 SiGe微結晶層 21 サイドウォール 22 エミッタの引き出し電極 30 SiGeベース型バイポーラトランジスタの要部 32 SiGeベース層 40 n型単結晶シリコン基板 42 シリコン酸化膜 44 p型ポリシリコン膜 46 シリコン窒化膜 48 第1の開口部 50 シリコン窒化膜 52 第2の開口部 54 アンダーカット部 56 ベース層 60 第2の開口部 62 アンダーカット部 64 欠落部 66 ベース層 68 間隙

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 バイポーラトランジスタを形成する方法
    であって、基板上にベースを形成する際、 下地層上に、順次、第1の絶縁膜、ポリシリコン膜及び
    第2の絶縁膜を成膜する成膜工程と、 第2の絶縁膜及びポリシリコン膜をエッチングして、第
    1の絶縁膜を露出させる第1の開口部を形成する第1の
    開口工程と、 第1の開口部の開口側壁にシリコン窒化膜を成膜する窒
    化膜成膜工程と、 第1の絶縁膜を等方エッチングして下地層を露出させる
    第2の開口部を形成すると共にポリシリコン膜下の第1
    の絶縁膜をエッチングして第2の開口部に連通するアン
    ダーカット部を形成する第2の開口工程と、 成膜工程、第1の開口工程、窒化膜成膜工程及び第2の
    開口工程を経た基板に熱処理を施す熱処理工程と、 次いで、エピタキシャル成長層を選択成長させて、少な
    くともアンダーカット部および第2の開口部を埋め込
    み、第1の開口部の底部にベース層を形成する選択成長
    工程とを備えることを特徴とするバイポーラトランジス
    タの作製方法。
  2. 【請求項2】 熱処理工程では、高真空下で熱処理を行
    うことを特徴とする請求項1に記載のバイポーラトラン
    ジスタの作製方法。
  3. 【請求項3】 熱処理工程では、1Torr以上300Torr
    以下の水素雰囲気下で熱処理を行うことを特徴とする請
    求項1に記載のバイポーラトランジスタの作製方法。
  4. 【請求項4】 窒化膜成膜工程では、アンモニア雰囲気
    内で熱処理をポリシリコン膜に施して、シリコン窒化膜
    を形成することを特徴とする請求項1から3のうちのい
    ずれか1項に記載のバイポーラトランジスタの作製方
    法。
  5. 【請求項5】 窒化膜成膜工程では、熱処理として、8
    00℃以上1100℃以下の範囲の温度で30秒以上1
    80秒以下の範囲の時間、RTN処理を行うことを特徴
    とする請求項1から4のうちのいずれか1項に記載のバ
    イポーラトランジスタの作製方法。
  6. 【請求項6】 成膜工程では、第1の絶縁膜としてシリ
    コン酸化膜、第2の絶縁膜としてシリコン窒化膜を成膜
    することを特徴とする請求項1から5のうちのいずれか
    1項に記載のバイポーラトランジスタの作製方法。
  7. 【請求項7】 下地層が単結晶シリコン基板、シリコン
    ・エピタキシャル成長層のいずれかであることを特徴と
    する請求項1から6のうちのいずれか1項に記載のバイ
    ポーラトランジスタの作製方法。
  8. 【請求項8】 選択成長工程では、エピタキシャル成長
    層としてSiGe層又はシリコン・エピタキシャル成長
    層を形成することを特徴とする請求項1から7のうちの
    いずれか1項に記載のバイポーラトランジスタの作製方
    法。
JP07724999A 1999-03-23 1999-03-23 バイポーラトランジスタの作製方法 Expired - Fee Related JP3293127B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07724999A JP3293127B2 (ja) 1999-03-23 1999-03-23 バイポーラトランジスタの作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07724999A JP3293127B2 (ja) 1999-03-23 1999-03-23 バイポーラトランジスタの作製方法

Publications (2)

Publication Number Publication Date
JP2000277529A true JP2000277529A (ja) 2000-10-06
JP3293127B2 JP3293127B2 (ja) 2002-06-17

Family

ID=13628596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07724999A Expired - Fee Related JP3293127B2 (ja) 1999-03-23 1999-03-23 バイポーラトランジスタの作製方法

Country Status (1)

Country Link
JP (1) JP3293127B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8012858B2 (en) 2008-10-21 2011-09-06 Kabushiki Kaisha Toshiba Method of fabricating semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8012858B2 (en) 2008-10-21 2011-09-06 Kabushiki Kaisha Toshiba Method of fabricating semiconductor device

Also Published As

Publication number Publication date
JP3293127B2 (ja) 2002-06-17

Similar Documents

Publication Publication Date Title
JP2606141B2 (ja) 半導体装置およびその製造方法
JP3603747B2 (ja) SiGe膜の形成方法とヘテロ接合トランジスタの製造方法、及びヘテロ接合バイポーラトランジスタ
JP2679639B2 (ja) 半導体装置及びその製造方法
US7517758B2 (en) Method of forming a vertical transistor
JPH07183310A (ja) 半導体装置及びその製造方法
US20110062548A1 (en) Bipolar transistor with raised extrinsic self-aligned base using selective epitaxial growth for bicmos integration
JP2000031155A (ja) 低雑音たて形バイポ―ラトランジスタとその製造方法
JPH05175216A (ja) ヘテロ接合バイポーラトランジスタおよびその製法
JPH09172173A (ja) 半導体装置及びその製造方法
US5897359A (en) Method of manufacturing a silicon/silicon germanium heterojunction bipolar transistor
JP2720793B2 (ja) 半導体装置の製造方法
JP2629644B2 (ja) 半導体装置の製造方法
JP3545503B2 (ja) 半導体集積回路装置の製造方法
JPH05129319A (ja) エピタキシヤル・ベース領域を持つたトランジスタ構造とその作製方法
US7719031B2 (en) Heterojunction biploar transistor and method for manufacturing same
JP2009043866A (ja) 半導体装置およびその製造方法
US6281097B1 (en) Method of fabricating a semiconductor device having epitaxial layer
JP2000114190A (ja) 気相成長方法および半導体装置の製造方法
JP3293127B2 (ja) バイポーラトランジスタの作製方法
US5523614A (en) Bipolar transistor having enhanced high speed operation through reduced base leakage current
US7012009B2 (en) Method for improving the electrical continuity for a silicon-germanium film across a silicon/oxide/polysilicon surface using a novel two-temperature process
JP3910473B2 (ja) ヘテロ接合バイポーラ・トランジスタ及びその製造方法
JP3456864B2 (ja) 半導体装置及びその製造方法
JP3166729B2 (ja) 半導体装置の製造方法
JPH10261650A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees