JP2000275613A - 液晶素子及びこれを備えた液晶装置 - Google Patents

液晶素子及びこれを備えた液晶装置

Info

Publication number
JP2000275613A
JP2000275613A JP11078504A JP7850499A JP2000275613A JP 2000275613 A JP2000275613 A JP 2000275613A JP 11078504 A JP11078504 A JP 11078504A JP 7850499 A JP7850499 A JP 7850499A JP 2000275613 A JP2000275613 A JP 2000275613A
Authority
JP
Japan
Prior art keywords
liquid crystal
voltage
state
polarity
crystal device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11078504A
Other languages
English (en)
Other versions
JP3507358B2 (ja
Inventor
Yasushi Asao
恭史 浅尾
Takeshi Togano
剛司 門叶
Masahiro Terada
匡宏 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP07850499A priority Critical patent/JP3507358B2/ja
Priority to US09/532,078 priority patent/US6757045B1/en
Publication of JP2000275613A publication Critical patent/JP2000275613A/ja
Application granted granted Critical
Publication of JP3507358B2 publication Critical patent/JP3507358B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal Substances (AREA)

Abstract

(57)【要約】 【課題】 カイラルスメクチック相を示す液晶を用いた
場合でも、透過率の高い状態が得られる液晶素子及びこ
れを備えた液晶装置を提供する。 【解決手段】 カイラルスメクチック相を示す一方、電
圧無印加時では液晶の平均分子軸が単安定化された第一
の状態を示し、第一の極性或は逆極性の第二の極性の電
圧印加時には平均分子軸が印加電圧の大きさに応じた角
度で単安定化された位置から一方の側或は逆側にチルト
すると共に、電圧印加時の平均分子軸の、第一の状態に
おける位置を基準とした最大チルト状態のそれぞれのチ
ルト角度が等しくなる液晶49を一対の基板81a,8
1bにより挟持する。また、偏光板87a,87bの配
置及び液晶層を透過させる光の波長に応じて設定される
液晶85の最適リタデーション量よりも、電圧無印加時
のリタデーション量の方が大きくなるよう液晶85の屈
折率異方性の値及び液晶層の厚さの少なくとも一方を設
定する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、フラットパネルデ
ィスプレイ、プロジェクションディスプレイ、プリンタ
ー等に用いられるライトバルブに使用される液晶素子及
びこれを備えた液晶表示装置をはじめとする液晶装置に
関し、特にカイラルスメクチック相を示す液晶を用いた
ものに関する。
【0002】
【従来の技術】従来、TFT(Thin Film T
ransistor)等の能動素子を用いた表示素子と
して広範に用いられているネマティック液晶表示素子の
代表的な液晶モードとして、たとえばエム・シャット
(M.schadt)とダブリュー・ヘルフリッヒ
(W.Helfrich)著「Applied Phy
sics Letters第18巻、第4号(1971
年2月15日発行)」第127頁から128頁において
示されたツイステッドネマチック(Twisted N
ematic)モードが広く用いられている。
【0003】一方、最近では横方向電界を利用したイン
プレインスイッチング(In‐Plain Switc
hing)モードや、垂直配向(Vertical A
lignment)モードを用いた液晶ディスプレイが
発表されており、従来型の液晶ディスプレイの欠点であ
った視野角特性の改善がなされている。
【0004】このように、こうしたネマティック液晶を
用いたTFT表示素子に用いるための液晶モードとして
いくつかのモードが存在するが、そのいずれのモードの
場合にも液晶の応答速度が数十ミリ秒以上と遅く、更な
る応答速度の改善が要求されている。
【0005】そこで、このような従来型のネマティック
液晶素子の応答速度を改善するものとして、近年、カイ
ラルスメクチック相を示す液晶を用いた液晶モードがい
くつか提案されている。例えば、「ショートピッチタイ
プの強誘電性液晶」、「高分子安定型強誘電性液晶」、
「無閾反強誘電性液晶」などが提案されており、未だ実
用化には至っていないものの、いずれもサブミリ秒以下
の高速応答性が実現できると報告されている。
【0006】一方、我々は特願平11−39954号に
記載されている素子(以下、先願素子という)を発明し
提案している。ここで、この先願素子は、カイラルスメ
クチックC液晶のスメクチック層がシェブロン構造をと
ること、該シェブロン構造をなすスメクチック層の基板
法線に対する傾斜角δが、少なくも使用温度において該
カイラルスメクチック液晶のチルト角Θと実質的に同じ
か、それ以上であること、電界無印加時では、該カイラ
ルスメクチック液晶の分子の平均分子軸が平均二軸配向
処理軸と実質的に一致し、クロスニコル偏光子間に挟持
した場合の最暗光学軸を1つしか持たない配向状態を有
し、電界印加時では、印加電界の強度変化に応じて該カ
イラルスメクチック液晶の連続的に見かけのチルト角及
び透過光強度が変化するということを特徴とするもので
ある。
【0007】そして、このような特徴を有する先願素子
は、電界無印加時では、クロスニコル偏光子間に挟持し
た場合の最暗光学軸を1つしか持たない単一の配向状態
を有し、且つ電界印加時では液晶への印加電界に応じて
透過光強度が変化する特性を示し、この特性を利用して
階調表示を実現することができる。
【0008】なお、こうした自発分極による反転スイッ
チングを行う強誘電性液晶や反強誘電性液晶は、いずれ
もカイラルスメクチック液晶相を示す液晶である。即
ち、従来ネマティック液晶が抱えていた応答速度に関す
る問題点を解決できるという意味において、カイラルス
メクティック液晶を用いた液晶素子の実現が期待されて
いる。
【0009】
【発明が解決しようとする課題】ところが、このように
高速応答性能など次世代のディスプレイ等に階調表示能
を有するスメクティック液晶を用いた液晶素子が期待さ
れているが、この液晶素子設計の最適化、特にセル厚設
計に関する指針が十分に示されていないのが現状であ
る。
【0010】こうしたセル厚設計に関して、例えば明暗
2値の状態しか取らないSSFLCの場合には、液晶分
子が基板と平行に配向している場合は液晶材料固有の複
屈折異方性の値(Δn=n//−n⊥)とセル厚dとの積
(Δnd)によって透過状態(白表示状態)での透過光
量が見積もることができる。
【0011】例えばクロスニコル下での透過光量T1
は、 T1=Sin2 (πΔnd/λ)…… [1] で表される。この式を用いて所望の波長−透過率特性と
なるようセル厚を決定することで、液晶素子を最適化す
ることが出来る。
【0012】また、SSFLCが大きなプレチルト角を
持つ場合などは、基板水平面から液晶分子の起きあがっ
た角度を考慮することで、液晶素子内での実効的な複屈
折異方性の値(Δneffect)が計算により求められ、そ
れを[1]式に用いることで同様の手法により設計が可
能であるため、液晶素子に最適なセル厚を容易に求める
ことができる。
【0013】しかしながら、発明者らが詳細に検討した
ところ、先願素子において上述のような設計指針で素子
を作製すると、同じ強誘電性液晶にも関わらず、実際に
駆動したときの透過率が予測した値とは異なっている結
果となってしまった。つまり、双安定性を有するSSF
LCと、先願素子の単安定性のFLCとは異なった挙動
を示すことが実験により発見された。
【0014】例えば、先願素子について、プレチルトが
ゼロの素子を作製し、上記のようにΔndを最適化する
べくセル厚設定した場合、上式[1]で計算される所望
の透過光量より低い強度の透過光量しか得られず、かつ
白色の色温度が予測した値より高温側、即ちピーク波長
が単波長側にシフトする結果となった。
【0015】そこで、本発明は、このような現状に鑑み
てなされたものであり、カイラルスメクチック相を示す
液晶を用いた場合でも、透過率の高い状態が得られる液
晶素子及びこれを備えた液晶装置を提供することを目的
とするものである。
【0016】
【課題を解決するための手段】本発明は、カイラルスメ
クチック相を示す液晶を挟持する一方、該液晶に電圧を
印加する電極を有すると共に、少なくとも一方の基板の
対向面に該液晶を配向させるための一軸性配向処理が施
された一対の基板と、少なくとも一方の基板側に設けら
れた偏光板とを備えた液晶素子であって、前記液晶は、
電圧無印加時では該液晶の平均分子軸が単安定化された
第一の状態を示し、第一の極性の電圧印加時には該液晶
の平均分子軸は印加電圧の大きさに応じた角度で前記単
安定化された位置から一方の側にチルトし、前記第一の
極性とは逆極性の第二の極性の電圧印加時には該液晶の
平均分子軸は該単安定化された位置から第一の極性の電
圧を印加したときとは逆側にチルトすると共に、前記第
一の極性の電圧印加時と第二の極性の電圧印加時の液晶
の平均分子軸の、前記第一の状態における単安定化され
た位置を基準とした最大チルト状態のチルトの角度がそ
れぞれ等しくなるものであり、前記偏光板の配置及び液
晶層を透過させる光の波長に応じて設定される液晶の最
適リタデーション量よりも、電圧無印加時のリタデーシ
ョン量の方が大きくなるよう前記液晶の屈折率異方性の
値及び前記液晶層の厚さの少なくとも一方を設定したこ
とを特徴とするものである。
【0017】また本発明は、前記基板は、アクティブ素
子を有し、アクティブマトリクス駆動を行う駆動回路を
備えていることを特徴とするものである。
【0018】また本発明は、前記液晶は、シェブロン構
造をなすスメクチック層の基板法線に対する傾斜角δ
が、少なくも使用温度においてカイラルスメクチックC
液晶のチルト角Θと実質的に同じかそれより大きいこと
を特徴とするものである。
【0019】また本発明は、前記液晶はIso−Ch−
SmA−SmC* という相系列を有しており、Ch又は
SmA又はSmC* にて電界印加処理を行うことを特徴
とするものである。
【0020】また本発明は、前記液晶はIso−Ch−
SmA−SmC* という相系列を有しており、SmA又
はSmC* にて加圧処理を行うことを特徴とするもので
ある。
【0021】また本発明は、前記液晶はIso−Ch−
SmC* という相系列を有しており、Ch又はSmC*
にて電界印加処理を行うことを特徴とするものである。
【0022】また本発明は、前記液晶は、少なくとも使
用温度においてスメクチック層の傾斜角δが、前記カイ
ラルスメクチックC液晶のバルク状態での層間隔の温度
変化から計算される大きさよりも大きい状態であること
を特徴とするものである。
【0023】また本発明は、前記液晶は、電界印加処理
且つ/又は加圧処理により変化した素子内のシェブロン
構造の層傾斜角δが、等方性液体相を示す高温側から冷
却されて形成される初期シェブロン構造の層傾斜角δ0
より大きい状態であることを特徴とするものである。
【0024】また本発明は、前記液晶のバルク状態での
らせんピッチはセル厚の2倍より長いことを特徴とする
ものである。
【0025】また本発明は、液晶素子と、該液晶素子を
駆動するための駆動回路と、バックライト光源とを有す
る透過型の液晶装置において、前記液晶素子が上記いず
れかの発明のものであることを特徴とするものである。
【0026】また本発明は、液晶素子と、該液晶素子を
駆動するための駆動回路と、反射板とを有する反射型の
液晶装置において、前記液晶素子が上記いずれかに記載
の発明のものであることを特徴とするものである。
【0027】また本発明のように、カイラルスメクチッ
ク相を示す一方、電圧無印加時では液晶の平均分子軸が
単安定化された第一の状態を示し、第一の極性或は第一
の極性とは逆極性の第二の極性の電圧印加時には液晶の
平均分子軸が印加電圧の大きさに応じた角度で単安定化
された位置から一方の側或は逆側にチルトすると共に、
第一の極性の電圧印加時と第二の極性の電圧印加時の液
晶の平均分子軸の、第一の状態における単安定化された
位置を基準とした最大チルト状態のチルトの角度がそれ
ぞれ等しくなる液晶を一対の基板により挟持する。ま
た、偏光板の配置及び液晶層を透過させる光の波長に応
じて設定される液晶の最適リタデーション量よりも、電
圧無印加時のリタデーション量の方が大きくなるよう液
晶の屈折率異方性の値及び液晶層の厚さの少なくとも一
方を設定する。
【0028】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。
【0029】図1は、本発明の実施の形態に係る液晶素
子を備えた液晶装置の構造を示す断面図であり、同図に
おいて、70は液晶装置、80は互いに偏光軸が直交し
た一対の偏光板87a,87b間に挟装されている液晶
素子である。そして、この液晶素子80は、一対のガラ
ス、プラスチック等透明性の高い材料からなる基板81
a、81b間に液晶85、好ましくはカイラルスメクチ
ック相を呈する液晶を挟持している。
【0030】ここで、この基板81a,81bには、夫
々液晶85に電圧を印加するためのIn23 、ITO
等の材料からなる電極82a,82bが、例えばストラ
イプ状に設けられており、これらが互いに交差してマト
リックス電極構造を形成している。なお、後述するよう
に一方の基板にドット状の透明電極をマトリックス状に
配置し、各透明電極にTFTやMIM(Metal−I
nsulator−Metal)等のスイッチング素子
を接続し、他方の基板の一面上あるいは所定パターンの
対向電極を設けアクティブマトリックス構造にすること
が好ましい。
【0031】また、この電極82a,82b上には、必
要に応じてこれらのショートを防止する等の機能を持つ
SiO2 、TiO2 、Ta25 等の材料からなる絶縁
膜83a,83bが夫々設けられ、さらに、絶縁膜83
a,83b上には、液晶85に接し、その配向状態を制
御するべく機能する配向制御膜84a,84bが設けら
れている。
【0032】ここで、この配向制御膜84a,84bの
少なくとも一方には一軸配向処理が施されている。な
お、この配向制御膜84a,84bは、例えば、ポリイ
ミド、ポリイミドアミド、ポリアミド、ポリビニルアル
コール等の有機材料を溶液塗工した膜の表面にラビング
処理を施したもの、あるいはSiO等の酸化物、窒化物
を基板に対し斜め方向から所定の角度で蒸着した無機材
料の斜方蒸着膜にて構成されたものである。
【0033】さらに、この配向制御膜84a,84bに
ついては、その材料の選択、処理(一軸配向処理等)の
条件等により、液晶85の分子のプレチルト角(液晶分
子の配向制御膜界面付近で膜面に対してなす角度)が調
整される。
【0034】また、配向制御膜84a,84bがいずれ
も一軸配向処理がなされた膜である場合、夫々の膜の一
軸配向処理方向(特にラビング方向)を、用いる液晶材
料に応じて平行、反平行、あるいは45°以下の範囲で
クロスするように設定することができる。
【0035】また、基板81a及び81bは、スペーサ
ー86を介して対向している。かかるスペーサー86
は、基板81a、81bの間の距離(セルギャップ)を
決定するものであり、シリカビーズ等が用いられる。
【0036】ここで、このスペーサー86により決定さ
れるセルギャップについては、液晶材料の違いによって
最適範囲及び上限値が異なるが、均一な一軸配向性、ま
た電圧無印加時に液晶分子の平均分子軸をほぼ配向処理
軸の平均方向の軸と実質的に同一にする配向状態を発現
させるべく、0.3〜10μmの範囲に設定することが
好ましい。さらにこのセル厚の値は後述する電圧無印加
時のリタデーション量となるよう、適宜調整し設定する
ことが好ましい。
【0037】なお、スペーサー86に加えて基板81a
及び81b間の接着性を向上させ、カイラルスメクチッ
ク相を示す液晶85の耐衝撃性を向上させるべく、エポ
キシ樹脂等の樹脂材料等からなる接着粒子を分散配置す
ることもできる(図示せず)。
【0038】一方、このような液晶素子80では、液晶
85としてカイラルスメクチック相を示す液晶を用いる
場合については、その材料の組成を調整し、更に液晶材
料の処理や素子構成、例えば配向制御膜84a,84b
の材料、処理条件等を適宜設定することにより、電圧無
印加時では、液晶の平均分子軸(液晶分子)が単安定化
されている配向状態を示し、駆動時では一方の極性(第
一の極性)の電圧印加時に印加電圧の大きさに応じて平
均分子軸の単安定化される位置を基準としたチルト角度
が連続的に変化し、他方の極性(第二の極性)の電圧印
加時には液晶の平均分子軸は、印加電圧の大きさに応じ
た角度でチルトするような特性を示すようにする。さら
に、本実施の形態においては、第一の極性の電圧印加に
よる最大チルト角度β1と、第二の極性の電圧印加によ
る最大チルト角度β2とが等しい特性を示すようにす
る。
【0039】そして、このようなカイラルスメクチック
相を示す液晶材料としては、既述した先願素子の特性
(液晶材料固有の物性値コーン角Θ、スメクチック層の
層間隔d、傾斜角δについての特性)を示すようなビフ
ェニル骨格やフェニルシクロヘキサンエステル骨格、フ
ェニルピリミジン骨格等を有する炭化水素系液晶材料、
ナフタレン系液晶材料、ポリフッ素系液晶材料を適宜選
択して調製した組成物を用いる。
【0040】さらに、これらの液晶材料は、 (a) シェブロン構造をなすスメクチック層の基板法
線に対する傾斜角δが、少なくも使用温度においてカイ
ラルスメクチックC液晶のチルト角Θと実質的に同じか
それより大きい。 (b) 少なくとも使用温度においてスメクチック層の
傾斜角δが、カイラルスメクチックC液晶のバルク状態
での層間隔の温度変化から計算される大きさよりも大き
い状態である。 (c) 電界印加処理且つ/又は加圧処理により変化し
た素子内のシェブロン構造の層傾斜角δが、等方性液体
相を示す高温側から冷却されて形成される初期シェブロ
ン構造の層傾斜角δ0 より大きい状態である。 (d) バルク状態でのらせんピッチはセル厚の2倍よ
り長い。
【0041】等の特性を示すものである。
【0042】また、 (a) Iso−Ch−SmA−SmC* という相系列
を有しており、Ch又はSmA又はSmC* にて電界印
加処理を行う。 (b) Iso−Ch−SmA−SmC* という相系列
を有しており、SmA又はSmC* にて加圧処理を行
う。 (c) Iso−Ch−SmC* という相系列を有して
おり、Ch又はSmC*にて電界印加処理を行う。
【0043】等の処理が行われるものである。
【0044】ところで、本実施の形態に係る液晶装置7
0においては、図1に示す液晶素子80に対して階調信
号を供給する駆動回路を設け、既述したような電圧の印
加により液晶の平均分子軸の単安定位置からの連続的な
チルト角度の変化及び液晶素子80からの出射光量が連
続的に変化する特性を利用し、階調表示を行うように構
成している。
【0045】例えば、液晶素子80の一方の基板として
既述したようなTFT等を備えたアクティブマトリクス
基板を用い、駆動回路で振幅変調によるアクティブマト
リクス駆動を行うことでアナログ階調表示を可能として
いる。
【0046】次に、図2〜図4を用いてこのようなアク
ティブマトリクス基板を用いた階調表示について説明す
る。
【0047】図2は、液晶素子80の一方の基板(アク
ティブマトリクス基板)の構成を模式的に示した図であ
り、同図に示すように、液晶素子に相当するパネル部9
0において、駆動手段である走査信号ドライバ91に連
結した走査線に相当する水平方向のゲート線G1,G2
…,G5と、駆動手段である情報信号ドライバ92に連
結した情報信号線に相当する上下方向のソース線S1,
S2…,S5とが互いに絶縁された状態で直交するよう
に設けられている。
【0048】さらに、これらゲート線G1,G2…,G
5及びソース線S1,S2…,S5各交点の画素に対応
してスイッチング素子に相当する薄膜トランジスタ(T
FT)94及び画素電極95が設けられている(同図で
は簡略化のため5x5画素の領域のみを示す)。なおス
イッチング素子として、TFTの他、MIM素子を用い
ることもできる。
【0049】また、ゲート線G1,G2…,G5はTF
T94のゲート電極(図示せず)に接続され、ソース線
S1,S2…,S5はTFT94のソース電極(図示せ
ず)に接続され、画素電極15はTFT94のドレイン
電極(図示せず)に接続されている。
【0050】そして、このような構成の基板において、
走査信号ドライバ91によりゲート線G1,G2…,G
5が、例えば線順次に走査選択されてゲート電圧が供給
されると共に、このゲート線G1,G2…,G5の走査
選択に同期して情報信号ドライバ92から、各画素に書
き込む情報に応じた情報信号電圧がソース線S1,S2
…,S5に供給され、TFT94を介して各画素電極1
5に印加される。
【0051】一方、図3は、図2に示すようなパネル構
成における各画素部分(1ビット分)の断面構造の一例
を示す図であり、同図に示す構造では、TFT94及び
画素電極95を備えるアクティブマトリクス基板20
と、共通電極32を備えた対向基板40との間に、自発
分極を有する液晶層49が挟持され、液晶容量(C1
c)31が構成されている。なお、このアクティブマト
リクス基板20では、TFT94としてアモルファスS
iTFTを用いている。
【0052】ここで、このTFT94は、ガラス等から
なる基板21上に形成され、図2に示すゲート線G1,
G2…,G5に接続したゲート電極22上に窒化シリコ
ン(SiNx)等の材料からなる絶縁膜(ゲート絶縁
膜)23を介してa−Si層24が設けられており、該
a−Si層24上に、夫々n+ a−Si層25、26を
介してソース電極27、ドレイン電極28が互いに離間
して設けられている。
【0053】なお、ソース電極27は図2に示すソース
線S1,S2…,S5に接続し、ドレイン電極28はI
TO膜等の透明導電膜からなる画素電極95に接続して
いる。また、TFT94におけるa−Si層24上をチ
ャネル保護膜29が被覆している。さらに、このTFT
94は、該当するゲート線が走査選択された期間におい
てゲート電極22にゲートパルスが印加されオン状態と
なる。
【0054】一方、アクティブマトリクス基板20にお
いては、画素電極95と、ガラス基板21側に設けられ
た保持容量電極30とによって絶縁膜23(ゲート電極
22上の絶縁膜と連続的に設けられた膜)を挟持した構
造により、保持容量(CS)32が液晶層49と並列の
形で設けられている。なお、この保持容量電極30はそ
の面積が大きい場合、開口率が低下するため、ITO膜
等の透明導電膜により形成される。
【0055】また、アクティブマトリクス基板20のT
FT94及び画素電極95上には液晶49の配向状態を
制御するための、例えばラビング処理等の一軸配向処理
が施された配向膜43aが設けられており、対向基板4
0のガラス基板41上には全面同様の厚みで共通電極4
2及び配向膜43bが積層されている。なお、図2及び
図3に示すようなパネル構成において、アクティブマト
リクス基板20として、多結晶Si(p−Si)TFT
を備えた基板を用いることができる。
【0056】次に、図4及び図5を参照して上記構造の
液晶素子における特性を利用したアクティブマトリクス
駆動について述べる。なお、図4は図3に示すパネルの
画素部分の等価回路を示すものである。また、図5は液
晶素子を駆動する印加電圧及び光学応答を示す図であ
る。
【0057】ここで、図5(a)は、一画素を着目した
際に、当該画素に接統する走査線となる一ゲート線に印
加される電圧を示す。そして、上記構造の液晶素子で
は、既述したように各フィールド毎にゲート線G1,G
2…,G5が、例えば線順次で選択され、一ゲート線に
は選択期間Tonにおいて所定のゲート電圧Vgが印加
され、ゲート電極22に電圧Vgが加わり、TFT94
がオン状態となる。
【0058】なお、他のゲート線が選択されている期間
に相当する非選択期間Toffにはゲート電極22に電
圧が加わらずTFT12は高抵抗状態(オフ状態)とな
り、これによりToff毎に所定の同一のゲート線が選
択されてゲート電極22にゲート電圧Vgが印加され
る。
【0059】図5(b)は、当該画素の情報信号線(ソ
ース線)に印加される電圧Vsを示す。そして、図5
(a)で示すように各フィールドで選択期間Tonでゲ
ート電極22にゲート電圧が印加された際、これに同期
して当該画素に接続する情報線となるソース線S1,S
2…,S5からソース電極27に、所定のソース電圧
(情報信号電圧)Vs(基準電位を共通電極42の電位
Vcとする)が印加される。
【0060】ここで、1フレームを構成する第一のフィ
ールド(1F)では、当該画素に書込まれる情報、例え
ば用いる液晶に応じた電圧−透過率特性を基に当該画素
で得ようとする光学状態又は表示情報(透過率)に応じ
たレベルVxの正極性のソース電圧(情報信号電圧)が
印加される。
【0061】この時、TFT94がオン状態であるた
め、上記ソース電極27に印加される電圧Vxがドレイ
ン電極28を介して画素電極95に印加され、液晶容量
(C1c)31及び保持容量(Cs)32に充電がなさ
れ、画素電極の電位が情報信号電圧Vxになる。
【0062】続いて、当該画素の属するゲート線の非選
択期間ToffおいてTFT94は高抵抗(オフ状態)
となるため、この非選択期間には液晶セル(液晶容量C
1c)31及び保持容量(Cs)32では選択期間To
nで充電された電荷が蓄積された状態を維持し、電圧V
xが保持される。これにより、当該画素における液晶層
49に第1フィールド1Fの期間を通して電圧Vxが印
加され、当該画素の液晶部分ではこの電圧値に応じた光
学状態(透過光量)が得られる。
【0063】一方、このとき液晶の応答速度がゲートオ
ン期間より遅い場合、液晶セル(液晶容量C1c)31
及び保持容量(Cs)32に充電が完了し、ゲートがオ
フされた非選択期間にスイッチングが開始される。そし
て、このような場合は自発分極の反転によって充電され
た電荷が相殺され、図5(c)のように液晶層49に印
加される電圧値VpixがVxより小さいVx’という
値を取る。
【0064】次に、第二のフィールド(2F)の選択期
間Tonでは、第一のフィールド1Fとは極性が逆で実
質的に同様の電圧値Vxを有するソース電圧(−Vx)
がソース電極27に印加される。この時、TFT94が
オン状態であり、画素電極95に電圧−Vxが印加され
て、液晶容量(C1c)31及び保持容量(Cs)32
に充電がなされ、画素電極の電位が情報信号電圧−Vx
になる。
【0065】続いて、非選択期間ToffにおいてTF
T94は高抵抗(オフ状態)となるため、この非選択期
間には、液晶セル(液晶容量Clc)31及び保持容量
(Cs)32では選択期間Tonで充電された電荷が蓄
積された状態を維持し、電圧−Vxが保持される。
【0066】そして、当該画素における液晶層49に第
2のフィールド2F期間を通して電圧−Vxが印加さ
れ、当該画素ではこの電圧値に応じた光学状態(出射光
量)が得られる。このときも同様に液晶の応答速度がゲ
ートオン期間より遅い場合、液晶セル(液晶容量C1
c)31及び保持容量(Cs)32に充電が完了し、ゲ
ートがオフされた非選択期間にスイッチングが開始され
る。
【0067】このような場合は自発分極の反転によって
充電された電荷が相殺され、図5(c)のように液晶層
49に印加される電圧値Vpixが−Vxより小さい−
VX’という値を取る。
【0068】一方、当該画素での液晶の実際の光学応答
(透過型液晶素子した場合での光学応答)は、(d)に
示すように、第一フィールド1FではVx’に応じた階
調表示状態(出射光量)が得られ、第二フィールド2F
では−Vx’に応じた階調表示状態が得られ、これらは
同じ階調レベルとなる。
【0069】このように、既述したアクティブマトリク
ス駆動では、カイラルスメクチック相を示す液晶を用い
た場合で良好な高速応答性に基づいた階調表示が可能と
なる。更に、第一及び第二フィールド1F,2Fで同様
のレベルの電圧が極性反転して液晶層49に印加される
ため、液晶層49に実際に印加される電圧が交流化さ
れ、液晶の劣化が防止される。
【0070】なお、このアクティブマトリクス駆動によ
る階調表示は、図1に示すような透光性の基板81a,
81bと、一対の偏光板とを有し、不図示のバックライ
トにより一方の基板側から入射された光を変調し、他方
側に出射するタイプの透過型液晶素子のみならず、少な
くとも一方の基板に偏光板を設けた反射型液晶素子、即
ち基板81a,81bのいずれか一方の側に反射板を設
けるかあるいは一方の基板自体又は基板に設ける部材と
して反射性の材料を用いて、入射光及び反射光を変調
し、入射側と同様の側に光を出射するタイプの素子にも
適用することができる。また、基板81a,81bの一
方に少なくともR,G,Bのカラーフィルタを設けたカ
ラー液晶素子にも適用することができる。
【0071】ところで、既述した発明が解決しようとす
る課題で述べた双安定性を有するSSFLCと先願素子
の単安定性のFLCとが異なった挙動をとるという事象
に関し、SSFLCの明状態または中間調表示状態にお
ける配向状態と、先願の階調表示能を有する強誘電性液
晶の駆動中における配向状態との間でもっとも異なる点
は、後者の液晶素子が1秒間に複数のフレームからなる
画像を表示する液晶装置であり、例えば1フレーム毎に
極性の異なる電圧を印加するような交流駆動を行った場
合、各フレーム内において分子配向状態が常に変化する
点と考えられる。
【0072】例えば、SSFLCではメモリ性が存在す
るため、階調情報を維持するための電圧は基本的には不
要であることから、駆動方法として交流駆動を行うこと
は稀である。
【0073】一方、先願素子などの階調表示能を有する
液晶素子に用いられる単安定型強誘電性液晶はTFT駆
動が前提とされており、印加する電圧値に応じた配向状
態を形成する。なお、このTFT駆動では、液晶層に直
流が印加されると不純物イオンの偏在による焼き付き現
象の原因となるため、既述した交流による駆動が一般的
に用いられる。
【0074】しかし、実効値応答するネマチック液晶と
は異なり、自発分極を有するこれらの液晶では印加交流
電圧の極性に応じて配向状態が変化する。つまり、各フ
レーム内には必ずこうした配向状態が変化していく過渡
状態を含み、こうした状態を観測することになる。一般
的に界面近傍の分子よりバルク分子の反転の方が速く行
われる点を鑑みると、こうした過渡状態における分子反
転では必ず液晶分子が捻れた状態を経ることが考えられ
る。
【0075】ここで、この捻れ状態に関して、配向状態
を次のように近似して考えることができる。即ち、単安
定モードでは電圧を印加しても界面近傍は電圧無印加状
態の配向状態を維持すると考えられることから、こうし
た電圧無印加状態の配向状熊を維持している長さをξと
すると、ξ=ξ(V)であり、この値は印加電圧の関数
である。
【0076】なお、素子の対称性から電圧がゼロの時は
ξ(0)=d/2であるが、印加電圧の増加に伴いξの
値は減少する。これより、バルクにおいて反転する液晶
層の厚さdswは、 dsw=d−2×ξ(V)…… [3] と表される。
【0077】ここで、クロスニコルのいずれか一方の偏
光軸方向と、電圧無印加状態における平均分子配向方向
とを一致させた素子とした場合、上記ξの距離内に存在
する液晶分子は入射偏光の偏光回転に寄与しない。
【0078】一方、バルクにおいて反転する液晶層dsw
の範囲にある液晶はスメクチック液晶であり、ネマチッ
ク液晶と比較すると液晶分子の秩序度が高いことや、ス
メクチック液晶素子のセル厚が一般に1〜2μm程度と
非常に薄く、dswも十分小さい値であることから、一様
な配列を保ちながらスイッチングすると近似して考える
ことができる。
【0079】つまり、印加電圧の大きさを大きくするに
つれてξ(V)の長さが短くなると同時に、dswにおい
て一様に反転しつつスイッチング角が大きくなると言う
反転過程をとると近似できる。
【0080】そして、これらは電圧の関数であると同時
に、過渡応答の現象であるので時間の関数でもある。つ
まり、dswでのスイッチング角をψとすると、時間tに
おける瞬間的な透過率T3は、 T3=sin2 (2ψ)×sin2 (R3/λ)…… [4] と表される。ここで、R3は時間tにおける過渡的リタ
デーション量であり、実効的な屈折率異方性(Δn
effect)とdswとの積である。また、Δneffectは液晶
分子が完全に基板と平行な面でのみ反転する場合は液晶
分子固有のΔnと一致するが、ゴールドストーンモード
に基づく反転として、SmC* 液晶のコーン上をスイッ
チングする場合は基板面から起きあがった角度の分だけ
液晶分子固有のΔnより小さい値になると考えられる。
【0081】いずれにしても過渡的リタデーションR3
及びdswでのスイッチング角ψは印加電圧と時間の関数
であるため、R3=R3(V,t)であり、ψ=ψ
(V,t)である。したがって、1フレーム内において
電圧Vを印加した際の透過光強度Trの平均値は、
【0082】
【数1】 となる。
【0083】なお、ここで、Tは、例えば透過型素子に
おいてバックライトを常時点灯させて用いる場合には1
フレーム期間を表している。また、特願平10−177
145に記載されている素子などのように1フレームが
複数のフィールドでなる場合も同様に、1フレームの全
期間を表している。一方、バックライトを点滅させ表示
する場合には、バックライトの点灯期間を表している。
【0084】以上のことから、液晶素子に用いる液晶材
料及びその配向状態に応じたξの値、さらにそれによっ
て得られるR3の値を考慮した上で、上式[5]を考慮
することで所望の透過光量を得られるよう最適セル厚を
設定することができる。
【0085】ところで、駆動中のリタデーション量は上
述のように時間の関数であるが、前記Tの期間内での平
均リタデーション量を考慮する場合、過渡的リタデーシ
ョン量R3に対して透過光に影響を及ぼすリタデーショ
ン量は同じく時間の関数であるスイッチング角ψを考慮
した加重平均を取るべきである。したがって少なくとも
本発明において、前記Tの期間内での平均リタデーショ
ン量という場合は、
【0086】
【数2】 の値を示すものと定義する。
【0087】なお、この式[6]で求められる前記Tの
期間内での平均リタデーション量の値について、本明細
書中では単に「電圧印加時のリタデーション」と表現す
ることもある。
【0088】(過渡的リタデーション量の測定法)上述
したように、スイッチング角ψおよびバルクのリタデー
ションR3は時間の関数であって、この値をリアルタイ
ムで測定することが本発明では必要である。しかしなが
ら、例えばリタデーション量については従来セナルモン
法やベレック法等で求めることが一般的に用いられてき
たが、これらの方式ではリアルタイムでの測定が困難で
ある。そこで発明者らは新たに過渡的なスイッチング角
及びリタデーション量を測定する方法を考案し、それを
用いて測定した。その方法を以下に示す。
【0089】先に説明したように、液晶素子に電圧を印
加した際の液晶分子の配向は、入射偏光の偏光回転に寄
与しない界面近傍の液晶層と、偏光回転に寄与する厚さ
swのバルク層とに分けられる。本測定の目的は、この
バルク層における過渡的なスイッチング角及びリタデー
ション量をリアルタイムで求めることにある。
【0090】そして、発明者らはこれらの値を求めるた
めに位相補償板を用いることで測定可能であると考え
た。即ち、バルク層のリタデーション量と同じ値を有す
る位相補償板を準備し、その光軸方向をバルク層の液晶
分子配向方向と直交させるよう角度調整して積層する。
つまり、これらが完全に直交した場合には、バルク層の
リタデーションが補償され、リタデーション量がゼロと
なる結果偏光回転が生じなくなり、電圧無印加状態の透
過光強度、即ち最暗状態になると考えられる。
【0091】そして、このときの位相補償板の配設した
角度を測定することでバルク層のスイッチング角を見積
もることができる。さらにオシロスコープを用いてこの
測定を行って任意の時間での最暗状態となる角度を求め
ることにより、過渡的なスイッチング角をリアルタイム
で求めることができる。
【0092】さらに上記の位相補償板として、ネマチッ
ク液晶のECBモードのセルで代用することができる。
これによりネマチック液晶セルに印加する電圧を変化さ
せるだけでリタデーション量を変化させることができる
ため、上記の積層角度調整とネマチック液晶セルに印加
する電圧を適宜調整する操作を同時に行いながら、最暗
状態を取る条件を見出すことにより、リタデーション量
とスイッチング角の両方を同時に求めることができる。
【0093】なお、ネマチック液晶に対し印加する電圧
とリタデーション量との関係は、セナルモンまたはベレ
ックのコンベンセーターにて測定することができる。ま
たこの測定に関しても、オシロスコープを用いてこの測
定を行って任意の時間での最暗状態となる条件を求める
ことにより、過渡的なスイッチング角及びリタデーショ
ン量を同時にリアルタイムで求めることができる。
【0094】そして、上式[5]によって求められる最
適セル厚になるよう素子設計することによって、所望の
透過特性を得ることが可能となる。
【0095】ところで、既述した構成の本実施の形態に
係る液晶素子80においては、このセル厚は、液晶材料
の有する屈折率異方性の値(Δn)とセル厚との積が最
適リタデーション値となるよう設計されるセル厚の値と
は異なる値にセル厚を決めることが望ましい。
【0096】即ち、該液晶素子80では、電圧無印加状
態でのΔnの値より電圧印加状態での実効的なΔnの値
の方が小さくなることから、液晶材料の有する屈折率異
方性の値(Δn)とセル厚との積が、最適リタデーショ
ン値となるよう設計されるセル厚の値よりも厚くするよ
うセル厚を決めることが望ましい。
【0097】なお、ここで言う最適リタデーション値と
は、透過型の液晶素子として用いる場合、クロスニコル
下ではΔnd/λが1/2になる値であるが、この値は
波長に依存する値であるため、最適化すべき波長をあら
かじめ決めておく必要がある。ここで、我々の経験か
ら、カラー表示素子として用いる場合には、白色表示時
の色温度の観点などから最適化すべき中心波長として、
400nm〜480nmが適することがわかっている。
したがって最適リタデーション値は200nm〜240
nmとなる。
【0098】以上から、本実施の形態では、液晶材料の
有する屈折率異方性の値(Δn)とセル厚との積が20
0nm〜240nmの範囲より大きくなるようセル厚を
決めるようにしている。
【0099】つまり、既述した電圧無印加時に液晶が単
安定状態を呈するようなカイラルスメクチック液晶を用
いた液晶素子では電圧無印加時のリタデーション量より
も電圧印加時のリタデーション量の方が小さいため、こ
のような素子を設計する場合、例えば電圧無印加時を黒
表示とする液晶素子とした場合において、最適リタデー
ション量に対して電圧無印加時のリタデーション量を大
きくするよう設計する。
【0100】そして、このように最適リタデーション量
に対して電圧無印加時のリタデーション量、即ち液晶材
料の有する屈折率異方性の値Δnとセル厚dの積を大き
くするよう設計することにより、所望の透過光量を得る
ことができる。
【0101】以下、本実施の形態の実施例及び比較例に
ついて説明する。
【0102】(実施例) (液晶セルの作製)本実施例においては、透明電極とし
て700ÅのIT0膜を形成した厚さ1.1mmの一対
のガラス基板を用意した。該基板の透明電極上に、下記
の繰り返し単位PI−aを有するポリイミド前駆体をス
ピンコート法により塗布し、その後、80℃、5分間の
前乾操を行なった後、200℃で1時間加熱焼成を施
し、膜厚50Åのポリイミド被膜を得た。
【0103】続いて、当該基板上のポリイミド膜に対し
て一軸配向処理としてナイロン布によるラビング処理を
施した。ラビング処理の条件は、径10cmのロールに
ナイロン(NF−77/帝人製)を貼り合わせたラビン
グロールを用い、押し込み量0.3mm、送り速度10
cm/sec、回転数1000rpm、送り回数4回と
した。
【0104】
【化1】 続いて、一方の基板上にスペーサとして、平均粒径1.
7μmのシリカビーズを散布し、各基板のラビング処理
方向が互いに平行(パラレル)となるように対向させ、
均一なセルギャップのセル(空セル)を得た。そして、
このセルのプレチルト角をクリスタルローテーション法
で測定したところ2.0°であった。
【0105】(液晶組成物の調製)下記液晶性化合物を
下記処方で混合し液晶組成物LC−1を調整した。
【0106】
【化2】 かかる液晶組成物のパラメータを下記に示す。
【0107】相転移温度(℃) 自発分極(30℃):Ps=0.57nC/cm2 チルト角(30℃):Θ=22.2° Δn(30℃) :0.157 SmC* 相でのらせんピッチ(30℃):20μm以上 上記のプロセスで作製した空セルに液晶組成物LC−1
を等方相の温度で注入し、液晶をカイラルスメクティッ
ク液晶相を示す温度まで徐冷し、液晶素子サンプルAを
作製した。
【0108】このサンプルAの液晶の初期の配向状態に
ついて偏光顕微鏡観察を行なった結果、室温(30℃)
では2つのドメインが混在した双安定状態であった。
【0109】(電界印加処理)上記サンプルAにおい
て、液晶に室温(30℃)で±50V、10Hzの矩形
波を印加し電界印加処理を行なった後、偏光顕微鏡下で
配向状態の観測を行なったところ、電界印加処理前に観
測された2つのドメインが混在した双安定状態から、ラ
ビング方向に最暗軸を有する均一な配向状態に変化して
いることが観測された。
【0110】電界印加処理後のサンプルAについてフォ
トマルチプライヤー付き偏光顕微鏡内で、ラビング方向
に偏光軸をあわせ暗視野となるように配置し、電圧値0
〜±15V、0.1Hzの矩形波を印加した際の光学応
答(透過率)を観測すると、ドメインレスでスイッチン
グを行ない、図6に示すような0Vを中心にしてヒステ
リシスのないV字型のカーブの電圧−透過率曲線V−T
を描くことがわかった。
【0111】このセルの電圧透過率特性の飽和電圧は、
正側、負側共に約10.0Vであった。また、このサン
プルAへの電界印加を中止すると、最暗軸がラビング方
向と同一な均一状態に戻り、この液晶素子において分子
の最安定位置はラビング方向と同一な方向にあることが
分かる。
【0112】なお、このサンプルAでは、図6に示すよ
うな印加電圧に対して連続的な光学応答を示すことか
ら、TFTアクティブマトリックス駆動による振幅変調
によりアナログ階調表示が可能である。
【0113】(リタデーションの測定)サンプルAにつ
いてリタデーションの測定を行った。なお、測定は電圧
無印加時の値、及び30Hz、±10Vの矩形波交流を
印加中の値の2つについて測定した。また、測定法は電
圧無印加時の値はベレックのコンペンセーターを用い、
電圧印加中の値は本明細書中で記載した駆動中の平均リ
タデーション量の測定方法を用いた。
【0114】その結果、電圧無印加時のリタデーション
の値は265[nm]であったのに対し、電圧印加時の
リタデーションの値は230[nm]であった。
【0115】(比較例)スペーサーとして、平均粒径
1.4μmのシリカビーズに変更した以外、サンプルA
と全く同様のプロセスにてサンプルBを作製し、同様の
電界印加処理を行った。
【0116】(リタデーションの測定)サンプルBにつ
いてリタデーションの測定を行った。なお、測定は電圧
無印加時の値及び30Hz、±10Vの矩形波交流を印
加中の値の2つについて測定した。また、測定法は電圧
無印加時の値はベレックのコンペンセーターを用い、電
圧印加中の値は本明細書中で記載した駆動中の平均リタ
デーション量の測定方法を用いた。
【0117】その結果、電圧無印加時のリタデーション
の値は220[nm]であったのに対し、電圧印加時の
リタデーションの値は195[nm]であった。
【0118】次いで、サンプルAとサンプルBを用いた
透過型液晶装置について、明るさ及び色味に関する相対
評価を行った。結果を下表に記す。
【0119】
【表1】 この表から、最適リタデーション値(200nm〜24
0nm)よりも電圧無印加時のリタデーションの値の方
が大きくなるようにセル厚dを設定することにより、所
望の透過光量を得ることができることが判る。
【0120】なお、これまでの説明においては、透過型
液晶素子を用いた透過型の液晶装置について述べてきた
が、本発明はこれに限らず、既述した反射板を有する反
射型の液晶装置にも適用できることは言うまでもない。
また、このような反射型の液晶装置の場合、電圧無印加
時のリタデーション量の値は、120[nm]以上とな
るようにセル厚dを設定する。
【0121】さらに、これまでの説明において、最適リ
タデーション値(200nm〜240nm)よりも電圧
無印加時のリタデーションの値の方が大きくなるように
セル厚dを設定する場合について述べてきたが、本発明
はこれに限らず、液晶材料を調製することにより、リタ
デーションの値を変化させるようにしてもよい。
【0122】
【発明の効果】以上説明したように本発明によれば、液
晶の最適リタデーション量よりも、電圧無印加時のリタ
デーション量の方が大きくなるよう液晶の屈折率異方性
の値及び液晶層の厚さの少なくとも一方を設定すること
により、カイラルスメクチック相を示す液晶を用いた場
合でも、透過率の高い状態を得ることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る液晶素子を備えた液
晶装置の構造を示す断面図。
【図2】上記液晶素子の一方の基板の構成を模式的に示
す図。
【図3】上記一方の基板の画素部分の断面構造を示す
図。
【図4】上記画素部分の等価回路図。
【図5】上記画素部分に印加される駆動信号及び光学特
性を示す図。
【図6】上記液晶素子の電圧−透過率曲線を示す図。
【符号の説明】
20 アクティブマトリクス基板 40 対向基板 43a,43b 配向膜 49 液晶層 80 液晶素子 81a,81b 基板 85 液晶 87a,87b 偏光板 82a,82b 電極 84a,84b 配向制御膜 94 TFT 95 画素電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G02F 1/141 G02F 1/136 500 4H027 G09G 3/36 1/137 510 5C006 (72)発明者 寺田 匡宏 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 Fターム(参考) 2H088 EA12 FA02 GA04 GA17 HA03 KA07 KA14 KA15 LA06 LA07 LA08 2H090 HB03Y HB04Y HB07Y HB08Y KA14 LA02 MA06 MA10 MB01 MB06 2H091 FA08X FA08Z FA14Z FA41Z GA06 GA08 GA11 GA13 HA12 KA02 KA04 LA16 MA07 2H092 HA04 JA03 JA24 JA34 JA41 JB09 JB38 JB65 KA04 KA05 NA01 PA01 PA02 PA03 PA06 QA13 2H093 NA16 NA33 NA43 NA53 ND04 ND06 ND32 NE04 NF17 NG02 4H027 BA06 BB10 BC04 BD12 BD16 BD24 BE02 DE01 DE03 DE09 5C006 AA16 AC28 AF44 AF51 AF52 BA12 BB16 BB17 BC06 BC07 EA01 FA14 FA54 GA02 GA03

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 カイラルスメクチック相を示す液晶を挟
    持する一方、該液晶に電圧を印加する電極を有すると共
    に、少なくとも一方の基板の対向面に該液晶を配向させ
    るための一軸性配向処理が施された一対の基板と、少な
    くとも一方の基板側に設けられた偏光板とを備えた液晶
    素子であって、 前記液晶は、電圧無印加時では該液晶の平均分子軸が単
    安定化された第一の状態を示し、第一の極性の電圧印加
    時には該液晶の平均分子軸は印加電圧の大きさに応じた
    角度で前記単安定化された位置から一方の側にチルト
    し、前記第一の極性とは逆極性の第二の極性の電圧印加
    時には該液晶の平均分子軸は該単安定化された位置から
    第一の極性の電圧を印加したときとは逆側にチルトする
    と共に、前記第一の極性の電圧印加時と第二の極性の電
    圧印加時の液晶の平均分子軸の、前記第一の状態におけ
    る単安定化された位置を基準とした最大チルト状態のチ
    ルトの角度がそれぞれ等しくなるものであり、 前記偏光板の配置及び液晶層を透過させる光の波長に応
    じて設定される液晶の最適リタデーション量よりも、電
    圧無印加時のリタデーション量の方が大きくなるよう前
    記液晶の屈折率異方性の値及び前記液晶層の厚さの少な
    くとも一方を設定したことを特徴とする液晶素子。
  2. 【請求項2】 前記基板は、アクティブ素子を有し、ア
    クティブマトリクス駆動を行う駆動回路を備えているこ
    とを特徴とする請求項1記載の液晶素子。
  3. 【請求項3】 前記液晶は、シェブロン構造をなすスメ
    クチック層の基板法線に対する傾斜角δが、少なくも使
    用温度においてカイラルスメクチックC液晶のチルト角
    Θと実質的に同じかそれより大きいことを特徴とする請
    求項1記載の液晶素子。
  4. 【請求項4】 前記液晶はIso−Ch−SmA−Sm
    * という相系列を有しており、Ch又はSmA又はS
    mC* にて電界印加処理を行うことを特徴とする請求項
    1又は3記載の液晶素子。
  5. 【請求項5】 前記液晶はIso−Ch−SmA−Sm
    * という相系列を有しており、SmA又はSmC*
    て加圧処理を行うことを特徴とする請求項1又は3記載
    の液晶素子。
  6. 【請求項6】 前記液晶はIso−Ch−SmC* とい
    う相系列を有しており、Ch又はSmC* にて電界印加
    処理を行うことを特徴とする請求項1又は3記載の液晶
    素子。
  7. 【請求項7】 前記液晶は、少なくとも使用温度におい
    てスメクチック層の傾斜角δが、前記カイラルスメクチ
    ックC液晶のバルク状態での層間隔の温度変化から計算
    される大きさよりも大きい状態であることを特徴とする
    請求項1又は3記載の液晶素子。
  8. 【請求項8】 前記液晶は、電界印加処理且つ/又は加
    圧処理により変化した素子内のシェブロン構造の層傾斜
    角δが、等方性液体相を示す高温側から冷却されて形成
    される初期シェブロン構造の層傾斜角δ0 より大きい状
    態であることを特徴とする請求項1又は3記載の液晶素
    子。
  9. 【請求項9】 前記液晶のバルク状態でのらせんピッチ
    はセル厚の2倍より長いことを特徴とする請求項1又は
    3記載の液晶素子。
  10. 【請求項10】 液晶素子と、該液晶素子を駆動するた
    めの駆動回路と、バックライト光源とを有する透過型の
    液晶装置において、 前記液晶素子が前記請求項1乃至9のいずれかに記載の
    ものであることを特徴とする液晶装置。
  11. 【請求項11】 液晶素子と、該液晶素子を駆動するた
    めの駆動回路と、反射板とを有する反射型の液晶装置に
    おいて、 前記液晶素子が前記請求項1乃至9のいずれかに記載の
    ものであることを特徴とする液晶装置。
JP07850499A 1999-03-23 1999-03-23 液晶素子及びこれを備えた液晶装置 Expired - Fee Related JP3507358B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP07850499A JP3507358B2 (ja) 1999-03-23 1999-03-23 液晶素子及びこれを備えた液晶装置
US09/532,078 US6757045B1 (en) 1999-03-23 2000-03-21 Liquid crystal device and liquid crystal apparatus including same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07850499A JP3507358B2 (ja) 1999-03-23 1999-03-23 液晶素子及びこれを備えた液晶装置

Publications (2)

Publication Number Publication Date
JP2000275613A true JP2000275613A (ja) 2000-10-06
JP3507358B2 JP3507358B2 (ja) 2004-03-15

Family

ID=13663792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07850499A Expired - Fee Related JP3507358B2 (ja) 1999-03-23 1999-03-23 液晶素子及びこれを備えた液晶装置

Country Status (1)

Country Link
JP (1) JP3507358B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3403114B2 (ja) 1999-03-23 2003-05-06 キヤノン株式会社 液晶素子及びこれを備えた液晶装置

Also Published As

Publication number Publication date
JP3507358B2 (ja) 2004-03-15

Similar Documents

Publication Publication Date Title
JP2000010076A (ja) 液晶素子
JP2003510651A (ja) 液晶デバイスおよびディスプレイ
US6577289B1 (en) Liquid crystal device and display apparatus including the device
US6757045B1 (en) Liquid crystal device and liquid crystal apparatus including same
JP3466986B2 (ja) カイラルスメクチック液晶素子および液晶装置
JP2001100257A (ja) 液晶素子
JPH10186411A (ja) 液晶表示素子
JP2942442B2 (ja) 液晶表示装置
JP3403114B2 (ja) 液晶素子及びこれを備えた液晶装置
JP3311335B2 (ja) 液晶素子及びこれを用いた表示装置、該液晶素子の駆動方法
TWI230831B (en) Liquid crystal display device and manufacturing method of liquid crystal display device
JP3507358B2 (ja) 液晶素子及びこれを備えた液晶装置
JP2001125146A (ja) 液晶素子、及び該液晶素子の製造方法
JP2001133751A (ja) 液晶素子の駆動方法
JPH09297306A (ja) 液晶表示素子とその製造方法
JP3530799B2 (ja) カイラルスメクチック液晶素子の製造方法および駆動方法
JP3377190B2 (ja) カイラルスメクチック液晶素子、その製造方法および液晶装置
JP3048886B2 (ja) 液晶表示装置
JP2000275683A (ja) 液晶素子、及び該液晶素子の駆動方法
JP2000275617A (ja) 液晶素子
JP3912924B2 (ja) 液晶素子
JP2001350161A (ja) 液晶素子
JP2001281668A (ja) 液晶素子
JP2000275649A (ja) 液晶素子
JP2000275650A (ja) 液晶素子

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031218

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081226

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081226

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091226

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091226

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101226

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees