JP2000271740A - 直流アーク加工方法及び電源装置 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、三相交流電源を制御整流回路に
より整流して直流電力を得る直流アーク加工方法及び電
源装置の改良に関するものである。 【解決手段】 直流アーク加工方法及び電源装置にお
いて、三相交流電源の一相の相電圧を入力とする制御用
変圧器と、前記制御用変圧器の出力電圧を入力電圧とし
て予め定めた位相で同期パルスを発生する同期パルス発
生回路と、前記同期パルスの発生位置を起点として入力
電圧波形に対応させた１周期を毎回算出し、前記毎回算
出した１周期の１／１２、５／１２及び９／１２の間隔
で第１の位相制御信号を発生すると共に、前記毎回算出
した１周期の３／１２、７／１２及び１１／１２の間隔
で第２の位相制御信号を発生し、前記第１及び第２の位
相制御信号によって、各々第１及び第２三相半波整流回
路を位相制御する直流アーク加工方法及び電源装置。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、三相交流電源を制
御整流素子により出力を調整する方式の直流アーク加工
用電源装置の改良に関するものである。

【０００２】

【従来の技術】アーク溶接及びプラズマアーク切断等に
用いられる直流アーク加工用電源装置は、一般に出力の
リップルを低減する目的、電源装置の負荷バランスを計
る目的等から三相交流を制御整流回路によって出力の調
整を行う方式が多く採用されている。特に出力の低リッ
プル率及び高効率性から三相交流を二次側に２組の星形
結線された巻線を設けた主変圧器、制御整流素子及び相
間リアクトル等によって構成した二重星形相間リアクト
ル付制御整流回路が多用されている。

【０００３】（従来例１）図１０は、従来の二重星形相
間リアクトル付制御整流回路の代表的な接続図である。
同図において１は二次側に２組の星形結線された巻線１
ａ及び１ｂを有する主変圧器である。２ａ、３ａ、４
ａ、２ｂ、３ｂ及び４ｂはそれぞれの三相回路に接続さ
れた制御整流素子としての半波整流用サイリスタであ
り、５は主変圧器１の出力巻線の中性点間に接続された
相間リアクトルである。又、６は出力端子７及び８間に
接続された加工用トーチ、アーク、被加工物等からなる
アーク加工負荷である。たとえばアーク溶接の溶接トー
チ、溶接アーク、被溶接物等である。

【０００４】このような装置では各組のサイリスタ２
ａ、３ａ、及び４ａ並び２ｂ、３ｂ及び４ｂを２ａ→４
ｂ→３ａ→２ｂ→４ａ→３ｂの順に繰り返し点弧させる
ことが必要である。一般には回路を簡素化するために、
Ｕ，Ｖ，ＷとＵ’，Ｖ’，Ｗ’の各三相半波にそれぞれ
一組の点弧パルス発生回路を設け一相の電圧が他の二相
の電圧より高くなる瞬間を検出してこれを同期信号とし
て点弧パルス発生回路をリセットし、同期信号より正確
に１２０゜の位相間隔で点弧パルスを発生させていた。
しかし従来提案されているこれらの点弧パルス発生回路
は、電源の相回転の方向と点弧パルス発生回路の相回転
の方向とを一致させる必要があったり、相回転の方向を
無関係にしたものでは回路が複雑になったりしてそれぞ
れ一長一短があった。

【０００５】図１１は、従来の直流アーク加工用電源装
置における点弧パルス発生回路の具体例を示す接続図で
ある。同図は、図１０の２重星形相関リアクトル付制御
整流回路のサイリスタ２ａ、３ａ及び４ａ並びに２ｂ、
３ｂ及び４ｂの点弧位相を制御する電源装置の接続図で
ある。図１１において９ａ及び９ｂは互いに逆相に星形
結線された主変圧器１の補助巻線であり、両者の中性点
は共通接続されている。

【０００６】Ｄ１ａ及至Ｄ１２ａ及びＤ１ｂ及至Ｄ１２
ｂはダイオード、ＺＤ１ａ及びＺＤ１ｂは定電圧ダイオ
ード、Ｒ１ａ及至Ｒ９ａ及びＲ１ｂ及至Ｒ９ｂは抵抗
器、ＶＲ１ａ及びＶＲ１ｂは出力電流設定のための相互
に連動する可変抵抗器、Ｃ１ａ及びＣ１ｂはコンデン
サ、ＴＲ１ａ及びＴＲ１ｂはＮＰＮ形トランジスタ、Ｐ
Ｕ１ａ及至ＰＵ３ａ及びＰＵ１ｂ及至ＰＵ３ｂはＮゲー
トサイリスタ、ＵＪＴ１ａ及びＵＪＴ１ｂはユニジャン
クショントランジスタ、ＰＴ１ａ及びＰＴ１ｂはパルス
トランスであり、Ｅは電源である。

【０００７】図１１において補助巻線９ａに関するユニ
ジャンクショントランジスタＵＪＴ１ａの回路と補助巻
線９ｂに関するユニジャンクショントランジスタＵＪＴ
１ｂの回路とは全く同一の接続がなされており両者の動
作は位相が異なるのみであるので、各符号にａを付した
ユニジャンクショントランジスタＵＪＴ１ａの回路につ
いて説明する。

【０００８】図１０及び図１１に示したようにＮゲート
サイリスタＰＵ１ａ、ダイオードＤ５ａ、Ｄ６ａ及びＤ
９ａ並びに抵抗器Ｒ５ａ及びＲ３ａから成る回路、Ｎゲ
ートサイリスタＰＵ２ａ、ダイオードＤ１ａ、Ｄ２ａ及
びＤ８ａ並びに抵抗器Ｒ１ａ及びＲ６ａから成る回路、
ＮゲートサイリスタＰＵ３ａ、ダイオードＤ３ａ、Ｄ４
ａ及びＤ７ａ並びに抵抗器Ｒ２ａ及びＲ４ａから成る回
路は、いずれもある相の電圧と他の二相の半波整流電圧
とを比較する回路を構成しており、主変圧器１の入力巻
線において入力端子Ｒ，Ｓ，Ｔなる相回転の三相交流入
力を接続した場合には出力巻線１ａ及び補助巻線９ａの
Ｕ相、Ｖ相及びＷ相巻線に誘起される電圧は図１２
（ａ）に示すようにＵ相，Ｖ相及びＷ相の順の相回転と
なる。

【０００９】ＮゲートサイリスタＰＵ１ａのゲート回路
が上述のように図１１の接続となっているので、Ｕ相に
誘起される電圧がＶ相およびＷ相に誘起される電圧より
も低い間ＮゲートサイリスタＰＵ１ａは遮断状態であ
り、その両端にはＵ相の電圧が印加されるが、Ｕ相の電
圧が他の二相の電圧よりも高くなるとＮゲートサイリス
タＰＵ１ａは導通状態となる。他のＮゲートサイリスタ
ＰＵ２ａ及びＰＵ３ａにおいてもこれと同様の遮断及び
導通の状態を繰り返すことになりＮゲートサイリスタＰ
Ｕ１ａ、ＰＵ２ａ及びＰＵ３ａには図１２（ｂ）に示す
ような電流が流れることになる。この関係は入力端子へ
の供給電圧の相回転が逆となっても同じである。

【００１０】したがってトランジスタＴＲ１ａに流れる
ベース電流は図１２（ｃ）に示したようになり、このベ
ース電流が流れている期間中コンデンサＣ１ａは短絡さ
れて充電電荷が放出される。ＮゲートサイリスタＰＵ１
ａ及至ＰＵ３ａのいずれもが導通状態にあってトランジ
スタＴＲ１ａが遮断状態にあるときはコンデンサＣ１ａ
は直流電源Ｅの電圧、可変抵抗器ＶＲ１ａの値及びコン
デンサＣ１ａの容量によって定まる速度で充電され、そ
の充電電圧がユニジャンクショントランジスタＵＪ１ａ
のピーク点電圧に達したときコンデンサＣ１ａの電荷は
ユニジャンクショントランジスタＵＪＴ１ａを通じてパ
ルストランスＰＴ１ａに放出され、これによってサイリ
スタ２ａ、３ａ及び４ａを順次点弧することになる。こ
のように図７の回路によれば入力電圧の相回転に変化が
あっても何ら影響を受けることなく予め設定した位相で
点弧信号を発生させることができる。

【００１１】（従来例２）従来例として２重星形結線さ
れた２つの三相半波整流回路のうち片側のみ制御用変圧
器から同期パルス発生回路のための同期パルスを得、こ
の同期パルスからパルスの中間点に別のパルスを発生さ
せ、第２の三相半波整流回路の同期パルスを作り出すよ
うにした中間パルス発生方式（特公５８―５０１７５お
よび特公５８―１５９９７６）もある。

【００１２】

【発明が解決しようとする課題】図１１のような従来装
置においては、点弧信号を得るために電源電圧の位相に
同期させるための回路が２組必要となり、しかもこの２
組の点弧パルス発生回路は完全に部品の特性が一致して
いることが条件となり、装置が複雑で高価なものとなっ
てしまう。さらにもし両者の間にわずかでも部品の特性
上の差があれば同期点が両者の間でずれることになり、
この結果Ｕ相，Ｖ相，Ｗ相とＵ’相，Ｖ’相，Ｗ’相と
の間に位相制御角の差が生じることになり、出力に多く
のリップルを含むことになるのみならず、負荷の分担が
点弧位相の進んだ方に偏ることになり出力低下及び主サ
イリスタの過負荷による熱損を招くことになる。

【００１３】一方、上述に示した中間パルス発生方式
（特公５８―５０１７５および特公５８―１５９９７
６）においては、同期パルス発生回路は１組でよく、同
期パルス制御用の制御変圧器においても２次側の星形結
線された巻線を有する制御変圧器も１組になり図１１の
方式より主変圧器の構造が簡単になる。しかし、中間パ
ルス発生方式においても同期パルス制御用の制御変圧器
は、まだ構造が複雑であり単相補助変圧器を組合わせて
使用し構造を簡単にするにしても単相補助変圧器は３組
必要となりコストがかなり割高になってしまう。

【００１４】アーク溶接、アーク切断等のアーク加工で
は、消耗性電極と被加工物との間で短絡が発生すること
があり、短絡した瞬間に過電流が流れる。この過電流に
より相電圧に瞬間的にスパイク状の高周波ノイズが発生
する。一方、アーク加工ではアーク加工用電源装置を加
工位置に従って移動させるために、一般的に一次側入力
ケーブルが長くなる。そのために電源回路の入力インピ
ーダンスが大きくなり、サイリスタの導通時と非導通時
とでは入力電圧の電圧差が大きくなる結果、入力電圧の
波形歪みがさらに大きくなり相電圧で正確に１２０°の
位相間隔で点弧パルスを発生することは困難である。

【００１５】

【課題を解決するための手段】本発明は、アーク加工中
に点弧パルス発生回路の誤動作を防止し、安定したアー
クによってアーク加工をする方法及びアーク加工電源装
置を提供することにある。

【００１６】出願時請求項１の発明は、図１の接続図並
びに同接続図の位相演算処理回路１３のフローチャート
図５及び図６に示すように、三相交流電源の入力端子
Ｒ、Ｓ及びＴに接続された変圧器１８の出力巻線１８ａ
及び１８ｂの出力を制御整流回路１６並びに１７によっ
て整流して直流電力を得る直流アーク加工方法におい
て、三相交流電源の入力端子Ｒ及びＳに接続された一相
の相電圧を入力とし、その入力電圧の予め定めた位相で
基準となる同期パルスを発生し、前記基準となる同期パ
ルスの発生位置から予め定めた１周期の１／１２、５／
１２及び９／１２の間隔で第１の位相制御信号を発生す
ると共に、前記同期パルスの発生位置から予め定めた１
周期の３／１２、７／１２及び１１／１２の間隔で第２
の位相制御信号を発生し、引き続き前記予め定めた１周
期の１／１２、５／１２及び９／１２の第１の位相制御
信号と、前記予め定めた１周期の３／１２、７／１２及
び１１／１２の第２の位相制御信号とを発生し、前記第
１の位相制御信号と第２の位相制御信号とによって各々
第１の三相半波整流回路及び第２の三相半波整流回路を
位相制御する直流アーク加工方法である。

【００１７】出願時請求項２の発明は、図１の接続図並
びに同接続図の位相演算処理回路１３のフローチャート
図７に示すように、三相交流電源の入力端子Ｒ、Ｓ及び
Ｔに接続された変圧器１８の出力巻線１８ａ及び１８ｂ
の出力を制御整流回路１６並びに１７によって整流して
直流電力を得る直流アーク加工方法において、三相交流
電源の入力端子Ｒ及びＳに接続された一相の相電圧を入
力とし、その入力電圧の予め定めた位相で基準となる同
期パルスを発生し、前記基準となる同期パルスの発生位
置を起点として入力電圧波形に対応させた１周期を算出
し、前記算出した１周期の１／１２、５／１２及び９／
１２の間隔で第１の位相制御信号を発生すると共に、前
記算出した１周期の３／１２、７／１２及び１１／１２
の間隔で第２の位相制御信号を発生し、引き続き前記算
出した１周期の１／１２、５／１２及び９／１２の第１
の位相制御信号と、前記算出した１周期の３／１２、７
／１２及び１１／１２の第２の位相制御信号とを発生
し、前記第１の位相制御信号と第２の位相制御信号とに
よって各々第１の三相半波整流回路及び第２の三相半波
整流回路を位相制御する直流アーク加工方法である。

【００１８】出願時請求項３の発明は、図１の接続図並
びに同接続図の位相演算処理回路１３のフローチャート
図８に示すように、三相交流電源の入力端子Ｒ、Ｓ及び
Ｔに接続された変圧器１８の出力巻線１８ａ及び１８ｂ
の出力を制御整流回路１６並びに１７によって整流して
直流電力を得る直流アーク加工方法において、三相交流
電源の入力端子Ｒ及びＳに接続された一相の相電圧を入
力とし、その入力電圧の予め定めた位相ごとに基準とな
る同期パルスを発生し、前記基準となる同期パルスの発
生位置を起点として入力電圧波形に対応させた１周期を
毎回算出し、前記毎回算出した１周期の１／１２、５／
１２及び９／１２の間隔で第１の位相制御信号を発生す
ると共に、前記毎回算出した１周期の３／１２、７／１
２及び１１／１２の間隔で第２の位相制御信号を発生
し、引き続き前記毎回算出した１周期の１／１２、５／
１２及び９／１２の第１の位相制御信号と、前記毎回算
出した１周期の３／１２、７／１２及び１１／１２の第
２の位相制御信号とを発生し、前記第１の位相制御信号
と第２の位相制御信号とによって各々第１の三相半波整
流回路及び第２の三相半波整流回路を位相制御する直流
アーク加工方法である。

【００１９】出願時請求項４の発明は、出願時請求項１
の発明の方法を実施する電源装置であって三相交流電源
の入力端子Ｒ、Ｓ及びＴに接続された変圧器１８の出力
巻線１８ａ及び１８ｂの出力を制御整流回路１６並びに
１７によって整流して直流電力を得る直流アーク加工電
源装置において、三相交流電源の入力端子Ｒ及びＳに接
続された一相の相電圧を入力とする制御用変圧器と、前
記制御用変圧器の出力電圧を入力電圧として予め定めた
位相で基準となる同期パルスを発生する同期パルス発生
回路と、前記基準となる同期パルスの発生位置から予め
定めた１周期の１／１２、５／１２及び９／１２の間隔
で第１の位相制御信号を発生すると共に、前記同期パル
スの発生位置から予め定めた１周期の３／１２、７／１
２及び１１／１２の間隔で第２の位相制御信号を発生
し、引き続き前記予め定めた１周期の１／１２、５／１
２及び９／１２の第１の位相制御信号と、前記予め定め
た１周期の３／１２、７／１２及び１１／１２の第２の
位相制御信号とを発生する位相演算処理回路と、前記第
１の位相制御信号によって位相制御する第１の三相半波
制御整流回路と、前記第２の位相制御信号によって位相
制御する第２の三相半波制御整流回路とを具備した直流
アーク加工電源装置である。

【００２０】出願時請求項５の発明は、出願時請求項２
の発明の方法を実施する電源装置であって三相交流電源
の入力端子Ｒ、Ｓ及びＴに接続された変圧器１８の出力
巻線１８ａ及び１８ｂの出力を制御整流回路１６並びに
１７によって整流して直流電力を得る直流アーク加工電
源装置において、三相交流電源の入力端子Ｒ及びＳに接
続された一相の相電圧を入力とする制御用変圧器と、前
記制御用変圧器の出力電圧を入力電圧として予め定めた
位相で基準となる同期パルスを発生する同期パルス発生
回路と、前記基準となる同期パルスの発生位置を起点と
して入力電圧波形に対応させた１周期を算出し、前記算
出した１周期の１／１２、５／１２及び９／１２の間隔
で第１の位相制御信号を発生すると共に、前記算出した
１周期の３／１２、７／１２及び１１／１２の間隔で第
２の位相制御信号を発生し、引き続き前記算出した１周
期の１／１２、５／１２及び９／１２の第１の位相制御
信号と、前記算出した１周期の３／１２、７／１２及び
１１／１２の第２の位相制御信号とを発生する位相演算
処理回路と、前記第１の位相制御信号によって位相制御
する第１の三相半波制御整流回路と、前記第２の位相制
御信号によって位相制御する第２の三相半波制御整流回
路とを具備した直流アーク加工電源装置である。

【００２１】出願時請求項６の発明は、出願時請求項３
の発明の方法を実施する電源装置であって三相交流電源
の入力端子Ｒ、Ｓ及びＴに接続された変圧器１８の出力
巻線１８ａ及び１８ｂの出力を制御整流回路１６並びに
１７によって整流して直流電力を得る直流アーク加工電
源装置において、三相交流電源の入力端子Ｒ及びＳに接
続された一相の相電圧を入力とする制御用変圧器と、前
記制御用変圧器の出力電圧を入力電圧として予め定めた
位相で基準となる同期パルスを発生する同期パルス発生
回路と、前記基準となる同期パルスの発生位置を起点と
して入力電圧波形に対応させた１周期を毎回算出し、前
記毎回算出した１周期の１／１２、５／１２及び９／１
２の間隔で第１の位相制御信号を発生すると共に、前記
毎回算出した１周期の３／１２、７／１２及び１１／１
２の間隔で第２の位相制御信号を発生し、引き続き前記
毎回算出した１周期の１／１２、５／１２及び９／１２
の第１の位相制御信号と、前記毎回算出した１周期の３
／１２、７／１２及び１１／１２の第２の位相制御信号
とを発生する位相演算処理回路と、前記第１の位相制御
信号によって位相制御する第１の三相半波制御整流回路
と、前記第２の位相制御信号によって位相制御する第２
の三相半波制御整流回路とを具備した直流アーク加工電
源装置である。

【００２２】出願時請求項７の発明は、上述制御用変圧
器と同期パルス発生回路との間に低周波フィルタ回路を
設けた請求項４又は請求項５又は請求項６に記載の直流
アーク加工電源装置である。

【００２３】

【発明の実施の形態】本発明の実施の形態は、図１の接
続図及び同接続図の位相演算処理回路１３のフローチャ
ート図５及至図８に示すように、三相交流電源の入力端
子Ｒ、Ｓ及びＴに接続された変圧器１８の出力巻線１８
ａ及び１８ｂの出力を制御整流回路１６並びに１７によ
って整流して直流電力を得る直流アーク加工電源装置に
おいて、三相交流電源の入力端子Ｒ及びＳに接続された
一相の相電圧を入力とする制御用変圧器と、前記制御用
変圧器の出力電圧を入力電圧として予め定めた位相で基
準となる同期パルスを発生する同期パルス発生回路と、
前記基準となる同期パルスの発生位置を起点として入力
電圧波形に対応させた１周期を毎回算出し、前記毎回算
出した１周期の１／１２、５／１２及び９／１２の間隔
で第１の位相制御信号を発生すると共に、前記毎回算出
した１周期の３／１２、７／１２及び１１／１２の間隔
で第２の位相制御信号を発生し、引き続き前記毎回算出
した１周期の１／１２、５／１２及び９／１２の第１の
位相制御信号と、前記毎回算出した１周期の３／１２、
７／１２及び１１／１２の第２の位相制御信号とを発生
する位相演算処理回路と、前記第１の位相制御信号によ
って位相制御する第１の三相半波制御整流回路と、前記
第２の位相制御信号によって位相制御する第２の三相半
波制御整流回路とを具備した直流アーク加工電源装置で
ある。

【００２４】

【実施例】図１は、本発明の直流アーク加工方法を実施
する電源装置の実施例を示す電源装置接続図である。図
１において１０は制御用変圧器であり、主変圧器１８の
一方の出力巻線１８ａの一相と同相の電圧が発生するよ
うに構成されており、この制御用変圧器１０としては主
変圧器１８の鉄芯に補助巻線を設けてもよく、また小形
の単相補助変圧器を用いてもよい。１１は同期パルス発
生回路であり制御用変圧器１０の入力電圧の零クロス点
を検出し、その検出点から同期した同期パルス信号Ｖａ
を出力する。１３は位相演算処理回路であり、中央演算
処理装置（ＣＰＵ）を使用している。又、位相演算処理
回路１３は入力パルス信号Ｖａに同期して動作を開始
し、入力パルス信号Ｖａから予め定めた位相制御角を演
算して位相制御信号Ｇ１及びＧ２を出力する。１４は第
１の位相制御回路であり、図１１に示したような一般的
なユニジャンクショントランジスタを用いた回路が使用
でき位相演算処理回路１３の位相制御信号Ｇ１によりリ
セットされて、位相制御信号Ｇ１の位相制御角が入力の
三相電圧に正確に同期して点弧パルスを発生する。１５
は第２の位相制御回路であり、第１の位相制御回路１４
と同様の回路構成である。

【００２５】１２は非安定化電源回路であり、ブリッジ
ダイオードＤ１と電解コンデンサＣ１及びＣ２で構成さ
れておりプラス電源Ｖｃｃとマイナス電源Ｖｅｅを出力
する。１６は第１の三相半波制御整流回路であり、主変
圧器１８の第１の出力巻線１８ａおよび第１の位相制御
回路１４の出力信号Ｖｆにより制御されるサイリスタ１
６１ａ及至１６３ａとからなり、１７は第２の三相半波
制御整流回路であり、主変圧器１８の第２の出力巻線１
８ｂ及び第２の位相制御回路１５の出力信号Ｖｇにより
制御されるサイリスタ１７１ａ及至１７３ａからなる。

【００２６】１９は相関リアクトルであり、第１及び第
２の出力巻線１８ａ及び１８ｂ中性点の間に接続されて
いる。主変圧器１８の２つの１８ａ及び１８ｂは図１５
に示した従来装置と同様に相関リアクトル１９とともに
二重星形相関リアクトル付制御整流回路を構成してい
る。

【００２７】図３は、図１に示す電源装置接続図の同期
パルス発生回路１１の実施例を示す同期パルス発生回路
接続図ある。同期パルス発生回路１１は、コンパレータ
ＣＯＭＰ１、抵抗器Ｒ３、Ｒ４、Ｒ５及びＲ６並びにダ
イオードＤ２からなる。

【００２８】図４は、図１に示す電源装置接続図の第１
の位相制御回路１４及び第２の位相制御回路１５の形態
例を示す位相制御回路接続図である。第１の位相制御回
路１４は、モノマルチバイブレータＭＭ１、トランジス
タＴＲ１、ＴＲ２、抵抗器Ｒ７、Ｒ８、可変抵抗器ＶＲ
１、ユニジャンクショントランジスタＵＪＴ１及びコン
デンサＣ３並びにパルストランスＰＴ１からなり、第２
の位相制御回路１５は、モノマルチバイブレータＭＭ
２、トランジスタＴＲ３、ＴＲ４、抵抗器Ｒ９、Ｒ１
０、ユニジャンクショントランジスタＵＪＴ２及びコン
デンサＣ４並びにパルストランスＰＴ２からなる。又、
第１の位相制御回路１４のパルストランスＰＴ１の出力
信号Ｖｆは、図１のサイリスタ１６１ａ、１６２ａ及び
１６３ａに、又、第２の位相制御回路１５のパルストラ
ンスＰＴ２の出力信号Ｖｇは、図１のサイリスタ１７１
ａ、１７２ａ及び１７３ａ、のゲート回路に供給されて
これらサイリスタを点弧する。

【００２９】図１、図３及び図４に示した実施例の動作
を図２のタイミング図によって説明する。図２（Ａ）は
制御用変圧器１０の出力を抵抗器Ｒ１及びＲ２によって
コンパレータＣＯＭＰ１の入力レベルにレベル変換され
た信号を示す。図２（Ｂ）は同期パルス発生回路１１の
コンパレータＣＯＭＰ１の出力信号Ｖａを示し、図２
（Ｃ）は位相演算処理部１３の位相制御信号Ｇ１を示
し、図２（Ｄ）は第１の位相制御回路１４のモノマルチ
バイブレータＭＭ１の出力信号Ｖｂを示し、図２（Ｅ）
は位相演算処理部１３の位相制御信号Ｇ２を示す。図２
（Ｆ）は第２の位相制御回路１５のモノマルチバイブレ
ータＭＭ２の出力信号Ｖｃを示し、図２（Ｇ）は第１の
位相制御回路１４のコンデンサＣ３の端子電圧Ｖｄを示
し、図２（Ｈ）はパルストランスＰＴ１の出力信号Ｖｆ
を示す。図２（Ｉ）は第２の位相制御回路１５のコンデ
ンサＣ４の端子電圧Ｖｅを示し、図２（Ｊ）はパルスト
ランスＰＴ２の出力信号Ｖｇを示す。

【００３０】図３の同期パルス発生回路１１において抵
抗器Ｒ３とＲ４の抵抗値をｒ３及びｒ４とし、 Ｖｒｅｆ＝（Ｖｃｃ―Ｖｅｅ）×ｒ４／（ｒ３＋ｒ４）＝０Ｖ …（１） （１）式の条件を満足するように抵抗器Ｒ３とＲ４の抵
抗値を設定してコンパレータＣＯＭＰ１の基準値Ｖｒｅ
ｆを求める。図２（Ａ）に示す制御用変圧器１０の出力
を抵抗器Ｒ１、Ｒ２によってレベル変換された信号が同
期パルス発生回路１１のコンパレータＣＯＭＰ１に入力
されると、コンパレータＣＯＭＰ１は入力信号と基準値
Ｖｒｅｆの値とを比較して零クロス点のところで図２
（Ｂ）に示す同期パルス信号Ｖａを出力する。コンパレ
ータＣＯＭＰ１は±１５Ｖにて動作する両電源用コンパ
レータであり、抵抗器Ｒ５とダイオードＤ２によりコン
パレータＣＯＭＰ１の負出力をクランプする。

【００３１】位相演算処理回路１３は、同期パルス信号
Ｖａを入力として、その入力信号Ｖａの立上がりでソフ
トウェア処理を開始して位相制御信号Ｇ１及び位相制御
信号Ｇ２を出力する。ソフトウェアの処理の詳細につい
ては後述する。

【００３２】位相演算処理回路１３の出力信号Ｇ１が図
４に示す第１の位相制御回路１４のモノマルチバイブレ
ータＭＭ１に入力されると、モノマルチバイブレータＭ
Ｍ１は入力信号Ｇ１の立上がりで動作を開始して、図２
（Ｄ）に示す予め定めたパルス幅Ｔ１の出力信号Ｖｂを
トランジスタＴＲ１に入力する。トランジスタＴＲ１に
入力信号Ｖｂが入力すると、入力信号ＶｂがＨレベルの
期間中導通して、コンデンサＣ３が短絡され充電電荷を
零にする。つぎに、入力信号ＶｂがＬレベルになるとコ
ンデンサＣ３は抵抗器Ｒ７によって一定電流で図２
（Ｇ）に示すように充電され、ユニジャンクショントラ
ンジスタＵＪＴ１のピーク点電圧に達した位相でＵＪＴ
１及びパルストランスＰＴ１を通して放電して、図２
（Ｈ）に示すパルス信号Ｖｆを発生し第１の三相半波制
御整流回路１６の主サイリスタ１６１ａ、１６２ａ及び
１６３ａを導通させる。

【００３３】第２の位相制御回路１５及び第２の三相半
波制御整流回路１７の回路構成は、第１の位相制御回路
１４及び第１の三相半波制御整流回路１６と回路構成が
同様のため動作の詳細な説明は省略する。

【００３４】図５及び図６は、図１に示す電源装置接続
図の実施例１の位相演算処理回路１３のソフトウェア処
理の内容を示すフローチャート１／２及び２／２であ
る。

【００３５】ステップ１において、割り込み周期設定信
号ΔＴを読込み、前回の同期パルス信号値Ｆ０に初期値
１を代入する。

【００３６】ステップ２００において、Ｈｚ演算処理の
サブルーチンに入り予め定めた周波数設定値Ｈｚを読み
込む。

【００３７】ステップ２において、上記の読込み値から
Ｈｚ・ΔＴ・３６０゜を計算して位相定数値Ｂに代入す
る。

【００３８】ステップ３において、同期パルス信号値Ｆ
１を読み込む。ステップ４において、同期パルス信号値
がＦ０＝０ ａｎｄ Ｆ１＝１で同期パルス信号Ｖａが
立上がりであることを示し、判定して、ＹＥＳならばス
テップ６に進み、ＮＯならばステップ５に進み、同期パ
ルス信号Ｖａの最新の入力状態Ｆ１を一つ前の入力状態
をＦ０に代入し、ステップ３に進み、ステップ４がＹＥ
Ｓになるまで上記を繰り返す。

【００３９】ステップ６において、ステップ４がＹＥＳ
になると割り込みが発生しステップ７に進み、ＮＯなら
ばＹＥＳになるまで待機する。

【００４０】ステップ７において、同期パルス信号値Ｆ
１を読み込む。又、位相制御信号Ｇ１及びＧ２をＧ１＝
０、Ｇ２＝０になるようにリセットして、ステップ８に
進む。ステップ８において、同期パルス信号Ｖａが立上
がりであるか判定して、ＮＯならば、ステップ１０に進
み、ＹＥＳならば、ステップ９に進む。

【００４１】ステップ９において、周期カウント値ｎを
０にリセットし、ステップ１０に進む。ステップ１０に
おいて、同期パルス信号Ｖａの最新の入力状態Ｆ１を一
つ前の入力状態Ｆ０に代入する。ステップ１１におい
て、周期カウント値ｎに１を加算する。

【００４２】ステップ１２において、周期カウント値ｎ
と位相定数値Ｂとを乗算し、乗算した値を位相制御角Ｔ
に代入する。ステップ１３において、位相制御角Ｔが位
相制御角設定値３０゜と等しいかを判断して、ＹＥＳな
らばステップ１４に進む。ステップ１４において、第１
の位相制御信号Ｇ１に１を代入して、ステップ２５に進
む。ステップ２５において、図２（Ｂ）に示す同期パル
ス信号Ｖａの立上がりから正確に３０゜位相差を有する
図２（Ｃ）に示す第１の位相制御信号Ｇ１を出力して、
ステップ２６に進む。

【００４３】ステップ２６において、溶接が継続中なら
ばステップ６の割り込み発生に戻りステップ７に進む。
ステップ７において、同期パルス信号値Ｆ１を読み込
む。又、位相制御信号Ｇ１及びＧ２をＧ１＝０、Ｇ２＝
０にリセットして、ステップ８に進む。ステップ８にお
いて、同期パルス信号Ｖａの入力信号がＦ０＝０ ａｎ
ｄ Ｆ１＝１と等しいかを判定して、ＮＯならばステッ
プ１０に進む

【００４４】ステップ１０において、同期パルス信号Ｖ
ａの最新の入力状態Ｆ１を一つ前の入力状態Ｆ０に代入
する。ステップ１１において、周期カウント値ｎに１を
加算する。ステップ１２において、周期カウント値ｎと
位相定数値Ｂとを乗算し、乗算した値を位相制御角Ｔに
代入する。ステップ１３において、位相制御角Ｔが位相
制御角設定値３０゜と等しいかを判定して、ＮＯならば
ステップ１５に進む。ステップ１５において、位相制御
角Ｔが位相制御角設定値９０゜と等しいかを判定して、
ＹＥＳならばステップ１６に進む。ステップ１６におい
て、第２の位相制御信号Ｇ２に１を代入して、ステップ
２５に進む。ステップ２５において、図２（Ｂ）に示す
同期パルス信号Ｖａの立上がりから正確に９０゜位相差
を有する図２（Ｅ）に示す第２の位相制御信号Ｇ２を出
力して、ステップ２６に進む。

【００４５】ステップ２６において、溶接が継続中なら
ば上述と同じくステップ６の割り込み発生に戻りステッ
プ７に進む。ステップ７において、同期パルス信号Ｆ１
を読み込む。又、位相制御信号Ｇ１及びＧ２をＧ１＝
０、Ｇ２＝０にリセットして、ステップ８に進む。ステ
ップ８において、同期パルス信号Ｖａの入力信号がＦ０
＝０ ａｎｄ Ｆ１＝１と等しいかを判定して、ＮＯな
らばステップ１０に進む。

【００４６】ステップ１０において、同期パルス信号Ｖ
ａの最新の入力状態Ｆ１を一つ前の入力状態Ｆ０に代入
する。ステップ１１において、周期カウント値ｎに１を
加算する。ステップ１２において、周期カウント値ｎと
位相定数値Ｂとを乗算し、乗算した値を位相制御角Ｔに
代入する。ステップ１３において、位相制御角Ｔが位相
制御角設定値３０゜と等しいかを判定して、ＮＯならば
ステップ１５に進む。ステップ１５において、位相制御
角Ｔが位相制御角設定値９０゜と等しいかを判定して、
ＮＯならばステップ１７に進む。ステップ１７におい
て、位相制御角Ｔが位相制御角設定値１５０゜と等しい
かを判定して、ＹＥＳならばステップ１８に進む。ステ
ップ１８において、第１の位相制御信号Ｇ１に１を代入
して、ステップ２５に進む。ステップ２５において、図
２（Ｂ）に示す同期パルス信号Ｖａの立上がりから正確
に１５０゜位相差を有する図２（Ｃ）に示す第１の位相
制御信号Ｇ１を出力して、ステップ２６に進む。

【００４７】ステップ２６において、溶接が継続中なら
ば上述と同じくステップ６の割り込み発生に戻りステッ
プ７に進む。ステップ７において、同期パルス信号信号
Ｆ１を読み込む。又、位相制御信号Ｇ１及びＧ２をＧ１
＝０、Ｇ２＝０にリセットして、ステップ８に進む。ス
テップ８において、同期パルス信号Ｖａの入力信号がＦ
０＝０ ａｎｄ Ｆ１＝１と等しいかを判定して、ＮＯ
ならばステップ１０に進む。

【００４８】ステップ１０において、同期パルス信号Ｖ
ａの最新の入力状態Ｆ１を一つ前の入力状態Ｆ０に代入
する。ステップ１１において、周期カウント値ｎに１を
加算する。ステップ１２において、周期カウント値ｎと
位相定数値Ｂとを乗算し、乗算した値を位相制御角Ｔに
代入する。ステップ１３において、位相制御角Ｔが位相
制御角設定値３０゜と等しいかを判定して、ＮＯならば
ステップ１５に進む。ステップ１５において、位相制御
角Ｔが位相制御角設定値９０゜と等しいかを判定して、
ＮＯならばステップ１７に進む。ステップ１７におい
て、位相制御角Ｔが位相制御角設定値１５０゜と等しい
かを判定して、ＮＯならばステップ１９に進む。ステッ
プ１９において、位相制御角Ｔが位相制御角設定値２１
０゜と等しいかを判定して、ＹＥＳならばステップ２０
に進む。ステップ２０において、第２の位相制御信号Ｇ
２に１を代入して、ステップ２５に進む。ステップ２５
において、図２（Ｂ）に示す同期パルス信号Ｖａの立上
がりから正確に２１０゜位相差を有する図２（Ｅ）に示
す第２の位相制御信号Ｇ２を出力して、ステップ２６に
進む。

【００４９】ステップ２６において、溶接が継続中なら
ば上述と同じくステップ６の割り込み発生に戻りステッ
プ７に進む。ステップ７において、同期パルス信号値Ｆ
１を読込む。又、位相制御信号Ｇ１及びＧ２をＧ１＝
０、Ｇ２＝０にリセットして、ステップ８に進む。ステ
ップ８において、同期パルス信号Ｖａの入力信号がＦ０
＝０ ａｎｄ Ｆ１＝１と等しいかを判定して、ＮＯな
らばステップ１０に進む。

【００５０】ステップ１０において、同期パルス信号Ｖ
ａの最新の入力状態Ｆ１を一つ前の入力状態Ｆ０に代入
する。ステップ１１において、周期カウント値ｎに１を
加算する。ステップ１２において、周期カウント値ｎと
位相定数値Ｂとを乗算し、乗算した値を位相制御角Ｔに
代入する。ステップ１３において、位相制御角Ｔが位相
制御角設定値３０゜と等しいかを判定して、ＮＯならば
ステップ１５に進む。ステップ１５において、位相制御
角Ｔが位相制御角設定値９０゜と等しいかを判定して、
ＮＯならばステップ１７に進む。ステップ１７におい
て、位相制御角Ｔが位相制御角設定値１５０゜と等しい
かを判定して、ＮＯならばステップ１９に進む。ステッ
プ１９において、位相制御角Ｔが位相制御角設定値２１
０゜と等しいかを判定して、ＮＯならばステップ２１に
進む。ステップ２１において、位相制御角Ｔが位相制御
角設定値２７０゜と等しいかを判定して、ＹＥＳならば
ステップ２２に進む。ステップ２２において、第１の位
相制御信号Ｇ１に１を代入して、ステップ２５に進む。
ステップ２５において、図２（Ｂ）に示す同期パルス信
号Ｖａの立上がりから正確に２７０゜位相差を有する図
２（Ｃ）に示す第１の位相制御信号Ｇ１を出力して、ス
テップ２６に進む。

【００５１】ステップ２６において、溶接が継続中なら
ば上述と同じくステップ６の割り込み処理に戻りステッ
プ７に進む。ステップ７において、同期パルス信号値Ｆ
１を読込む。又、位相制御信号Ｇ１及びＧ２をＧ１＝
０、Ｇ２＝０にリセットして、ステップ８に進む。ステ
ップ８において、同期パルス信号Ｖａの入力信号がＦ０
＝０ ａｎｄ Ｆ１＝１と等しいかを判定して、ＮＯな
らばステップ１０に進む。

【００５２】ステップ１０において、同期パルス信号Ｖ
ａの最新の入力状態Ｆ１を一つ前の入力状態Ｆ０に代入
する。ステップ１１において、周期カウント値ｎに１を
加算する。ステップ１２において、周期カウント値ｎと
位相定数値Ｂとを乗算し、乗算した値を位相制御角Ｔに
代入する。ステップ１３において、位相制御角Ｔが位相
制御角設定値３０゜と等しいかを判定して、ＮＯならば
ステップ１５に進む。ステップ１５において、位相制御
角Ｔが位相制御角設定値９０゜と等しいかを判定して、
ＮＯならばステップ１７に進む。ステップ１７におい
て、位相制御角Ｔが位相制御角設定値１５０゜と等しい
かを判定して、ＮＯならばステップ１９に進む。ステッ
プ１９において、位相制御角Ｔが位相制御角設定値２１
０゜と等しいかを判定して、ＮＯならばステップ２１に
進む。ステップ２１において、位相制御角Ｔが位相制御
角設定値２７０゜と等しいかを判定して、ＮＯならばス
テップ２３に進む。ステップ２３において、位相制御角
Ｔが位相制御角設定値３３０゜と等しいかを判定して、
ＹＥＳならばステップ２４に進む。ステップ２４におい
て、第１の位相制御信号Ｇ２に１を代入して、ステップ
２５に進む。ステップ２５において、図２（Ｂ）に示す
同期パルス信号Ｖａの立上がりから正確に３３０゜位相
差を有する図２（Ｅ）に示す第２の位相制御信号Ｇ２を
出力して、ステップ２６に進む。

【００５３】ステップ２６において、溶接終了かを判定
して、ＹＥＳならば終了し、ＮＯならばステップ６の割
り込み処理に戻りステップ７に進む。ステップ７におい
て、同期パルス信号値Ｆ１を読み込む。又、位相制御信
号Ｇ１及びＧ２をＧ１＝０、Ｇ２＝０にリセットして、
ステップ８に進む。ステップ８において、同期パルス信
号Ｖａの入力信号がＦ０＝０ ａｎｄ Ｆ１＝１と等し
いかを判定して、ＹＥＳならばステップ９に進む。ステ
ップ９において、周期カウント値ｎを０にリセットし、
ステップ１０に進む。ステップ１０において、同期パル
ス信号Ｖａの最新の入力状態Ｆ１を一つ前の入力状態Ｆ
０に代入する。ステップ１１において、周期カウント値
ｎに１を加算する。

【００５４】ステップ１２以後は上述に説明した動作と
同じ事を繰り返すので詳細な説明は省略する。

【００５５】（実施例２）図７は、本発明の直流アーク
加工方法を実施する電源装置の位相演算処理回路１３の
実施例２のソフトウェア処理の内容を示すフローチャー
トである。又、図５及至図６に示したフローチャートと
同じソフトウェア処理を実施しているものに同符号を付
して、前述のフローチャートと異なるソフトウェア処理
の動作のみを説明する。

【００５６】ステップ１において、割り込み周期設定信
号ΔＴを読込み、前回の同期パルス信号値Ｆ０に初期値
１を代入する。

【００５７】ステップ２００において、Ｈｚ演算処理の
サブルーチンに入り、処理を開始する。ステップ２０１
において、０を周期カウンタＣに代入し、０を周期カウ
ンタＰに代入する。

【００５８】ステップ２０２において、上記、ステップ
２０１で、０を周期カウンタＣに代入し、０を周期カウ
ンタＰに代入されると、割り込み処理を開始しステップ
２０３に進み、ＮＯならば上記値が読込まれるまで待機
する。

【００５９】ステップ２０３において、同期パルス信号
値Ｆ１を読込む。ステップ２０４において、同期パルス
信号値がＦ０＝０ ａｎｄ Ｆ１＝１で同期パルス信号
Ｖａが立上がりであることを示し、判定し、ＹＥＳなら
ば２０５に進み、ＮＯならばステップ２０６に進む。

【００６０】ステップ２０６において、周期カウント値
Ｐの値を判定し、Ｐ＝０ならばステップ２０８に進み、
同期パルス信号Ｖａの最新の入力状態Ｆ１を一つ前の入
力状態Ｆ０に代入して、ステップ２０２の割り込み発生
にもどり、上述と同一処理を繰り返し、ステップ２０４
に進む。

【００６１】ステップ２０４において、同期パルス信号
Ｖａの入力信号が立上がり状態で入力されたかどうかを
判定し、ＹＥＳならばステップ２０５に進み、ステップ
２０５において、周期カウンタＰに１を加算して、ステ
ップ２０６に進む。ステップ２０６において、周期カウ
ンタＰの値を判定し、Ｐ＝１ならばステップ２０７に進
む。ステップ２０７において、周期カウンタＣに１を加
算して、ステップ２０８に進む。

【００６２】ステップ２０８において、同期パルス信号
Ｖａの最新の入力状態Ｆ１を一つ前の入力状態Ｆ０に代
入して、ステップ２０２の割り込み発生にもどり、上述
と同一処理を繰り返し、ステップ２０６に進む。ステッ
プ２０６において、周期カウンタＰの値を判定し、Ｐ＝
２ならばステップ２０９に進む。ステップ２０９におい
て、周期カウンタＣの値を１／（Ｃ・ΔＴ）の式に代入
し、求めた値を周波数設定値Ｈｚに代入する。

【００６３】ステップ２１０において、上記より求めた
周波数設定値ＨｚをＨｚ・ΔＴ・３６０の式に代入して
位相定数値Ｂを求める。ステップ２１１おいて、周期カ
ウンタＣを０にリセットし、又、周期カウンタＰを０に
リセットして、ステップ２１２にに進み、Ｈｚ演算処理
を終了し、ステップ３に進む。

【００６４】ステップ３以後において、図５及至図６に
示したフローチャートと同一ソフトウェア処理を実施し
ているので、同符号を付して詳細な説明は省略する。

【００６５】（実施例３）図８は、本発明の直流アーク
加工方法を実施する電源装置の位相演算処理回路１３の
実施例３のソフトウェア処理の内容を示すフローチャー
トである。図５及至図６並びに図７に示したフローチャ
ートと同一ソフトウェア処理を実施しているものに同符
号を付して、前述のフローチャートと異なるソフトウェ
ア処理の動作のみを説明する。

【００６６】ステップ３０１において、同期パルス信号
値Ｆ１を読込む。ステップ３０２において、同期パルス
信号値がＦ０＝０ ａｎｄ Ｆ１＝１で同期パルス信号
Ｖａが立上がりであることを示し、判定し、ＹＥＳなら
ば３０３進み、ＮＯならばステップ３０４に進む。

【００６７】ステップ３０４において、周期カウント値
Ｐの値を判定し、Ｐ＝０ならばステップ３０９に進み、
同期パルス信号Ｖａの最新の入力状態Ｆ１を一つ前の入
力状態Ｆ０に代入して、図５のステップ６の割り込み発
生にもどり、上述と同一処理を繰り返しながら、ステッ
プ３０１に進む。ステップ３０１において、同期パルス
信号値Ｆ１読込む。

【００６８】ステップ３０２において、同期パルス信号
Ｖａの入力信号が立上がり状態で入力されたかどうかを
判定し、ＹＥＳならばステップ３０３に進み、ステップ
３０３において、周期カウンタＰに１を加算して、ステ
ップ３０４進む。ステップ３０４において、周期カウン
タＰの値を判定し、Ｐ＝１ならばステップ３０５に進
む。ステップ３０５において、周期カウンタＣに１を加
算して、ステップ２６に進む。ステップ２６において、
溶接終了かを判定して、ＮＯならばステップ３０９に進
む。

【００６９】ステップ３０９において、同期パルス信号
Ｖａの最新の入力状態Ｆ１を一つ前の入力状態Ｆ０に代
入して、図１１のステップ６の割り込み発生にもどり、
上述と同一処理を繰り返しながら、ステップ３０１に進
む。ステップ３０１において、同期パルス信号値Ｆ１を
読込む。ステップ３０２に進む。ステップ３０２におい
て、同期パルス信号Ｖａの入力信号が立上がり状態で入
力されたかどうかを判定し、ＹＥＳならばステップ３０
３に進み、ステップ３０３において、周期カウンタＰに
１を加算して、ステップ３０４進む。ステップ３０４に
おいて、周期カウンタＰの値を判定し、Ｐ＝２ならば、
ステップ３０６に進む。ステップ３０６において、周期
カウンタＣの値を１／（Ｃ・ΔＴ）の式に代入して求
め、求めた値を周波数設定値Ｈｚに代入する。

【００７０】ステップ３０７において、上記より求めた
周波数設定値ＨｚをＨｚ・ΔＴ・３６０の式に代入して
位相定数値Ｂを求める。ステップ３０８おいて、周期カ
ウンタＣを０にリセットし、又、周期カウンタＰを０に
リセットして、ステップ２６に進む。ステップ２６にお
いて、溶接終了かを判定して、ＹＥＳならば終了し、Ｎ
Ｏならばステップ３０９に進む。

【００７１】ステップ３０９以後においては、上述に説
明した動作と同じ処理を繰り返す。

【００７２】ここで、図１の装置において、第１の三相
半波整流回路１６と第２の三相半波制御整流回路１７の
点弧位相は、位相演算処理部１３の演算によって定まる
ものであるから、部品バラッキを考慮する必要がなく、
従来必要とされていた位相の調整が不要となる。

【００７３】（実施例４）図９は、図１に示す直流アー
ク加工方法を実施する電源装置の別の実施例を示す電源
装置接続図である。同図の実施例において、低周波フィ
ルタ回路２２は商用周波数５０Ｈｚ〜６０Ｈｚの入力信
号に対して減衰させずにそのまま通過し、入力信号にス
パイク状の高周波ノイズが発生したとき、ノイズの高周
波成分のみ減衰するように設計したものである。同図に
おいては、このために制御用変圧器１０の２次側と同期
パルス発生回路１１の入力との間に、同図のように接続
して挿入してある。同図のその他の構成部品は図１に示
した実施例と同機能のものに同符号を付して詳細な動作
説明は省略する。

【００７４】図９において、低周波フィルタ回路２２は
オペアンプ０Ｐ１、抵抗器Ｒ１１とＲ１２、コンデンサ
Ｃ５とＣ６で構成されており、回路構成が非常に簡単な
ため部品バラッキによって発生する位相遅れの問題はな
くなる。

【００７５】アーク加工においてそのスタート時などに
過電流が流れた場合、図９の制御用変圧器１０の２次側
の出力信号にスパイク状の高周波ノイズが発生する。前
記に示すスパイク状の高周波ノイズが低周波フィルタ回
路２２に入力されると、低周波フィルタ回路２２は入力
信号のスパイク状の高周波ノイズ成分のみ減衰させて同
期パルス発生回路１１に供給する。同期パルス発生回路
１１は入力信号の高周波ノイズが削除されているため
に、高周波ノイズによる誤動作がなくなり、相電圧に対
して正確な位相間隔で点弧位相が制御されることにな
る。

【００７６】なお、前述した図１の実施例では二重星形
相関リアクトル付制御整流回路を使用しているが、この
回路に限らず三相半波整流回路、三相純ブリッジ整流回
路、及び六層半波整流回路等に対しても、本発明は適用
可能である。

【００７７】

【発明の効果】本発明の直流アーク加工電源装置では、
位相制御に中央演算処理装置（ＣＰＵ）を使用して位相
制御角を演算して出力するので、従来と比較して回路構
成が非常に簡単になると共に部品バラッキによるＵ相，
Ｖ相，Ｗ相とＵ’相，Ｖ’相，Ｗ’相との間の位相制御
角の差が非常に小さくなる。この結果、出力に含まれる
リップルが小さくなり、又、負荷の分担による点弧位相
の差が小さくなり出力低下や主サイリスタの過負荷によ
る熱損等を防止することができる。（実施例２）及び
（実施例３）の発明では、三相交流電源の１周期を演算
して算出し、この１周期の値を基準値として位相制御信
号を発生しているため、５０Ｈｚ及び６０Ｈｚの切り替
えが不要になり、又、エンジン発電機のように出力電源
の周波数が常に変動する電源に対しても、正確な位相制
御信号を発生することができる。（実施例４）の発明で
は、制御用変圧器の２次側と制御回路の入力側との間に
低周波フィルタ回路を挿入することによって、アーク加
工時の過電流によって相電圧にスパイク状の高周波ノイ
ズが発生したとき、この低周波フィルタ回路により高周
波ノイズが削除され制御回路の誤動作がなくなり安定し
たアークが得られる。

【図面の簡単な説明】

【図１】本発明の直流アーク加工方法を実施する電源装
置の実施例を示す電源装置接続図である。

【図２】図１に示す電源装置の動作を説明するためのタ
イミングチャートである。

【図３】図１に示す電源装置接続図の同期パルス発生回
路１１の実施例を示す同期パルス発生回路接続図であ
る。

【図４】図１に示す電源装置接続図の第１の位相制御回
路１４及び第２の位相制御回路１５の実施例を示す位相
制御回路接続図である。

【図５】図５は、図１に示す電源装置接続図の実施例１
の位相演算処理回路１３のソフトウエア処理の内容を示
す位相演算処理フローチャート１／２である。

【図６】図６は、図５に示す位相演算処理フローチャー
ト１／２の続きの位相演算処理フローチャート２／２で
ある。

【図７】図７は、本発明の直流アーク加工方法を実施す
る電源装置の位相演算処理回路１３の実施例２のソフト
ウエア処理の内容を示すフローチャートである。

【図８】図８は、本発明の直流アーク加工方法を実施す
る電源装置の位相演算処理回路１３の実施例３のソフト
ウエア処理の内容を示すフローチャートである。

【図９】図９は、図１に示す直流アーク加工方法を実施
する電源装置の別の実施例を示す電源装置接続図であ
る。

【図１０】従来の二重星形相関リアクトル付制御整流回
路の接続図である。

【図１１】従来の直流アーク加工用電源装置の接続図で
ある。

【図１２】図１０の動作を説明するためのタイミングチ
ャートである。

【符号の説明】 １ 主変圧器 ２ａ，３ａ，４ａ サイリスタ ２ｂ，３ｂ，４ｂ サイリスタ ５ 相関リアクトル ６ 溶接負荷 ７，８ 出力端子 ９ａ，９ｂ 補助巻線 １０ 制御用変圧器 １１ 同期パルス発生回路 １２ 非安定化電源回路 １３ 位相演算処理回路 １４ 第１の位相制御回路 １５ 第２の位相制御回路 １６ 第１の三相半波制御整流回路 １７ 第２の三相半波制御整流回路 １８ 主変圧器 １８ａ，１８ｂ 出力巻線 １９ 相関リアクトル ２０，２１ 出力端子 ２２ 低周波フィルタ回路 １６１ａ サイリスタ １６２ａ サイリスタ １６３ａ サイリスタ １７１ａ サイリスタ １７２ａ サイリスタ １７３ａ サイリスタ Ｖａ 同期パルス信号 Ｖｂ モノマルチバイブレータＭＭ１の出
力信号 Ｖｃ モノマルチバイブレータＭＭ２の出
力信号 Ｖｆ 第１の点弧パルス信号 Ｖｇ 第２の点弧パルス信号 Ｇ１ 第１の位相制御信号 Ｇ２ 第１の位相制御信号 ΔＴ 割り込み周期設定信号 Ｈｚ 周期設定値

───────────────────────────────────────────────────── フロントページの続き (72)発明者 草野 潔 大阪市淀川区田川２丁目１番11号 株式会 社ダイヘン内 Ｆターム(参考） 4E082 BA01 CA01 DA03

Claims (7)

【特許請求の範囲】
1. 【請求項１】 三相交流電源を入力として変圧器の出力
   を制御整流回路により整流及び位相制御して直流電力を
   得る直流アーク加工方法において、前記三相交流電源の
   一相の相電圧を入力し、その入力電圧の予め定めた位相
   で基準となる同期パルスを発生し、前記基準となる同期
   パルスの発生位置から予め定めた１周期の１／１２、５
   ／１２及び９／１２の間隔で第１の位相制御信号を発生
   すると共に、前記同期パルスの発生位置から予め定めた
   １周期の３／１２、７／１２及び１１／１２の間隔で第
   ２の位相制御信号を発生し、引き続き前記予め定めた１
   周期の１／１２、５／１２及び９／１２の第１の位相制
   御信号と、前記予め定めた１周期の３／１２、７／１２
   及び１１／１２の第２の位相制御信号とを発生し、前記
   第１の位相制御信号と第２の位相制御信号とによって各
   々第１の三相半波整流回路及び第２の三相半波整流回路
   を位相制御する直流アーク加工方法。
2. 【請求項２】 三相交流電源を入力として変圧器の出力
   を制御整流回路により整流及び位相制御して直流電力を
   得る直流アーク加工方法において、前記三相交流電源の
   一相の相電圧を入力し、その入力電圧の予め定めた位相
   で基準となる同期パルスを発生し、前記基準となる同期
   パルスの発生位置を起点として入力電圧波形に対応させ
   た１周期を算出し、前記算出した１周期の１／１２、５
   ／１２及び９／１２の間隔で第１の位相制御信号を発生
   すると共に、前記算出した１周期の３／１２、７／１２
   及び１１／１２の間隔で第２の位相制御信号を発生し、
   引き続き前記算出した１周期の１／１２、５／１２及び
   ９／１２の第１の位相制御信号と、前記算出した１周期
   の３／１２、７／１２及び１１／１２の第２の位相制御
   信号とを発生し、前記第１の位相制御信号と第２の位相
   制御信号とによって各々第１の三相半波整流回路及び第
   ２の三相半波整流回路を位相制御する直流アーク加工方
   法。
3. 【請求項３】 三相交流電源を入力として変圧器の出力
   を制御整流回路により整流及び位相制御して直流電力を
   得る直流アーク加工方法において、前記三相交流電源の
   一相の相電圧を入力し、その入力電圧の予め定めた位相
   ごとに基準となる同期パルスを発生し、前記基準となる
   同期パルスの発生位置を起点として入力電圧波形に対応
   させた１周期を毎回算出し、前記毎回算出した１周期の
   １／１２、５／１２及び９／１２の間隔で第１の位相制
   御信号を発生すると共に、前記毎回算出した１周期の３
   ／１２、７／１２及び１１／１２の間隔で第２の位相制
   御信号を発生し、引き続き前記毎回算出した１周期の１
   ／１２、５／１２及び９／１２の第１の位相制御信号
   と、前記毎回算出した１周期の３／１２、７／１２及び
   １１／１２の第２の位相制御信号とを発生し、前記第１
   の位相制御信号と第２の位相制御信号とによって各々第
   １の三相半波整流回路及び第２の三相半波整流回路を位
   相制御する直流アーク加工方法。
4. 【請求項４】 三相交流電源を入力として変圧器の出力
   を制御整流回路により整流及び位相制御して直流電力を
   得る直流アーク加工電源装置において、前記三相交流電
   源の一相の相電圧を入力とする制御用変圧器と、前記制
   御用変圧器の出力電圧を入力電圧として予め定めた位相
   で基準となる同期パルスを発生する同期パルス発生回路
   と、前記基準となる同期パルスの発生位置から予め定め
   た１周期の１／１２、５／１２及び９／１２の間隔で第
   １の位相制御信号を発生すると共に、前記同期パルスの
   発生位置から予め定めた１周期の３／１２、７／１２及
   び１１／１２の間隔で第２の位相制御信号を発生し、引
   き続き前記予め定めた１周期の１／１２、５／１２及び
   ９／１２の第１の位相制御信号と、前記予め定めた１周
   期の３／１２、７／１２及び１１／１２の第２の位相制
   御信号とを発生する位相演算処理回路と、前記第１の位
   相制御信号によって位相制御する第１の三相半波制御整
   流回路と、前記第２の位相制御信号によって位相制御す
   る第２の三相半波制御整流回路とを具備した直流アーク
   加工電源装置。
5. 【請求項５】 三相交流電源を入力として変圧器の出力
   を制御整流回路により整流及び位相制御して直流電力を
   得る直流アーク加工電源装置において、前記三相交流電
   源の一相の相電圧を入力とする制御用変圧器と、前記制
   御用変圧器の出力電圧を入力電圧として予め定めた位相
   で基準となる同期パルスを発生する同期パルス発生回路
   と、前記基準となる同期パルスの発生位置を起点として
   入力電圧波形に対応させた１周期を算出し、前記算出し
   た１周期の１／１２、５／１２及び９／１２の間隔で第
   １の位相制御信号を発生すると共に、前記算出した１周
   期の３／１２、７／１２及び１１／１２の間隔で第２の
   位相制御信号を発生し、引き続き前記算出した１周期の
   １／１２、５／１２及び９／１２の第１の位相制御信号
   と、前記算出した１周期の３／１２、７／１２及び１１
   ／１２の第２の位相制御信号とを発生する位相演算処理
   回路と、前記第１の位相制御信号によって位相制御する
   第１の三相半波制御整流回路と、前記第２の位相制御信
   号によって位相制御する第２の三相半波制御整流回路と
   を具備した直流アーク加工電源装置。
6. 【請求項６】 三相交流電源を入力として変圧器の出力
   を制御整流回路により整流及び位相制御して直流電力を
   得る直流アーク加工電源装置において、前記三相交流電
   源の一相の相電圧を入力とする制御用変圧器と、前記制
   御用変圧器の出力電圧を入力電圧として予め定めた位相
   で基準となる同期パルスを発生する同期パルス発生回路
   と、前記基準となる同期パルスの発生位置を起点として
   入力電圧波形に対応させた１周期を毎回算出し、前記毎
   回算出した１周期の１／１２、５／１２及び９／１２の
   間隔で第１の位相制御信号を発生すると共に、前記毎回
   算出した１周期の３／１２、７／１２及び１１／１２の
   間隔で第２の位相制御信号を発生し、引き続き前記毎回
   算出した１周期の１／１２、５／１２及び９／１２の第
   １の位相制御信号と、前記毎回算出した１周期の３／１
   ２、７／１２及び１１／１２の第２の位相制御信号とを
   発生する位相演算処理回路と、前記第１の位相制御信号
   によって位相制御する第１の三相半波制御整流回路と、
   前記第２の位相制御信号によって位相制御する第２の三
   相半波制御整流回路とを具備した直流アーク加工電源装
   置。
7. 【請求項７】 前記制御用変圧器と同期パルス発生回路
   との間に低周波フィルタ回路を設けた請求項４又は請求
   項５又は請求項６に記載の直流アーク加工電源装置。