JP2000269760A - Ａｇｃ回路駆動装置 - Google Patents
Ａｇｃ回路駆動装置Info
- Publication number
- JP2000269760A JP2000269760A JP11067630A JP6763099A JP2000269760A JP 2000269760 A JP2000269760 A JP 2000269760A JP 11067630 A JP11067630 A JP 11067630A JP 6763099 A JP6763099 A JP 6763099A JP 2000269760 A JP2000269760 A JP 2000269760A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- voltage
- output
- agc circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 AGC回路駆動装置の電源容量を小さくする。
【解決手段】 入力端子１０１に入力されたPWM信号
は、積分回路に送られる。積分回路に送られたPWM信号
は、積分回路によって直流電圧に変換され、NPN接合型
トランジスタ１０８のベースに入力される。このベース
の入力信号に基づいてNPN接合型トランジスタ１０８
が、増幅電流として5V電圧電源１１０から供給される電
流を、コレクタからエミッタに流し、出力端子１０９に
出力させる。
は、積分回路に送られる。積分回路に送られたPWM信号
は、積分回路によって直流電圧に変換され、NPN接合型
トランジスタ１０８のベースに入力される。このベース
の入力信号に基づいてNPN接合型トランジスタ１０８
が、増幅電流として5V電圧電源１１０から供給される電
流を、コレクタからエミッタに流し、出力端子１０９に
出力させる。
Description
【０００１】
【発明の属する技術分野】本発明は、AGC回路駆動装置
に関し、特に、低電圧で動作可能なAGC回路駆動装置に
関する。
に関し、特に、低電圧で動作可能なAGC回路駆動装置に
関する。
【０００２】
【従来の技術】チューナには、入力信号の振幅の変動を
検出し、出力信号の振幅を一定に保つAGC(Automatic Ga
in Controller)回路があり、その駆動装置としてAGC回
路駆動装置が利用されている。図１は、従来のAGC回路
駆動装置の構成例を示している。入力部１には、PWM(Pu
lse Width Modulation)信号が、入力信号として入力さ
れる。抵抗２，４およびコンデンサ３，５によって積分
回路が構成されており、この積分回路は、入力部１から
のPWM信号を直流電圧に変換する。オペレーショナルア
ンプリファイア（以下オペアンプと略称する）６は、抵
抗７と共にボルテージフォロワ回路を構成し、非反転入
力端子６ｂより入力された信号を増幅し、出力部８から
出力する。反転入力端子６ａには、出力端子６ｃの出力
が抵抗７を介して帰還されている。12Vの電圧電源９お
よびグラウンド１０は、オペアンプ６の電源端子に接続
されている。
検出し、出力信号の振幅を一定に保つAGC(Automatic Ga
in Controller)回路があり、その駆動装置としてAGC回
路駆動装置が利用されている。図１は、従来のAGC回路
駆動装置の構成例を示している。入力部１には、PWM(Pu
lse Width Modulation)信号が、入力信号として入力さ
れる。抵抗２，４およびコンデンサ３，５によって積分
回路が構成されており、この積分回路は、入力部１から
のPWM信号を直流電圧に変換する。オペレーショナルア
ンプリファイア（以下オペアンプと略称する）６は、抵
抗７と共にボルテージフォロワ回路を構成し、非反転入
力端子６ｂより入力された信号を増幅し、出力部８から
出力する。反転入力端子６ａには、出力端子６ｃの出力
が抵抗７を介して帰還されている。12Vの電圧電源９お
よびグラウンド１０は、オペアンプ６の電源端子に接続
されている。
【０００３】次に、図１を参照して、従来のAGC回路駆
動装置の動作について説明する。入力部１にチューナ
（図示せず）から出力されるAGC信号としてのPWM信号が
入力されると、入力されたPWM信号は、積分回路によっ
て直流電圧に変換され、オペアンプ６の非反転入力端子
６ｂに出力される。オペアンプ６の非反転入力端子６ｂ
に入力された直流電圧は、オペアンプ６および抵抗７か
ら構成されるボルテージフォロワ回路によって増幅さ
れ、出力端子６ｃから出力される。このボルテージフォ
ロワ回路によって、入力端子６ｂに入力される電圧が変
動した場合にも、安定した出力電圧が得られる。また、
このボルテージフォロア回路は、オペアンプ６の特性で
ある低出力インピーダンスによって、出力側の電流増幅
を可能にしている。
動装置の動作について説明する。入力部１にチューナ
（図示せず）から出力されるAGC信号としてのPWM信号が
入力されると、入力されたPWM信号は、積分回路によっ
て直流電圧に変換され、オペアンプ６の非反転入力端子
６ｂに出力される。オペアンプ６の非反転入力端子６ｂ
に入力された直流電圧は、オペアンプ６および抵抗７か
ら構成されるボルテージフォロワ回路によって増幅さ
れ、出力端子６ｃから出力される。このボルテージフォ
ロワ回路によって、入力端子６ｂに入力される電圧が変
動した場合にも、安定した出力電圧が得られる。また、
このボルテージフォロア回路は、オペアンプ６の特性で
ある低出力インピーダンスによって、出力側の電流増幅
を可能にしている。
【０００４】図２は、図１のオペアンプ６の等価回路を
示している。図２の例において、オペアンプ６は、トラ
ンジスタ２１乃至３３、定電流源３４乃至３７、抵抗３
８，３９、およびコンデンサ４０から構成されている。
トランジスタ２１乃至２４および定電流源３４からなる
部分が、差動増幅回路である。反転入力端子６ａと非反
転入力端子６ｂに同じ電圧が印可された場合、トランジ
スタ２２，２３のベース電圧が等しくなる。これによっ
て、トランジスタ２２，２３のエミッタ電流は、それぞ
れ定電流源３４で一定とされる電流値を２等分したもの
となる。
示している。図２の例において、オペアンプ６は、トラ
ンジスタ２１乃至３３、定電流源３４乃至３７、抵抗３
８，３９、およびコンデンサ４０から構成されている。
トランジスタ２１乃至２４および定電流源３４からなる
部分が、差動増幅回路である。反転入力端子６ａと非反
転入力端子６ｂに同じ電圧が印可された場合、トランジ
スタ２２，２３のベース電圧が等しくなる。これによっ
て、トランジスタ２２，２３のエミッタ電流は、それぞ
れ定電流源３４で一定とされる電流値を２等分したもの
となる。
【０００５】しかし、例えば、非反転入力端子６ｂに反
転入力端子６ａより高い電圧が印可された場合、トラン
ジスタ２３に流れる電流値が、ΔIだけ減少したとする
と、定電流源３４によってトランジスタ２２，２３に流
れる電流の総和は一定とされているため、トランジスタ
２２に流れる電流値は、ΔIだけ増加することになる。
このように、反転入力端子６ａと非反転入力端子６ｂの
電圧差が増幅される。また、トランジスタ２１，２４
は、入力インピーダンスを高くするためのインピーダン
ス整合用として作用する。
転入力端子６ａより高い電圧が印可された場合、トラン
ジスタ２３に流れる電流値が、ΔIだけ減少したとする
と、定電流源３４によってトランジスタ２２，２３に流
れる電流の総和は一定とされているため、トランジスタ
２２に流れる電流値は、ΔIだけ増加することになる。
このように、反転入力端子６ａと非反転入力端子６ｂの
電圧差が増幅される。また、トランジスタ２１，２４
は、入力インピーダンスを高くするためのインピーダン
ス整合用として作用する。
【０００６】トランジスタ２８，２９からなる部分は、
カレントミラー回路を構成している。このカレントミラ
ー回路は、上記差動増幅回路の負荷として働き、トラン
ジスタ２８，２９は、エミッタ−ベース間の電位差が等
しくなるため、コレクタを通過する電流は、等しくなっ
ている。これによって、カレントミラー回路は、一種の
定電流源として作用する。例えば、上記差動増幅回路の
トランジスタ２２，２３のエミッタから出力される電流
に差がある場合、この電流の差分が緩衝増幅器として作
用するトランジスタ３０に出力されることになる。この
ときカレントミラー回路は、理論上インピーダンスを無
限にすることができるので、差動増幅回路の電圧の利得
を非常に大きくすることができる。
カレントミラー回路を構成している。このカレントミラ
ー回路は、上記差動増幅回路の負荷として働き、トラン
ジスタ２８，２９は、エミッタ−ベース間の電位差が等
しくなるため、コレクタを通過する電流は、等しくなっ
ている。これによって、カレントミラー回路は、一種の
定電流源として作用する。例えば、上記差動増幅回路の
トランジスタ２２，２３のエミッタから出力される電流
に差がある場合、この電流の差分が緩衝増幅器として作
用するトランジスタ３０に出力されることになる。この
ときカレントミラー回路は、理論上インピーダンスを無
限にすることができるので、差動増幅回路の電圧の利得
を非常に大きくすることができる。
【０００７】差動増幅回路からの出力が供給され、トラ
ンジスタ３０のベース電圧が高くなると、そのコレクタ
の電流が増加する。このとき、定電流源３５は、トラン
ジスタ３０，３１に供給する電流の総和を一定としてい
るので、トランジスタ３１のベース電流は減少し、トラ
ンジスタ３１のエミッタ電流、すなわち、トランジスタ
３２のベース電流が減少する。これに伴って、エミッタ
接地増幅回路であるトランジスタ３２のコレクタ電流が
減少し、エミッタ−コレクタ間の電圧が上昇する。尚、
定電流源３６は、トランジスタ３２によって構成される
エミッタ接地増幅回路の利得を大きくする目的で設置さ
れている。このトランジスタ３２のエミッタ−コレクタ
間の電圧が、トランジスタ２５，２６，および３３によ
って構成されているプッシュプルエミッタフォロワ回路
によって増幅され、出力端子６ｃから出力される。
ンジスタ３０のベース電圧が高くなると、そのコレクタ
の電流が増加する。このとき、定電流源３５は、トラン
ジスタ３０，３１に供給する電流の総和を一定としてい
るので、トランジスタ３１のベース電流は減少し、トラ
ンジスタ３１のエミッタ電流、すなわち、トランジスタ
３２のベース電流が減少する。これに伴って、エミッタ
接地増幅回路であるトランジスタ３２のコレクタ電流が
減少し、エミッタ−コレクタ間の電圧が上昇する。尚、
定電流源３６は、トランジスタ３２によって構成される
エミッタ接地増幅回路の利得を大きくする目的で設置さ
れている。このトランジスタ３２のエミッタ−コレクタ
間の電圧が、トランジスタ２５，２６，および３３によ
って構成されているプッシュプルエミッタフォロワ回路
によって増幅され、出力端子６ｃから出力される。
【０００８】また、高周波信号が投入された場合、トラ
ンジスタ３０のベースに入力される上述の差動増幅回路
からの出力は、カップリングコンデンサ４０を通ること
によって上述のプッシュプルエミッタフォロワ回路に投
入される。
ンジスタ３０のベースに入力される上述の差動増幅回路
からの出力は、カップリングコンデンサ４０を通ること
によって上述のプッシュプルエミッタフォロワ回路に投
入される。
【０００９】上述のオペアンプ６を用いたAGC回路駆動
装置においては、トランジスタ２５，２６によって構成
されているダーリントン接続によって電流増幅率を増大
させているため（トランジスタ２５，２６それぞれの電
流増幅率の積で表現される電流増幅率となる）、既知と
されるシリコントランジスタ１個あたりのベース−エミ
ッタ間の電圧降下を0.6Vとすると、その２倍の1.2Vの電
圧降下が発生する（トランジスタ２５のベースとトラン
ジスタ２６エミッタの間の電圧降下が1.2Vとなる）。
装置においては、トランジスタ２５，２６によって構成
されているダーリントン接続によって電流増幅率を増大
させているため（トランジスタ２５，２６それぞれの電
流増幅率の積で表現される電流増幅率となる）、既知と
されるシリコントランジスタ１個あたりのベース−エミ
ッタ間の電圧降下を0.6Vとすると、その２倍の1.2Vの電
圧降下が発生する（トランジスタ２５のベースとトラン
ジスタ２６エミッタの間の電圧降下が1.2Vとなる）。
【００１０】一方、AGC回路駆動装置の後段のAGC回路
は、その駆動に最大で4Vの電圧が必要とされており、オ
ペアンプ６の電源電圧として、チューナ内の他の装置に
供給する5Vの電源を用いた場合、上述の電圧降下によっ
て、理論値計算だけでも、最大出力電圧は、3.8V（＝
（5−0.6×2）V）になるため、必要電圧を後段のAGC回
路に送ることができず、オペアンプ６の電源電圧として
は規格電源の12Vの電源が必要とされている。
は、その駆動に最大で4Vの電圧が必要とされており、オ
ペアンプ６の電源電圧として、チューナ内の他の装置に
供給する5Vの電源を用いた場合、上述の電圧降下によっ
て、理論値計算だけでも、最大出力電圧は、3.8V（＝
（5−0.6×2）V）になるため、必要電圧を後段のAGC回
路に送ることができず、オペアンプ６の電源電圧として
は規格電源の12Vの電源が必要とされている。
【００１１】
【発明が解決しようとする課題】このように、AGC回路
駆動装置は、オペアンプ６を駆動させる為だけに12Vの
電源を必要としており、これによってチューナを省電力
化することができないという課題があった。
駆動装置は、オペアンプ６を駆動させる為だけに12Vの
電源を必要としており、これによってチューナを省電力
化することができないという課題があった。
【００１２】また、オペアンプ６を駆動させる為だけに
12Vの電源を用いているため、この電源にかかるコスト
が上がると共に、電源の設置スペースが大きくなるとい
う課題があった。
12Vの電源を用いているため、この電源にかかるコスト
が上がると共に、電源の設置スペースが大きくなるとい
う課題があった。
【００１３】本発明は、このような状況に鑑みてなされ
たものであり、AGC回路駆動装置が必要とする電源電圧
を低電圧化し、AGC回路駆動装置にかかるコストおよび
消費電力の低減と電源設置スペースの省スペース化を図
るものである。
たものであり、AGC回路駆動装置が必要とする電源電圧
を低電圧化し、AGC回路駆動装置にかかるコストおよび
消費電力の低減と電源設置スペースの省スペース化を図
るものである。
【００１４】
【課題を解決するための手段】請求項１に記載のAGC回
路駆動装置は、入力されるPWM信号を積分する積分回路
と、積分回路の出力を増幅するエミッタフォロワの１つ
のトランジスタとを備えることを特徴とする。
路駆動装置は、入力されるPWM信号を積分する積分回路
と、積分回路の出力を増幅するエミッタフォロワの１つ
のトランジスタとを備えることを特徴とする。
【００１５】請求項１に記載のAGC回路駆動装置におい
ては、入力されるPWM信号が積分回路によって積分さ
れ、積分回路の出力を増幅するエミッタフォロワの１つ
のトランジスタによってAGC回路駆動装置が構成され
る。
ては、入力されるPWM信号が積分回路によって積分さ
れ、積分回路の出力を増幅するエミッタフォロワの１つ
のトランジスタによってAGC回路駆動装置が構成され
る。
【００１６】
【発明の実施の形態】図３は、本発明を適用したテレビ
ジョン受像機のチューナの構成例を示している。図示せ
ぬアンテナによって受信されたRF(Radio Frequency)信
号が、図示せぬ周波数変換器によって第１のIF(Interme
diate Frequency)信号に変換され、HPF(High Pass Filt
er)４１に入力される。HPF４１は、第１のIF信号のうち
必要とされる高周波信号を取り出し、アンプリファイア
（以下アンプと略称する）４２は、取り出された信号を
増幅する。
ジョン受像機のチューナの構成例を示している。図示せ
ぬアンテナによって受信されたRF(Radio Frequency)信
号が、図示せぬ周波数変換器によって第１のIF(Interme
diate Frequency)信号に変換され、HPF(High Pass Filt
er)４１に入力される。HPF４１は、第１のIF信号のうち
必要とされる高周波信号を取り出し、アンプリファイア
（以下アンプと略称する）４２は、取り出された信号を
増幅する。
【００１７】BPF(Band Pass Filter)４３は、LPF(Low P
ass Filter)５９を介して、入力される信号に基づい
て、アンプ４２より入力された信号から所定のチャンネ
ルの周波数帯域の信号を取り出す。
ass Filter)５９を介して、入力される信号に基づい
て、アンプ４２より入力された信号から所定のチャンネ
ルの周波数帯域の信号を取り出す。
【００１８】ATT(Attenuator)４４は、AGC回路駆動装置
５５から送られてくる信号に基づいて、BPF４３から入
力された信号を減衰し、信号の利得を制御することによ
って、AGC回路として作用する。アンプ４５は、減衰さ
れた信号を増幅する。
５５から送られてくる信号に基づいて、BPF４３から入
力された信号を減衰し、信号の利得を制御することによ
って、AGC回路として作用する。アンプ４５は、減衰さ
れた信号を増幅する。
【００１９】ミキサアンプリファイア（以下ミキサアン
プと略称する）４６は、VCO(Voltage Controlled Oscil
lator)５６から出力されるクロック信号とアンプ４５か
らの入力信号を、乗算器８１によって乗算させ、第２の
IF信号に変換させた後、内蔵するアンプ８２に、その第
２のIF信号を増幅させ、SAWF(Sarface Acoustic WaveFi
lter)４７に出力させる。
プと略称する）４６は、VCO(Voltage Controlled Oscil
lator)５６から出力されるクロック信号とアンプ４５か
らの入力信号を、乗算器８１によって乗算させ、第２の
IF信号に変換させた後、内蔵するアンプ８２に、その第
２のIF信号を増幅させ、SAWF(Sarface Acoustic WaveFi
lter)４７に出力させる。
【００２０】VCO５６は、共振回路７１および発振回路
７２を有している。共振回路７１は、LPF５９より供給
される信号の電圧に対応する周波数で共振し、発振回路
７２に、その共振周波数に対応する周波数で発振させ
る。発振されたクロック信号は、ミキサアンプ４６に出
力されると共に、分周器５７に供給され、水晶発振器６
０の発振周波数と同一の周波数に分周された後、位相比
較器５８に出力される。
７２を有している。共振回路７１は、LPF５９より供給
される信号の電圧に対応する周波数で共振し、発振回路
７２に、その共振周波数に対応する周波数で発振させ
る。発振されたクロック信号は、ミキサアンプ４６に出
力されると共に、分周器５７に供給され、水晶発振器６
０の発振周波数と同一の周波数に分周された後、位相比
較器５８に出力される。
【００２１】位相比較器５８は、分周器５７から入力さ
れたクロック信号と水晶発振器６０から入力された信号
の位相を比較し、その位相誤差信号を出力する。LPF５
９は、入力された位相誤差信号を平滑し、位相誤差に対
応する電圧の信号を生成し、BPF４３およびVCO５６に出
力する。このとき、VCO５６は、位相比較器５８から出
力される位相誤差信号が最小になる位相のクロック信号
を発生する。すなわち、VCO５６、分周器５７、位相比
較器５８、水晶発振器６０、およびLPF５９により、PLL
(Phase Locked Loop)が構成されている。
れたクロック信号と水晶発振器６０から入力された信号
の位相を比較し、その位相誤差信号を出力する。LPF５
９は、入力された位相誤差信号を平滑し、位相誤差に対
応する電圧の信号を生成し、BPF４３およびVCO５６に出
力する。このとき、VCO５６は、位相比較器５８から出
力される位相誤差信号が最小になる位相のクロック信号
を発生する。すなわち、VCO５６、分周器５７、位相比
較器５８、水晶発振器６０、およびLPF５９により、PLL
(Phase Locked Loop)が構成されている。
【００２２】SAWF４７は、入力された信号のうち、所望
の周波数帯域の信号だけを通過させる。アンプ４８は、
信号を増幅し、ATT４９は、AGC回路駆動装置５５から送
られてくる信号に基づいて、信号の利得を制御すること
によって、AGC回路として作用する。
の周波数帯域の信号だけを通過させる。アンプ４８は、
信号を増幅し、ATT４９は、AGC回路駆動装置５５から送
られてくる信号に基づいて、信号の利得を制御すること
によって、AGC回路として作用する。
【００２３】直交検波器５０は、乗算器９１，９３、増
幅器９２，９４、発振器９５、および90度移相器９６を
有している。直交検波器５０は、入力された第２のIF信
号を、２つの信号に分け、一方の信号には、発振器９５
から出力される信号を乗算器９１によって乗算させた
後、アンプ９２によって増幅させ、この信号（I(In pha
se)信号）をLPF５１に出力する。もう一方の信号には、
発振器９５から出力される信号を90度移相器９６によっ
て、90度だけ移相された信号を乗算器９３によって乗算
させた後、アンプ９４によって増幅させ、この信号(Q(Q
uadrant phase)信号)をLPF５２に出力する。このような
処理によって、直交検波器５０は、入力された第２のIF
信号を、I/Q（同相/直角位相）信号に復調する。また、
直交検波器５０は、AGC回路駆動装置５５の信号に基づ
いてアンプ９２，９４の増幅率を制御し、出力信号の利
得を制御することによって、AGC回路として作用する。
幅器９２，９４、発振器９５、および90度移相器９６を
有している。直交検波器５０は、入力された第２のIF信
号を、２つの信号に分け、一方の信号には、発振器９５
から出力される信号を乗算器９１によって乗算させた
後、アンプ９２によって増幅させ、この信号（I(In pha
se)信号）をLPF５１に出力する。もう一方の信号には、
発振器９５から出力される信号を90度移相器９６によっ
て、90度だけ移相された信号を乗算器９３によって乗算
させた後、アンプ９４によって増幅させ、この信号(Q(Q
uadrant phase)信号)をLPF５２に出力する。このような
処理によって、直交検波器５０は、入力された第２のIF
信号を、I/Q（同相/直角位相）信号に復調する。また、
直交検波器５０は、AGC回路駆動装置５５の信号に基づ
いてアンプ９２，９４の増幅率を制御し、出力信号の利
得を制御することによって、AGC回路として作用する。
【００２４】LPF５１，５２は、それぞれI信号およびQ
信号からベースバンド信号のみを取り出し、ADC(Analog
Digital Converter)５３は、それぞれの信号をアナロ
グ信号からデジタル信号に変換する。
信号からベースバンド信号のみを取り出し、ADC(Analog
Digital Converter)５３は、それぞれの信号をアナロ
グ信号からデジタル信号に変換する。
【００２５】QPSK/ECC(Quadrature Phase Shift Keying
/Error Correct Code)回路５４は、ADC５３から入力さ
れた信号を、QPSK復調し、エラー訂正を行った後、出力
する。このとき、AGC信号が、PWM信号としてAGC回路駆
動装置５５に出力される。
/Error Correct Code)回路５４は、ADC５３から入力さ
れた信号を、QPSK復調し、エラー訂正を行った後、出力
する。このとき、AGC信号が、PWM信号としてAGC回路駆
動装置５５に出力される。
【００２６】AGC回路駆動装置５５は、AGC信号に基づい
た制御信号を生成し、AGC回路としてのATT４４，４９お
よび直交検波器５０に出力し、利得を調整させる。尚、
AGC回路であるATT４４，４９および直交検波器５０は、
利得制御用に最大4Vの制御電圧が必要とされているた
め、AGC回路駆動装置５５が、送り出す信号の最大出力
は、4Vとされている。
た制御信号を生成し、AGC回路としてのATT４４，４９お
よび直交検波器５０に出力し、利得を調整させる。尚、
AGC回路であるATT４４，４９および直交検波器５０は、
利得制御用に最大4Vの制御電圧が必要とされているた
め、AGC回路駆動装置５５が、送り出す信号の最大出力
は、4Vとされている。
【００２７】次に、チューナの動作について説明する。
図示せぬアンテナで受信されたRF信号は、図示せぬ周波
数変換器によって、第１のIF信号に変換された後、HPF
４１に送られ、不要な低域成分が除去された後、アンプ
４２によって増幅され、BPF４３に送られる。
図示せぬアンテナで受信されたRF信号は、図示せぬ周波
数変換器によって、第１のIF信号に変換された後、HPF
４１に送られ、不要な低域成分が除去された後、アンプ
４２によって増幅され、BPF４３に送られる。
【００２８】PLLを構成するVCO５６の分周器５７の分周
比は、ユーザの選局操作に対応して所定の分周比に設定
され、設定された分周比に対応する周波数のクロックを
生成する。
比は、ユーザの選局操作に対応して所定の分周比に設定
され、設定された分周比に対応する周波数のクロックを
生成する。
【００２９】アンプ４２により増幅された信号はBPF４
３によって、LPF５９から出力される信号（位相誤差信
号に対応する電圧）に基づいて、所定のチャンネルの周
波数帯域の信号が取り出される。取り出された所定のチ
ャンネルの周波数帯域の信号は、AGC回路駆動装置５５
からの信号に基づいて、AGC回路であるATT４４によって
信号の利得が制御された後、アンプ４５によって増幅さ
れ、ミキサアンプ４６に出力される。ミキサアンプ４６
に入力された信号は、VCO５６から出力される信号と、
乗算器８１によって乗算され、第２のIF信号に変換さ
れ、アンプ８２によって増幅された後、SAWF４７に出力
される。
３によって、LPF５９から出力される信号（位相誤差信
号に対応する電圧）に基づいて、所定のチャンネルの周
波数帯域の信号が取り出される。取り出された所定のチ
ャンネルの周波数帯域の信号は、AGC回路駆動装置５５
からの信号に基づいて、AGC回路であるATT４４によって
信号の利得が制御された後、アンプ４５によって増幅さ
れ、ミキサアンプ４６に出力される。ミキサアンプ４６
に入力された信号は、VCO５６から出力される信号と、
乗算器８１によって乗算され、第２のIF信号に変換さ
れ、アンプ８２によって増幅された後、SAWF４７に出力
される。
【００３０】SAWF４７に入力された信号から所望の周波
数帯域の信号のみが取り出され、アンプ４８に出力され
る。アンプ４８に入力された信号は、増幅された後、AG
C回路であるATT４９によって、AGC回路駆動装置５５か
ら送られてくる信号に基づいて、利得が制御され、出力
される。
数帯域の信号のみが取り出され、アンプ４８に出力され
る。アンプ４８に入力された信号は、増幅された後、AG
C回路であるATT４９によって、AGC回路駆動装置５５か
ら送られてくる信号に基づいて、利得が制御され、出力
される。
【００３１】ATT４９から出力された信号は、直交検波
器５０に出力され、２つの信号に分けられる。直交検波
器５０は、一方の信号には、発振器９５から出力される
信号を、乗算器９１によって乗算させ、I信号を生成さ
せる。もう一方の信号は、発振器９５が出力した信号を
90度移相器９６によって、90度移相した信号が、乗算器
９３によって乗算され、Q信号が生成される。そして、A
GC回路でもある直交検波器５０は、生成されたI信号お
よびQ信号を、AGC回路駆動装置５５から送られてくる信
号に基づいて増幅率が制御されたアンプ９２，９４によ
って増幅させ、それぞれLPF５１，５２に出力させる。
器５０に出力され、２つの信号に分けられる。直交検波
器５０は、一方の信号には、発振器９５から出力される
信号を、乗算器９１によって乗算させ、I信号を生成さ
せる。もう一方の信号は、発振器９５が出力した信号を
90度移相器９６によって、90度移相した信号が、乗算器
９３によって乗算され、Q信号が生成される。そして、A
GC回路でもある直交検波器５０は、生成されたI信号お
よびQ信号を、AGC回路駆動装置５５から送られてくる信
号に基づいて増幅率が制御されたアンプ９２，９４によ
って増幅させ、それぞれLPF５１，５２に出力させる。
【００３２】LPF５１，５２に入力されたI信号およびQ
信号は、低周波信号のみが取り出され、ベースバンド信
号として、ADC５３に出力される。出力されたベースバ
ンド信号は、ADC５３によってアナログ信号からデジタ
ル信号に変換され、QPSK/ECC回路５４に出力される。
信号は、低周波信号のみが取り出され、ベースバンド信
号として、ADC５３に出力される。出力されたベースバ
ンド信号は、ADC５３によってアナログ信号からデジタ
ル信号に変換され、QPSK/ECC回路５４に出力される。
【００３３】出力されたデジタル信号は、QPSK/ECC回路
５４によってQPSK復調され、エラー訂正された後、図示
せぬ後段の回路に出力される。このとき、QPSK/ECC回路
５４は、AGC信号をPWM信号の形式で、AGC回路駆動装置
５５に送る。
５４によってQPSK復調され、エラー訂正された後、図示
せぬ後段の回路に出力される。このとき、QPSK/ECC回路
５４は、AGC信号をPWM信号の形式で、AGC回路駆動装置
５５に送る。
【００３４】AGC回路駆動装置５５は、受信したAGC信号
に基づいて、AGC回路としてのATT４４，４９および直交
検波器５０に制御信号を送り、利得を調整させる。
に基づいて、AGC回路としてのATT４４，４９および直交
検波器５０に制御信号を送り、利得を調整させる。
【００３５】図４は、本発明を適用したAGC回路駆動装
置５５の詳細な構成例を示している。
置５５の詳細な構成例を示している。
【００３６】QPSK/ECC回路５４から入力されるPWM信号
は、入力端子１０１に入力される。入力端子１０１に入
力されたPWM信号は、抵抗１０２，１０４、およびコン
デンサ１０３，１０５によって構成される積分回路に入
力され、積分され、直流電圧に変換される。
は、入力端子１０１に入力される。入力端子１０１に入
力されたPWM信号は、抵抗１０２，１０４、およびコン
デンサ１０３，１０５によって構成される積分回路に入
力され、積分され、直流電圧に変換される。
【００３７】ブリーダ用の抵抗１０６，１０７は、5Vの
電圧電源１１０とグラウンド１１１に印可される電圧を
抵抗１０６，１０７の比によって分圧し、NPN接合型ト
ランジスタ１０８のベース端子に印可している。これに
よって、NPN接合型トランジスタ１０８のエミッタ端子
からの出力電圧を0乃至4Vに調整することが可能となっ
ている。
電圧電源１１０とグラウンド１１１に印可される電圧を
抵抗１０６，１０７の比によって分圧し、NPN接合型ト
ランジスタ１０８のベース端子に印可している。これに
よって、NPN接合型トランジスタ１０８のエミッタ端子
からの出力電圧を0乃至4Vに調整することが可能となっ
ている。
【００３８】NPN接合型トランジスタ１０８は、エミッ
タフォロワ回路を構成しており、これによって、入力電
圧の増幅はないが、入力インピーダンスを大きくし、出
力インピーダンスが小さくするようになされているの
で、出力電流を大きくすることができる。
タフォロワ回路を構成しており、これによって、入力電
圧の増幅はないが、入力インピーダンスを大きくし、出
力インピーダンスが小さくするようになされているの
で、出力電流を大きくすることができる。
【００３９】NPN接合型トランジスタ１０８は、既知と
されるシリコントランジスタ１個あたりのベース−エミ
ッタ間の0.6Vの電圧降下のみで済むため、(5-0.6)V＞4V
となり電圧電源１１０の5Vの電圧電源を用いたとして
も、AGC回路駆動装置５５の後段のAGC回路に要求されて
いる4Vを出力することが可能となる。
されるシリコントランジスタ１個あたりのベース−エミ
ッタ間の0.6Vの電圧降下のみで済むため、(5-0.6)V＞4V
となり電圧電源１１０の5Vの電圧電源を用いたとして
も、AGC回路駆動装置５５の後段のAGC回路に要求されて
いる4Vを出力することが可能となる。
【００４０】次に、図４のAGC回路駆動装置５５の動作
について説明する。入力端子１０１に入力されたPWM信
号は、積分回路によって直流電圧に変換され、NPN接合
型トランジスタ１０８のベースに入力される。このベー
スの入力信号に基づいてNPN接合型トランジスタ１０８
が、増幅電流として、電圧電源１１０から供給される電
流を、NPN接合型トランジスタ１０８のコレクタからエ
ミッタに流し、出力端子１０９にAGC回路駆動用信号を
出力させる。
について説明する。入力端子１０１に入力されたPWM信
号は、積分回路によって直流電圧に変換され、NPN接合
型トランジスタ１０８のベースに入力される。このベー
スの入力信号に基づいてNPN接合型トランジスタ１０８
が、増幅電流として、電圧電源１１０から供給される電
流を、NPN接合型トランジスタ１０８のコレクタからエ
ミッタに流し、出力端子１０９にAGC回路駆動用信号を
出力させる。
【００４１】尚、本説明においては、NPN接合型トラン
ジスタの例について説明したが、PNP接合型トランジス
タを使用するようにしてもよい。
ジスタの例について説明したが、PNP接合型トランジス
タを使用するようにしてもよい。
【００４２】上述のように、AGC回路駆動装置５５に従
来使用されていたオペアンプを用いたボルテージフォロ
ワ回路の代わりとして、トランジスタを用いたエミッタ
フォロワ回路を使用するようにしたので、AGC回路駆動
装置５５の電源として、チューナ内の他の電源で使用さ
れている5Vの電源電圧を共用でき、省電力化が可能にな
る。また、AGC回路駆動装置５５の電源容量を小さくす
ることができ、部品点数を大幅に減らすことによって、
電源にかかるコストの低減と、電源の省スペース化が可
能となる。
来使用されていたオペアンプを用いたボルテージフォロ
ワ回路の代わりとして、トランジスタを用いたエミッタ
フォロワ回路を使用するようにしたので、AGC回路駆動
装置５５の電源として、チューナ内の他の電源で使用さ
れている5Vの電源電圧を共用でき、省電力化が可能にな
る。また、AGC回路駆動装置５５の電源容量を小さくす
ることができ、部品点数を大幅に減らすことによって、
電源にかかるコストの低減と、電源の省スペース化が可
能となる。
【００４３】
【発明の効果】請求項１に記載のAGC回路駆動装置によ
れば、PWM信号を積分し、エミッタフォロワの１つのト
ランジスタで増幅するようにしたので、AGC回路駆動装
置の電源電圧を、低電圧化することができ、例えばチュ
ーナ内の他の装置と同一の5V電圧電源を利用することが
でき、省電力化が可能になると共に、部品点数を大幅に
減らすことによってAGC回路駆動装置に掛かるコストを
低減し、電源の省スペース化が可能になる。
れば、PWM信号を積分し、エミッタフォロワの１つのト
ランジスタで増幅するようにしたので、AGC回路駆動装
置の電源電圧を、低電圧化することができ、例えばチュ
ーナ内の他の装置と同一の5V電圧電源を利用することが
でき、省電力化が可能になると共に、部品点数を大幅に
減らすことによってAGC回路駆動装置に掛かるコストを
低減し、電源の省スペース化が可能になる。
【図１】従来のオペアンプを用いたAGC回路駆動装置の
構成例を示す図である。
構成例を示す図である。
【図２】図１のオペアンプの詳細な構成例を示す回路図
である。
である。
【図３】本発明を適用したチューナの構成例を示すブロ
ック図である。
ック図である。
【図４】図３のAGC回路駆動装置の詳細な構成例を示す
回路図である。
回路図である。
１ 入力端子， ２ 抵抗， ３ コンデンサ， ４
抵抗， ５ コンデンサ， ６ オペアンプ， ６ａ
反転入力端子，６ｂ 非反転入力端子，６ｃ出力端子，
７ 抵抗， ８ 出力端子， ９ 電圧電源， １０
グラウンド， ２１乃至３３ トランジスタ， ３４
乃至３７ 定電流源， ３８，３９抵抗， ４１ HP
F， ４２ アンプ， ４３ BPF， ４４ ATT， ４
５ アンプ， ４６ ミキサアンプ， ４７ SAWF，
４８ アンプ， ４９ ATT，５０ 直交検波器， ５
１，５２ LPF， ５３ ADC， ５４ QPSK/ECC回路，
５５ AGC回路駆動装置， ５６ VCO， ５７ 分周
器， ５８ 位相比較器， ５９ LPF， ６０水晶発
振器， ７１ 共振回路， ７２ 発振回路，８１ 乗
算器， ８２ アンプ， ９１ 乗算器， ９２ アン
プ， ９３乗算器， ９４ アンプ， ９５ 発振器，
９６ 90度移相器， １０１ 入力端子， １０２
抵抗， １０３ コンデンサ， １０４ 抵抗， １０
５コンデンサ， １０６，１０７ 抵抗， １０８ NP
N接合型トランジスタ，１０９ 出力端子， １１０
電圧電源， １１１ グラウンド
抵抗， ５ コンデンサ， ６ オペアンプ， ６ａ
反転入力端子，６ｂ 非反転入力端子，６ｃ出力端子，
７ 抵抗， ８ 出力端子， ９ 電圧電源， １０
グラウンド， ２１乃至３３ トランジスタ， ３４
乃至３７ 定電流源， ３８，３９抵抗， ４１ HP
F， ４２ アンプ， ４３ BPF， ４４ ATT， ４
５ アンプ， ４６ ミキサアンプ， ４７ SAWF，
４８ アンプ， ４９ ATT，５０ 直交検波器， ５
１，５２ LPF， ５３ ADC， ５４ QPSK/ECC回路，
５５ AGC回路駆動装置， ５６ VCO， ５７ 分周
器， ５８ 位相比較器， ５９ LPF， ６０水晶発
振器， ７１ 共振回路， ７２ 発振回路，８１ 乗
算器， ８２ アンプ， ９１ 乗算器， ９２ アン
プ， ９３乗算器， ９４ アンプ， ９５ 発振器，
９６ 90度移相器， １０１ 入力端子， １０２
抵抗， １０３ コンデンサ， １０４ 抵抗， １０
５コンデンサ， １０６，１０７ 抵抗， １０８ NP
N接合型トランジスタ，１０９ 出力端子， １１０
電圧電源， １１１ グラウンド
Claims (1)
- 【請求項１】 AGC回路を駆動するAGC回路駆動装置にお
いて、 入力されるPWM信号を積分する積分回路と、 前記積分回路の出力を増幅するエミッタフォロワの１つ
のトランジスタとを備えることを特徴とするAGC回路駆
動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11067630A JP2000269760A (ja) | 1999-03-15 | 1999-03-15 | Ａｇｃ回路駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11067630A JP2000269760A (ja) | 1999-03-15 | 1999-03-15 | Ａｇｃ回路駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000269760A true JP2000269760A (ja) | 2000-09-29 |
| JP2000269760A5 JP2000269760A5 (ja) | 2006-01-26 |
Family
ID=13350511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11067630A Pending JP2000269760A (ja) | 1999-03-15 | 1999-03-15 | Ａｇｃ回路駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000269760A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1186753A2 (en) | 2000-09-06 | 2002-03-13 | Nissan Motor Co., Ltd. | Control system and method for a hybrid vehicle using regulation of intake valve lift |
| KR100845045B1 (ko) | 2007-05-29 | 2008-07-21 | (주)빌게이트 | 디스플레이 장치의 야간 조명 장치 |
-
1999
- 1999-03-15 JP JP11067630A patent/JP2000269760A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1186753A2 (en) | 2000-09-06 | 2002-03-13 | Nissan Motor Co., Ltd. | Control system and method for a hybrid vehicle using regulation of intake valve lift |
| KR100845045B1 (ko) | 2007-05-29 | 2008-07-21 | (주)빌게이트 | 디스플레이 장치의 야간 조명 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7035616B2 (en) | Two-stage variable-gain mixer employing shunt feedback | |
| US6583661B1 (en) | Compensation mechanism for compensating bias levels of an operation circuit in response to supply voltage changes | |
| US20010041532A1 (en) | Direct-conversion tuner integrated circuit for direct broadcast satellite television | |
| WO1998038799A1 (en) | Direct-conversion tuner integrated circuit for direct broadcast satellite television | |
| WO2004013961A1 (ja) | ゲインコントロールアンプ、受信回路および無線通信装置 | |
| JP3164008B2 (ja) | 無線受信機 | |
| JP2002076805A (ja) | Ａｇｃ増幅回路及びそれを用いた受信装置 | |
| US5436931A (en) | FSK receiver | |
| JPH11150435A (ja) | 利得制御ｒｆ信号増幅器 | |
| US6492914B2 (en) | Filter-provided device | |
| US6943618B1 (en) | Compensation mechanism for compensating bias levels of an operation circuit in response to supply voltage changes | |
| JP2000269760A (ja) | Ａｇｃ回路駆動装置 | |
| JP2003338717A (ja) | アンプおよび無線周波チューナー | |
| JP2007036621A (ja) | 自動利得制御回路及び受信機 | |
| KR20030086437A (ko) | 신호 처리단 및 무선 주파수 튜너 | |
| JP2000307365A (ja) | Ｒｆバッファ回路および動作方法 | |
| JP4236915B2 (ja) | 選択式フィルタを備えたチューナ | |
| JP2000324186A (ja) | 受信装置および方法 | |
| JP3954755B2 (ja) | テレビジョンチューナ回路 | |
| JP4223347B2 (ja) | 周波数変換器並びに受信機及び送信機 | |
| JP5050341B2 (ja) | チューナ回路 | |
| JP3438951B2 (ja) | Ｆｍラジオ受信機 | |
| JP3492964B2 (ja) | 移相器及びそれを用いた復調器 | |
| US4602217A (en) | FM demodulator capable of shifting demodulation-band center frequency | |
| JP3371157B2 (ja) | 衛星放送受信用チューナ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051202 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051202 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080328 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080526 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080617 |