JP2000269740A

JP2000269740A - 水晶発振器

Info

Publication number: JP2000269740A
Application number: JP11070521A
Authority: JP
Inventors: Toshikatsu Makuta; 俊勝幕田
Original assignee: Nihon Dempa Kogyo Co Ltd
Current assignee: Nihon Dempa Kogyo Co Ltd
Priority date: 1999-03-16
Filing date: 1999-03-16
Publication date: 2000-09-29
Anticipated expiration: 2019-03-16
Also published as: JP3479467B2

Abstract

(57)【要約】（修正有）【課題】セラミックベースに積層コンデンサを形成し、
部品点数を少なくした水晶発振器を提供する。【解決手段】セラミックベース３に水晶片１３とＩＣチ
ップ１４を装着してなる。セラミックベース３は穴部７
及び段部８を形成する底壁層４、中間枠層５及び上枠層
６からなる。そして、底壁層４は、誘電率を同一とした
複数の単位底壁層２１（ａｂｃｄｅ）の積層構造とす
る。最上位の単位底壁層２１ａは、二層目以下の厚みよ
り大きく設定され、表面には振動子用電極パターン２４
を含む回路パターンが形成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はセラミックベースに
水晶片と回路素子を装着した水晶発振器を利用分野と
し、特に電源とアース間のバイパスコンデンサ（パスコ
ンとする）をセラミックベース自体に形成し、回路素子
をＩＣ（集積素子）チップのみとした表面実装用の水晶
発振器に関する。

【０００２】

【従来の技術】（発明の背景）水晶発振器は周波数及び
時間の基準源として、通信機器及びデジタル機器に広く
使用されている。近年では、セラミック容器内に水晶片
と回路素子を収容して小型化した表面実装用の水晶発振
器が普及している。

【０００３】（従来技術の一例）第６図及び第７図はこ
の種の従来例を説明する水晶発振器の図である。第６図
は断面図、第７図はカバーを除く分解図である。水晶発
振器は、セラミック容器１に発振回路を構成する水晶片
１３と回路素子２を収容してなる。

【０００４】セラミック容器１はセラミックベース３と
例えばガラス封止によるセラミックカバー９からなる。
セラミックベース３は底壁層４と中間枠層５と上枠層６
とを積層してなり、焼成により一体的に形成される。底
壁層４と中間枠層５は中央部に穴部７を形成し、中間枠
層５と上枠層６は両端に段部８を形成する。

【０００５】底壁層４には回路パターンが形成され、ス
ルーホ−ルによる四隅部の側面及び裏面に実装端子１０
（ａｂｃｄ）として延出する。実装端子１０（ａｂｃ
ｄ）は、電源、アース、出力及びスタンバイ端子からな
る。中間枠層５の段部８には端子電極１１及び底壁層４
の回路パターンに接続する電極貫通孔１２が形成され
る。

【０００６】発振回路（第８図参照）は、水晶片１３及
び回路素子２としてのＩＣチップ１４とパスコン１５か
らなる。水晶片１３は両主面に励振電極１９を有し、両
端部に引出電極２０を延出してなる。そして、セラミッ
クベース３の段部８に両端部を固着して端子電極１１と
接続し、さらに電極貫通孔１２を経て、ＩＣチップ１４
の入力端と接続する振動子用電極パターン２４に接続す
る。

【０００７】ＩＣチップ１４は、水晶片１３とともに発
振回路を構成するインバータ増幅素子１６、帰還抵抗１
７及び発振用コンデンサ１８（ａｂ）等を集積してな
る。そして、ＩＣチップ１４とパスコン１５はセラミッ
クの穴部７に固着され、回路パターンに接続する。な
お、図ではＩＣチップ１４に集積される緩衝増幅器、ス
タンバイ機能素子等は省略してある。

【０００８】

【発明が解決しようとする課題】（従来技術の問題点）
しかしながら、上記構成の水晶発振器では、電源とアー
ス間のパスコン１５は容量が例えば1000〜10000pFと非
常に大きくて集積化でぎず、独立したチップ素子として
セラミック容器内に収容せざるを得ない。したがって、
部品点数を多くして簡素化できない問題があった。

【０００９】また、セラミックベース３の穴部７の面積
は必然的に大きくなり、水晶片１３を小さくすることが
できない。また、パスコン１５としてのチップ素子は、
ＩＣチップ１４よりも背丈が高い。これらのことから、
パスコン１５としてのチップ素子は、水晶発振器の小型
化を阻害する要因ともなっていた。

【００１０】このことから、例えば特開平５−３０２４
３号公報では、厚みの小さくした単位底壁層２１（ａｂ
ｃｄ）の間に界面電極２１（ａｂｃｄ）を設けて積層コ
ンデンサを形成してセラミックベース３とする（後述の
第１図参照）。そして、積層コンデンサを電源とアース
間のパスコン１５に適用するパッケージを開示してい
る。

【００１１】しかしながら、このようなセラミックベー
ス３を単に水晶発振器に適用した場合には、最上位の単
位底壁層２１ａの表面に形成された電極パターンと裏面
側の界面電極２５ａとの間で容量を形成する。特に、水
晶片１３の励振電極１９と接続する電極パターン２４
（ａｂ）との間の容量Ｃ1、Ｃ2は、発振用コンデンサ１
８（ａｂ）に並列接続になるので（第９図）、発振用コ
ンデンサの容量値を増加させてしまう問題があった。

【００１２】なお、この場合には、ＩＣチップ内に形成
された発振用コンデンサ１８の容量値の上限許容値を越
えたり、水晶振動子から見た負荷容量のバラツキを大き
くして水晶発振器の設計に悪影響を及すことになる。

【００１３】（発明の目的）本発明は、セラミックベー
スに積層コンデンサを形成し、部品点数を少なくして簡
素化及び小型化を促進し、しかも発振用コンデンサに与
える影響の小さな水晶発振器を提供することを目的とす
る。

【００１４】

【課題を解決するための手段】本発明は、セラミックベ
ースを積層構造として各積層面に界面電極を設けて積層
コンデンサを形成し、これをパスコンに適用するととも
に、最上位単位セラミックベースの表面に形成された振
動子用電極パターンと裏面側の界面電極との間に生ずる
容量値を積層コンデンサを形成する単位セラミックベー
スに形成した場合に比較して小さくしたことを基本的な
解決手段とし、具体的には例えば最上位単位セラミック
ベースの厚みを大きくする、誘電率を小さくする、ある
いは振動子用電極と界面電極とを非対向とするものであ
る。

【００１５】

【作用】本発明では、セラミックベースに積層コンデン
サを形成して電源とアース間のパスコンとしたので、パ
スコンとしてのチップ素子を不要にする。そして、振動
子用電極パターンと裏面側の界面電極との間の容量値を
積層コンデンサを形成する単位セラミックベースに形成
した場合に比較して小さくしたので、発振用コンデンサ
に与える影響を少なくする。以下、本発明の一実施例を
説明する。

【００１６】

【実施例】第１図及び第２図は本発明の一実施例を説明
する水晶発振器の図で、第１図は断面図、第２図は底壁
層の分解図である。なお、前従来例と同一部分には同番
号を付与してその説明は簡略又は省略する。水晶発振器
は、セラミックベース３に水晶片１３とＩＣチップ１４
のみを装着してなる。セラミックベース３は前述同様に
穴部７及び段部８を形成する底壁層４、中間枠層５及び
上枠層６からなる。そして、この実施例での底壁層４
は、誘電率を同一とした複数の単位底壁層２１（ａｂｃ
ｄｅ）の積層構造とする。最上位の単位底壁層２１ａ
は、二層目以下の厚みより大きく設定され、表面には前
述した振動子用電極パターン２４を含む回路パターンが
形成される。

【００１７】そして、２層目の単位底壁層から最下位の
単位底壁層２１（ｂｃｄｅ）の表面には、最上位及び最
下位層を除く各単位底壁層２１（ａｂｃｄ）間でそれぞ
れ対向する界面電極２５（ａｂｃｄ）が形成され、積層
コンデンサを形成する。界面電極２５（ａｂｃｄ）のう
ち奇数番目２５（ａｃ）は角部側壁の電源用の実装端子
１０ａに接続し、偶数番目２５（ｂｄ）はアース用の実
装端子１０ｂに接続する。

【００１８】これらは、例えばグリーンシートの最上位
層２１ａを除く単位底壁層２１（ｂｃｄｅ）毎に例えば
銅ペーストをスクリーン印刷して、最上位層２１ａを含
めて積層後、中間枠層５及び上枠層６をさらに積層して
一体的に焼成される。

【００１９】このような構成であれは、底壁層４は電源
用とアース用の実装端子１０ａと１０ｂとの間に積層コ
ンデンサを形成するので、パスコン１５としてのチップ
素子を不要にする。したがって、穴部７にはＩＣチップ
１４のみを収容すればよいので、その大きさを小さくで
きる。このことから、水晶発振器は、部品点数を少なく
して簡素化及び小型化を促進できる。

【００２０】また、この実施例では、最上位単位底壁層
２１ａの厚みを二層目以下の単位底壁層２１（ｂｃｄ）
よりも大きくしたので、振動子用電極パターン２４と一
層目の界面電極２５ａとの間の容量を小さくする。した
がって、ＩＣチップ１４に内蔵された発振用コンデンサ
１８（ａｂ）に付加される容量を小さくして許容値内に
抑えることがてきる。また、水晶振動子（水晶片１３）
から見た負荷容量のバラツキも小さくして設計を容易に
する。

【００２１】

【他の事項】上記実施例では、最上位単位底壁層２１ａ
の厚みを大きくして振動子用電極パターン２４との容量
を小さくしたが、最上位単位底壁層２１ａの誘電率を二
層目以下の単位底壁層２１（ｂｃｄ）のそれよりも小さ
くしてもよい。この場合、厚みを小さくできるので有利
である。また、最上位層の界面電極２５ａのうち、振動
子用電極パターン２１ａと対向する部分を除去して、非
対向領域部を形成してもよい（未図示）。

【００２２】要は、最上位単位底壁層２１ａの振動子用
電極パターン２４と裏面側の界面電極２５ａとの間に発
生する容量値を、二層目以下の単位底壁層２５（ｂｃ
ｄ）に形成した場合に比較し、小さくすることか本発明
の要件である。通常では、ＩＣチップ内に形成される発
振用コンデンサ１８（ａｂ）は１０〜２５ｐＦであり、
これに対して振動子用電極パターン２４による容量増加
分が概ね１／５以下程度であれば設計及びバラツキに対
する影響を防止できる。

【００２３】また、上記実施例では電源とアース間のパ
スコン１５のみを積層コンデンサとして形成したが、例
えば第３図に示したように出力に結合コンデンサ２２を
併設する場合にも適用できる。第４図及び第５図はこの
一例を示す図で、第４図は断面図、第５図はセラミック
ベース３の底壁層（最上位層は除く）の図である。すな
わち、各単位底壁層２１（ｂｃｄｅ）の表面にそれぞれ
単位底壁層２１（ｂｃｄ）毎に対向する第１と第２の２
つの界面電極２５Ａ（ａ〜ｄ）及び２５Ｂ（ａ〜ｄ）を
左右に形成する。

【００２４】そして、左側の第１界面電極２５Ａ（ａ〜
ｅ）は一枚おきに電源用とアース用の実装端子１０ａ、
１０ｂに接続する。また、右側の第２界面電極２５Ｂ
（ａ〜ｄ）は一枚おきに出力用の実装端子１０ｃと、側
面電極２６により共通接続されて図示しない最上位層の
表面に形成されたＩＣチップ１４の出力電極端との間に
接続する。このようにすれば、電源のパスコン１５及び
出力の結合コンデンサ２２としてのチップ素子を排除で
き、部品点数をさらに簡素化できて小型化をさらに促進
する。

【００２５】また、上記実施例ではセラミックベース３
の穴部７にＩＣチップ１４を収容したが、セラミックベ
ース３を例えば平板状として水晶片１３とＩＣチップ１
４を並設してもよい（未図示）。この場合においても、
底壁層４に相当するセラミックベースを複数の単位セラ
ミックベースから形成して界面電極２５を形成すればよ
い。

【００２６】また、セラミックベース３の底壁層４の上
面側穴部に導電性接着剤２３により水晶片１３を固着し
て、下面側穴部にＩＣチップ１４を収容した場合でも同
様に適用できる（第５図）。この場合は、下面側穴部の
表面に振動子用電極パターンが形成され（未図示）、下
面側穴部表面の単位底壁層が最上位層となる。また、単
位底壁層２１（ｂｃｄｅ）の表面に界面電極２５（ａｂ
ｃｄ）を形成するとしたが、例えば偶数番目の単位底壁
層の両主面に電極を形成してもよく、要は単位底壁層の
界面に電極が形成されればよい。

【００２７】なお、セラミックベース３にガラス封止に
よるセラミックカバーを９被せてセラミック容器１とし
たが、カバーは樹脂封止あるいは金属としてシーム溶接
等であってもよい。また、実施例ではセラミックベース
３を５層の単位底壁層２５（ａｂｃｄｅ）として便宜的
に説明したが、これ以上の積層数であってもよいことは
勿論である。

【００２８】要するに、本発明では容量の大きな特に電
源とアース間のパスコン１５をセラミックベースの積層
コンデンサから形成して、かつ発振用コンデンサ１８
（ａｂ）への影響を排除し、部品点数を最小にして水晶
発振器の簡素化及び小型化を趣旨とするもので、このよ
うな趣旨に基づくものは適宜自在な変更を含めて本発明
の技術的範囲に属する。

【００２９】

【発明の効果】本発明はセラミックベースを積層構造と
して各積層面に界面電極を設けて積層コンデンサを形成
し、これをパスコンに適用するとともに、最上位単位セ
ラミックベースの表面に形成された振動子用電極パター
ンと裏面側の界面電極との間に生ずる容量値を積層コン
デンサを形成する単位セラミックベースに形成した場合
に比較して小さくしたので、部品点数を少なくして簡素
化及び小型化を促進し、しかも発振用コンデンサに与え
る影響の小さな水晶発振器を提供できる。

【図面の簡単な説明】

【図１】本発明の一実施例を説明する水晶発振器の断面
図である。

【図２】本発明の一実施例を説明するセラミックベース
の底壁層の分解図である。

【図３】本発明の他の実施例を説明するための発振回路
図である。

【図４】本発明の他の実施例を説明するセラミックベー
スの最上位層を除く底壁層の分解図である。

【図５】本発明の他の実施例を説明するセラミックベー
スの底壁層の分解図である。

【図６】従来例を説明する水晶発振器の断面である。

【図７】従来例を説明する水晶発振器の分解である。

【図８】従来例を説明する水晶発振器の回路図である。

【図９】従来例の問題点を説明する水晶発振器の一部回
路図である。

【符号の説明】

１セラミック容器、２回路素子、３セラミックベ
ース、４底壁層、５中間枠層、６上壁層、７穴
部、８段部、９セラミックカバー、１０実装端子、
１１端子電極、１２電極貫通孔、１３水晶片、１
４ＩＣチップ、１５パスコン、１６インバータ増
幅素子、１７帰還抵抗、１８発振用コンデンサ、１
９励振電極、２０引出電極、２１単位底壁層、２
２結合コンデンサ、２３導電性接着剤、２４振動
子用電極パターン．

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１１年３月１８日（１９９９．３．１
８）

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】図９

【補正方法】変更

【補正内容】

【図９】 ─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１１年５月２１日（１９９９．５．２
１）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】全文

【補正方法】変更

【補正内容】

【書類名】明細書

【発明の名称】水晶発振器

【特許請求の範囲】

【発明の詳細な説明】

【０００１】

【０００２】

【０００７】ＩＣチップ１４は、水晶片１３とともに発
振回路を構成するインバータ増幅素子１６、帰還抵抗１
７及び発振用コンデンサ１８（ａｂ）等を集積してな
る。そして、ＩＣチップ１４とパスコン１５はセラミッ
クベース３の穴部７に固着され、回路パターンに接続す
る。なお、図ではＩＣチップ１４に集積される緩衝増幅
器、スタンバイ機能素子等は省略してある。

【０００８】

【発明が解決しようとする課題】（従来技術の問題点）
しかしながら、上記構成の水晶発振器では、電源とアー
ス間のパスコン１５は容量が例えば1000〜10000pFと非
常に大きくて集積化できず、独立したチップ素子として
セラミック容器内に収容せざるを得ない。したがって、
部品点数を多くして簡素化できない問題があった。

【００１０】このことから、例えば特開平５−３０２４
３号公報では、厚みの小さくした単位底壁層２１（ａｂ
ｃｄ）の間に界面電極２５（ａｂｃｄ）を設けて積層コ
ンデンサを形成してセラミックベース３とする（後述の
第１図参照）。そして、積層コンデンサを電源とアース
間のパスコン１５に適用するパッケージを開示してい
る。

【００１４】

【００１５】

【００１６】

【００１７】そして、２層目の単位底壁層から最下位の
単位底壁層２１（ｂｃｄｅ）の表面には、最上位層を除
く各単位底壁層２１（ｂｃｄｅ）間でそれぞれ対向する
界面電極２５（ａｂｃｄ）が形成され、積層コンデンサ
を形成する。界面電極２５（ａｂｃｄ）のうち奇数番目
２５（ａｃ）は角部側壁の電源用の実装端子１０ａに接
続し、偶数番目２５（ｂｄ）はアース用の実装端子１０
ｂに接続する。

【００２０】また、この実施例では、最上位単位底壁層
２１ａの厚みを二層目以下の単位底壁層２１（ｂｃｄ）
よりも大きくしたので、振動子用電極パターン２４と一
層目の界面電極２５ａとの間の容量を小さくする。した
がって、ＩＣチップ１４に内蔵された発振用コンデンサ
１８（ａｂ）に付加される容量を小さくして許容値内に
抑えることができる。また、水晶振動子（水晶片１３）
から見た負荷容量のバラツキも小さくして設計を容易に
する。

【００２１】

【００２２】要は、最上位単位底壁層２１ａの振動子用
電極パターン２４と裏面側の界面電極２５ａとの間に発
生する容量値を、二層目以下の単位底壁層２１（ｂｃ
ｄ）に形成した場合に比較し、小さくすることか本発明
の要件である。通常では、ＩＣチップ内に形成される発
振用コンデンサ１８（ａｂ）は１０〜２５ｐＦであり、
これに対して振動子用電極パターン２４による容量増加
分が概ね１／５以下程度であれば設計及びバラツキに対
する影響を防止できる。

【００２３】また、上記実施例では電源とアース間のパ
スコン１５のみを積層コンデンサとして形成したが、例
えば第３図に示したように出力に結合コンデンサ２２を
併設する場合にも適用できる。そして、セラミックベー
ス３の一主面にのみ穴部７を設けて水晶片１３とＩＣチ
ップ１４を収容したが、セラミックベースの両主面に穴
部を設けて水晶片１３とＩＣチップ１４とを別個に収容
してもよい。第４図及び第５図はこの一例を示す図で、
第４図は断面図、第５図はセラミックベース３の底壁層
（最上位層は除く）の図である。

【００２４】すなわち、セラミックベース３の両主面に
穴部を設けて、一主面側に水晶片１３を収容してカバー
９を被せ、他主面にＩＣチップ１４を収容する。他主面
には図示しない回路パターンが形成される。そして、底
壁層４を形成する、最上位層２１ａを除く各単位底壁層
２１（ｂｃｄｅ）の表面に、それぞれ単位底壁層２１
（ｂｃｄ）毎に対向する第１と第２の２つの界面電極２
５Ａ（ａ〜ｄ）及び２５Ｂ（ａ〜ｄ）を左右に形成す
る。なお、この場合は回路パターンが他主面側に形成さ
れるので、図では最下位の単位底壁層が最上位底壁層２
１ａとなる。

【００２５】そして、左側の第１界面電極２５Ａ（ａ〜
ｄ）は一枚おきに電源用とアース用の実装端子１０ａ、
１０ｂに接続する。また、右側の第２界面電極２５Ｂ
（ａ〜ｄ）は一枚おきに出力用の実装端子１０ｃと、側
面電極２６により共通接続されて図示しない最上位層の
表面に形成されたＩＣチップ１４の出力電極端との間に
接続する。このようにすれば、電源のパスコン１５及び
出力の結合コンデンサ２２としてのチップ素子を排除で
き、部品点数をさらに簡素化できて小型化をさらに促進
する。

【００２６】また、上記実施例ではセラミックベース３
の穴部７にＩＣチップ１４を収容したが、セラミックベ
ース３を例えば平板状として水晶片１３とＩＣチップ１
４を並設あるいは表裏に設けてもよい（未図示）。この
場合においても、底壁層４に相当するセラミックベース
を複数の単位セラミックベースから形成して界面電極２
５を形成すればよい。また、単位底壁層２１（ｂｃｄ
ｅ）の表面に界面電極２５（ａｂｃｄ）を形成するとし
たが、例えば偶数番目の単位底壁層の両主面に電極を形
成してもよく、要は単位底壁層の界面に電極が形成され
ればよい。

【００２７】なお、セラミックベース３にガラス封止に
よるセラミックカバー９を被せてセラミック容器１とし
たが、カバーは樹脂封止あるいは金属としてシーム溶接
等であってもよい。また、実施例ではセラミックベース
３を５層の単位底壁層２１（ａｂｃｄｅ）として便宜的
に説明したが、これ以上の積層数であってもよいことは
勿論である。

【００２９】

【図面の簡単な説明】

【図４】本発明の他の実施例を説明する水晶発振器の断
面図である。

【図５】本発明の他の実施例を説明するセラミックベー
スの最上位層を除く底壁層の分解図である。

【図６】従来例を説明する水晶発振器の断面図である。

【図７】従来例を説明する水晶発振器の分解図である。

【図８】従来例を説明する水晶発振器の回路図である。

【符号の説明】１セラミック容器、２回路素子、３セラミックベ
ース、４底壁層、５中間枠層、６上壁層、７穴
部、８段部、９セラミックカバー、１０実装端子、
１１端子電極、１２電極貫通孔、１３水晶片、１
４ＩＣチップ、１５パスコン、１６インバータ増
幅素子、１７帰還抵抗、１８発振用コンデンサ、１
９励振電極、２０引出電極、２１単位底壁層、２
２結合コンデンサ、２３導電性接着剤、２４振動
子用電極パターン．

【手続補正２】

【補正対象書類名】図面

【補正対象項目名】全図

【補正方法】変更

【補正内容】

【図１】

【図３】

【図２】

【図４】

【図５】

【図６】

【図８】

【図９】

【図７】

Claims

【特許請求の範囲】

【請求項１】複数の単位セラミックベース間に界面電極
を介在させて積層コンデンサを形成し、前記積層コンデ
ンサを電源とアース間のバイパスコンデンサとしたセラ
ミックベースと、前記セラミックベースの最上位単位セ
ラミックベースの表面に形成されて水晶片の励振電極と
電気的に接続する振動子用電極パターンに直接的に接続
される発振用ＩＣチップとを具備してなる水晶発振器で
あって、前記最上位単位セラミックベースの振動子用電
極パターンと前記最上位単位セラミックベースの裏面側
の界面電極との間に発生する容量値を、前記積層コンデ
ンサを形成する単位セラミックベースに形成した場合に
比較し、小さくしたことを特徴とする水晶発振器。
【請求項２】請求項１において、前記最上位単位セラミ
ックベースは前記多層セラミックベースを形成する他の
単位セラミックベースの厚みより大きいことを特徴とす
る水晶発振器。
【請求項３】請求項１において、前記最上位単位セラミ
ックベースの前記振動子用電極パターンと対向する裏面
側の一部分には界面電極を形成せず、非対向領域を設け
たことを特徴とする水晶発振器。
【請求項４】請求項１において、前記最上位単位セラミ
ックベースは前記多層セラミックベースを形成する他の
単位セラミックベースの誘電率より小さいことを特徴と
する水晶発振器。