JP2000260751A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000260751A JP2000260751A JP11061783A JP6178399A JP2000260751A JP 2000260751 A JP2000260751 A JP 2000260751A JP 11061783 A JP11061783 A JP 11061783A JP 6178399 A JP6178399 A JP 6178399A JP 2000260751 A JP2000260751 A JP 2000260751A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- trench
- exposing
- effective chip
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 素子領域を確定するリソグラフィー工程にお
いて、有効チップ外のウェハ周辺部に残ったレジストに
より、ウェハ全体に占める被エッチング領域は小さくな
り、残さが多量に残って製品の歩留まりが低下する。 【解決手段】 素子領域を確定するリソグラフィー工程
において、エッチングマスクとなる絶縁膜を堆積した半
導体基板上にフォトレジストを塗布し、有効チップを露
光のみ行った後、有効チップ外のウェハ周辺部をブラン
クレチクルを用いて、もしくは有効チップと同じレチク
ルを用いてダミーとして露光、現像し、ウェハ周辺部を
露光して被エッチング領域とし、これによりトレンチエ
ッチングにおけるエッチング面積を６０％以上にするこ
とを特徴とする。
いて、有効チップ外のウェハ周辺部に残ったレジストに
より、ウェハ全体に占める被エッチング領域は小さくな
り、残さが多量に残って製品の歩留まりが低下する。 【解決手段】 素子領域を確定するリソグラフィー工程
において、エッチングマスクとなる絶縁膜を堆積した半
導体基板上にフォトレジストを塗布し、有効チップを露
光のみ行った後、有効チップ外のウェハ周辺部をブラン
クレチクルを用いて、もしくは有効チップと同じレチク
ルを用いてダミーとして露光、現像し、ウェハ周辺部を
露光して被エッチング領域とし、これによりトレンチエ
ッチングにおけるエッチング面積を６０％以上にするこ
とを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、素子分離領域の形
成にトレンチ分離法を適用した半導体装置の製造方法に
関する。
成にトレンチ分離法を適用した半導体装置の製造方法に
関する。
【０００２】
【従来の技術】半導体装置の高性能化、あるいは高密
度、大容量化の要求を背景に、半導体装置を構成する素
子、及び素子間の分離間隔の微細化が進んでいる。
度、大容量化の要求を背景に、半導体装置を構成する素
子、及び素子間の分離間隔の微細化が進んでいる。
【０００３】従来、半導体装置においては、素子分離領
域の形成法として、主にＬＯＣＯＳ法が用いられてき
た。しかしながらＬＯＣＯＳ法では、バーズビークによ
る寸法変換差が大きいため、素子の微細化が困難であ
り、素子の高密度化の妨げとなっている。そこで近年で
は、半導体基板に溝（トレンチ）を形成し、これに素子
分離用絶縁膜の埋め込みを行う、トレンチ分離法の検討
が進められている。
域の形成法として、主にＬＯＣＯＳ法が用いられてき
た。しかしながらＬＯＣＯＳ法では、バーズビークによ
る寸法変換差が大きいため、素子の微細化が困難であ
り、素子の高密度化の妨げとなっている。そこで近年で
は、半導体基板に溝（トレンチ）を形成し、これに素子
分離用絶縁膜の埋め込みを行う、トレンチ分離法の検討
が進められている。
【０００４】トレンチ分離法において、半導体基板に溝
を形成する場合には、狭い素子分離間隔をエッチングす
る必要があるため、一般的に異方性ドライエッチングを
用いる。トレンチエッチングにおいては、絶縁膜の埋設
性の向上と、トレンチ上端部の形状を鈍角にする必要性
から、トレンチにテーパをつけることが好ましい。その
ため、エッチングガスとして、メインエッチャントとな
るガスの他に、テーパをつけるためのガスを添加する方
法が一般的であり、例えばメインエッチャントとしては
ＨＢｒガスを、テーパをつけるためのガスとしてはＯ2
ガスを用いる。Ｏ2を添加すると、エッチング中に酸化
物系の反応生成物がトレンチ側面に付着し、この酸化物
系反応生成物がトレンチ側面を保護する形になって、ト
レンチにテーパをつけることが可能となる。
を形成する場合には、狭い素子分離間隔をエッチングす
る必要があるため、一般的に異方性ドライエッチングを
用いる。トレンチエッチングにおいては、絶縁膜の埋設
性の向上と、トレンチ上端部の形状を鈍角にする必要性
から、トレンチにテーパをつけることが好ましい。その
ため、エッチングガスとして、メインエッチャントとな
るガスの他に、テーパをつけるためのガスを添加する方
法が一般的であり、例えばメインエッチャントとしては
ＨＢｒガスを、テーパをつけるためのガスとしてはＯ2
ガスを用いる。Ｏ2を添加すると、エッチング中に酸化
物系の反応生成物がトレンチ側面に付着し、この酸化物
系反応生成物がトレンチ側面を保護する形になって、ト
レンチにテーパをつけることが可能となる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
利点を活かし、Ｏ2を添加することによりトレンチにテ
ーパをつけるエッチングを用いる場合、エッチング残さ
が発生しやすいという欠点があった。トレンチエッチン
グにおいて発生する残さの量は、エッチング中に発生す
る反応生成物ＳｉＢｒと、トレンチにテーパ角をつける
ため用いているＯ 2ガスとの比によって決まり、Ｏ2の割
合が高くなるほど多発する。これは、エッチング面積に
対して過剰にＯ2が供給され、チャンバ内が酸化性雰囲
気になることにより、酸化物系のマイクロマスクが形成
されるために生じる。
利点を活かし、Ｏ2を添加することによりトレンチにテ
ーパをつけるエッチングを用いる場合、エッチング残さ
が発生しやすいという欠点があった。トレンチエッチン
グにおいて発生する残さの量は、エッチング中に発生す
る反応生成物ＳｉＢｒと、トレンチにテーパ角をつける
ため用いているＯ 2ガスとの比によって決まり、Ｏ2の割
合が高くなるほど多発する。これは、エッチング面積に
対して過剰にＯ2が供給され、チャンバ内が酸化性雰囲
気になることにより、酸化物系のマイクロマスクが形成
されるために生じる。
【０００６】図４は、従来から用いられているように、
素子領域を確定するリソグラフィー工程において、有効
チップ（最終的に製品となるチップ）１のみを露光した
場合のウェハ平面図を示す。有効チップ外のウェハ周辺
部４は露光されないためフォトレジストが残り、トレン
チエッチング時にエッチングされないことになる。その
ため、ウェハ全体に占める被エッチング領域は小さくな
り（エッチング面積＜６０％）、反応生成物であるＳｉ
Ｂｒの量が減少する結果、残さが多量に残存し、したが
って、製品の歩留まりが低下するという欠点があった。
素子領域を確定するリソグラフィー工程において、有効
チップ（最終的に製品となるチップ）１のみを露光した
場合のウェハ平面図を示す。有効チップ外のウェハ周辺
部４は露光されないためフォトレジストが残り、トレン
チエッチング時にエッチングされないことになる。その
ため、ウェハ全体に占める被エッチング領域は小さくな
り（エッチング面積＜６０％）、反応生成物であるＳｉ
Ｂｒの量が減少する結果、残さが多量に残存し、したが
って、製品の歩留まりが低下するという欠点があった。
【０００７】特開平１０−１８９５３６号公報には、チ
ップ形成領域外に形成されたレジストの一部ないし全部
を除去してから、回路パターンを形成するためのエッチ
ングを行うことが記載されているが、トレンチエッチン
グ時のエッチング残さについての考慮はなされていな
い。
ップ形成領域外に形成されたレジストの一部ないし全部
を除去してから、回路パターンを形成するためのエッチ
ングを行うことが記載されているが、トレンチエッチン
グ時のエッチング残さについての考慮はなされていな
い。
【０００８】本発明はこのような問題点を解決すべくな
されたものであり、トレンチエッチング残さの少ない、
すなわち高い歩留まりを有するトレンチ分離を可能にす
る半導体装置の製法を提供することを目的としている。
されたものであり、トレンチエッチング残さの少ない、
すなわち高い歩留まりを有するトレンチ分離を可能にす
る半導体装置の製法を提供することを目的としている。
【０００９】
【課題を解決するための手段】本発明は、素子分離技術
としてトレンチ分離法を用いた場合に生じる、トレンチ
エッチング時のエッチング残さを低減させる目的で、素
子分離領域の占める面積をウェハ面積の６０％以上にす
ることを特徴とする。
としてトレンチ分離法を用いた場合に生じる、トレンチ
エッチング時のエッチング残さを低減させる目的で、素
子分離領域の占める面積をウェハ面積の６０％以上にす
ることを特徴とする。
【００１０】そのための手段として、リソグラフィー工
程において、有効チップ（最終的に製品となるチップ）
外のウェハ周辺部を、ブランクレチクル（パターンのな
いレチクル）を使って露光し、被エッチング領域とす
る。あるいは、リソグラフィー工程において有効チップ
外のウェハ周辺部を、有効チップと同じレチクルを用い
てダミーショットとして露光し、被エッチング領域とす
る。望ましくは、周辺部のダミーショットの数を、被エ
ッチング面積がウェハ全体の６０％以上となるのに必要
な最小数だけ露光する。
程において、有効チップ（最終的に製品となるチップ）
外のウェハ周辺部を、ブランクレチクル（パターンのな
いレチクル）を使って露光し、被エッチング領域とす
る。あるいは、リソグラフィー工程において有効チップ
外のウェハ周辺部を、有効チップと同じレチクルを用い
てダミーショットとして露光し、被エッチング領域とす
る。望ましくは、周辺部のダミーショットの数を、被エ
ッチング面積がウェハ全体の６０％以上となるのに必要
な最小数だけ露光する。
【００１１】
【発明の実施の形態】以下、図１を参照して、本発明の
第１の実施の形態を説明する。図１は、本発明にしたが
って素子領域を区画するリソグラフィーを行った後のウ
ェハ平面図である。
第１の実施の形態を説明する。図１は、本発明にしたが
って素子領域を区画するリソグラフィーを行った後のウ
ェハ平面図である。
【００１２】本発明者の研究によれば、トレンチエッチ
ング中に発生する残さ量は、被エッチング面積、すなわ
ち、素子分離となる領域の占める面積に依存し、トレン
チエッチングにおける残さ量は、エッチング面積が小さ
く、すなわち、素子分離領域となる面積が小さくなるに
したがい、エッチング残さの量が増加する傾向にある。
特に図２に示すように、被エッチング面積が６０％未満
になると極端に増加することが分かった。
ング中に発生する残さ量は、被エッチング面積、すなわ
ち、素子分離となる領域の占める面積に依存し、トレン
チエッチングにおける残さ量は、エッチング面積が小さ
く、すなわち、素子分離領域となる面積が小さくなるに
したがい、エッチング残さの量が増加する傾向にある。
特に図２に示すように、被エッチング面積が６０％未満
になると極端に増加することが分かった。
【００１３】すなわち図２から明らかなように、被エッ
チング面積が６０％以下になると、大幅に残さ量が増加
する傾向がある。これは、トレンチにテーパ角をつける
ために用いているＯ2ガスが、エッチング中に発生する
反応生成物であるＳｉＢｒに対して過剰に供給されるよ
うになる結果、チャンバ内が酸化性雰囲気になり、酸化
物系のマイクロマスクが形成されるために生じる。
チング面積が６０％以下になると、大幅に残さ量が増加
する傾向がある。これは、トレンチにテーパ角をつける
ために用いているＯ2ガスが、エッチング中に発生する
反応生成物であるＳｉＢｒに対して過剰に供給されるよ
うになる結果、チャンバ内が酸化性雰囲気になり、酸化
物系のマイクロマスクが形成されるために生じる。
【００１４】そこで本発明では、素子領域を確定するリ
ソグラフィー工程において、図１の様にエッチングマス
クとなる絶縁膜を堆積した半導体基板上にフォトレジス
トを塗布し、有効チップ（最終的に製品となるチップ）
１を露光のみ行った後、有効チップ外のウェハ周辺部２
をブランクレチクル（パターンのないレチクル）を用い
て露光、現像する。ウェハ周辺部２を露光し、被エッチ
ング領域とすることにより、トレンチエッチングにおけ
るエッチング面積を６０％以上（素子領域の面積が占め
る割合を４０％未満）にすることができる。その結果、
エッチング中のチャンバ内が酸化性雰囲気から還元性雰
囲気になり、酸化物系マイクロマスクの生成が抑制さ
れ、トレンチエッチング残さ量を大幅に低減させること
ができ、したがって、高い歩留まりを得ることができる
ようになる。
ソグラフィー工程において、図１の様にエッチングマス
クとなる絶縁膜を堆積した半導体基板上にフォトレジス
トを塗布し、有効チップ（最終的に製品となるチップ）
１を露光のみ行った後、有効チップ外のウェハ周辺部２
をブランクレチクル（パターンのないレチクル）を用い
て露光、現像する。ウェハ周辺部２を露光し、被エッチ
ング領域とすることにより、トレンチエッチングにおけ
るエッチング面積を６０％以上（素子領域の面積が占め
る割合を４０％未満）にすることができる。その結果、
エッチング中のチャンバ内が酸化性雰囲気から還元性雰
囲気になり、酸化物系マイクロマスクの生成が抑制さ
れ、トレンチエッチング残さ量を大幅に低減させること
ができ、したがって、高い歩留まりを得ることができる
ようになる。
【００１５】次に、本発明の第２の実施の形態を、発明
にしたがって素子領域を区画するリソグラフィーを行っ
た後のウェハを示す図３を参照して説明する。
にしたがって素子領域を区画するリソグラフィーを行っ
た後のウェハを示す図３を参照して説明する。
【００１６】エッチングマスクとなる絶縁膜を堆積した
半導体基板上にフォトレジストを塗布し、有効チップ１
と、有効チップ外のウェハ周辺部に同じレチクルを使用
してダミーチップ３を露光し、現像することによって、
図３に示す平面を有するウェハを得る。露光するダミー
チップ３の数は、ウェハ全体に占める素子分離領域の面
積を６０％以上にするのに必要かつ最少限の数に止める
ことにより、スループットの低下を最小限に抑えること
ができる。また、ウェハ外周部全面にダミーチップを露
光しても発明の効果は得られる。
半導体基板上にフォトレジストを塗布し、有効チップ１
と、有効チップ外のウェハ周辺部に同じレチクルを使用
してダミーチップ３を露光し、現像することによって、
図３に示す平面を有するウェハを得る。露光するダミー
チップ３の数は、ウェハ全体に占める素子分離領域の面
積を６０％以上にするのに必要かつ最少限の数に止める
ことにより、スループットの低下を最小限に抑えること
ができる。また、ウェハ外周部全面にダミーチップを露
光しても発明の効果は得られる。
【００１７】実施例２では、実施例１に対して、レチク
ルを２枚使用しない、ショット数が少ないという利点が
ある。
ルを２枚使用しない、ショット数が少ないという利点が
ある。
【００１８】
【発明の効果】上述の説明から明らかなように本発明に
よれば、トレンチエッチングにおけるエッチング面積を
６０％以上（素子領域の面積が占める割合を４０％未
満）にすることにより、被エッチング面積に対する過剰
なＯ2ガスの添加がなくなる。そのため、エッチングチ
ャンバ内が酸化性雰囲気から還元性雰囲気に変わり、ト
レンチエッチング中に酸化物系のマイクロマスクが形成
されにくくなり、エッチング中に発生するエッチング残
さ量が低減する。その結果、高い歩留まりを得ることが
可能になる。
よれば、トレンチエッチングにおけるエッチング面積を
６０％以上（素子領域の面積が占める割合を４０％未
満）にすることにより、被エッチング面積に対する過剰
なＯ2ガスの添加がなくなる。そのため、エッチングチ
ャンバ内が酸化性雰囲気から還元性雰囲気に変わり、ト
レンチエッチング中に酸化物系のマイクロマスクが形成
されにくくなり、エッチング中に発生するエッチング残
さ量が低減する。その結果、高い歩留まりを得ることが
可能になる。
【図１】本発明の第１の実施の形態にしたがって素子領
域を区画するリソグラフィーを行った後のウェハ平面
図。
域を区画するリソグラフィーを行った後のウェハ平面
図。
【図２】トレンチエッチングにおける被エッチング面積
と残さ量との関係を示すグラフ。
と残さ量との関係を示すグラフ。
【図３】本発明の第２の実施の形態にしたがって素子領
域を区画するリソグラフィーを行った後のウェハ平面
図。
域を区画するリソグラフィーを行った後のウェハ平面
図。
【図４】従来の方法にしたがって素子領域を区画するリ
ソグラフィーを行った後のウェハ平面図。
ソグラフィーを行った後のウェハ平面図。
１ 有効チップ ２ ウェハ外周部 ３ ダミーチップ ４ ウェハ外周部
Claims (3)
- 【請求項１】 素子領域を確定するリソグラフィー工程
において、エッチングマスクとなる絶縁膜を堆積した半
導体基板上にフォトレジストを塗布する工程と、有効チ
ップを露光のみ行った後、前記有効チップ外のウェハ周
辺部をブランクレチクルを用いて露光、現像し、被エッ
チング領域とする工程とを備え、これによりトレンチエ
ッチングにおけるエッチング面積を６０％以上にするこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】 素子領域を確定するリソグラフィー工程
において、エッチングマスクとなる絶縁膜を堆積した半
導体基板上にフォトレジストを塗布する工程と、有効チ
ップを露光し、かつ、有効チップ外のウェハ周辺部を、
有効チップと同じレチクルを用いてダミーとして露光し
た上で現像し、被エッチング面積がウェハ全体の６０％
以上となる最小数だけ露光して被エッチング領域とする
工程とを備え、これによりトレンチエッチングにおける
エッチング面積を６０％以上にすることを特徴とする半
導体装置の製造方法。 - 【請求項３】 素子領域を確定するリソグラフィー工程
において、エッチングマスクとなる絶縁膜を堆積した半
導体基板上にフォトレジストを塗布する工程と、有効チ
ップを露光し、かつ、有効チップ外のウェハ周辺部を、
有効チップと同じレチクルを用いてダミーとして露光し
た上で現像する工程とを備え、これによりトレンチエッ
チングにおけるエッチング面積を６０％以上にすること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06178399A JP3285146B2 (ja) | 1999-03-09 | 1999-03-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06178399A JP3285146B2 (ja) | 1999-03-09 | 1999-03-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000260751A true JP2000260751A (ja) | 2000-09-22 |
| JP3285146B2 JP3285146B2 (ja) | 2002-05-27 |
Family
ID=13181044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06178399A Expired - Fee Related JP3285146B2 (ja) | 1999-03-09 | 1999-03-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3285146B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018159848A (ja) * | 2017-03-23 | 2018-10-11 | ウシオ電機株式会社 | 光照射方法、基板上構造体の製造方法および露光装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013011548A1 (ja) | 2011-07-15 | 2013-01-24 | 富士電機株式会社 | 半導体装置の製造方法 |
-
1999
- 1999-03-09 JP JP06178399A patent/JP3285146B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018159848A (ja) * | 2017-03-23 | 2018-10-11 | ウシオ電機株式会社 | 光照射方法、基板上構造体の製造方法および露光装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3285146B2 (ja) | 2002-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6514672B2 (en) | Dry development process for a bi-layer resist system | |
| US20020008298A1 (en) | Advanced isolation process for large memory arrays | |
| JP2003124339A (ja) | 半導体装置およびその製造方法 | |
| US5922516A (en) | Bi-layer silylation process | |
| JP3285146B2 (ja) | 半導体装置の製造方法 | |
| US5902133A (en) | Method of forming a narrow polysilicon gate with i-line lithography | |
| JP3585039B2 (ja) | ホール形成方法 | |
| US6677240B1 (en) | Method for patterning dense and isolated features on semiconductor devices | |
| KR100842902B1 (ko) | 반도체 소자의 분리 방법 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| KR100801726B1 (ko) | 얼라인 키 형성방법 및 반도체 소자의 제조방법 | |
| JPH04291345A (ja) | パターン形成方法 | |
| KR19990074936A (ko) | 반도체 장치의 트렌치 소자 분리 방법 | |
| KR0148611B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100831676B1 (ko) | 반도체 디바이스의 소자 분리막 제조방법 | |
| KR100289664B1 (ko) | 노광 마스크의 제조방법 | |
| KR100239436B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3260408B2 (ja) | 半導体装置の製造方法 | |
| CN117790420A (zh) | 半导体结构及其制备方法 | |
| JP2010087298A (ja) | 半導体装置の製造方法 | |
| JPH0282527A (ja) | 半導体装置の製造方法 | |
| KR19980031110A (ko) | 반도체 소자의 감광막 패턴 형성방법 | |
| KR20020036139A (ko) | 반도체소자의 미세패턴 형성방법 | |
| JPS6354726A (ja) | レジスト膜のエツチング方法 | |
| KR19990061072A (ko) | 반도체 소자의 미세패턴 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |