JP2000252406A - 電子回路装置 - Google Patents
電子回路装置Info
- Publication number
- JP2000252406A JP2000252406A JP5123799A JP5123799A JP2000252406A JP 2000252406 A JP2000252406 A JP 2000252406A JP 5123799 A JP5123799 A JP 5123799A JP 5123799 A JP5123799 A JP 5123799A JP 2000252406 A JP2000252406 A JP 2000252406A
- Authority
- JP
- Japan
- Prior art keywords
- bonding wire
- bare chip
- dummy
- bare
- silicone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
コーン被覆部材の厚みを制御して、ボンディングワイヤ
の腐食を防止するとともに、ボンディングワイヤの剥離
・倒れを防止することができる電子部品装置を提供す
る。 【解決手段】ICベアチップ2、3と配線基板1の所定
配線パターン22、32とを接続するボンディングワイ
ヤ20、30以外に、2つのICベアチップ2、3との
間の領域に、また、例えばICベアチップ2の一対の辺
に各々平行に、さらに、例えばICベアチップ3を対角
線上で跨ぐように、ダミー用ボンディングワイヤ4、
5、6を形成した。
Description
ベアチップを搭載し、所定配線パターンとの間をボンデ
ィングワイヤで接続して成る電子回路装置に関するもの
である。
により、またセラミックパッケージなどの容器に収容し
て、配線基板上に実装されていた。しかし、電子機器・
通信機器などの小型化に伴い、絶縁基板に所定配線パタ
ーンを形成した配線基板上に、直接ICベアチップを搭
載し、ICベアチップと所定配線パターンとの間をワイ
ヤボンディング技術によって接続した構造の電子回路装
置が使用されている。
グワイヤは、絶縁保護、外部からの機械的な衝撃、腐食
などを防止するために、ゲル状シリコーン樹脂やゴム状
シリコーン樹脂(以下、これらをシリコーン被覆部材と
いう)によって被覆していた。
及びボンディングワイヤを完全に被覆するために、配線
基板上にICベアチップ及びボンディングワイヤを囲う
枠体部材を設け、この枠体内にシリコーン被覆部材を充
填・硬化していた。また、配線基板の表面に凹部を設
け、この凹部の底面にICベアチップを搭載し、ボンデ
ィングワイヤで電気的な接続処理を施し、凹部内にシリ
コーン被覆部材を充填・硬化していた。
板の表面に凹部を形成したりして、シリコーン被覆部材
の被覆領域を規定する構造では、部品点数が増加した
り、基板の構造が複雑になったりして、低コストが困難
であった。
などを制御して、枠体部材や凹部を設けず、配線基板上
に直接搭載したICベアチップ及びボンディングワイヤ
にシリコーン被覆部材で被覆することも提案されている
(特開平10−50896号、特開平10−41438
号)。
載し、ボンディングワイヤを形成して、その上部にシリ
コーン被覆部材で被覆するにあたり、シリコン被覆部材
がICベアチップ及び該ICベアチップと接合するボン
ディングワイヤを完全被覆する必要があり、そのため枠
体に代わる低背の半田レジスト膜を形成したり、ICベ
アチップの形状の角部を削除したりしていた。
線基板上にボンディングワイヤで接合した状態のICベ
アチップを搭載し、シリコーン被覆部材で被覆した場合
に、以下の2つの問題は完全に解決されるに至らなかっ
た。
ワイヤを被覆するシリコーン被覆部材となる前駆体液
(シリコーン被覆部材を形成するための供給した樹脂
液)は、その供給時において配線基板上に平面方向に拡
がり、その結果、ICベアチップ上のシリコーン被覆部
材の厚みが薄くなってしまう。その結果、ICベアチッ
プに接合したボンディングワイヤの頂点部分が外部に露
出し、ボンディングワイヤの腐食が発生してしまう。同
時に、十分な厚みが得られず、耐衝撃性が低下してしま
う。
シリコーン被覆部材が厚くなりすぎると、外部の衝撃に
より、シリコーン被覆部材が樹脂振動してしまう。そし
て、この振動による応力は、ボンディングワイヤに加わ
り、ボンディングワイヤの断線、剥離、ボンディングワ
イヤ倒れなどを発生してしまう。
さが異なるボンディングワイヤによって接続された2つ
のICベアチップ(一方が信号処理系のICベアチッ
プ、他方が電力処理系ICベアチップ)を夫々隣接配置
し、該2つのICベアチップ上に連続したシリコーン被
覆部材で被覆してなる電子回路装置では、夫々のシリコ
ーン被覆部材の高さを制御しないと、上述の問題点がい
ずれかの問題が発生してしまう。
たものであり、その目的は、ICベアチップ上に被覆す
るシリコーン被覆部材の厚みを制御して、ボンディング
ワイヤの腐食を防止するとともに、ボンディングワイヤ
の断線・剥離・倒れを防止することができる電子部品装
置を提供することにある。
上に、頂点部の高さが異なるボンディングワイヤによっ
て接続された少なくとも2つのICベアチップを隣接配
置するとともに、前記2つのICベアチップ及びボンデ
ィングワイヤを樹脂(シリコーン被覆部材)で被覆して
なる電子回路装置において、前記2つのICベアチップ
間の配線基板領域に、第1のダミー用ボンディングワイ
ヤを前記2つのICベアチップを横切る方向に配設する
とともに、頂点部の高いボンディングワイヤが接続され
たICベアチップ外周の配線基板領域に、前記第1のダ
ミー用ボンディングワイヤと略直交する方向に一対の第
2のダミー用ボンディングワイヤを配設して成り、かつ
前記頂点部の高いボンディングワイヤの頂点部高さをH
1 、頂点部の低いボンディングワイヤの頂点部高さをH
2 、第1のダミー用ボンディングワイヤの頂点部高さを
H3 、第2のダミー用ボンディングワイヤの頂点部高さ
をH4 とした時、各々の高さがH4 >H1 であり、且つ
H4 >H3 >H2 である電子回路装置である。
びボンディングワイヤを被覆するシリコーン被覆部材と
なる前駆体液を供給した時、前駆体液はその表面張力に
より各ボンディングワイヤにまとわりついて保持され
る。その結果、シリコーン被覆部材の表面は、一方のI
Cベアチップ(電力処理系ICベアチップでボンディン
グワイヤが太く、頂点部の高さが高い側のICベアチッ
プ)から他方のICベアチップ(信号処理系ICベアチ
ップでボンディングワイヤが細く、頂点部の高さが低い
側のICベアチップ)にかけて傾斜することになる。そ
して、第1ダミー用ボンディングワイヤ及び第1ダミー
用ボンディングワイヤを有する本発明の構造では、シリ
コーン被覆部材の表面は、第2のダミー用ボンディング
ワイヤから第1のダミー用ボンディングワイヤにかけて
急勾配の傾斜面となり、第1のダミー用ボンディングワ
イヤから他方のICベアチップのボンディングワイヤに
かけて緩やかな傾斜面となる。
て、このICベアチップに接合するボンディングワイヤ
は、第2のダミー用ボンディングワイヤの存在により、
シリコーン被覆部材によって完全に被覆されることにな
る。他方のICベアチップにおいては、厚みが薄いシリ
コーン被覆部材が存在することになる。
ボンディングワイヤはシリコーン被覆部材に埋設される
ことになり、腐食などが一切発生しない。
シリコーン被覆部材に外部衝撃が加わり、樹脂振動が発
生しても、厚みが薄いため、その樹脂振動による応力を
小さくなる。その結果、ボンディングワイヤの断線、剥
離、倒れなどを有効に抑えることができる。
リコーン被覆部材の前駆体液は、第2のダミー用ボンデ
ィングワイヤに保持されるように働くため、配線基板上
に拡がりにくく、シリコーン被覆部材の形成に必要な面
積を小さくすることができる。これにより配線基板の小
型化が可能となる。
がりを制御できるため、シリコーン被覆部材の厚みを同
時に容易に管理することもできる。
ワイヤによって接合されたICベアチップを配置すると
ともに、該ICベアチップの互いに対向する一対の辺と
略平行に、且つ前記ICベアチップに接続するボンディ
ングワイヤの頂点部の高さよりも高い頂点部を有するダ
ミー用ボンディングワイヤを配設し、かつ前記ICベア
チップ及びダミー用ボンディングワイヤを樹脂で被覆し
た電子回路装置である。
のICベアチップを近接させて配置した場合であった
が、単独のICベアチップに適用したことである。即
ち、シリコーン被覆部材が、ICベアチップの互いに対
向する一対の辺の外周に形成したダミー用ボンディング
ワイヤによって、シリコーン被覆部材の前駆体液が基板
平面上に広がることを有効に抑制できる。その結果、配
線基板上のICベアチップを搭載する際に必要な領域を
小さくすることができ、配線基板の小型化が達成され
る。
に制御できるため、ICベアチップと接合するボンディ
ングワイヤを完全に被覆して腐食を防止できる。
グワイヤによって接続されたICベアチップを配置する
とともに、該ICベアチップの対角線上に、該ICベア
チップに接続するボンディングワイヤの頂点部の高さよ
りも高い頂点部を有し、且つICベアチップを跨ぐダミ
ー用ボンディングワイヤを配設し、かつ前記ICベアチ
ップ及びダミー用ボンディングワイヤを樹脂で被覆した
ことを特徴とする電子回路装置である。
Cベアチップや他方のICベアチップに、さらに、単独
に配線基板上に搭載されたICベアチップに適用するこ
とができる。
上部で、対角線上に延びるダミー用ボンディングワイヤ
がシリコーン被覆部材内に埋設されることになる。この
ため、ICベアチップ上のシリコーン被覆部材の厚みを
容易に制御でき、シリコーン被覆部材自身の機械的な強
度を向上させることができる。従って、ボンディングワ
イヤの腐食を防止するとともに、外部衝撃による樹脂振
動の応力が発生しても、その応力を減少させることがで
き、ボンディングワイヤの断線・剥離・倒れを有効に防
止できる。さらに、基板平面上に広がるシリコーン被覆
部材の前駆体液を抑制でき、その結果、ICベアチップ
を被覆するシリコーン被覆部材の領域を小さくすること
ができる。
面に基づいて詳説する。
図であり、図2はX−X線の断面図である。
1上に所定配線パターンを形成した配線基板1と、電力
処理系ICベアチップ2と、信号処理系ICベアチップ
3と、第1〜第2のダミー用ボンディングワイヤ4、
5、ゲル状シリコーン樹脂やゴム状シリコーン樹脂の被
覆部材(以下、これらをシリコーン被覆部材7という)
とから構成されている。
アルミなどのセラミック材料、ガラスエポキシ基板など
から成る。絶縁基板11上には、所定配線パターンが形
成されている。この配線パターンとは、ICベアチップ
2、3が搭載される部位の電極パッド21、31、IC
ベアチップ2、3と電気的に接続される配線パターン2
2、32、第1のダミー用ボンディングワイヤ4が形成
されるダミー用電極パッド41、第1のダミー用ボンデ
ィングワイヤ5が結合されるダミー用電極パッド51を
含んでいる。
やAg−Pd、銅などの導体膜上に、必要に応じてNi
メッキ及びAuメッキが施されている。
プ)は、例えば、電力処理系ICベアチップであり、電
源端子やバイアス供給端子などの比較的大きな電力が供
給される増幅用トランジスタやソレノイド、モータなど
を駆動させるためのスイッチングトランジスタなどが例
示でき、例えばMOSFETである。例えばソレノイ
ド、モータなどを駆動させるためのスイッチングトラン
ジスタでは、約1Aの大きな電流の処理が行なわれる。
尚、図では省略しているが、ICベアチップ2の上面に
は入出力パッドが形成されている。
プ)は、例えば、信号系処理系ICベアチップであり、
C−MOSICなどが例示でき、例えば数μA〜数百m
A程度の信号を処理するものである。尚、図では省略し
ているがICベアチップ3の上面には入出力パッドが形
成されている。
電極パッド21上に搭載されている。そして、ICベア
チップ2の上面の入出力パッドと絶縁基板11の所定配
線パターン22の一部との間には、アルミニウム、Au
などのボンディングワイヤ20がボンディング接合され
て、互いの電気的な接続が達成される。尚、電力処理系
ICベアチップ2に接合されるボンディングワイヤ20
は、例えば直径100〜500μmのアルミワイヤーな
どが例示でき、ボンディングワイヤ20の頂点部の高さ
H1 は絶縁基板11の表面から例えば1.5〜2.0m
mとなっている。
の電極パッド31上に搭載されている。そして、ICベ
アチップ3の上面の入出力パッドと絶縁基板11の所定
配線パターン32の一部との間には、アルミニウム、A
uなどのボンディングワイヤ30がボンディング接合さ
れて、互いの電気的に接続が達成される。尚、信号処理
系ICベアチップ3に接合されるボンディングワイヤ3
0は、例えば直径30〜50μmのアルミワイヤーなど
が例示でき、ボンディングワイヤ30の頂点部の高さH
2 は絶縁基板11の表面から例えば0.7〜1.0mm
となっている。
るボンディングワイヤ20は、上述のように1A程度の
大きな電流が流れることから、その直径を太くしてい
る。また、直径を太くした結果、ワイヤが撓みにくくな
るため、ボンディングワイヤの頂点部の高さを高く、ボ
ンディング距離を長くして、安定したワイヤボンディン
グができるようにしている。結果、上述のように、信号
処理系ICベアチップ3に用いるボンディングワイヤ3
0に比較して、ボンディングワイヤ20の頂点部の高さ
H1 が高くなってしまう。
ICベアチップ2とICベアチップ3との間に、ICベ
アチップ2、3の配列方向を横切るように配置された電
極パッド41、41間に形成されるボンディングワイヤ
である。この第1のダミー用ボンディングワイヤ4は、
例えば直径100〜500μmのアルミワイヤーであ
り、ボンディングワイヤ4の頂点部は、ICベアチップ
2とICベアチップ3との幅方向の略中心部に位置して
いる。そして、ボンディングワイヤ20の頂点部の高さ
をH1 、ボンディングワイヤ30の頂点部の高さを
H2 、第1のダミー用ボンディングワイヤ4の頂点部の
高さをH3 とした時、第1のダミー用ボンディングワイ
ヤ4の高さH3 を、H2 <H3 <H1 となるように設定
する。
例えば、ICベアチップ2の一対の辺、図ではICベア
チップ2の上辺及び下辺の外周に、該辺に平行に配置さ
れた電極パッド51、51間に形成されるボンディング
ワイヤである。この第2のボンディングワイヤ5は、例
えば直径100〜500μmのアルミワイヤーであり、
ボンディングワイヤ5の頂点部は、ICベアチップ2に
接続されたボンディングワイヤ20の頂点を考慮し設計
されており、例えば、図2に示す断面において、第2の
ダミー用ボンディングワイヤ5内に、ICベアチップ2
に接続されたボンディングワイヤ20が位置するように
することが望ましい。
点部の高さH4 は、ICベアチップ2に接続したボンデ
ィングワイヤ20の頂点高さH1 とした時、H4 >H1
となるように設定する。
載したICベアチップ2、3及びそれに接合するボンデ
ィングワイヤ20、30を絶縁的に保護し、外部からの
機械的な衝撃から保護し、腐食などを防止するためのも
のである。具体的には、ゲル状またはゴム状シリコーン
樹脂である。そして、シリコーン被覆部材7は、ICベ
アチップ2、3に連続して共通的に被覆されている。こ
のシリコーン被覆部材7の前駆体液は、液粘度が300
0ポイズ以上であり、チクソ性(塑性変形の度合、即
ち、前駆体液を塗布供給した時に原形を維持する度合を
示す性質、例えば、塗布供給5回転/秒させた時に得ら
れる粘度と塗布供給15回転/秒させた時に得られる粘
度との比率が10以上)を有しており、この前駆体液を
加熱硬化しすることにより、シリコーン被覆部材7が得
られる。得られたシリコーン被覆部材7は、ゴム状また
ゲル状で所定弾性を有している。
板1上に頂点部の高さH1 、H2 が異なるボンディング
ワイヤ20、30によって接続されたICベアチップ
2、3を夫々隣接配置し、このICベアチップ2、3及
びボンディングワイヤ20、30が連続してシリコーン
被覆部材7によって被覆されている。そして、シリコー
ン被覆部材7の表面は、ICベアチップ2、3の隣接し
あう間隔の配線基板領域に形成された第1のダミー用ボ
ンディングワイヤ4を境界Aに、シリコーン被覆部材7
の厚みが厚い一方のICベアチップ2の領域と、シリコ
ーン被覆部材7の厚みの薄い他方のICベアチップ3の
領域とに分けられる。
ン被覆部材7の厚みは、は、ボンディングワイヤ20
(頂点部高さH1 )よりも高い頂点部(H4 )の一対の
第2のダミー用ボンディングワイヤ5に、前駆体液が表
面張力によって保持されることにより規定される。即
ち、シリコーン被覆部材7によりボンディングワイヤ2
0を埋設されることになる。これにより、ボンディング
ワイヤ20の腐食を有効に防止できる。尚、ボンディン
グワイヤ20と第2のダミー用ボンディングワイヤ5と
の頂点部分の差ΔH(=H4 −H1 )を0.5mm〜
0.2mmに設定することが望ましい。即ち、ΔHが
0.5mm未満となると、一対の第2のダミー用ボンデ
ィングワイヤ5、5間のシリコーン被覆部材7からボン
ディングワイヤ20が露出することがない。ΔHが2.
0mmを越えると、相対的にシリコーン被覆部材7の量
が多くなり過ぎて、絶縁基板11の表面の拡がりが増
し、また、他方のICベアチップ3側に過剰にシリコー
ン被覆部材7が移行してしまうために好ましくない。
リコーン被覆部材7は、第1のダミー用ボンディングワ
イヤ4の表面張力によって、表面の傾斜度合いが変化し
て、第1のダミー用ボンディングワイヤ4から他方のI
Cベアチップ3にかけて、その表面の傾斜が非常に緩や
かになり、他方のICベアチップ3上のシリコーン被覆
部材7の厚みが薄くなる。
部の厚みを薄くできることにより、外部衝撃により樹脂
振動が発生しても、その振動による応力を低減でき、ボ
ンディングワイヤ30の断線・剥離・ワイヤ倒れを未然
に防止できる。
近接配置させ、ICベアチップ2、3と配線パターン2
2、32との接続が安定し、しかも、ボンディングワイ
ヤ20、30の腐食がなく、小型な電子回路装置とな
る。
部材7が、ICベアチップ2単独に被覆されるように形
成された電子回路装置である。
一対の辺(図1では上下辺)の外周に、該上下辺に平行
で、且つ該ICベアチップ2に接続するボンディングワ
イヤ20の頂点部の高さH1 よりも高い頂点部の高さH
4 を有するダミー用ボンディングワイヤ(第2のダミー
用ボンディングワイヤ5)が形成されている。
配線基板1上に供給したシリコーン被覆部材7の前駆体
液が広がることを抑制でき、配線基板の小型化が達成さ
れる。
ベアチップ2に接続するボンディングワイヤ20を完全
に埋設させることができるため、腐食を防止できる。
適用した状態の平面図及びその断面図である。
て、配線基板1上に、一対の第3のダミーボンディング
ワイヤ6、6が設けられた構造である。
6、6は、平面が矩形状のICベアチップ3の対角線の
延長線上に形成された電極パッド61、61、61、6
1に接合され、ICベアチップ3の上方で互いに交差す
るように形成されている。
イヤ6のうち、低い側の頂点部の高さをH5 とした場
合、H2 <H5 となっている。
角線上に交差しあう一対の第3のダミー用ボンディング
ワイヤ6、6によって、ICベアチップ3上をシリコー
ン被覆部材7の厚みが規制できる。そして、ICベアチ
ップ3に接続するボンディングワイヤ30がシリコーン
被覆部材7の表面から露出することを完全に防止でき
る。また、配線基板1の表面に広がるシリコーン被覆部
材7を抑制することができる。これにより、ボンディン
グワイヤ3つの腐食を防止でき、小型の電子回路装置と
なる。
被覆部材7の厚み内に、第3のダミー用ボンディングワ
イヤ6が埋設されるため、シリコーン被覆部材7自身の
剛性を高まり、これにより、外部の衝撃によりシリコー
ン被覆部材7が樹脂振動が発生しようとしても、有効に
抑えることができる。また、その樹脂振動を一対のダミ
ー用ボンディングワイヤ6、6によって、振動応力を細
かく分散することができ、応力自身を小さくすることが
できる。その結果、ボンディングワイヤ30の切断、剥
がれ、ワイヤ倒れを未然に防止することができる。
力出力パッドが多く、ボンディングワイヤ30が各4辺
から導出されることになる。しかし、一対の第3のダミ
ー用ボンディングワイヤ6、6が、ICベアチップ3の
対角線上に跨がるように形成されるため、ICベアチッ
プ3の入出力パッドに接続されたボンディングワイヤ3
0と直接接触したりすることが一切ない。
ップ3の対角線を跨ぐように一対の第3のダミー用ボン
ディングワイヤ6、6を形成しているが、対角線上に電
極パッド61、61を形成することができない場合に
は、一対の第3のダミー用ボンディングワイヤ6、6が
対角線近傍になるように形成しても構わない。
近接配置した電子回路装置に適用した例を示している
が、図3、4に示す一つのICベアチップ3が単独に形
成された電子回路装置にも適用できる。また、上述の例
では、ICベアチップ3の上方を、2本の第3のダミー
用ボンディングワイヤ6,6で跨ぐように形成したが、
一方の対角線上を跨ぐ1本の第3のダミー用ボンディン
グワイヤ6を形成しても構わない。
イヤ4、5、6の電気的な接続について言及していな
が、例えば、そのインダクタンス成分を利用して、イン
ダクタンス素子として利用してもよい。また、ICベア
チップ周囲の複雑な配線パターンを簡略化するためのジ
ャンパー導体として用いても構わない。
板の所定配線パターンとを接続するボンディングワイヤ
以外に、2つのICベアチップ間に、また、ICベアチ
ップの一対の辺に各々平行に、さらに、ICベアチップ
を対角線上で跨ぐように、夫々ダミー用ボンディングワ
イヤを形成している。従って、ICベアチップを被覆す
るシリコーン被覆部材の厚みを簡単に制御することがで
き、ICベアチップ及びICベアチップと接合するボン
ディングワイヤをシリコーン被覆部材で完全に被覆で
き、ボンディングワイヤの腐食を防止することができ
る。
部材の厚み部分に発生する外部衝撃による樹脂振動を有
効に抑えることができ、ボンディングワイヤの断線、剥
離、ワイヤ倒れを未然に防止することができる。
る。
プ) 3・・・・ICベアチップ(信号処理系ICベアチッ
プ) 4・・・第1のダミー用ボンディングワイヤ 5・・・第2のダミー用ボンディングワイヤ 6・・・第3のダミー用ボンディングワイヤ
Claims (3)
- 【請求項1】 配線基板上に、頂点部の高さが異なるボ
ンディングワイヤが接合された少なくとも2つのICベ
アチップを隣接配置するとともに、前記2つのICベア
チップ及びボンディングワイヤを樹脂で被覆して成る電
子回路装置において、 前記2つのICベアチップ間の配線基板領域に、第1の
ダミー用ボンディングワイヤを前記2つのICベアチッ
プを横切る方向に配設するとともに、 頂点部の高いボンディングワイヤが接続されたICベア
チップ外周の配線基板領域に、前記第1のダミー用ボン
ディングワイヤと略直交する方向に一対の第2のダミー
用ボンディングワイヤを配設して成り、かつ前記頂点部
の高いボンディングワイヤの頂点部高さをH1 、頂点部
の低いボンディングワイヤの頂点部高さをH2 、第1の
ダミー用ボンディングワイヤの頂点部高さをH3 、第2
のダミー用ボンディングワイヤの頂点部高さをH4 とし
た時、各々の高さがH4 >H1 であり、且つH4 >H3
>H2 であることを特徴とする電子回路装置。 - 【請求項2】 配線基板上にボンディングワイヤによっ
て接続されたICベアチップを配置するとともに、該I
Cベアチップの互いに対向する一対の辺と略平行に、且
つ前記ICベアチップに接続するボンディングワイヤの
頂点部の高さよりも高い頂点部を有するダミー用ボンデ
ィングワイヤを配設し、かつ前記ICベアチップ及びダ
ミー用ボンディングワイヤを樹脂で被覆したことを特徴
とする電子回路装置。 - 【請求項3】 配線基板上に、ボンディングワイヤによ
って接続されたICベアチップを配置するとともに、該
ICベアチップの対角線上に、該ICベアチップに接続
するボンディングワイヤの頂点部の高さよりも高い頂点
部を有し、且つICベアチップを跨ぐダミー用ボンディ
ングワイヤを配設し、かつ前記ICベアチップ及びダミ
ー用ボンディングワイヤを樹脂で被覆したことを特徴と
する電子回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05123799A JP3825196B2 (ja) | 1999-02-26 | 1999-02-26 | 電子回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05123799A JP3825196B2 (ja) | 1999-02-26 | 1999-02-26 | 電子回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000252406A true JP2000252406A (ja) | 2000-09-14 |
JP3825196B2 JP3825196B2 (ja) | 2006-09-20 |
Family
ID=12881351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05123799A Expired - Fee Related JP3825196B2 (ja) | 1999-02-26 | 1999-02-26 | 電子回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3825196B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006064666A1 (ja) * | 2004-12-13 | 2006-06-22 | Daikin Industries, Ltd. | パワーモジュールとその製造方法および空気調和機 |
WO2011070697A1 (ja) * | 2009-12-07 | 2011-06-16 | パナソニック株式会社 | 発光モジュールおよびその製造方法 |
-
1999
- 1999-02-26 JP JP05123799A patent/JP3825196B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006064666A1 (ja) * | 2004-12-13 | 2006-06-22 | Daikin Industries, Ltd. | パワーモジュールとその製造方法および空気調和機 |
KR100869993B1 (ko) * | 2004-12-13 | 2008-11-24 | 다이킨 고교 가부시키가이샤 | 파워 모듈과 그 제조 방법 및 공기 조화기 |
US7612448B2 (en) | 2004-12-13 | 2009-11-03 | Daikin Industries, Ltd. | Power module having a cooling device and semiconductor devices mounted on a resin substrate, method of producing same, and air conditioner |
AU2005315026B8 (en) * | 2004-12-13 | 2010-03-18 | Daikin Industries, Ltd. | Power module, method of producing same, and air conditioner |
WO2011070697A1 (ja) * | 2009-12-07 | 2011-06-16 | パナソニック株式会社 | 発光モジュールおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3825196B2 (ja) | 2006-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100390966B1 (ko) | 반도체 장치 | |
KR100304681B1 (ko) | 몰드bga형반도체장치및그제조방법 | |
KR100194747B1 (ko) | 반도체장치 | |
KR960705357A (ko) | 반도체 장치 | |
KR940022755A (ko) | 반도체 장치 및 그 제조방법과 반도체장치용 리드프레임(Lead frame) | |
JP2006060128A (ja) | 半導体装置 | |
JP2001156251A (ja) | 半導体装置 | |
KR100251868B1 (ko) | 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법 | |
JP3501281B2 (ja) | 半導体装置 | |
JP2000133668A (ja) | 半導体装置および実装構造 | |
JP2000252406A (ja) | 電子回路装置 | |
KR100207902B1 (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
JP3942495B2 (ja) | 半導体装置 | |
KR960019683A (ko) | 반도체 장치 | |
KR20010067308A (ko) | 적층 다이를 갖는 집적 회로 패키지 | |
KR940008060A (ko) | 반도체 집적회로 장치 | |
JP2993480B2 (ja) | 半導体装置 | |
JP2587722Y2 (ja) | 半導体装置 | |
JPH10214934A (ja) | 半導体装置及びその製造方法 | |
KR200278535Y1 (ko) | 칩 크기 패키지 | |
KR100525452B1 (ko) | 반도체 패키지와 상기 반도체 패키지가 장착되는인쇄회로기판 | |
KR19980044255A (ko) | 플립 칩(Flip Chip)용 기판(Substrate)의 리드 핑거(Lead Finger)구조 | |
JPH11150208A (ja) | 半導体素子の実装方法 | |
JPH0670243U (ja) | 回路基板装置 | |
JPH10126206A (ja) | 表面実装用半導体装置のダイパッド構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060613 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060629 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |