JP2000251065A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 ラインメモリを削減することができると共
に、高速性、リアルタイム性を損なうことなく複雑なフ
ィルター処理を行うことができる画像処理装置を提供す
る。 【解決手段】 画像処理装置１０は、ページメモリ１
２、セグメント読み出し部１４、画像処理ＡＳＩＣ１
８、及びライン復元部２０を備えている。画像処理ＡＳ
ＩＣ１６は、セグメントメモリ２２、２４、及び画像処
理部２６等で構成されている。セグメント読み出し部１
４は、ページメモリ１２を複数のブロックに分割して画
素データを読み出し、セグメントデータとして画像処理
ＡＳＩＣ１８へ出力する。画像処理ＡＳＩＣ１８では、
このセグメントデータに基づいて画像処理を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像処理装置に係
り、特に、スキャナ等の画像入力手段を有する電子写真
複写機やレーザプリンタ等の画像処理装置に関する。

【０００２】

【従来の技術】従来より、電子写真複写機やレーザプリ
ンタ等の画像処理装置において、入力した画像をライン
ごとにラインメモリに記憶し、フィルター処理を行うこ
とによって入力画像の平滑化、拡大縮小、及びエッジ強
調等の画像処理をすることが行われている。

【０００３】このような画像処理装置の例を図１７に示
す。図１７に示す画像処理装置１００は、ページメモリ
１０２、ライン読み出し部１０４、及び画像処理ＡＳＩ
Ｃ１０６で構成されている。画像処理ＡＳＩＣ１０６は
１つ前のラインデータを記憶するラインメモリ１１０、
２つ前のラインデータを記憶するラインメモリ１１２、
及び一例として３×３のフィルターにより画像処理する
画像処理部１１４を備えている。このように構成された
画像処理装置１００では、ライン読み出し部１０４によ
りページメモリ１０２に記憶された画像データを１ライ
ンずつ読み出して画像処理ＡＳＩＣ１０６へ出力する。
画像処理ＡＳＩＣ１０６では、画像処理部１１４におい
て、ラインメモリ１１０、１１２及びライン読み出し部
１０４から出力されるラインデータに基づいてフィルタ
ー処理を行う。

【０００４】近年では、画質向上のための解像度の増加
やフィルターサイズの増加によって上記ラインメモリの
増加が余儀なくされている。ここで、解像度を６００ｄ
ｐｉ（ｄｏｔ ｐｅｒ ｉｎｃｈ）とし、１ラインのサ
イズが８ｋバイトで、５×７画素のフィルター処理を行
うとすると、副走査方向に７ラインすなわち５６ｋバイ
トのメモリ（例えばＳＲＡＭ）が必要となる。このよう
なメモリは、図１４に示すように半導体プロセスの微細
化により画像処理用ＡＳＩＣに内蔵される場合がある
が、０．３５μｍプロセスでゲート換算すると、３０万
〜５０万ゲートにもなる。これは、例えばチップサイズ
を最大１０ｍｍ角とすると、チップ面積の１／４〜１／
２もの面積を占めることになる。

【０００５】このように増加するラインメモリを削減す
るため、１ラインをブロックに分割したり（特開平６−
９８１６５号公報）、ラインメモリを２ポート化したり
（特開平７−４４６９６号公報）、フィルター単位でデ
ータアクセスしたり（特開平７−１１１５８６号公報）
する技術が提案されている。

【０００６】特開平６−９８１６５号公報に記載された
技術では、１ラインをブロックに分割して画像処理を高
速化する技術が記載されているが、中間調処理では、ラ
インに復元して処理している。

【０００７】また、特開平７−４４６９６号公報には、
ラインメモリを２ポートＲＡＭにすることにより、例え
ば３×３の２次元フィルターの場合では３ライン分のラ
インメモリを２ライン分のラインメモリに削減すること
ができる技術が記載されているが、解像度が向上したり
フィルターサイズが大規模化したりすると、それほどラ
インメモリを削減することはできないという問題があっ
た。

【０００８】また、特開平７−１１１５８６号公報に
は、フィルターサイズに応じた画素を補間処理部に送っ
て補間処理する技術が記載されているが、例えば３×３
の２次元フィルターの場合には、１つの処理対象画素
（中心画素）に対して８つの周辺画素をソース画像メモ
リから読み出さなければならないので、高速に画像処理
することができないという問題があった。

【０００９】

【発明が解決しようとする課題】本発明は上記問題点を
解消すべく成されたものであり、ラインメモリを削減す
ることができると共に、高速性、リアルタイム性を損な
うことなく複雑なフィルター処理を行うことができる画
像処理装置を提供する事を目的とする。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明の画像処理装置は、周辺画素を
参照して着目画素の画像処理を行う画像処理装置におい
て、入力画像が画像処理に必要な大きさ以上の大きさの
ブロック単位に分割されたブロック内における１ライン
分の画素データと、前記ブロックの画素データが参照す
べき周辺ブロックの画素データとを記憶すると共に、前
記画像処理で必要な副走査方向の画素数に応じて定めら
れた容量の記憶手段と、前記記憶手段に記憶された画素
データに基づいて画像処理する画像処理手段と、前記画
像処理手段により画像処理された画素データを前記入力
画像の１ラインに復元する復元手段と、を有することを
特徴としている。

【００１１】請求項１に記載の発明によれば、周辺画素
を参照して着目画素の画像処理を行う画像処理装置、例
えば中間調処理を行う画像処理装置において、記憶手段
は、例えばスキャナ等の画像入力手段から入力された入
力画像が画像処理に必要な大きさ以上の大きさのブロッ
ク単位、すなわち、フィルター処理に必要な大きさ以上
のブロック単位で分割されたブロック内における１ライ
ン分の画素データを記憶する。また、記憶手段は、前記
ブロックの画素データが参照すべき周辺ブロックの画素
データも記憶する。すなわち、分割したブロックの縁の
部分の画素データを読み込んでフィルター処理を行う場
合には、着目画素が存在するブロックに隣接するブロッ
クに周辺画素が存在する場合があるため、該隣接するブ
ロックの画素データも一緒に記憶する。記憶手段は、画
像処理で必要な副走査方向の画素数に応じて定められた
容量有している。例えば、３×３の２次元フィルターに
よりフィルター処理を行う場合には、１つの記憶手段を
３つに分割して使用してもよいし、記憶手段を３個設け
てもよい。画像処理手段は、この記憶手段に記憶された
画素データに基づいて画像処理、すなわちフィルター処
理を行う。フィルター処理されたブロック内の１ライン
分の画素データは、復元手段により、入力画像の１ライ
ンに復元される。このように、入力画像をブロック単位
で分割して読み出すと共に、参照すべき周辺ブロックの
画素データも一緒に読み出して画像処理するので、記憶
手段の容量を削減することができると共に、中間調処理
のような複雑な画像処理も高速性を損うことなく行うこ
とができる。

【００１２】請求項２に記載の発明の画像処理装置は、
周辺画素を参照して着目画素の画像処理を行う画像処理
装置において、入力画像を画像処理に必要な大きさ以上
の大きさのブロック単位に分割し、該分割されたブロッ
クの画素データが参照すべき周辺ブロックの画素データ
と共に前記ブロックの画素データを読み出す第１の読み
出し手段と、前記第１の読み出し手段により読み出され
た前記ブロックの画素データを記憶する少なくとも２つ
の記憶手段と、前記少なくとも２つの記憶手段に記憶さ
れた前記ブロックの画素データを各々同時に読み出す第
２の読み出し手段と、前記第２の読み出し手段により各
々同時読み出された前記ブロック内における１ライン分
の画素データを記憶すると共に、画像処理で必要な副走
査方向の画素数に応じて定められた容量の記憶手段と、
前記ラインメモリに記憶された画素データに基づいて画
像処理する少なくとも２つの画像処理手段と、前記少な
くとも２つの画像処理手段により画像処理された画素デ
ータを前記入力画像の１ラインに復元する復元手段と、
を有することを特徴としている。

【００１３】請求項２に記載の発明によれば、第１の読
み出し手段により読み出された前記ブロックの画素デー
タを記憶する記憶手段が少なくとも２つ設けられてお
り、さらに、この少なくとも２つの記憶手段に記憶され
た前記ブロックの画素データを各々同時に読み出す第２
の読み出し手段を備えている。すなわち、ブロック毎に
記憶手段が少なくとも２つ設けられ、これらを同時に読
み出すことができる。この同時に読み出されたブロック
毎の画素データは、少なくとも２つの画像処理手段によ
り並列に画像処理される。このため、中間調処理のよう
な複雑な画像処理もさらに高速に行うことができる。

【００１４】

【発明の実施の形態】［第１の実施の形態］以下、図面
を参照して本発明の第１の実施の形態の一例を詳細に説
明する。本実施の形態は、一例としてレーザプリンタや
複写機等に本発明を適用したものである。

【００１５】図１には、本実施の形態に係る画像処理装
置１０が示されている。図１に示す画像処理装置１０
は、ページメモリ１２、セグメント読み出し部１４、画
像処理ＡＳＩＣ１８、及びライン復元部２０を備えてい
る。画像処理ＡＳＩＣ１６は、セグメントメモリ２２、
２４、及び画像処理部２６等で構成されている。

【００１６】セグメント読み出し部１４は、ページメモ
リ１２を複数のブロックに分割して（図１では９個）、
主走査方向（図中矢印Ａ方向）に画素データを読み出
し、ブロック内の１ライン分のデータ（セグメントデー
タ：図中Ｃの部分）のデータを画像処理ＡＳＩＣ１８へ
出力する。これをブロック内においてセグメント単位で
副走査方向（図中矢印Ｂ方向）へ繰り返し、１つのブロ
ックの読み出しが終了すると次のブロックの読み出しを
行う。このようにしてブロック〜の順にブロック単
位で画素データの読み出しを行う。

【００１７】画像処理ＡＳＩＣ１８では、セグメント読
み出し部１４から出力されたセグメントデータを画像処
理（フィルター処理）する。ここでは、一例として画像
処理部２６では３×３のフィルターにより画像処理を行
うものとする。セグメント読み出し部１４から出力され
たセグメントデータは画像処理部２６に出力される。こ
のとき、セグメントメモリ２２、２４からも記憶されて
いたセグメントデータが画像処理部２６へ出力される。
なお、フィルター処理を複数回行う場合には、それぞれ
のフィルター処理に対応した画像処理ＡＳＩＣ１８を直
列に接続すればよい。

【００１８】そして、セグメントメモリ２２にはセグメ
ント読み出し部１４から出力されたセグメントデータ
が、セグメントメモリ２４には、セグメントメモリ２２
から出力されたセグメントデータが書き込まれる。この
書き込みのタイミングは、それぞれのＣＫ（クロック）
端子に入力されるクロック及びＯＳすなわち、セグメン
トメモリ２２、２４はＦＩＦＯメモリであり、セグメン
トメモリ２４には２つ前のセグメントデータが、セグメ
ントメモリ２２には１つ前のセグメントデータが記憶さ
れている。そして、画像処理部２６には、画像処理に必
要な副走査方向の画素数、すなわち３個のセグメントデ
ータが入力される。

【００１９】画像処理部２６で画像処理（フィルター処
理）されたセグメントデータはライン復元部２０へ出力
される。ライン復元部２０は図２に示すように、ＤＥＭ
ＵＸ部３０、所定ブロック数（図２においては３ブロッ
ク分）の画素データを記憶するするメモリ（例えばＳＤ
ＲＡＭ）３２Ａ、３２Ｂ、及びＭＵＸ部３４等で構成さ
れる。ＤＥＭＵＸ部３０では、入力された各々のセグメ
ントデータを順次ＳＤＲＡＭ３２Ａ又は３２Ｂに記憶さ
せる。ＭＵＸ部３４では、主走査方向に所定ブロック
（例えばブロック〜）数の画素データが記憶される
と、それぞれのブロックのセグメントデータから１つの
ラインを復元して図示しない画像出力装置へ出力する。

【００２０】また、セグメント読み出し部１４は、画素
オーバーラップ読み出し機能を内蔵しており、フィルタ
ー処理が行われる着目画素が参照すべき周辺画素が隣接
するブロックに存在する場合には、この隣接するブロッ
クに存在する画素（オーバーラップ画素）を読み出すこ
とができる。例えば、３×３のフィルターにより画像処
理を行う場合において、図３（Ａ）に示すように、ブロ
ックの右端に着目画素（図中黒丸で示す）があった場
合には、その右側の周辺画素（オーバーラップ画素）２
８はブロックに存在するが、このブロックに存在す
るオーバーラップ画素２８を読み出すことができる。同
様に、図３（Ｂ）に示すように、ブロックの左端に着
目画素ががあった場合には、その左側の周辺画素（オー
バーラップ画素）２８はブロックに存在するが、この
ブロックに存在するオーバーラップ画素２８を読み出
すことができる。また、副走査方向においても同様にブ
ロックを跨ってオーバーラップ画素を読み出すことがで
きる。

【００２１】このため、ページメモリ１２に記憶されて
いる画像データをブロック単位で分割して読み込んで
も、ブロックのつなぎ目部分においても適切にフィルタ
ー処理を行うことができる。

【００２２】ところで、フィルター処理では、フィルタ
ーの中心に対応する中心画素しか処理できないため、１
回のフィルター処理毎に中心画素の外周の画素は処理不
可能な画素として有効性が失われる。例えば、図４に示
すように、３×３フィルター、５×５フィルター、及び
５×３フィルターのフィルター処理を行う場合について
考える。最初の３×３フィルターのフィルター処理を図
中点線で示す領域について行うとすると、最外周有効画
素（図中黒丸で示す）の外側の画素が主走査方向、副走
査方向共に１画素ずつ有効性が失われる。同様に、５×
５フィルターの場合は最外周有効画素の外側の画素が主
走査方向、副走査方向共に２画素ずつ有効性が失われ、
５×３フィルターの場合は最外周有効画素の外側の画素
が主走査方向に２画素、副走査方向に１画素ずつ有効性
が失われる。

【００２３】従って、フィルター処理を行う毎に有効性
が失われる画素を予めオーバーラップして読み出すよう
にしておけば、図４に示すように、ライン復元部２０に
はブロックの最外周の画素までフィルター処理された画
素データが出力される。このため、オーバーラップして
読み出す画素の画素数は、ΣＦＬＩＮで表される。ここ
で、ＦＬＩＮはそれぞれのフィルター処理で有効性が失
われる画素数であり、主走査方向（副走査方向）フィル
ターサイズ−１）／２で表される。図４に示すような３
×３フィルター、５×５フィルター、及び５×３フィル
ターのフィルター処理を行う場合のオーバーラップ画素
数は以下のようになる。

【００２４】・主走査方向オーバーラップ画素数 ＝
（３−１）／２＋（５−１）／２＋（５−１）／２＝５ ・副走査方向オーバーラップ画素数 ＝（３−１）／２
＋（５−１）／２＋（３−１）／２＝４ セグメント読み出し部１４は、図５に示すようなアドレ
スジェネレータ回路１６を備えており、このアドレスジ
ェネレータ回路１６によりオーバーラップ画素を考慮し
た書き込み又は読み出しアドレスが制御される。アドレ
スジェネレータ回路１６では、ブロック領域設定部５０
により、ブロックを特定するための座標位置（Ｘ＿Ｓｔ
ａｒｔ、Ｘ＿Ｔｅｒｍ，Ｙ＿Ｓｔａｒｔ、Ｙ＿Ｔｅｒ
ｍ）を設定する。

【００２５】Ｘ＿Ｓｔａｒｔは、図６に示すように、オ
ーバーラップ画素を含んだブロックの左上の位置を示
し、Ｘ＿Ｔｅｒｍは、オーバーラップ画素を含んだブロ
ックの右上の位置を示す。一方、Ｙ＿Ｓｔａｒｔは、オ
ーバーラップ画素を含んだブロックの左下の位置を示
し、Ｘ＿Ｔｅｒｍは、オーバーラップ画素を含んだブロ
ックの右下の位置を示す。また、Ｏｖ＿ｘ、Ｏｖ＿ｙは
オーバーラップ画素数を示し、Ｘ＿Ｒｅｇ、Ｙ＿Ｒｅｇ
はブロックの主走査方向、副走査方向の長さをそれぞれ
示す。

【００２６】Ｘ＿Ｓｔａｒｔは次のようにして設定され
る。まず、図７（Ａ）に示すように、Ｚ１＝Ｘ＿Ｒｅｇ
×（ＰＳＳ＿Ｃｏｕｎｔ−１）−Ｏｖ＿ｘと０とを比較
器で比較する。ＰＳＳ＿ＣｏｕｎｔはＰＳＳ（Ｐａｇｅ
Ｓｅｇｍｅｎｔ Ｓｙｎｃ）信号に同期してインクリ
メントされ、ＬＳ（Ｌｉｎｅ Ｓｙｎｃ）信号に同期し
てリセットされる。そして、Ｚ１＞０の場合はＸ＿Ｓｔ
ａｒｔをＺ１に設定し、Ｚ１≦０の場合、すなわち、最
初のブロックの場合はＸ＿Ｓｔａｒｔを０に設定する。
ここで、ＬＳ信号は図８に示すように主走査方向のブロ
ックデータが出力されている間ハイレベルとなる信号で
あり、ＰＳＳ信号は、１ブロック分の画素データが出力
されている間ハイレベルとなる信号である。例えば、図
９（Ｂ）に示すように、主走査方向のブロック数が３の
場合のページデータの場合、ＬＳ信号がハイレベルの間
にＰＳＳ信号は３回ハイレベルとなる期間が存在する。

【００２７】Ｘ＿Ｔｅｒｍは次のようにして設定され
る。まず、図７（Ｂ）に示すように、Ｚ２＝Ｘ＿Ｒｅｇ
×（ＰＳＳ＿Ｃｏｕｎｔ−１）＋Ｏｖ＿ｘとＰａｇｅ＿
Ｘとを比較器で比較する。ここで、Ｐａｇｅ＿Ｘ，Ｐａ
ｇｅ＿Ｙは図８に示すようにページデータの最終画素位
置を示す。そして、Ｚ２＜Ｐａｇｅ＿Ｘの場合はＸ＿Ｔ
ｅｒｍをＺ２に設定し、Ｚ２≧Ｐａｇｅ＿Ｘの場合、す
なわち、最後のブロックの場合はＸ＿ＳｔａｒｔをＰａ
ｇｅ＿Ｘに設定する。

【００２８】Ｙ＿Ｓｔａｒｔは、次のようにして設定さ
れる。まず、図７（Ｃ）に示すように、Ｚ３＝Ｙ＿Ｒｅ
ｇ×（ＬＳ＿Ｃｏｕｎｔ−１）−Ｏｖ＿ｙと０とを比較
器で比較する。ＬＳ＿ＣｏｕｎｔはＬＳ信号に同期して
インクリメントされる。Ｚ３＞０の場合はＹ＿Ｓｔａｒ
ｔをＺ３に設定し、Ｚ１≦０の場合、すなわち、最初の
ブロックの場合はＹ＿Ｓｔａｒｔを０に設定する。

【００２９】Ｙ＿Ｔｅｒｍは次のようにして設定され
る。まず、図７（Ｄ）に示すように、Ｚ４＝Ｙ＿Ｒｅｇ
×（ＬＳ＿Ｃｏｕｎｔ−１）＋Ｏｖ＿ｙとＰａｇｅ＿Ｙ
とを比較器で比較する。Ｚ４＜Ｐａｇｅ＿Ｙの場合はＹ
＿ＴｅｒｍをＺ４に設定し、Ｚ４≧Ｐａｇｅ＿Ｙの場
合、すなわち、最後のブロックの場合はＹ＿Ｓｔａｒｔ
をＰａｇｅ＿Ｙに設定する。

【００３０】上記のようにして設定されたＸ＿Ｓｔａｒ
ｔはＸアドレスカウンタ５２に入力され、Ｘ＿Ｔｅｒｍ
は比較器５４に入力される。Ｘアドレスカウンタ５２
は、ＳＳ（Ｓｅｇｍｅｎｔ Ｓｙｎｃ）信号に同期して
イネーブルとなり、Ｖｃｌｋに同期してカウンタをイン
クリメントし、比較器５４へ出力する。ここで、ＳＳ信
号は図８に示すように、１つのセグメントデータが出力
されている間ハイレベルとなる信号である。比較器５４
では、このＸアドレスカウンタ５４から出力されたカウ
ンタ値とＸ＿Ｔｅｒｍとを比較する。

【００３１】そして、カウンタ値＜Ｘ＿Ｔｅｒｍの場合
はＡｄｒ＿ｘをセレクタ５６に出力する。カウンタ値＝
Ｘ＿Ｔｅｒｍの場合はＡｄｒ＿ｘをＸ＿Ｓｔａｒｔに設
定してセレクタ５６に出力する。セレクタ５６は選択さ
れた何れか一方のＡｄｒ＿ｘを比較器５８へ出力する。
比較器５８では、Ａｄｒ＿ｘとＰａｇｅ＿Ｘとを比較す
る。そして、Ａｄｒ＿ｘ＜Ｐａｇｅ＿Ｘの場合はＡｄｒ
＿ｘをページメモリ１２に出力し、Ａｄｒ＿ｘ≧Ｐａｇ
ｅ＿Ｘの場合、すなわち、ページデータの右端まで到達
した場合はＰＳＳ＿Ｃｏｕｎｔを０にリセットし、ＬＳ
＿Ｃｏｕｎｔをインクリメントする。

【００３２】一方、Ｙ＿ＳｔａｒｔはＹアドレスカウン
タ６０に入力され、Ｙ＿Ｔｅｒｍは比較器６２に入力さ
れる。Ｙアドレスカウンタ５２は、比較器５４から出力
される信号、すなわち、Ｘｔｅｒｍに到達したか否かを
示す信号に同期してイネーブルとなり、Ｖｃｌｋに同期
してカウンタをインクリメントし、比較器６２へ出力す
る。比較器６２では、このＹアドレスカウンタ６２から
出力されたカウンタ値とＹ＿Ｔｅｒｍとを比較する。

【００３３】そして、カウンタ値＜Ｙ＿Ｔｅｒｍの場合
はＡｄｒ＿ｙをセレクタ６２に出力する。カウンタ値＝
Ｙ＿Ｔｅｒｍの場合はＡｄｒ＿ｙをＹ＿Ｓｔａｒｔに設
定してセレクタ６４に出力する。セレクタ６４は選択さ
れた何れか一方のＡｄｒ＿ｙを比較器６６へ出力する。
比較器６６では、Ａｄｒ＿ｙとＰａｇｅ＿Ｙとを比較す
る。そして、Ａｄｒ＿ｙ＜Ｐａｇｅ＿Ｙの場合はＡｄｒ
＿ｙをページメモリ１２に出力し、Ａｄｒ＿ｙ≧Ｐａｇ
ｅ＿Ｙの場合、すなわち、ページデータの下端まで到達
した場合はＡＮＤ回路６８へページデータの下端まで到
達した旨を示す信号を出力する。ＡＮＤ回路６８では、
Ａｄｒ＿ｘがＰａｇｅ＿ｘになり、かつＡｄｒ＿ｙがＰ
ａｇｅ＿Ｙになった場合、すなわち、全てのブロックに
ついて書き込み又は読み出しが終了するとページデータ
すべてについて処理が終了した旨の信号を出力する。こ
のようにしてアドレスを制御することにより、図９
（Ａ）に示すようにオーバーラップ画素が付加されたア
ドレス信号がページメモリ１２に出力される。なお、オ
ーバーラップ画素が付加されたセグメントデータが出力
されている間はＯＳ（Ｏｖｅｒｌａｐ Ｓｙｎｃ）信号
が出力される。

【００３４】画像処理ＡＳＩＣ１８は、図１０に示すよ
うに、セグメントメモリ２２、２４、及び画像処理部２
６を備えている。画像処理部２６は、フィルターサイズ
の個数分のＤフリップフロップ回路３６（図１０におい
ては９個）を含んで構成されている。セグメントメモリ
２２、２４に対するセグメントデータの書き込みは、そ
れぞれメモリのＷＥ端子に入力されるＯＳ信号をトリガ
にしてＣＫ端子に入力されるクロックに同期して書き込
まれる。すなわち、セグメントメモリ２２、２４には、
オーバーラップ画素が付加されたセグメントデータが書
き込まれる。

【００３５】次に画像処理制御信号の流れについて説明
する。ここでは、一例として３回のフィルター処理を行
う場合について説明する。図１１に示すように、画像処
理装置１０は、３回フィルター処理を行うため、３個の
画像処理ＡＳＩＣ１８Ａ、１８Ｂ、１８Ｃを備えてい
る。なお、図１１ではセグメント読み出し部１４は省略
している。

【００３６】ここで、ＯＳ信号は前述したように、図１
２に示すようなオーバーラップ画素（図中黒丸で示す）
が付加されたセグメントデータが出力されている間ハイ
レベルとなる信号である。また、ＳＳ信号はず１２に示
すようなオーバーラップ画素が削られた本来のセグメン
トデータが出力されている間ハイレベルとなる信号であ
る。また、ＬＳ信号はず１２に示すような画像データの
１ライン分の画素データが出力されている間でなく、所
定ブロック数（図１２においては３ブロック分）の画素
データが出力されている間ハイレベルとなる信号であ
る。これは、各ブロック単位では、セグメントデータを
副走査方向に読み出し、主走査方向に所定ブロック数分
の画素データを読み出した時点で１ライン分の画素デー
タが揃うためである。各画像処理ＡＳＩＣではＯＳ信号
により前段の装置から画像データが出力されているか否
かを認識する。

【００３７】そこで、画像処理ＡＳＩＣ１８ＡのＯＳＩ
（Ｏｖｅｒｌａｐ Ｓｙｎｃ Ｉｎｐｕｔ）端子にＯＳ
信号を入力する。画像処理ＡＳＩＣ１８Ａでは、ＯＳ信
号を内部のパイプライン処理により発生する画像データ
の遅延に同期させるため、及び前述したフィルター処理
によって有効性が失われた画素分のＯＳ信号を削るため
にＯＳ信号を調整し、該調整したＯＳ信号をＯＳＯ（Ｏ
ｖｅｒｌａｐ Ｓｙｎｃ Ｏｕｔｐｕｔ）端子から次段
の画像処理ＡＳＩＣ１８Ｂへ出力する。そして、同様の
処理が画像処理ＡＳＩＣ１８Ｂ、１８Ｃにおいても行わ
れる。

【００３８】これにより、画像処理ＡＳＩＣ１８Ｃから
出力される信号はオーバーラップ画素の分が削られた信
号、すなわちＳＳ信号となる。従って、ライン復元手段
２０のＳＳＩ（Ｓｅｇｍｅｎｔ Ｓｙｎｃ Ｉｎｐｕ
ｔ）端子にＳＳ信号が入力される。なお、ＬＳ信号も同
様に各画像処理ＡＳＩＣを経由してライン復元手段２０
に出力される。

【００３９】なお、ＯＳ信号を各画像処理ＡＳＩＣを経
由させてＳＳ信号を生成させずに、セグメント読み出し
部１４からＳＳ信号を出力するようにし、これを各画像
処理ＡＳＩＣを経由させて内部のパイプライン処理によ
り発生する画像データの遅延に同期させるように調整し
てライン復元手段２０に出力するようにしてもよい。

【００４０】復元手段２０は図１３に示すように、ＳＤ
ＲＡＭ４０、４２、Ｄフリップフロップ回路４４、ＭＵ
Ｘ部４６を含んで構成されている。ＳＤＲＡＭ４０、４
２には、アドレスジェネレータ１６からアドレスが入力
されると共に、ＣＳ（チップセレクト）端子にＳＳ信号
とＬＳ信号のＡＮＤをとった信号が入力される。また、
ＳＤＲＡＭ４０のＷＥ端子にはＤフリップフロップのＱ
端子の出力信号であるＬＳ１信号が、ＳＤＲＡＭ４２の
ＷＥ端子にはＤフリップフロップのＱＮ端子の出力信号
であるＬＳ２信号が入力される。

【００４１】なお、ＳＤＲＡＭのＷＥ端子にハイレベル
が入力されるとＳＤＲＡＭに対して書き込みが行われ、
ローレベルが入力されるとＳＤＲＡＭ４０から読み出し
が行われる。図１１には各信号のタイミングチャートが
示されている。図１４に示すように、ＬＳ１信号とＬＳ
２信号とは交互にハイレベルとローレベルを繰り返すた
め、ＳＤＲＡＭ４０にデータを書き込んでいるときはＳ
ＤＲＡＭ４２からデータが読み出され、ＳＤＲＡＭ４０
からデータを読み出しているときはＳＤＲＡＭ４２にデ
ータを書き込む。ＣＳ信号はＳＳ信号とＬＳ信号とのＡ
ＮＤをとった信号であり、必ずＬＳ信号がハイレベルの
期間にのみ書き込み及び読み出しの制御が行われるよう
になっている。ＳＤＲＡＭ４０、４２に対する画素デー
タの書き込み及び読み出しはＶｃｌｋ信号に同期して行
われ、データを書き込む場合はブロック毎に書き込ま
れ、データを読み出す場合は１ライン分読み出される。
これにより、オーバーラップ画素が削られた本来のセグ
メントデータのみ書き込みまたは読み出しが行われ、ラ
インが復元される。

【００４２】ここで、画像処理ＡＳＩＣの数を５個、必
要なラインメモリ（８ｋバイト）を７本有する従来の画
像処理装置と、本発明を適用した画像処理装置で、セグ
メントメモリのサイズが８００画素分の画像処理装置と
比較すると、従来の画像処理装置ではラインメモリのゲ
ートサイズが、１つの画像処理ＡＳＩＣ当たり３０万〜
５０万ゲートであるので、全部で１５０万〜２５０万ゲ
ートであるのに対して、本発明を適用した画像処理装置
では、１つの画像処理ＡＳＩＣ当たり４千〜６千ゲート
であるので、全部で３万ゲート程度である。このため、
従来と比較して復元手段が必要になることを差し引いて
も大幅にメモリ容量を削減することができる。 ［第２の実施の形態］以下、図面を参照して本発明の第
２の実施の形態の一例を詳細に説明する。図１５には画
像処理装置１０’の概略構成が示されている。なお、図
１に示す画像処理装置と同一部分には同一符号を付し、
その詳細な説明を省略する。

【００４３】画像処理装置１０’は、オーバーラップ画
素が付加されたブロック単位の画素データ（以下オーバ
ーラップド・ブロックという）を記憶するメモリ８０を
複数（図１５においては３個）備えている。そして、こ
の各メモリに記憶されたオーバーラップドブロックをセ
グメント単位で並列に読み出すセグメント読み出し部８
２及び読み出したセグメントを各々並列して画像処理す
る画像処理ＡＳＩＣ１８Ａ、１８Ｂ、１８Ｃを備えてい
る。

【００４４】このように、ブロック単位で独立したメモ
リを備え、画像処理を並列して行うことにより、中間調
処理のような複雑な画像処理を行う場合においても高速
に画像処理することができる。なお、予めオーバーラッ
プド・ブロックをメモリ８０に記憶させておくのは、同
一メモリ内の多重アクセス要求を発生させないようにす
るためである。

【００４５】図１６には画像処理装置１０’の詳細な回
路図が示されている。図１６に示すように、メモリ８０
Ａ，８０Ｂ，８０ＣのＷＥ端子にＳＳ信号が入力され、
ＲＥ端子にＬＳ信号が入力されるようになっている。ま
た、メモリ８０Ａ，８０Ｂ，８０Ｃにはそれぞれアドレ
スジェネレータ１６からアドレスが入力され、４ビット
ＣＰＵ８４が接続されたデコード部８６からＣＳ（チッ
プセレクト）１信号、ＣＳ２信号、ＣＳ３信号がそれぞ
れ入力される。ＣＳ１信号がローレベルの場合にはメモ
リ８０Ａが選択され、ＣＳ２信号がローレベルの場合に
はメモリ８０Ｂが選択され、ＣＳ３信号がローレベルの
場合にはメモリ８０Ｃが選択される。

【００４６】セグメント読み出し部１４から出力された
オーバーラップ画素が付加されたセグメントデータは、
ＭＵＸ部８８に入力されるＣＳ１〜３信号により選択さ
れたメモリ８０Ａ〜８０Ｃの何れかに順次ＳＳ信号に同
期して書き込まれる。このとき、アドレスジェネレータ
１６は図１３に示すようにＳＳ信号の立ち上がりでリセ
ットされ、同一ラインのセグメントデータは、メモリ８
０Ａ〜８０Ｃの同一アドレスに書き込まれる。

【００４７】主走査方向に対してすべての画素データが
書き込まれると、すなわちオーバーラップド・ブロック
がメモリ８０Ａ〜８０Ｃに書き込まれると、ＣＰＵ８４
に入力されるｎＬＳ信号（ＬＳ信号の立下り、すなわ
ち、セグメントデータを書き込んでいない時）に同期し
てメモリ８０Ａ〜８０Ｃに記憶されているオーバーラッ
プド・ブロックの読み出しを同時に開始する。メモリ８
０Ａ〜８０Ｃから並列して読み出されたオーバーラップ
ド・ブロックは画像処理ＡＳＩＣ１８Ａ〜１８Ｃにより
並列して画像処理が施され、図示しない復元手段により
順次ラインに復元される。すなわち、画像処理ＡＳＩＣ
１８Ａ〜１８ＣはｎＬＳ信号とＶｃｌｋに同期して並列
して画像処理を行う。

【００４８】このように並列して画像処理することがで
きるため、中間調処理のような複雑な画像処理を行う場
合においても高速に画像処理することができる。

【００４９】

【発明の効果】以上説明したように、請求項１に記載の
発明によれば、周辺画素を参照して着目画素の画像処理
を行う画像処理装置において、入力画像が画像処理に必
要な大きさ以上の大きさのブロック単位で分割されたブ
ロック内における１ライン分の画素データと、前記ブロ
ックの画素データが参照すべき周辺ブロックの画素デー
タとを記憶する記憶手段を設けたので、記憶手段の容量
を削減することができると共に、中間調処理のような複
雑な画像処理も高速性を損うことなく行うことができ
る、という効果を有する。

【００５０】請求項２記載の発明によれば、第１の読み
出し手段により読み出された前記ブロックの画素データ
を記憶する記憶手段が少なくとも２つ設けられており、
さらに、この少なくとも２つの記憶手段に記憶された前
記ブロックの画素データを各々同時に読み出す第２の読
み出し手段を備えている。すなわち、ブロック毎に記憶
手段が少なくとも２つ設けられ、これらを同時に読み出
すことができる。この同時に読み出されたブロック毎の
画素データは、少なくとも２つの画像処理手段により並
列に画像処理される。このため、中間調処理のような複
雑な画像処理もさらに高速に行うことができる、という
効果を有する。

【図面の簡単な説明】

【図１】 第１の実施の形態における画像処理装置の概
略構成を示すブロック図である。

【図２】 ライン復元部の概略構成を示す概念図であ
る。

【図３】 オーバーラップ画素について説明するための
説明図である。

【図４】 必要なオーバーラップ画素数について説明す
るための説明図である。

【図５】 アドレスジェネレータの概略構成を示す図で
ある。

【図６】 ブロック領域を説明するための図である。

【図７】 ブロック領域設定部の概略構成を示す図であ
る。

【図８】 同期信号を説明するための図である。

【図９】 アドレスジェネレータの概略構成を示す図で
ある。

【図１０】 画像処理ＡＳＩＣの概略構成を示す回路図
である。

【図１１】 画像処理制御信号の流れについて説明する
ための図である。

【図１２】 画像処理制御信号について説明するための
図である。

【図１３】 復元部の構成を示す回路図である。

【図１４】 復元部における各信号のタイミングチャー
トである。

【図１５】 第２の実施の形態における画像処理装置の
概略構成を示すブロック図である。

【図１６】 第２の実施の形態における画像処理装置の
概略構成を示す回路図である。

【図１７】 従来における画像処理装置の概略構成を示
すブロック図である。

【符号の説明】

１０ 画像処理装置 １２ ページメモリ １４ セグメント読み出し部 １８ 画像処理ＡＳＩＣ ２０ ライン復元部（復元手段） ２２、２４ セグメントメモリ（記憶手段） ２６ 画像処理部（画像処理手段）

Claims (2)

【特許請求の範囲】
1. 【請求項１】 周辺画素を参照して着目画素の画像処理
   を行う画像処理装置において、 入力画像が画像処理に必要な大きさ以上の大きさのブロ
   ック単位に分割されたブロック内における１ライン分の
   画素データと、前記ブロックの画素データが参照すべき
   周辺ブロックの画素データとを記憶すると共に、前記画
   像処理で必要な副走査方向の画素数に応じて定められた
   容量の記憶手段と、 前記記憶手段に記憶された画素データに基づいて画像処
   理する画像処理手段と、 前記画像処理手段により画像処理された画素データを前
   記入力画像の１ラインに復元する復元手段と、 を有する画像処理装置。
2. 【請求項２】 周辺画素を参照して着目画素の画像処理
   を行う画像処理装置において、 入力画像を画像処理に必要な大きさ以上の大きさのブロ
   ック単位に分割し、該分割されたブロックの画素データ
   が参照すべき周辺ブロックの画素データと共に前記ブロ
   ックの画素データを読み出す第１の読み出し手段と、 前記第１の読み出し手段により読み出された前記ブロッ
   クの画素データを記憶する少なくとも２つの記憶手段
   と、 前記少なくとも２つの記憶手段に記憶された前記ブロッ
   クの画素データを各々同時に読み出す第２の読み出し手
   段と、 前記第２の読み出し手段により各々同時に読み出された
   前記ブロック内における１ライン分の画素データを記憶
   すると共に、画像処理で必要な副走査方向の画素数に応
   じて定められた容量の記憶手段と、 前記ラインメモリに記憶された画素データに基づいて画
   像処理する少なくとも２つの画像処理手段と、 前記少なくとも２つの画像処理手段により画像処理され
   た画素データを前記入力画像の１ラインに復元する復元
   手段と、 を有する画像処理装置。