JP2000244843A - 自動白色バランス調整回路及び映像表示装置 - Google Patents

Abstract

(57)【要約】 【課題】高圧変動により映像信号の直流レベルが急激に
変化したとしても、この変化に高速に追随して調整を行
うこと特徴とする。 【解決手段】高圧変動検出回路２５、強制選択回路２６
及び収束検出回路２７が従来の構成に対して追加され
る。高圧変動検出回路２５は、電流検出回路２１から出
力される変換電圧が大きく変動した場合にこの状態を検
出し、この検出出力が強制選択回路２６に供給される。
強制選択回路２６は、高圧変動の検出時にＡＫＢ処理回
路２３で生成される黒レベル更新用のディジタルデータ
のみが選択されるように選択器２４を制御してメモリ回
路１３Ｒでのデータ更新を行う。収束検出回路２７は、
比較器２２の比較結果に応じて実際の黒レベルが収束し
たか否かを検出し、収束検出時強制選択回路２６の状態
が選択器２４において黒レベル及び白レベルの両調整動
作を選択する状態に戻す。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は自動白色バランス
調整回路及びこの回路を備えた映像表示装置に係り、特
に白色バランスをディジタル方式によって調整するよう
にしたものに関する。

【０００２】

【従来の技術】カラーテレビジョン受像機では、白色基
準信号が入力されたときに、カラー受像管（以下、ＣＲ
Ｔと称する）で正確に所定の色温度が再現されなければ
ならない。一般に、ＣＲＴのＲ（赤）、Ｇ（緑）、Ｂ
（青）の各出力光の比率は、各カソード電流の比率で決
まる。しかし、カソード電圧に対するカソード電流の特
性はＣＲＴ毎に異なる。従って、所定の色温度を再現す
るには、ＣＲＴ毎にＲ、Ｇ、Ｂの各軸間の比率を調整す
る必要がある。

【０００３】近年では、このような調整を自動的に行う
ＡＫＢ（Automatic Kine Bias ：自動白色バランス調
整）回路が使われるようになってきた。これは、垂直ブ
ランキング期間の一部に基準信号を挿入し、その時のカ
ソード電流を検出し、この検出値をサンプルホールド回
路で保持しておき、この保持された電圧を基準電圧と比
較した結果に基づいて白バランスを調整するものであ
る。

【０００４】しかし、このような従来のＡＫＢ回路にお
いて、カソード電流を変換して得られる電圧を絵柄期間
保持しておくためのサンプルホールド回路ではコンデン
サが必要である。この絵柄期間は１Ｖ（１垂直期間、約
１７ｍｓ）であるために、これらのコンデンサとして比
較的大きな容量のものが使われている。

【０００５】この結果、集積化されたＡＫＢ回路ではこ
れらのコンデンサを内蔵させることはできず、従って外
付け部品とする必要がある。また、集積回路には、コン
デンサを外付けするために専用の外部端子を設ける必要
があり、集積回路の大型化は避けられない。

【０００６】そこで、本発明者のうちの一部の発明者
は、自動白色バランス調整をディジタル方式によって行
うことにより、サンプルホールド回路を不要とし、コン
デンサを使用しない自動白色バランス調整回路を提案し
た（特願平１０−３２８０６４号の出願）。

【０００７】この出願に記載されている自動白色バラン
ス調整回路を備えた映像表示装置全体の構成を示すブロ
ック図を図２４に示す。図中の入力信号は通常の映像信
号であり、三原色ドライブの場合、これらの入力信号は
Ｒ、Ｇ、Ｂ各軸の原色信号である。なお、これらの原色
信号は、予めブライトネス、テイントなどがコントロー
ルされているとする。

【０００８】また、Ｒ、Ｇ、Ｂ各軸毎に入力される基準
パルスＴ１、Ｔ２はＡＫＢ調整用の信号であり、一方の
基準パルスＴ１は黒レベル（暗部）調整用のパルスであ
り、他方の基準パルスＴ１は白レベル（明部）調整用の
パルスである。

【０００９】スイッチ回路（ＳＷ）１１Ｒ、１１Ｇ、１
１Ｂは、入力信号Ｒ、Ｇ、Ｂ又は基準信号パルスＴ１及
び基準パルスＴ２を選択して出力する。上記基準パルス
Ｔ１及びＴ２を出力する期間は、垂直ブランキング期間
であって垂直帰線期間でない期間、すなわち、一般的に
はＣＲＴ画面上でオーバースキャンされていてユーザー
には視認できない期間の一部である。

【００１０】また、基準の黒レベルに対応した基準パル
スＴ１のレベルは例えば約３〜１０ＩＲＥ（ただし白信
号のピークを１００ＩＲＥとする）であり、基準の白レ
ベルに対応した基準パルスＴ２のレベルは例えば約３０
〜５０ＩＲＥである。

【００１１】それぞれ例えばクランプ回路からなるカッ
トオフ調整回路（Ｃｕｔ ｏｆｆ）１２Ｒ、１２Ｇ、１
２Ｂでは、スイッチ回路１１Ｒ、１１Ｇ、１１Ｂから出
力される信号の直流レベルの設定（クランプ）が行われ
る。この際に、Ｒ、Ｇ、Ｂ各軸毎にメモリ回路（ＭＥ
Ｍ）１３Ｒ、１３Ｇ、１３Ｂに予め格納されているディ
ジタルデータが読み出され、これらのディジタルデータ
がＲ、Ｇ、Ｂ各軸毎にＤ／Ａ変換器（ＤＡＣ）１４Ｒ、
１４Ｇ、１４ＢでＤ／Ａ変換された後のアナログ信号、
例えば直流の制御電圧が対応するカットオフ調整回路１
１Ｒ、１１Ｇ、１１Ｂに供給される。

【００１２】また、それぞれ利得制御増幅器からなるド
ライブゲイン調整回路（Ｄｒｉｖｅｇａｉｎ）１５Ｒ、
１５Ｇ、１５Ｂでは、カットオフ調整回路１２Ｒ、１２
Ｇ、１２Ｂからそれぞれ出力される信号のドライブゲイ
ン、すなわち交流振幅の設定が行われる。この場合に
も、Ｒ、Ｇ、Ｂ各軸毎にメモリ回路１６Ｒ、１６Ｇ、１
６Ｂに予め格納されているディジタルデータが読み出さ
れ、これらのディジタルデータがＲ、Ｇ、Ｂ各軸毎にＤ
／Ａ変換器１７Ｒ、１７Ｇ、１７ＢでＤ／Ａ変換された
後のアナログ信号（制御電圧）が対応するドライブゲイ
ン調整回路１５Ｒ、１５Ｇ、１５Ｂに供給される。

【００１３】ドライブゲイン調整回路１５Ｒ、１５Ｇ、
１５Ｂからの出力はブランキング回路（ＢＬＫ）１８
Ｒ、１８Ｇ、１８Ｂそれぞれ及びドライバー回路（Ｄｒ
ｉｖｅｒ）１９Ｒ、１９Ｇ、１９Ｂそれぞれを経由し
て、ＣＲＴ２０のＲ、Ｇ、Ｂ各軸の対応するカソード電
極（図示せず）に供給される。

【００１４】ブランキング回路１８Ｒ、１８Ｇ、１８Ｂ
では、通常のブランキングに加えて、ＡＫＢ調整処理期
間中には調整軸以外の不要な信号がブランキングされ
る。また、ＣＲＴ２０では、各カソード電極に電圧Ｖｋ
が印加されることによってカソード電流Ｉｋが流れ、こ
れにより表示駆動が行われる。

【００１５】ＣＲＴ２０では、上記基準パルスＴ１また
はＴ２が供給された際に、各カソード電極に印加される
電圧Ｖｋに応じたカソード電流が流れ、これら各カソー
ド電流が電流検出回路２１によって検出され、電圧に変
換されて出力される。この電流検出回路２１から出力さ
れる変換電圧は、比較器２２によって黒レベルの基準電
圧または白レベルの基準電圧を有する基準電圧Ｖｒｅｆ
と比較される。

【００１６】この比較器２２の出力はＡＫＢ処理回路２
３に供給される。このＡＫＢ処理回路２３では、比較器
２２の比較結果に応じて新たなディジタルデータが生成
され、この生成された新たなディジタルデータが選択器
２４を介して対応する各メモリ回路１３Ｒ、１３Ｇ、１
３Ｂ、１６Ｒ、１６Ｇ、１６Ｂに再格納され、データの
更新が行われる。

【００１７】以上のような正帰還ループによって、Ｒ、
Ｇ、Ｂ各軸毎に暗部と明部におけるカソード電流Ｉｋの
値が所定値と一致するように調整され、この結果、ホワ
イトバランスの自動調整が行われる。

【００１８】ところで、図２４のような自動白色バラン
ス調整回路において、回路系の安定性を確保するために
は、カソード電流Ｉｋの検出回数を増やす必要がある。
このため、一般に検出期間として１水平期間（１Ｈ）を
各調整軸毎に割り当てている。

【００１９】例えば、回路構成を簡略化するために、先
の電流検出回路２１とその他の大部分の回路をＲ、Ｇ、
Ｂ各軸で共通に使用し、時分割処理によって３軸の調整
を行う場合には、図２５のタイミング図に示すように、
ブランキング期間内の３水平期間（３Ｈ）を使用して調
整を行う。

【００２０】すなわち、最初の１フィールドでＲカット
オフ、Ｇカットオフ、Ｂカットオフからなる黒レベル調
整を行い、次の１フィールドでＲゲイン、Ｇゲイン、Ｂ
ゲインからなる白レベル調整を行い、以下この調整動作
が繰り返されることにより、黒レベル及び白レベルが最
終的に収束する。

【００２１】なお、図２５中のＰＶは垂直同期信号であ
り、ＰＨは水平同期信号である。また、黒レベル及び白
レベルの調整が行われるブランキング期間の終了後に通
常の絵柄期間が開始される。

【００２２】

【発明が解決しようとする課題】ところで、ＡＫＢは、
電源投入時の初期調整、温度ドリフトによる変化、ＣＲ
Ｔの特性劣化等の経時変化等の比較的ゆっくりとした変
化に対して追随させる必要があることはもちろんのこ
と、ＣＲＴに加えられているスクリーン電圧（ＣＲＴの
第２グリッド電圧）等の高電圧の変動等による急激な変
化にも追随させる必要がある。

【００２３】ところで、ＣＲＴのアノード電圧は表示画
面の明るさ（映像の内容）に応じて変動し、さらに画面
の明るさはＣＲＴのビーム電流の大きさで決まる。

【００２４】一方、スクリーン電圧やアノード電圧等の
高電圧は高圧発生回路によって発生されているが、カラ
ーテレビジョン受像機に設けられている高圧発生回路は
十分な電圧安定性を有していないのが通常である。従っ
て、上記ビーム電流が変動すると、この高圧発生回路で
発生される高電圧も変動する。このような現象は一般に
高圧変動と称されている。

【００２５】上記スクリーン電圧もこの高圧変動に影響
されて変動するが、ＣＲＴにおけるカットオフレベルは
このスクリーン電圧の影響を受ける。従って、高圧変動
が発生すると、カットオフレベルも変動する。

【００２６】上記のような高圧変動は頻繁に発生し、こ
の高圧変動が起こった場合はカットオフレベルが大きく
変化する。この変化は急激であるばかりではなく、変化
量も大きく、即応性が要求される。従って、図２５で説
明したように、２フィールドに１回の割合の処理では追
随速度の面で対応できないという問題がある。

【００２７】また、１フィールド当たり３Ｈよりも多く
の調整期間を設けることは、カソード電流を検出するた
めに入力される基準パルスによるＣＲＴの管面による反
射等で目立ってしまう不具合があり、検出期間を１Ｈよ
りも少なくすると既に説明したように安定性が悪化する
という不具合がある。

【００２８】一方、収束速度を改善する他の例として、
図２６のような回路が考えられている。この回路では、
収束点近傍では精度を確保するために、メモリのデータ
を更新する際の変化量を細かく設定し、収束点から離れ
ている場合には大まかに設定している。

【００２９】このために、比較器２２で電流検出回路２
１からの変換電圧と基準電圧Ｖｒｅｆとを比較した際
に、その差が大きい場合にはＡＫＢ処理回路２３で大ま
かな変化量（±ｍ）でメモリの更新を行わせ、他方、そ
の差が小さい場合にはＡＫＢ処理回路２３で細かな変化
量（±ｎ：ｎ＜ｍ）でメモリの更新を行わせる。

【００３０】この場合、不連続で大きなデータ更新が発
生する。しかし、ノイズが発生した場合、これが高圧変
動によるものであると誤判断され、実際には高圧変動が
発生していないのにもかかわらず大きな変化量でデータ
が更新されてしまい、画面の輝度がちらつく可能性があ
る。

【００３１】このような不都合に対しては、カソード電
流の検出回数を増やすことによる積分効果を持たせて、
誤動作を防止することが考えられる。しかし、このこと
は処理時間の増大を意味するので、逆に高圧変動のよう
な急激な変動には追随できなくなる。

【００３２】また、一般に、ＣＲＴのカソード電極にお
ける電圧−電流特性（Ｖｋ−Ｉｋ特性）はリニアではな
く、ガンマ特性を持っている。このため、上述したよう
にある変化量（ステップ）毎に離散的にデータを更新す
るものでは、調整点に収束したかどうかの判定が難し
い。

【００３３】なぜなら、Ｉｋの１ステップ当たりの変化
量が、ＣＲＴ毎に、あるいは同じＣＲＴであってもＶｋ
の値によって変化するからである。

【００３４】このため、収束範囲を決める場合に、精度
を求めて狭く設定すると、場合によっては１ステップの
変化で収束範囲を超えて変化し、収束点に到達しないこ
とが想定される。逆に収束範囲を広くしてこの問題に対
応するならば、今度は調整の精度が悪化するという問題
がある。

【００３５】すなわち、図２７において、（ａ）は１ス
テップの変化量ΔＩｋが最適に設定されている場合を示
しており、Ｉｋが高いしきい値ＲｅｆＨｉ側から低下す
る時及び低いしきい値ＲｅｆＬｏ側から上昇する時も、
ＲｅｆＨｉとＲｅｆＬｏとの間で収束する。（ｂ）はΔ
Ｉｋを大きく設定した場合であり、Ｉｋが高いしきい値
ＲｅｆＨｉ側から低下する時及び低いしきい値ＲｅｆＬ
ｏ側から上昇する時も、このＲｅｆＨｉとＲｅｆＬｏと
の間の範囲を飛び越えてしまう。このために収束しな
い。また、（ｃ）はΔＩｋを小さく設定した場合であ
り、Ｉｋが高いしきい値ＲｅｆＨｉ側から低下する時と
低いしきい値ＲｅｆＬｏ側から上昇する時で収束する点
が異なってしまう。

【００３６】これに対して、図２７に示すように収束範
囲を設定せずにある１点で大小関係を比較すると、上記
のような（ｂ）、（ｃ）の場合の問題は解決できる。

【００３７】しかし、離散的なデータであると、図２８
に示すように、データ（ＶＩｋ）が振動する問題点があ
る。

【００３８】この発明は上記のような事情を考慮してな
されたものであり、その第１の目的は、高圧変動により
直流レベルが急激に変化したとしても、この変化に高速
に追随して調整を行うことができる自動白色バランス調
整回路及び映像表示装置を提供することにある。

【００３９】この発明の第２の目的は、直流レベルを調
整するために用いられるデータが離散的なデータであっ
ても、この直流レベルを振動させずに１点に収束させる
ことができる自動白色バランス調整回路及び映像表示装
置を提供することにある。

【００４０】

【課題を解決するための手段】第１の発明の自動白色バ
ランス調整回路は、カラー映像信号の直流レベル及び交
流振幅を調整して出力する調整回路と、上記調整回路の
動作を制御するために使用されるディジタルデータを格
納するメモリ回路と、上記メモリ回路に格納されたディ
ジタルデータをアナログ信号に変換して上記調整回路に
出力するＤ／Ａ変換回路と、上記カラー映像信号の垂直
ブランキング期間の一部に基準信号を挿入するスイッチ
回路と、上記調整回路の出力に応じてカラー受像管を表
示駆動するカソード駆動信号を出力する駆動回路と、上
記カラー受像管のカソード電流を検出する第１の検出回
路と、上記スイッチ回路で上記基準信号が挿入されてい
る期間における上記第１の検出回路の検出値を基準値と
比較する比較回路と、上記メモリ回路に格納されたディ
ジタルデータを上記比較回路の比較結果に基づいて更新
する更新回路と、上記カラー受像管における高圧変動を
検出する第２の検出回路と、上記第２の検出回路で高圧
変動が検出された際に、上記調整回路で上記直流レベル
及び交流振幅のうち直流レベルのみが優先的に調整され
るように、上記更新回路、上記メモリ回路及び上記Ｄ／
Ａ変換回路における上記直流レベルの調整経路を選択す
るように制御する選択制御回路とを具備している。

【００４１】第２の発明の自動白色バランス調整回路
は、三原色のカラー映像信号の直流レベル及び交流振幅
をそれぞれ調整して出力する複数の調整回路と、上記調
整回路の動作を制御するために使用されるディジタルデ
ータを格納するメモリ回路と、上記メモリ回路に格納さ
れたディジタルデータをアナログ信号に変換して上記調
整回路に出力するＤ／Ａ変換回路と、上記カラー映像信
号の垂直ブランキング期間の一部に基準信号を挿入する
複数のスイッチ回路と、上記複数の調整回路の出力に応
じてカラー受像管を表示駆動するカソード駆動信号を出
力する複数の駆動回路と、上記カラー受像管の三原色に
対応した各カソード電極に流れるカソード電流を検出す
る検出回路と、上記スイッチ回路で上記基準信号が挿入
されている期間における上記検出回路の検出値を基準値
と比較する比較回路と、上記比較回路で上記検出回路の
検出値と基準値との差が検出された時、上記メモリ回路
に格納された上記ディジタルデータを所定の変化量刻み
で更新する更新回路と、上記比較回路で上記検出回路の
検出値と基準値との差が所定値よりも大きいことが検出
された時、上記検出回路で検出される上記三原色に対応
した各カソード電流の検出値と上記基準値との差が同等
である場合に上記更新回路による上記ディジタルデータ
の更新を上記所定の変化量よりも大きい変化量刻みで行
わせるように設定する設定回路とを具備している。

【００４２】第３の発明の映像表示装置は、カラー映像
信号の垂直ブランキング期間の一部に基準信号を挿入す
る手段と、予め与えられたディジタルデータに応じてこ
の基準信号の直流レベル及び交流振幅を調整する手段
と、この調整された基準信号に応じてカラー受像管を表
示駆動するためのカソード駆動信号を発生してカラー受
像管のカソード電極に供給する手段と、上記基準信号が
挿入されている期間におけるカソード電流を検出してこ
の検出値を基準値と比較する手段と、この比較結果に応
じて上記直流レベル及び交流振幅を調整するための上記
ディジタルデータをそれぞれ更新する手段とを具備し、
上記カラー受像管における高圧変動が生じた際に、上記
ディジタルデータのうち上記直流レベルを調整するため
のディジタルデータのみが優先的に更新されることを特
徴とする。

【００４３】第４の発明の映像表示装置は、三原色のカ
ラー映像信号の垂直ブランキング期間の一部にそれぞれ
の各基準信号を挿入する手段と、予め与えられたディジ
タルデータに応じてこれら各基準信号の直流レベル及び
交流振幅を調整する手段と、これら調整された各基準信
号に応じてカラー受像管を表示駆動するためのカソード
駆動信号をそれぞれ発生してカラー受像管の複数のカソ
ード電極に供給する手段と、上記各基準信号が挿入され
ている期間におけるカソード電流を検出してこれら各検
出値を基準値と比較する手段とを具備し、上記各検出値
と上記基準値との差が所定値よりも小さい場合には上記
ディジタルデータが所定の変化量刻みで更新され、上記
各検出値と上記基準値との差が上記所定値よりも大き
く、かつ上記各検出値と上記基準値との差が上記三原色
について全て同等の場合には上記ディジタルデータが上
記所定の変化量よりも大きい変化量刻みで毎に更新され
ることを特徴とする。

【００４４】第５の発明の自動白色バランス調整回路
は、制御電圧に応じて映像信号の少なくとも直流レベル
を調整して出力する調整回路と、上記調整回路の動作を
制御するために使用されるディジタルデータを格納する
メモリ回路と、上記メモリ回路に格納されたディジタル
データを第１のアナログ電圧に変換して出力するＤ／Ａ
変換回路と、上記映像信号の垂直ブランキング期間の一
部に基準信号を挿入する第１のスイッチ回路と、上記調
整回路の出力に応じて受像管を表示駆動するカソード駆
動信号を出力する駆動回路と、上記第１のスイッチ回路
で上記基準信号が挿入されている期間に上記受像管のカ
ソード電流が所定の基準電流と実質的に一致するような
第２のアナログ電圧を発生する増幅回路と、上記第１の
スイッチ回路で上記基準信号が挿入されている期間に上
記増幅回路で発生される第２のアナログ電圧と上記Ｄ／
Ａ変換回路で発生される第１のアナログ電圧の差の電圧
を発生する差電圧発生回路と、上記差電圧発生回路で発
生される電圧を保持する保持回路と、上記保持回路で保
持されている電圧と上記差電圧発生回路で発生される電
圧とを比較する比較回路と、上記差電圧発生回路で発生
される電圧及び上記比較回路の比較結果に応じて上記メ
モリ回路に格納されたディジタルデータを更新する更新
回路と、上記Ｄ／Ａ変換回路で発生される第１のアナロ
グ電圧及び上記増幅回路で発生される第２のアナログ電
圧が入力され、上記第１のスイッチ回路で上記基準信号
が挿入されている期間には上記第２のアナログ電圧を選
択し、上記第１のスイッチ回路を介して上記映像信号が
入力されている期間には上記第１のアナログ電圧を選択
して上記調整回路に上記制御電圧として出力する第２の
スイッチ回路とを具備している。

【００４５】第６の発明の自動白色バランス調整回路
は、制御電圧に応じて映像信号の少なくとも直流レベル
を調整して出力する調整回路と、上記調整回路の動作を
制御するために使用されるディジタルデータを格納する
メモリ回路と、上記メモリ回路に格納されたディジタル
データをアナログ電圧に変換し上記制御電圧として上記
調整回路に出力するＤ／Ａ変換回路と、上記映像信号の
垂直ブランキング期間の一部に基準信号を挿入するスイ
ッチ回路と、上記調整回路の出力に応じて受像管を表示
駆動するカソード駆動信号を出力する駆動回路と、上記
スイッチ回路で上記基準信号が挿入されている期間に上
記受像管のカソード電流を検出する検出回路と、上記ス
イッチ回路で上記基準信号が挿入されている期間におけ
る上記検出回路の検出値を基準値と比較する第１の比較
回路と、上記第１の比較回路の比較結果を保持する保持
回路と、上記保持回路の出力と上記第１の比較回路の比
較結果とを比較する第２の比較回路と、上記第１の比較
回路の比較結果及び上記第２の比較回路の比較結果に応
じて上記メモリ回路に格納されたディジタルデータを更
新する更新回路とを具備している。

【００４６】第７の発明の自動白色バランス調整回路
は、制御電圧に応じて映像信号の少なくとも直流レベル
を調整して出力する調整回路と、上記調整回路の動作を
制御するために使用されるディジタルデータを格納する
メモリ回路と、上記メモリ回路に格納されたディジタル
データをアナログ電圧に変換し上記制御電圧として上記
調整回路に出力するＤ／Ａ変換回路と、上記映像信号の
垂直ブランキング期間の一部に基準信号を挿入するスイ
ッチ回路と、上記調整回路の出力に応じて受像管を表示
駆動するカソード駆動信号を出力する駆動回路と、上記
スイッチ回路で上記基準信号が挿入されている期間に上
記受像管のカソード電流を検出する検出回路と、上記ス
イッチ回路で上記基準信号が挿入されている期間におけ
る上記検出回路の検出値を基準値と比較する比較回路
と、互いに異なるディジタルデータを使用して上記調整
回路の動作を制御した時の上記比較回路の比較結果がそ
れぞれ入力される第１及び第２の保持回路と、上記比較
回路の比較結果並びに上記第１及び第２の保持回路の出
力に応じて上記メモリ回路に格納されたディジタルデー
タを更新する更新回路とを具備している。

【００４７】第８の発明の自動白色バランス調整回路
は、制御電圧に応じて映像信号の少なくとも直流レベル
を調整して出力する調整回路と、上記調整回路の動作を
制御するために使用されるディジタルデータを格納する
メモリ回路と、上記メモリ回路に格納されたディジタル
データをアナログ電圧に変換し上記制御電圧として上記
調整回路に出力するＤ／Ａ変換回路と、上記映像信号の
垂直ブランキング期間の一部に基準信号を挿入するスイ
ッチ回路と、上記調整回路の出力に応じて受像管を表示
駆動するカソード駆動信号を出力する駆動回路と、上記
スイッチ回路で上記基準信号が挿入されている期間に上
記受像管のカソード電流を検出する検出回路と、上記ス
イッチ回路で上記基準信号が挿入されている期間におけ
る上記検出回路の検出値を基準値と比較する比較回路
と、上記比較回路の比較結果が入力される第１の保持回
路と、上記第１の保持回路の出力が入力される第２の保
持回路と、上記第１及び第２の保持回路の出力に応じて
上記メモリ回路に格納されたディジタルデータを更新す
る更新回路とを具備している。

【００４８】第９の発明の自動白色バランス調整回路
は、制御電圧に応じて映像信号の少なくとも直流レベル
を調整して出力する調整回路と、上記調整回路の動作を
制御するために使用されるディジタルデータを格納する
メモリ回路と、上記メモリ回路に格納されたディジタル
データを第１のアナログ電圧に変換して出力するＤ／Ａ
変換回路と、上記映像信号の垂直ブランキング期間の一
部に基準信号を挿入する第１のスイッチ回路と、上記調
整回路の出力に応じて受像管を表示駆動するカソード駆
動信号を出力する駆動回路と、上記第１のスイッチ回路
で上記基準信号が挿入されている期間に上記受像管のカ
ソード電流が所定の基準電流と実質的に一致するような
第２のアナログ電圧を発生する増幅回路と、上記第１の
スイッチ回路で上記基準信号が挿入されている期間に上
記増幅回路で発生される第２のアナログ電圧と上記Ｄ／
Ａ変換回路で発生される第１のアナログ電圧との差に応
じた信号を発生する信号発生回路と、互いに異なるディ
ジタルデータを使用して上記調整回路の動作を制御した
時に、それぞれ上記信号発生回路で発生される各信号を
保持する第１及び第２の保持回路と、上記信号発生回路
で発生される信号及び上記第１及び第２の保持回路の出
力に応じて上記メモリ回路に格納されたディジタルデー
タを更新する更新回路と、上記Ｄ／Ａ変換回路で発生さ
れる第１のアナログ電圧及び上記増幅回路で発生される
第２のアナログ電圧が入力され、上記第１のスイッチ回
路で上記基準信号が挿入されている期間には上記第２の
アナログ電圧を選択し、上記第１のスイッチ回路を介し
て上記映像信号が入力されている期間には上記第１のア
ナログ電圧を選択して上記調整回路に上記制御電圧とし
て出力する第２のスイッチ回路とを具備している。

【００４９】第１０の発明の映像表示装置は、映像信号
の直流レベルの調整期間に、受像管のカソード電極に所
定のカソード電流が流れるような制御電圧を検出する手
段と、ディジタルデータをアナログ変換して得られるア
ナログ電圧の値が上記制御電圧に近付く方向に上記ディ
ジタルデータを変更する手段と、上記ディジタルデータ
の変更の前後で、この変更前後のディジタルデータをア
ナログ変換して得られる上記アナログ電圧と上記制御電
圧との差の絶対値が小さい方のディジタルデータを検出
する手段とを具備し、この検出されたディジタルデータ
をアナログ変換して得られるアナログ電圧を用いて映像
信号の直流レベルの調整を行うとを具備したことを特徴
とする。

【００５０】第１１の発明の映像表示装置は、映像信号
の直流レベルの調整期間に、ディジタルデータを更新
し、この更新の前後で受像管のカソード電極に流れるカ
ソード電流をそれぞれ検出する手段と、上記ディジタル
データの更新の前後で、検出される前記カソード電流の
値と所定の基準値との差の絶対値が小さい方のディジタ
ルデータを検出する手段とを具備し、この検出されたデ
ィジタルデータをアナログ変換して得られるアナログ電
圧を用いて映像信号の直流レベルの調整を行うことを特
徴とする。

【００５１】第１２の発明の映像表示装置は、映像信号
の直流レベルの調整期間に、ディジタルデータを変更
し、この変更の前後で受像管のカソード電極に流れるカ
ソード電流をそれぞれ検出する手段と、上記検出された
両カソード電流の値が予め設定された収束値を挟んで変
化した場合に上記ディジタルデータが収束したことを判
定する手段と、この収束が判定されると、上記カソード
電流の値が上記収束値を超える時あるいは上記カソード
電流の値が上記収束値を超える前のいずれかに対応した
ディジタルデータに固定する手段とを具備し、この固定
されたディジタルデータを用いて映像信号の直流レベル
の調整を行うことを特徴とする。

【００５２】

【発明の実施の形態】以下、図面を参照してこの発明を
実施の形態により説明する。

【００５３】（第１の実施の形態）図１は、高圧変動が
発生して映像信号の直流レベルが急激に変化した場合
に、この直流レベルの変化に高速に追随して調整を行う
ようにした、この発明の第１の実施の形態による自動白
色バランス調整回路を備えた映像表示装置全体の回路構
成を示すブロック図である。なお、この図１では、三原
色の映像信号のＲ、Ｇ、Ｂ各軸のＲ軸に関係した回路部
分のみを抽出して示したものであり、残りのＧ軸及びＢ
軸に関係した回路部分の構成は図示されているＲ軸の場
合と同様なのでその図示及び説明は省略する。

【００５４】図中の入力信号Ｒは三原色ドライブの場合
の通常の映像信号である。なお、これの原色信号は、図
示しない他の入力信号Ｇ、Ｂと共にブライトネス、テイ
ントなどが既にコントロールされているとする。

【００５５】また、基準パルスＴ１、Ｔ２はＡＫＢ調整
用の信号であり、一方の基準パルスＴ１は黒レベル（暗
部）調整用のパルスであり、他方の基準パルスＴ２は白
レベル（明部）調整用のパルスである。この基準パルス
Ｔ１、Ｔ２についても、図示しないが、他のＧ軸及びＢ
軸でも用いられる。

【００５６】スイッチ回路（ＳＷ）１１Ｒは、入力信号
Ｒ又は基準信号パルスＴ１及び基準パルスＴ２を選択し
て出力する。上記基準パルスＴ１及びＴ２を出力する期
間は、垂直ブランキング期間であって垂直帰線期間でな
い期間、すなわち、一般的にはＣＲＴ画面上でオーバー
スキャンされていてユーザーには視認できない期間の一
部である。

【００５７】また、基準の黒レベルに対応した基準パル
スＴ１のレベルは例えば約３〜１０ＩＲＥ（ただし白信
号のピークを１００ＩＲＥとする）であり、基準の白レ
ベルに対応した基準パルスＴ２のレベルは例えば約３０
〜５０ＩＲＥである。

【００５８】例えばクランプ回路からなるカットオフ調
整回路（Ｃｕｔ ｏｆｆ）１２Ｒでは、スイッチ回路１
１Ｒから出力される信号の直流レベルの設定（クラン
プ）が行われる。この際に、メモリ回路（ＭＥＭ）１３
Ｒに予め格納されているディジタルデータが読み出さ
れ、このディジタルデータがＤ／Ａ変換器（ＤＡＣ）１
４ＲでＤ／Ａ変換された後のアナログ信号、例えば直流
の制御電圧がこのカットオフ調整回路１２Ｒに供給され
る。

【００５９】また、利得制御増幅器からなるドライブゲ
イン調整回路（Ｄｒｉｖｅ ｇａｉｎ）１５Ｒでは、カ
ットオフ調整回路１２Ｒから出力される信号のドライブ
ゲイン、すなわち交流振幅の設定が行われる。この場合
にも、メモリ回路１６Ｒに予め格納されているディジタ
ルデータが読み出され、このディジタルデータがＤ／Ａ
変換器１７ＲでＤ／Ａ変換された後のアナログ信号（制
御電圧）がこのドライブゲイン調整回路１５Ｒに供給さ
れる。

【００６０】上記ドライブゲイン調整回路１５Ｒからの
出力はブランキング回路（ＢＬＫ）１８Ｒ及びドライバ
ー回路（Ｄｒｉｖｅｒ）１９Ｒを経由して、ＣＲＴ２０
の対応するカソード電極に供給される。

【００６１】上記ブランキング回路１８Ｒでは、通常の
ブランキングに加えて、ＡＫＢ調整処理期間中には調整
軸以外の不要な信号がブランキングされる。また、ＣＲ
Ｔ２０では、Ｒ、Ｇ、Ｂ軸の各カソード電極に電圧Ｖｋ
がそれぞれ印加され、これらのカソード電極にカソード
電流Ｉｋが流れることによって表示駆動が行われる。

【００６２】ＣＲＴ２０では、上記基準パルスＴ１また
はＴ２が供給された際に印加される電圧Ｖｋに応じたカ
ソード電流がカソード電極に流れ、このカソード電流が
電流検出回路２１によって検出され、電圧に変換されて
出力される。

【００６３】この電流検出回路２１から出力される変換
電圧は、比較器２２によって黒レベルの基準電圧または
白レベルの基準電圧を有する基準電圧Ｖｒｅｆと比較さ
れる。

【００６４】この比較器２２の出力はＡＫＢ処理回路２
３に供給される。このＡＫＢ処理回路２３では、比較器
２２の比較結果に応じて新たなディジタルデータが生成
され、この生成された新たなディジタルデータが選択器
２４を介して上記メモリ回路１３Ｒ又は１６Ｒに再格納
され、データの更新が行われる。

【００６５】また、図１の装置では、上記の構成に加え
て新たに高圧変動検出回路２５、強制選択回路２６及び
収束検出回路２７が追加されている。

【００６６】上記電流検出回路２１に高圧変動検出回路
２５が接続されている。この高圧変動検出回路２５は、
電流検出回路２１から出力される変換電圧が大きく変動
した場合に、この状態をＣＲＴ２０に印加されている高
電圧の変動が発生したものとして検出する。高圧変動検
出回路２５における検出出力は上記強制選択回路２６に
供給される。この強制選択回路２６は、高圧変動検出回
路２５で高圧変動が発生したことが検出された際は、Ａ
ＫＢ処理回路２３で生成される黒レベル（暗部）更新用
のディジタルデータのみが選択されるように上記選択器
２４を制御する。

【００６７】また、上記収束検出回路２７は電流検出回
路２１に接続されている。この収束検出回路２７は、電
流検出回路２１から出力される変換電圧に応じて、実際
の黒レベルが基準電圧Ｖｒｅｆに対応した基準の黒レベ
ルに収束したか否かを検出する。そして、この収束が検
出されると、強制選択回路２６の状態が選択器２４にお
いて黒レベル（暗部）及び白レベル（明部）の両調整動
作を選択する状態に戻される。

【００６８】さらに、上記強制選択回路２６の出力は上
記スイッチ回路１１Ｒにも供給されている。このスイッ
チ回路１１Ｒは強制選択回路２６の出力に応じて、各フ
ィールド毎に基準の黒レベルに対応した基準パルスＴ１
のみを選択するか、各フィールド毎に基準の黒レベルに
対応した基準パルスＴ１と基準の白レベルに対応した基
準パルスＴ２とを交互に選択するように制御される。

【００６９】このような構成において、高圧変動が発生
しない通常の状態では、スイッチ回路１１Ｒは、各フィ
ールド毎に基準の黒レベルに対応した基準パルスＴ１と
基準の白レベルに対応した基準パルスＴ２とを交互に選
択するように制御される。さらに、選択器２４は、ＡＫ
Ｂ処理回路２３で生成される黒レベル（暗部）更新用の
ディジタルデータと白レベル（明部）更新用のディジタ
ルデータが各フィールド毎に交互に選択するように制御
される。従って、従来の場合と同様に、カットオフ調整
回路１２Ｒにおける黒レベルの調整動作とドライブゲイ
ン調整回路１５Ｒにおける白レベルの調整動作とが、各
フィールドで交互に行われる。

【００７０】一方、高圧変動検出回路２５で高圧変動が
発生したことが検出されると、スイッチ回路１１Ｒは毎
フィールドに基準の黒レベルに対応した基準パルスＴ１
を選択するように制御され、また、強制選択回路２６か
らの検出出力により、選択器２４は、ＡＫＢ処理回路２
３で生成される黒レベル（暗部）更新用のディジタルデ
ータのみを選択するように制御される。この結果、各フ
ィールド毎にカットオフ調整回路１２Ｒにおける黒レベ
ルのみの調整動作が行われる。

【００７１】そして、収束検出回路２７で、実際の黒レ
ベルが基準の黒レベルに収束したことが検出されると、
強制選択回路２６の状態が黒レベル（暗部）及び白レベ
ル（明部）の両調整動作を行わせる状態に戻され、これ
以降では先に説明したような通常の状態、すなわち、カ
ットオフ調整回路１２Ｒにおける黒レベルの調整動作と
ドライブゲイン調整回路１５Ｒにおける白レベルの調整
動作とが、各フィールドで交互に行われる状態に戻る。

【００７２】図２は、第１の実施の形態による装置の制
御例をフローチャートで示したものである。すなわち、
ステップＳ１で基準パルスの挿入時に高圧変動が検出さ
れると、ステップＳ２で黒レベルの調整動作が行われ
る。その後、ステップＳ３で黒レベルの収束状態が検出
され、収束していなければステップＳ２に戻り、次のフ
ィールドで再び黒レベルの調整動作が行われる。

【００７３】一方、黒レベルの収束が検出されると、ス
テップＳ１に戻り、高圧変動の検出が行われる。そし
て、高圧変動が検出されなければ、ステップＳ４で奇数
フィールドか偶数フィールドかが検出され、奇数フィー
ルドであればステップＳ５で白レベルの調整動作が行わ
れる。その後、再び、ステップＳ１に戻り、高圧変動の
検出が行われ、高圧変動が検出されなければ、ステップ
Ｓ４で奇数フィールドか偶数フィールドかが検出され、
偶数フィールドであればステップＳ６で黒レベルの調整
動作が行われる。

【００７４】ところで、実際の高圧変動では、黒レベル
（カットオフレベル）の変化が大きいのに対して、白レ
ベルはほとんど変化しない。このため、高圧変動時には
白レベルの調整は即応性を必要としない。従って、高圧
変動時に大きく変化する黒レベルは、各フィールド毎に
調整されるので、従来の２倍の速度で収束させることが
できる。

【００７５】この結果、高圧変動により映像信号の直流
レベルが急激に変化したとしても、この変化に追随して
高速に調整を行うことができる。

【００７６】従って、この実施の形態の装置は、図２に
示すような各ステップで示されるような機能を有するも
のならば、必ずしも図１に示すような回路構成にされて
いなくてもよく、例えばプログラム制御によるＣＰＵな
どを用いた回路であってもよい。

【００７７】図３は、図１中における電流検出回路２
１、高圧変動検出回路２５及び比較器２２それぞれの具
体的な回路構成例を示している。

【００７８】電流検出回路２１は、先のカソード電流Ｉ
ｋを電圧に変換する抵抗３１によって構成されている。

【００７９】また、比較器２２は、上記抵抗３１によっ
て変換された電圧と先の基準電圧Ｖｒｅｆとを比較する
電圧コンパレータ３２と、データ（Ｄ）入力端に上記電
圧コンパレータ３２の出力が供給され、クロック入力端
にクロックＣＫが供給されるラッチ回路３３とから構成
されている。

【００８０】このような構成の比較器２２では、基準電
圧Ｖｒｅｆに対して変換電圧の値が大きければ、電圧コ
ンパレータ３２の出力（Ｑ）は“１”レベルとなり、こ
れとは逆に基準電圧Ｖｒｅｆに対して変換電圧の値が小
さければ、電圧コンパレータ３２の出力（Ｑ）は“０”
レベルとなる。そして、電圧コンパレータ３２の出力は
クロックＣＫが供給されるとラッチ回路３３でラッチさ
れ、ＡＫＢ処理回路２３に供給される。

【００８１】高圧変動検出回路２５は、上記抵抗３１に
よって変換された電圧と先の基準電圧Ｖｒｅｆよりも高
い電圧である基準電圧ＶＨ１とを比較する電圧コンパレ
ータ３４と、上記抵抗３１によって変換された電圧と先
の基準電圧Ｖｒｅｆよりも低い電圧である基準電圧ＶＬ
１とを比較する電圧コンパレータ３５と、データ（Ｄ）
入力端に上記電圧コンパレータ３４の出力が供給され、
クロック入力端に上記クロックＣＫが供給されるラッチ
回路３６と、データ（Ｄ）入力端に上記電圧コンパレー
タ３５の出力が供給され、クロック入力端に上記クロッ
クＣＫが供給されるラッチ回路３７と、上記一方のラッ
チ回路３６の出力（Ｑ）と他方のラッチ回路３６の反転
出力（／Ｑ）とが供給されるＯＲ回路３８とから構成さ
れている。なお、高圧変動が発生した場合、電流検出回
路２１における変換電圧は、基準電圧Ｖｒｅｆよりも大
きくなる場合と小さくなる場合の両方がある。

【００８２】上記高圧変動検出回路２５において、高圧
変動が発生し、電流検出回路２１における変換電圧の値
が基準電圧Ｖｒｅｆよりも大きくなり、さらに電圧コン
パレータ３４に供給されている基準電圧ＶＨ１を超える
と、この電圧コンパレータ３４の出力が“１”レベルと
なり、この後、クロックＣＫが供給されるタイミングで
ラッチ回路３６にラッチされる。

【００８３】また、高圧変動が発生したときに、電流検
出回路２１における変換電圧の値が基準電圧Ｖｒｅｆよ
りも小さくなり、さらに電圧コンパレータ３５に供給さ
れている基準電圧ＶＬ１よりも低くなると、この電圧コ
ンパレータ３５の出力が“０”レベルとなり、この後、
クロックＣＫが供給されるタイミングでラッチ回路３７
にラッチされる。

【００８４】このように高圧変動が発生すると、ラッチ
回路３６の出力（Ｑ）及びラッチ回路３７の反転出力
（／Ｑ）のうちいずれか一方が“１”レベルとなり、Ｏ
Ｒ回路３８を介してこの“１”レベルの検出信号が図１
中の強制選択回路２６に供給される。

【００８５】図４は、図１中における強制選択回路２６
の具体的な回路構成例を示している。この強制選択回路
２６は、反転出力（／Ｑ）がデータ（Ｄ）入力端に戻さ
れており、クロック入力端にクロックＶＣＬＫが供給さ
れるフリップフロップ回路３９と、高圧変動検出回路２
５からの検出出力でセットされ、収束検出回路２７から
の検出出力でリセットされるフリップフロップ回路４０
と、上記両フリップフロップ回路３９、４０の出力
（Ｑ）が入力されるＯＲ回路４１とから構成されてい
る。

【００８６】なお、上記クロックＶＣＬＫは垂直同期信
号に同期したクロックであり、１フィールド毎に１回出
力される。

【００８７】図４の強制選択回路２６では、フリップフ
ロップ回路３９の出力は１フィールド毎に“１”レベル
と“０”レベルが交互に繰り返されるような信号とな
り、図中に示すように、例えば“１”レベルは暗部調整
期間に、“０”レベルは明部調整期間にそれぞれ対応し
ている。従って、高圧変動が検出されないときは、この
フリップフロップ回路３９の出力がＯＲ回路４１を経由
して図１中の選択器２４に供給され、これにより選択器
２４はＡＫＢ処理回路２３から黒レベル調整用データが
出力される時はこのデータをメモリ回路１３Ｒに供給
し、ＡＫＢ処理回路２３から白レベル調整用データが出
力される時はこのデータをメモリ回路１６Ｒに供給す
る。

【００８８】一方、高圧変動が検出され、先の高圧変動
検出回路２５から“１”レベルの検出信号が出力される
と、フリップフロップ回路４０がセットされ、その出力
（Ｑ）が“１”レベルになるので、フリップフロップ回
路３９の出力にかかわらずにＯＲ回路４１の出力は
“１”レベルとなり、これにより選択器２４は、ＡＫＢ
処理回路２３から出力される黒レベル調整用データのみ
をメモリ回路１３Ｒに供給する。

【００８９】なお、この強制選択回路２６からの出力
は、先に説明したようにスイッチ回路１１Ｒにも供給さ
れており、高圧変動の検出時には、この強制選択回路２
６からの出力がスイッチ回路１１Ｒに供給されることに
より、このスイッチ回路１１Ｒでは基準パルスＴ１、Ｔ
２のうち黒レベルに対応した基準パルスＴ１のみを選択
するように制御される。

【００９０】図５は、図１中における電流検出回路２
１、比較器２２及び収束検出回路２７それぞれの具体的
な回路構成例を示している。

【００９１】なお、電流検出回路２１と比較器２２につ
いては図３で既に説明したので省略する。

【００９２】収束検出回路２７は、先の電流変換回路２
１から出力される変換電圧と、先の基準電圧Ｖｒｅｆよ
りも高くかつ先の基準電圧ＶＨ１よりは低い基準電圧Ｖ
Ｈ２とを比較する電圧コンパレータ５１と、上記電流変
換回路２１から出力される変換電圧と、先の基準電圧Ｖ
ｒｅｆよりも低くかつ先の基準電圧ＶＬ１よりは高い基
準電圧ＶＬ２とを比較する電圧コンパレータ５２と、デ
ータ（Ｄ）入力端に上記電圧コンパレータ５１の出力が
供給され、クロック入力端に先のクロックＣＫが供給さ
れるラッチ回路５３と、データ（Ｄ）入力端に上記電圧
コンパレータ５２の出力が供給され、クロック入力端に
上記クロックＣＫが供給されるラッチ回路５４と、上記
一方のラッチ回路５１の反転出力（／Ｑ）と他方のラッ
チ回路５２の出力（Ｑ）とが供給されるＡＮＤ回路５５
とから構成されている。

【００９３】なお、先の図３中の回路及び上記図５中の
回路で使用される各基準電圧の関係を図６にまとめて示
した。従って、上記収束検出回路２７で収束が検出され
る黒レベルの収束範囲は、図６中の基準電圧ＶＨ２とＶ
Ｌ２との間になる。

【００９４】上記収束検出回路２７では、高圧変動が発
生し、電流検出回路２１における変換電圧の値が基準電
圧Ｖｒｅｆよりも大きくなった後に、電流検出回路２１
における変換電圧の値が基準電圧ＶＨ２よりも低くなる
と、電圧コンパレータ５１の出力が“０”レベルとな
り、この後、クロックＣＫが供給されるタイミングでラ
ッチ回路５３にラッチされる。また、このとき、電圧コ
ンパレータ５２の出力は“１”レベルとなり、この後、
クロックＣＫが供給されるタイミングでラッチ回路５４
にラッチされる。従って、上記信号ラッチ後のラッチ回
路５３、５４の出力は共に“１”レベルになり、ＡＮＤ
回路５５からは“１”レベルの信号が強制選択回路２６
内のフリップフロップ回路４０のリセット端子に供給さ
れ、これによってフリップフロップ回路４０がリセット
され、その出力（Ｑ）が“０”レベルに戻るので、強制
選択回路２６が通常の状態に戻る。

【００９５】また、高圧変動が発生し、電流検出回路２
１における変換電圧の値が基準電圧Ｖｒｅｆよりも小さ
くなった後に、電流検出回路２１における変換電圧の値
が基準電圧ＶＬ２を超えると、電圧コンパレータ５２の
出力が“１”レベルとなり、この後、クロックＣＫが供
給されるタイミングでラッチ回路５４にラッチされる。
また、このとき、電圧コンパレータ５１の出力は“０”
レベルとなり、この後、クロックＣＫが供給されるタイ
ミングでラッチ回路５３にラッチされる。

【００９６】従って、この場合にも、上記信号ラッチ後
のラッチ回路５３、５４の出力は共に“１”レベルにな
り、先に述べたように強制選択回路２６内のフリップフ
ロップ回路４０がリセットされる。

【００９７】（第２の実施の形態）ところで、高圧変動
による映像信号の黒レベルの変動は、一般にＲ、Ｂ及び
Ｇ軸で同様の傾向を示す。従って、これら３軸における
黒レベル調整中のカソード電流の変動が同様な場合に
は、これを高圧変動が発生していると見做すことができ
る。なお、ここでいう同様な変動とは、変動量と変化の
方向が同じ場合を指す。そして、３軸における変化の傾
向を調べて、高圧変動があったと見做した場合の処理
は、収束点からの離れ具合に応じてデータを大きく変更
するか、小さく変更する。収束点から離れている場合に
データを大きく変更することにより、短時間で収束点に
移行させることができる。

【００９８】図７は、このような原理に基づいて高圧変
動を検出し、黒レベル及び白レベルの調整を行う、この
発明の第２の実施の形態による自動白色バランス調整回
路を備えた映像表示装置全体の回路構成を示すブロック
図である。

【００９９】なお、この実施の形態の装置でも、高圧変
動が発生して映像信号の直流レベルが急激に変化した場
合に、この直流レベルの変化に高速に追随して調整を行
うようにするものである。

【０１００】この図７の場合にも、先の図１の場合と同
様に三原色の映像信号のＲ、Ｇ、Ｂ各軸のＲ軸に関係し
た回路部分のみを抽出して示しており、残りのＧ軸及び
Ｂ軸に関係した回路部分の構成は図示されているＲ軸の
場合と同様なのでその図示及び説明は省略する。さら
に、図１に対応した箇所についてはその説明は省略し、
図１と異なっている点について以下に説明する。

【０１０１】この実施の形態では、比較器２２の比較結
果に応じて、ＡＫＢ処理回路２３で比較的小さな変化量
（±ｎ）で新たなディジタルデータが生成され、この生
成された新たなディジタルデータが選択器２４を介して
メモリ回路１３Ｒ又は１６Ｒに再格納され、データの更
新が行われる。

【０１０２】一方、電流検出回路２１からの変換電圧と
基準電圧Ｖｒｅｆとの差が大きい場合には、その情報が
Ｒ、Ｇ、Ｂ各軸共にラッチ回路２８でラッチされる。そ
して、このラッチ回路２８でラッチされているＲ、Ｇ、
Ｂ各軸毎の差の値が比較回路（Ｒ／Ｇ／Ｂ Ｃｏｍｐａ
ｒｅ）２９で比較される。

【０１０３】この比較回路２９において、３軸間で変動
の傾向が同じである場合、その結果がＡＫＢ処理回路２
３に供給される。そして、ＡＫＢ処理回路２３では、大
きな変化量（±ｍ：ｍ＞ｎ）で新たなディジタルデータ
が生成され、この生成された新たなディジタルデータが
選択器２４を介してメモリ回路１３Ｒ又は１６Ｒに再格
納され、データの更新が行われる。

【０１０４】他方、３軸間で変動の傾向が異なる場合、
すなわち、Ｒ、Ｇ、Ｂ軸のうちいずれか１軸が突出した
値であるような場合には、ノイズまたはサージなどによ
る影響と見做され、その結果がＡＫＢ処理回路２３に供
給される。この場合は、先と同様に、ＡＫＢ処理回路２
３では、比較的小さな変化量（±ｎ）で新たなディジタ
ルデータが生成されるか、又は全くデータが更新されな
い。

【０１０５】このように、電源投入時などの初期状態を
除外すれば、高圧変動以外ではデータを大きく更新する
必要がないので、Ｒ、Ｇ、Ｂ各軸間の変動傾向が異なる
場合には大きな変化量でデータの更新を行わないように
する。一方、電源投入時などのように、メモリ回路１３
Ｒ、１６Ｒのデータが定まっていない場合には、少なく
とも比較回路２９が動作しないようにし、一度安定点に
収束した後に動作するようにしておく。

【０１０６】なお、この実施の形態では、電流検出回路
２１をＲ、Ｇ、Ｂの３軸で共通に使用するために、Ｒ、
Ｇ、Ｂ各軸における電流検出回路２１からの変換電圧と
基準電圧Ｖｒｅｆとの差の値をラッチするラッチ回路２
８を設けているが、これは電流検出回路２１をＲ、Ｇ、
Ｂの３軸で独立に設け、３軸で独立して電流検出を行う
ようにすれば、このラッチ回路２８は不要である。

【０１０７】図８は、上記第２の実施の形態による装置
の制御例をフローチャートで示したものである。すなわ
ち、ステップＳ１１で基準パルスの挿入時にカソード電
流Ｉｋの値を検出し、次にステップＳ１２で変換電圧Ｖ
Ｉｋと基準電圧Ｖｒｅｆとが比較される。そして、その
差が小さければ、ステップＳ１３でデータが小さな変化
量で更新される。

【０１０８】一方、ステップＳ１２における比較で、そ
の差が大きければ、次のステップＳ１４でＲ、Ｇ、Ｂ各
軸の変動の傾向が比較される。そしてステップＳ１４で
同じであると判定されると、高圧変動が発生したものと
して、次のステップＳ１６でデータが大きな変化量で更
新される。

【０１０９】また、ステップＳ１４で同じでないと判定
されると、高圧変動ではなく、ノイズまたはサージなど
による影響と見做され、次のステップＳ１７ではデータ
の更新は行われない。

【０１１０】従って、この実施の形態の装置は、図８に
示すような各ステップで示されるような機能を有するも
のならば、必ずしも図７に示すような回路構成にされて
いなてもよい。

【０１１１】図９は、図７の装置において、高圧の変動
時には大きな変化量刻みでデータの更新を行い、ノイズ
またはサージの発生時には小さな変化量刻みでデータの
更新を行うようにした場合の、図７中における電流検出
回路２１、比較器２２、ラッチ回路２８及び比較回路２
９それぞれの具体的な回路構成例を示している。

【０１１２】なお、電流検出回路２１は先の図３の場合
と同様に構成されているので、その説明は省略する。

【０１１３】上記比較器２２は、電流検出回路２１から
の変換電圧Ｖｋと先の基準電圧Ｖｒｅｆとを比較する電
圧コンパレータ６１と、データ（Ｄ）入力端に上記電圧
コンパレータ６１の出力が供給され、クロック入力端に
クロックＣＫが供給されるラッチ回路６２と、上記変換
電圧Ｖｋと先の基準電圧Ｖｒｅｆよりも高い電圧である
基準電圧ＶＨとを比較する電圧コンパレータ６３と、上
記変換電圧Ｖｋと先の基準電圧Ｖｒｅｆよりも低い電圧
である基準電圧ＶＬとを比較する電圧コンパレータ６４
と、データ（Ｄ）入力端に上記電圧コンパレータ６３の
出力が供給され、クロック入力端に上記クロックＣＫが
供給されるラッチ回路６５と、データ（Ｄ）入力端に上
記電圧コンパレータ６４の出力が供給され、クロック入
力端に上記クロックＣＫが供給されるラッチ回路６６
と、上記一方のラッチ回路６５の出力（Ｑ）と他方のラ
ッチ回路６６の反転出力（／Ｑ）とが供給されるＯＲ回
路６７とから構成されている。

【０１１４】上記比較器２２では、基準電圧Ｖｒｅｆに
対して変換電圧Ｖｋの値が大きければ、電圧コンパレー
タ６１の出力（Ｑ）は“１”レベルとなり、これとは逆
に基準電圧Ｖｒｅｆに対して変換電圧Ｖｋの値が小さけ
れば、電圧コンパレータ６１の出力（Ｑ）は“０”レベ
ルとなる。そして、電圧コンパレータ６１の出力はクロ
ックＣＫが供給されるとラッチ回路６２でラッチされ、
ＡＫＢ処理回路２３に供給される。

【０１１５】また、高圧変動の発生やノイズ、サージな
どの発生により、電流検出回路２１における変換電圧Ｖ
ｋの値が基準電圧ＶＨよりも大きくなると、電圧コンパ
レータ６３の出力が“１”レベルとなり、この後、クロ
ックＣＫが供給されるタイミングでラッチ回路６５にラ
ッチされる。

【０１１６】一方、高圧変動の発生やノイズ、サージな
どの発生により、電流検出回路２１における変換電圧Ｖ
ｋの値が基準電圧ＶＬよりも小さくなると、電圧コンパ
レータ６４の出力が“０”レベルとなり、この後、クロ
ックＣＫが供給されるタイミングでラッチ回路６６にラ
ッチされる。

【０１１７】従って、高圧変動の発生などにより、電流
検出回路２１における変換電圧Ｖｋの値が基準電圧ＶＨ
よりも大きくなるか、あるいは基準電圧ＶＬよりも小さ
くなると、ラッチ回路６５の出力（Ｑ）とラッチ回路６
６の反転出力（／Ｑ）のうちのいずれか一方が“１”レ
ベルとなり、ＯＲ回路６７の出力は“１”レベルとな
る。

【０１１８】上記ラッチ回路２８は、データ（Ｄ）入力
端に上記ラッチ回路６５の出力がそれぞれ供給され、ク
ロック入力端にそれぞれ異なるクロックＲＣＫ、ＧＣ
Ｋ、ＢＣＫが供給される３個のラッチ回路７１〜７３
と、データ（Ｄ）入力端に上記ラッチ回路６６の反転出
力がそれぞれ供給され、クロック入力端にそれぞれ上記
クロックＲＣＫ、ＧＣＫ、ＢＣＫが供給される３個のラ
ッチ回路７４〜７６とから構成されている。

【０１１９】上記３個のラッチ回路７１〜７３は、Ｒ、
Ｇ、Ｂ各軸における上記ラッチ回路６５のラッチ出力
を、また３個のラッチ回路７４〜７６は、Ｒ、Ｇ、Ｂ各
軸における上記ラッチ回路６６のラッチ出力（／Ｑ）
を、クロックＲＣＫ、ＧＣＫ、ＢＣＫそれぞれに同期し
てラッチする。

【０１２０】上記比較回路２９は、上記ラッチ回路２８
内の３個のラッチ回路７１〜７３の出力（Ｑ）が入力さ
れるＡＮＤ回路７７と、上記ラッチ回路２８内の３個の
ラッチ回路７４〜７６の出力（Ｑ）が入力されるＡＮＤ
回路７８と、上記両ＡＮＤ回路７７、７８の出力が入力
されるＯＲ回路７９と、データ（Ｄ）入力端に上記ＯＲ
回路７９の出力が供給され、クロック入力端にクロック
ＣＫ２が供給されるラッチ回路８０と、このラッチ回路
８０の出力（Ｑ）と電源投入時などの初期状態のときに
は“１”レベルにされ、それ以外のときには“０”レベ
ルにされる信号ＳＷとが入力されるＯＲ回路８１と、こ
のＯＲ回路８１の出力と先の比較器２２内のＯＲ回路６
７の出力とが入力されるＡＮＤ回路８２とから構成され
ている。

【０１２１】ここで、高圧変動が発生して、ラッチ回路
２８内の３個のラッチ回路７１〜７３の出力（Ｑ）が全
て“１”レベルになると、ＡＮＤ回路７７の出力が
“１”レベルになり、この出力が入力されるＯＲ回路７
９の出力も“１”レベルになる。そして、クロックＣＫ
２が供給された後に、このＯＲ回路７９の出力がラッチ
回路８０にラッチされることによって、このラッチ回路
８０の出力が“１”レベルになり、さらにＯＲ回路８１
を介してＡＮＤ回路８２に入力される。従って、このと
きはＡＮＤ回路８２が開き、先のＯＲ回路６７の出力
（高圧変動発生時は“１”レベル）がＡＫＢ処理回路２
３に供給される。

【０１２２】このとき、ＡＫＢ処理回路２３には比較器
２２及び２９から共に“１”レベルの信号が入力され、
ＡＫＢ処理回路２３ではこの両入力が共に“１”レベル
のときには、先に説明したように大きな変化量刻み（±
ｍ：ｍ＞ｎ）で新たなディジタルデータが生成される。

【０１２３】また、高圧変動が発生して、ラッチ回路２
８内の別の３個のラッチ回路７４〜７６の出力（Ｑ）が
全て“１”レベルになった場合も同様である。

【０１２４】一方、高圧変動の発生ではなく、ノイズや
サージなどが発生した場合には、Ｒ、Ｇ、Ｂ各軸におけ
る変換電圧Ｖｋの変動の傾向が異なる。従って、クロッ
クＲＣＫ、ＧＣＫ、ＢＣＫによるデータラッチ後の、ラ
ッチ回路２８内のそれぞれ３個のラッチ回路７１〜７３
及びラッチ回路７４〜７６の出力は全て“１”レベルと
はならない。従って、ノイズやサージなどが発生した場
合、比較回路２９内のＡＮＤ回路７７、７８の各出力は
“０”レベルとなり、この出力が入力されるＯＲ回路７
９の出力も“０”レベルになる。この後、クロックＣＫ
２が供給され、このＯＲ回路７９の出力がラッチ回路８
０でラッチされると、このラッチ回路８０の出力は
“０”レベルになる。そして、電源投入時などの初期状
態でなければ、信号ＳＷも“０”レベルになっているの
で、ＯＲ回路８１の出力は“０”レベルになり、ＡＮＤ
回路８２は開かない。すなわち、先のＯＲ回路６７の出
力にかかわらずＡＮＤ回路８２の出力は“０”レベルに
なる。

【０１２５】このとき、変換電圧Ｖｋが収束していなけ
れば、ＡＫＢ処理回路２３には比較器２２からは“１”
レベル、比較器２９から“０”レベルの信号が入力さ
れ、このとき、ＡＫＢ処理回路２３では、先に説明した
ように小さな変化量刻み（±ｎ）で新たなディジタルデ
ータが生成される。

【０１２６】また、電源投入時などの初期状態のとき、
信号ＳＷは“１”レベルになり、ＡＮＤ回路８１の出力
が“１”レベルになる。このとき、ラッチ回路６５また
は６６の出力が“１”レベルであれば、ＡＮＤ回路８２
の出力が“１”レベルになり、先に説明したようにＡＫ
Ｂ処理回路２３では大きな変化量刻み（±ｍ：ｍ＞ｎ）
で新たなディジタルデータが生成される。

【０１２７】このように、上記第２の実施の形態による
映像表示装置の場合には、高圧変動が発生した場合にの
み、ＡＫＢ処理回路２３で大きな変化量刻みで新たなデ
ィジタルデータを生成してメモリ回路に再格納させるよ
うにしたので、ノイズなどによる誤動作を防止すること
ができると共に、高圧変動の発生により直流レベルが急
激に変化したとしても、この変化に高速に追随して調整
を行うことができる。

【０１２８】（第３の実施の形態）次に、直流レベルを
調整するために用いられるデータが離散的なデータであ
っても、この直流レベルを振動させずに１点に収束させ
ることができるような自動白色バランス調整回路を備え
た映像表示装置の実施の形態について説明する。

【０１２９】図１０は、この発明の第３の実施の形態に
よる自動白色バランス調整回路を備えた映像表示装置全
体の回路構成を示すブロック図である。なお、この図１
０では、三原色の映像信号のＲ、Ｇ、Ｂ各軸のＲ軸に関
係した回路部分のみを抽出して示したものであり、残り
のＧ軸及びＢ軸に関係した回路部分の構成は図示されて
いるＲ軸の場合と同様なのでその図示及び説明は省略す
る。

【０１３０】さらに、図中の入力信号Ｒは三原色ドライ
ブの場合の通常の映像信号であり、これの原色信号は図
示しない他の入力信号Ｇ、Ｂと共にブライトネス、テイ
ントなどが既にコントロールされているとする。

【０１３１】基準パルスＴ１は黒レベル（暗部）調整用
の信号であり、この基準パルスＴ１は図示しない他のＧ
軸及びＢ軸にも入力される。

【０１３２】スイッチ回路（ＳＷ）１１Ｒは、入力信号
Ｒ又は基準信号パルスＴ１を選択して出力する。上記基
準パルスＴ１を出力する期間は、垂直ブランキング期間
であって垂直帰線期間でない期間、すなわち、一般的に
はＣＲＴ画面上でオーバースキャンされていてユーザー
には視認できない期間の一部である。

【０１３３】また、基準の黒レベルに対応した基準パル
スＴ１のレベルは例えば約３〜１０ＩＲＥ（白信号のピ
ークを１００ＩＲＥとする）である。

【０１３４】例えばクランプ回路からなるカットオフ調
整回路（Ｃｕｔ ｏｆｆ）１２Ｒでは、スイッチ回路１
１Ｒから出力される信号の直流レベルの設定（クラン
プ）が行われる。この際に、メモリ回路１３Ｒに予め格
納されているディジタルデータが読み出され、このディ
ジタルデータがＤ／Ａ変換器１４ＲでＤ／Ａ変換された
後のアナログ信号、例えば直流の制御電圧が、スイッチ
回路（ＳＷ）９１を介してこのカットオフ調整回路１２
Ｒに供給される。

【０１３５】カットオフ調整回路１２Ｒから出力される
信号は図示しないブランキング回路及びドライバー回路
（Ｄｒｉｖｅｒ）１９Ｒを経由して、ＣＲＴ２０の対応
するカソード電極に供給される。

【０１３６】ＣＲＴ２０では、Ｒ、Ｇ、Ｂ軸の各カソー
ド電極に電圧Ｖｋがそれぞれ印加され、これらのカソー
ド電極にカソード電流Ｉｋが流れることによって表示駆
動が行われる。

【０１３７】ＣＲＴ２０では、上記基準パルスＴ１が供
給された際に印加される電圧Ｖｋに応じたカソード電流
がカソード電極に流れ、このカソード電流が電流検出回
路２１によって検出され、電圧ＶＩｋに変換される。こ
の変換電圧ＶＩｋは、ノイズ除去回路としてのロウパス
フィルタ回路（ＬＰＦ）９２を介して差動増幅器９３の
反転入力端子（−）に供給される。

【０１３８】上記差動増幅器９３の非反転入力端子
（＋）には、黒レベルの基準電圧を有する基準電圧Ｖｒ
ｅｆが供給されており、この差動増幅器９３により上記
変換電圧ＶＩｋと基準電圧Ｖｒｅｆとが比較される。

【０１３９】そして、この差動増幅器９３の出力電圧は
先のスイッチ回路９１を介してカットオフ調整回路１２
Ｒに供給されると共に、サンプル・ホールド回路（Ｓ／
Ｈ）９４に供給されて保持される。サンプル・ホールド
回路９４の保持電圧は引き算回路としての比較器９５の
反転入力端子（−）に供給される。この比較器９５の非
反転入力端子（＋）には先のＤ／Ａ変換器１４Ｒで変換
された電圧が供給され、比較器９５で両電圧の差の電圧
が生成される。この差の電圧は整形回路９６に供給され
て“１”レベルもしくは“０”レベルの論理信号に変換
された後、ＡＫＢ処理回路２３に供給される。

【０１４０】さらに、比較器９５で生成された差の電圧
は絶対値回路（ＡＢＳ）９７に供給され、ここでその絶
対値が生成される。この絶対値回路９７の出力は電圧コ
ンパレータ９９の非反転入力端子（＋）に供給されると
共に、サンプル・ホールド回路（Ｓ／Ｈ）９８に供給さ
れて保持される。そして、このサンプル・ホールド回路
９８の出力は電圧コンパレータ９９の反転入力端子
（−）に供給され、さらにこの電圧コンパレータ９９の
出力がＡＫＢ処理回路２３に供給される。

【０１４１】次に、上記のような構成の装置の動作を説
明する。

【０１４２】まず、スイッチ回路１１Ｒを介して基準パ
ルスＴ１がカットオフ調整回路１２Ｒに供給されている
ＡＫＢ期間では、スイッチ回路９１で差動増幅器９３の
出力電圧が選択され、カットオフ調整回路１２Ｒに供給
される。またＡＫＢ期間でない映像期間では、スイッチ
回路９１でＤ／Ａ変換器１４Ｒからの電圧が選択され、
カットオフ調整回路１２Ｒに供給される。

【０１４３】ＡＫＢ期間では、カットオフ調整回路１２
Ｒ、ドライバー回路１９Ｒ、ＣＲＴ２０、電流検出回路
２１、ロウパスフィルタ回路９２、差動増幅器９３、ス
イッチ回路９１及び先のカットオフ調整回路１２Ｒから
なる負帰還ループが構成され、ＶＩｋ＝Ｖｒｅｆとなる
ように差動増幅器９３の出力電圧ＶＣＩの値が制御され
る。このとき、差動増幅器９３の出力電圧ＶＣＩの値
は、前記図２８における収束点に相当する。つまり、映
像期間にＤ／Ａ変換器１４Ｒから出力される制御電圧の
値が、このＶＣＩに最も近い値となる点が調整時の最適
値となる。この電圧ＶＣＩは、サンプル・ホールド回路
９４で保持される。

【０１４４】Ｄ／Ａ変換器１４Ｒから出力される制御電
圧の値がこの最適値になるようにするために、メモリ回
路１３Ｒに予め格納されているデータｍが読み出され、
Ｄ／Ａ変換器１４Ｒでアナログ電圧に変換される。この
ときの電圧の値をＶ（ｍ）とする。なお、この電圧Ｖ
（ｍ）の値は収束点よりも低い値であるとする。また、
このＡＫＢ期間の前の映像期間では、この電圧Ｖ（ｍ）
がカットオフ調整回路１２Ｒを制御する制御電圧として
使用されていたものである。

【０１４５】次に、比較器９５で上記電圧Ｖ（ｍ）と予
めサンプル・ホールド回路９４で保持されている電圧Ｖ
ＣＩとの差が生成され、絶対値回路９７でその絶対値が
生成され、さらにこの絶対値がサンプル・ホールド回路
９８で保持される。このときのサンプル・ホールド回路
９８の保持電圧をＶｐｅとする。

【０１４６】また、先の比較器９５で比較され生成され
た差の電圧は、この後、整形回路９６で論理信号に整形
され、ＡＫＢ処理回路２３に供給される。この場合、Ｖ
（ｍ）はＶＣＩよりも低い電圧なので、ＡＫＢ処理回路
２３によりメモリ回路１３Ｒでは以前の格納データに対
して＋１される。これにより、メモリ回路１３Ｒの格納
データが（ｍ＋１）に更新され、この更新されたデータ
が再び読み出され、Ｄ／Ａ変換器１４Ｒでアナログ電圧
に変換される。このときの変換電圧の値をＶ（ｍ＋１）
とする。

【０１４７】次に、再び比較器９５で上記電圧Ｖ（ｍ＋
１）と予めサンプル・ホールド回路９４で保持されてい
る電圧ＶＣＩとの差が生成され、絶対値回路９７でその
絶対値が生成される。このときの絶対値をＶｔｅとす
る。そして、電圧コンパレータ９９で、上記電圧Ｖｔｅ
と予めサンプル・ホールド回路９８で保持されている電
圧Ｖｐｅとが比較され、この比較結果がＡＫＢ処理回路
２３に供給される。

【０１４８】ここで、Ｖｔｅ＞Ｖｐｅの場合、元のメモ
リデータｍの方が（ｍ＋１）に比べて収束点に近いの
で、このときの比較器９５の比較出力に基づき、ＡＫＢ
処理回路２３でメモリ回路１３Ｒのデータが元のｍに戻
される。

【０１４９】一方、Ｖｔｅ＜Ｖｐｅの場合、メモリデー
タが（ｍ＋１）の場合の方が収束点に近いので、このと
きの比較器９５の比較出力に基づき、ＡＫＢ処理回路２
３によるメモリ回路１３Ｒのデータ更新は行われない。

【０１５０】これで１フィールドにおけるＡＫＢ処理が
終了し、次のＡＫＢ期間までの映像期間ではメモリ回路
１３Ｒに格納されているデータに基づいてカットオフ調
整回路１２Ｒの動作が制御される。

【０１５１】なお、最初にＶ（ｍ）がＶＣＩよりも高い
電圧であった場合には、メモリ回路１３Ｒのデータを
（ｍ−１）に更新して同様の動作を行う。以降、各ＡＫ
Ｂ期間毎に上記のような動作が繰り返されることによ
り、Ｄ／Ａ変換器１４Ｒの変換電圧が最終的に最適値に
収束する。

【０１５２】このように上記実施の形態によれば、カッ
トオフ調整回路１２Ｒの動作を制御するための制御電圧
の値を最終的に１点に収束させることができ、これによ
り映像信号の直流レベルを振動させずに１点に収束させ
ることができる。

【０１５３】なお、上記説明では、１フィールド毎にメ
モリ回路のデータを更新し、アナログ電圧への変換後に
以前の電圧との比較を１回行うように説明したが、１フ
ィールド期間に可能な限りデータ更新回数を増やすこと
によって、収束に要する時間をより短くすることができ
る。

【０１５４】また、上記説明では、メモリ回路のデータ
更新量を１としたが、Ｄ／Ａ変換器１４Ｒの変換電圧が
収束点から大きく離れている場合にはデータの更新単位
を１よりも大きくすることで、最適値に到達する時間を
短縮することができる。この場合、収束点からの離れ具
合は、例えば比較器９５の出力電圧でモニタすることが
できる。

【０１５５】また、上記説明では、黒レベル（暗部）の
調整のみを行い、白レベル（明部）の調整を行う回路に
ついては図示を省略しているが、白レベル（明部）の調
整も同様に行うことができることはもちろんであり、こ
の場合にはスイッチ回路１１Ｒに前記基準パルスＴ１の
他に白レベル調整用の基準パルスＴ２が入力される。

【０１５６】図１１は、上記第３の実施の形態による装
置の制御例をフローチャートで示したものである。すな
わち、ステップＳ２１で、調整時の最適値となる電圧Ｖ
ＣＩが検出される。次にステップＳ２２で、上記電圧Ｖ
ＣＩと、メモリ回路１３Ｒに予め格納されているデータ
ｍをＤ／Ａ変換して得られる電圧Ｖ（ｍ）との差の電圧
の絶対値｜ＶＣＩ−Ｖ（ｍ）｜がＶｐｅとして生成され
る。次にステップＳ２３で、ＶＣＩとＶ（ｍ）との大小
が比較される。

【０１５７】ここで、ＶＣＩ＞Ｖ（ｍ）ならば、Ｄ／Ａ
変換された電圧Ｖ（ｍ）が収束電圧ＶＣＩよりも小さ
く、Ｄ／Ａ変換された後の電圧を高くする必要があり、
次のステップＳ２４で、上記電圧ＶＣＩと、メモリ回路
１３Ｒに予め格納されているデータｍに対して＋１され
たデータ（ｍ＋１）をＤ／Ａ変換して得られる電圧Ｖ
（ｍ＋１）との差の電圧の絶対値｜ＶＣＩ−Ｖ（ｍ＋
１）｜がＶｔｅとして生成される。次に、ステップＳ２
５で、ＶｔｅとＶｐｅの大小が比較される。

【０１５８】そして、Ｖｔｅに対してＶｐｅが大きい場
合には、ステップＳ２６でデータがｍ＋１に固定され
る。上記とは逆に、Ｖｔｅに対してＶｐｅが小さい場合
には、ステップＳ２７でデータがｍに戻される。

【０１５９】一方、ステップＳ２３で、ＶＣＩ＞Ｖ
（ｍ）でないと判断された場合は、Ｄ／Ａ変換された電
圧Ｖ（ｍ）が収束電圧ＶＣＩよりも大きく、Ｄ／Ａ変換
された後の電圧を低くする必要があり、次のステップＳ
２８で、上記電圧ＶＣＩと、メモリ回路１３Ｒに予め格
納されているデータｍに対して−１されたデータ（ｍ−
１）をＤ／Ａ変換して得られる電圧Ｖ（ｍ−１）との差
の電圧の絶対値｜ＶＣＩ−Ｖ（ｍ−１）｜がＶｔｅとし
て生成される。次に、ステップＳ２９で、ＶｔｅとＶｐ
ｅの大小が比較される。

【０１６０】そして、Ｖｔｅに対してＶｐｅが大きい場
合には、先のステップＳ３０でデータがｍ−１に固定さ
れる。上記とは逆に、Ｖｔｅに対してＶｐｅが小さい場
合には、先のステップＳ２７でデータがｍに戻される。

【０１６１】従って、この実施の形態の装置は、図１１
に示すような各ステップで示されるような機能を有する
ものならば、必ずしも図１０に示すような回路構成にさ
れていなくてもよく、例えばプログラム制御によるＣＰ
Ｕなどを用いた回路であってもよい。

【０１６２】図１２は、第３の実施の形態において、Ｄ
／Ａ変換器１４Ｒの変換電圧（ＤＡＣ出力）が最終的に
最適値に収束する状態を示している。ここで、図１２
中、積分結果として表示されている値を挟む２値のう
ち、積分結果に近い方の値（絶対値が小）に対応したＤ
／Ａ変換器の出力が制御電圧として採用される。

【０１６３】（第４の実施の形態）図１3は、直流レベ
ルを調整するために用いられるデータが離散的なデータ
であっても、この直流レベルを振動させずに１点に収束
させることができる、この発明の第４の実施の形態によ
る自動白色バランス調整回路を備えた映像表示装置全体
の回路構成を示すブロック図である。

【０１６４】なお、この図１３の場合にも、三原色の映
像信号のＲ軸に関係した回路部分のみを抽出して示して
いる。

【０１６５】この実施の形態の装置が、先の第３の実施
の形態による図１０のものと異なる点は、先のスイッチ
回路（ＳＷ）９１が省略されて、前記Ｄ／Ａ変換器１４
Ｒで変換された電圧が直接、カットオフ調整回路１２Ｒ
に供給されている点と、前記サンプル・ホールド回路９
４と前記比較器９５とが省略され、前記差動増幅器９３
の出力が前記整形回路９６及び絶対値回路９７にそれぞ
れ直接、供給されている点である。

【０１６６】この実施の形態の装置では、黒レベル調整
のために、各フィールド毎にＣＲＴ２０のカソード電極
に流れる電流Ｉｋの検出が２回行われる。

【０１６７】次に、動作を説明する。

【０１６８】まず、メモリ回路１３Ｒに予め格納されて
いるデータｍが読み出され、Ｄ／Ａ変換器１４Ｒでアナ
ログ電圧に変換される。このときの電圧の値をＶ（ｍ）
とすると、この電圧Ｖ（ｍ）が制御電圧としてカットオ
フ調整回路１２Ｒに供給される。そして、このときの電
流検出回路２１で検出、変換された電圧ＶＩｋが差動増
幅器９３で基準電圧Ｖｒｅｆと比較される。そして、絶
対値回路９７で差動増幅器９３の出力の絶対値が生成さ
れ、さらにこの絶対値がサンプル・ホールド回路９８で
保持される。このときのサンプル・ホールド回路９８の
保持電圧をＶｐｅとする。

【０１６９】また、先の比較器９３で比較され生成され
た差の電圧は、この後、整形回路９６で論理信号に整形
され、ＡＫＢ処理回路２３に供給される。そして、この
整形回路９６からの論理信号に応じて、ＡＫＢ処理回路
２３によりメモリ回路１３Ｒのデータの更新が行われ
る。例えば整形回路９６から出力される論理信号がＶＩ
ｋ＞Ｖｒｅｆに対応した信号である場合、メモリ回路１
３Ｒでは、以前の格納データに対して−１されたデータ
（ｍ−１）に更新される。逆に、整形回路９６から出力
される論理信号がＶＩｋ＜Ｖｒｅｆに対応した信号であ
る場合、メモリ回路１３Ｒでは、以前の格納データに対
して＋１されたデータ（ｍ＋１）に更新される。

【０１７０】次に更新されたメモリ回路１３Ｒの格納デ
ータに応じた制御電圧がカットオフ調整回路１２Ｒに供
給され、このときの電流検出回路２１で検出、変換され
た２回目の変換電圧ＶＩｋが差動増幅器９３で基準電圧
Ｖｒｅｆと比較され、さらに絶対値回路９７でその絶対
値が生成される。そして、この２回目に生成された絶対
値はＶｔｅとして電圧コンパレータ９９に供給される。

【０１７１】この後、電圧コンパレータ９９により電圧
Ｖｔｅと予めサンプル・ホールド回路９８で保持されて
いる電圧Ｖｐｅとが比較され、この比較結果がＡＫＢ処
理回路２３に供給される。

【０１７２】ここで、Ｖｔｅ＞Ｖｐｅの場合、元のメモ
リデータｍの方が（ｍ＋１）または（ｍ−１）に比べて
収束点に近いので、このときの電圧コンパレータ９９の
出力に基づき、ＡＫＢ処理回路２３でメモリ回路１３Ｒ
のデータが元のｍに戻される。

【０１７３】一方、Ｖｔｅ＜Ｖｐｅの場合、メモリデー
タが（ｍ＋１）または（ｍ−１）の場合の方が収束点に
近いので、このときの電圧コンパレータ９９の比較出力
に基づき、ＡＫＢ処理回路２３によるメモリ回路１３Ｒ
のデータ更新は行われない。

【０１７４】これで１フィールドにおけるＡＫＢ処理が
終了し、次のＡＫＢ期間までの映像期間ではメモリ回路
１３Ｒに格納されているデータに基づいてカットオフ調
整回路１２Ｒの動作が制御される。

【０１７５】以降、各ＡＫＢ期間毎に上記のような動作
が繰り返されることにより、Ｄ／Ａ変換器１４Ｒの変換
電圧が最終的に最適値に収束する。

【０１７６】このように上記実施の形態の場合にも、カ
ットオフ調整回路１２Ｒの動作を制御するための制御電
圧の値を最終的に１点に収束させることができ、これに
より映像信号の直流レベルを振動させずに１点に収束さ
せることができる。

【０１７７】なお、この実施の形態の場合にも、メモリ
回路１３Ｒの１回毎のデータ更新量を１としたが、Ｄ／
Ａ変換器１４Ｒの変換電圧が収束点から大きく離れてい
る場合にはデータの更新単位を１よりも大きくすること
で、最適値に到達する時間をより短縮することができ
る。この場合、収束点からの離れ具合は、例えば差動増
幅器９３の出力電圧でモニタすることができる。

【０１７８】また、上記説明では、黒レベル（暗部）の
調整のみを行い、白レベル（明部）の調整を行う回路に
ついては図示を省略しているが、白レベル（明部）の調
整も同様に行うことができることはもちろんであり、こ
の場合にはスイッチ回路１１Ｒに前記基準パルスＴ１の
他に白レベル調整用の基準パルスＴ２が入力される。

【０１７９】図１４は、上記第４の実施の形態による装
置の制御例をフローチャートで示したものである。すな
わち、ステップＳ３１で、電流Ｉｋが検出される。次に
ステップＳ３２で、上記電流を変換した電圧ＶＩｋと、
基準電圧Ｖｒｅｆとの差の電圧の絶対値｜ＶＩｋ−Ｖｒ
ｅｆ｜がＶｐｅとして生成される。次にステップＳ３３
で、ＶＩｋとＶｒｅｆとの大小が比較される。

【０１８０】ここで、ＶＩｋ＞Ｖｒｅｆならば、ＶＩｋ
を低くする必要があり、次のステップＳ３４で、メモリ
回路１３Ｒに予め格納されているデータｍに対して−１
され、データが（ｍ−１）に更新される。この後、ステ
ップＳ３５で、電流Ｉｋが再び検出される。このときの
電流ＩｋをＩｋ′とすると、次のステップＳ３６で、上
記電流Ｉｋ′を変換した電圧ＶＩｋ′と、基準電圧Ｖｒ
ｅｆとの差の電圧の絶対値｜ＶＩｋ′−Ｖｒｅｆ｜がＶ
ｔｅとして生成される。次にステップＳ３７で、Ｖｔｅ
とＶｐｅの大小が比較される。

【０１８１】そして、Ｖｔｅに対してＶｐｅが大きい場
合には、ステップＳ３８でデータがｍ−１に固定され
る。上記とは逆に、Ｖｔｅに対してＶｐｅが小さい場合
には、ステップＳ３９でデータがｍに戻される。

【０１８２】一方、ステップＳ３３で、ＶＩｋ＜Ｖｒｅ
ｆならば、ＶＩｋを高くする必要があり、次のステップ
Ｓ４０で、メモリ回路１３Ｒに予め格納されているデー
タｍに対して＋１され、データが（ｍ＋１）に更新され
る。この後、ステップＳ４１で、電流Ｉｋが再び検出さ
れる。このときの電流ＩｋをＩｋ′とすると、次のステ
ップＳ４２で、上記電流Ｉｋ′を変換した電圧ＶＩｋ′
と、基準電圧Ｖｒｅｆとの差の電圧の絶対値｜ＶＩｋ′
−Ｖｒｅｆ｜がＶｔｅとして生成される。次にステップ
Ｓ４３で、ＶｔｅとＶｐｅの大小が比較される。

【０１８３】そして、Ｖｐｅに対してＶｔｅが大きい場
合には、先のステップＳ３９でデータがｍに戻される。
上記とは逆に、Ｖｐｅに対してＶｔｅが小さい場合に
は、ステップＳ４４でデータが（ｍ＋１）に固定され
る。

【０１８４】従って、この実施の形態の装置は、図１４
に示すような各ステップで示されるような機能を有する
ものならば、必ずしも図１３に示すような回路構成にさ
れていなくてもよく、例えばプログラム制御によるＣＰ
Ｕなどを用いた回路であってもよい。

【０１８５】（第５の実施の形態）図１５は、直流レベ
ルを調整するために用いられるデータが離散的なデータ
であっても、この直流レベルを振動させずに１点に収束
させることができる、この発明の第５の実施の形態によ
る自動白色バランス調整回路を備えた映像表示装置全体
の回路構成を示すブロック図である。

【０１８６】この実施の形態の装置は、先の第４の実施
の形態による図１３の装置に対して回路構成をより簡略
化すると共に、第４の実施の形態の場合のように収束点
を挟むデータのうちより近い方を採用するのではなく、
収束点に最も近い収束点を越えないデータに収束させる
ようにしたものである。

【０１８７】従って、図１３と対応する箇所には同じ符
号を付してその説明は省略し、図１３と異なる点につい
てのみ説明する。

【０１８８】この実施の形態の装置では、前記差動増幅
器９３に変えて電圧コンパレータ回路１００が用いられ
ている。すなわち、この電圧コンパレータ回路１００
は、電流検出回路２１における変換電圧ＶＩｋと基準電
圧Ｖｒｅｆとを比較して論理信号を出力する。また、前
記整形回路９６、絶対値回路９７、サンプル・ホールド
回路９８及び電圧コンパレータ９９が省略され、これら
の回路の替わりに２個のラッチ回路１０１、１０２とＡ
ＮＤ回路１０３が設けられている。

【０１８９】そして、上記電圧コンパレータ回路１００
の出力はＡＫＢ処理回路２３に供給されると共に上記２
個のラッチ回路１０１、１０２のデータ（Ｄ）入力端子
に供給される。上記一方のラッチ回路１０１のクロック
端子にはクロックＣＫ１が、上記他方のラッチ回路１０
２のクロック端子にはクロックＣＫ２がそれぞれ供給さ
れる。上記ラッチ回路１０１の反転出力（／Ｑ）と上記
ラッチ回路１０２の出力（Ｑ）とは共に上記ＡＮＤ回路
１０３に供給される。

【０１９０】次に動作を説明する。

【０１９１】まず、メモリ回路１３Ｒに予め格納されて
いるデータｍが読み出され、Ｄ／Ａ変換器１４Ｒでアナ
ログ電圧に変換される。このときの電圧の値をＶ（ｍ）
とすると、この電圧Ｖ（ｍ）が制御電圧としてカットオ
フ調整回路１２Ｒに供給される。そして、このときの電
流検出回路２１で検出、変換された電圧ＶＩｋが電圧コ
ンパレータ１００で基準電圧Ｖｒｅｆと比較される。そ
して、この電圧コンパレータ１００の出力がクロックＣ
Ｋ１に同期してラッチ回路１０１にラッチされる。

【０１９２】また、電圧コンパレータ１００の出力がＡ
ＫＢ処理回路２３に供給される。そして、この電圧コン
パレータ１００の出力に応じて、ＡＫＢ処理回路２３に
よりメモリ回路１３Ｒのデータの更新が行われる。例え
ば電圧コンパレータ１００の出力がＶＩｋ＞Ｖｒｅｆに
対応した信号（“１”レベル）である場合、メモリ回路
１３Ｒでは、以前の格納データに対して−１されたデー
タ（ｍ−１）に更新される。逆に、電圧コンパレータ１
００の出力がＶＩｋ＜Ｖｒｅｆに対応した信号（“０”
レベル）である場合、メモリ回路１３Ｒでは、以前の格
納データに対して＋１されたデータ（ｍ＋１）に更新さ
れる。

【０１９３】次に更新されたメモリ回路１３Ｒの格納デ
ータに応じた制御電圧がカットオフ調整回路１２Ｒに供
給され、このときの電流検出回路２１で検出、変換され
た２回目の変換電圧ＶＩｋが電圧コンパレータ１００で
基準電圧Ｖｒｅｆと比較される。そして、このときの電
圧コンパレータ１００の出力が、今度はクロックＣＫ２
に同期してラッチ回路１０２にラッチされる。

【０１９４】そして、上記２個のラッチ回路１０１、１
０２で電圧コンパレータ１００の出力がラッチされた後
のＡＮＤ回路１０３の出力がＡＫＢ処理回路２３に供給
される。

【０１９５】ここで、１回目のＩｋ検出時の電圧コンパ
レータ１００の出力がＶＩｋ＞Ｖｒｅｆに対応した信号
（“１”レベル）で、２回目のＩｋ検出時の電圧コンパ
レータ１００の出力もＶＩｋ＞Ｖｒｅｆに対応した信号
（“１”レベル）の場合、これらの信号をラッチした後
のラッチ回路１０１の反転出力（／Ｑ）及びラッチ回路
１０２の出力（Ｑ）はそれぞれ“０”レベル、“１”レ
ベルとなる。従って、２回目のＩｋ検出後のＡＮＤ回路
１０３の出力は“０”レベルとなり、ＡＫＢ処理回路２
３ではメモリ回路１３Ｒのデータがそのまま（ｍ−１）
に固定される。

【０１９６】また、１回目のＩｋ検出時の電圧コンパレ
ータ１００の出力がＶＩｋ＜Ｖｒｅｆに対応した信号
（“０”レベル）で、２回目のＩｋ検出時の電圧コンパ
レータ１００の出力がＶＩｋ＞Ｖｒｅｆに対応した信号
（“１”レベル）の場合、これらの信号をラッチした後
のラッチ回路１０１の反転出力（／Ｑ）及びラッチ回路
１０２の出力（Ｑ）は共に“１”レベルとなる。従っ
て、２回目のＩｋ検出後のＡＮＤ回路１０３の出力は
“１”レベルとなり、ＡＫＢ処理回路２３ではメモリ回
路１３Ｒのデータが元のｍに戻される。

【０１９７】一方、１回目のＩｋ検出時の電圧コンパレ
ータ１００の出力がＶＩｋ＜Ｖｒｅｆに対応した信号
（“０”レベル）で、２回目のＩｋ検出時の電圧コンパ
レータ１００の出力もＶＩｋ＜Ｖｒｅｆに対応した信号
（“０”レベル）の場合、これらの信号をラッチした後
のラッチ回路１０１の反転出力（／Ｑ）及びラッチ回路
１０２の出力（Ｑ）はそれぞれ“１”レベル、“０”レ
ベルとなる。従って、２回目のＩｋ検出後のＡＮＤ回路
１０３の出力は“０”レベルとなり、ＡＫＢ処理回路２
３ではメモリ回路１３Ｒのデータがそのまま（ｍ＋１）
に固定される。

【０１９８】すなわち、２回目のＩｋ検出後のＡＮＤ回
路１０３の出力が“０”レベルの場合には、最初に更新
されたデータ（ｍ−１）または（ｍ＋１）に固定され
る。

【０１９９】これで１フィールドにおけるＡＫＢ処理が
終了し、次のＡＫＢ期間までの映像期間ではメモリ回路
１３Ｒに格納されているデータに基づいてカットオフ調
整回路１２Ｒの動作が制御される。

【０２００】以降、各ＡＫＢ期間毎に上記のような動作
が繰り返されることにより、Ｄ／Ａ変換器１４Ｒの変換
電圧が最終的に最適値に収束するが、この場合の収束点
は、先の図１２において積分結果として表示されている
値を挟む２値のうち、常に低い値となり、この値に対応
したＤ／Ａ変換器１４Ｒの出力が制御電圧として採用さ
れる。

【０２０１】このように上記実施の形態の場合にも、カ
ットオフ調整回路１２Ｒの動作を制御するための制御電
圧の値を最終的に１点に収束させることができ、これに
より映像信号の直流レベルを振動させずに１点に収束さ
せることができる。

【０２０２】なお、この実施の形態の場合にも、メモリ
回路１３Ｒの１回毎のデータ更新量を１としたが、Ｄ／
Ａ変換器１４Ｒの変換電圧が収束点から大きく離れてい
る場合にはデータの更新単位を１よりも大きくすること
で、最適値に到達する時間をより短縮することができ
る。この場合、収束点からの離れ具合は、例えば電圧コ
ンパレータ１００の出力電圧でモニタすることができ
る。また、収束点は、先の図１２において積分結果とし
て表示されている値を挟む２値のうち、常に低い値であ
る場合を説明したが、これは積分結果として表示されて
いる値を挟む２値のうち、常に高い値とするように変更
することを可能である。

【０２０３】また、上記説明では、黒レベル（暗部）の
調整のみを行い、白レベル（明部）の調整を行う回路に
ついては図示を省略しているが、白レベル（明部）の調
整も同様に行うことができることはもちろんであり、こ
の場合にはスイッチ回路１１Ｒに前記基準パルスＴ１の
他に白レベル調整用の基準パルスＴ２が入力される。

【０２０４】図１６は、上記第５の実施の形態による装
置の制御例をフローチャートで示したものである。すな
わち、ステップＳ５１で、電流Ｉｋが検出される。次に
ステップＳ５２で、上記電流を変換した電圧ＶＩｋと基
準電圧Ｖｒｅｆとが比較される。このとき、ＶＩｋ＞Ｖ
ｒｅｆならば、この図１６の制御例の場合には、次のス
テップＳ５３でデータが（ｍ−１）に更新される。

【０２０５】一方、先のステップＳ５２の判定結果がＶ
Ｉｋ＜Ｖｒｅｆならば、次にステップＳ５４でデータが
（ｍ＋１）に更新される。その後、ステップＳ５５で再
び電流Ｉｋが検出され、さらに次のステップＳ５６でこ
の２回目の変換電圧ＶＩｋ（これをＶＩｋ′とする）と
基準電圧Ｖｒｅｆとが比較される。このとき、ＶＩｋ′
＞Ｖｒｅｆならば、次のステップＳ５７でデータが元の
ｍに戻される。他方、ＶＩｋ′＜Ｖｒｅｆならば、次の
ステップＳ５８でデータが（ｍ＋１）に固定される。

【０２０６】従って、この実施の形態の装置は、図１６
に示すような各ステップで示されるような機能を有する
ものならば、必ずしも図１５に示すような回路構成にさ
れていなくてもよく、例えばプログラム制御によるＣＰ
Ｕなどを用いた回路であってもよい。

【０２０７】（第６の実施の形態）図１7は、直流レベ
ルを調整するために用いられるデータが離散的なデータ
であっても、この直流レベルを振動させずに１点に収束
させることができる、この発明の第6の実施の形態によ
る自動白色バランス調整回路を備えた映像表示装置全体
の回路構成を示すブロック図である。

【０２０８】この実施の形態の装置は、先の第５の実施
の形態による図１５の装置が１フィールド毎にＩｋ検出
を２回行っていたのに対し、１フィールド毎にＩｋ検出
を１回行い、以前のフィールドにおけるＩｋの検出結果
を次のフィールドにおけるＡＫＢ調整に利用するように
したものである。

【０２０９】従って、図１５と対応する箇所には同じ符
号を付してその説明は省略し、図１５と異なる点につい
てのみ説明する。

【０２１０】この実施の形態の装置では、前記２個のラ
ッチ回路１０１、１０２とＡＮＤ回路１０３の代わり
に、２個のラッチ回路１０４、１０５と、排他的論理和
（ＥＸ−ＯＲ）回路１０６と、ＡＮＤ回路１０７及びラ
ッチ回路１０８が設けられている。

【０２１１】さらに、図１５とは異なり前記電圧コンパ
レータ回路１００の出力はＡＫＢ処理回路２３には供給
されず、上記ラッチ回路１０４のデータ（Ｄ）入力端子
にのみ供給される。上記ラッチ回路１０５のデータ
（Ｄ）入力端子には、上記ラッチ回路１０５の出力
（Ｑ）が供給される。また、上記ラッチ回路１０４のク
ロック端子にはクロックＣＫ１が、上記ラッチ回路１０
５のクロック端子にはクロックＣＫ２がそれぞれ供給さ
れる。

【０２１２】そして、上記ラッチ回路１０５の出力
（Ｑ）は制御信号ＬとしてＡＫＢ処理回路２３に供給さ
れ、上記ラッチ回路１０４の出力（Ｑ）及びラッチ回路
１０５の反転出力（／Ｑ）は共に上記排他的論理和回路
１０６に供給され、上記両ラッチ回路１０４、１０５の
出力（Ｑ）は共にＡＮＤ回路１０７に供給される。上記
排他的論理和回路１０６の出力はＡＫＢ処理回路２３に
供給され、ＡＮＤ回路１０７の出力は制御信号ＬＬとし
てＡＫＢ処理回路２３に供給される。

【０２１３】次に動作を説明する。

【０２１４】まず、メモリ回路１３Ｒに予め格納されて
いるデータｍが読み出され、Ｄ／Ａ変換器１４Ｒでアナ
ログ電圧に変換される。このときの電圧の値をＶ（ｍ）
とすると、この電圧Ｖ（ｍ）が制御電圧としてカットオ
フ調整回路１２Ｒに供給される。また、ラッチ回路１０
５には以前のフィールドにおけるＩｋ検出結果がラッチ
されているとする。そして、このラッチ回路１０５のラ
ッチデータに応じた制御信号ＬがＡＫＢ処理回路２３に
供給される。ここで、例えばこの制御信号Ｌが“１”レ
ベルのときは、ＡＫＢ処理回路２３によりメモリ回路１
３Ｒのデータが（ｍ−１）に更新される。逆に、制御信
号Ｌが“０”レベルならばメモリ回路１３Ｒのデータが
（ｍ＋１）に更新される。

【０２１５】一方、先の電圧Ｖ（ｍ）が制御電圧として
カットオフ調整回路１２Ｒに供給されいるときに、ＣＲ
Ｔ２０のカソード電極に流れる電流が電流検出回路２１
で検出され、電圧に変換される。このとき、電流検出回
路２１で検出、変換された電圧ＶＩｋが電圧コンパレー
タ１００で基準電圧Ｖｒｅｆと比較される。そして、こ
の電圧コンパレータ１００の出力がクロックＣＫ１に同
期してラッチ回路１０４にラッチされる。ここで、ラッ
チ回路１０５には以前のフィールドにおけるＩｋ検出結
果がラッチされており、上記両ラッチ回路１０４、１０
５のラッチデータが排他的論理和回路１０６に供給され
て、両ラッチデータの一致／不一致がこの排他的論理和
回路１０６で検出される。例えば、両ラッチ回路１０
４、１０５の出力のいずれか一方が“１”レベルで他方
が“０”レベルの場合には不一致状態が検出され、この
排他的論理和回路１０６の出力は“１”レベルになる。
この場合には、第５の実施の形態の場合と同様に、最初
に更新されたデータ（ｍ−１）または（ｍ＋１）から元
のデータｍに戻される。他方、両ラッチ回路１０４、１
０５の出力が共に“１”レベルまたは“０”レベルの場
合には一致状態が検出され、この排他的論理和回路１０
６の出力は“０”レベルになる。この場合にも、第５の
実施の形態の場合と同様に、最初に更新されたデータ
（ｍ−１）または（ｍ＋１）に固定される。

【０２１６】一方、ＡＮＤ回路１０７には上記両ラッチ
回路１０４、１０５の出力（Ｑ）が入力されるので、こ
のＡＮＤ回路１０７の出力は上記両ラッチ回路１０４、
１０５の出力（Ｑ）が共に“１”レベルのときにのみ
“１”レベルとなり、その後、図１８のタイミングチャ
ートに示すように、クロックＣＫ３のタイミングでラッ
チ回路１０８にラッチされ、制御信号ＬＬとしてＡＫＢ
処理回路２３に入力される。

【０２１７】この後、クロックＣＫ２のタイミングでラ
ッチ回路１０４の出力がラッチ回路１０５にラッチされ
る。

【０２１８】これで１フィールドにおけるＡＫＢ処理が
終了し、次のＡＫＢ期間までの映像期間ではメモリ回路
１３Ｒに格納されているデータに基づいてカットオフ調
整回路１２Ｒの動作が制御される。以降、各ＡＫＢ期間
毎に上記のような動作が繰り返されることにより、Ｄ／
Ａ変換器１４Ｒの変換電圧が最終的に最適値に収束す
る。

【０２１９】ここで、上記制御信号ＬＬがＡＫＢ処理回
路２３でどのようにして使用されるかについては説明し
なかったが、この制御信号ＬＬは連続する２フィールド
の前後で電流検出回路２１の変換電圧が上昇しているこ
とを示す信号になっている。

【０２２０】このように上記実施の形態の場合にも、カ
ットオフ調整回路１２Ｒの動作を制御するための制御電
圧の値を最終的に１点に収束させることができ、これに
より映像信号の直流レベルを振動させずに１点に収束さ
せることができる。

【０２２１】なお、この実施の形態の場合にも、メモリ
回路１３Ｒの１回毎のデータ更新量を１としたが、Ｄ／
Ａ変換器１４Ｒの変換電圧が収束点から大きく離れてい
る場合にはデータの更新単位を１よりも大きくすること
で、最適値に到達する時間をより短縮することができ
る。この場合、収束点からの離れ具合は、例えば電圧コ
ンパレータ１００の出力電圧でモニタすることができ
る。

【０２２２】また、上記説明では、黒レベル（暗部）の
調整のみを行い、白レベル（明部）の調整を行う回路に
ついては図示を省略しているが、白レベル（明部）の調
整も同様に行うことができることはもちろんであり、こ
の場合にはスイッチ回路１１Ｒに前記基準パルスＴ１の
他に白レベル調整用の基準パルスＴ２が入力される。

【０２２３】図１９は、上記第６の実施の形態による装
置の制御例をフローチャートで示したものである。すな
わち、ステップＳ６１で、制御信号Ｌのレベルが判定さ
れる。そして、このレベルが“１”レベルであれば、次
のステップＳ６２でデータが（ｍ−１）に更新される。
その後、ステップＳ６３で電流Ｉｋが検出される。次に
ステップＳ６４で、上記電流を変換した電圧ＶＩｋと基
準電圧Ｖｒｅｆとが比較される。このとき、ＶＩｋ＜Ｖ
ｒｅｆならば、次のステップＳ６５でデータがｍに戻さ
れ、制御信号Ｌが“０”レベルに設定される。

【０２２４】一方、先のステップＳ６４でＶＩｋ＞Ｖｒ
ｅｆならば、次のステップＳ６６でデータが（ｍ−１）
に固定され、制御信号Ｌが“１”レベルに設定される。

【０２２５】また、先のステップＳ６１における制御信
号Ｌの判定結果が“０”レベルのときは、次のステップ
Ｓ６７でデータが（ｍ＋１）に更新される。その後、ス
テップＳ６８で電流Ｉｋが検出される。次にステップＳ
６９で、上記電流を変換した電圧ＶＩｋと基準電圧Ｖｒ
ｅｆとが比較される。このとき、ＶＩｋ＞Ｖｒｅｆなら
ば、次のステップＳ７０でデータがｍに戻され、制御信
号Ｌが“１”レベルに設定される。

【０２２６】一方、先のステップＳ６９でＶＩｋ＜Ｖｒ
ｅｆならば、次のステップＳ７１でデータが（ｍ＋１）
に固定され、制御信号Ｌが“０”レベルに設定される。

【０２２７】ところで、上記図１９のフローチャートで
示される制御機能を有する装置では、調整される安定点
が収束点を挟んで２点となり得る。

【０２２８】そこで、次に、収束点に最も近く、収束点
を越えない点を安定点とすることができる、上記第６の
実施の形態による装置の他の制御例を図２０のフローチ
ャートに示す。この場合には、先のラッチ回路１０８か
ら出力される制御信号ＬＬが使用される。

【０２２９】この場合、ステップＳ６１からステップＳ
６４までの操作は図１９の場合と同様なのでその説明は
省略する。そして、ステップＳ６４で変換電圧ＶＩｋと
基準電圧Ｖｒｅｆとが比較された結果、ＶＩｋ＜Ｖｒｅ
ｆならば、次のステップＳ８１で今度は制御信号ＬＬの
レベルが判定される。このとき、ＬＬが“１”レベルな
らば、次のステップＳ８２でデータが（ｍ−１）に固定
され、制御信号Ｌが“０”レベル、制御信号ＬＬが
“０”レベルにそれぞれ設定される。他方、ＬＬが
“０”レベルならば、次のステップＳ８３でデータが元
のｍに戻され、制御信号Ｌが“０”レベル、制御信号Ｌ
Ｌが“０”レベルにそれぞれ設定される。

【０２３０】先のステップＳ６４でＶＩｋ＞Ｖｒｅｆな
らば、次のステップＳ８４でデータが（ｍ−１）に固定
され、制御信号Ｌが“１”レベル、制御信号ＬＬが
“１”レベルにそれぞれ設定される。

【０２３１】また、先のステップＳ６１における制御信
号Ｌの判定結果が“０”レベルのときのステップＳ６７
からステップＳ６９までの操作は図１９の場合と同様な
のでその説明は省略する。そして、ステップＳ６９にお
ける変換電圧ＶＩｋと基準電圧Ｖｒｅｆとの比較結果が
ＶＩｋ＞Ｖｒｅｆならば、次のステップＳ８５でデータ
がｍに戻され、制御信号Ｌが“１”レベル、制御信号Ｌ
Ｌが“０”レベルにそれぞれ設定される。他方、ＶＩｋ
＜Ｖｒｅｆならば、次のステップＳ８６でデータが（ｍ
＋１）に固定され、制御信号Ｌが“０”レベル、制御信
号ＬＬが“０”レベルにそれぞれ設定される。

【０２３２】従って、この実施の形態の装置は、図１９
又は図２０に示すような各ステップで示されるような機
能を有するものならば、必ずしも図１７に示すような回
路構成にされていなくてもよく、例えばプログラム制御
によるＣＰＵなどを用いた回路であってもよい。

【０２３３】（第７の実施の形態）図２１は、この発明
の第７の実施の形態による自動白色バランス調整回路を
備えた映像表示装置全体の回路構成を示すブロック図で
ある。この実施の形態の装置は、第３の実施の形態によ
る前記図１０の装置の回路構成をより簡略化するように
したものである。従って、図１０と対応する箇所には同
じ符号を付してその説明は省略し、図１０と異なる点に
ついてのみ説明する。

【０２３４】また、この実施の形態の装置では、収束点
を挟む２点のデータのうち、より収束点に近い方のデー
タを採用するのではなく、収束点に最も近い収束点を越
えないデータを採用する。

【０２３５】この実施の形態の装置では、前記比較器９
５、整形回路９６、絶対値回路９７、サンプル・ホール
ド回路９８及び電圧コンパレータ９９が省略され、新た
に電圧コンパレータ１１０、２個のラッチ回路１１１、
１１２及びＡＮＤ回路１１３が設けられている。

【０２３６】上記電圧コンパレータ１１０は前記比較器
９５の代わりのものであり、Ｄ／Ａ変換器１４Ｒからの
変換電圧が非反転入力端子（＋）に供給され、前記サン
プル・ホールド回路９４の保持電圧が反転入力端子
（−）に供給される。そして、この電圧コンパレータ１
１０の出力ＣｏｎｔＭはＡＫＢ処理回路２３に供給され
ると共に上記２個のラッチ回路１１１、１１２のデータ
（Ｄ）入力端子に供給される。上記ラッチ回路１１１の
反転出力（／Ｑ）及びラッチ回路１１２の出力（Ｑ）は
共にＡＮＤ回路１１３に供給される。そして、このＡＮ
Ｄ回路１１３の出力はＡＫＢ処理回路２３に供給され
る。

【０２３７】次に、上記のような構成の装置の動作を説
明する。

【０２３８】なお、ＡＫＢ期間におけるカットオフ調整
回路１２Ｒ、ドライバー回路１９Ｒ、ＣＲＴ２０、電流
検出回路２１、ロウパスフィルタ回路９２、差動増幅器
９３、スイッチ回路９１及び先のカットオフ調整回路１
２Ｒからなる負帰還ループの動作は図１０の場合と同様
であり、ＶＩｋ＝Ｖｒｅｆとなるような電圧ＶＣＩがサ
ンプル・ホールド回路９４で保持される。

【０２３９】次に、メモリ回路１３Ｒに予め格納されて
いるデータｍが読み出され、Ｄ／Ａ変換器１４Ｒでアナ
ログ電圧に変換される。このときの電圧の値をＶ（ｍ）
とする。

【０２４０】次に、電圧コンパレータ１１０で上記電圧
Ｖ（ｍ）と電圧ＶＣＩとが比較され、その比較結果が制
御信号ＣｏｎｔＭとしてＡＫＢ処理回路２３に供給され
ると共に、クロックＣＫ１のタイミングでラッチ回路１
１１にラッチされる。

【０２４１】ここで、Ｖ（ｍ）＜ＶＣＩの関係にあり、
上記制御信号ＣｏｎｔＭが“０”レベルのときは、ＡＫ
Ｂ処理回路２３によりメモリ回路１３Ｒでは以前の格納
データに対して＋１される。他方、Ｖ（ｍ）＞ＶＣＩの
関係にあり、上記制御信号ＣｏｎｔＭが“１”レベルの
ときは、ＡＫＢ処理回路２３によりメモリ回路１３Ｒで
は以前の格納データに対して−１される。また、上記制
御信号ＣｏｎｔＭは、クロックＣＫ１のタイミングでラ
ッチ回路１１１にラッチされる。

【０２４２】また、上記のようにして更新されたデータ
がメモリ回路１３Ｒから再び読み出され、Ｄ／Ａ変換器
１４Ｒでアナログ電圧に変換される。このときの変換電
圧の値はＶ（ｍ＋１）あるいは（ｍ−１）とする。

【０２４３】次に、再び電圧コンパレータ１１０で電圧
Ｖ（ｍ＋１）あるいは（ｍ−１）と電圧ＶＣＩとが比較
され、その比較結果に応じて出力される制御信号Ｃｏｎ
ｔＭが、今度はクロックＣＫ２のタイミングでラッチ回
路１１２にラッチされる。

【０２４４】ここで、例えば、最初に出力される制御信
号ＣｏｎｔＭが“０”レベル、次に出力される制御信号
ＣｏｎｔＭも“０”レベルのとき、ラッチ後の両ラッチ
回路１１１、１１２の出力はそれぞれ“１”レベル、
“０”レベルとなり、ＡＮＤ回路１１３の出力は“０”
レベルとなる。この場合、制御電圧Ｖ（ｍ＋１）はまだ
低いので、ＡＫＢ処理回路２３によりメモリ回路１３Ｒ
では以前のデータ（ｍ＋１）に固定される。

【０２４５】また、最初に出力される制御信号Ｃｏｎｔ
Ｍが“０”レベル、次に出力される制御信号ＣｏｎｔＭ
が“１”レベルのとき、ラッチ後の両ラッチ回路１１
１、１１２の出力は共に“１”レベルとなり、ＡＮＤ回
路１１３の出力は“１”レベルとなる。この場合には制
御電圧Ｖ（ｍ＋１）が上がり過ぎたので、ＡＫＢ処理回
路２３によりメモリ回路１３Ｒでは元のデータｍに戻さ
れる。

【０２４６】さらに、最初に出力される制御信号Ｃｏｎ
ｔＭが“１”レベル、次に出力される制御信号Ｃｏｎｔ
Ｍも“１”レベルのとき、ラッチ後の両ラッチ回路１１
１、１１２の出力はそれぞれ“０”レベル、“１”レベ
ルとなり、ＡＮＤ回路１１３の出力は“０”レベルとな
る。この場合、制御電圧Ｖ（ｍ−１）はまだ高いので以
前のデータ（ｍ−１）に固定される。

【０２４７】これで１フィールドにおけるＡＫＢ処理が
終了し、次のＡＫＢ期間までの映像期間ではメモリ回路
１３Ｒに格納されているデータに基づいてカットオフ調
整回路１２Ｒの動作が制御される。

【０２４８】以降、各ＡＫＢ期間毎に上記のような動作
が繰り返されることにより、Ｄ／Ａ変換器１４Ｒの変換
電圧が最終的に最適値に収束する。

【０２４９】このように上記実施の形態によれば、カッ
トオフ調整回路１２Ｒの動作を制御するための制御電圧
の値を最終的に１点に収束させることができ、これによ
り映像信号の直流レベルを振動させずに１点に収束させ
ることができる。

【０２５０】なお、上記説明では、１フィールド毎にメ
モリ回路１３Ｒのデータを更新し、アナログ電圧への変
換後に以前の電圧との比較を１回行うように説明した
が、１フィールド期間に可能な限りデータ更新回数を増
やすことによって、収束に要する時間をより短くするこ
とができる。

【０２５１】また、上記説明では、メモリ回路１３Ｒの
データ更新量を１としたが、Ｄ／Ａ変換器１４Ｒの変換
電圧が収束点から大きく離れている場合にはデータの更
新単位を１よりも大きくすることで、最適値に到達する
時間を短縮することができる。この場合、収束点からの
離れ具合は、例えば差動増幅器９３の出力電圧でモニタ
することができる。

【０２５２】また、上記説明では、黒レベル（暗部）の
調整のみを行い、白レベル（明部）の調整を行う回路に
ついては図示を省略しているが、白レベル（明部）の調
整も同様に行うことができることはもちろんであり、こ
の場合にはスイッチ回路１１Ｒに前記基準パルスＴ１の
他に白レベル調整用の基準パルスＴ２が入力される。

【０２５３】図２２は、上記第７の実施の形態による装
置の制御例をフローチャートで示したものである。すな
わち、ステップＳ９１で、調整時の最適値となる電圧Ｖ
ＣＩが検出される。次にステップＳ９２で、電圧ＶＣＩ
と電圧Ｖ（ｍ）とが比較される。

【０２５４】ここで、ＶＣＩ＞Ｖ（ｍ）ならば、変換電
圧Ｖ（ｍ）が収束電圧ＶＣＩよりも小さく、Ｄ／Ａ変換
された後の電圧を高くする必要があり、次のステップＳ
９３で、上記電圧ＶＣＩと、メモリ回路１３Ｒに予め格
納されているデータｍに対して＋１されたデータ（ｍ＋
１）をＤ／Ａ変換して得られる電圧Ｖ（ｍ＋１）とが比
較される。そして、まだＶＣＩ＞Ｖ（ｍ＋１）ならば、
次のステップＳ９３でデータがｍ＋１に固定される。上
記とは逆に、ＶＣＩ＜Ｖ（ｍ＋１）ならば、次のステッ
プＳ９４でデータがｍに戻される。

【０２５５】一方、ステップＳ９３で、ＶＣＩ＞Ｖ
（ｍ）でないと判断された場合は、Ｄ／Ａ変換された電
圧Ｖ（ｍ）が収束電圧ＶＣＩよりも大きく、Ｄ／Ａ変換
された後の電圧を低くする必要があり、次のステップＳ
９５で、メモリ回路１３Ｒに予め格納されているデータ
ｍに対して−１されたデータ（ｍ−１）に更新される。

【０２５６】従って、この実施の形態の装置は、図２２
に示すような各ステップで示されるような機能を有する
ものならば、必ずしも図２１に示すような回路構成にさ
れていなくてもよく、例えばプログラム制御によるＣＰ
Ｕなどを用いた回路であってもよい。

【０２５７】（第８の実施の形態）図２３は、この発明
の第８の実施の形態による自動白色バランス調整回路を
備えた映像表示装置全体の回路構成を示すブロック図で
ある。この実施の形態の装置は、第３の実施の形態によ
る前記図１０の装置に対して、収束点に達するまでの時
間をより早くするようにしたものである。従って、図１
０と対応する箇所には同じ符号を付してその説明は省略
し、図１０と異なる点についてのみ説明する。

【０２５８】この実施の形態の装置では、前記差動増幅
器９３の出力を比較器９５に直接、供給する代りに、積
分器１１４及び積分容量１１５からなる積分回路を介し
て比較器９５に供給する。また、前記スイッチ回路９１
は、前記Ｄ／Ａ変換器１４Ｒにおける変換電圧を上記積
分容量１１５に供給するように、Ｄ／Ａ変換器１４Ｒと
積分容量１１５との間に設けられている。

【０２５９】ここで、上記積分器１１４は前記差動増幅
器９３の出力に含まれるノイズを除去する作用を有す
る。また、スイッチ回路９１により、積分容量１１５に
対し、予めＤ／Ａ変換器１４Ｒにおける変換電圧を与え
られることによって、収束に要する時間が短縮される。

【０２６０】

【発明の効果】以上説明したように、第１の発明によれ
ば、高圧変動により直流レベルが急激に変化したとして
も、この変化に高速に追随して調整を行うことができる
自動白色バランス調整回路及び映像表示装置を提供する
ことができる。

【０２６１】また、第２の発明によれば、直流レベルを
調整するために用いられるデータが離散的なデータであ
っても、この直流レベルを振動させずに１点に収束させ
ることができる自動白色バランス調整回路及び映像表示
装置を提供することができる。

【図面の簡単な説明】

【図１】この発明の第１の実施の形態による自動白色バ
ランス調整回路を備えた映像表示装置全体の回路構成を
示すブロック図。

【図２】第１の実施の形態による装置の制御例を示すフ
ローチャート。

【図３】図１中における電流検出回路２１、高圧変動検
出回路２５及び比較器２２それぞれの具体的な回路構成
例を示す回路図。

【図４】図１中における強制選択回路２６の具体的な回
路構成例を示す回路図。

【図５】図１中における電流検出回路２１、比較器２２
及び収束検出回路２７それぞれの具体的な回路構成例を
示す回路図。

【図６】図３中の回路及び図５中の回路で使用される各
基準電圧の関係をまとめて示す図。

【図７】この発明の第２の実施の形態による自動白色バ
ランス調整回路を備えた映像表示装置全体の回路構成を
示すブロック図。

【図８】第２の実施の形態による装置の制御例を示すフ
ローチャート。

【図９】図７中における電流検出回路２１、比較器２
２、ラッチ回路２８及び比較回路２９それぞれの具体的
な回路構成例を示す図。

【図１０】この発明の第３の実施の形態による自動白色
バランス調整回路を備えた映像表示装置全体の回路構成
を示すブロック図。

【図１１】第３の実施の形態による装置の制御例を示す
フローチャート。

【図１２】第３の実施の形態においてＤ／Ａ変換器１４
Ｒの変換電圧が最終的に最適値に収束する状態を示す
図。

【図１３】この発明の第４の実施の形態による自動白色
バランス調整回路を備えた映像表示装置全体の回路構成
を示すブロック図。

【図１４】第４の実施の形態による装置の制御例を示す
フローチャート。

【図１５】この発明の第５の実施の形態による自動白色
バランス調整回路を備えた映像表示装置全体の回路構成
を示すブロック図。

【図１６】第５の実施の形態による装置の制御例を示す
フローチャート。

【図１７】この発明の第6の実施の形態による自動白色
バランス調整回路を備えた映像表示装置全体の回路構成
を示すブロック図。

【図１８】図１７の装置で使用されるクロックのタイミ
ングチャート。

【図１９】第６の実施の形態による装置の制御例を示す
フローチャート。

【図２０】第６の実施の形態による装置の他の制御例を
示すフローチャート。

【図２１】この発明の第７の実施の形態による自動白色
バランス調整回路を備えた映像表示装置全体の回路構成
を示すブロック図。

【図２２】第７の実施の形態による装置の制御例を示す
フローチャート。

【図２３】この発明の第８の実施の形態による自動白色
バランス調整回路を備えた映像表示装置全体の回路構成
を示すブロック図。

【図２４】先の出願に記載されている自動白色バランス
調整回路を備えた映像表示装置全体の構成を示すブロッ
ク図。

【図２５】図２４の装置で使用される信号のタイミング
図。

【図２６】収束速度を改善する他の映像表示装置全体の
構成を示すブロック図。

【図２７】図２６の装置における種々の収束状態を示す
図。

【図２８】収束すべきデータが振動する状態を示す図。

【符号の説明】

１１Ｒ…スイッチ回路（ＳＷ）、 １２Ｒ…カットオフ調整回路（Ｃｕｔ ｏｆｆ）、 １３Ｒ…メモリ回路、 １４Ｒ…Ｄ／Ａ変換器（ＤＡＣ）、 １５Ｒ…ドライブゲイン調整回路（Ｄｒｉｖｅ ｇａｉ
ｎ）、 １６Ｒ…メモリ回路（ＭＥＭ又はＭＥＭＯＲＹ）、 １７Ｒ…Ｄ／Ａ変換器（ＤＡＣ）、 １８Ｒ…ブランキング回路（ＢＬＫ）、 １９Ｒ…ドライバー回路（Ｄｒｉｖｅｒ）、 ２０…ＣＲＴ、 ２１…電流検出回路、 ２２…比較器、 ２３…ＡＫＢ処理回路、 ２４…選択器、 ２５…高圧変動検出回路、 ２６…強制選択回路、 ２７…収束検出回路、 ２８…ラッチ回路、 ２９…比較回路、 ３１…抵抗、 ３２…電圧コンパレータ、 ３３、３６、３７、５３、５４…ラッチ回路、 ３４、３５、５１、５２…電圧コンパレータ、 ３８、４１…ＯＲ回路、 ３９、４０…フリップフロップ回路、 ５５…ＡＮＤ回路、 ６１、６３、６４…電圧コンパレータ、 ６２、６５、６６、６７…ラッチ回路、 ６７…ＯＲ回路、 ７１〜７６…ラッチ回路、 ７７、７８…ＡＮＤ回路、 ７９…ＯＲ回路、 ８０…ラッチ回路、 ８１…ＯＲ回路、 ８２…ＡＮＤ回路、 ９１…スイッチ回路（ＳＷ）、 ９２…ロウパスフィルタ回路（ＬＰＦ）、 ９３…差動増幅器、 ９４、９８…サンプル・ホールド回路（Ｓ／Ｈ）、 ９５…比較器、 ９６…整形回路、 ９７…絶対値回路（ＡＢＳ）、 ９９…電圧コンパレータ、 １００…コンパレータ回路、 １０１、１０２…ラッチ回路、 １０３…ＡＮＤ回路、 １０４、１０５、１０８…ラッチ回路、 １０６…排他的論理和回路、 １０７…ＡＮＤ回路、 １１０…電圧コンパレータ、 １１１、１１２…ラッチ回路、 １１３…ＡＮＤ回路、 １１４…積分器、 １１５…積分容量。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 原 賢治 神奈川県川崎市幸区堀川町580番１号 株 式会社東芝半導体システム技術センター内 (72)発明者 住吉 肇 東京都港区新橋３丁目３番９号 東芝エ ー・ブイ・イー株式会社内 Ｆターム(参考） 5C021 PA03 PA28 PA52 PA57 PA64 PA78 PA86 RC03 SA18 XA02 XA61 5C026 CA04 CA15 CA17 5C066 AA03 BA20 CA13 CA17 EA14 EA16 GA01 GA24 GA33 GB00 HA01 KA02 KB05 KD01 KD08 KE07 KE22 KG08 KM12 LA02

Claims (15)

【特許請求の範囲】
1. 【請求項１】 カラー映像信号の直流レベル及び交流振
   幅を調整して出力する調整回路と、 上記調整回路の動作を制御するために使用されるディジ
   タルデータを格納するメモリ回路と、 上記メモリ回路に格納されたディジタルデータをアナロ
   グ信号に変換して上記調整回路に出力するＤ／Ａ変換回
   路と、 上記カラー映像信号の垂直ブランキング期間の一部に基
   準信号を挿入するスイッチ回路と、 上記調整回路の出力に応じてカラー受像管を表示駆動す
   るカソード駆動信号を出力する駆動回路と、 上記カラー受像管のカソード電流を検出する第１の検出
   回路と、 上記スイッチ回路で上記基準信号が挿入されている期間
   における上記第１の検出回路の検出値を基準値と比較す
   る比較回路と、 上記メモリ回路に格納されたディジタルデータを上記比
   較回路の比較結果に基づいて更新する更新回路と、 上記カラー受像管における高圧変動を検出する第２の検
   出回路と、 上記第２の検出回路で高圧変動が検出された際に、上記
   調整回路で上記直流レベル及び交流振幅のうち直流レベ
   ルのみが優先的に調整されるように、上記更新回路、上
   記メモリ回路及び上記Ｄ／Ａ変換回路における上記直流
   レベルの調整経路を選択するように制御する選択制御回
   路とを具備したことを特徴とする自動白色バランス調整
   回路。
2. 【請求項２】 前記調整回路による前記直流レベルの調
   整に基づいて、前記直流レベルが所望する値に収束した
   ことを検出する第３の検出回路をさらに具備し、 上記第３の検出回路で前記直流レベルが所望する値に収
   束したことが検出された後に、前記選択制御回路におけ
   る前記直流レベルのみが調整される状態が解除されるこ
   とを特徴とする請求項１に記載の自動白色バランス調整
   回路。
3. 【請求項３】 三原色のカラー映像信号の直流レベル及
   び交流振幅をそれぞれ調整して出力する複数の調整回路
   と、 上記調整回路の動作を制御するために使用されるディジ
   タルデータを格納するメモリ回路と、 上記メモリ回路に格納されたディジタルデータをアナロ
   グ信号に変換して上記調整回路に出力するＤ／Ａ変換回
   路と、 上記カラー映像信号の垂直ブランキング期間の一部に基
   準信号を挿入する複数のスイッチ回路と、 上記複数の調整回路の出力に応じてカラー受像管を表示
   駆動するカソード駆動信号を出力する複数の駆動回路
   と、 上記カラー受像管の三原色に対応した各カソード電極に
   流れるカソード電流を検出する検出回路と、 上記スイッチ回路で上記基準信号が挿入されている期間
   における上記検出回路の検出値を基準値と比較する比較
   回路と、 上記比較回路で上記検出回路の検出値と基準値との差が
   検出された時、上記メモリ回路に格納された上記ディジ
   タルデータを所定の変化量刻みで更新する更新回路と、 上記比較回路で上記検出回路の検出値と基準値との差が
   所定値よりも大きいことが検出された時、上記検出回路
   で検出される上記三原色に対応した各カソード電流の検
   出値と上記基準値との差が同等である場合に上記更新回
   路による上記ディジタルデータの更新を上記所定の変化
   量よりも大きい変化量刻みで行わせるように設定する設
   定回路とを具備したことを特徴とする自動白色バランス
   調整回路。
4. 【請求項４】 前記設定回路は、電源投入時の初期状態
   ではその動作が解除されることを特徴とする請求項３に
   記載の自動白色バランス調整回路。
5. 【請求項５】 カラー映像信号の垂直ブランキング期間
   の一部に基準信号を挿入する手段と、 予め与えられたディジタルデータに応じてこの基準信号
   の直流レベル及び交流振幅を調整する手段と、 この調整された基準信号に応じてカラー受像管を表示駆
   動するためのカソード駆動信号を発生してカラー受像管
   のカソード電極に供給する手段と、 上記基準信号が挿入されている期間におけるカソード電
   流を検出してこの検出値を基準値と比較する手段と、 この比較結果に応じて上記直流レベル及び交流振幅を調
   整するための上記ディジタルデータをそれぞれ更新する
   手段とを具備し、 上記カラー受像管における高圧変動が生じた際に、上記
   ディジタルデータのうち上記直流レベルを調整するため
   のディジタルデータのみが優先的に更新されることを特
   徴とする映像表示装置。
6. 【請求項６】 三原色のカラー映像信号の垂直ブランキ
   ング期間の一部にそれぞれの各基準信号を挿入する手段
   と、 予め与えられたディジタルデータに応じてこれら各基準
   信号の直流レベル及び交流振幅を調整する手段と、 これら調整された各基準信号に応じてカラー受像管を表
   示駆動するためのカソード駆動信号をそれぞれ発生して
   カラー受像管の複数のカソード電極に供給する手段と、 上記各基準信号が挿入されている期間におけるカソード
   電流を検出してこれら各検出値を基準値と比較する手段
   とを具備し、 上記各検出値と上記基準値との差が所定値よりも小さい
   場合には上記ディジタルデータが所定の変化量刻みで更
   新され、 上記各検出値と上記基準値との差が上記所定値よりも大
   きく、かつ上記各検出値と上記基準値との差が上記三原
   色について全て同等の場合には上記ディジタルデータが
   上記所定の変化量よりも大きい変化量刻みで毎に更新さ
   れることを特徴とする映像表示装置。
7. 【請求項７】 電源投入後の初期状態には、上記各検出
   値と上記基準値との差が上記所定値よりも大きい場合
   は、前記ディジタルデータが常に前記所定の変化量より
   も大きい変化量刻みで更新されることを特徴とする請求
   項６に記載の映像表示装置。
8. 【請求項８】 制御電圧に応じて映像信号の少なくとも
   直流レベルを調整して出力する調整回路と、 上記調整回路の動作を制御するために使用されるディジ
   タルデータを格納するメモリ回路と、 上記メモリ回路に格納されたディジタルデータを第１の
   アナログ電圧に変換して出力するＤ／Ａ変換回路と、 上記映像信号の垂直ブランキング期間の一部に基準信号
   を挿入する第１のスイッチ回路と、 上記調整回路の出力に応じて受像管を表示駆動するカソ
   ード駆動信号を出力する駆動回路と、 上記第１のスイッチ回路で上記基準信号が挿入されてい
   る期間に上記受像管のカソード電流が所定の基準電流と
   実質的に一致するような第２のアナログ電圧を発生する
   増幅回路と、 上記第１のスイッチ回路で上記基準信号が挿入されてい
   る期間に上記増幅回路で発生される第２のアナログ電圧
   と上記Ｄ／Ａ変換回路で発生される第１のアナログ電圧
   の差の電圧を発生する差電圧発生回路と、 上記差電圧発生回路で発生される電圧を保持する保持回
   路と、 上記保持回路で保持されている電圧と上記差電圧発生回
   路で発生される電圧とを比較する比較回路と、 上記差電圧発生回路で発生される電圧及び上記比較回路
   の比較結果に応じて上記メモリ回路に格納されたディジ
   タルデータを更新する更新回路と、 上記Ｄ／Ａ変換回路で発生される第１のアナログ電圧及
   び上記増幅回路で発生される第２のアナログ電圧が入力
   され、上記第１のスイッチ回路で上記基準信号が挿入さ
   れている期間には上記第２のアナログ電圧を選択し、上
   記第１のスイッチ回路を介して上記映像信号が入力され
   ている期間には上記第１のアナログ電圧を選択して上記
   調整回路に上記制御電圧として出力する第２のスイッチ
   回路とを具備したことを特徴とする自動白色バランス調
   整回路。
9. 【請求項９】 制御電圧に応じて映像信号の少なくとも
   直流レベルを調整して出力する調整回路と、 上記調整回路の動作を制御するために使用されるディジ
   タルデータを格納するメモリ回路と、 上記メモリ回路に格納されたディジタルデータをアナロ
   グ電圧に変換し上記制御電圧として上記調整回路に出力
   するＤ／Ａ変換回路と、 上記映像信号の垂直ブランキング期間の一部に基準信号
   を挿入するスイッチ回路と、 上記調整回路の出力に応じて受像管を表示駆動するカソ
   ード駆動信号を出力する駆動回路と、 上記スイッチ回路で上記基準信号が挿入されている期間
   に上記受像管のカソード電流を検出する検出回路と、 上記スイッチ回路で上記基準信号が挿入されている期間
   における上記検出回路の検出値を基準値と比較する第１
   の比較回路と、 上記第１の比較回路の比較結果を保持する保持回路と、 上記保持回路の出力と上記第１の比較回路の比較結果と
   を比較する第２の比較回路と、 上記第１の比較回路の比較結果及び上記第２の比較回路
   の比較結果に応じて上記メモリ回路に格納されたディジ
   タルデータを更新する更新回路とを具備したことを特徴
   とする自動白色バランス調整回路。
10. 【請求項１０】 制御電圧に応じて映像信号の少なくと
    も直流レベルを調整して出力する調整回路と、 上記調整回路の動作を制御するために使用されるディジ
    タルデータを格納するメモリ回路と、 上記メモリ回路に格納されたディジタルデータをアナロ
    グ電圧に変換し上記制御電圧として上記調整回路に出力
    するＤ／Ａ変換回路と、 上記映像信号の垂直ブランキング期間の一部に基準信号
    を挿入するスイッチ回路と、 上記調整回路の出力に応じて受像管を表示駆動するカソ
    ード駆動信号を出力する駆動回路と、 上記スイッチ回路で上記基準信号が挿入されている期間
    に上記受像管のカソード電流を検出する検出回路と、 上記スイッチ回路で上記基準信号が挿入されている期間
    における上記検出回路の検出値を基準値と比較する比較
    回路と、 互いに異なるディジタルデータを使用して上記調整回路
    の動作を制御した時の上記比較回路の比較結果がそれぞ
    れ入力される第１及び第２の保持回路と、 上記比較回路の比較結果並びに上記第１及び第２の保持
    回路の出力に応じて上記メモリ回路に格納されたディジ
    タルデータを更新する更新回路とを具備したことを特徴
    とする自動白色バランス調整回路。
11. 【請求項１１】 制御電圧に応じて映像信号の少なくと
    も直流レベルを調整して出力する調整回路と、 上記調整回路の動作を制御するために使用されるディジ
    タルデータを格納するメモリ回路と、 上記メモリ回路に格納されたディジタルデータをアナロ
    グ電圧に変換し上記制御電圧として上記調整回路に出力
    するＤ／Ａ変換回路と、 上記映像信号の垂直ブランキング期間の一部に基準信号
    を挿入するスイッチ回路と、 上記調整回路の出力に応じて受像管を表示駆動するカソ
    ード駆動信号を出力する駆動回路と、 上記スイッチ回路で上記基準信号が挿入されている期間
    に上記受像管のカソード電流を検出する検出回路と、 上記スイッチ回路で上記基準信号が挿入されている期間
    における上記検出回路の検出値を基準値と比較する比較
    回路と、 上記比較回路の比較結果が入力される第１の保持回路
    と、 上記第１の保持回路の出力が入力される第２の保持回路
    と、 上記第１及び第２の保持回路の出力に応じて上記メモリ
    回路に格納されたディジタルデータを更新する更新回路
    とを具備したことを特徴とする自動白色バランス調整回
    路。
12. 【請求項１２】 制御電圧に応じて映像信号の少なくと
    も直流レベルを調整して出力する調整回路と、 上記調整回路の動作を制御するために使用されるディジ
    タルデータを格納するメモリ回路と、 上記メモリ回路に格納されたディジタルデータを第１の
    アナログ電圧に変換して出力するＤ／Ａ変換回路と、 上記映像信号の垂直ブランキング期間の一部に基準信号
    を挿入する第１のスイッチ回路と、 上記調整回路の出力に応じて受像管を表示駆動するカソ
    ード駆動信号を出力する駆動回路と、 上記第１のスイッチ回路で上記基準信号が挿入されてい
    る期間に上記受像管のカソード電流が所定の基準電流と
    実質的に一致するような第２のアナログ電圧を発生する
    増幅回路と、 上記第１のスイッチ回路で上記基準信号が挿入されてい
    る期間に上記増幅回路で発生される第２のアナログ電圧
    と上記Ｄ／Ａ変換回路で発生される第１のアナログ電圧
    との差に応じた信号を発生する信号発生回路と、 互いに異なるディジタルデータを使用して上記調整回路
    の動作を制御した時に、それぞれ上記信号発生回路で発
    生される各信号を保持する第１及び第２の保持回路と、 上記信号発生回路で発生される信号及び上記第１及び第
    ２の保持回路の出力に応じて上記メモリ回路に格納され
    たディジタルデータを更新する更新回路と、 上記Ｄ／Ａ変換回路で発生される第１のアナログ電圧及
    び上記増幅回路で発生される第２のアナログ電圧が入力
    され、上記第１のスイッチ回路で上記基準信号が挿入さ
    れている期間には上記第２のアナログ電圧を選択し、上
    記第１のスイッチ回路を介して上記映像信号が入力され
    ている期間には上記第１のアナログ電圧を選択して上記
    調整回路に上記制御電圧として出力する第２のスイッチ
    回路とを具備したことを特徴とする自動白色バランス調
    整回路。
13. 【請求項１３】 映像信号の直流レベルの調整期間に、
    受像管のカソード電極に所定のカソード電流が流れるよ
    うな制御電圧を検出する手段と、 ディジタルデータをアナログ変換して得られるアナログ
    電圧の値が上記制御電圧に近付く方向に上記ディジタル
    データを変更する手段と、 上記ディジタルデータの変更の前後で、この変更前後の
    ディジタルデータをアナログ変換して得られる上記アナ
    ログ電圧と上記制御電圧との差の絶対値が小さい方のデ
    ィジタルデータを検出する手段とを具備し、 この検出されたディジタルデータをアナログ変換して得
    られるアナログ電圧を用いて映像信号の直流レベルの調
    整を行うとを具備したことを特徴とする映像表示装置。
14. 【請求項１４】 映像信号の直流レベルの調整期間に、
    ディジタルデータを更新し、この更新の前後で受像管の
    カソード電極に流れるカソード電流をそれぞれ検出する
    手段と、 上記ディジタルデータの更新の前後で、検出される前記
    カソード電流の値と所定の基準値との差の絶対値が小さ
    い方のディジタルデータを検出する手段とを具備し、 この検出されたディジタルデータをアナログ変換して得
    られるアナログ電圧を用いて映像信号の直流レベルの調
    整を行うことを特徴とする映像表示装置。
15. 【請求項１５】 映像信号の直流レベルの調整期間に、
    ディジタルデータを変更し、この変更の前後で受像管の
    カソード電極に流れるカソード電流をそれぞれ検出する
    手段と、 上記検出された両カソード電流の値が予め設定された収
    束値を挟んで変化した場合に上記ディジタルデータが収
    束したことを判定する手段と、 この収束が判定されると、上記カソード電流の値が上記
    収束値を超える時あるいは上記カソード電流の値が上記
    収束値を超える前のいずれかに対応したディジタルデー
    タに固定する手段とを具備し、この固定されたディジタ
    ルデータを用いて映像信号の直流レベルの調整を行うこ
    とを特徴とする映像表示装置。