JP2000244303A - ドライブアクセラレーション回路 - Google Patents

Abstract

(57)【要約】 【課題】 従来の自動回路設計では、セルライブラリか
ら機能および電気的特性に基づいてセルを選択した後、
自動配線などの処理を行って集積回路設計を得るため、
配線容量などに起因する不確定要素のためにこの処理を
繰り返さなければ所望の集積回路を得ることができない
などの課題があった。 【解決手段】 ドライバ回路１などのセルとは配線２，
３を介して接続され、且つ、それらのセルのドライブ能
力が不足する場合には向上させることができるドライブ
アクセラレーション回路を設けたものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、出力バッファや
クロックドライバなどの回路のドライブ能力を向上させ
るためのドライブアクセラレーション回路に係り、特
に、出力バッファやクロックドライバなどの回路をセル
に基づいて回路設計を行い、その後自動レイアウト編集
を行うような設計手法にて集積回路を自動設計する場合
に好適に利用することができるドライブアクセラレーシ
ョン回路に関するものである。

【０００２】

【従来の技術】図９は従来の自動設計において一般的に
準備されている駆動能力が異なる複数の出力ドライバの
セルを示す回路図である。図において、２は入力信号
線、３は出力信号線、４３は一対のＰチャネルＭＯＳト
ランジスタとＮチャネルＭＯＳトランジスタとからなる
入力段インバータ、４４は一対のＰチャネルＭＯＳトラ
ンジスタとＮチャネルＭＯＳトランジスタとからなるシ
ングルタイプの出力段インバータ、４５は二対のＰチャ
ネルＭＯＳトランジスタとＮチャネルＭＯＳトランジス
タとからなるダブルタイプの出力段インバータ、４６は
三対のＰチャネルＭＯＳトランジスタとＮチャネルＭＯ
Ｓトランジスタとからなるトリプルタイプの出力段イン
バータ、４７は四対のＰチャネルＭＯＳトランジスタと
ＮチャネルＭＯＳトランジスタとからなるクワッドタイ
プの出力段インバータである。

【０００３】次に動作について説明する。各出力ドライ
バは、入力信号線２の電圧レベルがローレベルからハイ
レベルに変化すると、入力段インバータ４３の出力がロ
ーレベルに変化し、それぞれの出力段インバータ４４，
４５，４６，４７の出力がハイレベルに変化する。逆
に、入力信号線２の電圧レベルがハイレベルからローレ
ベルに変化すると、入力段インバータ４３の出力がハイ
レベルに変化し、それぞれの出力段インバータ４４，４
５，４６，４７の出力がローレベルに変化する。

【０００４】図１０はこれら複数の出力ドライバの駆動
能力の違いを説明するための入出力波形図である。図に
おいて、横軸は時間、縦軸は電圧レベル、４８は高圧側
電源電圧レベル、４９はこの高圧側電源電圧レベル４８
の１０％の電圧レベル、５０はこの高圧側電源電圧レベ
ル４８の５０％の電圧レベル、５１はこの高圧側電源電
圧レベル４８の９０％の電圧レベルである。また、５２
は上記各出力ドライバへの入力電圧波形、５３はクワッ
ドタイプの出力ドライバの出力電圧波形、５４はトリプ
ルタイプの出力ドライバの出力電圧波形、５５はダブル
タイプの出力ドライバの出力電圧波形、５６はシングル
タイプの出力ドライバの出力電圧波形、５７は集積回路
の動作周波数の１周期の時間などにより決定される遅延
許容時間である。

【０００５】そして、同図に示すように、これらの出力
ドライバは、電源に並列に接続された出力段トランジス
タの並列数が多いほど、その出力負荷を駆動する能力が
増加し、早期に出力を追従して変化させることができ
る。逆に、駆動能力が不足するとシングルタイプの出力
ドライバの出力電圧波形５６のように、遅延許容時間５
７の範囲内で電圧レベルを高圧側電源電圧レベルの９０
％の電圧レベル５１にまで上昇させることができなくな
ってしまう。

【０００６】図１１は従来の自動設計において一般的に
準備されている駆動能力が異なる複数のクロックドライ
バセルを示す回路図である。図において、５８は出力段
が一対のＰチャネルＭＯＳトランジスタとＮチャネルＭ
ＯＳトランジスタとからなるシングルタイプのクロック
ドライバ、５９は出力段が二対のＰチャネルＭＯＳトラ
ンジスタとＮチャネルＭＯＳトランジスタとからなるダ
ブルタイプのクロックドライバ、６０は出力段が三対の
ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトラ
ンジスタとからなるトリプルタイプのクロックドライ
バ、６１は出力段が四対のＰチャネルＭＯＳトランジス
タとＮチャネルＭＯＳトランジスタとからなるクワッド
タイプのクロックドライバ、６２はクロックネットワー
ク配線である。

【０００７】次に動作について説明する。各クロックド
ライバ５８，５９，６０，６１は、その入力の電圧レベ
ルがローレベルからハイレベルに変化すると、クロック
ネットワーク配線６２をハイレベルに駆動する。逆に、
その入力の電圧レベルがハイレベルからローレベルに変
化すると、クロックネットワーク配線６２をローレベル
に駆動する。

【０００８】図１２はこれら複数のクロックドライバセ
ルの駆動能力を説明するための入出力波形図である。図
において、横軸は時間、縦軸は電圧レベル、６３は高圧
側電源電圧レベル、６４はこの高圧側電源電圧レベル６
３の５０％の電圧レベルである。そして、６５は上記各
クロックドライバ５８，５９，６０，６１へ同時に入力
される入力電圧波形、６６は図１１（ａ）の「Ａ」の位
置におけるクロック波形、６７は図１１（ａ）の「Ｂ」
の位置におけるクロック波形、６８はこれら２つの位置
におけるクロック波形の伝播遅延差（クロックスキュ
ー）である。

【０００９】そして、これらのクロックドライバセル
は、クロックネットワーク配線６２に並列に接続された
クロックドライバ５８，５９，６０，６１の数とそれぞ
れのクロックドライバ５８，５９，６０，６１の駆動能
力とに応じて、クロックネットワーク配線６２およびこ
れに接続された回路を駆動する能力が増減し、更にクロ
ックネットワーク配線６２上の任意の２点における伝播
遅延差の量も増減する。

【００１０】そして、設計者は、これらのセルなどを組
み合わせて論理設計、物理設計などを行った後、オート
ルータなどで自動配線、自動レイアウト編集を行って、
半導体チップ上に所定の機能を実現することができる集
積回路を得る。

【００１１】

【発明が解決しようとする課題】従来の自動設計手法で
は、以上のように構成されているので、回路の機能設計
を行うとともに、ファンアウトや負荷容量などに応じて
同一の機能セルの中から所定のドライブ能力を有するセ
ルを選択して設計する必要があり、他方で、各セルが駆
動しなければならない配線の容量などは自動配線や自動
レイアウト編集を行った後でなければ確定されず、つま
り各セルのドライブ能力は自動配線や自動レイアウト編
集を行った後でなければ確定することができない。

【００１２】従って、自動配線や自動レイアウト編集後
に、各セルに必要なドライブ能力を特定し、これに応じ
てドライブ能力が不足している場合には当該セルをもっ
とドライブ能力の大きいセルに変更したり、負荷を分割
して複数のセルで別々にドライブするように論理設計を
変更したりし、更にその変更後に、上記自動配線や自動
レイアウト編集を再度行わなければならないなどの課題
があった。

【００１３】そして、最適な集積回路を得るためにはこ
の一連の変更作業を数次にも渡って繰り返すのが一般的
であり、回路設計者の労力はとても大きなものとなって
いた。

【００１４】また、従来においてこのようなレイアウト
後のドライブ能力不足問題を解消し回路設計の効率を向
上させようとした場合、予めそのような問題が発生しそ
うなセルを十分に余裕のある高いドライブ能力を有する
セルに置き換えた上でレイアウト編集をさせるようにし
なければならず、例え実際にはそのような多大なドライ
ブ能力が不要となる場合であったとしても、そのような
セルを利用することにより余分な消費電流の増加などの
別の弊害が生じてしまう。

【００１５】つまり、従来においてセルを組み合わせて
集積回路を形成する場合であっても、数次の設計変更の
労力をかけずして必要にして最小限の消費電流にて動作
する最適な設計を行うことは実質的不可能であった。

【００１６】ところで、特開平８−３３５８３０号公報
には、ドライブ能力不足を検出して、それに応じて自動
的に出力バッファ自体のドライブ能力を向上させる技術
が開示されている。そして、このようなドライブ能力自
動変更機能つきの出力バッファをセルとして準備して、
消費電流が厳しいような場合においてドライブ能力不足
が予測される場合にはこのセルを利用して上記弊害を防
止しつつドライブ能力不足に準備することが考えられ
る。これによりドライブ能力不足に起因する設計変更を
抑制することができる。

【００１７】図１３はこのような従来の自動ドライブ能
力変更機能つきの出力バッファの構成を示すブロック図
である。図において、６９は集積回路内に配設され集積
回路外の回路を駆動する出力バッファ、２はこの出力バ
ッファ６９の入力信号線、３はこの出力バッファ６９の
出力信号線、７０はこの出力信号線３に接続された外部
負荷、７１は出力信号線３のドライブ状態を検知する負
荷検知回路、７２はこの負荷検知回路７１の検知結果に
応じて出力バッファ６９自体の駆動能力を増加させる駆
動電流制御信号発生回路である。

【００１８】次に動作について説明する。入力信号線２
がローレベルからハイレベルに変化すると、出力バッフ
ァ６９は出力信号線３をローレベルからハイレベルに駆
動する。この時、出力信号線３自体の配線容量や上記外
部負荷７０などに起因して出力信号線３の電位レベル変
化が遅いと、負荷検知回路７１から検知信号が出力さ
れ、駆動電流制御信号発生回路７２から出力バッファ６
９へ駆動能力をアップするように駆動電流制御信号が出
力され、これに応じて、出力バッファ６９の駆動能力が
アップする。入力信号線２がハイレベルからローレベル
に変化する場合も同様の動作である。

【００１９】しかしながら、このようなドライブ能力自
動変更機能つきの出力バッファのように、ドライブ能力
自動変更機能つきのセルを予め用意しようとした場合、
その変更可能なドライブ能力の負荷範囲を予め想定する
ことが必要となってしまう。その他方で上述したよう
に、レイアウト編集後でしか実際にドライブ能力が不足
してしまうのかどうか分からない。従って、要求される
仕様に応じて複数のドライブ能力自動変更機能つきの出
力バッファのセルなどを多数準備しなければならない。

【００２０】また、実際にドライブ能力が不足すると予
測されるものは、出力バッファ６９に限られるものでは
ない。そのため、クロック系回路やその他の回路に対し
ても同様なセルを準備しなければならない。

【００２１】したがって、このようなドライブ能力自動
変更機能つきのセルを予め用意しようとした場合、特開
平８−３３５８３０号公報に開示されたドライブ能力自
動変更機能つきの出力バッファのような、ドライブ能力
自動変更機能つきのセルをあらゆる機能毎に且つその出
力範囲を分類して準備することが必要となってしまう。
そして、このようにドライブ能力自動変更機能つきのセ
ルをあらゆる機能毎に且つその出力範囲を分類して準備
した場合、セルライブラリにおける無駄が多く、しか
も、セル数を倍増させることになってしまう。また、こ
のようなセルをあらゆる可能性において予め完璧に対応
させることは現実的に不可能である。

【００２２】この発明は上記のような課題を解決するた
めになされたもので、セル数の倍増や不要な消費電流の
増加などを防止しつつ、あらゆるセルにおいてドライブ
能力不足を補うことができ、レイアウト編集後のドライ
ブ能力不足に起因する変更を防止することができる回
路、すなわちドライブアクセラレーション回路を得るこ
とを目的とする。

【００２３】

【課題を解決するための手段】この発明に係るドライブ
アクセラレーション回路は、所定の信号線が接続され、
当該信号線の電圧レベルと所定の第一しきい値とを比較
し、その比較結果を出力する第一レベル判定回路と、上
記所定の信号線が接続され、上記第一しきい値とは異な
るレベルの第二しきい値と当該信号線の電圧レベルとを
比較し、その比較結果を出力する第二レベル判定回路
と、これら２つのレベル判定回路の比較結果が入力さ
れ、当該２つの比較結果に差が生じたら起動信号を出力
する起動判定回路と、上記所定の信号線と同相あるいは
逆相で変化する他の信号線が接続され、当該他の信号線
の電圧レベルに応じて電流の供給および／または吸引を
行うドライブ電流供給回路と、上記起動信号が入力さ
れ、起動信号が入力されるまではその出力が上記所定の
信号線にハイインピーダンスにて接続されるとともに、
起動信号が入力された後は上記ドライブ電流供給回路を
当該所定の信号線に接続するスイッチ回路とを備えるも
のである。

【００２４】この発明に係るドライブアクセラレーショ
ン回路は、第一レベル判定回路と第二レベル判定回路と
のうちの少なくとも一方は、３つ以上のトランジスタが
電源に対して直列に接続されるとともに、Ｎチャネルト
ランジスタとＰチャネルトランジスタとが異なる個数ず
つ使用されたインバータ回路を基本とする構成であるも
のである。

【００２５】この発明に係るドライブアクセラレーショ
ン回路は、所定の信号線上の２点の電圧レベルが入力さ
れ、当該２つの電圧レベルに差が生じたら起動信号を出
力する起動判定回路と、上記所定の信号線と同相あるい
は逆相で変化する他の信号線が接続され、当該他の信号
線の電圧レベルに応じて電流の供給および／または吸引
を行うドライブ電流供給回路と、上記起動信号が入力さ
れ、起動信号が入力されるまではその出力が上記所定の
信号線にハイインピーダンスにて接続されるとともに、
起動信号が入力された後は上記ドライブ電流供給回路を
当該所定の信号線に接続するスイッチ回路とを備えるも
のである。

【００２６】この発明に係るドライブアクセラレーショ
ン回路は、スイッチ回路が、起動信号がトリガとして入
力されるＤフリップフロップと、このＤフリップフロッ
プの互いに相補の関係にある２つの出力がベース端子に
入力され、交互にオン／オフ動作する一対のスイッチ用
トランジスタとからなるものである。

【００２７】この発明に係るドライブアクセラレーショ
ン回路は、ドライブ電流供給回路が、一対のスイッチ用
トランジスタと直列に配設され、交互にオン状態となる
／オフ動作する一対のドライブ電流供給用トランジスタ
を具備するものである。

【００２８】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるド
ライブアクセラレーション回路およびそれが適用された
ドライバ回路との接続関係を示す回路図である。図にお
いて、１はドライバ回路、２はドライバ回路１への入力
信号線（同相あるいは逆相で変化する他の信号線）、３
はドライバ回路１からの出力信号線（所定の信号線）、
４はこの出力信号線３に寄生する負荷容量である。

【００２９】また、５は出力信号線３が接続され、この
出力信号線３の電圧レベルと所定の第一しきい値とを比
較し、その比較結果を出力する第一レベル判定回路、６
は出力信号線３が接続され、上記第一しきい値とは異な
るレベルの第二しきい値と当該信号線の電圧レベルとを
比較し、その比較結果を出力する第二レベル判定回路、
７はこれら２つのレベル判定回路５，６の比較結果が入
力され、当該２つの比較結果に差が生じたら起動信号を
出力する排他論理和回路（起動判定回路）、８はデータ
端子Ｄがハイレベルに固定されるとともにエッジトリガ
端子Ｔに起動信号が入力されるリセット端子ＲつきＤフ
リップフロップ（スイッチ回路）、９は入力信号線２が
接続されるとともにこのＤフリップフロップ８の正相出
力が入力され、これらの論理積演算を行う論理積回路
（ドライブ電流供給回路）、１０は互いにソース電極と
ドレイン電極とが接続された一対のＮチャネルＭＯＳト
ランジスタ（スイッチ用トランジスタ）１０ａとＰチャ
ネルＭＯＳトランジスタ（スイッチ用トランジスタ）１
０ｂとからなり、この一端に上記論理積回路９の演算結
果が入力され、この他端が出力信号線３に接続され、更
に、ＮチャネルＭＯＳトランジスタ１０ａのベース端子
にＤフリップフロップ８の正相出力が接続され、Ｐチャ
ネルＭＯＳトランジスタ１０ｂのベース端子にＤフリッ
プフロップ８の逆相出力が接続された出力スイッチ（ス
イッチ回路）である。そして、ドライブアクセラレーシ
ョン回路はこれらで構成されている。

【００３０】第一レベル判定回路５において、１１は４
つのトランジスタが電源に対して直列に接続された第一
入力段インバータ、１２は４つのトランジスタが電源に
対して直列に接続された第一出力段インバータ、１３は
それぞれＮチャネルＭＯＳトランジスタ、１４はそれぞ
れＰチャネルＭＯＳトランジスタである。そして、同図
に示すように、第一入力段インバータ１１では３つのＮ
チャネルＭＯＳトランジスタ１３，１３，１３と１つの
ＰチャネルＭＯＳトランジスタ１４とが直列に接続され
ているため、その入力が電源電圧の約３／４の電圧レベ
ルになったときにデータが反転し、第一出力段インバー
タ１２では１つのＮチャネルＭＯＳトランジスタ１３と
３つのＰチャネルＭＯＳトランジスタ１４，１４，１４
とが直列に接続されているため、その入力が電源電圧の
約１／４の電圧レベルになったときにデータが反転し、
更に、第一入力段インバータ１１の下から３段目と４段
目との間が第一出力段インバータ１２に入力されている
ので、第一レベル判定回路５としては入力電圧が電源電
圧の約３／４の電圧レベルになったら出力電圧レベルが
追従して変化することになる。つまり、第一しきい値電
圧は電源電圧の約３／４の電圧レベルに設定されている
ことになる。

【００３１】第二レベル判定回路６において、１５は２
つのトランジスタが電源に対して直列に接続された第二
入力段インバータ、１６は２つのトランジスタが電源に
対して直列に接続された第二出力段インバータ、１７は
それぞれＮチャネルＭＯＳトランジスタ、１８はそれぞ
れＰチャネルＭＯＳトランジスタである。そして、同図
に示すように、第二入力段インバータ１５では１つのＮ
チャネルＭＯＳトランジスタ１７と１つのＰチャネルＭ
ＯＳトランジスタ１８とが直列に接続されているため、
その入力が電源電圧の約１／４の電圧レベルになったと
きにデータが反転し、第二出力段インバータ１６では１
つのＮチャネルＭＯＳトランジスタ１７と１つのＰチャ
ネルＭＯＳトランジスタ１８とが直列に接続されている
ため、その入力が電源電圧の約１／２の電圧レベルにな
ったときにデータが反転し、更に、第二入力段インバー
タ１５の下から１段目と２段目との間が第二出力段イン
バータ１６に入力されているので、第二レベル判定回路
６としては入力電圧が電源電圧の約１／４の電圧レベル
になったら出力電圧レベルが追従して変化することにな
る。つまり、第二しきい値電圧は電源電圧の約１／２の
電圧レベルに設定されていることになる。

【００３２】次に動作について説明する。入力信号線２
の電圧レベルがローレベルからハイレベルに変化する
と、ドライバ回路１は出力信号線３をドライブして（つ
まり負荷容量４を充電して）出力信号線３をローレベル
からハイレベルに変化させる。そして、この出力信号線
３がローレベルからハイレベルに変化する間に、出力信
号線３が電源電圧の約１／２の電圧レベルになると先ず
第二レベル判定回路６がその出力をローレベルからハイ
レベルに変化させ、次に出力信号線３が電源電圧の約３
／４の電圧レベルになると第一レベル判定回路５がその
出力をローレベルからハイレベルに変化させる。

【００３３】そして、排他論理和回路７は、これら第二
レベル判定回路６の出力変化と第一レベル判定回路５の
出力変化との間にタイムラグがあって一方がローレベル
で且つ他方がハイレベルとなる期間が生じると、その期
間の間ハイレベルとなるパルス状の起動信号を出力す
る。

【００３４】また、Ｄフリップフロップ８は、リセット
入力端子Ｒにハイレベルのネゲート信号が入力された状
態で、このパルス状の起動信号が入力されると、その立
ち上がりエッジの入力タイミングを基準として出力端子
Ｑからハイレベルの信号と反転出力端子ＱＣからローレ
ベルの信号を出力する。そして、このように出力端子Ｑ
からハイレベルの信号が出力され、且つ、反転出力端子
ＱＣからローレベルの信号が出力されると、出力スイッ
チ１０の２つのトランジスタ１０ａ，１０ｂはともにオ
フ状態からオン状態に変化し、論理積回路９の出力と出
力信号線３とが電気的に接続されるとことになる。

【００３５】なお、この出力スイッチ１０の２つのトラ
ンジスタ１０ａ，１０ｂがともにオフ状態である場合に
は、この出力スイッチ１０と出力信号線３とは絶縁さ
れ、論理積回路９の出力と出力信号線３とが所謂ハイイ
ンピーダンス状態で接続された状態になっている。

【００３６】そして、論理積回路９の一方の入力端子は
Ｄフリップフロップ８の出力端子Ｑのハイレベル信号が
入力されているので、この論理積回路９は入力信号線２
の信号レベルに追従して出力を変化させることになり、
入力信号線２の電圧レベルに応じて出力信号線３との間
で電流の供給および吸引を行うことになる。つまり、こ
の論理積回路９はバッファとして機能し、このように論
理積回路９の出力と出力信号線３とが電気的に接続され
た状態では、出力信号線３はドライバ回路１とこれと同
相で動作する論理積回路９とでドライブされることにな
り、ドライブ能力を向上させることになる。

【００３７】なお、入力信号線２の電圧レベルがハイレ
ベルからローレベルに変化するときの動作も同様であ
る。

【００３８】図２はこの発明の実施の形態１によるドラ
イブアクセラレーション回路の動作の一例を説明するた
めのタイミングチャートである。図において、（ａ）は
入力信号線２の電圧波形、（ｂ）は出力信号線３の電圧
波形、（ｃ）は第一レベル判定回路５の出力波形、
（ｄ）第二レベル判定回路６の出力波形、（ｅ）は排他
論理和回路７の出力波形、（ｆ）はＤフリップフロップ
８へのリセット信号Ｒ入力波形（ローアクティブ）、
（ｇ）はＤフリップフロップ８の出力端子Ｑの正相出力
波形、（ｈ）はＤフリップフロップ８の反転出力端子Ｑ
Ｃの逆相出力波形、（ｉ）は論理積回路９の出力波形で
ある。また、１９は第一のしきい値電圧レベル、２０は
第二のしきい値電圧レベルである。

【００３９】そして、同図においては、第二レベル判定
回路６の出力変化と第一レベル判定回路５の出力変化と
の間にタイムラグがあって一方がローレベルで且つ他方
がハイレベルとなる期間が生じているが、第二周期にお
いてはリセット信号Ｒがローレベルにアサートされてい
るため、論理積回路９の出力波形にハイレベル期間は生
じない。これに対して、第四周期ではリセット信号Ｒが
ハイレベルにネゲートされているため、論理積回路９の
出力波形がハイレベルに変化しており、第六周期では論
理積回路９の出力波形がハイレベルに変化して出力信号
線３の出力波形（ｂ）における立ち上りおよび立下りが
改善されている。

【００４０】以上のように、この実施の形態１によれ
ば、出力信号線３が接続され、当該出力信号線３の電圧
レベルと所定の第一しきい値（電源電圧の約３／４）と
を比較し、その比較結果を出力する第一レベル判定回路
５と、上記出力信号線３が接続され、上記第一しきい値
とは異なるレベル（電源電圧の約１／２）の第二しきい
値と当該出力信号線３の電圧レベルとを比較し、その比
較結果を出力する第二レベル判定回路６と、これら２つ
のレベル判定回路５，６の比較結果が入力され、当該２
つの比較結果に差が生じたらパルス状の起動信号を出力
する排他論理和回路７と、上記出力信号線３と同相で変
化する入力信号線２が接続され、当該入力信号線２の電
圧レベルに応じて電流の供給および／または吸引を行う
論理積回路９と、上記パルス状の起動信号が入力され、
起動信号が入力されるまではその出力が上記出力信号線
３にハイインピーダンスにて接続されるとともに、起動
信号が入力された後は上記論理積回路９を出力信号線３
に接続するＤフリップフロップ８および出力スイッチ１
０を備えるので、信号線２，３に対して入力と出力とを
接続することができ、ドライバ回路１とは独立したセル
として回路設計に利用することができる効果がある。

【００４１】また、第一レベル判定回路５と第二レベル
判定回路６とが接続された出力信号線３のドライブ状態
を、これらの回路の比較結果に基づいて排他論理和回路
７において判断し、この排他論理和回路７から出力され
る起動信号に応じてＤフリップフロップ８および出力ス
イッチ１０が論理積回路９を当該出力信号線３に接続
し、更に、この論理積回路９が当該出力信号線３との間
で電流供給／吸引動作するので、実際にレイアウト編集
した後に、出力信号線３に出力するセル１のドライブ能
力を検出し、その検出結果に応じて不足していると判断
される場合にのみドライブ能力を向上させることができ
る効果がある。

【００４２】従って、この実施の形態１のようにドライ
バ回路１のセルの入力信号線２と出力信号線３とに接続
した場合のように、あらゆるセルの出力配線とそれと同
相で変化する信号線とに接続することで、不要な消費電
流増加などの弊害を防止しつつ、あらゆるセルのドライ
ブ能力を向上させることができる効果がある。

【００４３】また、出力スイッチ１０が不要である場合
には上記出力信号線３にハイインピーダンスにて接続さ
れているので、当該出力信号線３に出力するドライバ回
路１などのセルの動作を妨げることもない効果がある。

【００４４】この実施の形態１によれば、第一レベル判
定回路５が、４つのトランジスタ１３，１３，１３，１
４が電源に対して直列に接続されるとともに、Ｎチャネ
ルＭＯＳトランジスタ１３とＰチャネルＭＯＳトランジ
スタ１４とが異なる個数（３個と１個）ずつ使用された
インバータ回路を基本とする構成であるので、簡易な最
小限の構成にて第一レベル判定回路５の第一しきい値と
第二レベル判定回路６の第二しきい値とを適当に異なる
値に設定することができる効果がある。

【００４５】この実施の形態１によれば、起動信号がエ
ッジトリガとして入力されるＤフリップフロップ８と、
このＤフリップフロップ８の互いに相補の関係にある２
つの出力がベース端子に入力され、同時にオン／オフ動
作する一対のスイッチ用のトランジスタ１０ａ，１０ｂ
とで論理積回路９の出力信号線３に対する接続を制御し
ているので、簡易な最小限の構成にて且つ遅滞無く論理
積回路９を所定の信号線３に接続することができる効果
がある。

【００４６】実施の形態２．図３はこの発明の実施の形
態２によるドライブアクセラレーション回路およびそれ
が適用されたドライバ回路との接続関係を示す回路図で
ある。図において、２１は出力信号線３上の離間した２
点の電圧レベルが入力され、当該２つの電圧レベルに差
が生じたら起動信号を出力する排他論理和回路（起動判
定回路）、２２はこの２点の間における出力信号線３の
負荷インピーダンス、２４はこの２点の間における出力
信号線３の配線抵抗、２３は一方寄りの出力信号線３の
第一の負荷容量、２５は他方寄りの出力信号線３の第二
の負荷容量である。これ以外の構成は実施の形態１と同
様であり同一の符号を付して説明を省略する。

【００４７】次に動作について説明する。入力信号線２
の電圧レベルがローレベルからハイレベルに変化する
と、ドライバ回路１は出力信号線３をドライブして出力
信号線３をローレベルからハイレベルに変化させる。

【００４８】そして、排他論理和回路２１は、この時の
出力信号線３の電圧レベル変化をその出力信号線３上の
２点で観測して起動信号を出力する。具体的には、この
排他論理和回路２１の２つの観測点の間には出力信号線
３の負荷インピーダンスが存在し、且つ、第一の負荷容
量２３側にドライバ回路１が接続されているため、出力
信号線３の電位は、まず、第一の負荷容量２３の電圧レ
ベルが上昇し始め、次に配線抵抗２４と第二の負荷容量
２５とで決まる時定数の遅れで第二の負荷容量２５の電
圧レベルが遅れて上昇する。従って、この排他論理和回
路２１は、第一の負荷容量２３の充電電圧が排他論理和
回路２１のしきい値よりも大きくなってから、第二の負
荷容量２５の充電電圧が排他論理和回路２１のしきい値
よりも大きくなるまでの間においてハイレベルとなるパ
ルス状の起動信号を出力することになる。これ以外の動
作は実施の形態１と同様であり説明を省略する。

【００４９】図４はこの発明の実施の形態２によるドラ
イブアクセラレーション回路の動作の一例を説明するた
めのタイミングチャートである。図において、（ａ）は
入力信号線２の電圧波形、（ｂ）は排他論理和回路２１
の第一の負荷容量２３側の観測点（出力信号線３のドラ
イバ回路１寄りの観測点）の電圧波形、（ｃ）は排他論
理和回路２１の第二の負荷容量２５側の観測点（出力信
号線３のドライバ回路１とは反対側の観測点）の電圧波
形、（ｄ）は排他論理和回路２１の出力波形、（ｅ）は
Ｄフリップフロップ８へのリセット信号Ｒ入力波形（ロ
ーアクティブ）、（ｆ）はＤフリップフロップ８の出力
端子Ｑの正相出力波形、（ｇ）はＤフリップフロップ８
の反転出力端子ＱＣの逆相出力波形、（ｈ）は論理積回
路９の出力波形である。

【００５０】そして、同図においては、排他論理和回路
２１の２つの観測点の間の負荷インピーダンス２２に起
因してそれらの観測点の電圧レベルの変化にタイムラグ
があって一方がローレベルで且つ他方がハイレベルとな
る期間が生じているが、第二周期においてはリセット信
号Ｒがローレベルにアサートされているため、論理積回
路９の出力波形にハイレベル期間は生じない。これに対
して、第四周期および第六周期では、リセット信号Ｒが
ハイレベルにネゲートされるとともに第三周期において
上記タイムラグに起因してＤフリップフロップ８の出力
が反転しているため、（ｂ）の電圧波形と（ｃ）の電圧
波形との差として観測される出力信号線３の上記タイム
ラグは解消され、この出力信号線３の伝播遅延は所定の
遅延時間以下に設定することができる。

【００５１】以上のように、この実施の形態２によれ
ば、出力信号線３上の２点の電圧レベルが入力され、当
該２つの電圧レベルに差が生じたらパルス状の起動信号
を出力する排他論理和回路２１と、上記出力信号線３と
同相で変化する入力信号線２が接続され、当該入力信号
線２の電圧レベルに応じて電流の供給および／または吸
引を行う論理積回路９と、上記パルス状の起動信号が入
力され、起動信号が入力されるまではその出力が上記出
力信号線３にハイインピーダンスにて接続されるととも
に、起動信号が入力された後は上記論理積回路９を当該
出力信号線３に接続するＤフリップフロップ８および出
力スイッチ１０とを備えるので、配線２，３に対して入
力と出力とを接続することができ、ドライバ回路１とは
独立したセルとして回路設計に利用することができる効
果がある。

【００５２】また、排他論理和回路２１に接続された出
力信号線３のドライブ状態を、その出力信号線３上の２
点の電圧レベル差に基づいて判断し、この排他論理和回
路２１から出力されるパルス状の起動信号に応じてＤフ
リップフロップ８および出力スイッチ１０が論理積回路
９を当該出力信号線３に接続し、更に、この論理積回路
９が当該出力信号線３との間で電流供給／吸引動作する
ので、実際にレイアウト編集した後に、その出力信号線
３に出力するドライバ回路１のセルのドライブ能力を検
出し、その検出結果に応じて不足していると判断される
場合にのみドライブ能力を向上させることができる効果
がある。

【００５３】従って、この実施の形態２のように、ドラ
イバ回路１のセルの入力信号線２と出力信号線３とに接
続した場合のように、あらゆるセルの出力配線とそれと
同相で変化する信号線とに接続することで、不要な消費
電流増加などの弊害を防止しつつ、あらゆるセルのドラ
イブ能力を向上させることができる効果がある。そし
て、このように遅延時間を一定の範囲内に収めることが
できるので、上記ドライバ回路１をクロックドライバ回
路として使用した場合には、そのクロックドライバ回路
間のクロックスキューを所望の許容範囲内に収めること
ができる。

【００５４】また、出力スイッチ１０が不要である場合
には上記出力信号線３にハイインピーダンスにて接続さ
れているので、当該出力信号線３に出力するドライバ回
路１のセルの動作を妨げることもない効果がある。

【００５５】また、この実施の形態２によれば、実施の
形態１と同様に、起動信号がトリガとして入力されるＤ
フリップフロップ８と、このＤフリップフロップ８の互
いに相補の関係にある２つの出力がベース端子に入力さ
れ、同時にオン／オフ動作する一対のスイッチ用トラン
ジスタ１０ａ，１０ｂとで論理積回路９の出力信号線３
に対する接続を制御しているので、簡易な最小限の構成
にて且つ遅滞無く論理積回路９を出力信号線３に接続す
ることができる効果がある。

【００５６】実施の形態３．図５はこの発明の実施の形
態３によるドライブアクセラレーション回路およびそれ
が適用されたドライバ回路との部分的な接続関係を示す
回路図である。図において、２６は入力信号線２と出力
スイッチ１０との間に配設されたドライブ電流供給バッ
ファ（ドライブ電流供給回路）、２７はそれぞれＮチャ
ネルＭＯＳトランジスタ、２８はそれぞれＰチャネルＭ
ＯＳトランジスタであり、このドライブ電流供給バッフ
ァ２６は、一対のＮチャネルＭＯＳトランジスタ２７と
ＰチャネルＭＯＳトランジスタ２８とからなるインバー
タが２段接続された回路構成になっている。これ以外の
構成は実施の形態１と同様であり説明を省略する。

【００５７】次に動作について説明する。入力信号線２
の電圧レベルがローレベルからハイレベルに変化する
と、ＮチャネルＭＯＳトランジスタ２７とＰチャネルＭ
ＯＳトランジスタ２８とからなる初段のインバータの出
力がローレベルに変化し、更にＮチャネルＭＯＳトラン
ジスタ２７とＰチャネルＭＯＳトランジスタ２８とから
なる後段のインバータの出力がローレベルに変化する。
なお、入力信号線２がハイレベルからローレベルに変化
する場合も同様の動作である。これ以外の動作は実施の
形態１と同様であり説明を省略する。

【００５８】そして、出力スイッチ１０が起動信号に応
じてオン状態となれば、このドライブ電流供給バッファ
２６の後段のインバータは、入力信号線２と同相にて出
力信号線３をドライブすることができる。従って、ドラ
イバ回路１のドライブ能力が不足している場合には、ド
ライバ回路１とこのドライブ電流供給バッファ２６とは
同相にて出力信号線３をドライブすることとなり、出力
信号線３のドライブ能力を向上させることができる。

【００５９】なお、この実施の形態３は実施の形態１の
構成を前提とした場合について説明したが、実施の形態
２を前提としても同様の効果を得ることができる。

【００６０】実施の形態４．図６はこの発明の実施の形
態４によるドライブアクセラレーション回路およびそれ
が適用されたドライバ回路との部分的な接続関係を示す
回路図である。図において、２９は入力信号線２と出力
スイッチ１０との間に配設されたドライブ電流供給バッ
ファ（ドライブ電流供給回路）、３０は出力スイッチ１
０のＰチャネルＭＯＳトランジスタ１０ｂと高圧側電源
との間に配設されたＰチャネルＭＯＳトランジスタ（ド
ライブ電流供給用トランジスタ）、３１は出力スイッチ
１０のＮチャネルＭＯＳトランジスタ１０ａと低圧側電
源との間に配設されたＮチャネルＭＯＳトランジスタ
（ドライブ電流供給用トランジスタ）であり、このＰチ
ャネルＭＯＳトランジスタ３０とＮチャネルＭＯＳトラ
ンジスタ３１とはこの出力スイッチ１０とでスイッチド
インバータを構成している。また、３２はＤフリップフ
ロップ８の正相信号Ｑ用の配線、３３はＤフリップフロ
ップ８の逆相信号ＱＣ用の配線である。これ以外の構成
は実施の形態１と同様であり説明を省略する。

【００６１】次に動作について説明する。入力信号線２
の電圧レベルがローレベルからハイレベルに変化する
と、ＮチャネルＭＯＳトランジスタ２７とＰチャネルＭ
ＯＳトランジスタ２８とからなる初段のインバータの出
力がローレベルに変化し、更にスイッチドインバータを
構成するＰチャネルＭＯＳトランジスタ３０がオン状態
となる。そして、Ｄフリップフロップ８の逆相出力ＱＣ
が起動信号に応じてローレベルに反転している場合に
は、出力スイッチ１０のＰチャネルＭＯＳトランジスタ
１０ｂもオン状態となるので、高圧側電源が出力信号線
３に接続されて、出力信号線３に電流が供給される。

【００６２】逆に、入力信号線２の電圧レベルがハイレ
ベルからローレベルに変化すると、上記初段のインバー
タの出力がハイレベルに変化し、更にスイッチドインバ
ータを構成するＮチャネルＭＯＳトランジスタ３１がオ
ン状態となる。そして、Ｄフリップフロップ８の正相出
力Ｑが起動信号に応じてハイレベルに反転している場合
には、出力スイッチ１０のＮチャネルＭＯＳトランジス
タ１０ａもオン状態となるので、低圧側電源が出力信号
線３に接続されて、出力信号線３から電流が吸引され
る。これ以外の動作は実施の形態１と同様であり説明を
省略する。

【００６３】従って、ドライバ回路１のドライブ能力が
不足している場合には、ドライバ回路１とこのドライブ
電流供給バッファ２９とは同相にて出力信号線３をドラ
イブすることとなり、出力信号線３のドライブ能力を向
上させることができる。

【００６４】以上のように、この実施の形態４によれ
ば、ドライブ電流供給バッファ２９が、一対のスイッチ
用のトランジスタ１０ａ，１０ｂと直列に配設され、交
互にオン状態となる／オフ動作する一対のドライブ電流
供給用のトランジスタ３０，３１を具備するので、ドラ
イブ電流供給バッファ２９の出力段である当該一対のド
ライブ電流供給用のトランジスタ３０，３１には、起動
信号が発生した場合においてのみしか電流が流れなくな
り、その分、不要な場合におけるドライブ電流供給バッ
ファ２９の消費電流を抑制することができる効果があ
る。

【００６５】なお、この実施の形態４は実施の形態１の
構成を前提とした場合について説明したが、実施の形態
２を前提としても同様の効果を得ることができる。

【００６６】実施の形態５．図７はこの発明の実施の形
態５によるドライブアクセラレーション回路およびそれ
が適用されたドライバ回路との部分的な接続関係を示す
回路図である。図において、３４はドライバ回路１の初
段インバータ、３５はドライバ回路１の第二段インバー
タ、３６はＤフリップフロップ８の正相出力Ｑの信号
線、３７はこの正相出力Ｑの信号線３６が接続されると
ともに初段インバータ３４の出力が入力され、自身の出
力が出力スイッチ１０に接続された反転論理積回路（ド
ライブ電流供給回路）である。これ以外の構成は実施の
形態１と同様であり説明を省略する。

【００６７】次に動作について説明する。入力信号線２
の電圧レベルがローレベルからハイレベルに変化する
と、初段インバータ３４の出力がローレベルに変化し、
第二段インバータ３５の出力がハイレベルに変化し、こ
のドライバ回路１の出力に接続された出力信号線３は入
力信号線２と同相で変化する。そして、反転論理積回路
３７にはこの初段インバータ３４の出力信号が入力され
ているので、出力信号線３のドライブ能力が不足してＤ
フリップフロップ８の正相出力Ｑがハイレベルに変化す
ると、この反転論理積回路３７は初段インバータ３４の
出力信号を反転した信号を出力する。つまり、反転論理
積回路３７は、入力信号線２や出力信号線３と逆相で変
化する初段インバータ３４の出力信号が入力され、この
出力信号に基づいて、入力信号線２や出力信号線３と同
相で変化する信号を出力することになる。これ以外の動
作は実施の形態１と同様であり説明を省略する。

【００６８】従って、ドライバ回路１のドライブ能力が
不足している場合には、ドライバ回路１とこの反転論理
積回路３７とは同相にて出力信号線３をドライブするこ
ととなり、出力信号線３のドライブ能力を向上させるこ
とができる。

【００６９】以上のように、この実施の形態５によれ
ば、出力信号線３と逆相で変化する初段インバータ３４
の出力信号が入力され、当該出力信号の電圧レベルに応
じて電流の供給および／または吸引を行う反転論理積回
路３７を設けたので、不要な消費電流増加などの弊害を
防止しつつ、あらゆるセルのドライブ能力を向上させる
ことができる効果がある。

【００７０】なお、この実施の形態５は実施の形態１の
構成を前提とした場合について説明したが、実施の形態
２を前提としても同様の効果を得ることができる。

【００７１】実施の形態６．図８はこの発明の実施の形
態６によるドライブアクセラレーション回路およびそれ
が適用されたドライバ回路との部分的な接続関係を示す
回路図である。図において、３８はドライバ回路１の初
段インバータ３４の出力と出力スイッチ１０との間に配
設されたドライブ電流供給バッファ（ドライブ電流供給
回路）、３９は出力スイッチ１０のＰチャネルＭＯＳト
ランジスタ１０ｂと高圧側電源との間に配設されたＰチ
ャネルＭＯＳトランジスタ（ドライブ電流供給用トラン
ジスタ）、４０は出力スイッチ１０のＮチャネルＭＯＳ
トランジスタ１０ａと低圧側電源との間に配設されたＮ
チャネルＭＯＳトランジスタ（ドライブ電流供給用トラ
ンジスタ）であり、このＰチャネルＭＯＳトランジスタ
３９とＮチャネルＭＯＳトランジスタ４０とは出力スイ
ッチ１０とでスイッチドインバータを構成している。ま
た、４１はＤフリップフロップ８の正相信号Ｑ用の配
線、４２はＤフリップフロップ８の逆相信号用ＱＣの配
線である。これ以外の構成は実施の形態５と同様であり
説明を省略する。

【００７２】次に動作について説明する。ドライバ回路
１の初段インバータ３４の出力がハイレベルからローレ
ベルに変化すると、ドライブ電流供給バッファ３８のＰ
チャネルＭＯＳトランジスタ３９がオン状態になり、Ｄ
フリップフロップ８の逆相出力ＱＣが起動信号に応じて
反転している場合には出力スイッチ１０のＰチャネルＭ
ＯＳトランジスタ１０ｂもオン状態となっているので、
出力信号線３に高圧側電源が接続され、これにより出力
信号線３はハイレベルに変化することになる。逆に、ド
ライバ回路１の初段インバータ３４の出力がローレベル
からハイレベルに変化すると、ドライブ電流供給バッフ
ァ３８のＮチャネルＭＯＳトランジスタ４０と出力スイ
ッチ１０のＮチャネルＭＯＳトランジスタ１０ａとがオ
ン状態となって、出力信号線３はローレベルに変化する
ことになる。これ以外の動作は実施の形態５と同様であ
り説明を省略する。

【００７３】従って、ドライバ回路１のドライブ能力が
不足している場合には、ドライバ回路１とこのドライブ
電流供給バッファ３８とは同相にて出力信号線３をドラ
イブすることとなり、出力信号線３のドライブ能力を向
上させることができる。

【００７４】なお、この実施の形態６は実施の形態１を
基本とする場合について説明したが、実施の形態２を基
本としても同様の効果を得ることができる。

【００７５】また、これらの実施の形態１から実施の形
態６を相互に比較した場合、出力スイッチ１０を介して
出力信号線３に接続され、この出力信号線３との間で電
流の授受を行う回路は、その出力段が出力スイッチ１０
とともにクロックドバッファを構成するようにした方
が、当該回路の不要時の消費電流を削減することができ
る。また、この回路への入力信号を入力信号線２などの
出力信号線３と同相あるいは逆相で変化する信号のみと
することにより、この回路を論理積回路９などの論理回
路で構成した場合に比べて使用するトランジスタ数を削
減することができる。逆に、入力信号線２などの出力信
号と同相あるいは逆相で変化する信号とともにＤフリッ
プフロップ８の出力をこの回路に入力した場合には、不
要時に当該回路の出力が変化してしまうことはなくな
り、出力スイッチ１０の周辺の電気的状態が変化しなく
なり、出力スイッチ１０による絶縁効果を一定に保つこ
とができ、その分、出力信号線３の電圧を安定化させる
ことができる。

【００７６】更に、以上の実施の形態では、出力信号線
３に１つのドライブアクセラレータ回路を設けた例につ
いて説明したが、本願発明の実施の形態としてはこれら
に限られるものではなく、２以上のドライブアクセラレ
ータ回路を同一の出力信号線３に接続するようにしても
よい。そして、このように複数のドライブアクセラレー
タ回路を設けた場合、これらのすべてが同一の検出条件
のもとで同時に起動するようにしても、各々がそれぞれ
異なる条件のもとで起動するようにしてもかまわない。

【００７７】

【発明の効果】以上のように、この発明によれば、所定
の信号線が接続され、当該信号線の電圧レベルと所定の
第一しきい値とを比較し、その比較結果を出力する第一
レベル判定回路と、上記所定の信号線が接続され、上記
第一しきい値とは異なるレベルの第二しきい値と当該信
号線の電圧レベルとを比較し、その比較結果を出力する
第二レベル判定回路と、これら２つのレベル判定回路の
比較結果が入力され、当該２つの比較結果に差が生じた
ら起動信号を出力する起動判定回路と、上記所定の信号
線と同相あるいは逆相で変化する他の信号線が接続さ
れ、当該他の信号線の電圧レベルに応じて電流の供給お
よび／または吸引を行うドライブ電流供給回路と、上記
起動信号が入力され、起動信号が入力されるまではその
出力が上記所定の信号線にハイインピーダンスにて接続
されるとともに、起動信号が入力された後は上記ドライ
ブ電流供給回路を当該所定の信号線に接続するスイッチ
回路とを備えるので、配線に対して入力と出力とを接続
することができ、他の回路とは独立したセルとして回路
設計に利用することができる効果がある。

【００７８】また、第一レベル判定回路と第二レベル判
定回路とが接続された配線のドライブ状態を、これらの
回路の比較結果に基づいて起動判定回路において判断
し、この起動判定回路から出力される起動信号に応じて
スイッチ回路がドライブ電流供給回路を当該配線に接続
し、更に、このドライブ電流供給回路が当該配線との間
で電流供給／吸引動作をするので、実際にレイアウト編
集した後に、その配線に出力するセルのドライブ能力を
検出し、その検出結果に応じて不足していると判断され
る場合にのみドライブ能力を向上させることができる効
果がある。

【００７９】従って、例えば出力バッファセルの入力線
と出力線とに接続した場合のように、あらゆるセルの出
力配線とそれと同相あるいは逆相で変化する信号線とに
接続することで、不要な消費電流増加などの弊害を防止
しつつ、あらゆるセルのドライブ能力を向上させること
ができる効果がある。

【００８０】また、スイッチ回路は不要である場合には
上記所定の信号線にハイインピーダンスにて接続されて
いるので、当該配線に出力するセルの動作を妨げること
もない効果がある。

【００８１】この発明によれば、第一レベル判定回路と
第二レベル判定回路とのうちの少なくとも一方は、３つ
以上のトランジスタが電源に対して直列に接続されると
ともに、ＮチャネルトランジスタとＰチャネルトランジ
スタとが異なる個数ずつ使用されたインバータ回路を基
本とする構成であるので、簡易な最小限の構成にて第一
レベル判定回路の第一しきい値と第二レベル判定回路の
第二しきい値とを適当に異なる値に設定することができ
る効果がある。

【００８２】この発明によれば、所定の信号線上の２点
の電圧レベルが入力され、当該２つの電圧レベルに差が
生じたら起動信号を出力する起動判定回路と、上記所定
の信号線と同相あるいは逆相で変化する他の信号線が接
続され、当該他の信号線の電圧レベルに応じて電流の供
給および／または吸引を行うドライブ電流供給回路と、
上記起動信号が入力され、起動信号が入力されるまでは
その出力が上記所定の信号線にハイインピーダンスにて
接続されるとともに、起動信号が入力された後は上記ド
ライブ電流供給回路を当該所定の信号線に接続するスイ
ッチ回路とを備えるので、配線に対して入力と出力とを
接続することができ、他の回路とは独立したセルとして
回路設計に利用することができる効果がある。

【００８３】また、起動判定回路に接続された信号線の
ドライブ状態を、その信号線上の２点の電圧レベル差に
基づいて判断し、この起動判定回路から出力される起動
信号に応じてスイッチ回路がドライブ電流供給回路を当
該配線に接続し、更に、このドライブ電流供給回路が当
該配線との間で電流供給／吸引動作をするので、実際に
レイアウト編集した後に、その配線に出力するセルのド
ライブ能力を検出し、その検出結果に応じて不足してい
ると判断される場合にのみドライブ能力を向上させるこ
とができる効果がある。

【００８４】従って、例えば出力バッファセルの出力配
線に接続した場合のように、あらゆるセルの出力配線と
それと同相あるいは逆相で変化する信号線とに接続する
ことで、不要な消費電流増加などの弊害を防止しつつ、
あらゆるセルのドライブ能力を向上させることができる
効果がある。

【００８５】また、スイッチ回路は不要である場合には
上記所定の信号線にハイインピーダンスにて接続されて
いるので、当該配線に出力するセルの動作を妨げること
もない効果がある。

【００８６】この発明によれば、スイッチ回路が、起動
信号がトリガとして入力されるＤフリップフロップと、
このＤフリップフロップの互いに相補の関係にある２つ
の出力がベース端子に入力され、同時にオン／オフ動作
する一対のスイッチ用トランジスタとからなるので、簡
易な最小限の構成にて且つ遅滞無くドライブ電流供給回
路を所定の信号線に接続することができる効果がある。

【００８７】この発明によれば、ドライブ電流供給回路
が、一対のスイッチ用トランジスタと直列に配設され、
交互にオン状態となる／オフ動作する一対のドライブ電
流供給用トランジスタを具備するので、ドライブ電流回
路の出力段である当該一対のドライブ電流供給用トラン
ジスタには、起動信号が発生した場合においてのみしか
電流が流れなくなり、その分、不要な場合におけるドラ
イブ電流回路の消費電流を抑制することができる効果が
ある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１によるドライブアク
セラレーション回路およびそれが適用されたドライバ回
路との接続関係を示す回路図である。

【図２】 この発明の実施の形態１によるドライブアク
セラレーション回路の動作の一例を説明するためのタイ
ミングチャートである。

【図３】 この発明の実施の形態２によるドライブアク
セラレーション回路およびそれが適用されたドライバ回
路との接続関係を示す回路図である。

【図４】 この発明の実施の形態２によるドライブアク
セラレーション回路の動作の一例を説明するためのタイ
ミングチャートである。

【図５】 この発明の実施の形態３によるドライブアク
セラレーション回路およびそれが適用されたドライバ回
路との部分的な接続関係を示す回路図である。

【図６】 この発明の実施の形態４によるドライブアク
セラレーション回路およびそれが適用されたドライバ回
路との部分的な接続関係を示す回路図である。

【図７】 この発明の実施の形態５によるドライブアク
セラレーション回路およびそれが適用されたドライバ回
路との部分的な接続関係を示す回路図である。

【図８】 この発明の実施の形態６によるドライブアク
セラレーション回路およびそれが適用されたドライバ回
路との部分的な接続関係を示す回路図である。

【図９】 従来の自動設計において一般的に準備されて
いる駆動能力が異なる複数の出力ドライバのセルを示す
回路図である。

【図１０】 これら従来の複数の出力ドライバの駆動能
力の違いを説明するための入出力波形図である。

【図１１】 従来の自動設計において一般的に準備され
ている駆動能力が異なる複数のクロックドライバセルを
示す回路図である。

【図１２】 これら従来の複数のクロックドライバセル
５８，５９，６０，６１の駆動能力を説明するための入
出力波形図である。

【図１３】 従来の自動ドライブ能力変更機能つきの出
力バッファの構成を示すブロック図である。

【符号の説明】

２ 入力信号線（同相あるいは逆相で変化する他の信号
線）、３ 出力信号線（所定の信号線）、５ 第一レベ
ル判定回路、６ 第二レベル判定回路、７，２１ 排他
論理和回路（起動判定回路）、８ Ｄフリップフロップ
（スイッチ回路）、９ 論理積回路（ドライブ電流供給
回路）、１０ 出力スイッチ（スイッチ回路）、１０ａ
ＮチャネルＭＯＳトランジスタ（スイッチ用トランジ
スタ）、１０ｂ ＰチャネルＭＯＳトランジスタ（スイ
ッチ用トランジスタ）、２６，２９，３８ ドライブ電
流供給バッファ（ドライブ電流供給回路）、３０，３９
ＰチャネルＭＯＳトランジスタ（ドライブ電流供給用ト
ランジスタ）、３１，４０ ＮチャネルＭＯＳトランジ
スタ（ドライブ電流供給用トランジスタ）、３７反転論
理積回路（ドライブ電流供給回路）。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 所定の信号線が接続され、当該信号線の
   電圧レベルと所定の第一しきい値とを比較し、その比較
   結果を出力する第一レベル判定回路と、 上記所定の信号線が接続され、上記第一しきい値とは異
   なるレベルの第二しきい値と当該信号線の電圧レベルと
   を比較し、その比較結果を出力する第二レベル判定回路
   と、 これら２つのレベル判定回路の比較結果が入力され、当
   該２つの比較結果に差が生じたら起動信号を出力する起
   動判定回路と、 上記所定の信号線と同相あるいは逆相で変化する他の信
   号線が接続され、当該他の信号線の電圧レベルに応じて
   電流の供給および／または吸引を行うドライブ電流供給
   回路と、 上記起動信号が入力され、起動信号が入力されるまでは
   その出力が上記所定の信号線にハイインピーダンスにて
   接続されるとともに、起動信号が入力された後は上記ド
   ライブ電流供給回路を当該所定の信号線に接続するスイ
   ッチ回路とを備えるドライブアクセラレーション回路。
2. 【請求項２】 第一レベル判定回路と第二レベル判定回
   路とのうちの少なくとも一方は、３つ以上のトランジス
   タが電源に対して直列に接続されるとともに、Ｎチャネ
   ルトランジスタとＰチャネルトランジスタとが異なる個
   数ずつ使用されたインバータ回路を基本とする構成であ
   ることを特徴とする請求項１記載のドライブアクセラレ
   ーション回路。
3. 【請求項３】 所定の信号線上の２点の電圧レベルが入
   力され、当該２つの電圧レベルに差が生じたら起動信号
   を出力する起動判定回路と、 上記所定の信号線と同相あるいは逆相で変化する他の信
   号線が接続され、当該他の信号線の電圧レベルに応じて
   電流の供給および／または吸引を行うドライブ電流供給
   回路と、 上記起動信号が入力され、起動信号が入力されるまでは
   その出力が上記所定の信号線にハイインピーダンスにて
   接続されるとともに、起動信号が入力された後は上記ド
   ライブ電流供給回路を当該所定の信号線に接続するスイ
   ッチ回路とを備えるドライブアクセラレーション回路。
4. 【請求項４】 スイッチ回路は、起動信号がトリガとし
   て入力されるＤフリップフロップと、このＤフリップフ
   ロップの互いに相補の関係にある２つの出力がベース端
   子に入力され、交互にオン／オフ動作する一対のスイッ
   チ用トランジスタとからなることを特徴とする請求項１
   または請求項３記載のドライブアクセラレーション回
   路。
5. 【請求項５】 ドライブ電流供給回路は、一対のスイッ
   チ用トランジスタと直列に配設され、交互にオン状態と
   なる／オフ動作する一対のドライブ電流供給用トランジ
   スタを具備することを特徴とする請求項４記載のドライ
   ブアクセラレーション回路。