JP2000243890A - リードフレーム及び半導体集積回路 - Google Patents

リードフレーム及び半導体集積回路

Info

Publication number
JP2000243890A
JP2000243890A JP11044735A JP4473599A JP2000243890A JP 2000243890 A JP2000243890 A JP 2000243890A JP 11044735 A JP11044735 A JP 11044735A JP 4473599 A JP4473599 A JP 4473599A JP 2000243890 A JP2000243890 A JP 2000243890A
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
island
lead
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11044735A
Other languages
English (en)
Other versions
JP4392890B2 (ja
Inventor
Noriyuki Murakami
則幸 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP04473599A priority Critical patent/JP4392890B2/ja
Publication of JP2000243890A publication Critical patent/JP2000243890A/ja
Application granted granted Critical
Publication of JP4392890B2 publication Critical patent/JP4392890B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

(57)【要約】 【課題】 半導体集積回路を小型化するとともに、ノイ
ズによる誤動作の可能性を低減することのできるリード
フレームを提供する。 【解決手段】 ＩＣチップ２及びピンフォトダイオード
３が載置される隣接した略矩形の第１、第２アイランド
部１２、１３と、第１アイランド部１２の端縁近傍から
外方に向けて伸びる複数のリード部１４〜１６とを備
え、第２アイランド部１３に隣接するリード部１４に第
１アイランド部１２の一辺に対して傾斜する傾斜部１４
ａを設けるとともに、第２アイランド部１３の一辺１３
ｂを該傾斜部１４ａと略平行にした。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数の半導体素子
を搭載するリードフレーム及びリードフレーム上に複数
の半導体素子が搭載された半導体集積回路に関する。
【０００２】
【従来の技術】従来のＩｒＤＡ（Infrared Data Associ
ation)等の赤外線通信装置用の半導体集積回路は特開平
１０−２７０７２３号公報等に開示されている。ピンフ
ォトダイオード等の受光素子は赤外線による信号を受信
し、発生した電流を信号処理用のＩＣチップで増幅して
他の半導体集積回路等に信号データを出力するようにな
っている。その内部構成は例えば図１に示すようになっ
ている。リードフレーム１には、信号処理を行うＩＣチ
ップ２を載置する第１アイランド部１２及び受光素子と
なるピンフォトダイオード３を載置する第２アイランド
部１３が形成されている。
【０００３】ＩＣチップ２には一端面に沿って多数のパ
ッド２４〜２６が設けられ、第１アイランド部１２の端
縁の近傍に並んで延設されるリード部１４〜１６とワイ
ヤーボンディングされるようになっている。パッド２４
〜２６の間隔に対してリード部１４〜１６の間隔は広く
形成される。このため、第１アイランド部１２の端部に
なるに従って各リード部１４〜１６の先端部１４ａ〜１
６ａが傾斜して形成されるようになっている。
【０００４】また、ＩＣチップ２には他のパッド２１が
設けられ、ピンフォトダイオード３に設けられたパッド
３１とワイヤー５により接続されている。これにより、
ピンフォトダイオード３で発生した電流をＩＣチップ２
で増幅して他の半導体集積回路等に信号データを出力す
るようになっている。そして、上面を樹脂モールド４に
より封止した後、カッティングやフォーミング工程を経
て外形が形成されている。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな半導体集積回路１０によると、リード部１４とアイ
ランド部１３の端部１３ａとが接触しないように離して
配置しなければならないので第１、第２アイランド部１
２、１３の距離が離れる。このため、図中Ａに示すデッ
ドスペースが生じて集積効率が悪く、ＩＣチップ２のチ
ップサイズを大きくできなかったり、より小さなパッケ
ージに封止することができない等の問題がある。
【０００６】また、ＩＣチップ２とピンフォトダイオー
ド３の距離が遠くなるためワイヤー５が長くなり、イン
ピーダンスが高くなる。ピンフォトダイオード３により
発生する電流は極めて小さいため、ワイヤー５のインピ
ーダンスが高いと外部からのノイズを受けやすくなり、
誤動作等によってデータの信頼性を低下させる問題があ
る。
【０００７】本発明は、より小型のパッケージを使用可
能にすることにより半導体集積回路を用いた装置の実装
密度を向上させるとともにノイズによる影響を低減する
ことのできる半導体集積回路を提供することを目的とす
る。また本発明は、半導体集積回路内に用いるＩＣチッ
プの選択の自由度を増すとともに、ノイズによる影響を
低減させることのできるリードフレームを提供すること
を目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に請求項１に記載された発明のリードフレームは、半導
体素子を載置するために隣接して配される略矩形の第
１、第２アイランド部と、第１アイランド部の端縁近傍
から外方に向けて伸びる複数のリード部とを備え、第２
アイランド部に隣接する前記リード部に第１アイランド
部の一辺に対して傾斜する傾斜部を設けるとともに、第
２アイランド部の一辺を前記傾斜部と略平行にしたこと
を特徴としている。
【０００９】また請求項２に記載された発明の半導体集
積回路は、請求項１に記載のリードフレームの第１、第
２のアイランド部に第１、第２の半導体素子を搭載した
ことを特徴としている。
【００１０】また請求項３に記載された発明の半導体集
積回路は、請求項２に記載された半導体集積回路におい
て、第１の半導体素子に設けられたパッドと第２の半導
体素子に設けられたパッドとをリード線で接続したこと
を特徴としている。
【００１１】また請求項４に記載された発明の半導体集
積回路は、請求項２または請求項３に記載された半導体
集積回路において、第１の半導体素子をＩＣチップにす
るとともに、第２の半導体素子をピンフォトダイオード
またはフォトトランジスタにしたことを特徴としてい
る。
【００１２】
【発明の実施の形態】本発明の実施形態を図を参照して
説明する。説明の便宜上従来例の図１と同一の部材につ
いては同一の符号を付している。図２は一実施形態のＩ
ｒＤＡ等の赤外線通信装置用の半導体集積回路の内部構
成を示す平面図である。リードフレーム１には、第１、
第２アイランド部１２、１３が形成されている。信号処
理を行うＩＣチップ２及び受光素子用のピンフォトダイ
オード３は第１、第２アイランド部１２、１３上に載置
されている。ピンフォトダイオード３はフォトトランジ
スタを用いてもよい。
【００１３】ＩＣチップ２には一端面に沿って多数のパ
ッド２４〜２６が設けられ、第１アイランド部１２の端
縁の近傍に並んで延設されるリード部１４〜１６とそれ
ぞれワイヤーボンディングされるようになっている。パ
ッド２４〜２６の間隔に対してリード部１４〜１６の間
隔は広く形成されている。このため、アイランド部１２
の端部になるに従って、各リード部１４〜１６の内側の
先端部１４ａ〜１６ａが傾斜して形成されるようになっ
ている。
【００１４】第２アイランド部１３の一辺１３ｂは、第
２アイランド部１３と隣接する最も外側に配されたリー
ド部１４の傾斜部１４ａと略平行になるように形成され
ている。第２アイランド部１３上に載置されるピンフォ
トダイオード３にはパッド３１が設けられ、ＩＣチップ
２のパッド２１とワイヤー５により接続されるようにな
っている。
【００１５】また、ワイヤー６により第２アイランド部
１３がＩＣチップ２のパッド２２に接続されて電圧Ｖｃ
ｃが供給されるようになっている。そして、ピンフォト
ダイオード３の上方を透光性、ＩＣチップ２の上方を遮
光性の樹脂モールド４で封止した後、カッティング工程
やフォーミング工程を経て外形が形成されている。以上
の構成により、ピンフォトダイオード３で発生した電流
をＩＣチップ２で増幅して他の半導体集積回路等に信号
データを出力するようになっている。
【００１６】このような半導体集積回路１０は、ピンフ
ォトダイオード３がリード部１４の傾斜部１４ａに略平
行に配される。このため、ピンフォトダイオード３とＩ
Ｃチップ２を接近して配置することができるようにな
り、デッドスペースＡ（図１参照）を削減することがで
きる。従って、半導体集積回路内の集積効率を向上させ
ることが可能となる。
【００１７】また、ピンフォトダイオード３により発生
する電流は極めて小さくパッド３１とパッド２１とを繋
ぐワイヤー５が外部からのノイズを受けやすくなってい
るが、ピンフォトダイオード３とＩＣチップ２を接続す
るワイヤ５を従来（図１参照）に比べて短くできるの
で、ノイズを受ける可能性を低減することができる。こ
れにより、データの信頼性を向上させることができる。
【００１８】更に、半導体集積回路１０の外方に金属シ
ールドケースのような特別なシールド装置を設ける必要
がなくなり、半導体集積回路１０を搭載する装置の構造
を簡単にすることができる。また、パッド３１の位置を
ピンフォトダイオード３のコーナー部分に設けるように
すると、ワイヤー５の長さを更に短くしてノイズを受け
る可能性を更に低減させることができるようになる。
【００１９】本実施形態は、赤外線通信装置用の半導体
集積回路について説明したが、ＩＣチップ２及びピンフ
ォトダイオード３に替えて他の半導体素子を用いた半導
体集積回路でもよい。この場合も同様に、第１の半導体
素子に接続される複数のリード部を有し、第２の半導体
素子と隣接する最も外側のリード部の傾斜部と第２の半
導体素子の一辺とが略平行となるようにすることによっ
て集積効率を向上させるとともに、ノイズを受ける可能
性を低減させることができる。
【００２０】
【発明の効果】請求項１の発明によると、第２アイラン
ド部が隣接するリード部の傾斜部に略平行に配されるた
め、第１アイランド部と第２アイランド部を接近して配
置することができるようになり、半導体集積回路内のデ
ッドスペースを低減して集積効率を向上させることがで
きる。これにより、第１、第２アイランド部に載置され
る半導体素子の自由度を増加させることができる。
【００２１】請求項２、請求項３の発明によると、第２
の半導体素子が隣接するリード部の傾斜部に略平行に配
されるため、第１の半導体素子と第２の半導体素子を接
近して配置することができるようになり、半導体集積回
路のデッドスペースを削減し、半導体集積回路内の集積
効率を向上させることができる。また、第１、第２アイ
ランド部に搭載される半導体素子が互いにワイヤで接続
される場合に、ワイヤ長を短くすることができる。従っ
て、ノイズの影響を低減してデータの信頼性を向上させ
ることができるとともに、金属シールドケースのような
特別なシールド装置を設ける必要がなく本発明の半導体
集積回路を搭載した装置の構造を簡単にすることができ
る。
【００２２】請求項４の発明によると、ピンフォトダイ
オードが隣接するリード部の傾斜部に略平行に配される
ため、ＩＣチップとピンフォトダイオードを接近して配
置することができるようになり、赤外線通信装置用の半
導体集積回路内の集積効率を向上させることができる。
また、ＩＣチップとピンフォトダイオードを接続するワ
イヤ長を短くしてノイズを低減することができる。従っ
て、通信データの信頼性を向上させることができるとと
もに、金属シールドケースのような特別なシールド装置
を設ける必要がなく赤外線通信装置の構造を簡単にする
ことができる。
【図面の簡単な説明】
【図１】 従来の半導体集積回路を示す平面図であ
る。
【図２】 本発明に係る一実施形態の半導体集積回路
を示す平面図である。
【符号の説明】
１ リードフレーム ２ ＩＣチップ ３ ピンフォトダイオード ５ ワイヤ １０ 半導体集積回路 １１、１２ アイランド部 １４、１５、１６ リード部 ２１、２４、２５、２６、３１ パッド

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子を載置するために隣接して配
    される略矩形の第１、第２アイランド部と、第１アイラ
    ンド部の端縁近傍から外方に向けて伸びる複数のリード
    部とを備え、第２アイランド部に隣接する前記リード部
    に第１アイランド部の一辺に対して傾斜する傾斜部を設
    けるとともに、第２アイランド部の一辺を前記傾斜部と
    略平行にしたことを特徴とするリードフレーム。
  2. 【請求項２】 請求項１に記載されたリードフレームの
    第１、第２アイランド部に第１、第２の半導体素子を搭
    載したことを特徴とする半導体集積回路。
  3. 【請求項３】 第１の半導体素子に設けられたパッドと
    第２の半導体素子に設けられたパッドとをリード線で接
    続したことを特徴とする請求項２に記載の半導体集積回
    路。
  4. 【請求項４】 第１の半導体素子をＩＣチップにすると
    ともに、第２の半導体素子をピンフォトダイオードまた
    はフォトトランジスタにしたことを特徴とする請求項２
    または請求項３に記載の半導体集積回路。
JP04473599A 1999-02-23 1999-02-23 半導体集積回路 Expired - Fee Related JP4392890B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04473599A JP4392890B2 (ja) 1999-02-23 1999-02-23 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04473599A JP4392890B2 (ja) 1999-02-23 1999-02-23 半導体集積回路

Publications (2)

Publication Number Publication Date
JP2000243890A true JP2000243890A (ja) 2000-09-08
JP4392890B2 JP4392890B2 (ja) 2010-01-06

Family

ID=12699717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04473599A Expired - Fee Related JP4392890B2 (ja) 1999-02-23 1999-02-23 半導体集積回路

Country Status (1)

Country Link
JP (1) JP4392890B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7205574B2 (en) 2003-10-16 2007-04-17 Sharp Kabushiki Kaisha Optical semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7205574B2 (en) 2003-10-16 2007-04-17 Sharp Kabushiki Kaisha Optical semiconductor device

Also Published As

Publication number Publication date
JP4392890B2 (ja) 2010-01-06

Similar Documents

Publication Publication Date Title
US20070048903A1 (en) Multi-chip package type semiconductor device
US5331200A (en) Lead-on-chip inner lead bonding lead frame method and apparatus
US5164817A (en) Distributed clock tree scheme in semiconductor packages
US20040183180A1 (en) Multi-chips stacked package
EP0710982B1 (en) Personalized area leadframe coining or half etching for reduced mechanical stress at device edge
FR2570909B1 (fr) Montage de pastille d'imageur a semi-conducteurs
KR100248035B1 (ko) 반도체 패키지
JP4282392B2 (ja) 光半導体装置及びその製造方法
JP2000243890A (ja) リードフレーム及び半導体集積回路
US5719748A (en) Semiconductor package with a bridge for chip area connection
JPH0461152A (ja) 半導体装置
JP3702152B2 (ja) 半導体装置
JPH1187607A (ja) 光モジュール
JP2002314149A (ja) 半導体装置
JP2522182B2 (ja) 半導体装置
KR930002033Y1 (ko) 리드 프레임
JPS62131555A (ja) 半導体集積回路装置
KR100230750B1 (ko) 반도체 패키지
JP2606571B2 (ja) 半導体装置
JPH0344071A (ja) 光半導体装置
US20040183190A1 (en) Multi-chips stacked package
JPH05183094A (ja) 半導体集積回路
KR100533750B1 (ko) 반도체 패키지용 리드 프레임 및 이를 이용한 반도체 패키지
KR19980022527A (ko) 클립 리드를 갖는 칩 스케일 패키지
JP4275109B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091013

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091013

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees