JP2000243784A - Semiconductor device and method of manufacturing semiconductor device - Google Patents
Semiconductor device and method of manufacturing semiconductor deviceInfo
- Publication number
- JP2000243784A JP2000243784A JP3998799A JP3998799A JP2000243784A JP 2000243784 A JP2000243784 A JP 2000243784A JP 3998799 A JP3998799 A JP 3998799A JP 3998799 A JP3998799 A JP 3998799A JP 2000243784 A JP2000243784 A JP 2000243784A
- Authority
- JP
- Japan
- Prior art keywords
- base substrate
- semiconductor chip
- semiconductor device
- semiconductor
- metal foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/076—Connecting or disconnecting of strap connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/076—Connecting or disconnecting of strap connectors
- H10W72/07631—Techniques
- H10W72/07632—Compression bonding, e.g. thermocompression bonding
- H10W72/07633—Ultrasonic bonding, e.g. thermosonic bonding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/076—Connecting or disconnecting of strap connectors
- H10W72/07651—Connecting or disconnecting of strap connectors characterised by changes in properties of the strap connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
- H10W72/651—Materials of strap connectors
- H10W72/652—Materials of strap connectors comprising metals or metalloids, e.g. silver
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/881—Bump connectors and strap connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/761—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors
- H10W90/766—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】より小型化・薄型化された半導体装置を提供す
る。
【解決手段】本発明の半導体装置は、金属バンプ3を介
して第1ベース基板21上に設置されてなる半導体チッ
プ1の前記金属バンプ3の設置面の反対面と、前記第1
ベース基板21とは分離して前記第1ベース基板21と
同一面上に形成されてなる第2ベース基板22とが金属
箔4で接続されてなる。以上により上記目的を達成する
ことができる。
(57) [Problem] To provide a smaller and thinner semiconductor device. The semiconductor device according to the present invention includes a semiconductor chip mounted on a first base substrate via a metal bump, a surface of the semiconductor chip opposite to a surface on which the metal bump is mounted, and a first chip.
The second base substrate 22 formed on the same surface as the first base substrate 21 separately from the base substrate 21 is connected by the metal foil 4. Thus, the above object can be achieved.
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【0001】[0001]
【発明の属する技術分野】本発明は半導体装置及び半導
体装置の製造方法に関する。特に、小型薄型化され且つ
より安定性が高い半導体装置及び生産性の高い半導体装
置の製造方法に関する。The present invention relates to a semiconductor device and a method for manufacturing a semiconductor device. In particular, the present invention relates to a small and thin semiconductor device having higher stability and a method for manufacturing a semiconductor device having high productivity.
【0002】近年、半導体装置は、電子機器の高機能
化、小型軽量化及び高速化の要求に応えるために、新し
い形態が次々に開発されている。In recent years, new types of semiconductor devices have been developed one after another in order to respond to demands for higher functionality, smaller size, lighter weight, and higher speed of electronic equipment.
【0003】従来のトランジスタ及びその製造工程を図
6に示す。図6(a)に示されるようなリードフレーム
51内のアイランド52上にダイシング済みの半導体チ
ップ1を設置した後(図6(b)・図6(c)参照)、
リードフレーム51内の内部リード57と半導体チップ
1とをボンディングワイヤ53によりワイヤボンディン
グする(図6(d)参照)。次に、半導体チップ1を樹
脂55で封止してモールド成形を行ってから(図6
(e)参照)、リードフレーム51の表裏面にはみ出し
固化した樹脂材料を除去する。さらに、個々の半導体チ
ップ1毎に切断した後、リード成形することにより、図
6(g)に示すような個々のトランジスタが得られる。FIG. 6 shows a conventional transistor and a manufacturing process thereof. After the diced semiconductor chip 1 is placed on the island 52 in the lead frame 51 as shown in FIG. 6A (see FIGS. 6B and 6C).
The internal leads 57 in the lead frame 51 and the semiconductor chip 1 are wire-bonded with the bonding wires 53 (see FIG. 6D). Next, after the semiconductor chip 1 is sealed with the resin 55 and molded, (FIG.
(See (e)), the resin material that has protruded to the front and back surfaces of the lead frame 51 and has been solidified is removed. Further, after cutting for each individual semiconductor chip 1, lead molding is performed to obtain individual transistors as shown in FIG. 6 (g).
【0004】[0004]
【発明が解決しようとする課題】しかしながら、図6に
示される従来のトランジスタでは以下に示すような問題
が生じていた。前述したような近年の半導体装置の小型
化・薄型化の要求に対応するために、従来のトランジス
タにおいては半導体ウエハを研磨することにより半導体
チップを薄くすることでパッケージの薄型化を図ってい
た。一方、従来のトランジスタは、図6(d)に示され
るように、リードフレーム51内の内部リード57と半
導体チップ1とをボンディングワイヤ53を用いてワイ
ヤボンディングして接合することにより得られる。この
場合、半導体チップ1上のボンディングワイヤ53と接
合しているパッド59以外の部分と、ボンディングワイ
ヤ53とが絶縁されている必要がある。そのため、半導
体チップ1の上面とボンディングワイヤ53との間の距
離hを、少なくとも半導体チップ1のエッジ部58がボ
ンディングワイヤ53に接触しないような長さに設定す
る必要がある。したがって、半導体チップ1を研磨等で
薄くすることによってパッケージの薄型化がある程度図
れたとしても、半導体チップ1上のボンディングワイヤ
53と接合しているパッド59以外の部分と、ボンディ
ングワイヤ53とが接触しないように、半導体チップ1
の上面とボンディングワイヤ53との間隔を所定の長さ
以上取らなければならないため、小型化・薄型化が十分
に図れないという問題が生じていた。However, the conventional transistor shown in FIG. 6 has the following problems. In order to respond to recent demands for miniaturization and thinning of semiconductor devices as described above, in a conventional transistor, a semiconductor wafer has been polished to make a semiconductor chip thinner, so that a package has been made thinner. On the other hand, as shown in FIG. 6D, a conventional transistor is obtained by bonding the internal leads 57 in the lead frame 51 and the semiconductor chip 1 by wire bonding using bonding wires 53. In this case, it is necessary that the portion other than the pad 59 bonded to the bonding wire 53 on the semiconductor chip 1 is insulated from the bonding wire 53. Therefore, it is necessary to set the distance h between the upper surface of the semiconductor chip 1 and the bonding wires 53 at least so that the edge 58 of the semiconductor chip 1 does not contact the bonding wires 53. Therefore, even if the thickness of the package is reduced to some extent by thinning the semiconductor chip 1 by polishing or the like, a portion other than the pad 59 bonded to the bonding wire 53 on the semiconductor chip 1 is in contact with the bonding wire 53. So that the semiconductor chip 1
Since the distance between the upper surface of the substrate and the bonding wire 53 must be longer than a predetermined length, there has been a problem that the size and thickness cannot be sufficiently reduced.
【0005】また、前述した従来のトランジスタの製造
工程ではワイヤボンディング工程を用いる。このワイヤ
ボンディング工程では、図6(d)に示さように、半導
体チップ1毎にボンディングワイヤ53を半導体チップ
1上に設けられたパッド59に1つ1つ接合するため膨
大な労力を必要とし、製造コストが高く生産性が低いと
いう問題が生じていた。また、集積回路においても同様
に小型化・薄型化の要求が高まっている。係る集積回路
の製造工程においても、前述したワイヤボンディング工
程を用いるため、同様の問題が発生していた。In the above-described conventional transistor manufacturing process, a wire bonding process is used. In this wire bonding step, as shown in FIG. 6 (d), an enormous amount of labor is required for bonding the bonding wires 53 to the pads 59 provided on the semiconductor chip 1 one by one for each semiconductor chip 1, There has been a problem that the production cost is high and the productivity is low. Similarly, demands for smaller and thinner integrated circuits have been increasing. In the manufacturing process of such an integrated circuit, a similar problem occurs because the above-described wire bonding process is used.
【0006】本発明は、以上の従来技術における問題に
鑑みてなされたものである。本発明の目的は、より小型
化・薄型化された半導体装置を提供することである。ま
た、本発明の目的は、生産性に優れた半導体装置の製造
方法を提供することである。The present invention has been made in view of the above-mentioned problems in the prior art. An object of the present invention is to provide a smaller and thinner semiconductor device. Another object of the present invention is to provide a method for manufacturing a semiconductor device having excellent productivity.
【0007】[0007]
【課題を解決するための手段】以上の課題を解決するた
め提供する本出願第1の発明は、金属バンプを介して第
1ベース基板上に設置されてなる半導体チップの前記金
属バンプの設置面の反対面と、前記第1ベース基板とは
分離して前記第1ベース基板と同一面上に形成されてな
る第2ベース基板とが金属箔で接続されてなることを特
徴とする半導体装置である。According to a first aspect of the present invention, which is provided to solve the above-mentioned problems, a mounting surface of a semiconductor chip mounted on a first base substrate via a metal bump is provided. And a second base substrate formed on the same surface as the first base substrate separately from the first base substrate and connected by metal foil. is there.
【0008】上記構成を有する本出願第1の発明の半導
体装置によると、金属バンプを介して第1ベース基板上
に設置されてなる半導体チップの前記金属バンプの設置
面の反対面と、前記第1ベース基板とは分離して前記第
1ベース基板と同一面上に形成されてなる第2ベース基
板とが金属箔で接続されてなることにより、半導体チッ
プ上面に隙間を設けてショートを防止する必要がなくな
るため半導体装置全体の薄型化を図ることができる。こ
れに対し、従来の半導体装置においては、ボンディング
ワイヤで半導体チップと内部リードとが接続される結果
として半導体チップとボンディングワイヤが接触してシ
ョートしないように半導体チップ上面に隙間を設ける必
要が生じ、本実施の形態に係る半導体装置は係る従来の
半導体装置と比較してスペース効率の向上を図ることが
できるということができる。According to the semiconductor device of the first invention of the present application having the above structure, the semiconductor chip mounted on the first base substrate via the metal bump has a surface opposite to the surface on which the metal bump is mounted, and A second base substrate formed on the same surface as the first base substrate separately from the first base substrate is connected by a metal foil, so that a gap is provided on the upper surface of the semiconductor chip to prevent a short circuit. Since the necessity is eliminated, the thickness of the entire semiconductor device can be reduced. On the other hand, in the conventional semiconductor device, it is necessary to provide a gap on the upper surface of the semiconductor chip so that the semiconductor chip and the bonding wire are not contacted and short-circuited as a result of connecting the semiconductor chip and the internal lead with the bonding wire. It can be said that the semiconductor device according to the present embodiment can improve the space efficiency as compared with the conventional semiconductor device.
【0009】また、本出願第2の発明は、同一面上に第
1ベース基板及び第2ベース基板を分離させて形成し、
前記第1ベース基板上に金属バンプを介して半導体チッ
プを接合してから、第2ベース基板と前記半導体チップ
の前記金属バンプ設置面の反対面とを金属箔で接続した
後樹脂を堆積し、しかる後に所定の単位毎に切断するこ
とを特徴とする半導体装置の製造方法である。Further, the second invention of the present application is to form the first base substrate and the second base substrate separately on the same surface,
After joining a semiconductor chip on the first base substrate via a metal bump, a resin is deposited after connecting the second base substrate and the opposite surface of the semiconductor chip to the metal bump installation surface with a metal foil, A method of manufacturing a semiconductor device, comprising cutting the semiconductor device into predetermined units thereafter.
【0010】ワイヤボンディング方式を用いる従来の半
導体装置の製造工程では、半導体チップ毎にボンディン
グワイヤを半導体チップ上に設けられたパッドに1つ1
つ接合する工程を含むために膨大な労力を必要とするう
え、前記接合に用いるワイヤボンダ、リードフレーム上
のアイランドに半導体チップ1を位置決めして装着する
ために用いるダイボンダ、及び樹脂でモールド成形を行
うモールド装置等の装置が必要になる。しかしながら、
上記構成を有する本出願第2の発明の半導体装置の製造
方法によると、同一面上に第1ベース基板及び第2ベー
ス基板を分離させて形成し、前記第1ベース基板上に金
属バンプを介して半導体チップを接合してから、第2ベ
ース基板と前記半導体チップの前記金属バンプ設置面の
反対面とを金属箔で接続した後樹脂を堆積し、しかる後
に所定の単位毎に切断することにより、前記装置を使用
することなく半導体装置を製造することができることか
ら、前記装置への投資が不要になるうえ、複数の半導体
チップとそれに対応する前記第1ベース基板とを一括し
て接合することができるので、生産性の向上を図ること
ができるとともに接合に加工費を節減することができる
ため、製造コストを削減することができる。以上によ
り、半導体装置の生産性の向上を図ることができる。In a conventional semiconductor device manufacturing process using a wire bonding method, a bonding wire is provided for each semiconductor chip to a pad provided on the semiconductor chip one by one.
In addition to requiring a great deal of labor to include a bonding step, a wire bonder used for the bonding, a die bonder used for positioning and mounting the semiconductor chip 1 on an island on a lead frame, and molding with a resin are performed. A device such as a molding device is required. However,
According to the method of manufacturing a semiconductor device of the second invention of the present application having the above configuration, a first base substrate and a second base substrate are formed separately on the same surface, and a metal bump is formed on the first base substrate via a metal bump. After joining the semiconductor chip, the resin is deposited after connecting the second base substrate and the surface opposite to the metal bump mounting surface of the semiconductor chip with a metal foil, and then the resin is cut into predetermined units. Since a semiconductor device can be manufactured without using the device, investment in the device is not required, and a plurality of semiconductor chips and the corresponding first base substrate are collectively joined. Therefore, productivity can be improved, and processing cost for joining can be reduced, so that manufacturing cost can be reduced. As described above, the productivity of the semiconductor device can be improved.
【0011】また、本出願第3の発明は、同一面上に複
数の第1ベース基板及び前記複数の第1ベース基板に対
応する第2ベース基板を分離させて形成し、前記複数の
第1ベース基板上に金属バンプを介して前記複数の第1
ベース基板に対応する半導体チップを接合してから、前
記半導体チップに対応する金属箔が設置されたシート
を、前記金属箔と1組の前記半導体チップ及び第2ベー
ス基板上とが接するように設置し一括して接合を行った
後樹脂を堆積し、しかる後に所定の単位毎に切断するこ
とを特徴とする半導体装置の製造方法である。[0011] The third invention of the present application is directed to a third aspect of the present invention, wherein a plurality of first base substrates and a second base substrate corresponding to the plurality of first base substrates are separately formed on the same surface, and the plurality of first base substrates are formed. The plurality of first substrates are provided on a base substrate via metal bumps.
After bonding the semiconductor chip corresponding to the base substrate, the sheet on which the metal foil corresponding to the semiconductor chip is placed is placed so that the metal foil contacts the set of the semiconductor chip and the second base substrate. A method for manufacturing a semiconductor device, comprising: after joining together, depositing a resin, and thereafter cutting the resin into predetermined units.
【0012】本出願にいう前記複数の第1ベース基板に
対応する第2ベース基板とは、第一義的には、前記複数
の第1ベース基板の数と同数設置されてなる前記第2ベ
ース基板のことをいう。また、本出願にいう前記複数の
第1ベース基板に対応する半導体チップとは、第一義的
には、前記複数の第1ベース基板の数と同数設置されて
なる前記半導体チップのことをいい、前記半導体チップ
に対応する金属箔とは、前記半導体チップの数と同数設
置されてなる前記金属箔のことをいう。さらに、前記金
属箔と1組の前記半導体チップ及び第2ベース基板上と
が接するようにとは、第一義的には、1の前記半導体チ
ップ及び1の第2ベース基板がそれぞれ同じ1の金属箔
と接することをいう。上記構成を有する本出願第3の発
明の半導体装置の製造方法によると、前記半導体チップ
に対応する金属箔が設置されたシートを、前記金属箔と
1組の前記半導体チップ及び第2ベース基板上とが接す
るように設置し一括して接合を行うことにより、複数の
半導体チップとそれに対応する前記第1ベース基板とを
一括して接合することができるので、接合に加工費を節
減することができるため、生産性の向上を図ることがで
きる。さらに、半導体チップ及び第2ベース基板上の必
要最小限な位置のみに金属箔を設置することができるた
め、配線間でショートが発生する危険性を低減すること
ができる。The second base substrate corresponding to the plurality of first base substrates referred to in the present application is primarily defined as the second bases provided in the same number as the plurality of first base substrates. Refers to a substrate. In addition, the semiconductor chips corresponding to the plurality of first base substrates referred to in the present application primarily refer to the semiconductor chips provided in the same number as the plurality of first base substrates. The metal foil corresponding to the semiconductor chip refers to the metal foil provided in the same number as the number of the semiconductor chips. Furthermore, "so that the metal foil and the set of the semiconductor chip and the second base substrate are in contact with each other" means, in the first sense, that the one semiconductor chip and the second base substrate Contact with metal foil. According to the method of manufacturing a semiconductor device of the third invention of the present application having the above-described configuration, the sheet on which the metal foil corresponding to the semiconductor chip is placed is placed on the metal foil and a set of the semiconductor chip and the second base substrate. When the plurality of semiconductor chips and the corresponding first base substrate can be collectively joined by installing them together so as to be in contact with the first base substrate, it is possible to reduce the processing cost for the joining. Therefore, productivity can be improved. Further, since the metal foil can be provided only at the minimum necessary positions on the semiconductor chip and the second base substrate, the risk of short-circuiting between the wirings can be reduced.
【0013】また、本出願第4の発明は、同一面上に複
数の第1ベース基板及び前記複数の第1ベース基板に対
応する第2ベース基板を分離させて形成し、前記複数の
第1ベース基板上に金属バンプを介して前記複数の第1
ベース基板に対応する半導体チップを接合してから、1
枚の金属箔を前記半導体チップ及び第2ベース基板上に
設置し一括して接合を行い、続いて前記半導体チップ毎
に前記金属箔を切断した後樹脂を堆積し、しかる後に所
定の単位毎に切断することを特徴とする半導体装置の製
造方法である。Further, the fourth invention of the present application is directed to the first invention, wherein a plurality of first base substrates and a second base substrate corresponding to the plurality of first base substrates are separately formed on the same surface, and the plurality of first base substrates are formed. The plurality of first substrates are provided on a base substrate via metal bumps.
After bonding the semiconductor chip corresponding to the base substrate,
A sheet of metal foil is placed on the semiconductor chip and the second base substrate and bonded together, and then, after cutting the metal foil for each semiconductor chip, a resin is deposited, and then, for each predetermined unit, A method for manufacturing a semiconductor device, comprising cutting.
【0014】本出願にいう前記複数の第1ベース基板に
対応する第2ベース基板とは、第一義的には、前記第2
ベース基板が前記複数の第1ベース基板の数と同数設置
されてなることをいう。また、本出願にいう前記複数の
第1ベース基板に対応する半導体チップとは、前記半導
体チップが前記複数の第1ベース基板の数と同数設置さ
れてなることをいう。上記構成を有する本出願第4の発
明の半導体装置の製造方法によると、1枚の金属箔を前
記半導体チップ及び第2ベース基板上に設置し一括して
接合を行い、続いて前記半導体チップ毎に前記金属箔を
切断することにより、複数の半導体チップとそれに対応
する前記第1ベース基板とを一括して接合することがで
きるので、接合に要する加工費を節減することができる
ため、生産性の向上を図ることができる。さらに、1枚
の金属箔を一括して複数の半導体チップ及び第2ベース
基板に接合してから前記半導体チップ毎に前記金属箔を
切断することにより、係る半導体装置の製造コストを低
減することができ、半導体装置の生産性の向上を図るこ
とができる。In the present application, the second base substrate corresponding to the plurality of first base substrates is primarily defined as the second base substrate.
This means that the same number of base substrates as the number of the plurality of first base substrates are provided. Further, the semiconductor chip corresponding to the plurality of first base substrates referred to in the present application means that the semiconductor chips are provided in the same number as the plurality of first base substrates. According to the method of manufacturing a semiconductor device of the fourth invention of the present application having the above configuration, one sheet of metal foil is placed on the semiconductor chip and the second base substrate and joined together, and then, By cutting the metal foil at a time, a plurality of semiconductor chips and the corresponding first base substrate can be joined together at a time, so that the processing cost required for joining can be reduced, and productivity can be reduced. Can be improved. Further, the manufacturing cost of the semiconductor device can be reduced by cutting the metal foil for each of the semiconductor chips after bonding one metal foil to a plurality of semiconductor chips and the second base substrate at once. Thus, the productivity of the semiconductor device can be improved.
【0015】また、本出願第5の発明の半導体装置の製
造方法は、本出願第2の発明〜本出願第4の発明の何れ
か一の半導体装置の製造方法であって、複数の半導体チ
ップをダイシングシートに貼着しエキスパンドした後
に、前記半導体チップ上に第1ベース基板及び第2ベー
ス基板を載置し、前記第1ベース基板上への金属バンプ
を介した半導体チップの接合を行うことを特徴とする。The method of manufacturing a semiconductor device according to the fifth invention of the present application is the method of manufacturing a semiconductor device according to any one of the second invention to the fourth invention of the present application, wherein a plurality of semiconductor chips are provided. After bonding and expanding a dicing sheet on a dicing sheet, placing a first base substrate and a second base substrate on the semiconductor chip, and bonding the semiconductor chip to the first base substrate via metal bumps It is characterized by.
【0016】上記構成を有する本出願第5の発明の半導
体装置の製造方法によると、半導体チップをダイシング
シートに貼着しエキスパンドした後に、前記半導体チッ
プ上に第1ベース基板及び第2ベース基板を載置し、前
記第1ベース基板上への金属バンプを介した半導体チッ
プの接合を行うことにより、複数の半導体チップとそれ
に対応する前記第1ベース基板とを一括して接合するこ
とができるため、接合に要する加工費を節減することが
でき、生産性の向上を図ることができる。According to the method of manufacturing a semiconductor device of the fifth aspect of the present invention having the above structure, after the semiconductor chip is attached to the dicing sheet and expanded, the first base substrate and the second base substrate are formed on the semiconductor chip. Since a plurality of semiconductor chips and the corresponding first base substrate can be collectively bonded by mounting the semiconductor chip on the first base substrate via the metal bumps by mounting the semiconductor chip. In addition, the processing cost required for joining can be reduced, and productivity can be improved.
【0017】また、本出願第6の発明は、同一面上に第
1ベース基板及び第2ベース基板を分離させて形成し、
前記第1ベース基板上に半導体チップを接合してから、
第2ベース基板と前記半導体チップとを金属箔で接続し
た後樹脂を堆積し、しかる後に所定の単位毎に切断する
ことにより得られた半導体装置の高さが底面の短辺の長
さ以下であることを特徴とする半導体装置である。According to a sixth aspect of the present invention, a first base substrate and a second base substrate are formed separately on the same surface,
After bonding the semiconductor chip on the first base substrate,
After connecting the second base substrate and the semiconductor chip with a metal foil and depositing a resin, and then cutting the resin into predetermined units, the height of the semiconductor device obtained is not more than the length of the short side of the bottom surface. There is provided a semiconductor device.
【0018】本出願において底面とは、第一義的には、
直方体形状を有してなる半導体装置において、半導体チ
ップ、第1ベース基板、及び第2ベース基板と平行であ
る側の面をいい、高さとは、第一義的には、直方体形状
を有してなる半導体装置において前記底面に垂直に接し
ている辺をいう。上記構成を有する本出願第6の発明の
半導体装置によると、同一面上に第1ベース基板及び第
2ベース基板を分離させて形成し、前記第1ベース基板
上に半導体チップを接合してから、第2ベース基板と前
記半導体チップとを金属箔で接続した後樹脂を堆積し、
しかる後に所定の単位毎に切断することにより得られた
半導体装置の高さが底面の短辺の長さ以下であることに
より、前記半導体装置を回路基板等に実装する際の転倒
を防ぐことができるため、実装時の安定性の向上を図る
ことができる。In the present application, the bottom surface is primarily
In a semiconductor device having a rectangular parallelepiped shape, a surface on a side parallel to the semiconductor chip, the first base substrate, and the second base substrate is referred to, and the height is, in the first place, a rectangular parallelepiped shape. Refers to a side that is vertically in contact with the bottom surface in the semiconductor device. According to the semiconductor device of the sixth invention of the present application having the above configuration, the first base substrate and the second base substrate are separately formed on the same surface, and a semiconductor chip is bonded on the first base substrate. Depositing a resin after connecting the second base substrate and the semiconductor chip with a metal foil,
Then, since the height of the semiconductor device obtained by cutting each predetermined unit is equal to or less than the length of the short side of the bottom surface, it is possible to prevent the semiconductor device from falling when mounted on a circuit board or the like. Therefore, stability during mounting can be improved.
【0019】また、本出願第7の発明の半導体装置は、
本出願第1の発明の半導体装置又は本出願第6の発明の
半導体装置であって、複数の半導体チップを含み1のユ
ニットとして構成されることを特徴とする。The semiconductor device according to the seventh aspect of the present invention includes:
A semiconductor device according to the first invention of the present application or a semiconductor device according to the sixth invention of the present application, wherein a plurality of semiconductor chips are included and configured as one unit.
【0020】上記構成を有する本出願第7の発明の半導
体装置によると、複数の半導体チップを含み1のユニッ
トとして構成されることにより、複数の半導体チップを
一度に実装することができるため、半導体装置の実装時
の労力を軽減することができる。さらに、要求に応じて
1のユニットに含ませる半導体チップの数及び半導体チ
ップの配列を変えることができるため、用途に応じて最
適な形状を有してなる半導体装置として得ることができ
る。According to the semiconductor device of the seventh aspect of the present invention having the above structure, since a plurality of semiconductor chips can be mounted at one time by being configured as one unit including a plurality of semiconductor chips, The labor at the time of mounting the device can be reduced. Further, since the number of semiconductor chips included in one unit and the arrangement of the semiconductor chips can be changed as required, a semiconductor device having an optimum shape according to the application can be obtained.
【0021】[0021]
【発明の実施の形態】以下、本発明の実施の形態に係る
半導体装置及び半導体装置の製造方法を、図面を参照し
て説明するが、以下の実施の形態は本発明に係る半導体
装置及び半導体装置の製造方法の一例にすぎない。図1
は、本実施の形態に係る半導体装置を示す断面図及び斜
視図である。図2は、本実施の形態に係る半導体装置の
一製造工程を示す図である。図3は、本実施の形態に係
る半導体装置の一製造工程を示す断面図である。図4
は、本実施の形態に係る一実施例を示す断面図である。
図5は、本実施の形態に係る一実施例を示す断面図であ
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a semiconductor device and a method of manufacturing a semiconductor device according to embodiments of the present invention will be described with reference to the drawings. This is only an example of a method of manufacturing the device. FIG.
1A and 1B are a cross-sectional view and a perspective view illustrating a semiconductor device according to the present embodiment. FIG. 2 is a diagram showing one manufacturing process of the semiconductor device according to the present embodiment. FIG. 3 is a cross-sectional view showing one manufacturing step of the semiconductor device according to the present embodiment. FIG.
FIG. 4 is a cross-sectional view showing an example according to the present embodiment.
FIG. 5 is a sectional view showing an example according to the present embodiment.
【0022】本実施形態に係る半導体装置は、トランジ
スタ、ダイオード、又はサイリスタ等の個別半導体及び
裏面電極を必要とする集積回路であり、図1(a)に示
されるように、金属バンプ3を介して第1ベース基板2
1上に設置されてなる半導体チップ1の前記金属バンプ
3の設置面の反対面と、前記第1ベース基板21とは分
離して前記第1ベース基板21と同一面上に形成されて
なる第2ベース基板22とが金属箔4で接続されてな
る。また、半導体チップ1と第1ベース基板21との間
には、接合材又は金属共晶7が施されてなる。金属共晶
を用いる場合、必ずしも接合材が必要でない。また、接
合材としては絶縁性が高い材料又は異方性導電性樹脂等
が挙げられる。半導体チップ1は、拡散済みであり、ダ
イシングされ個々に分割され、電解めっき等により金属
バンプが表面に形成されてなるものを用いる。また、ベ
ース基板21及びベース基板22は、絶縁物からなる基
板8上に金属を用いて形成された導電性電極であり、基
板8の同一面上に分離して形成されることにより相互に
絶縁した状態となっているうえ、これらのベース基板2
1及びベース基板22は半導体チップ1の一主面及びそ
の反対面でそれぞれ半導体チップ1と接続されてなる。
ここで一主面とは半導体チップ1の金属バンプ設置面の
ことをいう。第1ベース基板21は、金属バンプ3を介
して半導体チップ1と接続され、第2ベース基板22は
半導体チップ1の上面(金属バンプ3設置面と反対側の
面)から金属箔4を介して半導体チップ1と接続され
る。すなわち、金属バンプ3を介して半導体チップ1を
堆積するための第1ベース基板21と、この第1ベース
基板21と分離して形成され金属箔4を介して半導体チ
ップ1と接続されたベース基板22とが1つの半導体装
置を形成するために用いられる。ここで、第1ベース基
板21と分離してとは、第1ベース基板21と第2ベー
ス基板22とが接していない状態のことをいう。また、
基板8は、ガラスエポキシ樹脂、ポリイミド樹脂、BT
レジン、又はセラミック基板等からなるテープやセラミ
ック等の絶縁性材料からなる。金属バンプ3は半導体チ
ップ1と第1ベース基板21とを接続するために設置さ
れ、Cu、Al、Au、Ag、Sn、Pb又はこれらの
金属の合金を用い、電解めっき等することにより得られ
る。金属箔4は、Al、Cu、Au、若しくはこれらを
含む合金であり、半導体チップ1と第2ベース基板22
とを接続するために、半導体チップ1の前記金属バンプ
3の設置面の反対面及び第2ベース基板22の上面と接
している。ここで、金属バンプ3の設置面の反対面と
は、半導体チップ1の第1ベース基板21との接続面と
反対側の面をいう。このように、本実施の形態に係る半
導体装置においては、半導体チップ1と第2ベース基板
22とが金属箔4で接続されることにより、半導体チッ
プ1上面に隙間を設けてショートを防止する必要がなく
なるため半導体装置全体の薄型化を図ることができる。
これに対し、従来の半導体装置においては、ボンディン
グワイヤで半導体チップと内部リードとが接続される結
果として半導体チップとボンディングワイヤが接触して
ショートしないように半導体チップ上面に隙間を設ける
必要が生じ、本実施の形態に係る半導体装置は係る従来
の半導体装置と比較してスペース効率の向上を図ること
ができるということができる。The semiconductor device according to this embodiment is an integrated circuit that requires an individual semiconductor such as a transistor, a diode, or a thyristor and a back electrode. As shown in FIG. And the first base substrate 2
The surface opposite to the surface on which the metal bumps 3 of the semiconductor chip 1 are mounted on the first base substrate 21 is separated from the first base substrate 21 and formed on the same surface as the first base substrate 21. The two base substrates 22 are connected by the metal foil 4. A bonding material or a metal eutectic 7 is provided between the semiconductor chip 1 and the first base substrate 21. When using a metal eutectic, a joining material is not necessarily required. In addition, as the bonding material, a material having a high insulating property, an anisotropic conductive resin, or the like can be given. The semiconductor chip 1 that has been diffused, is diced and divided into individual pieces, and has metal bumps formed on the surface by electrolytic plating or the like is used. Further, the base substrate 21 and the base substrate 22 are conductive electrodes formed using a metal on the substrate 8 made of an insulating material, and are formed separately on the same surface of the substrate 8 to be insulated from each other. In addition, these base substrates 2
The base 1 and the base substrate 22 are connected to the semiconductor chip 1 on one main surface of the semiconductor chip 1 and on the opposite surface, respectively.
Here, the one main surface refers to a surface on which the metal bumps of the semiconductor chip 1 are provided. The first base substrate 21 is connected to the semiconductor chip 1 via the metal bumps 3, and the second base substrate 22 is connected from the upper surface of the semiconductor chip 1 (the surface opposite to the surface on which the metal bumps 3 are provided) via the metal foil 4. Connected to semiconductor chip 1. That is, a first base substrate 21 for depositing the semiconductor chip 1 via the metal bumps 3, and a base substrate formed separately from the first base substrate 21 and connected to the semiconductor chip 1 via the metal foil 4. 22 are used to form one semiconductor device. Here, being separated from the first base substrate 21 means that the first base substrate 21 and the second base substrate 22 are not in contact with each other. Also,
The substrate 8 is made of glass epoxy resin, polyimide resin, BT
It is made of an insulating material such as a resin, a tape made of a ceramic substrate, or a ceramic. The metal bumps 3 are provided for connecting the semiconductor chip 1 and the first base substrate 21, and are obtained by electrolytic plating or the like using Cu, Al, Au, Ag, Sn, Pb or an alloy of these metals. . The metal foil 4 is made of Al, Cu, Au, or an alloy containing them, and the semiconductor chip 1 and the second base substrate 22
In order to connect the semiconductor chip 1 to the surface opposite to the surface on which the metal bumps 3 are provided on the semiconductor chip 1 and the upper surface of the second base substrate 22. Here, the surface opposite to the mounting surface of the metal bump 3 refers to the surface of the semiconductor chip 1 on the opposite side to the connection surface with the first base substrate 21. As described above, in the semiconductor device according to the present embodiment, since the semiconductor chip 1 and the second base substrate 22 are connected by the metal foil 4, it is necessary to provide a gap on the upper surface of the semiconductor chip 1 to prevent a short circuit. Therefore, the thickness of the entire semiconductor device can be reduced.
On the other hand, in the conventional semiconductor device, as a result of the semiconductor chip and the internal lead being connected by the bonding wire, it is necessary to provide a gap on the upper surface of the semiconductor chip so that the semiconductor chip and the bonding wire do not come into contact and short-circuit. It can be said that the semiconductor device according to the present embodiment can improve the space efficiency as compared with the conventional semiconductor device.
【0023】次に、図1に示される半導体装置の製造方
法について図2及び図3を参照して説明する。まず、本
実施の形態に係る半導体装置を製造する際に使用する半
導体チップ1と、半導体チップ1と金属バンプ3を介し
て接続されるベース基板21とを接合する工程について
図2を参照して説明する。まず、図2(a)に示すよう
に、ダイシングにより個々に切断された半導体チップ1
をリング11に張られたダイシングシート10に貼着さ
せた後、図2(b)に示すように、エキスパンド装置1
2に設置し、ダイシングシート10を外周から引き伸ば
して半導体チップ1のエキスパンドを行うことで、図2
(c)に示すような相互の間隔が広げられた半導体チッ
プ1が得られる。エキスパンドが不十分な場合には、図
2(d)に示されるように、シートを張り替えた後シー
ト13をエキスパンド装置上に設置して再度エキスパン
ドを行い(図2(e)参照)、半導体チップ1の間隔を
さらに拡大する(図2(f)参照)。なお、エキスパン
ドがさらに必要な場合は、図2(d)及び図2(e)の
工程を繰り返して行う。次に、図2(e)に示される工
程に引き続いて、図2(g)に示すように、半導体チッ
プ1が貼着されたダイシングシート10を接合ツール1
6上に設置したのち、このダイシングシート10上にベ
ース基板2が貼付されたリング14を載せて、半導体チ
ップ1上の電極パッド5とベース基板2のうち第1ベー
ス基板21上の電極パッド6とを金属バンプ3を介して
接合する。係る接合には接合材又は金属共晶等を用い
る。金属共晶を用いる場合、必ずしも接合材が必要でな
い。また、接合材としては絶縁性が高い材料又は異方性
導電性樹脂等が挙げられる。なお、接合方法は、半導体
チップ1と第1ベース基板21とを接合することができ
る方法であれば図2(g)に示した方法に限定されな
い。また、本実施の形態で用いられるベース基板2は、
相互に分離された第1ベース基板21及び第2ベース基
板22からなり(図2(h)参照)、この第1ベース基
板21及び第2ベース基板22が同一面上に交互に設置
されてなる。このように、半導体チップ1と第1ベース
基板21とを接合して図2(h)(半導体チップ1とベ
ース基板2との接続部の拡大図)に示される半導体装置
が得られる。半導体チップ1はそれぞれベース基板21
上に設置され接続される。図2に示される工程により半
導体チップ1と第1ベース基板21との接続を行うこと
により、前記接続時に半導体チップ1間の間隔を大きく
することができるので、半導体チップ1と第1ベース基
板21との接続を一括して行うことができるため、半導
体装置の生産性が向上し、係る製造に要する加工費を節
減することができる。また、図2に示される工程の代わ
りに、インナリードボンディングにより第1ベース基板
21と半導体チップ1とを接続してもよいし、図2
(a)〜図2(f)に示される半導体チップ1のエキス
パンド工程を省いて図2(g)に示すような半導体チッ
プ1と第2ベース基板21との接合を行ってもよい。Next, a method of manufacturing the semiconductor device shown in FIG. 1 will be described with reference to FIGS. First, a step of bonding a semiconductor chip 1 used when manufacturing the semiconductor device according to the present embodiment and a base substrate 21 connected to the semiconductor chip 1 via the metal bumps 3 with reference to FIG. explain. First, as shown in FIG. 2A, the semiconductor chips 1 individually cut by dicing
Is adhered to a dicing sheet 10 stretched on a ring 11, and as shown in FIG.
2 by expanding the dicing sheet 10 from the outer periphery and expanding the semiconductor chip 1 as shown in FIG.
As shown in (c), a semiconductor chip 1 with a widened interval between them is obtained. If the expansion is insufficient, as shown in FIG. 2 (d), after the sheet is replaced, the sheet 13 is placed on an expanding device and expanded again (see FIG. 2 (e)), and the semiconductor chip is expanded. 1 is further enlarged (see FIG. 2 (f)). If further expansion is required, the steps of FIGS. 2D and 2E are repeated. Next, following the step shown in FIG. 2 (e), as shown in FIG. 2 (g), the dicing sheet 10 on which the semiconductor chip 1 is stuck is joined to the joining tool 1
6, the ring 14 to which the base substrate 2 is attached is placed on the dicing sheet 10, and the electrode pads 5 on the semiconductor chip 1 and the electrode pads 6 on the first base substrate 21 of the base substrate 2 are placed. Are bonded via the metal bumps 3. For such bonding, a bonding material or a metal eutectic is used. When using a metal eutectic, a joining material is not necessarily required. In addition, as the bonding material, a material having a high insulating property, an anisotropic conductive resin, or the like can be given. Note that the joining method is not limited to the method shown in FIG. 2G as long as the method can join the semiconductor chip 1 and the first base substrate 21. The base substrate 2 used in the present embodiment is
The first base substrate 21 and the second base substrate 22 are separated from each other (see FIG. 2H), and the first base substrate 21 and the second base substrate 22 are alternately provided on the same surface. . In this manner, the semiconductor chip 1 and the first base substrate 21 are joined to obtain the semiconductor device shown in FIG. 2H (enlarged view of the connection between the semiconductor chip 1 and the base substrate 2). Each of the semiconductor chips 1 is a base substrate 21
Installed and connected above. The connection between the semiconductor chip 1 and the first base substrate 21 can be increased by performing the connection between the semiconductor chip 1 and the first base substrate 21 by the process shown in FIG. Can be performed collectively, the productivity of the semiconductor device can be improved, and the processing cost required for the manufacturing can be reduced. Further, instead of the process shown in FIG. 2, the first base substrate 21 and the semiconductor chip 1 may be connected by inner lead bonding.
The bonding between the semiconductor chip 1 and the second base substrate 21 as shown in FIG. 2 (g) may be performed without the step of expanding the semiconductor chip 1 shown in FIGS. 2 (a) to 2 (f).
【0024】図2(g)に示される工程に続いて、半導
体チップ1及び第2ベース基板22と接するようにベー
ス基板2対向する面に金属箔4を配置したシート17
(図3(a)参照)を半導体チップ1及びベース基板2
上に積載した後(図3(b)参照)、シート17上から
ツール18を用いて金属箔4と半導体チップ1及び第2
ベース基板22を接合する(図3(c)参照)。前記接
合は超音波、熱、又はこれらを併用して行う。また、金
属箔4としては、半導体チップ1毎に分離してシート1
7に配置されているものを使用する。これにより、必要
最小限の位置に金属箔4が設置されるため、装置動作時
の配線間のショートの発生のリスクを低減することがで
きる。次に、金属箔4をシート17から剥がしたのち
(図3(d)参照)、樹脂19を半導体チップ1、第1
ベース基板21、及び第2ベース基板22を含む装置上
全体に施す(図3(e)参照)。最後に、1つの半導体
チップ1毎に樹脂19から切断面Aで切断することによ
り半導体装置を得る。After the step shown in FIG. 2G, the sheet 17 in which the metal foil 4 is arranged on the surface facing the base substrate 2 so as to be in contact with the semiconductor chip 1 and the second base substrate 22
(See FIG. 3A) The semiconductor chip 1 and the base substrate 2
After being stacked on the top (see FIG. 3B), the metal foil 4 and the semiconductor chip 1 and the second
The base substrate 22 is bonded (see FIG. 3C). The bonding is performed by ultrasonic waves, heat, or a combination thereof. Further, as the metal foil 4, the sheet 1 is separated for each semiconductor chip 1.
7 is used. As a result, the metal foil 4 is placed at the minimum required position, so that the risk of short-circuiting between the wirings during operation of the device can be reduced. Next, after the metal foil 4 is peeled off from the sheet 17 (see FIG. 3D), the resin 19 is applied to the semiconductor chip 1 and the first
It is applied to the entire device including the base substrate 21 and the second base substrate 22 (see FIG. 3E). Finally, a semiconductor device is obtained by cutting the semiconductor chip 1 from the resin 19 at the cut surface A.
【0025】従来の半導体装置の製造工程では、図6
(d)に示されるように、半導体チップ1毎にボンディ
ングワイヤ53を半導体チップ1上に設けられたパッド
59に1つ1つ接合する方式を用いるために膨大な労力
を必要とするうえ、前記接合に用いるワイヤボンダ、リ
ードフレーム上のアイランド52に半導体チップ1を位
置決めして装着するために用いるダイボンダ、及び樹脂
55でモールド成形を行うモールド装置等の装置が必要
になる。一方、本実施の形態に係る半導体装置の製造方
法では、これらの装置を使用することなく半導体装置を
製造することができることから、これらの装置への投資
が不要になるため、製造コストを削減することができ
る。In a conventional semiconductor device manufacturing process, FIG.
As shown in (d), a huge amount of labor is required because a method of bonding the bonding wires 53 to the pads 59 provided on the semiconductor chip 1 one by one for each semiconductor chip 1 is required. Devices such as a wire bonder used for bonding, a die bonder used for positioning and mounting the semiconductor chip 1 on the island 52 on the lead frame, and a molding device for performing molding with the resin 55 are required. On the other hand, in the method for manufacturing a semiconductor device according to the present embodiment, since a semiconductor device can be manufactured without using these devices, investment in these devices is not required, and thus manufacturing costs are reduced. be able to.
【0026】また、図2及び図3に示される工程により
得られた本実施の形態に係る半導体装置の斜視図を図1
(b)に示す。本実施の形態に係る半導体装置は、半導
体チップ1、第1ベース基板21、第2ベース基板2
2、及び金属箔4が樹脂19中にモールドされており、
図3に示される工程により形成されることにより、図1
(b)に示されるように高さZが底面の短辺Xの長さ以
下であるような形状を有してなる。すなわち、本実施の
形態においては、図3に示される工程により形成される
ことにより、半導体装置を従来の半導体装置よりも薄型
化することができることから、半導体装置の高さZが底
面の短辺Xの長さ以下であるような形状に設定すること
ができる。これにより、本実施の形態に係る半導体装置
を実装する際の転倒を防ぐことができるため、実装時の
安定性の向上を図ることができる。FIG. 1 is a perspective view of the semiconductor device according to the present embodiment obtained by the steps shown in FIGS.
(B). The semiconductor device according to the present embodiment includes a semiconductor chip 1, a first base substrate 21, and a second base substrate 2.
2, and the metal foil 4 is molded in the resin 19,
1 formed by the process shown in FIG.
As shown in (b), the height Z is smaller than the length of the short side X of the bottom surface. That is, in the present embodiment, the semiconductor device can be made thinner than the conventional semiconductor device by being formed by the process shown in FIG. The shape can be set to be equal to or less than the length of X. Thus, the semiconductor device according to the present embodiment can be prevented from tipping over when it is mounted, so that the stability during mounting can be improved.
【0027】また、図3に示される半導体装置の製造工
程では、金属箔4を予め所定の大きさに分離して形成し
たものをシート17に配置してから半導体チップ1及び
第2ベース基板22と接続する方法を用いたが、この方
法の代わりに、図4(a)及び(b)に示されるよう
に、1枚の連続した形状を有する金属箔41を半導体チ
ップ1及びベース基板2上に設置してから、半導体チッ
プ1及び第2ベース基板22と接続した後(図4(c)
参照)、切断面Aで金属箔41を切断する方法を用いて
もよい(図4(d)参照)。この方法を用いることによ
り、金属箔4を位置決めして半導体チップ1及び第2ベ
ース基板22に接続する必要がないため、位置決めの際
の金属箔4の位置ずれが発生することがなく正確な位置
で半導体チップ1及び第2ベース基板22に接続するこ
とができる。In the manufacturing process of the semiconductor device shown in FIG. 3, the metal foil 4 which is formed by separating the metal foil 4 into a predetermined size in advance is placed on the sheet 17 and then the semiconductor chip 1 and the second base substrate 22 are formed. Instead of this method, as shown in FIGS. 4A and 4B, a metal foil 41 having a continuous shape is formed on the semiconductor chip 1 and the base substrate 2 as shown in FIGS. After connecting to the semiconductor chip 1 and the second base substrate 22 (FIG. 4C)
Alternatively, a method of cutting the metal foil 41 at the cut surface A may be used (see FIG. 4D). By using this method, there is no need to position the metal foil 4 and connect it to the semiconductor chip 1 and the second base substrate 22. Can be connected to the semiconductor chip 1 and the second base substrate 22.
【0028】一方、図3及び図4に示される工程におい
ては、1つの半導体チップ1毎に切断することにより、
1つの半導体装置につき半導体チップ1を1つ含む半導
体装置を製造しているが、図3(e)に示す工程に引き
続いて、図5(a)に示すように、1つの半導体装置が
複数の半導体チップ1を含むように切断面Bから切断す
ることにより、複数の半導体チップを含み1のユニット
として構成される半導体装置として得ることができる。
これにより、複数の半導体装置を同時に実装する必要が
生じた場合に、切断面Bの位置を変えることにより、図
5(b)に示すように、1のユニットとして複数の半導
体チップ1を有してなる半導体装置を実装することによ
り、複数の半導体チップ1を一度に実装することができ
るため、半導体装置の実装時の労力を軽減することがで
きる。なお、図5(b)においては、半導体チップ1が
並列に順列してなるユニットの例を示したが、半導体チ
ップ1の配列は順列に限定されず、切断面Bの位置を変
えることにより用途に応じた形状に配列するようにする
ことができる。このように、要求に応じて1のユニット
に含ませる半導体チップ1の数及び半導体チップ1の配
列を変えることで、所定の半導体チップの数及びユニッ
トの形状を得ることができるため、用途に応じて最適な
形状を有してなる半導体装置として得ることが可能であ
る。On the other hand, in the steps shown in FIGS. 3 and 4, by cutting one semiconductor chip 1 at a time,
Although a semiconductor device including one semiconductor chip 1 is manufactured per semiconductor device, following the process shown in FIG. 3E, as shown in FIG. By cutting from the cut surface B so as to include the semiconductor chip 1, a semiconductor device including a plurality of semiconductor chips and configured as one unit can be obtained.
Thus, when it becomes necessary to mount a plurality of semiconductor devices at the same time, by changing the position of the cut surface B, as shown in FIG. 5B, a plurality of semiconductor chips 1 are provided as one unit. By mounting such a semiconductor device, a plurality of semiconductor chips 1 can be mounted at one time, so that labor for mounting the semiconductor device can be reduced. Although FIG. 5B shows an example of a unit in which the semiconductor chips 1 are arranged in parallel, the arrangement of the semiconductor chips 1 is not limited to the order, and the application is changed by changing the position of the cut plane B. Can be arranged in a shape corresponding to As described above, by changing the number of semiconductor chips 1 included in one unit and the arrangement of the semiconductor chips 1 as required, a predetermined number of semiconductor chips and a predetermined unit shape can be obtained. Thus, a semiconductor device having an optimal shape can be obtained.
【0029】[0029]
【発明の効果】以上のように、本発明に係る半導体装置
によると、金属バンプを介して第1ベース基板上に設置
されてなる半導体チップの前記金属バンプの設置面の反
対面と、前記第1ベース基板とは分離して前記第1ベー
ス基板と同一面上に形成されてなる第2ベース基板とが
金属箔で接続されてなることにより、ワイヤボンディン
グ方式を用いて半導体チップと内部リードを接続するこ
とにより得られる従来の半導体装置とは異なり、半導体
チップとボンディングワイヤとを絶縁する必要がないた
め、半導体チップの上面に空間を設ける必要がない。し
たがって、より小型化・薄型化された半導体装置として
得ることができる。As described above, according to the semiconductor device of the present invention, the semiconductor chip mounted on the first base substrate via the metal bump has a surface opposite to the surface on which the metal bump is mounted, and The semiconductor chip and the internal leads are connected by a wire bonding method by connecting a second base substrate formed on the same surface as the first base substrate separately from the first base substrate with a metal foil. Unlike a conventional semiconductor device obtained by connection, there is no need to insulate the semiconductor chip and the bonding wires, so there is no need to provide a space on the upper surface of the semiconductor chip. Therefore, a smaller and thinner semiconductor device can be obtained.
【0030】また、本発明に係る半導体装置の製造方法
によると、同一面上に第1ベース基板及び第2ベース基
板を分離させて形成し、前記第1ベース基板上に金属バ
ンプを介して半導体チップを接合してから、第2ベース
基板と前記半導体チップの前記金属バンプ設置面の反対
面とを金属箔で接続した後樹脂を堆積し、しかる後に所
定の単位毎に切断することにより、複数の半導体チップ
とそれに対応する前記第1ベース基板とを一括して接合
することができるので、生産性の向上を図ることができ
るとともに接合に加工費を節減することができるため、
製造コストを削減することができる。以上により、半導
体装置の生産性の向上を図ることができる。According to the method of manufacturing a semiconductor device of the present invention, a first base substrate and a second base substrate are formed separately on the same surface, and a semiconductor is formed on the first base substrate via a metal bump. After bonding the chips, the second base substrate and the surface opposite to the metal bump mounting surface of the semiconductor chip are connected by a metal foil, and then the resin is deposited. Since the semiconductor chip and the first base substrate corresponding to the semiconductor chip can be joined together, the productivity can be improved and the processing cost for joining can be reduced.
Manufacturing costs can be reduced. As described above, the productivity of the semiconductor device can be improved.
【0031】また、本発明に係る半導体装置の製造方法
によると、同一面上に複数の第1ベース基板及び前記複
数の第1ベース基板に対応する第2ベース基板を分離さ
せて形成し、前記複数の第1ベース基板上に金属バンプ
を介して前記複数の第1ベース基板に対応する半導体チ
ップを接合してから、前記半導体チップに対応する金属
箔が設置されたシートを、前記金属箔と1組の前記半導
体チップ及び第2ベース基板上とが接するように設置し
一括して接合を行った後樹脂を堆積し、しかる後に所定
の単位毎に切断することにより、複数の半導体チップと
それに対応する前記第1ベース基板とを一括して接合す
ることができるので、接合に加工費を節減することがで
きるため、生産性の向上を図ることができる。According to the method of manufacturing a semiconductor device of the present invention, a plurality of first base substrates and a second base substrate corresponding to the plurality of first base substrates are separately formed on the same surface. After bonding the semiconductor chips corresponding to the plurality of first base substrates via the metal bumps on the plurality of first base substrates, a sheet on which the metal foil corresponding to the semiconductor chip is placed is referred to as the metal foil. A set of the semiconductor chip and the second base substrate are placed so as to be in contact with each other, the resin is deposited after collectively joining the resin, and then the resin is cut into predetermined units. Since the corresponding first base substrate can be collectively joined, the processing cost for the joining can be reduced, and the productivity can be improved.
【0032】また、本発明に係る半導体装置の製造方法
によると、同一面上に複数の第1ベース基板及び前記複
数の第1ベース基板に対応する第2ベース基板を分離さ
せて形成し、前記複数の第1ベース基板上に金属バンプ
を介して前記複数の第1ベース基板に対応する半導体チ
ップを接合してから、1枚の金属箔を前記半導体チップ
及び第2ベース基板上に設置し一括して接合を行い、続
いて前記半導体チップ毎に前記金属箔を切断した後樹脂
を堆積し、しかる後に所定の単位毎に切断することによ
り、複数の半導体チップとそれに対応する前記第1ベー
ス基板とを一括して接合することができるので、接合に
要する加工費を節減することができるため、生産性の向
上を図ることができる。さらに、1枚の金属箔を一括し
て複数の半導体チップ及び第2ベース基板に接合してか
ら前記半導体チップ毎に前記金属箔を切断することによ
り、係る半導体装置の製造コストを低減することがで
き、半導体装置の生産性の向上を図ることができる。According to the method of manufacturing a semiconductor device of the present invention, a plurality of first base substrates and a second base substrate corresponding to the plurality of first base substrates are formed separately on the same surface, A semiconductor chip corresponding to the plurality of first base substrates is bonded to the plurality of first base substrates via metal bumps, and then one metal foil is placed on the semiconductor chip and the second base substrate to collectively Then, after cutting the metal foil for each of the semiconductor chips, depositing a resin, and thereafter cutting the resin for each predetermined unit, a plurality of semiconductor chips and the corresponding first base substrate are cut. Can be joined together, so that the processing cost required for joining can be reduced, and the productivity can be improved. Further, the manufacturing cost of the semiconductor device can be reduced by cutting the metal foil for each of the semiconductor chips after bonding one metal foil to a plurality of semiconductor chips and the second base substrate at once. Thus, the productivity of the semiconductor device can be improved.
【0033】また、本発明に係る半導体装置によると、
同一面上に第1ベース基板及び第2ベース基板を分離さ
せて形成し、前記第1ベース基板上に半導体チップを接
合してから、第2ベース基板と前記半導体チップとを金
属箔で接続した後樹脂を堆積し、しかる後に所定の単位
毎に切断することにより得られた半導体装置の高さが底
面の短辺の長さ以下であることにより、前記半導体装置
を集積回路等に実装する際の転倒を防ぐことができるた
め、実装時の安定性の向上を図ることができる。According to the semiconductor device of the present invention,
A first base substrate and a second base substrate were separately formed on the same surface, and a semiconductor chip was bonded on the first base substrate. Then, the second base substrate and the semiconductor chip were connected with a metal foil. When mounting the semiconductor device on an integrated circuit or the like, since the height of the semiconductor device obtained by depositing the post-resin and then cutting the predetermined unit is shorter than the length of the short side of the bottom surface, Can be prevented, so that the stability during mounting can be improved.
【図面の簡単な説明】[Brief description of the drawings]
【図1】 本実施の形態に係る半導体装置を示す断面図
及び斜視図である。FIG. 1 is a cross-sectional view and a perspective view illustrating a semiconductor device according to an embodiment.
【図2】 本実施の形態に係る半導体装置の一製造工程
を示す図である。FIG. 2 is a view illustrating one manufacturing process of the semiconductor device according to the present embodiment;
【図3】 本実施の形態に係る半導体装置の一製造工程
を示す断面図である。FIG. 3 is a cross-sectional view showing one manufacturing step of the semiconductor device according to the present embodiment;
【図4】 本実施の形態に係る一実施例を示す断面図で
ある。FIG. 4 is a sectional view showing an example according to the present embodiment.
【図5】 本実施の形態に係る一実施例を示す断面図で
ある。FIG. 5 is a sectional view showing an example according to the present embodiment.
【図6】 従来の半導体装置及びその製造工程を示す図
である。FIG. 6 is a view showing a conventional semiconductor device and a manufacturing process thereof.
1 半導体チップ 2 ベース基板 3 金属バンプ 4 金属箔 5、6 電極パッド 7 接合材又は金属共晶 8 基板 10 ダイシングシート 11、14 リング 12 エキスパンド装置 13 シート 15 押えステージ 16 接合ツール 17 シート 18 ツール 19、55 樹脂 21 第1ベース基板 22 第2ベース基板 41 金属リボン 42 カッター 51 リードフレーム 52 アイランド 53 ボンディングワイヤ 54 ボール 56 外部リード 57 内部リード 58 エッジ部 59 パッド A、B 切断面 h 高さ X 高さ Z 底面の短辺の長さ Reference Signs List 1 semiconductor chip 2 base substrate 3 metal bump 4 metal foil 5, 6 electrode pad 7 bonding material or metal eutectic 8 substrate 10 dicing sheet 11, 14 ring 12 expanding device 13 sheet 15 holding stage 16 bonding tool 17 sheet 18 tool 19, 55 Resin 21 First base substrate 22 Second base substrate 41 Metal ribbon 42 Cutter 51 Lead frame 52 Island 53 Bonding wire 54 Ball 56 External lead 57 Internal lead 58 Edge portion 59 Pad A, B Cut surface h Height X height Z The length of the short side of the bottom
Claims (7)
置されてなる半導体チップの前記金属バンプの設置面の
反対面と、前記第1ベース基板とは分離して前記第1ベ
ース基板と同一面上に形成されてなる第2ベース基板と
が金属箔で接続されてなることを特徴とする半導体装
置。1. A semiconductor chip mounted on a first base substrate via a metal bump, the surface of the semiconductor chip opposite to the mounting surface of the metal bump and the first base substrate being separated from the first base substrate. A semiconductor device, wherein a second base substrate formed on the same surface is connected with a metal foil.
基板を分離させて形成し、前記第1ベース基板上に金属
バンプを介して半導体チップを接合してから、第2ベー
ス基板と前記半導体チップの前記金属バンプ設置面の反
対面とを金属箔で接続した後樹脂を堆積し、しかる後に
所定の単位毎に切断することを特徴とする半導体装置の
製造方法。2. A semiconductor device comprising: a first base substrate and a second base substrate formed separately on the same surface; a semiconductor chip bonded to the first base substrate via a metal bump; A method for manufacturing a semiconductor device, comprising: connecting a surface of the semiconductor chip opposite to a surface on which the metal bumps are mounted with a metal foil, depositing a resin, and thereafter cutting the resin into predetermined units.
複数の第1ベース基板に対応する第2ベース基板を分離
させて形成し、前記複数の第1ベース基板上に金属バン
プを介して前記複数の第1ベース基板に対応する半導体
チップを接合してから、前記半導体チップに対応する金
属箔が設置されたシートを、前記金属箔と1組の前記半
導体チップ及び第2ベース基板上とが接するように設置
し一括して接合を行った後樹脂を堆積し、しかる後に所
定の単位毎に切断することを特徴とする半導体装置の製
造方法。3. A plurality of first base substrates and a second base substrate corresponding to the plurality of first base substrates are separately formed on the same surface, and are formed on the plurality of first base substrates via metal bumps. After bonding the semiconductor chips corresponding to the plurality of first base substrates, the sheet on which the metal foil corresponding to the semiconductor chip is placed is placed on the metal foil and a set of the semiconductor chip and the second base substrate. A method for manufacturing a semiconductor device, comprising: mounting a resin so as to be in contact with each other, performing collective bonding, depositing a resin, and thereafter cutting the resin in predetermined units.
複数の第1ベース基板に対応する第2ベース基板を分離
させて形成し、前記複数の第1ベース基板上に金属バン
プを介して前記複数の第1ベース基板に対応する半導体
チップを接合してから、1枚の金属箔を前記半導体チッ
プ及び第2ベース基板上に設置し一括して接合を行い、
続いて前記半導体チップ毎に前記金属箔を切断した後樹
脂を堆積し、しかる後に所定の単位毎に切断することを
特徴とする半導体装置の製造方法。4. A plurality of first base substrates and a second base substrate corresponding to the plurality of first base substrates are formed separately on the same surface, and are formed on the plurality of first base substrates via metal bumps. Then, after bonding the semiconductor chips corresponding to the plurality of first base substrates, one metal foil is placed on the semiconductor chip and the second base substrate and bonded together,
A method of manufacturing a semiconductor device, comprising cutting the metal foil for each semiconductor chip, depositing a resin, and then cutting the resin in predetermined units.
貼着しエキスパンドした後に、前記半導体チップ上に第
1ベース基板及び第2ベース基板を載置し、前記第1ベ
ース基板上への金属バンプを介した半導体チップの接合
を行うことを特徴とする請求項2乃至請求項4何れか1
項に記載の半導体装置の製造方法。5. A plurality of semiconductor chips are attached to a dicing sheet and expanded, and then a first base substrate and a second base substrate are mounted on the semiconductor chips, and metal bumps on the first base substrate are formed. 5. The semiconductor chip according to claim 2, wherein the bonding of the semiconductor chips is performed.
13. The method for manufacturing a semiconductor device according to the above item.
基板を分離させて形成し、前記第1ベース基板上に半導
体チップを接合してから、第2ベース基板と前記半導体
チップとを金属箔で接続した後樹脂を堆積し、しかる後
に所定の単位毎に切断することにより得られた半導体装
置の高さが底面の短辺の長さ以下であることを特徴とす
る半導体装置。6. A first base substrate and a second base substrate are separately formed on the same surface, and a semiconductor chip is bonded on the first base substrate. Then, the second base substrate and the semiconductor chip are separated. A semiconductor device characterized in that a height of a semiconductor device obtained by depositing a resin after connecting with a metal foil and then cutting the resin in predetermined units is equal to or less than a length of a short side of a bottom surface.
して構成されることを特徴とする請求項1又は請求項6
に記載の半導体装置。7. The semiconductor device according to claim 1, wherein said plurality of semiconductor chips are included in one unit.
3. The semiconductor device according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03998799A JP3173493B2 (en) | 1999-02-18 | 1999-02-18 | Semiconductor device and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03998799A JP3173493B2 (en) | 1999-02-18 | 1999-02-18 | Semiconductor device and method of manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000243784A true JP2000243784A (en) | 2000-09-08 |
| JP3173493B2 JP3173493B2 (en) | 2001-06-04 |
Family
ID=12568306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03998799A Expired - Fee Related JP3173493B2 (en) | 1999-02-18 | 1999-02-18 | Semiconductor device and method of manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3173493B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003511869A (en) * | 1999-10-08 | 2003-03-25 | プレットナー アンドレアス | Method for producing non-contact chip card and method for producing electric unit comprising chip having contact element |
| JP3496762B2 (en) | 2001-05-16 | 2004-02-16 | 関西日本電気株式会社 | Electronic component and method of manufacturing the same |
| JP2006059146A (en) * | 2004-08-20 | 2006-03-02 | Toppan Forms Co Ltd | Semiconductor component and manufacturing method thereof |
| US7230322B2 (en) | 2001-04-18 | 2007-06-12 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090250506A1 (en) * | 2008-02-28 | 2009-10-08 | General Dynamics Advanced Information Systems | Apparatus and methods of attaching hybrid vlsi chips to printed wiring boards |
-
1999
- 1999-02-18 JP JP03998799A patent/JP3173493B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003511869A (en) * | 1999-10-08 | 2003-03-25 | プレットナー アンドレアス | Method for producing non-contact chip card and method for producing electric unit comprising chip having contact element |
| US7230322B2 (en) | 2001-04-18 | 2007-06-12 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US7364950B2 (en) | 2001-04-18 | 2008-04-29 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| JP3496762B2 (en) | 2001-05-16 | 2004-02-16 | 関西日本電気株式会社 | Electronic component and method of manufacturing the same |
| JP2006059146A (en) * | 2004-08-20 | 2006-03-02 | Toppan Forms Co Ltd | Semiconductor component and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3173493B2 (en) | 2001-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7863723B2 (en) | Adhesive on wire stacked semiconductor package | |
| US6621152B2 (en) | Thin, small-sized power semiconductor package | |
| JP5215244B2 (en) | Semiconductor device | |
| JP2009099697A (en) | Semiconductor device and manufacturing method thereof | |
| JPH11312706A (en) | Resin-sealed semiconductor device, method of manufacturing the same, and lead frame | |
| JP2017147272A (en) | Semiconductor device and method for manufacturing the same, and lead frame intermediate used for manufacturing the semiconductor device | |
| JP2012059782A (en) | Resin sealing type semiconductor device, and method of manufacturing the same | |
| JP2005294443A (en) | Semiconductor device and manufacturing method thereof | |
| JPH10214921A (en) | Ball grid array semiconductor package member, method of manufacturing the same, and method of manufacturing ball grid array semiconductor package | |
| JP3173493B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US7226813B2 (en) | Semiconductor package | |
| US7579680B2 (en) | Packaging system for semiconductor devices | |
| JPH08306724A (en) | Semiconductor device, manufacturing method thereof, and mounting method thereof | |
| US11024603B2 (en) | Manufacturing method and a related stackable chip package | |
| JPH08241940A (en) | Semiconductor device and manufacturing method thereof | |
| JPH10335366A (en) | Semiconductor device | |
| JP2003046053A (en) | Semiconductor device and method of manufacturing the same | |
| JP2713879B2 (en) | Multi-chip package with direct electrical connection between internal leads and board bonding pads | |
| JP2002124597A (en) | Method of making a plastic-enclosed component and a plastic-enclosed component | |
| JP2001284370A (en) | Method for manufacturing semiconductor device | |
| JPH08250545A (en) | Semiconductor device and manufacturing method thereof | |
| JPH06244313A (en) | Semiconductor package and mounting method | |
| JPH09252020A (en) | Semiconductor device and manufacturing method thereof | |
| JP2001135781A (en) | Semiconductor device and method of manufacturing the same | |
| JPH04162638A (en) | Manufacture of semiconductor integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080330 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090330 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |