JP2003046053A - Semiconductor device and manufacturing method therefor - Google Patents
Semiconductor device and manufacturing method thereforInfo
- Publication number
- JP2003046053A JP2003046053A JP2001228042A JP2001228042A JP2003046053A JP 2003046053 A JP2003046053 A JP 2003046053A JP 2001228042 A JP2001228042 A JP 2001228042A JP 2001228042 A JP2001228042 A JP 2001228042A JP 2003046053 A JP2003046053 A JP 2003046053A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- manufacturing
- insulating resin
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特にリードレスによりパッケージ外形を縮小
して実装面積を低減し、大幅なコストダウンが可能な半
導体装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a semiconductor device which can reduce the package area by reducing the package shape by leadless and can significantly reduce the cost.
【０００２】[0002]
【従来の技術】従来における回路素子では、携帯電話、
携帯用のコンピューター等に採用されるため、小型化、
薄型化、軽量化が求められている。そして、回路素子を
導電箔等の導電部材上に高集積化して形成する場合につ
いては、以下に説明する製造方法により形成していた。2. Description of the Related Art Conventional circuit elements include mobile phones,
Since it is adopted for portable computers, etc.
Thinning and weight reduction are required. In the case where the circuit element is highly integrated and formed on a conductive member such as a conductive foil, it is formed by the manufacturing method described below.
【０００３】先ず、従来の第１の工程は、図１０から図
１２に示すように、導電箔１を用意し、少なくとも回路
素子６の搭載部を多数個形成する導電パターン４を除く
領域の導電箔１に導電箔１の厚みよりも浅い分離溝５を
エッチングにより形成して導電パターン４を形成するこ
とにある。First, in the first conventional process, as shown in FIGS. 10 to 12, the conductive foil 1 is prepared, and at least the conductive pattern 4 for forming a large number of mounting portions for the circuit elements 6 is formed in the conductive area. The purpose is to form the conductive pattern 4 by forming a separation groove 5 in the foil 1 that is shallower than the thickness of the conductive foil 1 by etching.
【０００４】図１０（Ａ）に示す如く、導電箔の厚さ
は、後のエッチングを考慮すると１０μｍ〜３００μｍ
程度が好ましく、ここでは７０μｍ（２オンス）の銅箔
を採用した。しかし３００μｍ以上でも１０μｍ以下で
も基本的には良い。As shown in FIG. 10A, the thickness of the conductive foil is 10 μm to 300 μm in consideration of later etching.
It is preferably about 70 μm (2 ounces) of copper foil. However, it is basically good if it is 300 μm or more or 10 μm or less.
【０００５】具体的には、図１０（Ｂ）に示す如く、短
冊状の導電箔１に多数の搭載部が形成されるブロック２
が４〜５個離間して並べられる。Specifically, as shown in FIG. 10B, a block 2 in which a large number of mounting portions are formed on a strip-shaped conductive foil 1 is formed.
4 to 5 are spaced apart and arranged.
【０００６】続いて、導電パターンを形成する。Subsequently, a conductive pattern is formed.
【０００７】先ず、図１１に示す如く、Ｃｕ箔１の上
に、ホトレジスト（耐エッチングマスク）ＰＲを形成
し、導電パターン４となる領域を除いた導電箔１が露出
するようにホトレジストＰＲをパターニングする。そし
て、ホトレジストＰＲを介して導電箔１を選択的にエッ
チングする。ここで、図１２に具体的な導電パターン４
を示す。本図は図１０（Ｂ）で示したブロック２の１個
を拡大したものに対応する。点線で示した部分の１個が
１つの搭載部３であり、導電パターン４を構成し、１つ
のブロック２には５行１０列のマトリックス状に多数の
搭載部３が配列され、各搭載部３毎に同一の導電パター
ン４が設けられている。First, as shown in FIG. 11, a photoresist (etching resistant mask) PR is formed on a Cu foil 1, and the photoresist PR is patterned so that the conductive foil 1 excluding a region to be a conductive pattern 4 is exposed. To do. Then, the conductive foil 1 is selectively etched through the photoresist PR. Here, the specific conductive pattern 4 shown in FIG.
Indicates. This figure corresponds to an enlarged one of the blocks 2 shown in FIG. One of the parts indicated by the dotted line is one mounting part 3, which constitutes a conductive pattern 4, and a large number of mounting parts 3 are arranged in a matrix of 5 rows and 10 columns in one block 2, and each mounting part 3 is mounted. The same conductive pattern 4 is provided for each unit 3.
【０００８】従来の第２の工程は、図１３に示す如く、
所望の導電パターン４の各搭載部３に回路素子６を固着
することにある。The second conventional process is as shown in FIG.
The circuit element 6 is fixed to each mounting portion 3 of the desired conductive pattern 4.
【０００９】回路素子６としては、トランジスタ、ダイ
オード、ＩＣチップ等の半導体素子、チップコンデン
サ、チップ抵抗等の受動素子である。また厚みが厚くは
なるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素
子も実装できる。The circuit element 6 is a semiconductor element such as a transistor, a diode or an IC chip, or a passive element such as a chip capacitor or a chip resistor. Although the thickness is increased, face-down semiconductor elements such as CSP and BGA can also be mounted.
【００１０】ここでは、ベアのトランジスタチップ６Ａ
が導電パターン４Ａにダイボンディングされ、チップコ
ンデンサまたは受動素子６Ｂは半田等のロウ材または導
電ペースト４Ｂで固着される。Here, a bare transistor chip 6A is used.
Is die-bonded to the conductive pattern 4A, and the chip capacitor or the passive element 6B is fixed by a brazing material such as solder or the conductive paste 4B.
【００１１】従来の第３の工程は、図１４に示す如く、
各搭載部３の回路素子６の電極と所望の導電パターン４
とをワイヤボンディングすることにある。The conventional third step is as shown in FIG.
The electrode of the circuit element 6 of each mounting portion 3 and the desired conductive pattern 4
And wire bonding.
【００１２】本工程では、図１４に示す如く、ブロック
２内の各搭載部のエミッタ電極と導電パターン４Ｂ、ベ
ース電極と導電パターン４Ｂを、熱圧着によるボールボ
ンディング及び超音波によるウェッヂボンディングによ
り一括してワイヤボンディングを行う。In this step, as shown in FIG. 14, the emitter electrode and the conductive pattern 4B and the base electrode and the conductive pattern 4B of each mounting portion in the block 2 are collectively bonded by ball bonding by thermocompression bonding and wedge bonding by ultrasonic waves. Wire bonding.
【００１３】従来の第４の工程は、図１５に示す如く、
各搭載部３の回路素子６を一括して被覆し、分離溝５に
充填されるように絶縁性樹脂９で共通モールドすること
にある。The conventional fourth step is as shown in FIG.
The circuit element 6 of each mounting portion 3 is collectively covered and is commonly molded with the insulating resin 9 so as to fill the separation groove 5.
【００１４】ここで、導電箔１表面に被覆された絶縁性
樹脂９の厚さは、回路素子６のボンディングワイヤー８
の最頂部から約１００μｍ程度が被覆されるように調整
されている。この厚みは、強度を考慮して厚くすること
も、薄くすることも可能である。Here, the thickness of the insulating resin 9 coated on the surface of the conductive foil 1 is determined by the bonding wire 8 of the circuit element 6.
Is adjusted so that about 100 μm is covered from the top of the. This thickness can be increased or decreased in consideration of strength.
【００１５】従来の第５の工程は、図１６に示す如く、
分離溝５を設けていない厚み部分の導電箔１を除去する
ことにある。The fifth conventional step is as shown in FIG.
The purpose is to remove the conductive foil 1 in the thickness portion where the separation groove 5 is not provided.
【００１６】本工程は、導電箔１の裏面を化学的および
／または物理的に除き、導電パターン４として分離する
ものである。この工程は、研磨、研削、エッチング、レ
ーザの金属蒸発等により施される。In this step, the back surface of the conductive foil 1 is chemically and / or physically removed to separate it as a conductive pattern 4. This step is performed by polishing, grinding, etching, laser metal evaporation, or the like.
【００１７】更に、導電パターン４の裏面処理を行い、
図１６に示す最終構造を得る。すなわち、必要によって
露出した導電パターン４に半田等の導電材を被着し、回
路装置として完成する。Further, the back surface of the conductive pattern 4 is processed,
The final structure shown in FIG. 16 is obtained. That is, a conductive material such as solder is applied to the exposed conductive pattern 4 if necessary, and the circuit device is completed.
【００１８】従来の第６の工程は、図１７に示す如く、
絶縁性樹脂９を各搭載部３毎にダイシングにより分離す
ることにある。The sixth conventional step is as shown in FIG.
The insulating resin 9 is separated for each mounting portion 3 by dicing.
【００１９】本工程では、ブロック２をダイシング装置
の載置台に真空で吸着させ、ダイシングブレード１１で
各搭載部３間のダイシングライン１２に沿って分離溝５
の絶縁性樹脂９をダイシングし、個別の回路装置１０に
分離する。In this step, the block 2 is sucked onto the mounting table of the dicing machine in a vacuum, and the dicing blade 11 separates the separation groove 5 along the dicing line 12 between the mounting portions 3.
The insulating resin 9 is diced and separated into individual circuit devices 10.
【００２０】上記した製造方法では、回路装置の場合に
ついて説明したが、半導体装置についても同様なことが
いうことができる。In the above manufacturing method, the case of the circuit device has been described, but the same can be said for the semiconductor device.
【００２１】[0021]
【発明が解決しようとする課題】上記した従来の半導体
装置では、上記した製造方法により形成されるため、絶
縁性樹脂９は導電パターン４間の分離溝５に充填される
が導電パターン４を形成する導電箔１に対して絶縁性樹
脂９が嵌合して強固に結合できない。そのため、個々の
回路装置または半導体装置に分割されプリント基板等に
実装されるが、絶縁性樹脂９と導電パターン４との間か
ら水分が侵入し耐湿性に問題があったり、また、絶縁性
樹脂９と導電パターン４とが剥離を起こしてしまう等の
問題があり、製品品質が十分でないという問題があっ
た。In the conventional semiconductor device described above, since the insulating resin 9 is filled in the separation groove 5 between the conductive patterns 4 because it is formed by the manufacturing method described above, the conductive pattern 4 is formed. Insulating resin 9 is fitted to the conductive foil 1 and cannot be firmly bonded. Therefore, although it is divided into individual circuit devices or semiconductor devices and mounted on a printed circuit board or the like, moisture may enter from between the insulating resin 9 and the conductive pattern 4 to cause a problem in moisture resistance. 9 and the conductive pattern 4 are separated from each other, and the product quality is not sufficient.
【００２２】更に、従来の半導体装置では、上記した製
造方法により形成されるため、導電パターン４が絶縁性
樹脂９裏面の全面および裏面近傍の側面に露出する。そ
のため、導電部分の露出領域が大きくなってしまい、実
装面積を必要以上に要してしまったり、半導体装置外部
で発生するサージ等に影響を受けたりと製品品質に問題
があった。Further, since the conventional semiconductor device is formed by the manufacturing method described above, the conductive pattern 4 is exposed on the entire back surface of the insulating resin 9 and the side surface near the back surface. As a result, the exposed area of the conductive portion becomes large, the mounting area becomes unnecessarily large, and there is a problem in product quality such that it is affected by a surge or the like generated outside the semiconductor device.
【００２３】また、上記した従来の半導体装置の製造方
法では、絶縁性樹脂９裏面から露出した導電パターン４
の裏面処理を行うが、上記したように、導電パターン４
が絶縁性樹脂９裏面の全面および裏面近傍の側面に露出
するため、処理のための材料コストおよび製造コストが
掛かるという問題があった。In the conventional method of manufacturing a semiconductor device, the conductive pattern 4 exposed from the back surface of the insulating resin 9 is used.
The back surface of the conductive pattern 4 is processed as described above.
Is exposed on the entire back surface of the insulating resin 9 and on the side surface near the back surface, so that there is a problem that a material cost for manufacturing and a manufacturing cost are required.
【００２４】[0024]
【課題を解決するための手段】本発明は、上記した従来
の課題に鑑みてなされたもので、本発明である半導体装
置では、アイランドと該アイランドと同一材料で形成さ
れ前記アイランドに近接して配置された取り出し電極と
を有し、前記アイランド上に固着された半導体素子の電
極と前記取り出し電極とを電気的に接続する金属細線を
有し、前記アイランドおよび前記取り出し電極の表裏面
を一体に封止する絶縁性樹脂の裏面から露出する外部電
極とを有することを特徴とする。The present invention has been made in view of the above-mentioned conventional problems. In the semiconductor device of the present invention, an island and the island are formed of the same material and are close to the island. And a metal thin wire that electrically connects the electrode of the semiconductor element fixed to the island and the extraction electrode, and the island and the extraction electrode are integrally formed. And an external electrode exposed from the back surface of the insulating resin to be sealed.
【００２５】本発明の半導体装置は、好適には、前記外
部電極は前記アイランドおよび前記取り出し電極と同一
材料から成り、前記アイランドおよび前記取り出し電極
の裏面の一部と一体に形成されていることを特徴とす
る。そのことにより、前記アイランドおよび前記取り出
し電極の裏面にも前記絶縁性樹脂が存在するので、前記
絶縁性樹脂と前記アイランドおよび前記取り出し電極と
でアンカー効果を有する構造を実現できる。In the semiconductor device of the present invention, preferably, the external electrode is made of the same material as the island and the extraction electrode, and is integrally formed with a part of the back surface of the island and the extraction electrode. Characterize. As a result, the insulating resin also exists on the back surfaces of the island and the extraction electrode, so that a structure having an anchor effect can be realized between the insulating resin and the island and the extraction electrode.
【００２６】更に、本発明の半導体装置は、好適には、
前記アイランド、前記取り出し電極および前記外部電極
は銅フレームから成ることを特徴とする。そのことによ
り、材料コストが低減された半導体装置を実現できる。Furthermore, the semiconductor device of the present invention is preferably
The island, the extraction electrode, and the external electrode are made of a copper frame. As a result, a semiconductor device with reduced material cost can be realized.
【００２７】一方、本発明である半導体装置の製造方法
では、導線部材から成る基板を加工し、該基板上にアイ
ランドおよび取り出し電極から成る複数のユニットを設
ける工程と、前記基板全体を粘着シートに貼り付ける工
程と、前記基板の前記各ユニットの前記アイランド部に
半導体素子を固着し該半導体素子の電極と前記取り出し
電極とを金属細線により電気的に接続する工程と、前記
基板の前記各ユニットを絶縁性樹脂により封止する工程
と、前記基板から前記粘着シートを剥がした後、前記基
板を裏面から切断し前記各ユニットに分離する工程とを
有することを特徴とする。On the other hand, in the method of manufacturing a semiconductor device according to the present invention, a step of processing a substrate made of a conductive wire member and providing a plurality of units made of islands and extraction electrodes on the substrate, and making the whole substrate into an adhesive sheet. Attaching the semiconductor element to the island portion of each unit of the substrate and electrically connecting the electrode of the semiconductor element and the extraction electrode with a thin metal wire; and each unit of the substrate The method is characterized by including a step of sealing with an insulating resin and a step of separating the adhesive sheet from the substrate, cutting the substrate from the back surface, and separating the units.
【００２８】本発明の半導体装置の製造方法は、好適に
は、前記基板上に複数の前記ユニットを設ける工程で
は、前記基板表面よりパンチングにより形成することを
特徴とする。The semiconductor device manufacturing method of the present invention is preferably characterized in that the step of providing a plurality of the units on the substrate is performed by punching from the substrate surface.
【００２９】更に、本発明の半導体装置の製造方法は、
好適には、前記基板上に複数の前記ユニットを設ける工
程では、前記基板表面よりエッチングにより形成するこ
とを特徴とする。Further, the method of manufacturing a semiconductor device of the present invention is
Preferably, the step of providing the plurality of units on the substrate is performed by etching from the surface of the substrate.
【００３０】更に、本発明の半導体装置の製造方法は、
好適には、前記基板上に複数の前記ユニットを設ける工
程では、前記基板裏面よりエッチングにより外部電極を
形成することを特徴とする。Furthermore, the method of manufacturing a semiconductor device of the present invention is
Preferably, in the step of providing the plurality of units on the substrate, external electrodes are formed by etching from the back surface of the substrate.
【００３１】更に、本発明の半導体装置の製造方法は、
好適には、前記基板の前記各ユニットを前記絶縁性樹脂
により封止する工程では、前記基板裏面も前記絶縁性樹
脂により封止し、前記絶縁性樹脂裏面から外部電極のみ
を露出させることを特徴とする。そのことにより、前記
アイランドおよび前記取り出し電極の裏面にも前記絶縁
性樹脂が存在するので、前記絶縁性樹脂と前記アイラン
ドおよび前記取り出し電極とでアンカー効果を有する半
導体装置の製造方法を実現できる。Further, the method of manufacturing a semiconductor device of the present invention is
Preferably, in the step of sealing each unit of the substrate with the insulating resin, the back surface of the substrate is also sealed with the insulating resin, and only external electrodes are exposed from the back surface of the insulating resin. And As a result, since the insulating resin also exists on the back surfaces of the island and the extraction electrode, it is possible to realize a method of manufacturing a semiconductor device having an anchor effect between the insulating resin and the island and the extraction electrode.
【００３２】更に、本発明の半導体装置の製造方法は、
好適には、前記基板の前記各ユニットを前記絶縁性樹脂
により封止する工程では、固定しトランスファーモール
ドにより行うことを特徴とする。Further, the method of manufacturing a semiconductor device of the present invention is
Preferably, the step of sealing each unit of the substrate with the insulating resin is performed by fixing and transfer molding.
【００３３】更に、本発明の半導体装置の製造方法は、
好適には、前記基板の前記各ユニットを前記絶縁性樹脂
により封止する工程では、ポッティングにより行うこと
を特徴とする。Furthermore, the method of manufacturing a semiconductor device of the present invention is
Preferably, the step of sealing each unit of the substrate with the insulating resin is performed by potting.
【００３４】更に、本発明の半導体装置の製造方法は、
好適には、前記基板は銅フレームから成ることを特徴と
する。Further, the method of manufacturing a semiconductor device of the present invention is
Preferably, the substrate is made of a copper frame.
【００３５】また、本発明である半導体装置の製造方法
では、導線部材から成る基板を加工し、該基板上にアイ
ランドおよび取り出し電極から成る複数のユニットを設
ける工程と、前記基板の前記各ユニットの前記アイラン
ド部に半導体素子を固着する工程と、前記基板全体を粘
着シートに貼り付けた後、前記半導体素子の電極と前記
取り出し電極とを金属細線により電気的に接続する工程
と、前記基板の前記各ユニットを絶縁性樹脂により封止
する工程と、前記基板から前記粘着シートを剥がした
後、前記基板を裏面から切断し前記各ユニットに分離す
る工程とを有することを特徴とする。Further, in the method of manufacturing a semiconductor device according to the present invention, a step of processing a substrate made of a conductive wire member and providing a plurality of units made of islands and extraction electrodes on the substrate, and each unit of the substrate. A step of fixing a semiconductor element to the island portion; a step of attaching the entire substrate to an adhesive sheet, and then electrically connecting the electrode of the semiconductor element and the extraction electrode with a thin metal wire; The method is characterized by including a step of sealing each unit with an insulating resin, and a step of peeling the adhesive sheet from the substrate and then cutting the substrate from the back surface to separate the units.
【００３６】[0036]
【発明の実施の形態】以下に、本発明である半導体装置
の製造方法およびその製造方法の実施の形態について、
図面を参照して詳細に説明する。BEST MODE FOR CARRYING OUT THE INVENTION A semiconductor device manufacturing method and an embodiment of the manufacturing method according to the present invention will be described below.
A detailed description will be given with reference to the drawings.
【００３７】先ず、図１を用いて本発明の半導体装置の
実施の形態を説明する。First, an embodiment of the semiconductor device of the present invention will be described with reference to FIG.
【００３８】図１は、本発明の半導体装置の製造方法に
より形成される半導体装置であり、導電部材から成るア
イランド２２上に固着された半導体素子２４、取り出し
電極２３およびそれらを電気的に接続する金属細線２５
を絶縁性樹脂２６でトランスファーモールドした半導体
装置の（Ａ）断面図、（Ｂ）平面図である。FIG. 1 shows a semiconductor device formed by the method for manufacturing a semiconductor device according to the present invention, in which a semiconductor element 24 fixed on an island 22 made of a conductive member, a take-out electrode 23, and electrically connecting them. Thin metal wire 25
3A is a cross-sectional view and FIG. 2B is a plan view of a semiconductor device obtained by transfer-molding a resin with an insulating resin.
【００３９】図１（Ａ）に示したように、そして、アイ
ランド２２および取り出し電極２３裏面は同一の導電部
材から成る外部電極２７、２８が形成されている。この
外部電極２８は、例えば、本実施の形態ではアイランド
２２裏面に２個、取り出し電極２３裏面に１個ずつ全部
で４個形成されているが、その外部電極２７、２８のみ
が絶縁性樹脂裏面から露出している。そして、外部電極
２７ａ、２７ｂ、２８ａ、２８ｂ（図４参照）は絶縁性
樹脂２６裏面の４隅に、約０．２×０．２ｍｍ程度の大
きさで配置されており、パッケージ外形の中心線に対し
て左右（上下）対象となるようなパターンで配置されて
いる。この様な対称配置では電極の極性判別が困難にな
るので、絶縁性樹脂２６の表面側に凹部を形成するか印
刷するなどして、極性を表示するマークを刻印するのが
好ましい。As shown in FIG. 1A, external electrodes 27 and 28 made of the same conductive member are formed on the back surface of the island 22 and the take-out electrode 23. In the present embodiment, for example, two external electrodes 28 are formed on the back surface of the island 22 and four external electrodes 28 are formed on the rear surface of the extraction electrode 23, but only the external electrodes 27 and 28 are formed on the back surface of the insulating resin. Exposed from. The external electrodes 27a, 27b, 28a, 28b (see FIG. 4) are arranged at the four corners of the back surface of the insulating resin 26 with a size of about 0.2 × 0.2 mm, and the center line of the package outline. It is arranged in a pattern that is symmetrical with respect to the left and right (up and down). Since it is difficult to determine the polarities of the electrodes in such a symmetrical arrangement, it is preferable to form a concave portion on the surface side of the insulating resin 26, or to print the concave portion to mark the polarity.
【００４０】本実施例では、導電部材としては、例え
ば、厚みが約０．１〜０．２ｍｍである銅のリードフレ
ーム３１（図３参照）である。詳細は半導体装置の製造
方法で後述するが、リードフレーム３１をパンチングや
エッチングすることでアイランド２２、取り出し電極２
３および外部電極２７、２８は形成されている。そし
て、アイランド２２上の半導体素子２４は銀（以下Ａｇ
という）ペースト等の導電ペースト２９を介して固着さ
れている。そして、この半導体装置２１は、縦×横×高
さが、例えば、１．０ｍｍ×０．６ｍｍ×０．５ｍｍの
ごとき大きさを有している。半導体チップ２４は約１５
０μｍ程度の厚みを有する。In this embodiment, the conductive member is, for example, a copper lead frame 31 (see FIG. 3) having a thickness of about 0.1 to 0.2 mm. Although details will be described later in a method of manufacturing a semiconductor device, the island 22 and the extraction electrode 2 are formed by punching or etching the lead frame 31.
3 and the external electrodes 27 and 28 are formed. The semiconductor element 24 on the island 22 is silver (hereinafter Ag).
It is fixed via a conductive paste 29 such as a paste. The semiconductor device 21 has a size of length × width × height, such as 1.0 mm × 0.6 mm × 0.5 mm. The semiconductor chip 24 has about 15
It has a thickness of about 0 μm.
【００４１】本発明の半導体装置の特徴としては、外部
電極２７、２８が、アイランド２２および取り出し電極
２３裏面に形成されている。そして、外部電極２８は取
り出し電極２３裏面に対してはほぼ裏面全面に形成され
ているが、外部電極２８はアイランド２２に対しては裏
面の一部に一体と成り形成されていることである。その
ことにより、絶縁性樹脂２６はアイランド２２裏面にも
存在している。また、外部電極２７、２８はアイランド
２２および取り出し電極２３と一体である面を底面とし
て角錐状に形成されているので、取り出し電極２３裏面
にも絶縁性樹脂２６は存在している。その結果、絶縁性
樹脂２６とアイランド２２、取り出し電極２３等とは嵌
合して強固に結合している構造を有することで、耐湿性
が向上する。また、上述では外部電極２７、２８は角錐
状であると表現したが、実際はエッチングにより形成さ
れるため外部電極２７、２８の側面には曲面を有してい
る。そのため、アイランド２２、取り出し電極２３等と
絶縁性樹脂２６との剥離することがないアンカー効果を
有する半導体装置を実現することができる。A feature of the semiconductor device of the present invention is that the external electrodes 27 and 28 are formed on the back surfaces of the island 22 and the extraction electrode 23. The external electrode 28 is formed on almost the entire back surface of the extraction electrode 23, but the external electrode 28 is integrally formed on a part of the back surface of the island 22. As a result, the insulating resin 26 also exists on the back surface of the island 22. Further, since the external electrodes 27 and 28 are formed in a pyramid shape with the surface integrated with the island 22 and the extraction electrode 23 as the bottom surface, the insulating resin 26 also exists on the back surface of the extraction electrode 23. As a result, the insulating resin 26, the island 22, the extraction electrode 23, and the like have a structure in which they are fitted and firmly coupled to each other, so that the moisture resistance is improved. Further, although the external electrodes 27 and 28 are described as having a pyramid shape in the above description, since they are actually formed by etching, the external electrodes 27 and 28 have curved surfaces on their side surfaces. Therefore, it is possible to realize a semiconductor device having an anchor effect in which the island 22, the extraction electrode 23, and the like are not separated from the insulating resin 26.
【００４２】更に、本発明の半導体装置の特徴として
は、上記したように、絶縁性樹脂２６裏面からは、アイ
ランド２２の一部および取り出し電極２３のほぼ全面と
一体に形成されている外部電極２７、２８のみが露出し
ている。そのことにより、導電部材であるリードフレー
ム３１から成る部分が半導体装置２１からの露出するス
ペースを必要最低限のスペースに抑えることができる。
その結果、実装面積を必要最小領域に抑制することがで
き、半導体装置２１外部で発生するサージ等が半導体装
置２１内部に侵入することを防ぐことができ、製品品質
が向上された半導体装置を実現することができる。Further, as a feature of the semiconductor device of the present invention, as described above, from the back surface of the insulating resin 26, the external electrode 27 formed integrally with a part of the island 22 and substantially the entire surface of the extraction electrode 23. , 28 are exposed. As a result, the space exposed from the semiconductor device 21 in the portion composed of the lead frame 31 which is a conductive member can be suppressed to the minimum necessary space.
As a result, it is possible to suppress the mounting area to a necessary minimum region, prevent a surge or the like generated outside the semiconductor device 21 from entering the inside of the semiconductor device 21, and realize a semiconductor device with improved product quality. can do.
【００４３】また、図１（Ｂ）に示したように、半導体
素子２４のボンディングパッド部３０とアイランド２２
と同様に銅のリードフレーム３１から成る取り出し電極
２３とは、例えば、金（以下Ａｕという）線より成る金
属細線２５により電気的に接続されている。このとき、
金属細線２５は超音波ワイヤーボンディングにより、ボ
ンディングパッド部３０はボールボンディングされ、取
り出し電極２３側はステッチボンディングにより接続さ
れる。そのため、取り出し電極２３側はアイランド２２
側よりもより機械的ストレスが掛かり物理的強度が必要
とされる。そこで、本発明の半導体装置では、例えば、
厚さが約４０〜７０μｍの取り出し電極２３の裏面に
は、ほぼ全面に、例えば、厚さが約８０〜１１０μｍの
外部電極２８が形成されている。そのことにより、超音
波ワイヤーボンディングによる機械的ストレスに耐える
構造を有し、製品品質の優れた半導体装置を実現するこ
とができる。Further, as shown in FIG. 1B, the bonding pad portion 30 of the semiconductor element 24 and the island 22 are formed.
Similarly to the lead electrode 31 made of copper, the lead electrode 31 is electrically connected by a thin metal wire 25 made of, for example, a gold (hereinafter referred to as Au) wire. At this time,
The metal thin wire 25 is ball-bonded by ultrasonic wire bonding, the bonding pad portion 30 is ball-bonded, and the extraction electrode 23 side is connected by stitch bonding. Therefore, the extraction electrode 23 side is on the island 22
It requires more mechanical stress and physical strength than the sides. Therefore, in the semiconductor device of the present invention, for example,
An external electrode 28 having a thickness of, for example, about 80 to 110 μm is formed on substantially the entire back surface of the extraction electrode 23 having a thickness of about 40 to 70 μm. As a result, it is possible to realize a semiconductor device having a structure that withstands mechanical stress due to ultrasonic wire bonding and having excellent product quality.
【００４４】尚、図示はしていないが、アイランド２２
上には導電ペースト２９との接着性を考慮して銀メッキ
や金メッキが施されている場合もある。また、取り出し
電極２３上には金属細線２５の接着性が考慮され銀メッ
キやニッケルメッキが施されている。Although not shown, the island 22
In some cases, silver plating or gold plating is applied on the upper surface in consideration of adhesiveness with the conductive paste 29. Further, the extraction electrode 23 is plated with silver or nickel in consideration of the adhesiveness of the thin metal wire 25.
【００４５】また、本発明の半導体装置では、図２に示
したように、絶縁性樹脂２６の側面からはリードフレー
ムの一部である第１および第２の連結部３５、３６（図
４参照）が露出している。具体的には、図１（Ａ）にお
いて、紙面に対して左右端の側面からは第１の連結部３
５が２箇所それぞれ露出しており、紙面に対して上下端
の側面からは第２の連結部３６が１箇所それぞれ露出し
ている。Further, in the semiconductor device of the present invention, as shown in FIG. 2, the first and second connecting portions 35 and 36, which are a part of the lead frame from the side surface of the insulating resin 26 (see FIG. 4). ) Is exposed. Specifically, in FIG. 1A, the first connecting portion 3 is viewed from the side surfaces at the left and right ends with respect to the paper surface.
5 is exposed at two places, and one second connecting portion 36 is exposed from the upper and lower side surfaces with respect to the paper surface.
【００４６】そして、特に、半導体装置２１の裏面から
端子を露出させるタイプに於いて、例えば、ＱＦＮ（Ｑ
ｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄ Ｐａｃｋａｇ
ｅ）やＳＯＮ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｎｏｎ−
ｌｅａｄ Ｐａｃｋａｇｅ）で且つ断面が矩形の形状の
リードフレームを採用し、図１の如く、吊りリードをカ
ットすると、吊りリードがパッケージ側面等から露出し
てしまう。その露出する吊りリードがダイシングの際に
バリを発生させ、そのバリによりショート等を発生させ
る製品品質上の問題があった。また、実装基板に本パッ
ケージを固着した場合、パッケージに外力が加わると簡
単にリードフレームが剥がれてしまう問題があった。In particular, in the type in which the terminals are exposed from the back surface of the semiconductor device 21, for example, QFN (Q
uad Flat Non-lead Packag
e) and SON (Small Outlook Non-
If a lead frame having a lead package) and a rectangular cross section is used and the suspension leads are cut as shown in FIG. 1, the suspension leads are exposed from the side surface of the package or the like. There is a problem in product quality that the exposed suspension leads generate burrs during dicing, which causes shorts and the like. Further, when the package is fixed to the mounting board, the lead frame is easily peeled off when an external force is applied to the package.
【００４７】しかし、本発明の半導体装置２１では、第
１および第２の連結部３５、３６は絶縁性樹脂２６の側
面から露出するが、露出する領域が絶縁性樹脂２６の側
面の中程に位置することに特徴がある。そのことによ
り、第１および第２の連結部３５、３６の周囲あるいは
プレス方向の第１および第２の連結部３５，３６の上下
は絶縁性樹脂２６で固定されているため、ダイシング時
のバリの発生を最小限に抑制することができる。なお、
吊りリードの表面が樹脂で押さえられているのでバリを
抑えられる。その結果、図２（Ｃ）に示したように、バ
リの発生が最小限に抑制される。また、バリの発生が最
小限に抑制されることでショート等の問題も解決され製
品品質上も優れた半導体装置を実現することができる。
更には、実装基板に半田を介して固着してもアンカー効
果があるため、電極の抜けも無くせる。However, in the semiconductor device 21 of the present invention, the first and second connecting portions 35 and 36 are exposed from the side surface of the insulating resin 26, but the exposed region is in the middle of the side surface of the insulating resin 26. It is characterized by being located. As a result, the periphery of the first and second connecting portions 35 and 36 or the upper and lower portions of the first and second connecting portions 35 and 36 in the pressing direction are fixed by the insulating resin 26. Can be suppressed to a minimum. In addition,
Since the surface of the suspension lead is pressed with resin, burrs can be suppressed. As a result, as shown in FIG. 2C, the occurrence of burrs is suppressed to a minimum. Further, since the occurrence of burrs is suppressed to a minimum, problems such as short circuit can be solved and a semiconductor device excellent in product quality can be realized.
Further, even if it is fixed to the mounting board via solder, the anchor effect is obtained, so that the electrode does not come off.
【００４８】次に、図３〜図９を参照にして本発明であ
る半導体装置の製造方法について説明する。Next, a method of manufacturing the semiconductor device of the present invention will be described with reference to FIGS.
【００４９】本発明の第１の工程は、図３および図４に
示すように、複数の搭載部を有するリードフレームを準
備することにある。The first step of the present invention is to prepare a lead frame having a plurality of mounting portions, as shown in FIGS.
【００５０】先ず、図３に示すように、リードフレーム
３１上には、１個の半導体装置２１に対応する搭載部３
３を複数個分、例えば３０個分を３行１０列に縦横に配
置した第１の島領域３２を４行で１組とする第１の集合
ブロック３３を複数形成する。このとき、リードフレー
ム３１は、例えば、厚さが約０．１〜０．２ｍｍの一枚
の銅フレームから成る。First, as shown in FIG. 3, the mounting portion 3 corresponding to one semiconductor device 21 is provided on the lead frame 31.
A plurality of first aggregate blocks 33 are formed, each of which is a set of four first island regions 32, each having three rows, for example, 30 rows and columns arranged in three rows and ten columns. At this time, the lead frame 31 is made of, for example, a single copper frame having a thickness of about 0.1 to 0.2 mm.
【００５１】そして、図４（Ａ）はリードフレーム３１
に形成した導電パターンを示す平面図であり、図４
（Ｂ）は図４（Ａ）のリードフレーム３１のＡ−Ａ線方
向断面図である。FIG. 4A shows the lead frame 31.
FIG. 4 is a plan view showing a conductive pattern formed in FIG.
4B is a cross-sectional view of the lead frame 31 of FIG. 4A taken along the line AA.
【００５２】図４（Ａ）に示した導電パターンをリード
フレーム３１の表面からパンチングにより打ち抜くこと
で形成する。この製造工程により、アイランド２２、取
り出し電極２３、アイランド２２と取り出し電極２３と
の連結部３５、アイランド２２間の連結部３６がリード
フレーム３１上に形成される。そして、リードフレーム
３１上には点線で囲んだ各搭載部３４が、例えば長辺×
短辺が１．０ｍｍ×０．８ｍｍの矩形形状を有してお
り、これらは互いに０．０２〜０．０５μｍの間隔を隔
てて縦横に配置されている。前記間隔は後の工程でのダ
イシングライン４０、４１となる。The conductive pattern shown in FIG. 4A is formed by punching the surface of the lead frame 31 by punching. Through this manufacturing process, the island 22, the extraction electrode 23, the connection portion 35 between the island 22 and the extraction electrode 23, and the connection portion 36 between the islands 22 are formed on the lead frame 31. Then, each mounting portion 34 surrounded by a dotted line is formed on the lead frame 31, for example, long side ×
The short side has a rectangular shape of 1.0 mm × 0.8 mm, and these are arranged vertically and horizontally with a space of 0.02 to 0.05 μm from each other. The spacing becomes the dicing lines 40 and 41 in the subsequent process.
【００５３】そして、導電パターンは、各搭載部３４内
においてアイランド２２と取り出し電極２３を形成し、
これらのパターンは各搭載部３４内において同一形状で
ある。アイランド２２は半導体素子２４を搭載する箇所
であり、取り出し電極２３は半導体素子の電極パッド３
０とワイヤ接続する箇所である。アイランド２２からは
２本の第１の連結部３６が連続したパターンで延長され
る。これらの線幅はアイランド２２よりも狭い線幅で、
例えば０．２ｍｍの線幅で延在する。第１の連結部３６
はダイシングライン４１を超えて隣の搭載部３４のアイ
ランド２２に連結する。更に、取り出し電極２３からは
各々第２の連結部３５が、第１の連結部３６とは直行す
る方向に延在し、ダイシングライン４０を越えて隣の搭
載部３４のアイランド２２に連結する。そして、第１の
連結部３６は更に、搭載部３４群の周囲を取り囲む共通
連結部（図示せず）に連結する。このように第１と第２
の連結部３５、３６が延在することによって、各搭載部
３４のアイランド２２と取り出し電極２３とを共通接続
する。このことで、リードフレームをパンチングにより
打ち抜くことで形成される各搭載部３４のアイランド２
２および取り出し電極２３は、リードフレーム３１に固
定される。Then, the conductive pattern forms the island 22 and the extraction electrode 23 in each mounting portion 34,
These patterns have the same shape in each mounting portion 34. The island 22 is where the semiconductor element 24 is mounted, and the extraction electrode 23 is the electrode pad 3 of the semiconductor element.
It is a place to wire-connect with 0. Two first connecting portions 36 extend from the island 22 in a continuous pattern. These line widths are narrower than the island 22,
For example, it extends with a line width of 0.2 mm. First connecting portion 36
Is connected to the island 22 of the adjacent mounting portion 34 beyond the dicing line 41. Further, each second connecting portion 35 extends from the extraction electrode 23 in a direction orthogonal to the first connecting portion 36, and connects to the island 22 of the adjacent mounting portion 34 beyond the dicing line 40. Then, the first connecting portion 36 is further connected to a common connecting portion (not shown) that surrounds the periphery of the mounting portion 34 group. Thus the first and second
By extending the connecting portions 35 and 36, the island 22 of each mounting portion 34 and the extraction electrode 23 are commonly connected. As a result, the island 2 of each mounting portion 34 formed by punching the lead frame is punched.
2 and the extraction electrode 23 are fixed to the lead frame 31.
【００５４】ここで、エッチングによっても上記した各
搭載部３４のアイランド２２と取り出し電極２３を形成
することができる。そして、主に、エッチングにより形
成する場合は、導電パターンが細かくパンチングでは形
成することができない場合に用いられる。Here, the islands 22 and the extraction electrodes 23 of the mounting portions 34 described above can also be formed by etching. Then, it is mainly used when it is formed by etching and when the conductive pattern cannot be formed by fine punching.
【００５５】次に、本発明の半導体装置の製造方法の特
徴は、図４（Ｂ）に示したように、リードフレーム３１
表面からパンチングにより導電パターンを形成し、リー
ドフレーム３１裏面からハーフエッチングにより外部電
極２７、２８を形成することである。このとき、外部電
極２７をアイランド２２裏面の一部に２箇所程一体に形
成するが、例えば、アイランド２２の全面積が約３００
μｍ2に対して、外部電極２７は約３０μｍ2に成るよう
に形成する。一方、取り出し電極２３裏面には、裏面ほ
ぼ全面に対応して外部電極２８を形成する。Next, the feature of the semiconductor device manufacturing method of the present invention is that, as shown in FIG.
That is, the conductive pattern is formed from the front surface by punching, and the external electrodes 27 and 28 are formed from the rear surface of the lead frame 31 by half etching. At this time, the external electrodes 27 are integrally formed on a part of the back surface of the island 22 at two locations. For example, the total area of the island 22 is about 300.
against [mu] m 2, the external electrode 27 is formed to be approximately 30 [mu] m 2. On the other hand, on the back surface of the take-out electrode 23, the external electrode 28 is formed so as to correspond to almost the entire back surface.
【００５６】そして、上記したように、外部電極２７、
２８はエッチングにより形成されるので、外部電極２
７、２８はアイランド２２および取り出し電極２３と外
部電極２７、２８との一体面を底面として角錐または円
錐状に形成される。そのことにより、アイランド２２と
取り出し電極２３との離間領域下部には、外部電極２
７、２８により更に広い領域を形成する。その結果、後
工程の絶縁樹脂層形成工程において、絶縁性樹脂２６が
アイランド２２および取り出し電極２３裏面にも充填で
きる領域を確保することができる。実際には、外部電極
２７、２８はエッチングにより形成するため、外部電極
２７、２８の側面には図１（Ａ）に示したように曲面を
有する。この製造方法により、絶縁性樹脂２６が剥離し
づらいアンカー効果を有する構造を実現できる。Then, as described above, the external electrodes 27,
Since 28 is formed by etching, the external electrode 2
Reference numerals 7 and 28 are formed in a pyramid shape or a conical shape with the integrated surface of the island 22 and the extraction electrode 23 and the external electrodes 27 and 28 as the bottom surface. As a result, the external electrode 2 is formed below the separation region between the island 22 and the extraction electrode 23.
7 and 28 form a wider area. As a result, in the subsequent insulating resin layer forming step, it is possible to secure a region where the insulating resin 26 can fill the back surface of the island 22 and the extraction electrode 23. Actually, since the external electrodes 27 and 28 are formed by etching, the side surfaces of the external electrodes 27 and 28 have curved surfaces as shown in FIG. With this manufacturing method, a structure having an anchor effect in which the insulating resin 26 is hard to peel off can be realized.
【００５７】本発明の第２の工程は、図５に示すよう
に、リードフレーム裏面にシートを貼り付ける工程であ
る。The second step of the present invention is a step of attaching a sheet to the back surface of the lead frame, as shown in FIG.
【００５８】第１の工程で説明したように、リードフレ
ーム３１をパンチングおよびエッチングすることによ
り、アイランド２２、取り出し電極２３、外部電極２
７、２８等の複数の集合ブロック３３が形成されたリー
ドフレーム３１裏面にシート３７を貼り合わせる。その
ことにより、複数の集合ブロック３３が形成されたリー
ドフレーム３１はシート３７上に一体に支持され、ま
た、シート３７は後工程の絶縁性樹脂２６形成時に絶縁
性樹脂２６のストッパーとして用いられる。As described in the first step, by punching and etching the lead frame 31, the island 22, the extraction electrode 23, and the external electrode 2 are formed.
A sheet 37 is attached to the back surface of the lead frame 31 on which a plurality of assembly blocks 33 such as 7, 28 are formed. As a result, the lead frame 31 on which the plurality of assembly blocks 33 are formed is integrally supported on the sheet 37, and the sheet 37 is used as a stopper for the insulating resin 26 when the insulating resin 26 is formed in a subsequent process.
【００５９】ここで、シート３７としては、後工程のダ
イボンディング工程、ワイヤーボンディング工程、絶縁
性樹脂形成工程等を考慮して、耐熱性に優れたポリイミ
ドシートや耐熱ＰＥＴ等が用いられる。Here, as the sheet 37, a polyimide sheet or heat-resistant PET having excellent heat resistance is used in consideration of a die bonding step, a wire bonding step, an insulating resin forming step, etc., which will be performed later.
【００６０】次に、本発明の第３の工程は、図６に示し
たように、ダイボンディング工程、ワイヤーボンディン
グ工程である。Next, the third step of the present invention is a die bonding step and a wire bonding step, as shown in FIG.
【００６１】リードフレーム３１の各搭載部３４毎に、
アイランド２２表面にＡｇペーストなどの導電ペースト
２９によって半導体素子２４をダイボンドし固定する。
そして、半導体素子２４の電極パッド３０と取り出し電
極２３とを、例えば、Ａｕ線より成る金属細線２５によ
り電気的に接続する。このとき、金属細線２５は超音波
ワイヤーボンディングにより、ボンディングパッド部３
０にはボールボンディングし、取り出し電極２３側はス
テッチボンディングし接続する。半導体素子２４として
は、バイポーラトランジスタ、パワーＭＯＳＦＥＴ等の
３端子の能動素子を形成している。バイポーラ素子を搭
載した場合は、アイランド２２裏面に形成された外部電
極２７ａ、２７ｂがコレクタ端子であり、取り出し電極
２３裏面に各々形成された外部電極２８ａ、２８ｂがベ
ース・エミッタ電極となる。For each mounting portion 34 of the lead frame 31,
The semiconductor element 24 is die-bonded and fixed on the surface of the island 22 with a conductive paste 29 such as Ag paste.
Then, the electrode pad 30 of the semiconductor element 24 and the extraction electrode 23 are electrically connected to each other by a thin metal wire 25 made of, for example, an Au wire. At this time, the fine metal wire 25 is bonded to the bonding pad portion 3 by ultrasonic wire bonding.
0 is ball-bonded, and the lead-out electrode 23 side is stitch-bonded for connection. As the semiconductor element 24, a three-terminal active element such as a bipolar transistor or a power MOSFET is formed. When the bipolar element is mounted, the external electrodes 27a and 27b formed on the back surface of the island 22 are collector terminals, and the external electrodes 28a and 28b formed on the back surface of the extraction electrode 23 are base and emitter electrodes.
【００６２】図示はしていないが、アイランド２２上に
は導電ペースト２９との接着性を考慮して銀メッキや金
メッキを施す場合もある。また、取り出し電極２３上に
は金属細線２５の接着性が考慮して銀メッキやニッケル
メッキが施す。Although not shown, the island 22 may be plated with silver or gold in consideration of the adhesiveness with the conductive paste 29. Further, silver plating or nickel plating is applied on the extraction electrode 23 in consideration of the adhesiveness of the thin metal wire 25.
【００６３】次に、本発明の第４の工程は、図７および
図８に示すように、基板の上を樹脂層で被覆し、各搭載
部に固着した半導体チップの各々を共通の樹脂層で被覆
することにある。ここでは、トランスファーモールドに
より一括してリードフレーム３１上に絶縁性樹脂２６を
形成する場合と、ポッティングによりリードフレーム３
１上の各集合ブロック３３毎に共通の絶縁性樹脂２６を
形成する場合がある。Next, in the fourth step of the present invention, as shown in FIGS. 7 and 8, the substrate is covered with a resin layer, and each of the semiconductor chips fixed to each mounting portion is provided with a common resin layer. It is to cover with. Here, the case where the insulating resin 26 is collectively formed on the lead frame 31 by transfer molding and the case where the lead frame 3 is formed by potting are used.
A common insulating resin 26 may be formed for each of the aggregate blocks 33 on one.
【００６４】先ず、図７に示すように、トランスファー
モールドにより一括してリードフレーム３１上に絶縁性
樹脂２６を形成する場合について説明する。トランスフ
ァーモールドにより絶縁性樹脂２６を形成する場合に
は、共通の金型（図示せず）を準備し金型のキャビティ
内にシート３７が貼られたリードフレーム３１を設置す
る。このとき、シート３７により裏面が平坦面になった
リードフレーム３１と金型の底面とが当接するので、絶
縁性樹脂２６裏面には平坦面を形成することができる。
そして、シート除去後には、絶縁性樹脂２６裏面からは
外部電極２７ａ、２７ｂ、２８ａ、２８ｂのみが露出す
る。一方、絶縁性樹脂２６表面においては、金型により
平坦面を形成することができ、また、絶縁性樹脂２６の
厚みも一回で確実に形成することができる。この工程で
は、絶縁性樹脂２６の膜厚を０．３〜１．０ｍｍに成形
することができる。First, as shown in FIG. 7, a case where the insulating resin 26 is collectively formed on the lead frame 31 by transfer molding will be described. When the insulating resin 26 is formed by transfer molding, a common mold (not shown) is prepared, and the lead frame 31 with the sheet 37 attached is installed in the cavity of the mold. At this time, since the lead frame 31 whose back surface is made flat by the sheet 37 and the bottom surface of the mold contact each other, a flat surface can be formed on the back surface of the insulating resin 26.
After the sheet is removed, only the external electrodes 27a, 27b, 28a, 28b are exposed from the back surface of the insulating resin 26. On the other hand, on the surface of the insulating resin 26, a flat surface can be formed by a mold, and the thickness of the insulating resin 26 can be surely formed once. In this step, the insulating resin 26 can be formed to have a film thickness of 0.3 to 1.0 mm.
【００６５】そして、トランスファーモールドにより絶
縁性樹脂２６を形成する場合のメリットとしては、上記
したように、複数の集合ブロック３３を有するリードフ
レーム３１の大きさを共通しておけば、共通金型で行う
ことができる。つまり、例えば１つの集合ブロック３３
に１２０個の半導体素子２４を搭載し、リードフレーム
３１上に５つの集合ブロック３３が形成されている場合
は、６００個全ての半導体素子２４を一回のモールド工
程で被覆することができる。そのことにより、製造工程
を短縮することができ、また、製造コストも大幅に低減
することができる。As a merit of forming the insulating resin 26 by transfer molding, as described above, if the lead frame 31 having the plurality of assembly blocks 33 has the same size, a common mold is used. It can be carried out. That is, for example, one aggregate block 33
When 120 semiconductor elements 24 are mounted on the lead frame 31 and five assembly blocks 33 are formed on the lead frame 31, all 600 semiconductor elements 24 can be covered by one molding step. As a result, the manufacturing process can be shortened and the manufacturing cost can be significantly reduced.
【００６６】次に、図８（Ａ）〜（Ｃ）を用いてポッテ
ィングによりリードフレーム３１上の各集合ブロック３
３毎に共通の絶縁性樹脂２６を形成する場合について説
明する。Next, each collective block 3 on the lead frame 31 is potted by using FIGS. 8 (A) to 8 (C).
A case where the common insulating resin 26 is formed for each of the 3 will be described.
【００６７】図８（Ａ）に示すように、シート３７が貼
られたリードフレーム３１の上方に移送したディスペン
サ（図示せず）から所定量のエポキシ系液体樹脂を滴下
（ポッティング）し、すべての半導体素子２４を共通の
絶縁性樹脂２６で被覆する。例えば１つの集合ブロック
３３に１２０個の半導体素子２４を搭載した場合は、１
２０個全ての半導体素子２４を一括して被覆する。前記
液体樹脂として例えばＣＶ５７６ＡＮ（松下電工製）を
用いた。滴下した液体樹脂は比較的粘性が高く、表面張
力を有しているので、その表面が湾曲する。As shown in FIG. 8A, a predetermined amount of epoxy liquid resin is dropped (potted) from a dispenser (not shown) transferred above the lead frame 31 to which the sheet 37 is attached, and all of the epoxy resin is dropped. The semiconductor element 24 is covered with a common insulating resin 26. For example, when 120 semiconductor elements 24 are mounted on one collective block 33, 1
All 20 semiconductor elements 24 are collectively covered. As the liquid resin, for example, CV576AN (made by Matsushita Electric Works, Ltd.) was used. Since the dropped liquid resin has a relatively high viscosity and a surface tension, the surface thereof is curved.
【００６８】続いて図８（Ｂ）に示すように、滴下した
絶縁性樹脂２６を１００〜２００度、数時間の熱処理
（キュア）にて硬化させた後に、湾曲面を研削すること
によって絶縁性樹脂２６の表面を平坦面に加工する。研
削にはグラインダー装置を用い、グラインダーブレード
３８によって絶縁性樹脂２６の表面がリードフレーム３
１から一定の高さに揃うように、絶縁性樹脂２６表面を
削る。この工程では、絶縁性樹脂２６の膜厚を０．３〜
１．０ｍｍに成形する。平坦面は、少なくとも最も外側
に位置する半導体素子２４を個別半導体装置に分離した
ときに、規格化したパッケージサイズの樹脂外形を構成
できるように、その端部まで拡張する。前記ブレードに
は様々な板厚のものが準備されており、比較的厚めのブ
レードを用いて、切削を複数回繰り返すことで全体を平
坦面に形成する。Then, as shown in FIG. 8 (B), the dropped insulating resin 26 is cured by heat treatment (curing) at 100 to 200 ° C. for several hours, and then the curved surface is ground to insulate the insulating resin 26. The surface of the resin 26 is processed into a flat surface. A grinder device is used for grinding, and the surface of the insulating resin 26 is covered by the grinder blade 38.
The surface of the insulating resin 26 is ground so that the height from 1 is constant. In this step, the film thickness of the insulating resin 26 is 0.3 to
Mold to 1.0 mm. The flat surface extends up to at least the outermost semiconductor element 24 so that a resin outer shape having a standardized package size can be formed when the semiconductor element 24 is separated into individual semiconductor devices. Various blade thicknesses are prepared for the blade, and a relatively thick blade is used to form the entire flat surface by repeating cutting a plurality of times.
【００６９】また、滴下した絶縁性樹脂２６を硬化する
前に、絶縁性樹脂２６表面に平坦な成形部材を押圧して
平坦且つ水平な面に成形し、後に硬化させる手法も考え
られる。It is also conceivable to press a flat molding member against the surface of the insulating resin 26 to form a flat and horizontal surface before hardening the dropped insulating resin 26, and then to harden it.
【００７０】この工程により、図８（Ｃ）に示した、リ
ードリードフレーム３１上の各集合ブロック３３毎に共
通の絶縁性樹脂２６を形成することができる。By this step, the common insulating resin 26 can be formed for each aggregate block 33 on the lead lead frame 31 shown in FIG. 8C.
【００７１】次に、本発明の第５の工程は、図９に示す
ように、基板の裏面側から、搭載部毎に、リードフレー
ムと樹脂層とをダイシングして、個々の半導体装置に分
離することにある。Next, in the fifth step of the present invention, as shown in FIG. 9, the lead frame and the resin layer are diced for each mounting portion from the back surface side of the substrate to be separated into individual semiconductor devices. To do.
【００７２】図９に示すように、シート３７が剥がされ
たリードフレーム３１から搭載部３４毎に第１および第
２の連結部３５、３４および絶縁性樹脂２６を切断して
各々の半導体装置に分離する。切断にはダイシング装置
のダイシングブレード３９を用い、ダイシングライン４
０、４１に沿って絶縁性樹脂と第１および第２の連結部
３５、３４とを同時にダイシングすることにより、搭載
部３４毎に分割した半導体装置を形成する。この時に
は、リードフレーム３１の集合ブロック３３外周部に設
けられた合わせマークをダイシング装置側で自動認識
し、これを位置基準として用いてダイシングする。ま
た、外部電極２７ａ、２７ｂ、２８ａ、２８ｂやアイラ
ンド２２や取り出し電極２３がダイシングブレード３９
に接しないパターン設計としている。As shown in FIG. 9, the first and second connecting portions 35 and 34 and the insulating resin 26 are cut for each mounting portion 34 from the lead frame 31 from which the sheet 37 has been peeled off to form each semiconductor device. To separate. A dicing blade 39 of a dicing device is used for cutting, and the dicing line 4
By simultaneously dicing the insulating resin and the first and second connecting portions 35 and 34 along the lines 0 and 41, a semiconductor device divided for each mounting portion 34 is formed. At this time, the dicing apparatus automatically recognizes the alignment mark provided on the outer peripheral portion of the assembly block 33 of the lead frame 31 and uses this as a position reference for dicing. Further, the external electrodes 27a, 27b, 28a, 28b, the island 22, and the extraction electrode 23 are the dicing blade 39.
The pattern design does not touch.
【００７３】このとき、上述したように、ダイシングブ
レード３９はほとんどを絶縁性樹脂２６の領域を切断
し、リードフレームとしては第１および第２の連結部３
５、３４のみを切断する。その結果、ダイシングブレー
ド３９への負担を軽減させ、長期間の使用を可能とする
ことができる。At this time, as described above, most of the dicing blade 39 cuts the region of the insulating resin 26, and the first and second connecting portions 3 serve as lead frames.
Cut only 5, 34. As a result, it is possible to reduce the load on the dicing blade 39 and enable long-term use.
【００７４】最後に、上記した製造方法により完成され
た各半導体装置を図１を用いて説明する。パッケージの
周囲４側面は、絶縁性樹脂２６の切断面で形成され、パ
ッケージの上面は平坦化した絶縁性樹脂２６の表面で形
成され、パッケージの下面は絶縁性樹脂２６の裏面側お
よび外部電極２７ａ、２７ｂ、２８ａ、２８ｂで形成さ
れる。そして、パッケージ側面からは第１および第２の
連結部３４、３５が露出するが微小領域なため、特に、
製品品質上問題はない。Finally, each semiconductor device completed by the above manufacturing method will be described with reference to FIG. The peripheral four side surfaces of the package are formed by cut surfaces of the insulating resin 26, the upper surface of the package is formed by the surface of the flattened insulating resin 26, and the lower surface of the package is formed by the back surface side of the insulating resin 26 and the external electrode 27a. , 27b, 28a, 28b. Then, although the first and second connecting portions 34 and 35 are exposed from the side surface of the package, it is a very small area.
There is no problem in product quality.
【００７５】上述した製造方法によって形成された半導
体装置は、多数個の素子をまとめて樹脂でパッケージン
グするので、個々にパッケージングする場合に比べて、
無駄にする樹脂材料を少なくでき、材料費の低減につな
がる。また、外部接続用の端子がアイランド２２および
取り出し電極２３の裏面に形成され、パッケージの外形
から突出しないので、装置の実装面積を大幅に小型化で
きるものである。In the semiconductor device formed by the above-described manufacturing method, a large number of elements are collectively packaged with resin, and therefore, compared with the case where they are individually packaged.
The resin material to be wasted can be reduced, and the material cost can be reduced. In addition, the terminals for external connection are formed on the back surfaces of the island 22 and the take-out electrode 23 and do not protrude from the outer shape of the package, so that the mounting area of the device can be greatly reduced.
【００７６】尚、上記実施例は３端子素子を封止して４
個の外部電極を形成した例で説明したが、例えば２個の
半導体チップを封止した場合や、集積回路を封止した場
合も同様にして実施することが可能である。In the above embodiment, the three-terminal element is sealed and the
Although an example in which one external electrode is formed has been described, the same operation can be performed when, for example, two semiconductor chips are sealed or an integrated circuit is sealed.
【００７７】また、本発明の実施の形態では、リードフ
レーム３１に導電パターンを形成した後にシート３７を
貼り付ける場合について説明したが、シート３７を貼り
付け工程は半導体素子２４をアイランド２２にダイボン
ディングした後でも問題はない。そのことにより、ダイ
ボンディング工程における熱条件を緩和できるため、導
電ペースト以外でも固着することができる。その他、本
発明の要旨を逸脱しない範囲で、種々の変更が可能であ
る。In the embodiment of the present invention, the case where the sheet 37 is attached after the conductive pattern is formed on the lead frame 31 has been described, but the step of attaching the sheet 37 is performed by die bonding the semiconductor element 24 to the island 22. There is no problem even after doing. As a result, the thermal conditions in the die bonding process can be relaxed, so that a paste other than the conductive paste can be fixed. Besides, various modifications can be made without departing from the scope of the present invention.
【００７８】[0078]
【発明の効果】本発明の半導体装置によれば、リードレ
スでパッケージ裏面から外部電極を露出する構造を有
し、リードフレームから成るアイランドおよび取り出し
電極裏面にも絶縁性樹脂が充填されていることを特徴と
する。そのことにより、絶縁性樹脂とアイランド、取り
出し電極等とは嵌合して強固に結合している構造を有す
ることで、耐湿性が向上し、また、アイランド、取り出
し電極等と絶縁性樹脂との剥離することがない半導体装
置を実現することができる。According to the semiconductor device of the present invention, the external electrodes are exposed from the back surface of the package in a leadless manner, and the island formed of the lead frame and the back surface of the extraction electrode are also filled with the insulating resin. Is characterized by. As a result, the insulating resin has a structure in which the island, the lead-out electrode, etc. are fitted and firmly bonded to each other, so that the moisture resistance is improved, and the island, the lead-out electrode, etc. and the insulating resin are It is possible to realize a semiconductor device that does not peel off.
【００７９】更に、本発明の半導体装置によれば、絶縁
性樹脂裏面からは、アイランドの一部および取り出し電
極のほぼ全面と一体に形成されている外部電極のみが露
出している。そのことにより、導電部材であるリードフ
レームから成る部分が半導体装置から露出するスペース
を必要最低限のスペースに抑えることができる。その結
果、実装面積を必要以上に要してしまったり、半導体装
置外部で発生するサージ等に影響を受けたり等の製品品
質が向上された半導体装置を実現することができる。Further, according to the semiconductor device of the present invention, only the external electrodes, which are integrally formed with a part of the island and the substantially entire surface of the extraction electrode, are exposed from the back surface of the insulating resin. As a result, the space where the lead frame, which is a conductive member, is exposed from the semiconductor device can be suppressed to the minimum necessary space. As a result, it is possible to realize a semiconductor device in which the product quality is improved, for example, the mounting area is unnecessarily large and the surge or the like generated outside the semiconductor device is affected.
【００８０】また、本発明の半導体装置の製造方法によ
れば、リードフレーム上の小面積に多数の搭載部を形成
し、その搭載部上に固着された半導体素子等を一括して
共通樹脂によりモールドすることができる。そのことに
より、無駄にする樹脂材料を少なくでき、材料費の低減
につながる。更に、外部電極が半導体装置の裏面に形成
され、パッケージの外形から突出しないので、装置の実
装面積を大幅に小型化できるものである。このために極
めて環境を配慮した製品が提供できる。Further, according to the method of manufacturing a semiconductor device of the present invention, a large number of mounting portions are formed in a small area on the lead frame, and the semiconductor elements and the like fixed on the mounting portions are collectively made of a common resin. Can be molded. As a result, the resin material to be wasted can be reduced and the material cost can be reduced. Furthermore, since the external electrodes are formed on the back surface of the semiconductor device and do not protrude from the outer shape of the package, the mounting area of the device can be greatly reduced. For this reason, extremely environmentally friendly products can be provided.
【００８１】更に、本発明の半導体装置の製造方法によ
れば、微細な導電パターンが形成されたリードフレーム
を耐熱性シートに貼り付けることにより一体に支持した
後に、樹脂モールド工程を行う。そのことにより、耐熱
性シートで樹脂を堰き止め、更に、半導体装置裏面を平
坦に形成することができる。更に、耐熱性シートを貼り
付けた状態で作業が行えるので、微小パッケージ構造に
拘わらず極めて量産性に富んだ半導体装置の製造方法が
実現できる。Further, according to the method of manufacturing a semiconductor device of the present invention, the resin molding step is performed after the lead frame having the fine conductive pattern is attached to the heat resistant sheet so as to be integrally supported. As a result, the resin can be blocked by the heat resistant sheet, and the back surface of the semiconductor device can be formed flat. Furthermore, since the work can be performed with the heat-resistant sheet attached, a method of manufacturing a semiconductor device having extremely high mass productivity can be realized regardless of the minute package structure.
【図１】本発明の半導体装置を説明するための（Ａ）断
面図（Ｂ）平面図である。FIG. 1 is a sectional view (A) for explaining a semiconductor device of the present invention.
【図２】本発明の半導体装置を説明するための図であ
る。FIG. 2 is a diagram illustrating a semiconductor device of the present invention.
【図３】本発明の半導体装置の製造方法を説明するため
の図である。FIG. 3 is a drawing for explaining the manufacturing method of the semiconductor device of the present invention.
【図４】本発明の半導体装置の製造方法を説明するため
の図である。FIG. 4 is a drawing for explaining the manufacturing method of the semiconductor device of the present invention.
【図５】本発明の半導体装置の製造方法を説明するため
の図である。FIG. 5 is a drawing for explaining the manufacturing method of the semiconductor device of the present invention.
【図６】本発明の半導体装置の製造方法を説明するため
の図である。FIG. 6 is a drawing for explaining the manufacturing method of the semiconductor device of the present invention.
【図７】本発明の半導体装置の製造方法を説明するため
の図である。FIG. 7 is a drawing for explaining the manufacturing method of the semiconductor device of the present invention.
【図８】本発明の半導体装置の製造方法を説明するため
の図である。FIG. 8 is a drawing for explaining the manufacturing method of the semiconductor device of the present invention.
【図９】本発明の半導体装置の製造方法を説明するため
の図である。FIG. 9 is a drawing for explaining the manufacturing method of the semiconductor device of the present invention.
【図１０】従来の回路装置の製造方法を説明するための
図である。FIG. 10 is a diagram for explaining a conventional method for manufacturing a circuit device.
【図１１】従来の回路装置の製造方法を説明するための
図である。FIG. 11 is a diagram for explaining a conventional method for manufacturing a circuit device.
【図１２】従来の回路装置の製造方法を説明するための
図である。FIG. 12 is a diagram for explaining a conventional method for manufacturing a circuit device.
【図１３】従来の回路装置の製造方法を説明するための
図である。FIG. 13 is a diagram for explaining a conventional method for manufacturing a circuit device.
【図１４】従来の回路装置の製造方法を説明するための
図である。FIG. 14 is a diagram for explaining a conventional method for manufacturing a circuit device.
【図１５】従来の回路装置の製造方法を説明するための
図である。FIG. 15 is a diagram for explaining a conventional method for manufacturing a circuit device.
【図１６】従来の回路装置の製造方法を説明するための
図である。FIG. 16 is a diagram for explaining a conventional method for manufacturing a circuit device.
【図１７】従来の回路装置の製造方法を説明するための
図である。FIG. 17 is a diagram for explaining a conventional method for manufacturing a circuit device.
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M109 AA01 BA01 CA04 CA21 FA01 FA02 5F061 AA01 BA01 CA04 CA21 DD12 DD13 5F067 AA01 AA04 AA05 AB04 DA16 DA17 DE01 ─────────────────────────────────────────────────── ─── Continued front page F-term (reference) 4M109 AA01 BA01 CA04 CA21 FA01 FA02 5F061 AA01 BA01 CA04 CA21 DD12 DD13 5F067 AA01 AA04 AA05 AB04 DA16 DA17 DE01
Claims (19)
形成され前記アイランドに近接して配置された取り出し
電極とを有し、前記アイランド上に固着された半導体素
子の電極と前記取り出し電極とを電気的に接続する金属
細線を有し、前記アイランドおよび前記取り出し電極の
表裏面を一体に封止する絶縁性樹脂の裏面から露出する
外部電極とを有することを特徴とする半導体装置。1. An island and an extraction electrode formed of the same material as the island and arranged in the vicinity of the island, wherein an electrode of a semiconductor element fixed on the island and the extraction electrode are electrically connected to each other. A semiconductor device comprising: a thin metal wire connected to the outer electrode, and an external electrode exposed from the back surface of the insulating resin that integrally seals the front and back surfaces of the island and the extraction electrode.
記取り出し電極と同一材料から成り、前記アイランドお
よび前記取り出し電極の裏面の一部と一体に形成されて
いることを特徴とする請求項１記載の半導体装置。2. The semiconductor according to claim 1, wherein the external electrode is made of the same material as the island and the extraction electrode, and is formed integrally with a part of the back surface of the island and the extraction electrode. apparatus.
び前記外部電極は銅フレームから成ることを特徴とする
請求項１または請求項２記載の半導体装置。3. The semiconductor device according to claim 1, wherein the island, the extraction electrode, and the external electrode are made of a copper frame.
上にアイランドおよび取り出し電極から成る複数のユニ
ットを設ける工程と、 前記基板全体を粘着シートに貼り付ける工程と、 前記基板の前記各ユニットの前記アイランド部に半導体
素子を固着し該半導体素子の電極と前記取り出し電極と
を金属細線により電気的に接続する工程と、 前記基板の前記各ユニットを絶縁性樹脂により封止する
工程と、 前記基板から前記粘着シートを剥がした後、前記基板を
裏面から切断し前記各ユニットに分離する工程とを有す
ることを特徴とする半導体装置の製造方法。4. A step of processing a substrate made of a conductive member and providing a plurality of units made of islands and extraction electrodes on the substrate, a step of attaching the entire substrate to an adhesive sheet, and each unit of the substrate. A step of fixing a semiconductor element to the island part and electrically connecting the electrode of the semiconductor element and the extraction electrode with a thin metal wire; a step of sealing each unit of the substrate with an insulating resin; After the adhesive sheet is peeled off from the substrate, the substrate is cut from the back surface to be separated into the respective units, the method for manufacturing a semiconductor device.
る工程では、前記基板表面よりパンチングにより形成す
ることを特徴とする請求項４記載の半導体装置の製造方
法。5. The method of manufacturing a semiconductor device according to claim 4, wherein in the step of providing the plurality of units on the substrate, the unit is formed by punching from the surface of the substrate.
る工程では、前記基板表面よりエッチングにより形成す
ることを特徴とする請求項４記載の半導体装置の製造方
法。6. The method of manufacturing a semiconductor device according to claim 4, wherein in the step of providing the plurality of units on the substrate, the unit is formed by etching from the surface of the substrate.
る工程では、前記基板裏面よりエッチングにより外部電
極を形成することを特徴とする請求項４記載の半導体装
置の製造方法。7. The method of manufacturing a semiconductor device according to claim 4, wherein in the step of providing the plurality of units on the substrate, an external electrode is formed by etching from the back surface of the substrate.
樹脂により封止する工程では、前記基板裏面も前記絶縁
性樹脂により封止し、前記絶縁性樹脂裏面から前記外部
電極のみを露出させることを特徴とする請求項４または
請求項７記載の半導体装置の製造方法。8. In the step of sealing each unit of the substrate with the insulating resin, the back surface of the substrate is also sealed with the insulating resin, and only the external electrodes are exposed from the back surface of the insulating resin. 8. The method of manufacturing a semiconductor device according to claim 4 or claim 7.
樹脂により封止する工程では、トランスファーモールド
により行うことを特徴とする請求項４記載の半導体装置
の製造方法。9. The method of manufacturing a semiconductor device according to claim 4, wherein the step of sealing each unit of the substrate with the insulating resin is performed by transfer molding.
脂により封止する工程では、ポッティングにより行うこ
とを特徴とする請求項４記載の半導体装置の製造方法。10. The method of manufacturing a semiconductor device according to claim 4, wherein the step of sealing each unit of the substrate with an insulating resin is performed by potting.
特徴とする請求項４記載の半導体装置の製造方法。11. The method of manufacturing a semiconductor device according to claim 4, wherein the substrate is made of a copper frame.
板上にアイランドおよび取り出し電極から成る複数のユ
ニットを設ける工程と、 前記基板の前記各ユニットの前記アイランド部に半導体
素子を固着する工程と、 前記基板全体を粘着シートに貼り付けた後、前記半導体
素子の電極と前記取り出し電極とを金属細線により電気
的に接続する工程と、 前記基板の前記各ユニットを絶縁性樹脂により封止する
工程と、 前記基板から前記粘着シートを剥がした後、前記基板を
裏面から切断し前記各ユニットに分離する工程とを有す
ることを特徴とする半導体装置の製造方法。12. A step of processing a substrate made of a conductive wire member and providing a plurality of units made of an island and an extraction electrode on the substrate, and a step of fixing a semiconductor element to the island portion of each unit of the substrate. A step of electrically connecting the electrodes of the semiconductor element and the extraction electrodes with a thin metal wire after pasting the entire substrate on an adhesive sheet, and a step of sealing each unit of the substrate with an insulating resin And a step of peeling the adhesive sheet from the substrate and then cutting the substrate from the back surface to separate the units into the respective units.
ける工程では、前記基板表面よりパンチングにより形成
することを特徴とする請求項１２記載の半導体装置の製
造方法。13. The method of manufacturing a semiconductor device according to claim 12, wherein in the step of providing the plurality of units on the substrate, the unit is formed by punching from the surface of the substrate.
ける工程では、前記基板表面よりエッチングにより形成
することを特徴とする請求項１２記載の半導体装置の製
造方法。14. The method of manufacturing a semiconductor device according to claim 12, wherein in the step of providing the plurality of units on the substrate, the unit is formed by etching from the surface of the substrate.
ける工程では、前記基板裏面よりエッチングにより外部
電極を形成することを特徴とする請求項１２記載の半導
体装置の製造方法。15. The method of manufacturing a semiconductor device according to claim 12, wherein in the step of providing the plurality of units on the substrate, an external electrode is formed by etching from the back surface of the substrate.
性樹脂により封止する工程では、前記基板裏面も前記絶
縁性樹脂により封止し、前記絶縁性樹脂裏面から前記外
部電極のみを露出させることを特徴とする請求項１２ま
たは請求項１５記載の半導体装置の製造方法。16. In the step of sealing each unit of the substrate with the insulating resin, the back surface of the substrate is also sealed with the insulating resin, and only the external electrodes are exposed from the back surface of the insulating resin. 16. The method of manufacturing a semiconductor device according to claim 12 or claim 15.
性樹脂により封止する工程では、トランスファーモール
ドにより行うことを特徴とする請求項１２記載の半導体
装置の製造方法。17. The method of manufacturing a semiconductor device according to claim 12, wherein the step of sealing each unit of the substrate with the insulating resin is performed by transfer molding.
脂により封止する工程では、ポッティングにより行うこ
とを特徴とする請求項１２記載の半導体装置の製造方
法。18. The method of manufacturing a semiconductor device according to claim 12, wherein the step of sealing each unit of the substrate with an insulating resin is performed by potting.
特徴とする請求項１２記載の半導体装置の製造方法。19. The method of manufacturing a semiconductor device according to claim 12, wherein the substrate is made of a copper frame.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001228042A JP2003046053A (en) | 2001-07-27 | 2001-07-27 | Semiconductor device and manufacturing method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001228042A JP2003046053A (en) | 2001-07-27 | 2001-07-27 | Semiconductor device and manufacturing method therefor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003046053A true JP2003046053A (en) | 2003-02-14 |
Family
ID=19060606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001228042A Pending JP2003046053A (en) | 2001-07-27 | 2001-07-27 | Semiconductor device and manufacturing method therefor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003046053A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005123268A (en) * | 2003-10-14 | 2005-05-12 | Seiko Epson Corp | Optical element and its manufacturing method, packaging structure and packaging method of optical element and packaging substrate, optical module, and optical transmission device |
| JP2008078323A (en) * | 2006-09-20 | 2008-04-03 | Yamaha Corp | Surface mount semiconductor package |
| JP2008277405A (en) * | 2007-04-26 | 2008-11-13 | Rohm Co Ltd | Semiconductor module |
| JP2011097003A (en) * | 2009-09-29 | 2011-05-12 | Renesas Electronics Corp | Semiconductor device and manufacturing method therefor |
| JP2012053554A (en) * | 2010-08-31 | 2012-03-15 | Toshiba Corp | Semiconductor storage |
| WO2021065957A1 (en) * | 2019-10-01 | 2021-04-08 | 株式会社デンソー | Semiconductor module |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0982741A (en) * | 1995-09-19 | 1997-03-28 | Seiko Epson Corp | Chip carrier structure and its manufacture |
| JPH11233683A (en) * | 1998-02-10 | 1999-08-27 | Dainippon Printing Co Ltd | Resin-encapsulated type semiconductor device, circuit member used for the device, and manufacture thereof |
| JP2000091488A (en) * | 1998-09-08 | 2000-03-31 | Dainippon Printing Co Ltd | Resin-sealed semiconductor device and circuit member used therein |
| JP2000150765A (en) * | 1998-10-21 | 2000-05-30 | Amkor Technology Inc | Semiconductor integrated circuit plastic package, ultra- compact lead frame for manufacture thereof, and its manufacture |
| JP2000286376A (en) * | 1999-03-30 | 2000-10-13 | Sanyo Electric Co Ltd | Manufacture of semiconductor device |
| JP2001326295A (en) * | 2000-05-15 | 2001-11-22 | Rohm Co Ltd | Semiconductor device and frame for manufacturing the same |
-
2001
- 2001-07-27 JP JP2001228042A patent/JP2003046053A/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0982741A (en) * | 1995-09-19 | 1997-03-28 | Seiko Epson Corp | Chip carrier structure and its manufacture |
| JPH11233683A (en) * | 1998-02-10 | 1999-08-27 | Dainippon Printing Co Ltd | Resin-encapsulated type semiconductor device, circuit member used for the device, and manufacture thereof |
| JP2000091488A (en) * | 1998-09-08 | 2000-03-31 | Dainippon Printing Co Ltd | Resin-sealed semiconductor device and circuit member used therein |
| JP2000150765A (en) * | 1998-10-21 | 2000-05-30 | Amkor Technology Inc | Semiconductor integrated circuit plastic package, ultra- compact lead frame for manufacture thereof, and its manufacture |
| JP2000286376A (en) * | 1999-03-30 | 2000-10-13 | Sanyo Electric Co Ltd | Manufacture of semiconductor device |
| JP2001326295A (en) * | 2000-05-15 | 2001-11-22 | Rohm Co Ltd | Semiconductor device and frame for manufacturing the same |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005123268A (en) * | 2003-10-14 | 2005-05-12 | Seiko Epson Corp | Optical element and its manufacturing method, packaging structure and packaging method of optical element and packaging substrate, optical module, and optical transmission device |
| JP4686967B2 (en) * | 2003-10-14 | 2011-05-25 | セイコーエプソン株式会社 | Manufacturing method of optical element |
| JP2008078323A (en) * | 2006-09-20 | 2008-04-03 | Yamaha Corp | Surface mount semiconductor package |
| JP2008277405A (en) * | 2007-04-26 | 2008-11-13 | Rohm Co Ltd | Semiconductor module |
| JP2011097003A (en) * | 2009-09-29 | 2011-05-12 | Renesas Electronics Corp | Semiconductor device and manufacturing method therefor |
| JP2012053554A (en) * | 2010-08-31 | 2012-03-15 | Toshiba Corp | Semiconductor storage |
| US8581372B2 (en) | 2010-08-31 | 2013-11-12 | Kabushiki Kaisha Toshiba | Semiconductor storage device and a method of manufacturing the semiconductor storage device |
| WO2021065957A1 (en) * | 2019-10-01 | 2021-04-08 | 株式会社デンソー | Semiconductor module |
| JP2021057592A (en) * | 2019-10-01 | 2021-04-08 | 株式会社デンソー | Semiconductor module |
| JP7173108B2 (en) | 2019-10-01 | 2022-11-16 | 株式会社デンソー | semiconductor module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3819574B2 (en) | Manufacturing method of semiconductor device | |
| JP3420057B2 (en) | Resin-sealed semiconductor device | |
| US6674154B2 (en) | Lead frame with multiple rows of external terminals | |
| US6710430B2 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
| JPH09199637A (en) | Resin sealing type semiconductor device and its manufacture | |
| JP4408475B2 (en) | Semiconductor devices that do not use bonding wires | |
| JP2003037239A (en) | Semiconductor device and manufacturing method therefor | |
| US6531370B2 (en) | Method for manufacturing circuit devices | |
| US7282395B2 (en) | Method of making exposed pad ball grid array package | |
| WO2007057954A1 (en) | Semiconductor device and method for manufacturing same | |
| JP3877453B2 (en) | Manufacturing method of semiconductor device | |
| US6368893B1 (en) | Method of fabricating semiconductor device | |
| US6576988B2 (en) | Semiconductor package | |
| JP4073098B2 (en) | Manufacturing method of semiconductor device | |
| JP2003046053A (en) | Semiconductor device and manufacturing method therefor | |
| US8829685B2 (en) | Circuit device having funnel shaped lead and method for manufacturing the same | |
| JP4334047B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4979661B2 (en) | Manufacturing method of semiconductor device | |
| JP4723776B2 (en) | Manufacturing method of semiconductor device | |
| KR101132529B1 (en) | Circuit apparatus and manufacturing method thereof | |
| JP3963914B2 (en) | Semiconductor device | |
| JP4162303B2 (en) | Manufacturing method of semiconductor device | |
| JP2002050720A (en) | Manufacturing method of semiconductor device | |
| JP2002237559A (en) | Method of manufacturing semiconductor device, and method of manufacturing hybrid integrated circuit device using the same | |
| JP3738144B2 (en) | Manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080718 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101102 |