JP3963914B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP3963914B2
JP3963914B2 JP2004357950A JP2004357950A JP3963914B2 JP 3963914 B2 JP3963914 B2 JP 3963914B2 JP 2004357950 A JP2004357950 A JP 2004357950A JP 2004357950 A JP2004357950 A JP 2004357950A JP 3963914 B2 JP3963914 B2 JP 3963914B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
bridge
semiconductor device
semiconductor
insulating resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004357950A
Other languages
Japanese (ja)
Other versions
JP2005109519A (en
Inventor
則明 坂本
公 落合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004357950A priority Critical patent/JP3963914B2/en
Publication of JP2005109519A publication Critical patent/JP2005109519A/en
Application granted granted Critical
Publication of JP3963914B2 publication Critical patent/JP3963914B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Description

本発明は、半導体装置およびその製造方法に関するものであり、特に複数の半導体チップが平面的に、または重ね合わせて実装された半導体装置およびその製造方法に関するものである。 The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly to a semiconductor device in which a plurality of semiconductor chips are mounted in a plane or in an overlapping manner and a method for manufacturing the same.

近年、メモリの容量を増大させるために、また回路機能を拡大するために複数のチップが1パッケージされている。 In recent years, a plurality of chips are packaged in one package in order to increase the capacity of the memory and to expand the circuit function.

例えば、図7には、2つの半導体チップ1、2が2次元で配置され、1パッケージされた半導体装置3が示されている。この半導体装置3は、リードフレームで構成され第1のダイパッド4と第2のダイパッド5の周囲には、リード6が多数配置されている。また第1のダイパッド4と第2のダイパッド5の間には、ブリッヂ7が配置されている。そして第1のダイパッド4の上には第1の半導体チップ1が固着され、第2のダイパッド5の上には第2の半導体チップ2が固着され、半導体チップ1、2の第1のボンディングパッド8とリード6上の第2のボンディングパッド9との間は、金属細線10が接続されている。また第1の半導体チップ1と第2の半導体チップ2を電気的に接続するため、ブリッヂ7を使っている。つまり第1の半導体チップ1のボンディングパッド8とブリッヂ7、このブリッヂ7と前記第2の半導体チップ2のボンディングパッド8aは、金属細線10を介して接続されている。そして、全体が絶縁性樹脂11で1パッケージされている。 For example, FIG. 7 shows a semiconductor device 3 in which two semiconductor chips 1 and 2 are two-dimensionally arranged and packaged in one package. The semiconductor device 3 includes a lead frame, and a large number of leads 6 are arranged around the first die pad 4 and the second die pad 5. A bridge 7 is disposed between the first die pad 4 and the second die pad 5. The first semiconductor chip 1 is fixed on the first die pad 4, the second semiconductor chip 2 is fixed on the second die pad 5, and the first bonding pads of the semiconductor chips 1 and 2 are fixed. A thin metal wire 10 is connected between 8 and the second bonding pad 9 on the lead 6. Further, a bridge 7 is used to electrically connect the first semiconductor chip 1 and the second semiconductor chip 2. That is, the bonding pad 8 and the bridge 7 of the first semiconductor chip 1, and the bridge 7 and the bonding pad 8 a of the second semiconductor chip 2 are connected via the thin metal wire 10. The whole is packaged in one package with the insulating resin 11.

また金属細線10は、一方がボールボンディング、他方がスティッチボンディングで接続されている。このスティッチボンディングは、超音波が長時間加えられ、半導体チップの劣化を招くため、半導体チップ側でボールボンディング、リード6上のボンディングパッド側でスティッチボンディングが採用されている。 The fine metal wires 10 are connected by ball bonding on one side and stitch bonding on the other side. In this stitch bonding, since ultrasonic waves are applied for a long time to cause deterioration of the semiconductor chip, ball bonding is adopted on the semiconductor chip side, and stitch bonding is adopted on the bonding pad side on the lead 6.

しかし第1の半導体チップ1と第2の半導体チップ2を金属細線10で直接接続する場合、必ずどちらかの半導体チップがスティッチボンディングで接続される。そのため、本構造ではブリッヂ7を形成する事により、どちらの半導体チップもボールボンディングで接続されるように構成している。
特開平11−40741号公報
However, when the first semiconductor chip 1 and the second semiconductor chip 2 are directly connected by the thin metal wires 10, one of the semiconductor chips is always connected by stitch bonding. Therefore, in this structure, by forming the bridge 7, both semiconductor chips are configured to be connected by ball bonding.
JP-A-11-40741

しかしながら前述した図7のリードフレームに於いて、リード6…は、タイバーで連結されているため、取り扱いが容易であるが、ブリッヂ7は、アイランド状に形成されるため、このままでは落下してしまい、色々な工夫が施されている。 However, in the lead frame of FIG. 7 described above, the leads 6 are connected by tie bars and are easy to handle. However, since the bridge 7 is formed in an island shape, it falls as it is. Various ideas have been applied.

ここでは、第1のダイパッド4と第2のダイパッド5を連結させる連結片12を設け、この連結片12と前記ブリッヂ…を接着テープ13で貼り合わせている。 Here, a connecting piece 12 for connecting the first die pad 4 and the second die pad 5 is provided, and the connecting piece 12 and the bridge are bonded together with an adhesive tape 13.

しかしこの接着テープ13は、モールド時に熱が加えられるため、耐熱性が必要であり、高価なものであり、半導体装置としてコストアップになる問題があった。 However, since heat is applied at the time of molding, the adhesive tape 13 needs heat resistance, is expensive, and has a problem of increasing the cost as a semiconductor device.

またブリッヂ7を落下させずに支持する方法としては、フレキシブルシート、セラミック基板またはプリント基板等の支持基板の上にブリッヂを含めたリードパターンを形成し、これをモールドする方法が考えられる。しかしこの支持基板を採用すれば、半導体装置として厚くなり、コストアップになってしまう問題があった。また支持基板にモールドされた半導体チップは、支持基板で熱的に絶縁されるため、半導体チップが温度上昇してしまう問題がった。特に、半導体チップが温度上昇すると、駆動電流の低下、駆動周波数の低下を招き、本来の半導体チップの能力を引き出せない問題もあった。 Further, as a method of supporting the bridge 7 without dropping, a method of forming a lead pattern including a bridge on a support substrate such as a flexible sheet, a ceramic substrate, or a printed substrate and molding the lead pattern is conceivable. However, if this support substrate is adopted, there is a problem that the semiconductor device becomes thick and the cost increases. Further, since the semiconductor chip molded on the support substrate is thermally insulated by the support substrate, there is a problem that the temperature of the semiconductor chip rises. In particular, when the temperature of the semiconductor chip rises, there is a problem that the drive current and the drive frequency are lowered, and the original capability of the semiconductor chip cannot be brought out.

本発明は、フェイスダウンで配置される第1の半導体チップおよび第2の半導体チップと、前記第1の半導体チップと前記第2の半導体チップを電気的に接続するブリッヂと、前記第1の半導体チップおよび前記第2の半導体チップの電極の下方に設けられ、裏面の少なくとも一部が外部との接続電極となる外部接続電極と、前記第1の半導体チップ、前記第2の半導体チップ、前記ブリッジおよび前記外部接続電極を封止する絶縁性樹脂とを具備し、前記ブリッヂおよび前記外部接続電極の裏面は、前記絶縁性樹脂から露出することを特徴とする。   The present invention includes a first semiconductor chip and a second semiconductor chip arranged face down, a bridge that electrically connects the first semiconductor chip and the second semiconductor chip, and the first semiconductor. An external connection electrode provided below the chip and the electrode of the second semiconductor chip, at least a part of the back surface of which is a connection electrode to the outside, the first semiconductor chip, the second semiconductor chip, and the bridge And an insulating resin for sealing the external connection electrode, and the back surface of the bridge and the external connection electrode is exposed from the insulating resin.

本発明は、導電被膜またはホトレジストを介して導電パターンをハーフエッチングできる構造を有する。更には板状体を表から裏まで、プレスやエッチングで抜かず、途中で止め半導体装置の外部接続電極、ブリッヂの導電パターンとして構成することができる。このハーフエッチングが採用できる構造により、導電パターンの間隔を狭める事ができ、より微細なパターンが可能となる。またダイパッド、外部接続電極、ブリッヂは板状体と一体で構成されるため、変形や反り等が抑制でき、タイバー、吊りリードを不要とする事ができる。更には、絶縁性樹脂を封止して完全に固定した後、板状体の裏面を研磨やエッチングする事で導電パターンの分離が可能となり、位置ずれも無く所定の位置に導電パターンを配置することができる。特にブリッヂは、従来接着テープを用いて支持していたが、本発明によりこの支持手段を採用することなく絶縁性樹脂に埋め込むことができる。 The present invention has a structure capable of half-etching a conductive pattern through a conductive film or a photoresist. Furthermore, the plate-like body can be configured as an external connection electrode of a semiconductor device or a conductive pattern of a bridge without being pulled out from the front to the back by pressing or etching, and stopped in the middle. With this structure that can employ half-etching, the interval between the conductive patterns can be narrowed, and a finer pattern becomes possible. In addition, since the die pad, the external connection electrode, and the bridge are integrally formed with the plate-like body, deformation and warpage can be suppressed, and tie bars and suspension leads can be eliminated. Furthermore, after the insulating resin is sealed and completely fixed, the conductive pattern can be separated by polishing or etching the back surface of the plate-like body, and the conductive pattern is arranged at a predetermined position without any displacement. be able to. In particular, the bridge is conventionally supported by using an adhesive tape, but according to the present invention, the bridge can be embedded in an insulating resin without using this support means.

またハーフエッチングされたシート状の導電箔上に絶縁性樹脂を形成するため、従来リードとリードの間から発生したバリをなくすことができる。 Further, since the insulating resin is formed on the half-etched sheet-like conductive foil, burrs generated between the leads can be eliminated.

また板状体をCuを主材料で構成し、導電被膜をNi、Ag、AuまたはPd等で構成すると、導電被膜をエッチングマスクとして活用することができ、更には、ハーフエッチングした際、その側面を湾曲構造にしたり、導電パターンの表面に導電被膜によるひさしを形成することができ、アンカー効果を持たせた構造とすることができる。従って絶縁性樹脂の裏面に位置する導電パターンの抜け、反りを防止することができる。 Further, when the plate-like body is made of Cu as the main material and the conductive film is made of Ni, Ag, Au, Pd, or the like, the conductive film can be used as an etching mask. Can be formed into a curved structure, or an eave by a conductive film can be formed on the surface of the conductive pattern, thereby providing a structure having an anchor effect. Accordingly, it is possible to prevent the conductive pattern located on the back surface of the insulating resin from coming off and warping.

また板状体で製造される半導体装置は、半導体素子、導電パターン等の導電路および絶縁性樹脂の必要最小限で構成され、資源に無駄のない半導体装置となる。よってコストを大幅に低減できる半導体装置を実現できる。また絶縁性樹脂の被覆膜厚、導電箔の厚みを最適値にすることにより、非常に小型化、薄型化および軽量化された半導体装置を実現できる。 In addition, a semiconductor device manufactured using a plate-like body is composed of a semiconductor element, a conductive path such as a conductive pattern, and a minimum necessary amount of an insulating resin, and becomes a semiconductor device with no waste of resources. Therefore, a semiconductor device that can greatly reduce the cost can be realized. Further, by optimizing the coating thickness of the insulating resin and the thickness of the conductive foil, it is possible to realize a semiconductor device that is very small, thin, and lightweight.

しかも半導体素子がロウ材、Au、Ag等の導電被膜を介して直接ダイパッドに固着されている場合、ダイパッドの裏面が露出されているため、半導体素子から発生する熱をダイパッドを介して直接実装基板に伝えることができる。特にこの放熱性により、パワー素子の実装も可能となる。 In addition, when the semiconductor element is directly fixed to the die pad via a conductive film such as brazing material, Au, Ag, etc., the back surface of the die pad is exposed, so that the heat generated from the semiconductor element is directly transferred to the mounting board via the die pad. Can tell. In particular, this heat dissipation enables the mounting of power elements.

また本半導体装置は、分離溝の裏面と導電パターンの裏面は、実質一致している平坦な面を有する構造となっており、狭ピッチQFP等を実装基板に実装しても、半導体装置自身をそのまま水平に移動できるので、外部取り出し用電極のずれの修正が極めて容易となる。 In addition, this semiconductor device has a structure in which the back surface of the separation groove and the back surface of the conductive pattern have a flat surface that is substantially the same. Even when a narrow pitch QFP or the like is mounted on a mounting substrate, Since it can be moved horizontally as it is, it is very easy to correct the displacement of the external extraction electrode.

また、絶縁性樹脂の被着時まで板状体で全体を支持し、導電パターンの分離、ダイシングは絶縁性樹脂が支持基板となる。従って、従来例で説明した如く、支持基板が要らなくなり、コスト的にも安価にできるメリットを有する。 Further, the whole is supported by the plate-like body until the insulating resin is applied, and the insulating resin serves as a support substrate for separation and dicing of the conductive pattern. Therefore, as described in the conventional example, there is no need for a support substrate, and there is an advantage that the cost can be reduced.

(半導体装置の構成)
図1Aは、本発明による半導体装置の平面図であり、図1B〜図1Eは、図1AのA−A線に対応する断面図である。図1B〜図1Eで、半導体装置の裏面構造を示した。
(Configuration of semiconductor device)
1A is a plan view of a semiconductor device according to the present invention, and FIGS. 1B to 1E are cross-sectional views corresponding to the line AA of FIG. 1A. 1B to 1E show the back surface structure of the semiconductor device.

本発明は、フェイスダウン用の半導体チップ54、55を採用することにより、外部接続電極52を半導体チップの真下に配置でき、本半導体装置の平面積も厚みも小さくできる特徴を有するものである。 The present invention is characterized in that by adopting the semiconductor chips 54 and 55 for face-down, the external connection electrode 52 can be disposed directly under the semiconductor chip, and the planar area and thickness of the semiconductor device can be reduced.

第1の半導体チップ54、第2の半導体チップ55は、フェイスダウン用のベアチップ、フリップチップ、SMD、ウェハスケールCSP等が活用でき、これら半導体チップ54、55上の電極と対応する位置に外部接続電極52が設けられている。そして外部接続電極52と半導体チップ54、55上の電極が接続手段を介して接続される。この接続手段としては、Auバンプ、ロウ材、半田ボール、導電ボール、異方性導電性樹脂等が可能である。 The first semiconductor chip 54 and the second semiconductor chip 55 can utilize face-down bare chips, flip chips, SMDs, wafer scale CSPs, and the like, and are externally connected to positions corresponding to the electrodes on the semiconductor chips 54 and 55. An electrode 52 is provided. Then, the external connection electrode 52 and the electrodes on the semiconductor chips 54 and 55 are connected through connection means. As this connection means, Au bump, brazing material, solder ball, conductive ball, anisotropic conductive resin, or the like can be used.

またブリッヂ53は、外部接続電極52a、52bと一体で形成され、第1の半導体チップ54のボンディングパッド59から第2の半導体チップ55のボンディングパッド60に延在されている。 The bridge 53 is formed integrally with the external connection electrodes 52 a and 52 b, and extends from the bonding pad 59 of the first semiconductor chip 54 to the bonding pad 60 of the second semiconductor chip 55.

本半導体装置の熱は、半田ボールを介して伝わる程度であり、放熱性に劣る。しかし絶縁性樹脂61から半導体チップ54、55の裏面を露出することにより、また半導体チップ54、55裏面の絶縁性樹脂の厚みを薄くすることにより半導体チップの温度上昇を防止することができる。また半導体チップの裏面側に放熱フィンを装着しても良い。
本発明は、外部接続電極52、ブリッヂ53が、支持リードやタブ吊りリード等の連結片で支持されず、独立して絶縁性樹脂61に封止される事にある。しかもこれら独立した外部接続電極52、ブリッヂ53は、接着テープもなく封止されていることにある。従って完成品には、前記連結片の切断箇所がないものである。
従来のリードフレームは、吊りリード、タイバー等の連結部材を切除して、完成されたものである。つまりリードの表面から側面、裏面に渡るまで完成品として加工されている。従って完成品のリードフレームであるが故に連結部材が必要になるわけである。そしてこのリードフレームに半導体チップを搭載した後、絶縁性樹脂で封止し、この連結部材を切断していた。そのため、どこにも連結されず島状に配置されるブリッヂ7は、図2の如く接着テープ13のような支持部材で接着固定するしか方法は無かった。
しかし本発明に於いて、リードフレームの製造側で、導電箔がハーフエッチングされ、外部接続電極52、ブリッヂ53が半完成品の状態で半導体メーカーに供給される。そして半導体メーカー側で素子の実装、電気的接続、絶縁性樹脂による封止を行い、最後に外部接続電極52、ブリッヂ53の形状が全域に渡り分離されるように、外部接続電極52、ブリッヂ53の裏面を加工している。従って、タブ吊りリード等の連結部材、接着テープを採用することなく、しかも連結部材の機械的分離もなく完成品とする事ができる。
The heat of this semiconductor device is only transmitted through the solder balls and is inferior in heat dissipation. However, it is possible to prevent the temperature rise of the semiconductor chip by exposing the back surfaces of the semiconductor chips 54 and 55 from the insulating resin 61 and by reducing the thickness of the insulating resin on the back surfaces of the semiconductor chips 54 and 55. Moreover, you may attach a radiation fin to the back surface side of a semiconductor chip.
According to the present invention, the external connection electrode 52 and the bridge 53 are not supported by a connecting piece such as a support lead or a tab suspension lead, but are sealed with an insulating resin 61 independently. In addition, these independent external connection electrodes 52 and bridges 53 are sealed without adhesive tape. Therefore, the finished product does not have the cut portion of the connecting piece.
A conventional lead frame is completed by cutting off connecting members such as suspension leads and tie bars. That is, it is processed as a finished product from the front surface of the lead to the side surface and back surface. Therefore, since it is a finished lead frame, a connecting member is required. And after mounting a semiconductor chip on this lead frame, it sealed with insulating resin and cut | disconnected this connection member. Therefore, the bridge 7 arranged in an island shape without being connected anywhere is only bonded and fixed by a support member such as the adhesive tape 13 as shown in FIG.
However, in the present invention, on the lead frame manufacturing side, the conductive foil is half-etched, and the external connection electrode 52 and the bridge 53 are supplied to the semiconductor manufacturer in a semi-finished product state. Then, the semiconductor manufacturer performs device mounting, electrical connection, and sealing with an insulating resin, and finally the external connection electrode 52 and the bridge 53 so that the shape of the external connection electrode 52 and the bridge 53 is separated over the entire area. The back side is processed. Therefore, it is possible to obtain a finished product without using a connecting member such as a tab suspension lead or an adhesive tape, and without mechanical separation of the connecting member.

(半導体装置の製造方法)
Cuを主材料とした導電箔を採用し、半導体装置80が製造されるまでを図2〜図6を採用して説明する。
(Method for manufacturing semiconductor device)
A process until the semiconductor device 80 is manufactured using a conductive foil mainly made of Cu will be described with reference to FIGS.

まず図2の様に導電箔から成る板状体81を用意する。この板状体81は、第1の表面82、第2の表面83は、平坦であり、更に第2の表面83に導電パターンが形取られた導電被膜84またはホトレジストが形成されている。尚、導電パターンは、図3の如く斜線でハッチングされた部分である。また導電被膜の代わりにホトレジストを採用する場合、ホトレジストの下層には、少なくともボンディングパッドに対応する部分に導電被膜が形成される。 First, a plate-like body 81 made of a conductive foil is prepared as shown in FIG. In the plate-like body 81, the first surface 82 and the second surface 83 are flat, and a conductive film 84 or a photoresist having a conductive pattern formed on the second surface 83 is formed. The conductive pattern is a hatched portion as shown in FIG. When a photoresist is employed instead of the conductive film, the conductive film is formed at least in a portion corresponding to the bonding pad in the lower layer of the photoresist.

続いて、前記導電被膜84またはホトレジストを介して板状体81をハーフエッチングする。エッチング深さは、板状体81の厚みよりも浅ければよい。尚、エッチングの深さが浅ければ浅いほど、微細パターンの形成が可能である。 Subsequently, the plate-like body 81 is half-etched through the conductive film 84 or the photoresist. The etching depth should be shallower than the thickness of the plate-like body 81. Note that the shallower the etching depth, the finer the pattern can be formed.

そしてハーフエッチングすることにより、導電パターンが板状体81の第2の表面83に凸状に現れる。尚、板状体81は、Cu−Alの積層体、Al−Cu−Alの積層体でも良い。特に、Al−Cu−Alの積層体は、熱膨張係数の差により発生する反りを防止できる。(以上図3を参照)
続いて半導体素子搭載領域に半導体素子85を固着し、半導体素子85のボンディング電極と第1のパッド86を電気的に接続する。図面では、半導体素子85がフェィスアップで実装されるため、接続手段として金属細線87が採用される。
Then, by half-etching, the conductive pattern appears in a convex shape on the second surface 83 of the plate-like body 81. The plate-like body 81 may be a Cu—Al laminate or an Al—Cu—Al laminate. In particular, an Al—Cu—Al laminate can prevent warping caused by a difference in thermal expansion coefficient. (See Figure 3 above)
Subsequently, the semiconductor element 85 is fixed to the semiconductor element mounting region, and the bonding electrode of the semiconductor element 85 and the first pad 86 are electrically connected. In the drawing, since the semiconductor element 85 is mounted face-up, a thin metal wire 87 is employed as the connecting means.

このボンデイングに於いて、第1のパッド86は板状体81と一体であり、しかも板状体81の裏面は、フラットであるため、ボンディングマシーンのテーブルに面で当接される。従って板状体81がボンディングテーブルに完全に固定されれば、第1のパッド86の位置ずれもなく、ボンディングエネルギーを効率よく金属細線87と第1のパッド86に伝えることができる。よって、金属細線の固着強度を向上させて接続することができる。ボンディングテーブルの固定は、例えばテーブル全面に複数の真空吸引孔を設けることで可能となる。 In this bonding, since the first pad 86 is integral with the plate-like body 81 and the back surface of the plate-like body 81 is flat, it comes into contact with the table of the bonding machine. Therefore, if the plate-like body 81 is completely fixed to the bonding table, the bonding energy can be efficiently transmitted to the fine metal wire 87 and the first pad 86 without the positional displacement of the first pad 86. Therefore, it is possible to improve the connection strength of the fine metal wires for connection. The bonding table can be fixed, for example, by providing a plurality of vacuum suction holes on the entire surface of the table.

またフェィスダウン型の半導体素子を採用する場合、半導体素子85上の電極は、半田ボール、Auや半田等のバンプが形成され、この真下に第1のパッド86が来るように配置され、両者が固着される。詳細は、図1を参照。 In addition, when adopting a face-down type semiconductor element, the electrodes on the semiconductor element 85 are formed with solder balls, bumps such as Au and solder, and the first pad 86 is arranged directly below the bumps. It is fixed. See FIG. 1 for details.

またパッド86には、受動素子が半田等のロウ材、Agペースト等の導電ペースト等を介して固着されても良い。尚、ここで採用できる受動素子は、チップ抵抗、チップコンデンサ、印刷抵抗、コイル等である。(以上図4を参照)
そして前記導電パターン、半導体素子85、および接続手段を覆うように絶縁性樹脂89が形成される。絶縁性樹脂としては、熱可塑性、熱硬化性のどちらでも良い。
The passive element may be fixed to the pad 86 via a brazing material such as solder, a conductive paste such as Ag paste, or the like. Note that passive elements that can be employed here include a chip resistor, a chip capacitor, a printing resistor, and a coil. (See Figure 4 above)
An insulating resin 89 is formed so as to cover the conductive pattern, the semiconductor element 85, and the connecting means. The insulating resin may be either thermoplastic or thermosetting.

また、トランスファーモールド、インジェクションモールド、ディッピングまたは塗布により実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、液晶ポリマー、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。 Further, it can be realized by transfer molding, injection molding, dipping or coating. As the resin material, a thermosetting resin such as an epoxy resin can be realized by transfer molding, and a thermoplastic resin such as a liquid crystal polymer and polyphenylene sulfide can be realized by injection molding.

本実施の形態では、絶縁性樹脂の厚さは、金属細線87の頂部から上に約100μmが被覆されるように調整されている。この厚みは、半導体装置の強度を考慮して厚くすることも、薄くすることも可能である。 In the present embodiment, the thickness of the insulating resin is adjusted so that about 100 μm is covered from the top of the thin metal wire 87. This thickness can be increased or decreased in consideration of the strength of the semiconductor device.

尚、注入に於いて、導電パターンは、シート状の板状体81と一体で成るため、板状体81のずれが無い限り、導電パターンの位置ずれは全くない。
ここでも下金型と板状体81裏面の固定は、真空吸引で実現できる。
In the injection, since the conductive pattern is integrated with the sheet-like plate-like body 81, there is no displacement of the conductive pattern as long as the plate-like body 81 is not displaced.
Again, the lower mold and the back surface of the plate-like body 81 can be fixed by vacuum suction.

以上、絶縁性樹脂89には、凸部として形成された導電パターン、半導体素子が埋め込まれ、凸部よりも下方の板状体81が裏面に露出されている。(以上図5を参照)
続いて、前記絶縁性樹脂89の裏面に露出している板状体81を取り除き、導電パターンを個々に分離する。
As described above, the insulating resin 89 is embedded with conductive patterns and semiconductor elements formed as convex portions, and the plate-like body 81 below the convex portions is exposed on the back surface. (See Figure 5 above)
Subsequently, the plate-like body 81 exposed on the back surface of the insulating resin 89 is removed, and the conductive patterns are individually separated.

ここの分離工程は、色々な方法が考えられ、裏面をエッチングにより取り除いても良いし、研磨や研削で削り込んでも良い。また、両方を採用しても良い。例えば、絶縁性樹脂89が露出するまで削り込んでいくと、板状体81の削りカスや外側に薄くのばされたバリ状の金属が、絶縁性樹脂89に食い込んでしまう問題がある。そのため、絶縁性樹脂89が露出する手前で、削り込みを停止し、その後は、エッチングにより導電パターンを分離すれば、導電パターンの間に位置する絶縁性樹脂に板状体81の金属が食い込むこと無く形成できる。これにより、微細間隔の導電パターン同士の短絡を防止することができる。 Various methods can be considered for the separation step here, and the back surface may be removed by etching, or may be cut by polishing or grinding. Moreover, you may employ | adopt both. For example, if the insulating resin 89 is etched until it is exposed, there is a problem that the scraped scraps of the plate-like body 81 and the burr-like metal thinned outwardly bite into the insulating resin 89. Therefore, if the cutting is stopped just before the insulating resin 89 is exposed, and then the conductive pattern is separated by etching, the metal of the plate-like body 81 bites into the insulating resin located between the conductive patterns. It can be formed without. Thereby, the short circuit of the conductive patterns of a fine space | interval can be prevented.

また半導体装置80と成る1ユニットが複数形成されている場合は、この分離の工程の後に、個々の半導体装置80としてダイシングする工程がある。 When a plurality of units constituting the semiconductor device 80 are formed, there is a step of dicing the individual semiconductor devices 80 after this separation step.

ここではダイシング装置を採用して個々に分離しているが、チョコレートブレークでも、プレスやカットでも可能である。(以上図6を参照)
以上の製造方法により複数の導電パターン、半導体素子85および絶縁性樹脂89の3要素で、軽薄短小のパッケージが実現できる。
Here, a dicing apparatus is employed to separate the components individually, but chocolate breaks, presses and cuts are also possible. (See Figure 6 above)
With the above manufacturing method, a light, thin and small package can be realized with three elements of a plurality of conductive patterns, a semiconductor element 85 and an insulating resin 89.

次に、以上の製造方法により発生する効果を説明する。 Next, effects produced by the above manufacturing method will be described.

まず第1に、導電パターンは、ハーフエッチングされ、板状体と一体となって支持されているため、従来支持基板として用いた基板を無くすことができる。 First, since the conductive pattern is half-etched and supported integrally with the plate-like body, the substrate conventionally used as the support substrate can be eliminated.

第2に、板状体は、ハーフエッチングされて凸部となった導電パターンが形成されるため、導電パターンの微細化が可能となる。従って導電パターン幅、導電パターン間隔を狭くすることができ、より平面サイズの小さいパッケージが形成できる。 Secondly, since the plate-like body is formed with a conductive pattern that is half-etched to form a convex portion, the conductive pattern can be miniaturized. Therefore, the conductive pattern width and the conductive pattern interval can be narrowed, and a package having a smaller planar size can be formed.

第3に、前記3要素で構成されるため、必要最小限で構成でき、極力無駄な材料を無くすことができ、コストを大幅に抑えた薄型の半導体装置が実現できる。 Thirdly, since it is composed of the above three elements, it can be configured with the minimum necessary amount, can eliminate wasteful materials as much as possible, and can realize a thin semiconductor device with greatly reduced cost.

第4に、ダイパッド、外部接続電極、ブリッヂ、配線は、ハーフエッチングで凸部と成って形成され、個別分離は封止の後に行われるため、タイバー、吊りリードは不要となる。よって、タイバー(吊りリード)の形成、タイバー(吊りリード)のカットは、本発明では全く不要となる。更にはブリッヂは、接着テープの支持もなく形成することができる。 Fourth, the die pad, the external connection electrode, the bridge, and the wiring are formed as convex portions by half-etching, and the individual separation is performed after sealing, so that tie bars and suspension leads are not necessary. Therefore, the formation of tie bars (suspending leads) and the cutting of tie bars (suspending leads) are completely unnecessary in the present invention. Furthermore, the bridge can be formed without the support of the adhesive tape.

第5に、凸部となった導電パターンが絶縁性樹脂に埋め込まれた後、絶縁性樹脂の裏面から板状体を取り除いて、リードを分離しているため、従来のリードフレームのように、リードとリードの間に発生する樹脂バリを無くすことができる。 Fifth, after the conductive pattern that became the convex portion is embedded in the insulating resin, the plate-like body is removed from the back surface of the insulating resin and the leads are separated. Resin burrs generated between the leads can be eliminated.

第6に、半導体素子の裏面が絶縁性樹脂の裏面から露出するので、本半導体装置から発生する熱を、本半導体装置の裏面から効率よく放出することができる。
Sixth, since the back surface of the semiconductor element is exposed from the back surface of the insulating resin, heat generated from the semiconductor device can be efficiently released from the back surface of the semiconductor device.

本発明の半導体装置を説明する図である。It is a figure explaining the semiconductor device of the present invention. 本発明の半導体装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the semiconductor device of this invention. 本発明の半導体装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the semiconductor device of this invention. 本発明の半導体装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the semiconductor device of this invention. 本発明の半導体装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the semiconductor device of this invention. 本発明の半導体装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the semiconductor device of this invention. 従来のリードフレームを使った半導体装置を説明する図である。It is a figure explaining the semiconductor device using the conventional lead frame.

符号の説明Explanation of symbols

50 第1のダイパッド
51 第2のダイパッド
52 外部接続電極
53 ブリッヂ
54 第1の半導体チップ
55 第2の半導体チップ
56 金属細線
57 金属細線
58、59、60 ボンディングパッド
61 絶縁性樹脂
62 絶縁被膜
50 First die pad 51 Second die pad 52 External connection electrode 53 Bridge 54 First semiconductor chip 55 Second semiconductor chip 56 Metal fine wire 57 Metal fine wire 58, 59, 60 Bonding pad 61 Insulating resin 62 Insulating film

Claims (4)

フェイスダウンで配置される第1の半導体チップおよび第2の半導体チップと、
前記第1の半導体チップと前記第2の半導体チップを電気的に接続するブリッヂと、
前記第1の半導体チップおよび前記第2の半導体チップの電極の下方に設けられ、裏面の少なくとも一部が外部との接続電極となる外部接続電極と、
前記第1の半導体チップ、前記第2の半導体チップ、前記ブリッジおよび前記外部接続電極を封止する絶縁性樹脂とを具備し、
前記ブリッヂおよび前記外部接続電極の裏面は、前記絶縁性樹脂から露出することを特徴とする半導体装置。
A first semiconductor chip and a second semiconductor chip arranged face down;
A bridge for electrically connecting the first semiconductor chip and the second semiconductor chip;
An external connection electrode provided below the electrodes of the first semiconductor chip and the second semiconductor chip, wherein at least a part of the back surface serves as a connection electrode to the outside;
An insulating resin that seals the first semiconductor chip, the second semiconductor chip, the bridge, and the external connection electrode;
The semiconductor device, wherein the bridge and the back surface of the external connection electrode are exposed from the insulating resin.
前記絶縁性樹脂の裏面、前記ブリッヂの裏面および前記外部接続電極の裏面に絶縁被膜が設けられ、
少なくとも前記外部接続電極の一部が前記絶縁被膜から露出することを特徴とした請求項1記載の半導体装置。
An insulating coating is provided on the back surface of the insulating resin, the back surface of the bridge, and the back surface of the external connection electrode,
The semiconductor device according to claim 1, wherein at least a part of the external connection electrode is exposed from the insulating film.
前記ブリッジおよび前記外部接続電極の裏面は、前記絶縁性樹脂よりも凹んで露出することを特徴とする請求項1記載の半導体装置。   2. The semiconductor device according to claim 1, wherein the back surfaces of the bridge and the external connection electrode are exposed to be recessed from the insulating resin. 前記ブリッジは、前記第1の半導体チップと前記第2の半導体チップの間に配置されることを特徴とする請求項1記載の半導体装置。   2. The semiconductor device according to claim 1, wherein the bridge is disposed between the first semiconductor chip and the second semiconductor chip.
JP2004357950A 2004-12-10 2004-12-10 Semiconductor device Expired - Fee Related JP3963914B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004357950A JP3963914B2 (en) 2004-12-10 2004-12-10 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004357950A JP3963914B2 (en) 2004-12-10 2004-12-10 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000203395A Division JP3650001B2 (en) 2000-07-05 2000-07-05 Semiconductor device and manufacturing method thereof

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2006310524A Division JP4393503B2 (en) 2006-11-16 2006-11-16 Semiconductor device
JP2007049186A Division JP4393526B2 (en) 2007-02-28 2007-02-28 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2005109519A JP2005109519A (en) 2005-04-21
JP3963914B2 true JP3963914B2 (en) 2007-08-22

Family

ID=34545340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004357950A Expired - Fee Related JP3963914B2 (en) 2004-12-10 2004-12-10 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3963914B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008130812A (en) * 2006-11-21 2008-06-05 Mitsubishi Electric Corp Surface-mounting electronic component and mounting structure of the same
WO2020188806A1 (en) * 2019-03-20 2020-09-24 三菱電機株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP2005109519A (en) 2005-04-21

Similar Documents

Publication Publication Date Title
JP3650001B2 (en) Semiconductor device and manufacturing method thereof
US6462418B2 (en) Semiconductor device having improved heat radiation
JP3420057B2 (en) Resin-sealed semiconductor device
US6548328B1 (en) Circuit device and manufacturing method of circuit device
JP3679687B2 (en) Hybrid integrated circuit device
US6791199B2 (en) Heat radiating semiconductor device
JP2001015679A (en) Semiconductor device and manufacture thereof
JP2004071898A (en) Circuit device and its producing process
JP2002083903A (en) Semiconductor device and its manufacturing method
JP3634735B2 (en) Semiconductor device and semiconductor module
US20070128766A1 (en) Method of making exposed pad ball grid array package
KR20020070107A (en) Surface mountable chip type semiconductor device and manufacturing method
JP3668101B2 (en) Semiconductor device
JP3759572B2 (en) Semiconductor device
JP3963914B2 (en) Semiconductor device
JP2003046054A (en) Planar member, lead frame, and method for manufacturing semiconductor device
JP4393503B2 (en) Semiconductor device
JP4393526B2 (en) Manufacturing method of semiconductor device
JP3510841B2 (en) Plate, lead frame, and method of manufacturing semiconductor device
JP2003046053A (en) Semiconductor device and manufacturing method therefor
JP4439459B2 (en) Semiconductor device
JP3676197B2 (en) Semiconductor device and hybrid integrated circuit device
JP3778783B2 (en) Circuit device and manufacturing method thereof
KR101163905B1 (en) Leadframe and method for manufacturing the same
JP4187725B2 (en) Hybrid integrated circuit device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070522

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110601

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120601

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130601

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130601

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees