KR101163905B1 - Leadframe and method for manufacturing the same - Google Patents

Leadframe and method for manufacturing the same Download PDF

Info

Publication number
KR101163905B1
KR101163905B1 KR1020100079536A KR20100079536A KR101163905B1 KR 101163905 B1 KR101163905 B1 KR 101163905B1 KR 1020100079536 A KR1020100079536 A KR 1020100079536A KR 20100079536 A KR20100079536 A KR 20100079536A KR 101163905 B1 KR101163905 B1 KR 101163905B1
Authority
KR
South Korea
Prior art keywords
lead
lead frame
semiconductor chip
die pad
etching
Prior art date
Application number
KR1020100079536A
Other languages
Korean (ko)
Other versions
KR20120016968A (en
Inventor
박충식
이형의
천현아
엄새란
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100079536A priority Critical patent/KR101163905B1/en
Publication of KR20120016968A publication Critical patent/KR20120016968A/en
Application granted granted Critical
Publication of KR101163905B1 publication Critical patent/KR101163905B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 리드 프레임에 대한 것으로, 이 프레임은 제1면에 반도체 칩이 실장되는 다이 패드부, 상기 반도체 칩을 외부 회로와 전기적으로 연결하며, 제1면으로부터 상기 제1면에 반대되는 제2면까지 연장되어 있으며, 서로 이격되어 있는 복수의 리드부, 상기 제1면에 형성되어 상기 복수의 리드부 사이 및 상기 리드부와 상기 다이패드부 사이를 절연하는 절연층, 그리고 상기 제2면에 형성되며, 절연 물질을 포함하여 상기 리드부 사이를 절연시키는 지지부를 포함한다. 따라서, 제조 공정 시 양면 적층하여 형성함으로써 제조 공정단계에서 발생하는 뒤틀림을 개선할 수 있으며, 2개의 제품이 동시에 제조되므로 공정성이 향상된다.The present invention relates to a lead frame, wherein the frame includes a die pad portion on which a semiconductor chip is mounted on a first surface, a second electrode electrically connecting the semiconductor chip to an external circuit, and opposed to the first surface from a first surface. A plurality of lead portions extending to the surface and spaced apart from each other, an insulating layer formed on the first surface to insulate between the plurality of lead portions and between the lead portion and the die pad portion, and the second surface. And a support part including an insulating material to insulate between the lead parts. Therefore, by forming the laminate on both sides during the manufacturing process it is possible to improve the distortion generated in the manufacturing process step, and because the two products are manufactured at the same time improves the processability.

Description

리드 프레임 및 이의 제조 방법{LEADFRAME AND METHOD FOR MANUFACTURING THE SAME}LEAD FRAME AND METHOD FOR MANUFACTURING THEREOF {LEADFRAME AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 리드 프레임 및 이의 제조 방법에 관한 것이다.The present invention relates to a lead frame and a method of manufacturing the same.

일반적으로, 도 1에 도시한 바와 같이, 반도체 칩 패키지(10)는 리드 프레임에 마련되는 다이 패드부에 반도체 칩이 실장되어 봉지재로 팩킹 처리되며, 이 반도체 칩은 와이어를 통해 리드 프레임과 전기적으로 연결된다.In general, as shown in FIG. 1, the semiconductor chip package 10 is packaged with an encapsulant by mounting a semiconductor chip on a die pad part provided in a lead frame, and the semiconductor chip is electrically connected to the lead frame through a wire. Is connected.

이와 같이, 리드 프레임은 반도체 칩 패키지(10)의 내부와 외부 회로를 연결해줌과 동시에 반도체 칩을 실장한다. 이를 위해, 리드 프레임은 반도체 칩이 실장되는 다이 패드부(11)와, 와이어에 의해 반도체 칩과 전기적으로 연결되는 리드부(12)의 이너 리드와, 외부 회로와 전기적으로 연결되는 리드부(12)의 외부 리드로 구성된다.As described above, the lead frame connects the internal and external circuits of the semiconductor chip package 10 and simultaneously mounts the semiconductor chip. To this end, the lead frame includes a die pad portion 11 on which the semiconductor chip is mounted, an inner lead of the lead portion 12 electrically connected to the semiconductor chip by a wire, and a lead portion 12 electrically connected to an external circuit. ) External leads.

도 1에 도시된 바와 같이 리드 프레임의 리드부(12)는 소정의 두께를 가지는 리드(lead) 구조로 형성함으로써 소형화, 슬림화 및 미세 패턴의 구현이 어려운 문제점이 발생되며, 반도체 칩과 리드부(12)의 이너 리드를 전기적으로 연결해주는 와이어의 길이가 길어짐으로써 비용이 증가하는 문제점이 발생된다.As shown in FIG. 1, since the lead part 12 of the lead frame is formed in a lead structure having a predetermined thickness, it is difficult to realize miniaturization, slimming, and fine pattern, and the semiconductor chip and the lead part ( As the length of the wire electrically connecting the inner lead of 12) increases, the cost increases.

실시예는 미세 패턴의 구현이 가능한 리드프레임 및 그의 제조 방법을 제공한다.The embodiment provides a lead frame and a method of manufacturing the same that can implement a fine pattern.

실시예는 2개의 리드 프레임을 동시에 형성할 수 있는 리드 프레임의 제조 방법을 제공한다.The embodiment provides a method of manufacturing a lead frame that can simultaneously form two lead frames.

실시예는 제1면에 반도체 칩이 실장되는 다이 패드부, 상기 반도체 칩을 외부 회로와 전기적으로 연결하며, 제1면으로부터 상기 제1면에 반대되는 제2면까지 연장되어 있으며, 서로 이격되어 있는 복수의 리드부, 상기 제1면에 형성되어 상기 복수의 리드부 사이 및 상기 리드부와 상기 다이패드부 사이를 절연하는 절연층, 그리고 상기 제2면에 형성되며, 절연 물질을 포함하여 상기 리드부 사이를 절연시키는 지지부를 포함한다.In an embodiment, a die pad unit in which a semiconductor chip is mounted on a first surface, electrically connecting the semiconductor chip to an external circuit, extends from a first surface to a second surface opposite to the first surface, and is spaced apart from each other. A plurality of lead portions, an insulating layer formed on the first surface to insulate between the plurality of lead portions and between the lead portion and the die pad portion, and formed on the second surface; It includes a support for insulating between the lead portion.

한편, 실시예에 따른 리드 프레임의 제조 방법은 반도체 칩이 실장될 제1면 및 상기 제1면과 반대되는 제2면을 포함하는 복수의 리드 프레임 기판을 준비하는 단계, 상기 리드 프레임 기판의 상기 제1면을 식각하여 리드부 및 상기 반도체 칩을 실장하는 다이 패드부를 정의하는 홈을 형성하는 단계, 두 개의 상기 리드 프레임 기판 사이에 절연층을 두고, 상기 제1면이 서로 마주보도록 압착하는 단계, 두 개의 제2면을 식각하여 상기 리드부와 상기 다이 패드부 사이에 식각부를 형성하는 단계, 두 개의 상기 식각부에 절연 물질을 채워 지지부를 형성하는 단계, 그리고 상기 두 개의 리드 프레임 기판을 서로 분리하는 단계를 포함한다.Meanwhile, a method of manufacturing a lead frame according to an embodiment includes preparing a plurality of lead frame substrates including a first surface on which a semiconductor chip is to be mounted and a second surface opposite to the first surface, wherein the lead frame substrate Etching a first surface to form a groove defining a lead portion and a die pad portion for mounting the semiconductor chip; placing an insulating layer between the two lead frame substrates and compressing the first surface to face each other Forming an etching portion between the lead portion and the die pad portion by etching two second surfaces, forming a supporting portion by filling an insulating material with the two etching portions, and forming the two lead frame substrates with each other. Separating.

본 실시예에 따르면, 리드부의 길이가 짧아지며, 와이어의 길이를 감소시켜 가격 경쟁력을 확보할 수 있다.According to this embodiment, the length of the lead portion is shortened, and the price competitiveness can be secured by reducing the length of the wire.

리드부를 미세 패턴으로 구현함으로써 고밀도의 패드 수효를 가질 수 있으며, 에칭에 의해 프레임의 두께를 얇게 형성할 수 있다.By implementing the lead portion in a fine pattern, it is possible to have a high density of pads and to form a thin thickness of the frame by etching.

또한, 칩 실장 패드의 전면이 금속으로 형성되어 열전도도가 우수하며, 제조 공정 시 양면 적층하여 형성함으로써 제조 공정 단계에서 발생하는 뒤틀림을 개선할 수 있으며, 2개의 제품이 동시에 제조되므로 공정성이 향상된다.In addition, since the front surface of the chip mounting pad is formed of metal, the thermal conductivity is excellent, and by stacking both sides during the manufacturing process, the distortion generated in the manufacturing process step can be improved, and the processability is improved because two products are manufactured at the same time. .

도 1은 종래 반도체 칩 패키지를 나타낸 사시도이다.
도 2a는 본 발명의 일 실시예에 따른 리드 프레임의 상면을 나타낸 평면도이고, 도 2b는 도 2에 도시된 리드 프레임의 후면을 나타낸 평면도이다.
도 3은 도 2a 및 도 2b에 도시된 리드 프레임을 이용한 반도체 칩 패키지의 제1 실시예를 Ⅰ-Ⅰ' 선을 기준으로 도시한 단면도이다.
도 4 내지 도 18은 도 3에 도시한 리드 프레임 및 반도체 칩 패키지의 제조 방법을 나타낸 단면도이다.
도 19는 본 발명의 제2 실시예에 따른 리드 프레임을 포함하는 반도체 칩 패키지의 단면도이다.1 is a perspective view showing a conventional semiconductor chip package.
2A is a plan view illustrating a top surface of a lead frame according to an embodiment of the present invention, and FIG. 2B is a plan view illustrating a rear surface of the lead frame illustrated in FIG. 2.
3 is a cross-sectional view illustrating a first embodiment of a semiconductor chip package using the lead frame illustrated in FIGS. 2A and 2B with reference to the line II ′.
4 to 18 are cross-sectional views illustrating a method of manufacturing the lead frame and the semiconductor chip package shown in FIG. 3.
19 is a cross-sectional view of a semiconductor chip package including a lead frame according to a second embodiment of the present invention.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification, when a part is said to "include" a certain component, it means that it can further include other components, without excluding other components unless specifically stated otherwise.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.In order to clearly illustrate the present invention in the drawings, thicknesses are enlarged in order to clearly illustrate various layers and regions, and parts not related to the description are omitted, and like parts are denoted by similar reference numerals throughout the specification .

층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.Whenever a portion of a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case where it is "directly on" another portion, but also the case where there is another portion in between. On the contrary, when a part is "just above" another part, there is no other part in the middle.

본 발명은 양면 적층하여 형성되는 리드 프레임을 이용하여 공정 단계에서 뒤틀림을 방지하고, 공정 수율이 향상되며 미세 패턴이 가능한 리드 프레임을 제공한다.The present invention provides a lead frame capable of preventing distortion in a process step by using a lead frame formed by stacking both sides, improving process yield, and enabling a fine pattern.

이하에서는 도 2a 내지 도 18을 참고하여, 본 발명의 제1 실시예에 따른 리드 프레임을 설명한다.Hereinafter, a lead frame according to a first embodiment of the present invention will be described with reference to FIGS. 2A to 18.

도 2a는 본 발명의 일 실시예에 따른 리드 프레임의 상면을 나타낸 평면도이고, 도 2b는 도 2에 도시된 리드 프레임의 후면을 나타낸 평면도이고, 도 3은 도 2a 및 도 2b에 도시된 리드 프레임을 이용한 반도체 칩 패키지의 제1 실시예를 Ⅰ-Ⅰ' 선을 기준으로 도시한 단면도이다.FIG. 2A is a plan view showing a top surface of a lead frame according to an embodiment of the present invention, FIG. 2B is a plan view showing a rear surface of the lead frame shown in FIG. 2, and FIG. 3 is a lead frame shown in FIGS. 2A and 2B. 1 is a cross-sectional view showing a first embodiment of a semiconductor chip package based on the line II ′.

도 2a 내지 도 3을 참조하면, 리드 프레임 기판(100)은 반도체 칩(120)이 실장되는 다이 패드부(116)와, 반도체 칩(120)을 외부 회로(도시하지 않음)와 전기적으로 연결하는 복수의 리드부(100), 상기 리드부(100) 사이를 절연시키는 지지부(110)을 포함한다. 2A to 3, the lead frame substrate 100 may include a die pad part 116 on which the semiconductor chip 120 is mounted, and an electrical circuit connecting the semiconductor chip 120 to an external circuit (not shown). A plurality of lead portion 100, and the support portion 110 to insulate between the lead portion 100.

그리고, 리드부(100)의 제1면(이하 '상면')에 이너 리드(122)가 형성되고, 리드부(100)의 제2면(이하 '하면')에 아우터 리드(124)가 형성되어 있다.Then, the inner lead 122 is formed on the first surface (hereinafter, 'top') of the lead part 100, and the outer lead 124 is formed on the second surface (hereinafter, 'below') of the lead part 100. It is.

반도체 칩(120)은 와이어(126)를 통해 리드부(100)의 이너 리드(122)와 접속되고, 리드부(100)의 아우터 리드(124)를 통해 외부 회로(도시하지 않음)와 접속될 수 있다. The semiconductor chip 120 is connected to the inner lead 122 of the lead part 100 through the wire 126, and is connected to an external circuit (not shown) through the outer lead 124 of the lead part 100. Can be.

이와 함께 반도체 칩(120)에 그라운드 전압 등을 공급해주는 별도의 리드(121)를 더 구비할 수 있다. 이러한 별도의 리드(121)는 생략 가능하다.In addition, a separate lead 121 may be further provided to supply a ground voltage to the semiconductor chip 120. This separate lead 121 can be omitted.

본 실시예에 따른 리드 프레임(200)을 좀더 상세하게 설명하면 다음과 같다.The lead frame 200 according to the present embodiment will be described in more detail as follows.

반도체 칩(120)은 리드 프레임(200)의 상면에 위치하고, 지지부(110)는 리드 프레임(10)의 하면에 형성된다. The semiconductor chip 120 is positioned on the upper surface of the lead frame 200, and the support 110 is formed on the lower surface of the lead frame 10.

본 실시예에서는 리드 프레임 기판을 식각한 식각부(112)로 구성되는 제1 영역에 절연 물질을 채워 지지부(110)를 형성하고, 제1 영역을 제외한 제2 영역을 다이 패드부(116) 및 리드부(100)로 이용한다. 이와 같이 다이 패드부(116)와 리드부(100)가 동일한 리드 프레임 기판으로 이루어지므로, 다이 패드부(116)와 리드부(100)가 동일한 전도성 물질을 포함할 수 있다. In the present exemplary embodiment, the supporting unit 110 is formed by filling an insulating material in a first region including the etching unit 112 in which the lead frame substrate is etched, and the second region except the first region is formed in the die pad unit 116 and It is used as the lead part 100. As such, since the die pad part 116 and the lead part 100 are made of the same lead frame substrate, the die pad part 116 and the lead part 100 may include the same conductive material.

상기 다이 패드부(116)와 리드부(100)는 구리(Cu), 철(Fe), 이들의 합금과 같이 전도성이 있는 금속 재질로 형성될 수 있다. The die pad part 116 and the lead part 100 may be formed of a conductive metal material such as copper (Cu), iron (Fe), or an alloy thereof.

리드부(100)는 리드 프레임(10)의 상면에 수평방향으로 뻗어있는 수평부(102)와, 상면으로부터 하면까지 수직방향으로 연장되는 수직부(104)를 포함하고, 이너 리드(122)는 리드부(100)의 수평부(102) 위에 형성되며, 아우터 리드(124)는 리드부(100)의 수직부(104)의 하면에 형성된다. The lead portion 100 includes a horizontal portion 102 extending in the horizontal direction on the upper surface of the lead frame 10 and a vertical portion 104 extending in the vertical direction from the upper surface to the lower surface, the inner lead 122 is It is formed on the horizontal portion 102 of the lead portion 100, the outer lead 124 is formed on the lower surface of the vertical portion 104 of the lead portion 100.

리드부(100)의 수평부(102)의 길이를 조절하여 다양한 크기의 반도체 칩(120)을 동일한 반도체 칩 패키지의 크기로 형성할 수 있다.The length of the horizontal portion 102 of the lead portion 100 may be adjusted to form semiconductor chips 120 having various sizes in the same size of the semiconductor chip package.

평면으로 볼 때, 이너 리드(122)를 아우터 리드(124)보다 반도체 칩(120)와 근접 형성함으로써 와이어(126)의 길이를 줄일 수 있다. 이에 따라, 와이어(126)의 길이를 줄임으로써 그에 따른 비용을 감소시킬 수 있다. 아우터 리드(124)의 폭은 이너 리드(122)의 폭보다 크게 형성할 수 있다.In plan view, the length of the wire 126 may be reduced by forming the inner lead 122 closer to the semiconductor chip 120 than the outer lead 124. Accordingly, reducing the length of the wire 126 can reduce the cost accordingly. The width of the outer lead 124 may be greater than the width of the inner lead 122.

리드부(100)와 전기적으로 연결되는 이너 리드(122) 및 아우터 리드(124)는 도 2a 및 도 2b에 도시된 바와 같이 적어도 하나의 열으로 배열되어 고집적화가 가능하다. 이너 리드(122)와 아우터 리드(124)는 전기적 특성, 와이어 또는 외부 회로와의 접속 특성 등을 고려하여 니켈(Ni), 팔라듐(Pd), 금(Au), 은(Ag), 주석(Sn), 구리(Cu), 크롬(Cr), 이들의 합금 중 적어도 하나를 포함할 수 있다.The inner lead 122 and the outer lead 124 electrically connected to the lead part 100 may be arranged in at least one row as illustrated in FIGS. 2A and 2B to enable high integration. The inner lead 122 and the outer lead 124 are nickel (Ni), palladium (Pd), gold (Au), silver (Ag), tin (Sn) in consideration of electrical characteristics, connection characteristics with wires or external circuits, and the like. ), Copper (Cu), chromium (Cr), and alloys thereof.

지지부(110)는 리드부(100)와 리드부(100) 사이 및 리드부(100)와 다이 패드부(116)를 절연시켜줌과 동시에 리드 프레임(200)을 지지해준다. The support unit 110 insulates the lead unit 100 from the lead unit 100, the lead unit 100, and the die pad unit 116, and supports the lead frame 200.

지지부(110)는 절연 물질을 식각부(112)에 채워서 형성될 수 있다. 절연 물질로는 포토 솔더링 레지스트(Photo Soldering Resist;PSR), 구리가 코팅된 레진(Resin Coated Copper;RCC), 프리-프레그(Prepreg; PP), 에폭시(Epoxy) 등이 사용될 수 있다. The support 110 may be formed by filling an etching material 112 with an insulating material. As the insulating material, Photo Soldering Resist (PSR), Resin Coated Copper (RCC), Prepreg (PP), Epoxy, and the like may be used.

이때, 지지부(110) 위의 리드부(100)의 수평부(102)와 이웃한 리드부(100)의 수평부(102) 사이에는 홈(114)이 형성되어 있으며, 상기 홈(114)을 매립하는 절연층(140)이 형성되어 있다.In this case, a groove 114 is formed between the horizontal portion 102 of the lead portion 100 on the support portion 110 and the horizontal portion 102 of the neighboring lead portion 100, and the groove 114 is formed. An insulating layer 140 is buried.

상기 절연층(140)은 지지부(110) 위에서 상기 리드부(100)의 수평부(102)와 수평부(102) 사이, 수평부(102)와 패드부(116) 사이를 절연하며, 도 2a에서 다이 패드부(116)와 리드부(100)를 제외한 영역에 형성되어 하부의 지지부(110)를 상면으로 노출하지 않는다.The insulating layer 140 insulates between the horizontal portion 102 and the horizontal portion 102 of the lead portion 100 and the horizontal portion 102 and the pad portion 116 on the support 110, and FIG. 2A. Is formed in an area excluding the die pad part 116 and the lead part 100, so that the lower support part 110 is not exposed to the upper surface.

상기 절연층(140)은 지지부(110)와 동일한 재질로 형성될 수 있으며, 이와 달리, 상기 지지부(110)와 다른 물질로 형성될 수도 있다.The insulating layer 140 may be formed of the same material as the support 110, or alternatively, may be formed of a material different from that of the support 110.

도 3을 참조하면, 이러한 리드 프레임(200)을 포함한 반도체 칩 패키지는, 리드 프레임(200)의 다이 패드부(116)의 상면에 실장되는 반도체 칩(120)과, 이 반도체 칩(120)과 리드부(100)를 연결하는 와이어(126)와, 리드 프레임(200)과 반도체 칩(120)을 일괄적으로 밀봉하는 봉지재(130)를 포함할 수 있다. 봉지재(130)로는 몰드 수지, 이엠씨(Epoxy Mold Compound;EMC) 등이 사용될 수 있다. Referring to FIG. 3, the semiconductor chip package including the lead frame 200 includes a semiconductor chip 120 mounted on an upper surface of the die pad part 116 of the lead frame 200, the semiconductor chip 120, and the semiconductor chip 120. The wire 126 connecting the lead part 100 and the encapsulant 130 for sealing the lead frame 200 and the semiconductor chip 120 may be included. As the encapsulant 130, a mold resin, an epoxy mold compound (EMC), or the like may be used.

도 4 내지 도 18은 도 3에 도시한 리드 프레임 및 반도체 칩 패키지의 제조 방법을 나타낸 단면도들이다.4 to 18 are cross-sectional views illustrating a method of manufacturing the lead frame and the semiconductor chip package illustrated in FIG. 3.

먼저, 도 4와 같이, 금속 재질의 리드 프레임 기판(150)을 마련한다. First, as shown in FIG. 4, a lead frame substrate 150 made of metal is provided.

리드 프레임 기판(150)은 구리(Cu), 철(Fe), 이들의 합금 등의 전도성이 있는 금속 재질로 형성될 수 있다. 리드 프레임(150)의 두께는 1~10 mil(1/1000 inch)의 범위로 형성되며, 바람직하게는 미세 회로패턴 구현을 위해 1~5 mil의 범위로 형성될 수 있다. The lead frame substrate 150 may be formed of a conductive metal material such as copper (Cu), iron (Fe), or an alloy thereof. The thickness of the lead frame 150 may be formed in the range of 1 to 10 mils (1/1000 inch), and may be preferably in the range of 1 to 5 mils to implement a fine circuit pattern.

도 5와 같이, 리드 프레임 기판(150)의 상면에 포토 레지스트를 도포한 후 패터닝한 뒤 노광 및 현상하여 제1 포토 레지스트 패턴(160)을 형성한다.As shown in FIG. 5, the photoresist is coated on the upper surface of the lead frame substrate 150, then patterned, exposed and developed to form the first photoresist pattern 160.

다음으로, 도 6과 같이, 제1 포토 레지스트 패턴(160)을 마스크로 리드 프레임 기판(150)의 상면를 식각하여 리드부(100)의 수평부(102) 및 다이 패드부(116)를 정의하는 홈(114)을 형성한 뒤 제1 포토 레지스트 패턴(160)을 박리한다.Next, as shown in FIG. 6, the upper surface of the lead frame substrate 150 is etched using the first photoresist pattern 160 as a mask to define the horizontal portion 102 and the die pad portion 116 of the lead portion 100. After the groove 114 is formed, the first photoresist pattern 160 is peeled off.

다음으로, 도 7과 같이 리드부(100)의 수평부(102) 및 다이 패드부(116)가 정의되어 있는 상면을 서로 마주보도록 2개의 리드 프레임 기판(150)을 적층한다.Next, as shown in FIG. 7, the two lead frame substrates 150 are stacked so as to face each other with the upper surface where the horizontal portion 102 and the die pad portion 116 of the lead portion 100 are defined.

이때, 2개의 리드 프레임 기판(150) 사이에는 각각의 리드 프레임 기판(150)에 부착되는 절연층(145)을 함께 적층하며, 두 개의 절연층(145) 사이에 두 개의 절연층(145)을 분리하기 위한 릴리즈 필름(170)을 적층한다.In this case, an insulating layer 145 attached to each lead frame substrate 150 is stacked together between the two lead frame substrates 150, and two insulating layers 145 are disposed between the two insulating layer 145. The release film 170 for separation is laminated.

이때, 절연층(145)은 반경화 상태의 프리프레그일 수 있으며, 열과 압력을 가하여 절연층(145)과 2개의 리드 프레임 기판(150)을 적층하며 절연층(145)을 경화시키면, 절연층(145)은 인접한 리드 프레임 기판(150)의 홈(114)을 매립하며 경화된다.In this case, the insulating layer 145 may be a prepreg in a semi-cured state, and when the insulating layer 145 and the two lead frame substrates 150 are laminated by applying heat and pressure and the insulating layer 145 is cured, the insulating layer 145 fills the groove 114 of the adjacent lead frame substrate 150 and is cured.

따라서, 도 8과 같이 릴리즈 필름(170)을 사이에 두고 거울쌍의 2개의 적층 구조가 형성된다. 이때, 릴리즈 필름(170)은 리드 프레임 기판(150) 및 절연층(145)의 길이보다 짧은 길이를 가지며, 두 개의 기판(150)을 적층할 때, 반경화 상태의 절연층(145)의 일부가 릴리즈 필름(170)의 측면을 감싸며 형성되어 가장자리 영역에 더미 영역(DA)을 형성한다. Therefore, as shown in FIG. 8, two stacked structures of mirror pairs are formed with the release film 170 interposed therebetween. In this case, the release film 170 has a length shorter than the length of the lead frame substrate 150 and the insulating layer 145, and when the two substrates 150 are laminated, a part of the insulating layer 145 in a semi-cured state Is formed to surround the side of the release film 170 to form a dummy area DA in the edge area.

다음으로, 도 9와 같이, 각각의 리드 프레임 기판(150)의 하면에 포토 레지스트를 도포하고, 패터닝하여 제2 포토 레지스트 패턴(165)을 형성한다.Next, as shown in FIG. 9, photoresist is applied to the lower surface of each lead frame substrate 150 and patterned to form a second photoresist pattern 165.

이때, 제2 포토 레지스트 패턴(165)은 리드부(100)와 다이 패드부(116)의 절연을 위한 식각부(110)를 형성하기 위하여 식각부(110)가 형성될 영역을 노출하며 형성될 수 있다.In this case, the second photoresist pattern 165 may be formed by exposing a region where the etching portion 110 is to be formed in order to form the etching portion 110 for insulation between the lead portion 100 and the die pad portion 116. Can be.

다음으로 도 10과 같이 제2 포토 레지스트 패턴(165)을 마스크로 각각의 리드 프레임 기판(150)의 하면을 식각하여 식각부(112)를 형성한다.Next, as shown in FIG. 10, the bottom surface of each lead frame substrate 150 is etched using the second photoresist pattern 165 as a mask to form an etching portion 112.

식각부(112)는 리드 프레임 기판(150) 상면의 홈(114)에 형성되어 있는 절연층(145)을 노출할 때까지 리드 프레임 기판(150)의 하면을 식각함으로써 형성한다. The etching part 112 is formed by etching the lower surface of the lead frame substrate 150 until the insulating layer 145 formed in the groove 114 of the upper surface of the lead frame substrate 150 is exposed.

리드 프레임 기판(150)의 두께를 5 mil(127㎛)로 형성될 경우에 식각부(112)는 65~90㎛의 깊이를 가질 수 있다. 이때, 식각부(112)가 70~90㎛의 깊이를 가질 수도 있다. When the thickness of the lead frame substrate 150 is 5 mil (127 μm), the etching part 112 may have a depth of about 65 μm to about 90 μm. At this time, the etching portion 112 may have a depth of 70 ~ 90㎛.

식각부(112)가 형성되면, 리드 프레임 기판(150)의 상면 및 하면에 남은 제2 포토 레지스트 패턴(165)을 박리한다.When the etching portion 112 is formed, the second photoresist pattern 165 remaining on the upper and lower surfaces of the lead frame substrate 150 is peeled off.

이어서, 도 11과 같이, 식각부(112)에 절연 물질을 채워 지지부(110)를 형성한다. 이러한 절연 물질로는 포토 솔더링 레지스트(Photo Soldering Resist; 이하,PSR), 구리가 코팅된 레진(Resin Coated Copper; 이하,RCC), 프리-프레그(Pre-preg; 이하,PP), 에폭시(Epoxy) 등이 사용될 수 있다.Subsequently, as shown in FIG. 11, the support part 110 is formed by filling the etching part 112 with an insulating material. Such insulating materials include Photo Soldering Resist (PSR), Resin Coated Copper (RCC), Pre-preg (PP), and Epoxy. ) May be used.

다음으로, 도 12와 같이, 릴리즈 필름(170)이 형성되지 않은 더미 영역(DA)을 잘라내고, 릴리즈 필름(170)을 제거하여, 릴리즈 필름(170)의 상부 구조 및 하부 구조의 리드 프레임(200)을 각각 분리한다.Next, as shown in FIG. 12, the dummy area DA in which the release film 170 is not formed is cut out, and the release film 170 is removed to form a lead frame of the upper structure and the lower structure of the release film 170. 200) respectively.

얇은 두께의 리드 프레임 기판(150)을 에칭하여 리드 프레임(200)을 형성하는 경우, 공정 중의 고온 고압에 의하여 기판(150)의 뒤틀림이 발생할 수 있다. 이때, 실시예와 같이, 동일한 두 개의 리드 프레임 기판(150)을 패턴이 형성되어 있는 상면을 서로 마주보도록 부착하여 공정을 수행하고, 더미 영역(DA)을 잘라내어 다시 두 개의 리드 프레임(200)으로 분리하여 공정 중에 기판(150)의 두께를 확보함으로써 뒤틀림을 방지할 수 있으며, 공정 수율이 높아진다.When the lead frame 200 is formed by etching the thin lead frame substrate 150, distortion of the substrate 150 may occur due to high temperature and high pressure during the process. In this case, as in the embodiment, the same two lead frame substrates 150 are attached to face the upper surface on which the pattern is formed, and the process is performed, and the dummy area DA is cut out to the two lead frames 200 again. By separating and securing the thickness of the substrate 150 during the process, the warpage can be prevented, and the process yield is increased.

도 12에서 분할된 각각의 리드 프레임(200)은 도 13과 같다. Each lead frame 200 divided in FIG. 12 is the same as FIG. 13.

즉, 릴리즈 필름(170)이 제거된 각각의 리드 프레임(200)은 리드 프레임 기판(150)의 리드부(100)와 다이 패드부(116)가 형성되어 있는 상면이 절연층(145)으로 덮여있으며, 리드부(100)와 다이 패드부(116) 사이의 홈(114)에 상부의 절연층(145)이 연장되어 매립되어 있다. 또한, 리드 프레임 기판(150)의 하면으로는 상면의 홈(114)을 노출하는 식각부(112)를 매립하는 절연 물질이 리드 프레임 기판(150)의 하면을 전부 덮으며 형성되어 있다.That is, each lead frame 200 from which the release film 170 is removed is covered with an insulating layer 145 on an upper surface on which the lead portion 100 and the die pad portion 116 of the lead frame substrate 150 are formed. The upper insulating layer 145 extends and is buried in the groove 114 between the lead part 100 and the die pad part 116. In addition, the lower surface of the lead frame substrate 150 is formed with an insulating material covering the lower surface of the lead frame substrate 150 to fill the etching portion 112 exposing the groove 114 of the upper surface.

다음으로, 도 14과 같이, 리드 프레임 기판(150)의 상면 및 하면을 연마하여 리드 프레임(200)의 상면에 형성되어 있는 리드부(100)와 다이 패드부(116)를 노출시키고, 하면에 형성되어 있는 다이 패드부(116)의 하면 및 리드부(100)의 수직부(104)를 노출시킨다.Next, as shown in FIG. 14, the upper and lower surfaces of the lead frame substrate 150 are polished to expose the lead portion 100 and the die pad portion 116 formed on the upper surface of the lead frame 200. The lower surface of the formed die pad portion 116 and the vertical portion 104 of the lid portion 100 are exposed.

이때, 식각부(112)를 매립하는 절연 물질로 RCC, PP, Epoxy를 사용한 경우에는, 리드 프레임 기판(150)의 하면에서 절연 물질을 프레스(Press)한 후, 리드부(100)의 수직부(104)가 노출되도록 절연 물질을 연마하여 지지부(110)를 형성할 수 있다.In this case, when RCC, PP, and Epoxy are used as the insulating material for embedding the etching part 112, the vertical part of the lead part 100 is pressed after pressing the insulating material from the lower surface of the lead frame substrate 150. The support 110 may be formed by polishing the insulating material to expose the 104.

다음으로, 도 15와 같이, 각각의 리드 프레임(200)의 상면에 제3 포토 레지스트 패턴(167)을 형성한다.Next, as shown in FIG. 15, a third photoresist pattern 167 is formed on the upper surface of each lead frame 200.

이때, 제3 포토 레지스트 패턴(167)은 상면에 이너 리드(122) 및 별도의 리드(121)를 형성하기 위한 것으로서, 이너 리드(122)가 형성될 영역의 리드부(100)의 수평부(102) 및 다이 패드부(116)를 노출하며 형성된다.In this case, the third photoresist pattern 167 is for forming the inner lead 122 and the separate lead 121 on the upper surface, and the horizontal portion of the lead portion 100 in the region where the inner lead 122 is to be formed ( 102 and die pad portion 116 are formed.

다음으로, 도 16과 같이, 노출되어 있는 리드부(100)의 수평부(102), 수직부(104) 및 다이 패드부(116)를 씨드층으로 도금을 수행하여 이너 리드(122), 아우터 리드(124) 및 별도의 리드(121)를 형성하고, 제3 포토 레지스트 패턴(167)을 제거한다. Next, as shown in FIG. 16, the horizontal portion 102, the vertical portion 104, and the die pad portion 116 of the exposed lead portion 100 are plated with a seed layer to form an inner lead 122 and an outer portion. The lead 124 and the other lead 121 are formed, and the third photoresist pattern 167 is removed.

리드(122, 121, 124)는 니켈(Ni), 팔라듐(Pd), 금(Au), 은(Ag), 주석(Sn), 구리(Cu), 크롬(Cr), 이들의 합금 등을 전해도금하여 형성할 수 있다.Leads 122, 121, and 124 deliver nickel (Ni), palladium (Pd), gold (Au), silver (Ag), tin (Sn), copper (Cu), chromium (Cr), alloys thereof, and the like. It can be formed by plating.

이때, 리드 프레임(200) 하면에 형성되는 아우터 리드(124)는 별도의 포토 레지스트 패턴 없이, 리드 프레임(200) 하면에 노출되어 있는 리드부(100)의 수평부(106)를 씨드층으로 전해도금하여 형성할 수 있다. 한편, 다이 패드부(116)의 하면에도 다이 패드부(116)의 하면을 씨드층으로 도금함으로써 도금층(128)이 형성될 수 있다.At this time, the outer lead 124 formed on the lower surface of the lead frame 200 transmits the horizontal portion 106 of the lead portion 100 exposed on the lower surface of the lead frame 200 to the seed layer without a separate photoresist pattern. It can be formed by plating. Meanwhile, the plating layer 128 may also be formed by plating the bottom surface of the die pad portion 116 with the seed layer on the bottom surface of the die pad portion 116.

따라서, 지지부(110)가 리드부(100)의 수평부(102) 및 다이 패드부(116)와 동일한 높이로 형성되어 있는 경우, 아우터 리드(124)는 상기 리드부(100)의 수평부(106) 및 다이 패드부(116)로부터 도금되어 형성됨으로써 지지부(110)로부터 돌출되어 형성된다.Therefore, when the support part 110 is formed at the same height as the horizontal part 102 and the die pad part 116 of the lead part 100, the outer lead 124 is the horizontal part of the lead part 100 ( 106 is formed by being plated from the die pad part 116 to protrude from the support part 110.

그러나, 이와 달리 지지부(110)가 리드 프레임(200) 하면에서 돌출되어 형성되는 경우, 아우터 리드(124)는 지지부(100)와 동일한 높이로 형성될 수도 있다. However, when the support 110 is formed to protrude from the lower surface of the lead frame 200, the outer lead 124 may be formed at the same height as the support 100.

다음으로, 도 17과 같이, 다이 패드부(116)의 상면에 반도체 칩(120)을 실장하고, 반도체 칩(120)과 이너 리드(122), 반도체 칩(120)과 리드(121)를 와이어(126)를 이용하여 전기적으로 연결한다. 이때, 반도체 칩(120)은 패드의 상면 상에 접착제를 이용하여 접합될 수 있다.Next, as shown in FIG. 17, the semiconductor chip 120 is mounted on the upper surface of the die pad unit 116, and the semiconductor chip 120, the inner lead 122, the semiconductor chip 120, and the lead 121 are wired. Electrical connection using 126. In this case, the semiconductor chip 120 may be bonded using an adhesive on an upper surface of the pad.

이어서, 도 18과 같이, 리드 프레임(10) 상에 실장된 반도체 칩(120)과 와이어(126)를 일괄적으로 봉지재(130)를 이용하여 팩킹함으로써 반도체 칩 패키지를 형성한다. 봉지재(130)는 몰드 수지, 이엠씨(Epoxy Mold Compound;EMC) 등을 포함하는 물질로 구성될 수 있다.18, the semiconductor chip package is formed by packing the semiconductor chip 120 and the wire 126 mounted on the lead frame 10 using the encapsulant 130 in a batch. The encapsulant 130 may be formed of a material including a mold resin, an epoxy mold compound (EMC), and the like.

이와 같이, 리드 프레임(200)의 패턴을 형성한 뒤, 절연층(145)과 릴리즈 필름(170)을 이용하여 두 개의 리드 프레임(200)을 접합한 상태에서 공정을 수행함으로써 공정 두께가 확보되어 뒤틀림 없이 공정을 수행할 수 있으며, 공정 수율을 향상시킬 수 있다. As such, after the pattern of the lead frame 200 is formed, a process thickness is secured by performing a process in a state in which two lead frames 200 are bonded using the insulating layer 145 and the release film 170. The process can be carried out without distortion, and process yield can be improved.

이하에서는 도 19를 이용하여 본 발명의 다른 실시예를 설명한다. Hereinafter, another embodiment of the present invention will be described with reference to FIG. 19.

도 19는 본 발명의 제2 실시예에 따른 리드 프레임을 포함하는 반도체 칩 패키지의 단면도이다.19 is a cross-sectional view of a semiconductor chip package including a lead frame according to a second embodiment of the present invention.

도 19의 리드 프레임(300)은 도 3에 도시되어 있는 리드 프레임(200)과 동일한 구성을 가진다.The lead frame 300 of FIG. 19 has the same configuration as the lead frame 200 shown in FIG. 3.

구체적으로, 리드 프레임(300)은 반도체 칩(120)이 실장되는 다이 패드부(116)와, 반도체 칩(120)을 외부 회로(도시하지 않음)와 전기적으로 연결하는 복수의 리드부(100), 상기 리드부(100) 사이를 절연시키는 지지부(110)을 포함한다. Specifically, the lead frame 300 includes a die pad part 116 on which the semiconductor chip 120 is mounted, and a plurality of lead parts 100 electrically connecting the semiconductor chip 120 to an external circuit (not shown). The support part 110 may be insulated from the lead part 100.

그리고 리드부(100)의 상면에 이너 리드(122)가 형성되고, 리드부(100)의 하면에 아우터 리드(124)가 형성되어 있다.The inner lead 122 is formed on the upper surface of the lead portion 100, and the outer lead 124 is formed on the lower surface of the lead portion 100.

반도체 칩(120)은 와이어(126)를 통해 리드부(100)의 이너 리드(122)와 접속되고, 리드부(100)의 아우터 리드(124)를 통해 외부 회로(도시하지 않음)와 접속될 수 있다. The semiconductor chip 120 is connected to the inner lead 122 of the lead part 100 through the wire 126, and is connected to an external circuit (not shown) through the outer lead 124 of the lead part 100. Can be.

반도체 칩(120)은 리드 프레임(300)의 상면에 위치하고, 지지부(110)는 리드 프레임(300)의 하면에 형성된다. The semiconductor chip 120 is positioned on the upper surface of the lead frame 300, and the support 110 is formed on the lower surface of the lead frame 300.

본 실시예에서는 리드 프레임 기판을 식각한 식각부(112)로 구성되는 제1 영역에 절연 물질을 채워 지지부(110)를 형성하고, 제1 영역을 제외한 제2 영역을 다이 패드부(116) 및 리드부(100)로 이용한다. 이와 같이 다이 패드부(116)와 리드부(100)가 동일한 리드 프레임 기판으로 이루어지므로, 다이 패드부(116)와 리드부(100)가 동일한 전도성 물질을 포함할 수 있다. In the present exemplary embodiment, the supporting unit 110 is formed by filling an insulating material in a first region including the etching unit 112 in which the lead frame substrate is etched. It is used as the lead part 100. As such, since the die pad part 116 and the lead part 100 are made of the same lead frame substrate, the die pad part 116 and the lead part 100 may include the same conductive material.

리드부(100)는 리드 프레임(10)의 상면 쪽으로 위치하는 수평부(102)와, 상면으로부터 하면까지 연장되는 수직부(104)를 포함하고, 이너 리드(122)는 리드부(100)의 수평부(102) 위에 형성되며, 아우터 리드(124)는 리드부(100)의 수직부(104)의 하면에 형성된다. The lead portion 100 includes a horizontal portion 102 positioned toward the upper surface of the lead frame 10 and a vertical portion 104 extending from the upper surface to the lower surface, and the inner lead 122 is formed of the lead portion 100. It is formed on the horizontal portion 102, the outer lead 124 is formed on the lower surface of the vertical portion 104 of the lead portion 100.

지지부(110)는 리드부(100) 사이에 형성되어 리드부(100)를 절연시켜줌과 동시에 리드 프레임(10)을 지지해준다. 지지부(110)는 절연 물질을 식각부(112)에 채워서 형성될 수 있다. 이때, 지지부(110) 위의 리드부(100)의 수평부(102)와 이웃한 리드부(100)의 수평부(102) 사이에는 홈(114)이 형성되어 있으며, 홈(114)을 매립하는 절연층(140)이 형성되어 있다.The support part 110 is formed between the lead parts 100 to insulate the lead part 100 and to support the lead frame 10. The support 110 may be formed by filling an etching material 112 with an insulating material. At this time, a groove 114 is formed between the horizontal portion 102 of the lead portion 100 on the support portion 110 and the horizontal portion 102 of the adjacent lead portion 100, and the groove 114 is buried. An insulating layer 140 is formed.

상기 절연층(140)은 지지부(110) 위에서 상기 리드부(100)의 수평부(102)와 수평부(102) 사이, 수평부(102)와 패드부(116) 사이를 절연하며, 도 2a에서 다이 패드부(116)와 리드부(100)를 제외한 영역에 형성되어 하부의 지지부(110)를 상면으로 노출하지 않는다.The insulating layer 140 insulates between the horizontal portion 102 and the horizontal portion 102 of the lead portion 100 and the horizontal portion 102 and the pad portion 116 on the support 110, and FIG. 2A. Is formed in an area excluding the die pad part 116 and the lead part 100, so that the lower support part 110 is not exposed to the upper surface.

도 19의 리드 프레임(300)은 도 3의 리드 프레임(200)과 달리, 다이 패드부(116)의 상면에 반도체 칩(120)을 실장하기 위한 홈(118)이 형성되어 있다.Unlike the lead frame 200 of FIG. 3, the lead frame 300 of FIG. 19 has a groove 118 for mounting the semiconductor chip 120 on the upper surface of the die pad part 116.

이러한 홈(118)에 의해 반도체 칩(120)이 일정 두께만큼 삽입되어 실장되므로, 반도체 칩 패키지의 두께를 줄일 수 있다. 따라서, 다이 패드부(116)의 두께는 리드부(100)의 수직부(104)의 두께보다 작을 수 있다. Since the semiconductor chip 120 is inserted and mounted by a predetermined thickness by the groove 118, the thickness of the semiconductor chip package may be reduced. Thus, the thickness of the die pad portion 116 may be smaller than the thickness of the vertical portion 104 of the lead portion 100.

이러한 리드 프레임(300)을 포함한 반도체 칩 패키지는, 리드 프레임(300)의 다이 패드부(116)의 상면에 실장되는 반도체 칩(120)과, 이 반도체 칩(120)과 리드부(100)를 연결하는 와이어(126)와, 리드 프레임(300)과 반도체 칩(120)을 일괄적으로 밀봉하는 봉지재(130)를 포함할 수 있다. 봉지재(130)로는 몰드 수지, 이엠씨(Epoxy Mold Compound;EMC) 등이 사용될 수 있다. The semiconductor chip package including the lead frame 300 includes a semiconductor chip 120 mounted on an upper surface of the die pad part 116 of the lead frame 300, and the semiconductor chip 120 and the lead part 100. The wire 126 may be connected to each other, and the encapsulant 130 may be integrally sealed to the lead frame 300 and the semiconductor chip 120. As the encapsulant 130, a mold resin, an epoxy mold compound (EMC), or the like may be used.

도 19의 리드 프레임(300)도 도 4 내지 도 18에서 설명하는 제조 방법을 이용하여 제조할 수 있다. The lead frame 300 of FIG. 19 may also be manufactured using the manufacturing method described with reference to FIGS. 4 to 18.

이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술된 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the detailed description of the present invention described above has been described with reference to a preferred embodiment of the present invention, those skilled in the art or those skilled in the art, those skilled in the art, described in the claims below It will be understood that various modifications and changes can be made in the present invention without departing from the spirit and scope of the invention.

100 : 리드부 110 : 지지부 112 : 식각부
116 : 다이 패드부 120 : 반도체 칩
122 : 이너 리드 124 : 아우터 리드
126 : 와이어 100: lead portion 110: support portion 112: etching portion
116: die pad portion 120: semiconductor chip
122: inner lead 124: outer lead
126: wire

Claims (13)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 반도체 칩이 실장될 제1면 및 상기 제1면과 반대되는 제2면을 포함하는 복수의 리드 프레임 기판을 준비하는 단계,
상기 리드 프레임 기판의 상기 제1면을 식각하여 리드부 및 상기 반도체 칩을 실장하는 다이 패드부를 정의하는 홈을 형성하는 단계,
두 개의 상기 리드 프레임 기판 사이에 절연층을 두고, 상기 제1면이 서로 마주보도록 압착하는 단계,
두 개의 제2면을 식각하여 상기 리드부와 상기 다이 패드부 사이에 식각부를 형성하는 단계,
두 개의 상기 식각부에 절연 물질을 채워 지지부를 형성하는 단계, 그리고
상기 두 개의 리드 프레임 기판을 서로 분리하는 단계
를 포함하는 리드 프레임의 제조 방법. Preparing a plurality of lead frame substrates including a first surface on which the semiconductor chip is to be mounted and a second surface opposite to the first surface;
Etching the first surface of the lead frame substrate to form a groove defining a lead portion and a die pad portion for mounting the semiconductor chip;
Placing an insulating layer between the two lead frame substrates and compressing the first surface to face each other;
Etching two second surfaces to form an etching portion between the lead portion and the die pad portion;
Filling the two etching parts with an insulating material to form a support part, and
Separating the two lead frame substrates from each other
Method for producing a lead frame comprising a. 제8항에 있어서,
두 개의 상기 리드 프레임 기판을 압착하는 단계는,
상기 절연층이 상기 제1면의 홈을 매립하여 상기 리드부 및 상기 다이 패드부를 절연하는 리드 프레임의 제조 방법. The method of claim 8,
Pressing the two lead frame substrates,
And the insulating layer fills the groove of the first surface to insulate the lead portion and the die pad portion. 제8항에 있어서,
두 개의 상기 리드 프레임 기판을 압착하는 단계는,
두 개의 상기 리드 프레임 기판 사이에 두 개의 절연층을 준비하는 단계,
상기 두 개의 절연층 사이에 릴리즈 필름을 위치하는 단계, 그리고
상기 두 개의 상기 리드 프레임 기판에 열과 압력을 가하는 단계를 포함하는 리드 프레임의 제조 방법. The method of claim 8,
Pressing the two lead frame substrates,
Preparing two insulating layers between the two lead frame substrates,
Positioning a release film between the two insulating layers, and
And applying heat and pressure to the two lead frame substrates. 제10항에 있어서,
상기 두 개의 리드 프레임 기판을 서로 분리하는 단계는
상기 릴리즈 필름이 형성되지 않는 가장자리 영역을 커팅하고 상기 릴리즈 필름을 제거하는 리드 프레임의 제조 방법.The method of claim 10,
Separating the two lead frame substrates from each other
Cutting the edge area where the release film is not formed and removing the release film. 제8항에 있어서,
상기 리드 프레임의 제조 방법은,
상기 두 개의 리드 프레임 기판을 서로 분리한 뒤,
상기 리드 프레임 기판의 제1면 및 제2면을 덮는 상기 절연 물질을 연마하는 리드 프레임의 제조 방법.The method of claim 8,
The manufacturing method of the lead frame,
After separating the two lead frame substrates from each other,
A method of manufacturing a lead frame for polishing the insulating material covering the first and second surfaces of the lead frame substrate. 제12항에 있어서,
상기 상기 절연 물질을 연마한 뒤,
상기 리드부에 전기적으로 연결되는 이너 리드 및 아우터 리드를 형성하는 단계를 더 포함하는 리드 프레임의 제조 방법.
The method of claim 12,
After polishing the insulating material,
And forming an inner lead and an outer lead electrically connected to the lead part.
KR1020100079536A 2010-08-17 2010-08-17 Leadframe and method for manufacturing the same KR101163905B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100079536A KR101163905B1 (en) 2010-08-17 2010-08-17 Leadframe and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100079536A KR101163905B1 (en) 2010-08-17 2010-08-17 Leadframe and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20120016968A KR20120016968A (en) 2012-02-27
KR101163905B1 true KR101163905B1 (en) 2012-07-09

Family

ID=45839080

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100079536A KR101163905B1 (en) 2010-08-17 2010-08-17 Leadframe and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101163905B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223828A (en) 1997-02-05 1998-08-21 Dainippon Printing Co Ltd Lead frame member and manufacture thereof
US20080029855A1 (en) * 2006-08-04 2008-02-07 Yi-Ling Chang Lead Frame and Fabrication Method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223828A (en) 1997-02-05 1998-08-21 Dainippon Printing Co Ltd Lead frame member and manufacture thereof
US20080029855A1 (en) * 2006-08-04 2008-02-07 Yi-Ling Chang Lead Frame and Fabrication Method thereof

Also Published As

Publication number Publication date
KR20120016968A (en) 2012-02-27

Similar Documents

Publication Publication Date Title
JP3420057B2 (en) Resin-sealed semiconductor device
CN109494202B (en) Semiconductor chip packaging method and packaging structure
US20120038044A1 (en) Chip scale package and fabrication method thereof
US10943857B2 (en) Substrate with multi-layer resin structure and semiconductor device including the substrate
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
US9331041B2 (en) Semiconductor device and semiconductor device manufacturing method
JP4845090B2 (en) Circuit device manufacturing method
JP4970388B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP4086607B2 (en) Circuit device manufacturing method
CN210575901U (en) Board-level fan-out packaging structure with high heat dissipation performance
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages
JP2010109255A (en) Semiconductor device
KR101134706B1 (en) Leadframe and method for manufacturing the same
KR101163905B1 (en) Leadframe and method for manufacturing the same
TW201036113A (en) Substrateless chip package and fabricating method
TWI658557B (en) Load circuit board and methord for manufacturing the same
JP4610426B2 (en) Circuit device manufacturing method
JP2001127228A (en) Terminal land frame, method of manufacturing the same, resin-sealed semiconductor device and method of manufacturing the same
JP3908689B2 (en) Semiconductor device
JP3963914B2 (en) Semiconductor device
JP4393526B2 (en) Manufacturing method of semiconductor device
JP4393503B2 (en) Semiconductor device
KR20100127925A (en) Leadframe and method of manufacturig semiconductor chip package using the same
JP4451874B2 (en) Manufacturing method of semiconductor device
TW201025463A (en) Manufacturing process of a leadless semiconductor package process and its structure

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150702

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 8