JP2003046054A - Planar member, lead frame, and method for manufacturing semiconductor device - Google Patents

Planar member, lead frame, and method for manufacturing semiconductor device

Info

Publication number
JP2003046054A
JP2003046054A JP2001232945A JP2001232945A JP2003046054A JP 2003046054 A JP2003046054 A JP 2003046054A JP 2001232945 A JP2001232945 A JP 2001232945A JP 2001232945 A JP2001232945 A JP 2001232945A JP 2003046054 A JP2003046054 A JP 2003046054A
Authority
JP
Japan
Prior art keywords
conductive
conductive pattern
lead frame
semiconductor element
conductive foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001232945A
Other languages
Japanese (ja)
Other versions
JP4679000B2 (en
Inventor
Noriaki Sakamoto
則明 坂本
Yuusuke Igarashi
優助 五十嵐
Takeshi Nakamura
岳史 中村
Yoshiyuki Kobayashi
義幸 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001232945A priority Critical patent/JP4679000B2/en
Publication of JP2003046054A publication Critical patent/JP2003046054A/en
Application granted granted Critical
Publication of JP4679000B2 publication Critical patent/JP4679000B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To solve in one sitting the problem of a lead frame with a semiconductor device being unable to be reduced in size since the conventional lead frame is formed by punch-out from the surface to the back, and interval between leads being restricted by thickness of a frame, and further, burrs being generated in between the leads, when resin is injected since the lead has a thickness and is pinched by a metal mold. SOLUTION: A conducting pattern 51 is formed by half etching from a first main surface 41 of a conducting foil 60, having the first main surface 41 and a second main surface 42. The conducting pattern 51 is used as a lead L, which is supported integrally by the conducting foil 60, on the second main surface 42 side of the conducting pattern 51. As a result, a lead frame is realized where the leads are made a fine pattern, and deformation of the leads is prevented.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、板状体、リードフ
レームおよび半導体装置の製造方法に関するものであ
り、特に極めて小型、薄型で従来のリードフレームにな
い様々な特徴を出した板状体、リードフレームおよび半
導体装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plate-shaped body, a lead frame, and a method for manufacturing a semiconductor device, and in particular, a plate-shaped body which is extremely small and thin and has various features not found in conventional lead frames. The present invention relates to a lead frame and a method for manufacturing a semiconductor device.

【０００２】[0002]

【従来の技術】従来、電子機器にセットされる回路装置
は、携帯電話、携帯用のコンピューター等に採用される
ため、小型化、薄型化、軽量化が求められている。2. Description of the Related Art Conventionally, a circuit device set in an electronic apparatus has been used in a mobile phone, a portable computer, etc., and thus has been required to be small, thin and lightweight.

【０００３】例えば、回路装置として半導体装置を例に
して述べると、一般的な半導体装置として、トランスフ
ァーモールドで封止されたパッケージ型半導体装置があ
る。この半導体装置１は、図３６のように、プリント基
板ＰＳに実装される。For example, when a semiconductor device is taken as an example of a circuit device, there is a package type semiconductor device sealed by transfer molding as a general semiconductor device. This semiconductor device 1 is mounted on a printed circuit board PS as shown in FIG.

【０００４】またこのパッケージ型半導体装置１は、半
導体チップ２の周囲を樹脂層３で被覆し、この樹脂層３
の側部から外部接続用のリード４が導出されたものであ
る。Further, in this package type semiconductor device 1, the periphery of the semiconductor chip 2 is covered with a resin layer 3, and the resin layer 3
The lead 4 for external connection is led out from the side part of the.

【０００５】図３７に、前記パッケージ型半導体装置１
に用いられるリードフレーム５を示す。このリードフレ
ーム５は、Ｃｕ等の薄型金属板から成り、一般的に外形
は、矩形である。中央の符号６は、半導体チップ２を実
装するアイランドであり、符号７は、吊りリードであ
る。またこのアイランド６，リード４は、樹脂層３を形
成する絶縁性樹脂の注入圧力により簡単に変形するた
め、吊りリード７やタイバー８が設けられている。そし
てリード４、アイランド６、吊りリード７およびタイバ
ー８は、プレス等の打ち抜きやエッチングにより形成さ
れている。FIG. 37 shows the package type semiconductor device 1 described above.
The lead frame 5 used for the above is shown. The lead frame 5 is made of a thin metal plate such as Cu and has a generally rectangular outer shape. Reference numeral 6 in the center is an island on which the semiconductor chip 2 is mounted, and reference numeral 7 is a suspension lead. Further, the islands 6 and the leads 4 are easily deformed by the injection pressure of the insulating resin forming the resin layer 3, so that the suspension leads 7 and the tie bars 8 are provided. The leads 4, the islands 6, the suspension leads 7, and the tie bars 8 are formed by punching by a press or etching.

【０００６】これらの技術は、例えば特開平９−１８１
２４１号公報、特開平７−１３５２３０号公報に示さ
れ、ＤＩＰ、ＱＩＰ用のリードフレームとして説明され
ている。These techniques are disclosed in, for example, Japanese Patent Laid-Open No. 9-181.
No. 241 and Japanese Patent Laid-Open No. 7-135230, and it is described as a lead frame for DIP and QIP.

【０００７】しかしこのパッケージ型半導体装置１は、
リード４、アイランド６、吊りリード７およびタイバー
８をファインパターンで形成することが難しく、リード
フレーム自体のサイズを小さくすることが難しかった。
更には、リード４が樹脂層３から外に出ており、全体の
サイズが大きく、小型化、薄型化および軽量化を満足す
るものではなかった。However, this package type semiconductor device 1 is
It was difficult to form the leads 4, the islands 6, the suspension leads 7 and the tie bars 8 in a fine pattern, and it was difficult to reduce the size of the lead frame itself.
Further, the lead 4 is out of the resin layer 3, and the overall size is large, so that the reduction in size, thickness, and weight are not satisfied.

【０００８】そのため、各社が競って小型化、薄型化お
よび軽量化を実現すべく、色々な構造を開発し、最近で
はＣＳＰ（チップサイズパッケージ）と呼ばれる、チッ
プのサイズと同等のウェハスケールＣＳＰ、またはチッ
プサイズよりも若干大きいサイズのＣＳＰが開発されて
いる。Therefore, various companies have developed various structures in order to realize miniaturization, thinning, and weight reduction competitively, and recently, a wafer scale CSP called a CSP (chip size package), which is equivalent to a chip size, Alternatively, a CSP having a size slightly larger than the chip size has been developed.

【０００９】図３８は、支持基板としてフレキシブルシ
ート３０を採用した、チップサイズよりも若干大きいＣ
ＳＰ３１を示すものである。FIG. 38 shows a case in which the flexible sheet 30 is used as the supporting substrate, and the size C is slightly larger than the chip size.
It shows SP31.

【００１０】このフレキシブルシート３０の表面には、
複数のリード３２…が配置され、リード３２の一端は、
半導体チップ３３の配置領域に近接され、他端は樹脂層
３４から外部に露出している。そして前記配置領域に設
けられた半導体チップ３３の電極とリード３２は、金属
細線３５を介して接続されている。また図面では、半導
体チップ３３の裏面をパッケージから露出させるため
に、フレキシブルシート３０に開口部３６が形成されて
いる。On the surface of the flexible sheet 30,
A plurality of leads 32 are arranged, and one end of the lead 32 is
The other end is exposed to the outside from the resin layer 34 in the vicinity of the arrangement area of the semiconductor chip 33. Then, the electrodes of the semiconductor chip 33 provided in the arrangement area and the leads 32 are connected to each other through the thin metal wires 35. Further, in the drawing, an opening 36 is formed in the flexible sheet 30 to expose the back surface of the semiconductor chip 33 from the package.

【００１１】続いて、前記リードフレーム５を用いたモ
ールド方法について、図２２を用いて簡単に説明する。
まず図３７Ａに示すように所望の形状に打ち抜かれたリ
ードフレーム５を用意し、アイランド６に半導体チップ
２０を固着する。そして半導体チップ２０上にあるボン
ディングパッドとリード４の一端を金属細線２１で電気
的に接続する。Next, a molding method using the lead frame 5 will be briefly described with reference to FIG.
First, as shown in FIG. 37A, a lead frame 5 punched into a desired shape is prepared, and the semiconductor chip 20 is fixed to the island 6. Then, the bonding pad on the semiconductor chip 20 and one end of the lead 4 are electrically connected by the fine metal wire 21.

【００１２】続いて図３７Ｂに示すように、金型２２に
前記リードフレーム５を装着する。そして前記リードフ
レーム５を下金型２２Ａと上金型２２Ｂで挟み、下金型
２２Ａと上金型２２Ｂで形成されたキャビティ内に絶縁
性樹脂を注入し、所望のパッケージが形成される。尚、
図２２Ａに示された点線は、絶縁性樹脂で形成されたモ
ールド部２３を示すものである。Subsequently, as shown in FIG. 37B, the lead frame 5 is mounted on the die 22. Then, the lead frame 5 is sandwiched between the lower mold 22A and the upper mold 22B, and an insulating resin is injected into the cavity formed by the lower mold 22A and the upper mold 22B to form a desired package. still,
The dotted line shown in FIG. 22A shows the mold portion 23 made of an insulating resin.

【００１３】[0013]

【発明が解決しようとする課題】まずリードフレーム５
を用いたパッケージの問題点について説明する。このリ
ードフレーム５は、プレスやエッチングにより表から裏
へ抜かれて形成されている。そのため、リードやアイラ
ンドは、バラバラにならない様に対策を施している。つ
まり、リード４には、タイバー８が設けられ、またアイ
ランド６は、吊りリード７が設けられている。このタイ
バー８や吊りリード７は、本来、必要とされるものでは
なく、モールドの後に取り除かれる。First, the lead frame 5
The problem of the package using is explained. The lead frame 5 is formed by punching from the front to the back by pressing or etching. Therefore, measures are taken to prevent the leads and islands from falling apart. That is, the tie bar 8 is provided on the lead 4, and the suspension lead 7 is provided on the island 6. The tie bar 8 and the suspension lead 7 are not originally required and are removed after the molding.

【００１４】またリードフレーム５は、エッチングやプ
レスにより表から裏に渡り抜かれるため、リードパター
ンの微細化に限界がある問題もあった。例えばプレスで
リードフレーム５を形成する場合、打ち抜かれるリード
の間は、リードフレームの厚みとほぼ同じ長さが限界値
であると言われている。またエッチングによって形成さ
れるリードフレームも、厚さの分だけ縦方向にエッチン
グされる分、横方向にもエッチングが進むので、リード
フレームの厚みがリードの間隔の限界であると言われて
いる。Further, since the lead frame 5 is removed from the front side to the back side by etching or pressing, there is a problem that the miniaturization of the lead pattern is limited. For example, when the lead frame 5 is formed by pressing, it is said that the limit value between the punched leads is approximately the same length as the thickness of the lead frame. Further, the lead frame formed by etching is also said to be limited by the thickness of the lead frame because the thickness of the lead frame is the limit of the distance between the leads because the thickness of the lead frame is also etched in the horizontal direction.

【００１５】よってリードフレームのパターンを微細化
しようとすると、リードフレームの厚みを薄くする必要
がある。しかしリードフレーム５自体の厚みが薄くなれ
ば、その強度は低下し、リードフレーム５に反りが発生
したり、リード４が変形したり、位置ずれを起こしたり
する問題があった。特に、金属細線２１と接続されるリ
ード４の端部は、支持されていないため、変形、反り等
が発生する問題があった。Therefore, in order to miniaturize the pattern of the lead frame, it is necessary to reduce the thickness of the lead frame. However, if the thickness of the lead frame 5 itself becomes thin, its strength decreases, and there is a problem in that the lead frame 5 is warped, the leads 4 are deformed, or the position is displaced. In particular, since the ends of the leads 4 connected to the thin metal wires 21 are not supported, there is a problem that deformation, warpage or the like occurs.

【００１６】しかも図３７Ａの矢印で示す部分は、リー
ド４がパッケージの側面から出るため、バリが発生する
問題もあった。Moreover, in the portion shown by the arrow in FIG. 37A, since the lead 4 comes out from the side surface of the package, there is a problem that burrs are generated.

【００１７】以上のように、リードフレームは、微細加
工に限界があり、パッケージ全体のサイズをより小さく
することができず、しかもプロセスを考えると、リード
フレームの反りを防止する方法が必要となったり、バリ
を取り除く工程が必要であったり、吊りリード７やタイ
バー８を切除する必要があったりするため、プロセスが
複雑になってしまう問題があった。As described above, the lead frame has a limit to the fine processing, the size of the entire package cannot be further reduced, and in view of the process, a method for preventing the warp of the lead frame is required. In addition, there is a problem that the process becomes complicated because a step of removing burrs is required or the suspension lead 7 and the tie bar 8 need to be cut off.

【００１８】一方、フレキシブルシートを用いてリード
フレームを形成する場合、リードフレームは主にエッチ
ングにより形成されるため、比較的微細加工に適してい
る。On the other hand, when the lead frame is formed by using the flexible sheet, the lead frame is mainly formed by etching, which is suitable for relatively fine processing.

【００１９】例えば所望のパターンに表から裏に抜かれ
たリードフレームをフレキシブルシートに貼り合わせる
場合、リードがバラバラになるのを防止するため、タイ
バーや吊りリードが必要となる不都合があった。For example, when a lead frame having a desired pattern which is removed from the front and the back is attached to a flexible sheet, a tie bar or a suspension lead is required to prevent the leads from coming apart.

【００２０】またフレキシブルシートの上にＣｕ箔を貼
り合わせ、この後にエッチングによりパターン化する方
法では、フレキシブルシートに貼り合わされているた
め、エッチャントによりリードの接着強度が劣化し、剥
がれたり、リードが位置ずれを起こしたりする問題があ
った。またリードは、パッケージから外に出るため、や
はりリードとリードの間に樹脂バリが発生する問題があ
った。また支持基板となるフレキシブルシート３０は、
本来不要なものである。しかし製造方法上、リードを貼
り合わせるため、支持基板として採用しており、このフ
レキシブルシート３０無くすことができなかった。その
ため、このフレキシブルシート３０を採用することによ
って、コストが上昇し、更にはフレキシブルシートの厚
みにより回路装置として厚くなり、小型化、薄型化、軽
量化に限界があった。In the method of laminating a Cu foil on a flexible sheet and then patterning it by etching, since it is laminated on the flexible sheet, the adhesive strength of the lead deteriorates due to the etchant, and the lead is peeled off or the lead is positioned. There was a problem of causing a gap. In addition, since the leads go out of the package, there is also a problem that resin burr is generated between the leads. In addition, the flexible sheet 30 serving as a support substrate is
It is essentially unnecessary. However, due to the manufacturing method, since the leads are attached to each other, the leads are used as a supporting substrate, and the flexible sheet 30 cannot be eliminated. Therefore, by adopting the flexible sheet 30, the cost is increased, and further, the thickness of the flexible sheet increases the thickness of the circuit device, and there is a limit to miniaturization, thinning, and weight reduction.

【００２１】また場合によっては、フレキシブルシート
の両面に電極を形成し、これを接続するスルーホールが
必要となる場合もあった。この場合、この形成工程が付
加されることにより、製造工程も長くなる問題もあっ
た。In some cases, it is necessary to form electrodes on both sides of the flexible sheet and to form through holes for connecting the electrodes. In this case, there is also a problem that the manufacturing process becomes long due to the addition of this forming process.

【００２２】[0022]

【課題を解決するための手段】本発明は、前述した多く
の課題に鑑みて成され、第１に、平坦な第１の主面と第
２の主面を有する導電箔と、前記導電箔の前記第１の主
面から設けられ且つ前記導電箔の厚みの途中まで除去し
て設けた分離溝で分離して形成された導電パターンと、
前記分離溝および前記導電パターンの一部を被覆した熱
硬化性樹脂層とを具備する板状体に特徴を有する。SUMMARY OF THE INVENTION The present invention has been made in view of the many problems described above, and firstly, a conductive foil having a flat first main surface and a flat second main surface, and the conductive foil. A conductive pattern formed from the first main surface of the conductive foil and separated by a separation groove formed by removing the conductive foil up to the middle thereof,
The plate-shaped body is characterized by including the separation groove and the thermosetting resin layer that covers a part of the conductive pattern.

【００２３】板状体として平坦な第１の主面と第２の主
面を有する導電箔を用い、分離溝で分離された導電パタ
ーンから複数のリードを構成できるので、導電パターン
を導電箔の分離溝を設けない連結部分で一体に支持でき
る。Since a conductive foil having a flat first main surface and a flat second main surface is used as the plate-like body and a plurality of leads can be formed from the conductive patterns separated by the separation groove, the conductive pattern can be formed as a conductive foil. It can be integrally supported by the connecting portion without the separation groove.

【００２４】また第２に、平坦な第１の主面と第２の主
面を有する導電箔と、前記導電箔の前記第１の主面から
設けられ且つ前記導電箔の厚みの途中まで除去して設け
た分離溝で分離して形成された導電パターンと、前記分
離溝および前記導電パターンの一部を被覆した熱硬化性
樹脂層とを備え、半導体素子と電気的に接続される前記
導電パターンがハーフエッチングされることにより凸状
に板状体に形成されるリードフレームに特徴を有する。Secondly, a conductive foil having a flat first main surface and a second main surface, and a conductive foil provided from the first main surface of the conductive foil and removed to the middle of the thickness of the conductive foil. A conductive pattern formed separately by a separation groove provided with a thermosetting resin layer covering a part of the separation groove and the conductive pattern, and the conductive pattern electrically connected to a semiconductor element. The lead frame is characterized in that the pattern is half-etched to form a convex plate-like body.

【００２５】リードフレームとして、平坦な第１の主面
と第２の主面を有する導電箔を用い、導電箔の一部を分
離溝で分離した導電パターンでリードを構成し、導電箔
の他の部分で導電パターンを一体に支持し、分離溝を被
覆する熱硬化性樹脂層で封止樹脂との接着強度を向上さ
せることができる。更に第３に、平坦な第１の主面と第
２の主面を有する導電箔と、前記導電箔の前記第１の主
面から設けられ且つ前記導電箔の厚みの途中まで除去し
て設けた分離溝で分離して形成された導電パターンと、
前記分離溝および前記導電パターンの一部を被覆した熱
硬化性樹脂層とで構成されるリードフレームを用意し、
前記リードフレームに半導体素子を搭載するとともに、
前記導電パターンで形成されたリードと前記半導体素子
を電気的に接続し、前記リードフレームを金型に搭載
し、前記リードフレームと前記上金型で構成される空間
に樹脂を充填して、前記熱硬化性樹脂層と充填された前
記樹脂とを結合し、前記充填された樹脂の裏面に露出す
るリードフレームを前記導電箔の連結部分を取り除いて
前記リードをそれぞれ分離することを特徴とする。As the lead frame, a conductive foil having a flat first main surface and a flat second main surface is used, and a lead is constituted by a conductive pattern in which a part of the conductive foil is separated by a separation groove. It is possible to integrally support the conductive pattern at the portion and improve the adhesive strength with the sealing resin by the thermosetting resin layer that covers the separation groove. Thirdly, a conductive foil having a flat first main surface and a second main surface, and a conductive foil which is provided from the first main surface of the conductive foil and is removed up to the middle of the thickness of the conductive foil. And a conductive pattern formed separately by the separation groove,
A lead frame composed of a thermosetting resin layer covering a part of the separation groove and the conductive pattern is prepared,
While mounting the semiconductor element on the lead frame,
The leads formed of the conductive pattern are electrically connected to the semiconductor element, the lead frame is mounted on a mold, and the space formed by the lead frame and the upper mold is filled with resin, The thermosetting resin layer and the filled resin are combined, and the lead frame exposed on the back surface of the filled resin is separated from the lead by removing the connecting portion of the conductive foil.

【００２６】この製造方法では導電箔に多数の半導体素
子半導体素子搭載領域を近接させて配置でき、極めて量
産効率を高めることができる。In this manufacturing method, a large number of semiconductor element semiconductor element mounting regions can be arranged close to the conductive foil, and the mass production efficiency can be extremely improved.

【００２７】[0027]

【発明の実施の形態】板状体を説明する第１の実施の形
態 本発明の板状体について図１を参照して説明する。BEST MODE FOR CARRYING OUT THE INVENTION First Embodiment for Explaining Plate-like Body A plate-like body according to the present invention will be described with reference to FIG.

【００２８】本発明に依る板状体は、平坦な第１の主面
と第２の主面を有する導電箔と、前記導電箔の前記第１
の主面から設けられ且つ前記導電箔の厚みの途中まで除
去して設けた分離溝で分離して形成された導電パターン
と、前記分離溝および前記導電パターンの一部を被覆し
た熱硬化性樹脂層とから構成されている。The plate-like body according to the present invention comprises a conductive foil having a flat first main surface and a flat second main surface, and the first conductive foil.
Of the conductive foil, which is formed from the main surface of the conductive foil and is separated by a separating groove provided by removing the conductive foil up to the middle of the thickness, and a thermosetting resin covering a part of the separating groove and the conductive pattern. It is composed of layers.

【００２９】導電箔６０としては、Ｃｕを主材料とした
導電箔、Ａｌを主材料とした導電箔、またはＦｅ−Ｎｉ
等の合金から成る導電箔、Ｃｕ−Ａｌの積層体またはＡ
ｌ−Ｃｕ−Ａｌの積層体等を用いることができる。もち
ろん、他の導電材料でも可能であり、特にエッチングで
きる導電材、レーザで蒸発する導電材が好ましい。As the conductive foil 60, a conductive foil mainly made of Cu, a conductive foil mainly made of Al, or Fe-Ni is used.
Conductive foil made of alloy such as Cu, laminated layer of Cu-Al or A
A laminated body of l-Cu-Al or the like can be used. Of course, other conductive materials are also possible, and in particular, a conductive material that can be etched and a conductive material that evaporates with a laser are preferable.

【００３０】導電箔６０は平板状あるいはシート状であ
り、平坦な第１の主面４１および第２の主面４２を有す
る。The conductive foil 60 has a flat plate shape or a sheet shape and has a flat first main surface 41 and a flat second main surface 42.

【００３１】導電箔６０は第１の主面４１からハーフエ
ッチングして形成された分離溝６１で導電パターン５１
が形成されており、導電箔６０の第２の主面４２側は導
電箔６０が残っているので導電パターン５１を一体に支
持できる。具体的には、厚さ１２５μｍ程度のＣｕ箔を
用い、分離溝６１は２０〜３０μｍに形成されると、導
電パターン５１のファインパターンが実現できる。The conductive foil 60 has a separation groove 61 formed by half-etching from the first main surface 41 to form a conductive pattern 51.
Is formed, and since the conductive foil 60 remains on the second main surface 42 side of the conductive foil 60, the conductive pattern 51 can be integrally supported. Specifically, when a Cu foil having a thickness of about 125 μm is used and the separation groove 61 is formed to have a thickness of 20 to 30 μm, a fine pattern of the conductive pattern 51 can be realized.

【００３２】熱硬化性樹脂層５０Ａとしては、エポキシ
樹脂等の熱硬化性樹脂が用いられ、分離溝６１を埋め込
み且つ導電パターン５１の表面を被覆するように設けら
れる。この熱硬化性樹脂層５０Ａは熱硬化性樹脂を有機
溶剤に溶かした液状の材料をキャスティングして分離溝
６１および導電パターン５１表面に塗布し、半硬化して
有機溶剤を飛ばした後に本硬化して形成される。また熱
硬化性樹脂層５０Ａにはシリカ、アルミナ等のフィラー
を混入して導電パターン５１との熱膨張係数を緩和する
と良い。一般的にエポキシ樹脂の熱膨張係数は５０ｐｐ
ｍ／℃であり、上記したフィラー入りのエポキシ樹脂の
熱膨張係数は１５〜３０ｐｐｍ／℃であり、導電パター
ン５１を形成する銅の熱膨張係数は１８ｐｐｍ／℃であ
るので、エポキシ樹脂と銅との熱膨張係数のミスマッチ
を改善できる。A thermosetting resin such as an epoxy resin is used as the thermosetting resin layer 50A, and is provided so as to fill the separation groove 61 and cover the surface of the conductive pattern 51. The thermosetting resin layer 50A is formed by casting a liquid material obtained by dissolving a thermosetting resin in an organic solvent, applying the liquid material to the surface of the separation groove 61 and the conductive pattern 51, and semi-curing the organic solvent to remove the organic solvent, and then main curing. Formed. Further, it is preferable to mix a filler such as silica or alumina in the thermosetting resin layer 50A to relax the coefficient of thermal expansion with the conductive pattern 51. Generally, the thermal expansion coefficient of epoxy resin is 50 pp
m / ° C., the thermal expansion coefficient of the above-mentioned filler-containing epoxy resin is 15 to 30 ppm / ° C., and the thermal expansion coefficient of copper forming the conductive pattern 51 is 18 ppm / ° C. It is possible to improve the mismatch of the thermal expansion coefficient of.

【００３３】また熱硬化性樹脂層５０Ａは液状の状態で
分離溝６１に充填されるので、トランスファーモールド
されるエポキシ樹脂に比較して低粘度のため分離溝６１
の内壁に密着でき、両者の接着強度が大幅に増加でき
る。Since the thermosetting resin layer 50A is filled in the separating groove 61 in a liquid state, the separating groove 61 has a lower viscosity than the epoxy resin to be transfer-molded.
Can be closely adhered to the inner wall of, and the adhesive strength between both can be greatly increased.

【００３４】更に熱硬化性樹脂層５０Ａは予め半硬化し
たシート状のフィルムを加熱圧着して本硬化して、溶融
したエポキシ樹脂で分離溝６１および導電パターン５１
表面に付着する方法も採用できる。Further, as the thermosetting resin layer 50A, a sheet-like film which has been semi-cured in advance is heated and pressure-bonded to be fully cured, and the separation groove 61 and the conductive pattern 51 are made of molten epoxy resin.
A method of adhering to the surface can also be adopted.

【００３５】導電パターン５１は半導体素子搭載領域に
近接して設けられる複数のリードＬ、半導体素子搭載領
域に設けられる半導体素子を搭載するアイランドＨとで
形成されている。なお、導電パターン５１の一部を利用
して内部の配線として利用できる。The conductive pattern 51 is formed by a plurality of leads L provided in the vicinity of the semiconductor element mounting area and an island H for mounting the semiconductor element provided in the semiconductor element mounting area. Note that a part of the conductive pattern 51 can be used as an internal wiring.

【００３６】また半導体素子のアイランドＨへの固着
は、電気的接続が不要であれば、絶縁性接着剤が選択さ
れ、また電気的接続が必要な場合は、ダイボンディング
領域に導電被膜５４が採用される。この導電被膜５４と
して考えられる材料は、Ａｇ、Ａｕ、ＰｔまたはＰｄ等
であり、蒸着、スパッタリング、ＣＶＤ等の低真空、ま
たは高真空下の被着、メッキまたは焼結等により被覆さ
れる。For fixing the semiconductor element to the island H, an insulating adhesive is selected if no electrical connection is required, and if an electrical connection is required, a conductive coating 54 is used in the die bonding area. To be done. The material considered as the conductive coating 54 is Ag, Au, Pt, Pd, or the like, which is coated by deposition under low vacuum or high vacuum such as vapor deposition, sputtering, CVD, or plating or sintering.

【００３７】例えばＡｇは、Ａｕと接着するし、ロウ材
とも接着する。よってチップ裏面にＡｕ被膜が被覆され
ていれば、そのままＡｇ被膜、Ａｕ被膜、半田被膜を導
電パターン５１に被覆することによってチップを熱圧着
でき、また半田等のロウ材を介してチップを固着でき
る。ここで、前記導電被膜は複数層に積層された導電被
膜の最上層に形成されても良い。例えば、Ｃｕの導電パ
ターン５１の上には、Ｎｉ被膜、Ａｕ被膜の二層が順に
被着されたもの、Ｎｉ被膜、Ｃｕ被膜、半田被膜の三層
が順に被着されたもの、Ａｇ被膜、Ｎｉ被膜の二層が順
に被覆されたものが形成できる。尚、これら導電被膜の
種類、積層構造は、これ以外にも多数あるが、ここでは
省略をする。For example, Ag adheres to Au and also to the brazing material. Therefore, if the back surface of the chip is covered with the Au film, the chip can be thermocompression bonded by directly covering the conductive pattern 51 with the Ag film, the Au film, and the solder film, and the chip can be fixed via the brazing material such as solder. . Here, the conductive coating may be formed on the uppermost layer of the conductive coating stacked in a plurality of layers. For example, two layers of Ni coating and Au coating are sequentially deposited on the Cu conductive pattern 51, three coatings of Ni coating, Cu coating, and solder coating are sequentially deposited, Ag coating, It is possible to form a structure in which two layers of Ni coating are sequentially coated. Although there are many other types and laminated structures of these conductive coatings, they are omitted here.

【００３８】なお、ボンディングワイヤーを固着するリ
ードにもボンディング領域に同様の導電被膜５４を同時
に形成する。A similar conductive film 54 is simultaneously formed in the bonding region on the lead to which the bonding wire is fixed.

【００３９】板状体の周端にはガイド孔４３を設けて製
造時の位置決め等に用いると良い。A guide hole 43 may be provided at the peripheral edge of the plate-like body to be used for positioning during manufacturing.

【００４０】本発明の特徴である板状体には、後で詳述
するが、ハーフエッチングして形成した導電パターン５
１のアイランドＨに半導体素子５２を搭載し、封止用絶
縁性樹脂５０Ｂで封止する。そして封止用絶縁性樹脂５
０Ｂの裏面に露出している導電箔６０をエッチング、研
磨または研削等で加工して、導電パターン５１を完全に
分離して個別の半導体装置を完成する。この製造方法を
採用することにより、半導体素子５２、複数のリードＬ
と、封止用絶縁性樹脂５０Ｂの３つの材料で構成するこ
とができる。そしてこの板状体は、最終的にリードフレ
ームとして機能させることができる。The plate-like body which is a feature of the present invention will be described in detail later, but the conductive pattern 5 formed by half etching.
The semiconductor element 52 is mounted on the island H of No. 1 and sealed with the sealing insulating resin 50B. And the insulating resin 5 for sealing
The conductive foil 60 exposed on the back surface of 0B is processed by etching, polishing, grinding or the like to completely separate the conductive pattern 51 to complete individual semiconductor devices. By adopting this manufacturing method, the semiconductor element 52 and the leads L
And the sealing insulating resin 50B. Then, this plate-like body can finally function as a lead frame.

【００４１】本発明の最大の特徴は、導電箔６０をハー
フエッチングして一部で連結された導電パターン５１を
形成した板状体を半導体素子の組立に用いることであ
る。また分離溝が極めて浅いので封止用絶縁性樹脂との
接着強度が十分に得られないので、これを補強する意味
で低粘度の熱硬化性樹脂層５０Ａで分離溝６１を埋め込
んで両者の接着強度を上げている。The greatest feature of the present invention is that the conductive foil 60 is half-etched to form a conductive pattern 51 partially connected to the plate-shaped body for use in assembling a semiconductor device. Further, since the separation groove is extremely shallow, sufficient adhesive strength with the insulating resin for sealing cannot be obtained. Therefore, in order to reinforce this, the separation groove 61 is filled with the thermosetting resin layer 50A having a low viscosity to bond the both. Strengthening.

【００４２】更には、図３７の従来構造のリードフレー
ムでは、タイバーに支持されたリードは最終形状に完全
に抜かれてパターニングされているため、リードが変形
する問題が多発する。しかし、この板状体では、リード
Ｌは導電箔６０と一体で成るため、導電箔６０が固定さ
れている限り、リードが変形することは無くなる。従っ
て、リードＬへのボンディングも安定してできる特徴を
有する。Furthermore, in the lead frame of the conventional structure shown in FIG. 37, since the leads supported by the tie bars are completely extracted into the final shape and patterned, the problem of lead deformation often occurs. However, in this plate-shaped body, the lead L is integrated with the conductive foil 60, so that the lead is not deformed as long as the conductive foil 60 is fixed. Therefore, there is a feature that bonding to the lead L can be stably performed.

【００４３】また従来のリードフレームでトランスファ
ーモールドすると、リードの裏側に、樹脂がバリとして
発生する。この状態では、トランスファーモールドした
後にこのバリを取り除く作業が入る。しかし本発明で
は、導電箔をハーフエッチングしているため、裏面は全
面に渡り導電箔であり、本発明の板状体を採用すること
で、従来発生する樹脂バリは全く心配する必要が無くな
る。 リードフレームを説明する第２の実施の形態 本発明に依るリードフレームは、図２に示す如く、平坦
な第１の主面４１と第２の主面４２を有する導電箔６０
と、前記導電箔６０の前記第１の主面４１から設けられ
且つ前記導電箔６０の厚みの途中まで除去して設けた分
離溝６１で分離して形成された導電パターン５１と、前
記分離溝６１および前記導電パターン５１の一部を被覆
した熱硬化性樹脂層５０Ａとを備え、半導体素子と電気
的に接続される前記導電パターン５１がハーフエッチン
グされることにより凸状に板状体に形成されて構成され
る。When transfer molding is performed using a conventional lead frame, resin is generated as burrs on the back side of the leads. In this state, the work of removing this burr after the transfer molding is performed. However, in the present invention, since the conductive foil is half-etched, the back surface is entirely the conductive foil, and by employing the plate-shaped body of the present invention, it is not necessary to worry about resin burrs that have been conventionally generated. Second Embodiment Explaining Lead Frame A lead frame according to the present invention has a conductive foil 60 having a flat first main surface 41 and a flat second main surface 42, as shown in FIG.
A conductive pattern 51 that is formed from the first main surface 41 of the conductive foil 60 and is separated by a separation groove 61 that is formed by removing the conductive foil 60 up to the middle thereof, and the separation groove. 61 and a thermosetting resin layer 50A covering a part of the conductive pattern 51, and the conductive pattern 51 electrically connected to a semiconductor element is half-etched to form a convex plate-like body. Is configured.

【００４４】各構成要素は前述した板状体と同じである
ので、ここでは説明を省略する。リードフレームは長尺
の平坦な第１の主面４１と第２の主面４２を有する導電
箔６０にブロック６２毎に導電パターン５１で形成され
た多数の半導体素子搭載領域６５を行列状に配置し、導
電箔６０にはこのブロック６２が複数個並べられてい
る。従来のリードフレームと異なり、各半導体素子搭載
領域６５間は約５０μｍと極めて近接して配置される。Since the respective constituent elements are the same as those of the plate-shaped body described above, the description thereof will be omitted here. In the lead frame, a large number of semiconductor element mounting regions 65 formed by the conductive pattern 51 for each block 62 are arranged in a matrix on a conductive foil 60 having a long flat first main surface 41 and second flat main surface 42. A plurality of the blocks 62 are arranged on the conductive foil 60. Unlike the conventional lead frame, the semiconductor element mounting regions 65 are arranged very close to each other with a distance of about 50 μm.

【００４５】各ブロック６２に配列されたユニットは中
央にアイランドＨが設けられ、アイランドＨに隣接して
複数のリードＬが設けられている。アイランドＨとリー
ドＬ間は分離溝６１で分離され、分離溝６１とアイラン
ドＨおよびリードＬの周辺が熱硬化性樹脂層５０Ａで埋
められている。The unit arranged in each block 62 is provided with an island H in the center and a plurality of leads L adjacent to the island H. The island H and the lead L are separated by a separation groove 61, and the periphery of the separation groove 61, the island H, and the lead L are filled with a thermosetting resin layer 50A.

【００４６】このリードフレームは導電パターン５１が
エッチングで作られるので、任意のパターンを実現で
き、例えば導電パターン５１の一部を利用して内部の配
線として利用でき、分離溝６１も浅いので極めてファイ
ンパターンに適したものとなる。Since the conductive pattern 51 is formed by etching in this lead frame, an arbitrary pattern can be realized. For example, a part of the conductive pattern 51 can be used as an internal wiring, and the separation groove 61 is shallow, so that it is extremely fine. It will be suitable for the pattern.

【００４７】このリードフレームの製造方法を図３から
図８を参照して説明する。A method of manufacturing this lead frame will be described with reference to FIGS.

【００４８】本発明のリードフレームは、導電箔６０を
用意し、少なくとも半導体素子搭載領域６５を多数個形
成する導電パターン５１を除く領域の前記導電箔６０に
前記導電箔６０の厚みよりも浅い分離溝６１を形成して
導電パターン５１を形成する工程と、熱硬化性樹脂で分
離溝６１および導電パターン５１を被覆する工程と、所
定の導電パターン５１表面をレーザーエッチングで露出
する工程と、露出された導電パターン５１に選択的に導
電被膜５４を形成する工程から形成される。In the lead frame of the present invention, a conductive foil 60 is prepared, and at least the conductive foil 60 in a region excluding the conductive pattern 51 forming a large number of semiconductor element mounting regions 65 is separated from the conductive foil 60 with a thickness smaller than that of the conductive foil 60. A step of forming the groove 61 to form the conductive pattern 51, a step of covering the separation groove 61 and the conductive pattern 51 with a thermosetting resin, a step of exposing the surface of a predetermined conductive pattern 51 by laser etching, and a step of exposing It is formed by the step of selectively forming the conductive film 54 on the conductive pattern 51.

【００４９】第１の工程では、図３から図５に示すよう
に、導電箔６０を用意し、少なくとも半導体素子搭載領
域６５を多数個形成する導電パターン５１を除く領域の
導電箔６０に導電箔６０の厚みよりも浅い分離溝６１を
形成してブロック６２毎の導電パターン５１を形成する
ことにある。In the first step, as shown in FIGS. 3 to 5, a conductive foil 60 is prepared, and at least the conductive foil 60 is formed on the conductive foil 60 in the region excluding the conductive pattern 51 forming a large number of semiconductor element mounting regions 65. The purpose is to form a separation groove 61 that is shallower than the thickness of 60 to form the conductive pattern 51 for each block 62.

【００５０】本工程では、まず図３Ａの如く、平坦な第
１の主面４１と第２の主面４２を有するシート状の導電
箔６０を用意する。この導電箔６０は、ロウ材の付着
性、ボンディング性、メッキ性が考慮されてその材料が
選択され、材料としては、Ｃｕを主材料とした導電箔、
Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金か
ら成る導電箔、Ｃｕ−Ａｌの積層体またはＡｌ−Ｃｕ−
Ａｌの積層体等が採用される。In this step, first, as shown in FIG. 3A, a sheet-shaped conductive foil 60 having a flat first main surface 41 and a flat second main surface 42 is prepared. The material of the conductive foil 60 is selected in consideration of the adhesiveness, the bonding property, and the plating property of the brazing material, and the conductive foil mainly made of Cu is used as the material.
Conductive foil containing Al as a main material, conductive foil made of an alloy such as Fe-Ni, a laminated body of Cu-Al, or Al-Cu-
A laminated body of Al or the like is adopted.

【００５１】導電箔６０の厚さは、後のエッチングを考
慮すると１０μｍ〜３００μｍ程度が好ましく、ここで
は１２５μｍの銅箔を採用した。しかし３００μｍ以上
でも１０μｍ以下でも基本的には良い。後述するよう
に、導電箔６０の厚みよりも浅い分離溝６１が形成でき
ればよい。The thickness of the conductive foil 60 is preferably about 10 μm to 300 μm in consideration of later etching, and a copper foil of 125 μm is used here. However, it is basically good if it is 300 μm or more or 10 μm or less. As described later, it suffices if the separation groove 61 that is shallower than the thickness of the conductive foil 60 can be formed.

【００５２】尚、シート状の導電箔６０は、所定の幅、
例えば４５ｍｍでロール状に巻かれて用意され、これが
後述する各工程に搬送されても良いし、所定の大きさに
カットされた短冊状の導電箔６０が用意され、後述する
各工程に搬送されても良い。The sheet-shaped conductive foil 60 has a predetermined width,
For example, it may be prepared by being rolled into a roll of 45 mm and conveyed to each step described below, or a strip-shaped conductive foil 60 cut into a predetermined size may be prepared and conveyed to each step described below. May be.

【００５３】具体的には、図３Ｂに示す如く、短冊状の
導電箔６０に多数の半導体素子搭載領域６５が形成され
るブロック６２が４〜５個離間して並べられる。各ブロ
ック６２間にはスリット６３が設けられ、モールド工程
等での加熱処理で発生する導電箔６０の応力を吸収す
る。また導電箔６０の上下周端にはインデックス孔６４
が一定の間隔で設けられ、各工程での位置決めに用いら
れる。Specifically, as shown in FIG. 3B, 4 to 5 blocks 62 in which a large number of semiconductor element mounting regions 65 are formed are arranged on a strip-shaped conductive foil 60 so as to be spaced apart from each other. Slits 63 are provided between the blocks 62 to absorb the stress of the conductive foil 60 generated by the heat treatment in the molding process or the like. In addition, index holes 64 are formed at the upper and lower peripheral edges of the conductive foil 60.
Are provided at regular intervals and are used for positioning in each process.

【００５４】続いて、ブロック６２毎の導電パターン５
１を形成する。Subsequently, the conductive pattern 5 for each block 62
1 is formed.

【００５５】まず、図４に示す如く、Ｃｕ箔６０の上
に、ホトレジスト（耐エッチングマスク）ＰＲを形成
し、導電パターン５１となる領域を除いた導電箔６０が
露出するようにホトレジストＰＲをパターニングする。
そして、図５Ａに示す如く、ホトレジストＰＲを介して
導電箔６０を選択的にエッチングする。First, as shown in FIG. 4, a photoresist (etching-resistant mask) PR is formed on the Cu foil 60, and the photoresist PR is patterned so that the conductive foil 60 except the region to be the conductive pattern 51 is exposed. To do.
Then, as shown in FIG. 5A, the conductive foil 60 is selectively etched through the photoresist PR.

【００５６】エッチングにより形成された分離溝６１の
深さは、例えば２０〜３０μｍであり、その側面は、酸
化処理や化学研磨処理されて粗面化され、熱硬化性樹脂
層５０Ａとの接着強度が向上される。The depth of the separation groove 61 formed by etching is, for example, 20 to 30 μm, and the side surface thereof is roughened by an oxidation treatment or a chemical polishing treatment, and has an adhesive strength with the thermosetting resin layer 50A. Is improved.

【００５７】またこの分離溝６１の側壁は、模式的にス
トレートで図示しているが、除去方法により異なる構造
となる。この除去工程は、ウェットエッチング、ドライ
エッチング、レーザによる蒸発、ダイシングが採用でき
る。ウェットエッチングの場合、エッチャントは、塩化
第二鉄または塩化第二銅が主に採用され、前記導電箔６
０は、このエッチャントの中にディッピングされるか、
このエッチャントでシャワーリングされる。ここでウェ
ットエッチングは、一般に非異方性にエッチングされる
ため、側面は湾曲構造になる。Although the side wall of the separation groove 61 is schematically shown as straight, it has a different structure depending on the removing method. For this removing step, wet etching, dry etching, laser evaporation, or dicing can be adopted. In the case of wet etching, ferric chloride or cupric chloride is mainly used as the etchant, and the conductive foil 6 is used.
0 is dipped in this etchant,
You will be showered with this etchant. Since the wet etching is generally non-anisotropic, the side surface has a curved structure.

【００５８】またドライエッチングの場合は、異方性、
非異方性でエッチングが可能である。現在では、Ｃｕを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。In the case of dry etching, anisotropy,
Non-anisotropic etching is possible. At present, it is said that Cu cannot be removed by reactive ion etching, but it can be removed by sputtering. Moreover, anisotropic or non-anisotropic etching can be performed depending on the sputtering conditions.

【００５９】またレーザでは、直接レーザ光を当てて分
離溝６１を形成でき、この場合は、どちらかといえば分
離溝６１の側面はストレートに形成される。Further, in the laser, the separation groove 61 can be formed by directly applying the laser beam, and in this case, the side surface of the separation groove 61 is rather straight.

【００６０】図５Ｂに具体的な導電パターン５１を示
す。本図は図３Ｂで示したブロック６２の１個を拡大し
たものに対応する。黒く塗られた部分の１個が１つの半
導体素子搭載領域６５であり、導電パターン５１を構成
し、１つのブロック６２には５行５列のマトリックス状
に多数の半導体素子搭載領域６５が配列され、各半導体
素子搭載領域６５毎に同一の導電パターン５１が設けら
れている。各ブロックの周辺には枠状のパターン６６が
設けられ、それと少し離間してその内側にダイシング時
の位置合わせマーク６７が設けられている。枠状のパタ
ーン６６はモールド金型との嵌合に使用され、また導電
箔６０の裏面エッチング後には封止用絶縁性樹脂５０の
補強をする働きを有する。FIG. 5B shows a specific conductive pattern 51. This figure corresponds to an enlargement of one of the blocks 62 shown in FIG. 3B. One of the portions painted in black is one semiconductor element mounting area 65, which constitutes the conductive pattern 51, and a large number of semiconductor element mounting areas 65 are arranged in a matrix of 5 rows and 5 columns in one block 62. The same conductive pattern 51 is provided for each semiconductor element mounting region 65. A frame-shaped pattern 66 is provided around each block, and an alignment mark 67 for dicing is provided inside the pattern 66 with a slight distance therebetween. The frame-shaped pattern 66 is used for fitting with the molding die, and has a function of reinforcing the insulating resin 50 for sealing after the back surface of the conductive foil 60 is etched.

【００６１】第２の工程では、図６に示す如く、分離溝
６１および導電パターン５１の表面を被覆するように熱
硬化性樹脂層５０Ａを形成することにある。In the second step, as shown in FIG. 6, the thermosetting resin layer 50A is formed so as to cover the surfaces of the separation groove 61 and the conductive pattern 51.

【００６２】本工程は本発明の特徴とする工程であり、
熱硬化性樹脂層５０Ａとしては、エポキシ樹脂等の熱硬
化性樹脂が用いられ、分離溝６１を埋め込み且つ導電パ
ターン５１の表面を被覆するように設けられる。この熱
硬化性樹脂層５０Ａは熱硬化性樹脂を有機溶剤に溶かし
た液状の材料をキャスティングして分離溝６１および導
電パターン５１表面に塗布し、８０℃から１００℃の加
熱をして半硬化させ有機溶剤を飛ばした後に、１５０℃
から１７０℃で１．５時間程度加熱して本硬化して形成
される。従って、半硬化の状態では熱硬化性樹脂はＢス
テージの状態であり、熱硬化されていない。This step is a step characterized by the present invention,
A thermosetting resin such as an epoxy resin is used as the thermosetting resin layer 50A, and is provided so as to fill the separation groove 61 and cover the surface of the conductive pattern 51. The thermosetting resin layer 50A is formed by casting a liquid material in which a thermosetting resin is dissolved in an organic solvent, applying the liquid material to the surface of the separation groove 61 and the conductive pattern 51, and heating it at 80 ° C. to 100 ° C. to semi-cure it. After removing the organic solvent, 150 ℃
To 170 ° C. for about 1.5 hours to be fully cured. Therefore, in the semi-cured state, the thermosetting resin is in the B stage state and is not thermoset.

【００６３】また熱硬化性樹脂層５０Ａにはシリカ、ア
ルミナ等のフィラーを混入して導電パターン５１との熱
膨張係数を緩和すると良い。一般的にエポキシ樹脂の熱
膨張係数は５０ｐｐｍ／℃であり、上記したフィラー入
りのエポキシ樹脂の熱膨張係数は１５〜３０ｐｐｍ／℃
であり、導電パターン５１を形成する銅の熱膨張係数は
１８ｐｐｍ／℃であるので、エポキシ樹脂と銅との熱膨
張係数のミスマッチを改善できる。It is advisable to mix a filler such as silica or alumina in the thermosetting resin layer 50A to relax the coefficient of thermal expansion with the conductive pattern 51. Generally, the thermal expansion coefficient of the epoxy resin is 50 ppm / ° C, and the thermal expansion coefficient of the above-mentioned filler-containing epoxy resin is 15 to 30 ppm / ° C.
Since the coefficient of thermal expansion of copper forming the conductive pattern 51 is 18 ppm / ° C., the mismatch in coefficient of thermal expansion between the epoxy resin and copper can be improved.

【００６４】また熱硬化性樹脂層５０Ａは液状の状態で
分離溝６１に充填されるので、トランスファーモールド
されるエポキシ樹脂に比較して低粘度のため分離溝６１
の内壁に密着でき、両者の接着強度が大幅に増加でき
る。この結果、今まででは約６０μｍの分離溝６１で接
着強度を確保していたが、接着強度の向上により分離溝
６１は２０〜３０μｍと半分の深さで済み、導電パター
ン５１をよりファインパターンに形成できる利点が得ら
れる。Since the thermosetting resin layer 50A is filled in the separation groove 61 in a liquid state, the separation groove 61 has a lower viscosity than that of the epoxy resin to be transfer-molded.
Can be closely adhered to the inner wall of, and the adhesive strength between both can be greatly increased. As a result, up to now, the adhesive strength was secured by the separation groove 61 of about 60 μm, but due to the improvement of the adhesive strength, the separation groove 61 has only a depth of 20 to 30 μm, which is half, and the conductive pattern 51 can be made into a finer pattern. The advantage is that it can be formed.

【００６５】他の方法として、熱硬化性樹脂層５０Ａは
予め半硬化したシート状の熱硬化性樹脂フィルムを加熱
圧着して本硬化して、溶融したエポキシ樹脂で分離溝６
１および導電パターン５１表面に付着する方法も採用で
きる。熱硬化性樹脂フィルムをその表面をクッション紙
で覆い、１ｃｍ2当たり１００ｋｇで圧着して１５０℃
から１７０℃で加熱して溶融したエポキシ樹脂で分離溝
６１および導電パターン５１表面を被覆した状態で本硬
化させる。As another method, for the thermosetting resin layer 50A, a sheet-shaped thermosetting resin film which has been semi-cured in advance is thermocompression-bonded to be fully cured, and the separation groove 6 is made of molten epoxy resin.
1 and the method of adhering to the surface of the conductive pattern 51 can also be adopted. The surface of the thermosetting resin film is covered with cushion paper, and pressure is applied at 100 kg / cm 2 to 150 ° C.
Then, the epoxy resin melted by heating at 170 ° C. to 170 ° C. is main-cured with the surface of the separation groove 61 and the conductive pattern 51 covered.

【００６６】なお、本工程では分離溝６１と熱硬化性樹
脂層５０Ａとの接着強度を高めるために分離溝６１の内
壁を酸化処理するか、有機酸系のエッチング処理液を用
いて分離溝６１の壁面を化学研磨して粗面化すると良
い。有機酸系のエッチング液としては、メック（株）製
ＣＺ−８１００を用い、このエッチング液に数分間浸漬
して表面に１〜２μｍ程度の凹凸を形成する。これによ
り分離溝６１の内壁表面が粗面化されるので、分離溝６
１と熱硬化性樹脂層５０Ａとの接着強度を高めることが
できる。In this step, the inner wall of the separation groove 61 is oxidized in order to increase the adhesive strength between the separation groove 61 and the thermosetting resin layer 50A, or the separation groove 61 is formed by using an organic acid-based etching treatment liquid. It is advisable to chemically polish the wall surface of to roughen. CZ-8100 manufactured by MEC Co., Ltd. is used as the organic acid-based etching solution, and the surface is dipped in this etching solution for several minutes to form irregularities of about 1 to 2 μm. As a result, the inner wall surface of the separation groove 61 is roughened, so that the separation groove 6
1 and the thermosetting resin layer 50A can be increased in adhesive strength.

【００６７】また本工程では、他の実施例として熱硬化
性樹脂の代わりにUV硬化樹脂を用いることもできる。す
なわち、ＵＶ硬化樹脂を真空ラミネータで塗膜した後
に、ＵＶ照射、現像して本硬化すると、分離溝６１およ
び導電パターン５１の所望の表面を被覆するようにUV硬
化樹脂層を形成することができる。この場合は、次の第
３の工程を一緒に行うので、工程が簡単になる。すなわ
ち、所定の粘度のＵＶ硬化樹脂を塗布し、紫外線を照射
してパターニングしても良い。どちらも紫外線を照射す
ることで、現像液に対して溶融（または硬化）するた
め、後述するレーザーを用いなくても、現像液で簡単に
パターを書くことが可能となる。Further, in this step, as another embodiment, a UV curable resin may be used instead of the thermosetting resin. That is, when a UV curable resin is applied with a vacuum laminator, UV irradiation, development and main curing are performed, a UV curable resin layer can be formed so as to cover desired surfaces of the separation groove 61 and the conductive pattern 51. . In this case, since the following third step is performed together, the step is simplified. That is, it is also possible to apply a UV curable resin having a predetermined viscosity and irradiate it with ultraviolet rays for patterning. Both of them are melted (or cured) in the developing solution by irradiating them with ultraviolet rays, so that it is possible to easily write a pattern with the developing solution without using a laser described later.

【００６８】第３の工程では、図７に示す如く、所望の
導電パターン５１表面の熱硬化性樹脂層５０Ａをレーザ
ーエッチングで除去して露出することにある。In the third step, as shown in FIG. 7, the thermosetting resin layer 50A on the surface of the desired conductive pattern 51 is removed by laser etching and exposed.

【００６９】本工程では、直接描画でレーザーエッチン
グにより熱硬化性樹脂層５０Ａを選択的に取り除き、導
電パターン５１を露出させる。レーザーとしては、炭酸
ガスレーザーが好ましいが、エキシマレーザーやＹＡＧ
レ−ザーも利用できる。またレーザーで絶縁樹脂を蒸発
させた後、開口部の底部に残査がある場合は、過マンガ
ン酸ソーダまたは過硫酸アンモニウム等でウェットエッ
チングするかエキシマレーザー等でドライエッチング
し、この残査を取り除く。In this step, the thermosetting resin layer 50A is selectively removed by laser etching by direct writing to expose the conductive pattern 51. As the laser, a carbon dioxide laser is preferable, but an excimer laser or YAG is used.
A laser is also available. After the insulating resin is evaporated by the laser, if there is a residue on the bottom of the opening, it is removed by wet etching with sodium permanganate, ammonium persulfate or the like, or dry etching with an excimer laser or the like.

【００７０】本発明の第４の工程は、図８に示す如く、
露出された導電パターン５１に導電被膜５４を形成す
る。The fourth step of the present invention is as shown in FIG.
A conductive film 54 is formed on the exposed conductive pattern 51.

【００７１】この導電被膜５４は残された熱硬化性樹脂
層５０Ａをマスクとして用い、金、銀あるいはパラジュ
ームを電界あるいは無電界メッキで付着され、ダイパッ
ド、ボンディングパッドとして活用される。Using the remaining thermosetting resin layer 50A as a mask, the conductive coating 54 is deposited with gold, silver or palladium by electric field or electroless plating, and is used as a die pad or a bonding pad.

【００７２】例えば銀被膜は、金線と接着するし、ロウ
材とも接着する。よってチップ裏面に金被膜が被覆され
ていれば、そのまま導電パターン５１上の銀被膜にチッ
プを熱圧着でき、また半田等のロウ材を介してチップを
固着できる。また銀の導電被膜にはＡｕ細線が接着でき
るため、ワイヤーボンディングも可能となる。従ってこ
れらの導電被膜５４をそのままダイパッド、ボンディン
グパッドとして活用できるメリットを有する。For example, the silver coating adheres to the gold wire and also to the brazing material. Therefore, if the back surface of the chip is covered with the gold film, the chip can be directly thermocompression-bonded to the silver film on the conductive pattern 51, and the chip can be fixed via a brazing material such as solder. Further, since the Au thin wire can be adhered to the silver conductive film, wire bonding is also possible. Therefore, there is an advantage that these conductive coatings 54 can be utilized as they are as a die pad and a bonding pad.

【００７３】次に、上述した板状体またはリードフレー
ムにより発生する効果を説明する。Next, the effect produced by the above-mentioned plate-shaped body or lead frame will be described.

【００７４】第１に、板状体またはリードフレームは、
ハーフエッチングされて凸部となったリードＬが形成さ
れるため、リードの微細パターンが可能となる。従って
リードの幅、リード間隔を狭くすることができ、より平
面サイズの小さいパッケージが形成できる。First, the plate-like body or lead frame is
Since the lead L which is half-etched and becomes a convex portion is formed, a fine pattern of the lead is possible. Therefore, the lead width and the lead interval can be narrowed, and a package having a smaller planar size can be formed.

【００７５】第２に、導電箔６０および熱硬化性樹脂層
５０Ａで構成されるため、必要最小限で構成でき、極力
無駄な材料を無くすことができ、コストを大幅に抑えた
薄型の板状体またはリードフレームが実現できる。Secondly, since it is composed of the conductive foil 60 and the thermosetting resin layer 50A, it can be constituted by the minimum necessary amount, the wasteful material can be eliminated as much as possible, and the thin plate-like shape which greatly reduces the cost. The body or lead frame can be realized.

【００７６】第３に、リードＬは、ハーフエッチングで
凸部となる導電パターン５１で形成され、個別分離は封
止の後に行われるため、リードＬ間に形成されるタイバ
ーは不要となる。よって、タイバーの形成、タイバーの
カットは、本発明では全く不要となる。Thirdly, the lead L is formed by the conductive pattern 51 which becomes a convex portion by half etching, and the individual separation is performed after sealing, so that the tie bar formed between the leads L becomes unnecessary. Therefore, the formation of the tie bar and the cutting of the tie bar are completely unnecessary in the present invention.

【００７７】第４に、凸部となったリードＬが封止用絶
縁性樹脂５０に埋め込まれた後、封止用絶縁性樹脂５０
の裏面から露出した導電箔６０を取り除いて、リードＬ
を分離しているため、従来構造のように、リードＬ間に
は樹脂バリが全く発生しない。よってモールド後のバリ
取りが全く不要となる。Fourth, after the lead L which has become the convex portion is embedded in the sealing insulating resin 50, the sealing insulating resin 50 is formed.
Remove the conductive foil 60 exposed from the back of the
Therefore, unlike the conventional structure, no resin burr is generated between the leads L. Therefore, deburring after molding is completely unnecessary.

【００７８】第５に、アイランドＨの裏面が封止用絶縁
性樹脂５0の裏面から露出されるので、半導体素子から
発生する熱を裏面から放出することができる。半導体装
置の製造方法を説明する第３の実施の形態前述した板状
体またはリードフレームを採用し、半導体装置６０が製
造されるまでを図９〜図１３を参照して説明する。Fifth, since the back surface of the island H is exposed from the back surface of the sealing insulating resin 50, the heat generated from the semiconductor element can be radiated from the back surface. Third Embodiment Explaining Method of Manufacturing Semiconductor Device A process for manufacturing the semiconductor device 60 using the above-described plate-shaped body or lead frame will be described with reference to FIGS. 9 to 13.

【００７９】第１の工程は、図９に示す如く、所望の導
電パターン５１の各半導体素子搭載領域６５に半導体素
子５２を固着し、各半導体素子搭載領域６５の半導体素
子５２の電極と所望の導電パターン５１とを電気的に接
続する接続手段を形成することにある。In the first step, as shown in FIG. 9, the semiconductor element 52 is fixed to each semiconductor element mounting area 65 of the desired conductive pattern 51, and the electrodes of the semiconductor element 52 in each semiconductor element mounting area 65 and the desired electrodes are formed. The purpose is to form a connecting means for electrically connecting the conductive pattern 51.

【００８０】半導体素子５２としては、トランジスタ、
ダイオード、ＩＣチップ等の半導体素子である。また厚
みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウン
の半導体素子も実装できる。As the semiconductor element 52, a transistor,
Semiconductor elements such as diodes and IC chips. Although the thickness is increased, face-down semiconductor elements such as CSP and BGA can also be mounted.

【００８１】ここでは、ベアのＩＣチップ５２が導電パ
ターン５１のアイランドＨ上の導電被膜５４にダイボン
ディングされ、ＩＣチップ５２の各電極はリードＬ上の
導電被膜５４に熱圧着によるボールボンディングあるい
は超音波によるウェッヂボンディング等で固着されたボ
ンディングワイヤー５５を介して接続される。Here, the bare IC chip 52 is die-bonded to the conductive film 54 on the island H of the conductive pattern 51, and each electrode of the IC chip 52 is bonded to the conductive film 54 on the lead L by ball bonding by thermocompression bonding or super bonding. Connection is made through a bonding wire 55 fixed by wedge bonding using sound waves.

【００８２】本工程では、各ブロック６２に多数の導電
パターン５１が集積されているので、半導体素子５２の
固着およびワイヤーボンディングが極めて効率的に行え
る利点がある。In this step, since a large number of conductive patterns 51 are integrated in each block 62, there is an advantage that the semiconductor element 52 can be fixed and wire bonded very efficiently.

【００８３】第２の工程は、図１０に示す如く、各半導
体素子搭載領域６５の半導体素子５２を一括して被覆
し、分離溝６１に充填された熱硬化性樹脂層５０Ａと結
合するように封止用絶縁性樹脂５０Ｂで共通モールドす
ることにある。In the second step, as shown in FIG. 10, the semiconductor elements 52 in the respective semiconductor element mounting regions 65 are collectively covered and bonded to the thermosetting resin layer 50A filled in the separation groove 61. This is to perform common molding with the sealing insulating resin 50B.

【００８４】本工程では、図１０Ａに示す如く、既に前
の工程で分離溝６１および複数の導電パターン５１は熱
硬化性樹脂層５０Ａで被覆されているので、封止用絶縁
性樹脂５０Ｂは半導体素子５２を被覆し、分離溝６１お
よび導電パターン５１表面に残された熱硬化性樹脂層５
０Ａと結合される。特に、熱硬化性樹脂層５０Ａと封止
用絶縁性樹脂５０Ｂとは同種のエポキシ樹脂等の熱硬化
性樹脂を用いればお互いに馴染みが良いのでより強力な
接着強度を得られる。更に強い接着強度を実現するには
封止用絶縁性樹脂５０Ｂでモールドする前に、熱硬化性
樹脂層５０Ａの表面をＵＶ照射もしくはプラズマ照射し
て熱硬化性樹脂層５０Ａ表面の樹脂の極性基を活性化す
ると良い。そして熱硬化性樹脂層５０Ａと封止用絶縁性
樹脂５０Ｂとで一体となりより導電パターン５１が支持
されている。In this step, as shown in FIG. 10A, since the separation groove 61 and the plurality of conductive patterns 51 have already been covered with the thermosetting resin layer 50A in the previous step, the sealing insulating resin 50B is a semiconductor. The thermosetting resin layer 5 that covers the element 52 and remains on the surfaces of the separation groove 61 and the conductive pattern 51.
Combined with 0A. Particularly, if the thermosetting resin layer 50A and the sealing insulating resin 50B are made of the same type of thermosetting resin such as epoxy resin, they are well compatible with each other, and thus stronger adhesive strength can be obtained. In order to realize stronger adhesive strength, the surface of the thermosetting resin layer 50A is irradiated with UV or plasma before being molded with the sealing insulating resin 50B to polarize the polar group of the resin on the surface of the thermosetting resin layer 50A. It is good to activate. Then, the thermosetting resin layer 50A and the sealing insulating resin 50B are integrated with each other to further support the conductive pattern 51.

【００８５】また本工程では、トランスファーモール
ド、インジェクションモールド、またはディッピングに
より実現できる。樹脂材料としては、エポキシ樹脂等の
熱硬化性樹脂がトランスファーモールドで実現でき、ポ
リイミド樹脂、ポリフェニレンサルファイド等の熱可塑
性樹脂はインジェクションモールドで実現できる。Further, this step can be realized by transfer molding, injection molding or dipping. As the resin material, a thermosetting resin such as an epoxy resin can be realized by transfer molding, and a thermoplastic resin such as a polyimide resin or polyphenylene sulfide can be realized by injection molding.

【００８６】更に、本工程でトランスファーモールドあ
るいはインジェクションモールドする際に、図１０Ｂに
示すように各ブロック６２は１つの共通のモールド金型
に半導体素子搭載領域６５を納め、各ブロック毎に１つ
の封止用絶縁性樹脂５０Ｂで共通にモールドを行う。こ
のために従来のトランスファーモールド等の様に各半導
体素子搭載領域を個別にモールドする方法に比べて、大
幅な樹脂量の削減が図れ、モールド金型の共通化も図れ
る。Further, at the time of transfer molding or injection molding in this process, as shown in FIG. 10B, each block 62 accommodates the semiconductor element mounting area 65 in one common molding die, and one seal is provided for each block. Molding is performed in common with the stop insulating resin 50B. Therefore, compared with the conventional method of individually molding each semiconductor element mounting region such as transfer molding, the amount of resin can be significantly reduced, and the molding die can be standardized.

【００８７】導電箔６０表面に被覆された封止用絶縁性
樹脂５０Ｂの厚さは、半導体素子５２の最頂部から約１
００μｍ程度が被覆されるように調整されている。この
厚みは、強度を考慮して厚くすることも、薄くすること
も可能である。The thickness of the sealing insulating resin 50B coated on the surface of the conductive foil 60 is about 1 from the top of the semiconductor element 52.
It is adjusted to cover about 00 μm. This thickness can be increased or decreased in consideration of strength.

【００８８】本工程の特徴は、封止用絶縁性樹脂５０Ｂ
を被覆するまでは、導電パターン５１となる導電箔６０
が支持基板となることである。従来では、本来必要とし
ない支持基板上に導電路をを形成しているが、本発明で
は、支持基板となる導電箔６０は、電極材料として必要
な材料である。そのため、構成材料を極力省いて作業で
きるメリットを有し、コストの低下も実現できる。The feature of this step is that the sealing insulating resin 50B is used.
Until the conductive foil 60 becomes the conductive pattern 51.
Is to become a supporting substrate. Conventionally, the conductive path is formed on a support substrate that is not originally required, but in the present invention, the conductive foil 60 serving as the support substrate is a material required as an electrode material. Therefore, there is a merit that the constituent materials can be omitted as much as possible, and the cost can be reduced.

【００８９】また分離溝６１は、導電箔６０の厚みより
も浅く形成されているため、導電箔６０が導電パターン
５１として個々に分離されていない。従ってシート状の
導電箔６０として一体で取り扱え、封止用絶縁性樹脂５
０Ｂをモールドする際、金型への搬送、金型への実装の
作業が非常に楽になる特徴を有する。Since the separation groove 61 is formed to be shallower than the thickness of the conductive foil 60, the conductive foil 60 is not individually separated as the conductive pattern 51. Therefore, the sheet-shaped conductive foil 60 can be integrally handled, and the insulating resin for sealing 5
When molding 0B, it has a feature that the work of transferring to the mold and mounting on the mold is very easy.

【００９０】第３の工程は、同様に図１０Ａに示す如
く、分離溝６１を設けていない厚み部分の導電箔６０を
除去することにある。Similarly, as shown in FIG. 10A, the third step is to remove the conductive foil 60 in the thickness portion where the separation groove 61 is not provided.

【００９１】本工程は、導電箔６０の裏面を化学的およ
び／または物理的に除き、導電パターン５１として分離
するものである。この工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。In this step, the back surface of the conductive foil 60 is chemically and / or physically removed to separate the conductive pattern 51. This step is performed by polishing, grinding, etching, laser metal evaporation, or the like.

【００９２】実験では研磨装置または研削装置により全
面を約１００μｍ程度削り、分離溝６１から熱硬化性樹
脂層５０Ａを露出させている。この露出される面を図１
０Ａでは点線で示している。その結果、約３０μｍの厚
さの導電パターン５１となって分離される。また、熱硬
化性樹脂層５０Ａが露出する手前まで、導電箔６０を全
面ウェトエッチングし、その後、研磨または研削装置に
より全面を削り、熱硬化性樹脂層５０Ａを露出させても
良い。更に、導電箔６０を点線まで全面ウェトエッチン
グして熱硬化性樹脂層５０Ａを露出させても良い。In the experiment, the entire surface is ground by about 100 μm by a polishing device or a grinding device to expose the thermosetting resin layer 50A from the separation groove 61. Figure 1 shows this exposed surface
In 0A, it is indicated by a dotted line. As a result, the conductive patterns 51 having a thickness of about 30 μm are separated. Alternatively, the entire surface of the conductive foil 60 may be wet-etched until the thermosetting resin layer 50A is exposed, and then the entire surface may be ground by a polishing or grinding device to expose the thermosetting resin layer 50A. Further, the entire surface of the conductive foil 60 up to the dotted line may be wet-etched to expose the thermosetting resin layer 50A.

【００９３】この結果、熱硬化性樹脂層５０Ａに導電パ
ターン５１の裏面が露出する構造となる。すなわち、分
離溝６１に充填された熱硬化性樹脂層５０Ａの表面と導
電パターン５１の表面は、実質的に一致する構造となっ
ている。従って、本発明の半導体装置５３は従来の裏面
電極のように段差が設けられないため、マウント時に半
田等の表面張力でそのまま水平に移動してセルフアライ
ンできる特徴を有する。As a result, the back surface of the conductive pattern 51 is exposed in the thermosetting resin layer 50A. That is, the surface of the thermosetting resin layer 50 </ b> A filled in the separation groove 61 and the surface of the conductive pattern 51 have substantially the same structure. Therefore, since the semiconductor device 53 of the present invention does not have a step like the conventional back electrode, it has a feature that it can be horizontally moved as it is by the surface tension of solder or the like during mounting and self-aligned.

【００９４】更に、導電パターン５１の裏面処理を行
い、図１1に示す最終構造を得る。すなわち、電極を形
成する導電パターン５１を選択的に露出して他の部分を
レジスト層５７で被覆し、半田等の導電材を被着して裏
面電極５６を形成し、半導体装置として完成する。Further, the back surface of the conductive pattern 51 is processed to obtain the final structure shown in FIG. That is, the conductive pattern 51 forming an electrode is selectively exposed, the other portion is covered with a resist layer 57, and a conductive material such as solder is applied to form a back surface electrode 56, thereby completing a semiconductor device.

【００９５】第４の工程は、図１２に示す如く、複数個
のブロック６２を封止用絶縁性樹脂５０Ｂを当接させて
粘着シート８０に貼り付けることにある。As shown in FIG. 12, the fourth step is to attach a plurality of blocks 62 to the adhesive sheet 80 with the sealing insulating resin 50B in contact.

【００９６】前工程で導電箔６０の裏面エッチングをし
た後に、導電箔６０から各ブロック６２が切り離され
る。このブロック６２は熱硬化性樹脂層５０Ａと封止用
絶縁性樹脂５０Ｂで導電箔６０の残余部と連結されてい
るので、切断金型を用いず機械的に導電箔６０の残余部
から剥がすことで達成できる。After the back surface of the conductive foil 60 is etched in the previous step, each block 62 is separated from the conductive foil 60. Since this block 62 is connected to the remaining portion of the conductive foil 60 by the thermosetting resin layer 50A and the insulating resin 50B for sealing, it can be mechanically peeled from the remaining portion of the conductive foil 60 without using a cutting die. Can be achieved with.

【００９７】本工程では、ステンレス製のリング状の金
属枠８１に粘着シート８０の周辺を貼り付け、粘着シー
ト８０の中央部分には４個のブロック６２をダイシング
時のブレードが当たらないような間隔を設けて絶縁性樹
脂５０Ｂを当接させて貼り付けられる。粘着シート８０
としてはＵＶシート（リンテック社製）が用いられる
が、各ブロック６２は封止用絶縁性樹脂５０Ｂで機械的
強度があるので、安価なダイシングシートでも使用でき
る。In this step, the periphery of the pressure-sensitive adhesive sheet 80 is attached to a stainless steel ring-shaped metal frame 81, and four blocks 62 are provided in the central portion of the pressure-sensitive adhesive sheet 80 at intervals such that the blades do not hit during dicing. Is provided and the insulating resin 50B is abutted on and affixed. Adhesive sheet 80
Although a UV sheet (manufactured by Lintec Co., Ltd.) is used as the above, since each block 62 has mechanical strength with the sealing insulating resin 50B, an inexpensive dicing sheet can also be used.

【００９８】第５の工程は、図１３に示す如く、粘着シ
ート８０に貼り付けられた状態で熱硬化性樹脂層５０Ａ
と封止用絶縁性樹脂５０Ｂで一括してモールドされた各
ブロック６２の各半導体素子搭載領域６５の半導体素子
５２の特性の測定を行うことにある。In the fifth step, as shown in FIG. 13, the thermosetting resin layer 50A is attached to the adhesive sheet 80.
And to measure the characteristics of the semiconductor element 52 in each semiconductor element mounting region 65 of each block 62 that is molded together with the sealing insulating resin 50B.

【００９９】各ブロック６２の裏面には図１１に示すよ
うに、裏面電極５６が露出されており、各半導体素子搭
載領域６５が導電パターン５１形成時と全く同一にマト
リックス状に配列されている。この導電パターン５１の
封止用絶縁性樹脂５０Ｂから露出した裏面電極５６にプ
ローブ６８を当てて、各半導体素子搭載領域６５の半導
体素子５２の特性パラメータ等を個別に測定して良不良
の判定を行い、不良品には磁気インク等でマーキングを
行う。As shown in FIG. 11, the back surface electrodes 56 are exposed on the back surface of each block 62, and the respective semiconductor element mounting regions 65 are arranged in the same matrix as in the formation of the conductive patterns 51. The probe 68 is applied to the back surface electrode 56 exposed from the sealing insulating resin 50B of the conductive pattern 51, and the characteristic parameters and the like of the semiconductor element 52 in each semiconductor element mounting region 65 are individually measured to determine the good or bad. The defective product is marked with magnetic ink or the like.

【０１００】本工程では、各半導体素子搭載領域６５の
半導体装置５３は封止用絶縁性樹脂５０Ｂでブロック６
２毎に一体で支持されているので、個別にバラバラに分
離されていない。従って、粘着シート８０に貼り付けら
れた複数個のブロック６２をテスターの載置台に真空で
吸着させ、ブロック６２毎に半導体素子搭載領域６５の
サイズ分だけ矢印のように縦方向および横方向にピッチ
送りをすることで、極めて早く大量にブロック６２の各
半導体素子搭載領域６５の半導体装置５３の測定を行え
る。すなわち、従来必要であった半導体装置の表裏の判
別、電極の位置の認識等が不要にでき、更に複数個のブ
ロック６２を同時に処理するので、測定時間の大幅な短
縮を図れる。In this step, the semiconductor device 53 in each semiconductor element mounting region 65 is blocked with the sealing insulating resin 50B.
Since every two are supported integrally, they are not individually separated. Therefore, a plurality of blocks 62 attached to the adhesive sheet 80 are sucked onto the mounting table of the tester in a vacuum, and the blocks 62 are pitched in the vertical and horizontal directions by the size of the semiconductor element mounting area 65 as indicated by arrows. By feeding, the semiconductor devices 53 in the semiconductor element mounting regions 65 of the block 62 can be measured extremely quickly and in large quantities. That is, it is possible to eliminate the need for determining the front and back sides of the semiconductor device and the recognition of the positions of the electrodes, which have been conventionally required. Further, since a plurality of blocks 62 are processed at the same time, the measurement time can be greatly reduced.

【０１０１】第６の工程は、図１４に示す如く、粘着シ
ート８０に貼り付けられた状態でブロック６２の熱硬化
性樹脂層５０Ａと封止用絶縁性樹脂５０Ｂを各半導体素
子搭載領域６５毎にダイシングにより分離することにあ
る。In the sixth step, as shown in FIG. 14, the thermosetting resin layer 50A of the block 62 and the sealing insulating resin 50B are attached to the adhesive sheet 80 for each semiconductor element mounting region 65. It is to separate by dicing.

【０１０２】本工程では、粘着シート８０に貼り付けら
れた複数個のブロック６２をダイシング装置の載置台に
真空で吸着させ、ダイシングブレード６９で各半導体素
子搭載領域６５間のダイシングライン７０に沿って分離
溝６１上の熱硬化性樹脂層５０Ａと封止用封止用絶縁性
樹脂５０Ｂをダイシングし、個別の半導体装置５３に分
離する。In this step, the plurality of blocks 62 attached to the adhesive sheet 80 are vacuum-sucked to the mounting table of the dicing device, and the dicing blade 69 is used to move along the dicing line 70 between the semiconductor element mounting regions 65. The thermosetting resin layer 50A on the separation groove 61 and the sealing insulating resin 50B for sealing are diced and separated into individual semiconductor devices 53.

【０１０３】本工程で、ダイシングブレード６９は完全
に熱硬化性樹脂層５０Ａと封止用絶縁性樹脂５０Ｂを切
断し粘着シートの表面に達する切削深さでダイシングを
行い、完全に各半導体素子搭載領域６５毎に分離する。
ダイシング時は予め前述したリードフレーム形成時に設
けた各ブロックの周辺の枠状のパターン６６の内側に設
けた位置合わせマーク６７を認識して、これを基準とし
てダイシングを行う。周知ではあるが、ダイシングは縦
方向にすべてのダイシングライン７０をダイシングをし
た後、載置台を９０度回転させて横方向のダイシングラ
イン７０に従ってダイシングを行う。In this step, the dicing blade 69 completely cuts the thermosetting resin layer 50A and the sealing insulating resin 50B and performs dicing with a cutting depth reaching the surface of the adhesive sheet to completely mount each semiconductor element. The regions 65 are separated.
At the time of dicing, the alignment mark 67 provided inside the frame-shaped pattern 66 around each block previously provided at the time of forming the lead frame is recognized, and dicing is performed using this as a reference. As is well known, in dicing, after dicing all the dicing lines 70 in the vertical direction, the mounting table is rotated by 90 degrees to perform dicing in accordance with the horizontal dicing lines 70.

【０１０４】また本工程では、ダイシングライン７０に
は分離溝６１に充填された熱硬化性樹脂層５０Ａとその
上に結合された封止用絶縁性樹脂５０Ｂしか存在しない
ので、ダイシングブレード６９の摩耗は少なく、金属バ
リも発生せず極めて正確な外形にダイシングできる特徴
がある。In this step, since the dicing line 70 has only the thermosetting resin layer 50A filled in the separation groove 61 and the sealing insulating resin 50B bonded thereon, the dicing blade 69 is worn. There are few metal burrs, and there is a feature that it can be diced to an extremely accurate outer shape without generating metal burr.

【０１０５】更に本工程後でも、ダイシング後も粘着シ
ート８０の働きで個別の半導体装置にバラバラになら
ず、その後のテーピング工程でも効率よく作業できる。
すなわち、粘着シート８０に一体に支持された半導体装
置は良品のみを識別してキャリアテープの収納孔に吸着
コレットで粘着シート８０から離脱させて収納できる。
このために微小な半導体装置であっても、テーピングま
で一度もバラバラに分離されない特徴がある。Further, even after this process, the adhesive sheet 80 does not cause the individual semiconductor devices to fall apart after the dicing, and the taping process thereafter can be efficiently performed.
That is, in the semiconductor device integrally supported by the adhesive sheet 80, only non-defective products can be identified and stored in the storage hole of the carrier tape by being separated from the adhesive sheet 80 by the suction collet.
For this reason, even a small semiconductor device is characterized in that it is never separated into pieces even before taping.

【０１０６】以上に本発明の製造方法を詳述したが、測
定工程とダイシング工程を逆にしても粘着シート８０で
一体に支持されているので、問題なく測定をテスターで
行えることは言うまでもない。ただダイシング後は粘着
シート８０での支持のために測定時に粘着シート８０が
撓むことを配慮すれば足りる。Although the manufacturing method of the present invention has been described in detail above, it goes without saying that even if the measuring step and the dicing step are reversed, since they are integrally supported by the adhesive sheet 80, the measurement can be performed with a tester without any problem. However, after dicing, it is sufficient to consider that the adhesive sheet 80 bends at the time of measurement due to the support of the adhesive sheet 80.

【０１０７】本発明の製造方法では、導電パターン形成
後にすぐに半硬化した熱硬化性樹脂層で被覆するので、
液状の低粘度の熱硬化性樹脂で分離溝を完全に充填で
き、両者の接着強度を著しく向上できる利点がある。ま
た熱硬化性樹脂層は導電パターン形成後すぐに導電パタ
ーンを覆うので、導電パターン表面がその後のダイボン
ドやワイヤーボンディング等の加熱工程で酸化されず信
頼性の向上に寄与できる。In the production method of the present invention, since the semi-cured thermosetting resin layer is coated immediately after forming the conductive pattern,
There is an advantage that the separation groove can be completely filled with the liquid low-viscosity thermosetting resin and the adhesive strength between the two can be remarkably improved. Further, since the thermosetting resin layer covers the conductive pattern immediately after the conductive pattern is formed, the surface of the conductive pattern is not oxidized in the subsequent heating step such as die bonding or wire bonding, which can contribute to the improvement of reliability.

【０１０８】また、熱硬化性樹脂層はレーザーエッチン
グにより容易に選択的に除去することができ、残された
熱硬化性樹脂層をマスクとして導電被膜をメッキで形成
でき、工程をシンプル化できる。Further, the thermosetting resin layer can be easily and selectively removed by laser etching, and the conductive coating can be formed by plating using the remaining thermosetting resin layer as a mask, which simplifies the process.

【０１０９】更に、従来の分離溝にトランスファーモー
ルドで絶縁性樹脂を充填する場合、絶縁性樹脂の粘度が
高いために分離溝に絶縁性樹脂を十分に充填できないた
め、分離溝と絶縁性樹脂の接着強度は十分に得られず絶
縁性樹脂が導電パターンから剥がれる問題があった。本
発明では分離溝と熱硬化性樹脂層との接着強度は低粘度
の半硬化した熱硬化性樹脂を用いることで解決し、熱硬
化性樹脂層と絶縁性樹脂は樹脂同士で馴染みが良いの
で、導電パターンと熱硬化性樹脂層および絶縁性樹脂と
の接着強度はより大幅に向上できる。Further, when the insulating resin is filled in the conventional separating groove by transfer molding, the insulating groove cannot be sufficiently filled with the insulating resin because the viscosity of the insulating resin is high. Adhesive strength was not sufficiently obtained, and there was a problem that the insulating resin was peeled off from the conductive pattern. In the present invention, the adhesive strength between the separation groove and the thermosetting resin layer is solved by using a low-viscosity semi-cured thermosetting resin, and the thermosetting resin layer and the insulating resin are well compatible with each other. Further, the adhesive strength between the conductive pattern and the thermosetting resin layer and the insulating resin can be significantly improved.

【０１１０】更に、粘着シート８０に複数個のブロック
を貼り付けることで、微小な回路装置を最後までバラバ
ラにすることなく処理でき、極めて量産効果が高い製造
方法を実現できる。Furthermore, by adhering a plurality of blocks to the adhesive sheet 80, it is possible to process a minute circuit device without breaking it up to the end, and it is possible to realize a manufacturing method having an extremely high mass production effect.

【０１１１】更に、測定工程およびダイシング工程で粘
着シートに貼り付けられた複数個のブロックで処理を行
える利点を有する。従って、測定工程では極めて早く大
量にブロックの各搭載部の回路装置の測定を行え、従来
必要であった回路装置の表裏の判別、電極の位置の認識
等が不要にでき、複数個のブロックを一括で処理できる
ので、測定時間の大幅な短縮を図れる。またダイシング
工程では位置合わせマークを用いてダイシングラインの
認識が早く確実に行われる利点を有する。更にダイシン
グは絶縁性樹脂層のみの切断でよく、導電箔を切断しな
いことによりダイシングブレードの寿命も長くでき、導
電箔を切断する場合に発生する金属バリの発生もない。
板状体およびリードフレームを説明する第４の実施の形
態図１５は、図１に示した板状体または図２に示したリ
ードフレームの改良であり、導電パターンのアイランド
Ｈを除去したものである。従って、変更点を説明する。
なお、同一構成要素は同一符号を用いる。Further, there is an advantage that a plurality of blocks attached to the adhesive sheet can be used for the treatment in the measuring step and the dicing step. Therefore, in the measurement process, a large amount of circuit devices on each mounting part of the block can be measured very quickly, and it is not necessary to distinguish the front and back of the circuit device and recognize the electrode positions, which were required in the past. Since it can be processed in a batch, the measurement time can be greatly shortened. Further, in the dicing process, there is an advantage that the dicing line can be recognized quickly and surely by using the alignment mark. Further, dicing may be performed by cutting only the insulating resin layer, and by not cutting the conductive foil, the life of the dicing blade can be extended and metal burrs generated when cutting the conductive foil are not generated.
Fourth Embodiment Explaining Plate and Lead Frame FIG. 15 shows an improvement of the plate shown in FIG. 1 or the lead frame shown in FIG. 2, in which the island H of the conductive pattern is removed. is there. Therefore, the changes will be described.
In addition, the same components are denoted by the same reference numerals.

【０１１２】本発明に依る板状体は、平坦な第１の主面
と第２の主面を有する導電箔と、前記導電箔の前記第１
の主面から設けられ且つ前記導電箔の厚みの途中まで除
去して設けた分離溝で分離して形成された導電パターン
と、前記分離溝および前記導電パターン全体を被覆した
熱硬化性樹脂層とから構成されている。The plate-like body according to the present invention includes a conductive foil having a flat first main surface and a flat second main surface, and the first conductive foil.
A conductive pattern formed from the main surface of the conductive foil and separated by a separation groove provided by removing the conductive foil to the middle thereof, and a thermosetting resin layer covering the separation groove and the entire conductive pattern. It consists of

【０１１３】この板状体は図１に示すアイランドＨを無
くして、全体にリードＬを配置した点が異なっている。
従って、導電パターン５１はリードＬのみで構成され、
半導体素子は熱硬化性樹脂層５０Ａ上に絶縁性接着剤５
８で固着される。この結果、回路素子５２の下にはファ
インパターンの導電パターン５１が自由に配線でき、導
電パターン５１の一部を利用して内部の配線として利用
でき、配線の自由度が大幅に増大する。回路素子５２の
各電極パッドは周辺に設けた導電パターン５１の一部で
形成されるボンデイングパッドと供する導電被膜５４に
ボンディングワイヤー５５で接続されている。従って裏
面電極５６を回路素子５２の下にある導電パターン５１
にも形成でき、等価的に２層配線構造を実現できる。This plate-like body is different in that the islands H shown in FIG. 1 are eliminated and the leads L are arranged throughout.
Therefore, the conductive pattern 51 is composed of only the lead L,
The semiconductor element has an insulating adhesive 5 on the thermosetting resin layer 50A.
It is fixed at 8. As a result, the fine conductive pattern 51 can be freely wired under the circuit element 52, and a part of the conductive pattern 51 can be used as an internal wiring, which greatly increases the degree of freedom of wiring. Each electrode pad of the circuit element 52 is connected by a bonding wire 55 to a conductive film 54 serving as a bonding pad formed by a part of the conductive pattern 51 provided in the periphery. Therefore, the back surface electrode 56 is connected to the conductive pattern 51 under the circuit element 52.
Can also be formed, and a two-layer wiring structure can be realized equivalently.

【０１１４】これにより半導体素子５２は薄い熱硬化性
樹脂層５０Ａ上に絶縁性接着剤５８で固着配置されてい
るので、半導体素子５２から発生する熱は熱硬化性樹脂
層５０Ａを通して導電パターン５１を介して実装基板に
伝えることができる。特に放熱により、駆動電流の上昇
等の特性改善が可能となる半導体チップに有効である。Since the semiconductor element 52 is fixedly arranged on the thin thermosetting resin layer 50A with the insulating adhesive 58, the heat generated from the semiconductor element 52 is transferred to the conductive pattern 51 through the thermosetting resin layer 50A. Can be transmitted to the mounting board via. In particular, it is effective for a semiconductor chip that can improve characteristics such as an increase in drive current due to heat dissipation.

【０１１５】また本発明に依るリードフレームは、平坦
な第１の主面４１と第２の主面４２を有する導電箔６０
と、前記導電箔６０の前記第１の主面４１から設けられ
且つ前記導電箔の厚みの途中まで除去して設けた分離溝
６１で分離して形成された導電パターン５１と、前記分
離溝６１および前記導電パターン５１を被覆した熱硬化
性樹脂層５０Ａとを備え、半導体素子搭載領域６５を前
記熱硬化性樹脂層５０Ａ上に設け、半導体素子５２と前
記導電パターン５１は前記熱硬化性樹脂層５０Ａと絶縁
されて形成される。Further, the lead frame according to the present invention has a conductive foil 60 having a flat first main surface 41 and second flat main surface 42.
A conductive pattern 51 that is formed from the first main surface 41 of the conductive foil 60 and is separated by a separation groove 61 that is formed by removing the conductive foil up to the middle thereof, and the separation groove 61. And a thermosetting resin layer 50A covering the conductive pattern 51, a semiconductor element mounting region 65 is provided on the thermosetting resin layer 50A, and the semiconductor element 52 and the conductive pattern 51 are the thermosetting resin layer. It is formed so as to be insulated from 50A.

【０１１６】かかるリードフレームでは、半導体素子搭
載領域６５が熱硬化性樹脂層５０Ａ上になるので、半導
体素子５２を載置する半導体素子搭載領域６５下にもリ
ードＬとなる導電パターン５１が配置でき、導電パター
ン５１の引き回しが図１に示すアイランドＨの制約を受
けなくなる。In such a lead frame, since the semiconductor element mounting area 65 is on the thermosetting resin layer 50A, the conductive pattern 51 to be the lead L can be arranged below the semiconductor element mounting area 65 on which the semiconductor element 52 is mounted. The routing of the conductive pattern 51 is not restricted by the island H shown in FIG.

【０１１７】次に図１６から図２１を参照して、このリ
ードフレームの製造方法を説明する。Next, with reference to FIGS. 16 to 21, a method of manufacturing this lead frame will be described.

【０１１８】本発明は、導電箔を用意し、少なくとも回
路素子の搭載部を多数個形成する導電パターンを除く領
域の前記導電箔に前記導電箔の厚みよりも浅い分離溝を
形成して導電パターンを形成する工程と、熱硬化性樹脂
で分離溝および導電パターンを被覆する工程と、所定の
導電パターン表面をレーザーエッチングで露出する工程
と、露出された導電パターンに選択的に導電被膜を形成
する工程とから構成される。According to the present invention, a conductive foil is prepared, and a conductive groove is formed in the conductive foil in a region except at least a conductive pattern for forming a large number of mounting portions for circuit elements by forming a separation groove shallower than the thickness of the conductive foil. Forming a separation groove and a conductive pattern with a thermosetting resin, exposing a predetermined conductive pattern surface by laser etching, and selectively forming a conductive coating on the exposed conductive pattern. It consists of a process and.

【０１１９】第１の工程は、図１６から図１８に示すよ
うに、導電箔６０を用意し、少なくとも半導体素子搭載
領域６５を多数個形成する導電パターン５１を除く領域
の導電箔６０に導電箔６０の厚みよりも浅い分離溝６１
を形成してブロック毎の導電パターン５１を形成するこ
とにある。In the first step, as shown in FIGS. 16 to 18, a conductive foil 60 is prepared, and at least the conductive foil 60 in the region except the conductive pattern 51 forming a large number of semiconductor element mounting regions 65 is used as the conductive foil 60. Separation groove 61 shallower than the thickness of 60
To form the conductive pattern 51 for each block.

【０１２０】本工程では、まず図１６Ａの如く、シート
状の導電箔６０を用意する。この導電箔６０は、ロウ材
の付着性、ボンディング性、メッキ性が考慮されてその
材料が選択され、材料としては、Ｃｕを主材料とした導
電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の
合金から成る導電箔、Ｃｕ−Ａｌの積層体またはＡｌ−
Ｃｕ−Ａｌの積層体等が採用される。In this step, first, as shown in FIG. 16A, a sheet-shaped conductive foil 60 is prepared. The material of the conductive foil 60 is selected in consideration of the adhesiveness, bonding property, and plating property of the brazing material, and the material thereof is a conductive foil containing Cu as a main material, a conductive foil containing Al as a main material, or Fe. -A conductive foil made of an alloy such as Ni, a laminated body of Cu-Al or Al-
A Cu-Al laminated body or the like is adopted.

【０１２１】導電箔の厚さは、後のエッチングを考慮す
ると１０μｍ〜３００μｍ程度が好ましく、ここでは１
２５μｍの銅箔を採用した。しかし３００μｍ以上でも
１０μｍ以下でも基本的には良い。後述するように、導
電箔６０の厚みよりも浅い分離溝６１が形成できればよ
い。The thickness of the conductive foil is preferably about 10 μm to 300 μm in consideration of later etching.
A 25 μm copper foil was adopted. However, it is basically good if it is 300 μm or more or 10 μm or less. As described later, it suffices if the separation groove 61 that is shallower than the thickness of the conductive foil 60 can be formed.

【０１２２】尚、シート状の導電箔６０は、所定の幅、
例えば４５ｍｍでロール状に巻かれて用意され、これが
後述する各工程に搬送されても良いし、所定の大きさに
カットされた短冊状の導電箔６０が用意され、後述する
各工程に搬送されても良い。The sheet-shaped conductive foil 60 has a predetermined width,
For example, it may be prepared by being rolled into a roll of 45 mm and conveyed to each step described below, or a strip-shaped conductive foil 60 cut into a predetermined size may be prepared and conveyed to each step described below. May be.

【０１２３】具体的には、図１６Ｂに示す如く、短冊状
の導電箔６０に多数の搭載部が形成されるブロック６２
が４〜５個離間して並べられる。各ブロック６２間には
スリット６３が設けられ、モールド工程等での加熱処理
で発生する導電箔６０の応力を吸収する。また導電箔６
０の上下周端にはインデックス孔６４が一定の間隔で設
けられ、各工程での位置決めに用いられる。Specifically, as shown in FIG. 16B, a block 62 in which a large number of mounting portions are formed on a strip-shaped conductive foil 60.
4 to 5 are spaced apart and arranged. Slits 63 are provided between the blocks 62 to absorb the stress of the conductive foil 60 generated by the heat treatment in the molding process or the like. Conductive foil 6
Index holes 64 are provided at the upper and lower peripheral edges of 0 at regular intervals and are used for positioning in each process.

【０１２４】続いて、ブロック６２毎の導電パターン５
１を形成する。Subsequently, the conductive pattern 5 for each block 62
1 is formed.

【０１２５】まず、図１７に示す如く、Ｃｕ箔６０の上
に、ホトレジスト（耐エッチングマスク）ＰＲを形成
し、導電パターン５１となる領域を除いた導電箔６０が
露出するようにホトレジストＰＲをパターニングする。
そして、図１８Ａに示す如く、ホトレジストＰＲを介し
て導電箔６０を選択的にエッチングする。First, as shown in FIG. 17, a photoresist (etching-resistant mask) PR is formed on a Cu foil 60, and the photoresist PR is patterned so that the conductive foil 60 excluding the region to be the conductive pattern 51 is exposed. To do.
Then, as shown in FIG. 18A, the conductive foil 60 is selectively etched through the photoresist PR.

【０１２６】エッチングにより形成された分離溝６１の
深さは、例えば２０〜３０μｍであり、その側面は、酸
化処理や化学研磨処理されて粗面化され、熱硬化性樹脂
層５０Ａとの接着強度が向上される。The depth of the separation groove 61 formed by etching is, for example, 20 to 30 μm, and the side surface thereof is roughened by an oxidation treatment or a chemical polishing treatment, and has an adhesive strength with the thermosetting resin layer 50A. Is improved.

【０１２７】またこの分離溝６１の側壁は、模式的にス
トレートで図示しているが、除去方法により異なる構造
となる。この除去工程は、ウェットエッチング、ドライ
エッチング、レーザによる蒸発、ダイシングが採用でき
る。ウェットエッチングの場合、エッチャントは、塩化
第二鉄または塩化第二銅が主に採用され、前記導電箔
は、このエッチャントの中にディッピングされるか、こ
のエッチャントでシャワーリングされる。ここでウェッ
トエッチングは、一般に非異方性にエッチングされるた
め、側面は湾曲構造になる。Although the side wall of the separation groove 61 is schematically shown as a straight line, it has a different structure depending on the removing method. For this removing step, wet etching, dry etching, laser evaporation, or dicing can be adopted. In the case of wet etching, ferric chloride or cupric chloride is mainly used as the etchant, and the conductive foil is dipped in the etchant or showered with the etchant. Since the wet etching is generally non-anisotropic, the side surface has a curved structure.

【０１２８】またドライエッチングの場合は、異方性、
非異方性でエッチングが可能である。現在では、Ｃｕを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。In the case of dry etching, anisotropy,
Non-anisotropic etching is possible. At present, it is said that Cu cannot be removed by reactive ion etching, but it can be removed by sputtering. Moreover, anisotropic or non-anisotropic etching can be performed depending on the sputtering conditions.

【０１２９】またレーザでは、直接レーザ光を当てて分
離溝６１を形成でき、この場合は、どちらかといえば分
離溝６１の側面はストレートに形成される。Further, in the laser, the separation groove 61 can be formed by directly applying the laser light, and in this case, the side surface of the separation groove 61 is rather straight.

【０１３０】図１８Ｂに具体的な導電パターン５１を示
す。本図は図１６Ｂで示したブロック６２の１個を拡大
したものに対応する。黒く塗られた部分の１個が１つの
半導体素子搭載領域６５であり、導電パターン５１を構
成し、１つのブロック６２には５行５列のマトリックス
状に多数の半導体素子搭載領域６５が配列され、各半導
体素子搭載領域６５毎に同一の導電パターン５１が設け
られている。各ブロックの周辺には枠状のパターン６６
が設けられ、それと少し離間してその内側にダイシング
時の位置合わせマーク６７が設けられている。枠状のパ
ターン６６はモールド金型との嵌合に使用され、また導
電箔６０の裏面エッチング後には絶縁性樹脂５０Ｂの補
強をする働きを有する。FIG. 18B shows a specific conductive pattern 51. This figure corresponds to an enlargement of one of the blocks 62 shown in FIG. 16B. One of the portions painted in black is one semiconductor element mounting area 65, which constitutes the conductive pattern 51, and a large number of semiconductor element mounting areas 65 are arranged in a matrix of 5 rows and 5 columns in one block 62. The same conductive pattern 51 is provided for each semiconductor element mounting region 65. A frame-shaped pattern 66 around each block
Is provided, and an alignment mark 67 at the time of dicing is provided inside thereof with a slight distance. The frame-shaped pattern 66 is used for fitting with a molding die, and has a function of reinforcing the insulating resin 50B after the back surface of the conductive foil 60 is etched.

【０１３１】第２の工程は、図１９に示す如く、分離溝
６１および導電パターン５１の表面を被覆するように熱
硬化性樹脂層５０Ａを形成することにある。The second step is to form a thermosetting resin layer 50A so as to cover the surfaces of the isolation trench 61 and the conductive pattern 51, as shown in FIG.

【０１３２】本工程は本発明の特徴とする工程であり、
熱硬化性樹脂層５０Ａとしては、エポキシ樹脂等の熱硬
化性樹脂が用いられ、分離溝６１を埋め込み且つ導電パ
ターン５１の表面を被覆するように設けられる。この熱
硬化性樹脂層５０Ａは熱硬化性樹脂を有機溶剤に溶かし
た液状の材料をキャスティングして分離溝６１および導
電パターン５１表面に塗布し、８０℃から１００℃の加
熱をして半硬化させ有機溶剤を飛ばした後に、１５０℃
から１７０℃で１．５時間程度加熱して本硬化して形成
される。従って、半硬化の状態では熱硬化性樹脂はＢス
テージの状態であり、熱硬化されていない。This step is a characteristic step of the present invention,
A thermosetting resin such as an epoxy resin is used as the thermosetting resin layer 50A, and is provided so as to fill the separation groove 61 and cover the surface of the conductive pattern 51. The thermosetting resin layer 50A is formed by casting a liquid material in which a thermosetting resin is dissolved in an organic solvent, applying the liquid material to the surface of the separation groove 61 and the conductive pattern 51, and heating it at 80 ° C. to 100 ° C. to semi-cure it. After removing the organic solvent, 150 ℃
To 170 ° C. for about 1.5 hours to be fully cured. Therefore, in the semi-cured state, the thermosetting resin is in the B stage state and is not thermoset.

【０１３３】また熱硬化性樹脂層５０Ａにはシリカ、ア
ルミナ等のフィラーを混入して導電パターン５１との熱
膨張係数を緩和すると良い。一般的にエポキシ樹脂の熱
膨張係数は５０ｐｐｍ／℃であり、上記したフィラー入
りのエポキシ樹脂の熱膨張係数は１５〜３０ｐｐｍ／℃
であり、導電パターン５１を形成する銅の熱膨張係数は
１８ｐｐｍ／℃であるので、エポキシ樹脂と銅との熱膨
張係数のミスマッチを改善できる。Further, it is advisable to mix a filler such as silica or alumina in the thermosetting resin layer 50A to relax the coefficient of thermal expansion with the conductive pattern 51. Generally, the thermal expansion coefficient of the epoxy resin is 50 ppm / ° C, and the thermal expansion coefficient of the above-mentioned filler-containing epoxy resin is 15 to 30 ppm / ° C.
Since the coefficient of thermal expansion of copper forming the conductive pattern 51 is 18 ppm / ° C., the mismatch in coefficient of thermal expansion between the epoxy resin and copper can be improved.

【０１３４】また熱硬化性樹脂層５０Ａは液状の状態で
分離溝６１に充填されるので、トランスファーモールド
されるエポキシ樹脂に比較して低粘度のため分離溝６１
の内壁に密着でき、両者の接着強度が大幅に増加でき
る。この結果、今まででは約６０μｍの分離溝６１で接
着強度を確保していたが、接着強度の向上により分離溝
６１は２０〜３０μｍと半分の深さで済み、導電パター
ン５１をよりファインパターンに形成できる利点が得ら
れる。Since the thermosetting resin layer 50A is filled in the separation groove 61 in a liquid state, the separation groove 61 has a low viscosity as compared with the epoxy resin to be transfer-molded.
Can be closely adhered to the inner wall of, and the adhesive strength between both can be greatly increased. As a result, up to now, the adhesive strength was secured by the separation groove 61 of about 60 μm, but due to the improvement of the adhesive strength, the separation groove 61 has only a depth of 20 to 30 μm, which is half, and the conductive pattern 51 can be made into a finer pattern. The advantage is that it can be formed.

【０１３５】他の方法として、熱硬化性樹脂層５０Ａは
予め半硬化したシート状の熱硬化性樹脂フィルムを加熱
圧着して本硬化して、溶融したエポキシ樹脂で分離溝６
１および導電パターン５１表面に付着する方法も採用で
きる。熱硬化性樹脂フィルムをその表面をクッション紙
で覆い、１ｃｍ2当たり１００ｋｇで圧着して１５０℃
から１７０℃で加熱して溶融したエポキシ樹脂で分離溝
６１および導電パターン５１表面を被覆した状態で本硬
化させる。As another method, for the thermosetting resin layer 50A, a sheet-shaped thermosetting resin film which has been semi-cured in advance is thermocompression-bonded to be fully cured, and the separation groove 6 is made of molten epoxy resin.
1 and the method of adhering to the surface of the conductive pattern 51 can also be adopted. The surface of the thermosetting resin film is covered with cushion paper, and pressure is applied at 100 kg / cm 2 to 150 ° C.
Then, the epoxy resin melted by heating at 170 ° C. to 170 ° C. is main-cured with the surface of the separation groove 61 and the conductive pattern 51 covered.

【０１３６】なお、本工程では分離溝６１と熱硬化性樹
脂層５０Ａとの接着強度を高めるために分離溝６１の内
壁を酸化処理するか、有機酸系のエッチング処理液を用
いて分離溝６１の壁面を化学研磨して粗面化すると良
い。有機酸系のエッチング液としては、メック（株）製
ＣＺ−８１００を用い、このエッチング液に数分間浸漬
して表面に１〜２μｍ程度の凹凸を形成する。これによ
り分離溝６１の内壁表面が粗面化されるので、分離溝６
１と熱硬化性樹脂層５０Ａとの接着強度を高めることが
できる。In this step, the inner wall of the separation groove 61 is oxidized in order to increase the adhesive strength between the separation groove 61 and the thermosetting resin layer 50A, or the separation groove 61 is formed by using an organic acid-based etching treatment liquid. It is advisable to chemically polish the wall surface of to roughen. CZ-8100 manufactured by MEC Co., Ltd. is used as the organic acid-based etching solution, and the surface is dipped in this etching solution for several minutes to form irregularities of about 1 to 2 μm. As a result, the inner wall surface of the separation groove 61 is roughened, so that the separation groove 6
1 and the thermosetting resin layer 50A can be increased in adhesive strength.

【０１３７】また本工程では、他の実施例として熱硬化
性樹脂の代わりにUV硬化樹脂を用いることもできる。す
なわち、ＵＶ硬化樹脂を真空ラミネータで塗膜した後
に、ＵＶ照射、現像して本硬化すると、分離溝６１およ
び導電パターン５１の所望の表面を被覆するようにUV硬
化樹脂層を形成することができる。この場合は、次の第
３の工程を一緒に行うので、工程が簡単になる。In this step, UV curable resin may be used in place of the thermosetting resin as another embodiment. That is, when a UV curable resin is applied with a vacuum laminator, UV irradiation, development and main curing are performed, a UV curable resin layer can be formed so as to cover desired surfaces of the separation groove 61 and the conductive pattern 51. . In this case, since the following third step is performed together, the step is simplified.

【０１３８】第３の工程は、図２０に示す如く、所望の
導電パターン５１表面の熱硬化性樹脂層５０Ａをレーザ
ーエッチングで除去して露出することにある。The third step is to expose the thermosetting resin layer 50A on the surface of the desired conductive pattern 51 by laser etching, as shown in FIG.

【０１３９】本工程では、直接描画のレーザーエッチン
グにより熱硬化性樹脂層５０Ａを選択的に取り除き、導
電パターン５１を露出させる。レーザーとしては、炭酸
ガスレーザーが好ましいが、エキシマレーザーやＹＡＧ
レ−ザーも利用できる。またレーザーで絶縁樹脂を蒸発
させた後、開口部の底部に残査がある場合は、過マンガ
ン酸ソーダまたは過硫酸アンモニウム等でウェットエッ
チングもしくはエキシマレーザー等でドライエッチング
し、この残査を取り除く。In this step, the thermosetting resin layer 50A is selectively removed by laser etching for direct writing to expose the conductive pattern 51. As the laser, a carbon dioxide laser is preferable, but an excimer laser or YAG is used.
A laser is also available. Further, after the insulating resin is evaporated by the laser, if there is a residue on the bottom of the opening, it is removed by wet etching with sodium permanganate or ammonium persulfate or the like or dry etching with an excimer laser or the like.

【０１４０】第４の工程は、図２１に示す如く、露出さ
れた導電パターン５１に導電被膜５４を形成する。In the fourth step, as shown in FIG. 21, a conductive film 54 is formed on the exposed conductive pattern 51.

【０１４１】この導電被膜５４は残された熱硬化性樹脂
層５０Ａをマスクとして用い、金、銀あるいはパラジュ
ームを電界あるいは無電界メッキで付着され、ボンディ
ングパッドとして活用される。The conductive coating 54 is used as a bonding pad by depositing gold, silver or palladium by electric field or electroless plating using the remaining thermosetting resin layer 50A as a mask.

【０１４２】例えば銀被膜は、金線と接着するし、ロウ
材とも接着する。また銀の導電被膜にはＡｕ細線が接着
できるため、ワイヤーボンディングも可能となる。従っ
てこれらの導電被膜５４をそのままボンディングパッド
として活用できるメリットを有する。For example, the silver coating adheres to the gold wire and also to the brazing material. Further, since the Au thin wire can be adhered to the silver conductive film, wire bonding is also possible. Therefore, there is an advantage that these conductive coatings 54 can be used as they are as bonding pads.

【０１４３】中央に位置する導電パターン５１は熱硬化
性樹脂層５０Ａはそのまま残されて導電パターン５１を
覆い、周辺のボンディングパッドとして活用される導電
パターン５１のみを露出して導電被膜５４を形成する。The conductive pattern 51 located in the center covers the conductive pattern 51 while leaving the thermosetting resin layer 50A as it is, and the conductive coating 54 is formed by exposing only the conductive pattern 51 used as a peripheral bonding pad. .

【０１４４】上述したリードフレームの製造方法では、
導電箔６０全体にリードＬとなる導電パターン５１を設
け、アイランドＨを無くすることができるので、導電パ
ターン５１の引き回しが容易になる利点がある。半導体
装置の製造方法を説明する第５の実施の形態図１５に示
す板状体あるいは図１６から図２１に示すリードフレー
ムを用いた半導体装置の製造方法を説明する。なお前述
した実施の形態と共通する構成要素には同一符号を付し
た。In the lead frame manufacturing method described above,
Since the conductive pattern 51 serving as the lead L is provided on the entire conductive foil 60 and the island H can be eliminated, there is an advantage that the conductive pattern 51 can be easily routed. Fifth Embodiment Explaining Method of Manufacturing Semiconductor Device A method of manufacturing a semiconductor device using the plate-like member shown in FIG. 15 or the lead frame shown in FIGS. 16 to 21 will be described. The same components as those in the above-described embodiment are designated by the same reference numerals.

【０１４５】本発明は、熱硬化性樹脂層上に半導体素子
を固着する工程と、前記半導体素子の電極と所望の前記
導電パターンとを電気的に接続する接続手段を形成する
工程と、各半導体素子搭載領域の前記半導体素子を一括
して被覆し、前記分離溝に充填されるように絶縁性樹脂
で共通モールドする工程と、前記分離溝を設けていない
厚み部分の前記導電箔を除去する工程と、複数個の前記
ブロックを前記絶縁性樹脂を当接させて粘着シートに貼
り付ける工程と、前記粘着シートに貼り付けられた状態
で前記ブロックの各半導体素子搭載領域の前記半導体素
子の特性の測定を行う工程と、前記粘着シートに貼り付
けられた状態で前記ブロックの前記絶縁性樹脂を各半導
体素子搭載領域毎にダイシングにより分離する工程とか
ら構成されている。The present invention comprises a step of fixing a semiconductor element on a thermosetting resin layer, a step of forming a connecting means for electrically connecting an electrode of the semiconductor element and a desired conductive pattern, and each semiconductor. A step of collectively covering the semiconductor elements in the element mounting region and common-molding with an insulating resin so as to fill the separation groove, and a step of removing the conductive foil in a thickness portion where the separation groove is not provided. A step of adhering the plurality of blocks to the adhesive sheet by bringing the insulating resin into contact with the adhesive sheet; and a step of adhering to the adhesive sheet the characteristics of the semiconductor element in each semiconductor element mounting region of the block. It comprises a step of performing a measurement and a step of separating the insulating resin of the block in a state of being attached to the adhesive sheet by dicing for each semiconductor element mounting region.

【０１４６】第１の工程は、図２２に示す如く、各半導
体素子搭載領域６５の熱硬化性樹脂層５０Ａ上に半導体
素子５２を絶縁性接着剤５８で固着し、各半導体素子搭
載領域６５の半導体素子５２の電極と所望の導電パター
ン５１とを電気的に接続する接続手段を形成することに
ある。In the first step, as shown in FIG. 22, the semiconductor element 52 is fixed on the thermosetting resin layer 50A of each semiconductor element mounting area 65 with the insulating adhesive 58, and each semiconductor element mounting area 65 is formed. It is to form a connecting means for electrically connecting the electrode of the semiconductor element 52 and the desired conductive pattern 51.

【０１４７】半導体素子５２としては、トランジスタ、
ダイオード、ＩＣチップ等の半導体素子である。また厚
みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウン
の半導体素子も実装できる。更に半導体素子５２は複数
個のＩＣチップを積み重ねたり、平面的に配置しても良
い。As the semiconductor element 52, a transistor,
Semiconductor elements such as diodes and IC chips. Although the thickness is increased, face-down semiconductor elements such as CSP and BGA can also be mounted. Further, the semiconductor element 52 may be formed by stacking a plurality of IC chips or arranging them in a plane.

【０１４８】ここでは、ベアのＩＣチップ５２が熱硬化
性樹脂層５０Ａ上にエポキシ樹脂等の絶縁接着剤５８で
固着され、ＩＣチップ５２の各電極と各半導体素子搭載
領域６５の周囲に配列された導電パターン５１上の導電
被膜５４とが熱圧着によるボールボンディングあるいは
超音波によるウェッヂボンディング等により固着された
ボンディングワイヤー５５を介して接続される。Here, the bare IC chip 52 is fixed on the thermosetting resin layer 50A with an insulating adhesive 58 such as an epoxy resin, and is arranged around each electrode of the IC chip 52 and each semiconductor element mounting region 65. The conductive coating 54 on the conductive pattern 51 is connected via a bonding wire 55 fixed by ball bonding by thermocompression bonding or wedge bonding by ultrasonic waves.

【０１４９】本工程では、各ブロック６２に多数の導電
パターン５１が集積されているので、回路素子５２の固
着およびワイヤーボンディングが極めて効率的に行える
利点がある。In this step, since a large number of conductive patterns 51 are integrated in each block 62, there is an advantage that the circuit element 52 can be fixed and wire bonded very efficiently.

【０１５０】第２の工程は、図２３に示す如く、各半導
体素子搭載領域６５の半導体素子５２を一括して被覆
し、分離溝６１に充填された熱硬化性樹脂層５０Ａと結
合するように封止用絶縁性樹脂５０Ｂで共通モールドす
ることにある。In the second step, as shown in FIG. 23, the semiconductor elements 52 in each semiconductor element mounting region 65 are collectively covered and bonded to the thermosetting resin layer 50A filled in the separation groove 61. This is to perform common molding with the sealing insulating resin 50B.

【０１５１】本工程では、図２３Ａに示す如く、既に前
の工程で分離溝６１および複数の導電パターン５１は熱
硬化性樹脂層５０Ａで被覆されているので、封止用絶縁
性樹脂５０Ｂは半導体素子５２を被覆し、分離溝６１お
よび導電パターン５１表面に残された熱硬化性樹脂層５
０Ａと結合される。特に、熱硬化性樹脂層５０Ａと封止
用絶縁性樹脂５０Ｂとは同種のエポキシ樹脂等の熱硬化
性樹脂を用いればお互いに馴染みが良いのでより強力な
接着強度を得られる。更に強い接着強度を実現するには
封止用絶縁性樹脂５０Ｂでモールドする前に、熱硬化性
樹脂層５０Ａの表面をＵＶ照射もしくはプラズマ照射し
て熱硬化性樹脂層５０Ａ表面の樹脂の極性基を活性化す
ると良い。そして熱硬化性樹脂層５０Ａと封止用絶縁性
樹脂５０Ｂとで一体となりより導電パターン５１が支持
されている。In this step, as shown in FIG. 23A, since the separation groove 61 and the plurality of conductive patterns 51 are already covered with the thermosetting resin layer 50A in the previous step, the sealing insulating resin 50B is a semiconductor. The thermosetting resin layer 5 that covers the element 52 and remains on the surfaces of the separation groove 61 and the conductive pattern 51.
Combined with 0A. Particularly, if the thermosetting resin layer 50A and the sealing insulating resin 50B are made of the same type of thermosetting resin such as epoxy resin, they are well compatible with each other, and thus stronger adhesive strength can be obtained. In order to realize stronger adhesive strength, the surface of the thermosetting resin layer 50A is irradiated with UV or plasma before being molded with the sealing insulating resin 50B to polarize the polar group of the resin on the surface of the thermosetting resin layer 50A. It is good to activate. Then, the thermosetting resin layer 50A and the sealing insulating resin 50B are integrated with each other to further support the conductive pattern 51.

【０１５２】また本工程では、トランスファーモール
ド、インジェクションモールド、またはディッピングに
より実現できる。樹脂材料としては、エポキシ樹脂等の
熱硬化性樹脂がトランスファーモールドで実現でき、ポ
リイミド樹脂、ポリフェニレンサルファイド等の熱可塑
性樹脂はインジェクションモールドで実現できる。Further, this step can be realized by transfer molding, injection molding or dipping. As the resin material, a thermosetting resin such as an epoxy resin can be realized by transfer molding, and a thermoplastic resin such as a polyimide resin or polyphenylene sulfide can be realized by injection molding.

【０１５３】更に、本工程でトランスファーモールドあ
るいはインジェクションモールドする際に、図２３Ｂに
示すように各ブロック６２は１つの共通のモールド金型
に半導体素子搭載領域６５を納め、各ブロック毎に１つ
の封止用絶縁性樹脂５０で共通にモールドを行う。この
ために従来のトランスファーモールド等の様に各半導体
素子搭載領域を個別にモールドする方法に比べて、大幅
な樹脂量の削減が図れ、モールド金型の共通化も図れ
る。Further, at the time of transfer molding or injection molding in this step, as shown in FIG. 23B, each block 62 accommodates the semiconductor element mounting area 65 in one common molding die, and one seal is provided for each block. Molding is performed in common with the insulating insulating resin 50. Therefore, compared with the conventional method of individually molding each semiconductor element mounting region such as transfer molding, the amount of resin can be significantly reduced, and the molding die can be standardized.

【０１５４】導電箔６０表面に被覆された封止用絶縁性
樹脂５０Ｂの厚さは、半導体素子５２の最頂部から約１
００μｍ程度が被覆されるように調整されている。この
厚みは、強度を考慮して厚くすることも、薄くすること
も可能である。The thickness of the sealing insulating resin 50B coated on the surface of the conductive foil 60 is about 1 from the top of the semiconductor element 52.
It is adjusted to cover about 00 μm. This thickness can be increased or decreased in consideration of strength.

【０１５５】本工程の特徴は、封止用絶縁性樹脂５０Ｂ
を被覆するまでは、導電パターン５１となる導電箔６０
が支持基板となることである。従来では、本来必要とし
ない支持基板を採用して導電路を形成しているが、本発
明では、支持基板となる導電箔６０は、電極材料として
必要な材料である。そのため、構成材料を極力省いて作
業できるメリットを有し、コストの低下も実現できる。The feature of this step is that the sealing insulating resin 50B is used.
Until the conductive foil 60 becomes the conductive pattern 51.
Is to become a supporting substrate. Conventionally, the conductive path is formed by using a support substrate that is not originally required, but in the present invention, the conductive foil 60 serving as the support substrate is a material required as an electrode material. Therefore, there is a merit that the constituent materials can be omitted as much as possible, and the cost can be reduced.

【０１５６】また分離溝６１は、導電箔の厚みよりも浅
く形成されているため、導電箔６０が導電パターン５１
として個々に分離されていない。従ってシート状の導電
箔６０として一体で取り扱え、封止用絶縁性樹脂５０Ｂ
をモールドする際、金型への搬送、金型への実装の作業
が非常に楽になる特徴を有する。Since the separation groove 61 is formed to be shallower than the thickness of the conductive foil, the conductive foil 60 is formed in the conductive pattern 51.
As not individually separated. Therefore, the sheet-shaped conductive foil 60 can be integrally handled, and the sealing insulating resin 50B can be used.
When it is molded, it has a feature that the work of transferring it to the mold and mounting it on the mold becomes very easy.

【０１５７】第３の工程は、同様に図２３Ａに示す如
く、分離溝６１を設けていない厚み部分の導電箔６０を
除去することにある。Similarly, as shown in FIG. 23A, the third step is to remove the conductive foil 60 in the thickness portion where the separation groove 61 is not provided.

【０１５８】本工程は、導電箔６０の裏面を化学的およ
び／または物理的に除き、導電パターン５１として分離
するものである。この工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。In this step, the back surface of the conductive foil 60 is chemically and / or physically removed to separate it as the conductive pattern 51. This step is performed by polishing, grinding, etching, laser metal evaporation, or the like.

【０１５９】実験では研磨装置または研削装置により全
面を約１００μｍ程度削り、分離溝６１から熱硬化性樹
脂層５０Ａを露出させている。この露出される面を図２
３Ａでは点線で示している。その結果、約３０μｍの厚
さの導電パターン５１となって分離される。また、熱硬
化性樹脂層５０Ａが露出する手前まで、導電箔６０を全
面ウェトエッチングし、その後、研磨または研削装置に
より全面を削り、熱硬化性樹脂層５０Ａを露出させても
良い。更に、導電箔６０を点線まで全面ウェトエッチン
グして熱硬化性樹脂層５０Ａを露出させても良い。In the experiment, the entire surface is ground by about 100 μm by a polishing device or a grinding device to expose the thermosetting resin layer 50A from the separation groove 61. This exposed surface is shown in FIG.
In 3A, it is indicated by a dotted line. As a result, the conductive patterns 51 having a thickness of about 30 μm are separated. Alternatively, the entire surface of the conductive foil 60 may be wet-etched until the thermosetting resin layer 50A is exposed, and then the entire surface may be ground by a polishing or grinding device to expose the thermosetting resin layer 50A. Further, the entire surface of the conductive foil 60 up to the dotted line may be wet-etched to expose the thermosetting resin layer 50A.

【０１６０】この結果、熱硬化性樹脂層５０Ａに導電パ
ターン５１の裏面が露出する構造となる。すなわち、分
離溝６１に充填された熱硬化性樹脂層５０Ａの表面と導
電パターン５１の表面は、実質的に一致する構造となっ
ている。従って、本発明の回路装置５３は図１６に示し
た従来の裏面電極１０、１１のように段差が設けられな
いため、マウント時に半田等の表面張力でそのまま水平
に移動してセルフアラインできる特徴を有する。As a result, the back surface of the conductive pattern 51 is exposed in the thermosetting resin layer 50A. That is, the surface of the thermosetting resin layer 50 </ b> A filled in the separation groove 61 and the surface of the conductive pattern 51 have substantially the same structure. Therefore, since the circuit device 53 of the present invention does not have a step like the conventional back electrodes 10 and 11 shown in FIG. 16, it can be moved horizontally by the surface tension of solder or the like during mounting and self-aligned. Have.

【０１６１】更に、導電パターン５１の裏面処理を行
い、図２４に示す最終構造を得る。すなわち、電極を形
成する導電パターン５１を選択的に露出して他の部分を
レジスト層５７で被覆し、半田等の導電材を被着して裏
面電極５６を形成し、半導体装置として完成する。Further, the back surface of the conductive pattern 51 is processed to obtain the final structure shown in FIG. That is, the conductive pattern 51 forming an electrode is selectively exposed, the other portion is covered with a resist layer 57, and a conductive material such as solder is applied to form a back surface electrode 56, thereby completing a semiconductor device.

【０１６２】以下の測定およびダイシングの工程は前述
した第３の実施の形態の図１２から図１４と共通するの
で、ここでは説明を省略する。板状体およびリードフレ
ームを説明する第６の実施の形態本発明に依る板状体
は、平坦な第１の主面４１と第２の主面４２を有する導
電箔６０と、前記導電箔６０の前記第１の主面４１から
設けられ且つ前記導電箔６０の厚みの途中まで除去して
設けた分離溝６１で分離して形成された導電パターン５
１と、前記分離溝６１および前記導電パターン５１を被
覆した熱硬化性樹脂層５０Ａと、所望の前記導電パター
ン５１と接続され、前記熱硬化性樹脂層５０Ａ上に設け
た多層導電パターン７１とから構成されている。The following measurement and dicing steps are common to those of the above-described third embodiment shown in FIGS. 12 to 14, and therefore the description thereof is omitted here. Sixth Embodiment Explaining Plate and Lead Frame A plate according to the present invention is a conductive foil 60 having a flat first main surface 41 and a second main surface 42, and the conductive foil 60. Of the conductive pattern 5 formed from the first main surface 41 and separated by a separation groove 61 formed by removing the conductive foil 60 to the middle thereof.
1, a thermosetting resin layer 50A covering the separation groove 61 and the conductive pattern 51, and a multilayer conductive pattern 71 connected to the desired conductive pattern 51 and provided on the thermosetting resin layer 50A. It is configured.

【０１６３】また本発明のリードフレームは、平坦な第
１の主面４１と第２の主面４２を有する導電箔６０と、
前記導電箔６０の前記第１の主面４１から設けられ且つ
前記導電箔６０の厚みの途中まで除去して設けた分離溝
６１で分離して形成された導電パターン５１と、前記分
離溝６１および前記導電パターン５１を被覆した熱硬化
性樹脂層５０Ａと、所望の前記導電パターン５１と接続
され、前記熱硬化性樹脂層５０Ａ上に設けた多層導電パ
ターン７１とを備え、半導体素子搭載領域６５を前記多
層導電パターン７１上に設け、半導体素子と電気的に接
続される前記多層導電パターン７１は所望の前記導電パ
ターン５１と接続されて構成される。Further, the lead frame of the present invention comprises a conductive foil 60 having a flat first main surface 41 and a flat second main surface 42,
A conductive pattern 51, which is formed from the first main surface 41 of the conductive foil 60 and is separated by a separation groove 61 which is formed by removing the conductive foil 60 up to the middle thereof, and the separation groove 61 and A thermosetting resin layer 50A covering the conductive pattern 51 and a multilayer conductive pattern 71 connected to the desired conductive pattern 51 and provided on the thermosetting resin layer 50A are provided, and a semiconductor element mounting region 65 is provided. The multi-layer conductive pattern 71 provided on the multi-layer conductive pattern 71 and electrically connected to the semiconductor element is configured to be connected to the desired conductive pattern 51.

【０１６４】本発明の板状体およびリードフレームは多
層導電パターン７１の採用により導電パターン５１とで
多層配線を実現したことにある。多層導電パターン７１
としては、Ｃｕを無電界および電界メッキして熱硬化性
樹脂層５０Ａ表面に付着した導電膜が用いられ、電気的
接続を求められる個所の導電パターン５１は予め熱硬化
性樹脂層５０Ａを選択的に除去することで多層導電パタ
ーン７１との接続ができる。この結果、半導体素子５２
の下には導電パターン５１および多層導電パターン７１
が自由に配線でき、内部の配線を含めた多層配線を実現
できる。半導体素子５２の各電極パッドは周辺に設けた
多層導電パターン７１の一部で形成されるボンデイング
パッドと供する導電被膜５４にボンディングワイヤー５
５で接続されている。The plate-shaped body and the lead frame of the present invention have realized the multilayer wiring with the conductive pattern 51 by adopting the multilayer conductive pattern 71. Multilayer conductive pattern 71
As the conductive film 51, a conductive film having Cu applied to the surface of the thermosetting resin layer 50A by electroless plating and electroplating is used, and the conductive pattern 51 at a location where electrical connection is required selectively selects the thermosetting resin layer 50A beforehand. Then, it can be connected to the multilayer conductive pattern 71. As a result, the semiconductor element 52
Below the conductive pattern 51 and the multilayer conductive pattern 71.
Can be freely wired, and multilayer wiring including internal wiring can be realized. Each electrode pad of the semiconductor element 52 is bonded to the conductive film 54 serving as a bonding pad formed by a part of the multilayer conductive pattern 71 provided in the periphery by the bonding wire 5.
Connected with 5.

【０１６５】上述したリードフレームの製造方法を図２
５から図３１を参照して説明する。FIG. 2 shows a method of manufacturing the above-mentioned lead frame.
5 to FIG. 31, a description will be given.

【０１６６】本発明は、導電箔６０を用意し、少なくと
も半導体素子搭載領域６５を多数個形成する導電パター
ン５１を除く領域の前記導電箔６０に前記導電箔６０の
厚みよりも浅い分離溝６１を形成して導電パターン５１
を形成する工程と、熱硬化性樹脂で分離溝６１および導
電パターン５１を被覆する工程と、所定の導電パターン
５１表面をレーザーエッチングで露出する工程と、露出
された導電パターン５１に接触し熱硬化性樹脂層５０Ａ
表面にＣｕメッキにより導電膜を形成し、所定のパター
ンにエッチングして多層導電パターン７１を形成する工
程と、露出された多層導電パターン７１に選択的に導電
被膜を形成する工程とから構成される。According to the present invention, the conductive foil 60 is prepared, and at least the conductive foil 60 in the region excluding the conductive pattern 51 forming a large number of semiconductor element mounting regions 65 is provided with the separation groove 61 shallower than the thickness of the conductive foil 60. Form and form conductive pattern 51
A step of forming a groove, a step of covering the separation groove 61 and the conductive pattern 51 with a thermosetting resin, a step of exposing the surface of a predetermined conductive pattern 51 by laser etching, and a step of contacting the exposed conductive pattern 51 and thermosetting. Resin layer 50A
It is composed of a step of forming a conductive film by Cu plating on the surface and etching it into a predetermined pattern to form a multilayer conductive pattern 71, and a step of selectively forming a conductive film on the exposed multilayer conductive pattern 71. .

【０１６７】第１の工程は、図２５から図２７に示すよ
うに、第１の主面４１と第２の主面４２とを導電箔６０
を用意し、少なくとも半導体素子搭載領域６５を多数個
形成する導電パターン５１を除く領域の導電箔６０に導
電箔６０の厚みよりも浅い分離溝６１を形成してブロッ
ク６２毎の導電パターン５１を形成することにある。In the first step, as shown in FIGS. 25 to 27, the first main surface 41 and the second main surface 42 are connected to the conductive foil 60.
Is prepared, and a separation groove 61 having a thickness smaller than the thickness of the conductive foil 60 is formed in the conductive foil 60 in a region excluding at least the conductive pattern 51 forming a large number of semiconductor element mounting regions 65 to form the conductive pattern 51 for each block 62 To do.

【０１６８】本工程では、まず図２５Ａの如く、シート
状の導電箔６０を用意する。この導電箔６０は、ロウ材
の付着性、ボンディング性、メッキ性が考慮されてその
材料が選択され、材料としては、Ｃｕを主材料とした導
電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の
合金から成る導電箔、Ｃｕ−Ａｌの積層体またはＡｌ−
Ｃｕ−Ａｌの積層体等が採用される。In this step, first, as shown in FIG. 25A, a sheet-shaped conductive foil 60 is prepared. The material of the conductive foil 60 is selected in consideration of the adhesiveness, bonding property, and plating property of the brazing material, and the material thereof is a conductive foil containing Cu as a main material, a conductive foil containing Al as a main material, or Fe. -A conductive foil made of an alloy such as Ni, a laminated body of Cu-Al or Al-
A Cu-Al laminated body or the like is adopted.

【０１６９】導電箔の厚さは、後のエッチングを考慮す
ると１０μｍ〜３００μｍ程度が好ましく、ここでは１
２５μｍの銅箔を採用した。しかし３００μｍ以上でも
１０μｍ以下でも基本的には良い。後述するように、導
電箔６０の厚みよりも浅い分離溝６１が形成できればよ
い。The thickness of the conductive foil is preferably about 10 μm to 300 μm in consideration of later etching.
A 25 μm copper foil was adopted. However, it is basically good if it is 300 μm or more or 10 μm or less. As described later, it suffices if the separation groove 61 that is shallower than the thickness of the conductive foil 60 can be formed.

【０１７０】尚、シート状の導電箔６０は、所定の幅、
例えば４５ｍｍでロール状に巻かれて用意され、これが
後述する各工程に搬送されても良いし、所定の大きさに
カットされた短冊状の導電箔６０が用意され、後述する
各工程に搬送されても良い。The sheet-shaped conductive foil 60 has a predetermined width,
For example, it may be prepared by being rolled into a roll of 45 mm and conveyed to each step described below, or a strip-shaped conductive foil 60 cut into a predetermined size may be prepared and conveyed to each step described below. May be.

【０１７１】具体的には、図２５Ｂに示す如く、短冊状
の導電箔６０に多数の半導体素子搭載領域６５が形成さ
れるブロック６２が４〜５個離間して並べられる。各ブ
ロック６２間にはスリット６３が設けられ、モールド工
程等での加熱処理で発生する導電箔６０の応力を吸収す
る。また導電箔６０の上下周端にはインデックス孔６４
が一定の間隔で設けられ、各工程での位置決めに用いら
れる。Specifically, as shown in FIG. 25B, 4 to 5 blocks 62 in which a large number of semiconductor element mounting regions 65 are formed are arranged on a strip-shaped conductive foil 60 so as to be spaced apart from each other. Slits 63 are provided between the blocks 62 to absorb the stress of the conductive foil 60 generated by the heat treatment in the molding process or the like. In addition, index holes 64 are formed at the upper and lower peripheral edges of the conductive foil 60.
Are provided at regular intervals and are used for positioning in each process.

【０１７２】続いて、ブロック６２毎の導電パターン５
１を形成する。Subsequently, the conductive pattern 5 for each block 62
1 is formed.

【０１７３】まず、図２６に示す如く、Ｃｕ箔６０の上
に、ホトレジスト（耐エッチングマスク）ＰＲを形成
し、導電パターン５１となる領域を除いた導電箔６０が
露出するようにホトレジストＰＲをパターニングする。
そして、図２７Ａに示す如く、ホトレジストＰＲを介し
て導電箔６０を選択的にエッチングする。First, as shown in FIG. 26, a photoresist (etching resistant mask) PR is formed on a Cu foil 60, and the photoresist PR is patterned so that the conductive foil 60 excluding the region to be the conductive pattern 51 is exposed. To do.
Then, as shown in FIG. 27A, the conductive foil 60 is selectively etched through the photoresist PR.

【０１７４】エッチングにより形成された分離溝６１の
深さは、例えば２０〜３０μｍであり、その側面は、酸
化処理や化学研磨処理されて粗面化され、熱硬化性樹脂
層５０Ａとの接着強度が向上される。The depth of the separation groove 61 formed by etching is, for example, 20 to 30 μm, and the side surface thereof is roughened by the oxidation treatment or the chemical polishing treatment, and the adhesive strength with the thermosetting resin layer 50A is increased. Is improved.

【０１７５】またこの分離溝６１の側壁は、模式的にス
トレートで図示しているが、除去方法により異なる構造
となる。この除去工程は、ウェットエッチング、ドライ
エッチング、レーザによる蒸発、ダイシングが採用でき
る。ウェットエッチングの場合、エッチャントは、塩化
第二鉄または塩化第二銅が主に採用され、前記導電箔
は、このエッチャントの中にディッピングされるか、こ
のエッチャントでシャワーリングされる。ここでウェッ
トエッチングは、一般に非異方性にエッチングされるた
め、側面は湾曲構造になる。Although the side wall of the separation groove 61 is schematically shown as straight, it has a different structure depending on the removing method. For this removing step, wet etching, dry etching, laser evaporation, or dicing can be adopted. In the case of wet etching, ferric chloride or cupric chloride is mainly used as the etchant, and the conductive foil is dipped in the etchant or showered with the etchant. Since the wet etching is generally non-anisotropic, the side surface has a curved structure.

【０１７６】またドライエッチングの場合は、異方性、
非異方性でエッチングが可能である。現在では、Ｃｕを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。In the case of dry etching, anisotropy,
Non-anisotropic etching is possible. At present, it is said that Cu cannot be removed by reactive ion etching, but it can be removed by sputtering. Moreover, anisotropic or non-anisotropic etching can be performed depending on the sputtering conditions.

【０１７７】またレーザでは、直接レーザ光を当てて分
離溝６１を形成でき、この場合は、どちらかといえば分
離溝６１の側面はストレートに形成される。Further, in the laser, the separation groove 61 can be formed by directly applying the laser light, and in this case, the side surface of the separation groove 61 is rather straight.

【０１７８】図２７Ｂに具体的な導電パターン５１を示
す。本図は図２５Ｂで示したブロック６２の１個を拡大
したものに対応する。黒く塗られた部分の１個が１つの
半導体素子搭載領域６５であり、導電パターン５１を構
成し、１つのブロック６２には５行５列のマトリックス
状に多数の半導体素子搭載領域６５が配列され、各半導
体素子搭載領域６５毎に同一の導電パターン５１が設け
られている。各ブロックの周辺には枠状のパターン６６
が設けられ、それと少し離間してその内側にダイシング
時の位置合わせマーク６７が設けられている。枠状のパ
ターン６６はモールド金型との嵌合に使用され、また導
電箔６０の裏面エッチング後には絶縁性樹脂５０Ｂの補
強をする働きを有する。FIG. 27B shows a specific conductive pattern 51. The figure corresponds to an enlargement of one of the blocks 62 shown in FIG. 25B. One of the portions painted in black is one semiconductor element mounting area 65, which constitutes the conductive pattern 51, and a large number of semiconductor element mounting areas 65 are arranged in a matrix of 5 rows and 5 columns in one block 62. The same conductive pattern 51 is provided for each semiconductor element mounting region 65. A frame-shaped pattern 66 around each block
Is provided, and an alignment mark 67 at the time of dicing is provided inside thereof with a slight distance. The frame-shaped pattern 66 is used for fitting with a molding die, and has a function of reinforcing the insulating resin 50B after the back surface of the conductive foil 60 is etched.

【０１７９】第２の工程は、図２８に示す如く、分離溝
６１および導電パターン５１の表面を被覆するように熱
硬化性樹脂層５０Ａを形成することにある。The second step is to form the thermosetting resin layer 50A so as to cover the surfaces of the isolation trench 61 and the conductive pattern 51, as shown in FIG.

【０１８０】本工程は本発明の特徴とする工程であり、
熱硬化性樹脂層５０Ａとしては、エポキシ樹脂等の熱硬
化性樹脂が用いられ、分離溝６１を埋め込み且つ導電パ
ターン５１の表面を被覆するように設けられる。この熱
硬化性樹脂層５０Ａは熱硬化性樹脂を有機溶剤に溶かし
た液状の材料をキャスティングして分離溝６１および導
電パターン５１表面に塗布し、８０℃から１００℃の加
熱をして半硬化させ有機溶剤を飛ばした後に、１５０℃
から１７０℃で１．５時間程度加熱して本硬化して形成
される。従って、半硬化の状態では熱硬化性樹脂はＢス
テージの状態であり、熱硬化されていない。This step is a characteristic step of the present invention,
A thermosetting resin such as an epoxy resin is used as the thermosetting resin layer 50A, and is provided so as to fill the separation groove 61 and cover the surface of the conductive pattern 51. The thermosetting resin layer 50A is formed by casting a liquid material in which a thermosetting resin is dissolved in an organic solvent, applying the liquid material to the surface of the separation groove 61 and the conductive pattern 51, and heating it at 80 ° C. to 100 ° C. to semi-cure it. After removing the organic solvent, 150 ℃
To 170 ° C. for about 1.5 hours to be fully cured. Therefore, in the semi-cured state, the thermosetting resin is in the B stage state and is not thermoset.

【０１８１】また熱硬化性樹脂層５０Ａにはシリカ、ア
ルミナ等のフィラーを混入して導電パターン５１との熱
膨張係数を緩和すると良い。一般的にエポキシ樹脂の熱
膨張係数は５０ｐｐｍ／℃であり、上記したフィラー入
りのエポキシ樹脂の熱膨張係数は１５〜３０ｐｐｍ／℃
であり、第１の導電パターン５１を形成する銅の熱膨張
係数は１８ｐｐｍ／℃であるので、エポキシ樹脂と銅と
の熱膨張係数のミスマッチを改善できる。It is preferable that a filler such as silica or alumina be mixed in the thermosetting resin layer 50A to relax the coefficient of thermal expansion with the conductive pattern 51. Generally, the thermal expansion coefficient of the epoxy resin is 50 ppm / ° C, and the thermal expansion coefficient of the above-mentioned filler-containing epoxy resin is 15 to 30 ppm / ° C.
Since the coefficient of thermal expansion of copper forming the first conductive pattern 51 is 18 ppm / ° C., the mismatch in coefficient of thermal expansion between the epoxy resin and copper can be improved.

【０１８２】また熱硬化性樹脂層５０Ａは液状の状態で
分離溝６１に充填されるので、トランスファーモールド
されるエポキシ樹脂に比較して低粘度のため分離溝６１
の内壁に密着でき、両者の接着強度が大幅に増加でき
る。この結果、今まででは約６０μｍの分離溝６１で接
着強度を確保していたが、接着強度の向上により分離溝
６１は２０〜３０μｍと半分の深さで済み、導電パター
ン５１をよりファインパターンに形成できる利点が得ら
れる。Since the thermosetting resin layer 50A is filled in the separation groove 61 in a liquid state, the separation groove 61 has a lower viscosity than the epoxy resin to be transfer-molded.
Can be closely adhered to the inner wall of, and the adhesive strength between both can be greatly increased. As a result, up to now, the adhesive strength was secured by the separation groove 61 of about 60 μm, but due to the improvement of the adhesive strength, the separation groove 61 has only a depth of 20 to 30 μm, which is half, and the conductive pattern 51 can be made into a finer pattern. The advantage is that it can be formed.

【０１８３】他の方法として、熱硬化性樹脂層５０Ａは
予め半硬化したシート状の熱硬化性樹脂フィルムを加熱
圧着して本硬化して、溶融したエポキシ樹脂で分離溝６
１および導電パターン５１表面に付着する方法も採用で
きる。熱硬化性樹脂フィルムをその表面をクッション紙
で覆い、１ｃｍ2当たり１００ｋｇで圧着して１５０℃
から１７０℃で加熱して溶融したエポキシ樹脂で分離溝
６１および導電パターン５１表面を被覆した状態で本硬
化させる。As another method, for the thermosetting resin layer 50A, a sheet-like thermosetting resin film which has been semi-cured in advance is thermocompression-bonded to be fully cured, and the separation groove 6 is made of molten epoxy resin.
1 and the method of adhering to the surface of the conductive pattern 51 can also be adopted. The surface of the thermosetting resin film is covered with cushion paper, and pressure is applied at 100 kg / cm 2 to 150 ° C.
Then, the epoxy resin melted by heating at 170 ° C. to 170 ° C. is main-cured with the surface of the separation groove 61 and the conductive pattern 51 covered.

【０１８４】なお、本工程では分離溝６１と熱硬化性樹
脂層５０Ａとの接着強度を高めるために分離溝６１の内
壁を酸化処理するか、有機酸系のエッチング処理液を用
いて分離溝６１の壁面を化学研磨して粗面化すると良
い。有機酸系のエッチング液としては、メック（株）製
ＣＺ−８１００を用い、このエッチング液に数分間浸漬
して表面に１〜２μｍ程度の凹凸を形成する。これによ
り分離溝６１の内壁表面が粗面化されるので、分離溝６
１と熱硬化性樹脂層５０Ａとの接着強度を高めることが
できる。In this step, the inner wall of the separation groove 61 is oxidized in order to increase the adhesive strength between the separation groove 61 and the thermosetting resin layer 50A, or the separation groove 61 is formed by using an organic acid-based etching treatment liquid. It is advisable to chemically polish the wall surface of to roughen. CZ-8100 manufactured by MEC Co., Ltd. is used as the organic acid-based etching solution, and the surface is dipped in this etching solution for several minutes to form irregularities of about 1 to 2 μm. As a result, the inner wall surface of the separation groove 61 is roughened, so that the separation groove 6
1 and the thermosetting resin layer 50A can be increased in adhesive strength.

【０１８５】また本工程では、他の実施例として熱硬化
性樹脂層５０Ａの代わりにＵＶ硬化樹脂を用いることも
できる。すなわち、ＵＶ硬化樹脂を真空ラミネータで塗
膜した後に、ＵＶ照射、現像して本硬化すると、分離溝
６１および導電パターン５１の所望の表面を被覆するよ
うにＵＶ硬化樹脂を形成することができる。この場合
は、次の第３の工程を一緒に行うので、工程が簡単にな
る。In this step, a UV curable resin may be used instead of the thermosetting resin layer 50A as another embodiment. That is, when the UV curable resin is applied with a vacuum laminator, then UV irradiation, development and main curing are performed, the UV curable resin can be formed so as to cover desired surfaces of the separation groove 61 and the conductive pattern 51. In this case, since the following third step is performed together, the step is simplified.

【０１８６】第３の工程は、図２９に示す如く、所望の
導電パターン５１表面の熱硬化性樹脂層５０Ａをレーザ
ーエッチングで除去して露出し、多層導電パターン７１
を形成するための導電メッキ膜７４を付着することにあ
る。In the third step, as shown in FIG. 29, the thermosetting resin layer 50A on the surface of the desired conductive pattern 51 is removed by laser etching and exposed, and the multilayer conductive pattern 71 is formed.
The purpose is to attach a conductive plating film 74 for forming the.

【０１８７】本工程では、直接描画でレーザーエッチン
グにより熱硬化性樹脂層５０Ａを選択的に取り除き、導
電パターン５１に貫通孔７３を設けて選択的に露出させ
る。レーザーとしては、炭酸ガスレーザーが好ましい
が、エキシマレーザーやＹＡＧレ−ザーも利用できる。
またレーザーで絶縁樹脂を蒸発させた後、開口部の底部
に残査がある場合は、過マンガン酸ソーダまたは過硫酸
アンモニウム等でウェットエッチングもしくはエキシマ
レーザー等でドライエッチングし、この残査を取り除
く。In this step, the thermosetting resin layer 50A is selectively removed by laser etching by direct drawing, and the through holes 73 are provided in the conductive pattern 51 to selectively expose it. A carbon dioxide laser is preferable as the laser, but an excimer laser or a YAG laser can also be used.
Further, after the insulating resin is evaporated by the laser, if there is a residue on the bottom of the opening, it is removed by wet etching with sodium permanganate or ammonium persulfate or the like or dry etching with an excimer laser or the like.

【０１８８】続いて、同様に図２９に示す如く、貫通孔
７３および熱硬化性樹脂層５０Ａ表面に導電メッキ膜７
４を形成する。Similarly, as shown in FIG. 29, conductive plating film 7 is formed on the surface of through hole 73 and thermosetting resin layer 50A.
4 is formed.

【０１８９】貫通孔７３を含む熱硬化性樹脂層５０Ａ全
面に導電メッキ膜７４をマスクなしで形成する。この導
電メッキ膜７４は無電解メッキと電解メッキの両方で形
成され、ここでは、無電解メッキにより約２μｍのＣｕ
を少なくとも貫通孔７３を含む熱硬化性樹脂層５０Ａ全
面に形成する。これにより導電メッキ膜７４と導電パタ
ーン５１が電気的に導通するため、導電箔６０で連結さ
れた導電パターン５１を電極にして電解メッキを行い、
約２０μｍのＣｕをメッキする。これにより貫通孔７３
はＣｕの導電メッキ膜７４で埋め込まれる。また導電メ
ッキ膜７４は、ここではＣｕを採用したが、Ａｕ、Ａ
ｇ、Ｐｄ等を採用しても良い。またマスクを使用して部
分メッキをしても良い。A conductive plating film 74 is formed on the entire surface of the thermosetting resin layer 50A including the through holes 73 without using a mask. The conductive plating film 74 is formed by both electroless plating and electrolytic plating. Here, Cu of about 2 μm is formed by electroless plating.
Are formed on the entire surface of the thermosetting resin layer 50A including at least the through holes 73. As a result, the conductive plating film 74 and the conductive pattern 51 are electrically connected to each other, so that the conductive pattern 51 connected by the conductive foil 60 is used as an electrode for electrolytic plating.
Plate Cu of about 20 μm. Thereby, the through hole 73
Is filled with a Cu conductive plating film 74. Although Cu is used here as the conductive plating film 74, Au, A
You may employ g, Pd, etc. Alternatively, a mask may be used for partial plating.

【０１９０】第４の工程は、図３０に示す如く、導電メ
ッキ膜７４を所望のパターンにエッチングして多層導電
パターン７１を形成することにある。The fourth step is to etch the conductive plating film 74 into a desired pattern to form a multilayer conductive pattern 71, as shown in FIG.

【０１９１】導電メッキ膜７４上に所望のパターンのホ
トレジスト層で被覆し、ボンディングパッドとなる導電
被膜５４およびボンディングパッドから中央に延在され
る多層導電パターン７１をケミカルエッチングにより形
成する。導電メッキ膜７４はＣｕを主材料とするもので
あるので、エッチング液は、塩化第２鉄または塩化第２
銅を用いれば良い。具体的なパターンは後で図３５を参
照して説明する。A photoresist layer having a desired pattern is coated on the conductive plating film 74, and a conductive film 54 to be a bonding pad and a multilayer conductive pattern 71 extending from the bonding pad to the center are formed by chemical etching. Since the conductive plating film 74 is mainly composed of Cu, the etching solution is ferric chloride or ferric chloride.
Copper may be used. A specific pattern will be described later with reference to FIG.

【０１９２】導電メッキ膜７４は厚さが５〜２０μｍ程
度に形成されているので、多層導電パターン７１は２０
μｍ以下のファインパターンに形成できる利点がある。Since the conductive plating film 74 is formed to have a thickness of about 5 to 20 μm, the multilayer conductive pattern 71 has a thickness of 20 μm.
There is an advantage that it can be formed in a fine pattern of μm or less.

【０１９３】第５の工程は、図３１に示す如く、露出さ
れた多層導電パターン７１に導電被膜５４を形成する。In the fifth step, as shown in FIG. 31, a conductive film 54 is formed on the exposed multilayer conductive pattern 71.

【０１９４】多層導電パターン７１はオーバーコート樹
脂等の絶縁被膜７５で被覆される。絶縁被膜７５として
は、溶剤で溶かしたエポキシ樹脂等をスクリーン印刷で
付着し、熱硬化させると良い。なお絶縁被膜７５として
フォトソルダーレジストを用い、露光現像して選択的に
残す方法もできる。The multilayer conductive pattern 71 is covered with an insulating film 75 such as an overcoat resin. As the insulating coating 75, an epoxy resin dissolved in a solvent may be attached by screen printing and heat cured. A method in which a photo solder resist is used as the insulating coating 75 and exposure and development are performed to selectively leave it is also possible.

【０１９５】次に、多層導電パターン７１のボンディン
グパッドと供する部分を除いてホトレジスト層でマスク
して、レーザーエッチングにより絶縁被膜７５を選択的
に取り除き、多層導電パターン７１を選択的に露出させ
る。レーザーとしては、炭酸ガスレーザーが好ましい
が、エキシマレーザーやＹＡＧレ−ザーも利用できる。
またレーザーで絶縁樹脂を蒸発させた後、開口部の底部
に残査がある場合は、過マンガン酸ソーダまたは過硫酸
アンモニウム等でウェットエッチングもしくはエキシマ
レーザー等でドライエッチングし、この残査を取り除
く。Next, the insulating film 75 is selectively removed by laser etching by masking with a photoresist layer except for the portion of the multilayer conductive pattern 71 serving as the bonding pad, and the multilayer conductive pattern 71 is selectively exposed. A carbon dioxide laser is preferable as the laser, but an excimer laser or a YAG laser can also be used.
Further, after the insulating resin is evaporated by the laser, if there is a residue on the bottom of the opening, it is removed by wet etching with sodium permanganate or ammonium persulfate or the like or dry etching with an excimer laser or the like.

【０１９６】この導電被膜５４は残された絶縁被膜７５
をマスクとして用い、金、銀あるいはパラジュームを電
界あるいは無電界メッキで付着され、ボンディングパッ
ドとして活用される。The conductive coating 54 is the remaining insulating coating 75.
Is used as a mask, gold, silver or palladium is deposited by electric field or electroless plating, and is used as a bonding pad.

【０１９７】例えば銀被膜は、金線と接着するし、ロウ
材とも接着する。また銀の導電被膜にはＡｕ細線が接着
できるため、ワイヤーボンディングも可能となる。従っ
てこれらの導電被膜５４をそのままボンディングパッド
として活用できるメリットを有する。For example, the silver coating adheres to the gold wire and also to the brazing material. Further, since the Au thin wire can be adhered to the silver conductive film, wire bonding is also possible. Therefore, there is an advantage that these conductive coatings 54 can be used as they are as bonding pads.

【０１９８】図３５を参照して、具体化された本発明の
リードフレームを説明する。まず、実線で示すパターン
は多層導電パターン７１であり、点線で示すパターンは
導電パターン５１である。多層導電パターン７１は半導
体ベアチップ５２を取り巻くようにボンディングパッド
として働く導電被膜５４が周辺に設けられ、一部では２
段に配置されて多パッドを有する半導体ベアチップ５２
に対応している。ボンディングパッドは半導体ベアチッ
プ５２の対応する電極パッド７５とボンディングワイヤ
ー５５で接続され、ボンディングパッドからファインパ
ターンの多層導電パターン７１が半導体ベアチップ５２
の下に多数延在されて、黒丸で示す貫通孔７３で導電パ
ターン５１と接続されている。The embodied lead frame of the present invention will be described with reference to FIG. First, the pattern shown by the solid line is the multilayer conductive pattern 71, and the pattern shown by the dotted line is the conductive pattern 51. The multi-layered conductive pattern 71 is provided with a conductive coating 54 which functions as a bonding pad so as to surround the semiconductor bare chip 52.
Semiconductor bare chip 52 having multiple pads arranged in rows
It corresponds to. The bonding pad is connected to the corresponding electrode pad 75 of the semiconductor bare chip 52 by the bonding wire 55, and the multilayer conductive pattern 71 of the fine pattern is formed from the bonding pad to the semiconductor bare chip 52.
A large number of holes underneath and are connected to the conductive pattern 51 through through holes 73 indicated by black circles.

【０１９９】斯かる構造であれば、２００以上のパッド
を有する半導体回路素子でも、多層導電パターン７１の
ファインパターンを利用して所望の導電パターン５１ま
で多層配線構造で延在でき、導電パターン５１に設けら
れた裏面電極５６から外部回路への接続が行える。な
お、図３５では熱硬化性樹脂層５０Ａおよび封止用絶縁
性樹脂５０Ｂ等は説明のために省略している。With such a structure, even a semiconductor circuit element having 200 or more pads can be extended to a desired conductive pattern 51 by a multilayer wiring structure by using the fine pattern of the multilayer conductive pattern 71. Connection can be made from the provided back electrode 56 to an external circuit. Note that, in FIG. 35, the thermosetting resin layer 50A, the sealing insulating resin 50B, and the like are omitted for the sake of explanation.

【０２００】上述した板状体またはリードフレームは、
導電パターンと多層導電パターンで多層配線を実現でき
るので、極めてパッド数の多い半導体チップでも実装可
能となり、高価なリードフレームを用いない実装構造を
実現できる。半導体装置の製造方法を説明する第７の実
施の形態上述した板状体またはリードフレームを用いた
半導体装置の製造方法を図３２から図３４を参照して説
明する。The plate-like body or lead frame described above is
Since the multi-layer wiring can be realized by the conductive pattern and the multi-layer conductive pattern, a semiconductor chip having an extremely large number of pads can be mounted, and a mounting structure without using an expensive lead frame can be realized. Seventh Embodiment Explaining Method of Manufacturing Semiconductor Device A method of manufacturing a semiconductor device using the above-described plate-shaped body or lead frame will be described with reference to FIGS. 32 to 34.

【０２０１】本発明の製造方法は、多層導電パターン７
１を覆う絶縁被膜７５上に半導体素子５２を固着する工
程と、前記半導体素子５２の電極と所望の前記多層導電
パターン７１とを電気的に接続する接続手段を形成する
工程と、各半導体素子搭載領域６５の前記半導体素子５
２を一括して被覆し、封止用絶縁性樹脂５０Ｂで共通モ
ールドする工程と、前記分離溝６１を設けていない厚み
部分の前記導電箔６０を除去する工程と、複数個の前記
ブロック６２を前記封止用絶縁性樹脂５０Ｂを当接させ
て粘着シートに貼り付ける工程と、前記粘着シートに貼
り付けられた状態で前記ブロックの各半導体素子搭載領
域６５の前記半導体素子５２の特性の測定を行う工程
と、前記粘着シートに貼り付けられた状態で前記ブロッ
クの前記絶縁性樹脂を各半導体素子搭載領域６５毎にダ
イシングにより分離する工程とから構成されている。According to the manufacturing method of the present invention, the multilayer conductive pattern 7 is used.
1, a step of fixing the semiconductor element 52 on the insulating coating 75 covering the first step, a step of forming a connecting means for electrically connecting the electrode of the semiconductor element 52 and the desired multilayer conductive pattern 71, and mounting each semiconductor element. The semiconductor element 5 in the region 65
2 in a batch and commonly molded with the insulating resin 50B for sealing, a step of removing the conductive foil 60 in the thickness portion where the separation groove 61 is not provided, and a plurality of the blocks 62. A step of bringing the sealing insulating resin 50B into contact with the adhesive sheet and attaching it to the adhesive sheet; and a step of measuring the characteristics of the semiconductor element 52 in each semiconductor element mounting region 65 of the block while being attached to the adhesive sheet. It is composed of a step of performing and a step of separating the insulating resin of the block for each semiconductor element mounting region 65 by dicing while being attached to the adhesive sheet.

【０２０２】第１の工程は、図３２に示す如く、各半導
体素子搭載領域６５の絶縁被膜７５上に半導体素子５２
を導電性あるいは絶縁性接着剤５８で固着し、各半導体
素子搭載領域６５の半導体素子５２の電極と所望の多層
導電パターン７１とを電気的に接続する接続手段を形成
することにある。In the first step, as shown in FIG. 32, the semiconductor element 52 is formed on the insulating film 75 in each semiconductor element mounting region 65.
Is fixed with a conductive or insulating adhesive 58 to form a connecting means for electrically connecting the electrode of the semiconductor element 52 in each semiconductor element mounting region 65 and the desired multilayer conductive pattern 71.

【０２０３】半導体素子５２としては、トランジスタ、
ダイオード、ＩＣチップ等の半導体素子である。また厚
みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウン
の半導体素子も実装できる。更に回路素子５２は複数個
のＩＣチップを積み重ねたり、平面的に配置しても良
い。As the semiconductor element 52, a transistor,
Semiconductor elements such as diodes and IC chips. Although the thickness is increased, face-down semiconductor elements such as CSP and BGA can also be mounted. Further, the circuit element 52 may be formed by stacking a plurality of IC chips or arranging them in a plane.

【０２０４】ここでは、ベアのＩＣチップ５２が絶縁被
膜７５上にエポキシ樹脂等の絶縁接着剤５８で固着さ
れ、ＩＣチップ５２の各電極と各半導体素子搭載領域６
５の周囲に配列された多層導電パターン７１上の導電被
膜５４とが熱圧着によるボールボンディングあるいは超
音波によるウェッヂボンディング等により固着されたボ
ンディングワイヤー５５を介して接続される。In this case, the bare IC chip 52 is fixed on the insulating film 75 with an insulating adhesive 58 such as epoxy resin, and each electrode of the IC chip 52 and each semiconductor element mounting region 6 are formed.
5 is connected to the conductive coating 54 on the multilayer conductive pattern 71 arranged around the periphery 5 by a bonding wire 55 fixed by ball bonding by thermocompression bonding or wedge bonding by ultrasonic waves.

【０２０５】本工程では、各ブロック６２に多数の多層
導電パターン７１が集積されているので、半導体素子５
２の固着およびワイヤーボンディングが極めて効率的に
行える利点がある。In this step, since a large number of multilayer conductive patterns 71 are integrated in each block 62, the semiconductor element 5
There is an advantage that the fixation of 2 and wire bonding can be performed very efficiently.

【０２０６】第２の工程は、図３３に示す如く、各半導
体素子搭載領域６５の半導体素子５２を一括して被覆
し、分離溝６１に充填された熱硬化性樹脂層５０Ａと結
合するように封止用絶縁性樹脂５０Ｂで共通モールドす
ることにある。In the second step, as shown in FIG. 33, the semiconductor elements 52 in each semiconductor element mounting region 65 are collectively covered and bonded to the thermosetting resin layer 50A filled in the separation groove 61. This is to perform common molding with the sealing insulating resin 50B.

【０２０７】本工程では、図３３Ａに示す如く、既に前
の工程で分離溝６１および複数の導電パターン５１は熱
硬化性樹脂層５０Ａで被覆されているので、封止用絶縁
性樹脂５０Ｂは半導体素子５２を被覆し、分離溝６１お
よび導電パターン５１表面に残された熱硬化性樹脂層５
０Ａと結合される。なお、絶縁被膜７５が熱硬化性樹脂
層５０Ａと絶縁性樹脂５０Ｂの間に介在する形になる
が、絶縁被膜７５は極めて薄く熱硬化性樹脂であるエポ
キシ樹脂等を用いているので、お互いに馴染みが良く強
力な接着強度を得られる。更に強い接着強度を実現する
には封止用絶縁性樹脂５０Ｂでモールドする前に、絶縁
被膜７５の表面をＵＶ照射もしくはプラズマ照射して絶
縁被膜７５表面の樹脂の極性基を活性化すると良い。そ
して熱硬化性樹脂層５０Ａと封止用絶縁性樹脂５０Ｂと
で一体となりより強力に導電パターン５１が支持されて
いる。In this step, as shown in FIG. 33A, since the separation groove 61 and the plurality of conductive patterns 51 have already been covered with the thermosetting resin layer 50A in the previous step, the sealing insulating resin 50B is a semiconductor. The thermosetting resin layer 5 that covers the element 52 and remains on the surfaces of the separation groove 61 and the conductive pattern 51.
Combined with 0A. It should be noted that the insulating coating 75 is in a form of being interposed between the thermosetting resin layer 50A and the insulating resin 50B, but since the insulating coating 75 is extremely thin and uses an epoxy resin which is a thermosetting resin, it is mutually Familiar and strong adhesive strength can be obtained. In order to realize even stronger adhesive strength, it is advisable to irradiate the surface of the insulating coating 75 with UV or plasma to activate the polar groups of the resin on the surface of the insulating coating 75 before molding with the sealing insulating resin 50B. Then, the thermosetting resin layer 50A and the sealing insulating resin 50B are integrated to more strongly support the conductive pattern 51.

【０２０８】本工程で、熱硬化性樹脂層５０Ａと封止用
絶縁性樹脂５０Ｂとの直接の結合を望むときは、前工程
での絶縁被膜７５のエッチング時に同時に多層導電パタ
ーン７１の存在しない部分の絶縁被膜７５を除去すると
良い。In this step, when it is desired to directly bond the thermosetting resin layer 50A and the sealing insulating resin 50B, a portion where the multilayer conductive pattern 71 does not exist at the same time when the insulating coating 75 is etched in the previous step. It is preferable to remove the insulating coating 75.

【０２０９】また本工程では、トランスファーモール
ド、インジェクションモールド、またはディッピングに
より実現できる。樹脂材料としては、エポキシ樹脂等の
熱硬化性樹脂がトランスファーモールドで実現でき、ポ
リフェニレンサルファイド等の熱可塑性樹脂はインジェ
クションモールドで実現できる。In this step, transfer molding, injection molding or dipping can be used. As the resin material, a thermosetting resin such as epoxy resin can be realized by transfer molding, and a thermoplastic resin such as polyphenylene sulfide can be realized by injection molding.

【０２１０】更に、本工程でトランスファーモールドあ
るいはインジェクションモールドする際に、図３３Ｂに
示すように各ブロック６２は１つの共通のモールド金型
に半導体素子搭載領域６５を納め、各ブロック毎に１つ
の封止用絶縁性樹脂５０Ｂで共通にモールドを行う。こ
のために従来のトランスファーモールド等の様に各搭載
部を個別にモールドする方法に比べて、大幅な樹脂量の
削減が図れ、モールド金型の共通化も図れる。Further, when transfer molding or injection molding is performed in this step, as shown in FIG. 33B, each block 62 accommodates the semiconductor element mounting area 65 in one common mold and one seal is provided for each block. Molding is performed in common with the stop insulating resin 50B. Therefore, compared to the conventional method of individually molding each mounting portion such as transfer molding, the amount of resin can be significantly reduced, and the molding die can be shared.

【０２１１】導電箔６０表面に被覆された封止用絶縁性
樹脂５０Ｂの厚さは、半導体素子５２の最頂部から約１
００μｍ程度が被覆されるように調整されている。この
厚みは、強度を考慮して厚くすることも、薄くすること
も可能である。The thickness of the sealing insulating resin 50B coated on the surface of the conductive foil 60 is about 1 from the top of the semiconductor element 52.
It is adjusted to cover about 00 μm. This thickness can be increased or decreased in consideration of strength.

【０２１２】本工程の特徴は、封止用絶縁性樹脂５０Ｂ
を被覆するまでは、導電パターン５１となる導電箔６０
が支持基板となることである。従来では、本来必要とし
ない支持基板を採用して導電路を形成しているが、本発
明では、支持基板となる導電箔６０は、電極材料として
必要な材料である。そのため、構成材料を極力省いて作
業できるメリットを有し、コストの低下も実現できる。The feature of this step is that the insulating resin for sealing 50B is used.
Until the conductive foil 60 becomes the conductive pattern 51.
Is to become a supporting substrate. Conventionally, the conductive path is formed by using a support substrate that is not originally required, but in the present invention, the conductive foil 60 serving as the support substrate is a material required as an electrode material. Therefore, there is a merit that the constituent materials can be omitted as much as possible, and the cost can be reduced.

【０２１３】また分離溝６１は、導電箔の厚みよりも浅
く形成されているため、導電箔６０が導電パターン５１
として個々に分離されていない。従ってシート状の導電
箔６０として一体で取り扱え、封止用絶縁性樹脂５０Ｂ
をモールドする際、金型への搬送、金型への実装の作業
が非常に楽になる特徴を有する。Since the separation groove 61 is formed to be shallower than the thickness of the conductive foil, the conductive foil 60 is formed in the conductive pattern 51.
As not individually separated. Therefore, the sheet-shaped conductive foil 60 can be integrally handled, and the sealing insulating resin 50B can be used.
When it is molded, it has a feature that the work of transferring it to the mold and mounting it on the mold becomes very easy.

【０２１４】第３の工程は、同様に図３３Ａに示す如
く、分離溝６１を設けていない厚み部分の導電箔６０を
除去することにある。Similarly, as shown in FIG. 33A, the third step is to remove the conductive foil 60 in the thickness portion where the separation groove 61 is not provided.

【０２１５】本工程は、導電箔６０の裏面を化学的およ
び／または物理的に除き、導電パターン５１として分離
するものである。この工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。In this step, the back surface of the conductive foil 60 is chemically and / or physically removed to separate it as the conductive pattern 51. This step is performed by polishing, grinding, etching, laser metal evaporation, or the like.

【０２１６】実験では研磨装置または研削装置により全
面を１００μｍ程度削り、分離溝６１から熱硬化性樹脂
層５０Ａを露出させている。この露出される面を図３３
Ａでは点線で示している。その結果、約３０μｍの厚さ
の導電パターン５１となって分離される。また、熱硬化
性樹脂層５０Ａが露出する手前まで、導電箔６０を全面
ウェトエッチングし、その後、研磨または研削装置によ
り全面を削り、熱硬化性樹脂層５０Ａを露出させても良
い。更に、導電箔６０を点線まで全面ウェトエッチング
して熱硬化性樹脂層５０Ａを露出させても良い。In the experiment, the entire surface is ground to about 100 μm by a polishing device or a grinding device to expose the thermosetting resin layer 50A from the separation groove 61. This exposed surface is shown in FIG.
In A, it is indicated by a dotted line. As a result, the conductive patterns 51 having a thickness of about 30 μm are separated. Alternatively, the entire surface of the conductive foil 60 may be wet-etched until the thermosetting resin layer 50A is exposed, and then the entire surface may be ground by a polishing or grinding device to expose the thermosetting resin layer 50A. Further, the entire surface of the conductive foil 60 up to the dotted line may be wet-etched to expose the thermosetting resin layer 50A.

【０２１７】この結果、熱硬化性樹脂層５０Ａに導電パ
ターン５１の裏面が露出する構造となる。すなわち、分
離溝６１に充填された熱硬化性樹脂層５０Ａの表面と導
電パターン５１の表面は、実質的に一致する構造となっ
ている。従って、本発明の半導体装置５３は従来の裏面
電極のように段差が設けられないため、マウント時に半
田等の表面張力でそのまま水平に移動してセルフアライ
ンできる特徴を有する。As a result, the back surface of the conductive pattern 51 is exposed in the thermosetting resin layer 50A. That is, the surface of the thermosetting resin layer 50 </ b> A filled in the separation groove 61 and the surface of the conductive pattern 51 have substantially the same structure. Therefore, since the semiconductor device 53 of the present invention does not have a step like the conventional back electrode, it has a feature that it can be horizontally moved as it is by the surface tension of solder or the like during mounting and self-aligned.

【０２１８】更に、導電パターン５１の裏面処理を行
い、図３４に示す最終構造を得る。すなわち、電極を形
成する導電パターン５１を選択的に露出して他の部分を
レジスト層５７で被覆し、半田等の導電材を被着して裏
面電極５６を形成し、半導体装置として完成する。Further, the back surface of the conductive pattern 51 is processed to obtain the final structure shown in FIG. That is, the conductive pattern 51 forming an electrode is selectively exposed, the other portion is covered with a resist layer 57, and a conductive material such as solder is applied to form a back surface electrode 56, thereby completing a semiconductor device.

【０２１９】以降の測定およびダイシング工程は前述し
た第３の実施の形態で説明した図１２から図１４と同じ
であるので、ここでは説明を省略する。以上、本発明で
は、ハーフエッチングされた導電箔を、従来のトランス
ファーモールドの製造装置で採用するリードフレームの
サイズに設計してある。つまり従来のリードフレームと
縦×横のサイズを一致させることで、従来のトランスフ
ァーモールド装置を採用することができる。またトラン
スファーモールド装置のキャビーティのサイズを一致さ
せ、その中に半導体装置をマトリックス状に配置させて
いる。半導体装置のサイズにもよるが、小さければn個
×m個が一つのキャビティで製造でき、大きければこの
個数よりも取り数が少なくなる。しかし半導体装置のサ
イズ形状はどうであれ、従来の金型で、且つ一種類の金
型で種類の異なる半導体装置が製造できる。Subsequent measurement and dicing steps are the same as those in FIGS. 12 to 14 described in the third embodiment, and therefore the description thereof is omitted here. As described above, in the present invention, the half-etched conductive foil is designed in the size of the lead frame used in the conventional transfer mold manufacturing apparatus. That is, the conventional transfer mold apparatus can be adopted by matching the size of the lead frame with that of the conventional lead frame. Further, the sizes of the cavitities of the transfer mold device are made to coincide with each other, and the semiconductor devices are arranged in a matrix therein. Depending on the size of the semiconductor device, if it is small, n × m pieces can be manufactured in one cavity, and if it is large, the number of pieces to be taken is smaller than this. However, regardless of the size and shape of the semiconductor device, different types of semiconductor devices can be manufactured with the conventional mold and one type of mold.

【０２２０】これは、従来の製造装置を活用できる点で
メリットがある。しかし別途新しい製造装置を作る場
合、導電箔のサイズを従来のものと一致させることもな
い。This is advantageous in that the conventional manufacturing apparatus can be used. However, when a new manufacturing device is separately manufactured, the size of the conductive foil is not matched with that of the conventional one.

【０２２１】また、個別分離の際にダイシング装置を採
用している。半導体装置と半導体装置の間は、少なくと
もダイシングブレードの幅程度にすれば良く、従来のリ
ードフレームを使った個別封止よりもその取り数は大幅
に増加する。よって製造設備を従来から製造されてきた
装置を活用でき、設備投資にかかる費用を少なくできる
点、半導体装置の取り数が増大する点等とから非常に量
産性に富み、プライスダウンにも寄与する優れた製造方
法である。Further, a dicing device is used for individual separation. The distance between the semiconductor devices may be at least about the width of the dicing blade, and the number of the dicing blades is significantly increased as compared with the conventional individual sealing using a lead frame. Therefore, it is possible to use the equipment that has been manufactured for a long time as the manufacturing equipment, reduce the cost of equipment investment, and increase the number of semiconductor devices to be taken. It is an excellent manufacturing method.

【０２２２】[0222]

【発明の効果】以上の説明から明らかなように、本発明
の板状体またはリードフレームは、導電箔をハーフエッ
チングして形成した導電パターンをリードやアイランド
として用いることを特徴とする。この結果、導電パター
ンはエッチングで形成されるので、リードをファインパ
ターン化でき、より微細な板状体またはリードフレーム
が可能となる。As is apparent from the above description, the plate-shaped body or lead frame of the present invention is characterized in that a conductive pattern formed by half-etching a conductive foil is used as a lead or an island. As a result, since the conductive pattern is formed by etching, the leads can be made into a fine pattern, and a finer plate-shaped body or lead frame can be obtained.

【０２２３】また、リードは導電パターンとして導電箔
と一体で構成されるため、変形や反り等が抑制でき、リ
ードのタイバー、吊りリードを不要とすることができ
る。Further, since the lead is formed integrally with the conductive foil as a conductive pattern, deformation and warpage can be suppressed, and the lead tie bar and suspension lead can be eliminated.

【０２２４】更には、封止用絶縁性樹脂で封止した後、
導電箔の裏面を研磨やエッチングすることでリードやア
イランドの分離が可能となり、位置ずれも無く所定の位
置にリードやアイランドを配置することができる。Further, after sealing with an insulating resin for sealing,
By polishing or etching the back surface of the conductive foil, the leads and islands can be separated, and the leads and islands can be arranged at predetermined positions without misalignment.

【０２２５】また封止用絶縁性樹脂内に、リード全域が
配置されるので、個別分離した後もリードの変形も無く
することができる。Further, since the entire area of the lead is arranged in the sealing insulating resin, the deformation of the lead can be eliminated even after the individual separation.

【０２２６】また板状体あるいはリードフレームは主に
Ｃｕを主材料で構成するので、極めて安価で、薄く、小
型の半導体装置を可能にできる。Further, since the plate-like body or the lead frame is mainly made of Cu as a main material, it is possible to realize a very inexpensive, thin, and small-sized semiconductor device.

【０２２７】また、分離溝が極めて浅くても低粘度の熱
硬化性樹脂層を分離溝６１を埋め込んで両者の接着強度
を上げているので、導電パターンを微細化でき同時に導
電パターンと封止用絶縁性樹脂との接着強度が強くな
り、薄型でありながら良好な封止構造を実現できる。Further, even if the separation groove is extremely shallow, the low-viscosity thermosetting resin layer is buried in the separation groove 61 to increase the adhesive strength between the two, so that the conductive pattern can be made finer and, at the same time, the conductive pattern and the sealing material can be sealed. Adhesive strength with the insulating resin is increased, and a good sealing structure can be realized while being thin.

【０２２８】また、導電箔の各ブロックに極めて近接し
て多数の半導体素子搭載領域を形成できるので、極めて
小さい面積で多数の半導体素子を組み立てられるリード
フレームを実現できる。更に多層導電パターンを用いる
と多層配線が可能となり、極めて多ピンの半導体素子の
組立に使用できるリードフレームを実現できる。Since a large number of semiconductor element mounting regions can be formed very close to each block of the conductive foil, it is possible to realize a lead frame in which a large number of semiconductor elements can be assembled in an extremely small area. Further, the use of the multi-layer conductive pattern enables multi-layer wiring, and can realize a lead frame which can be used for assembling an extremely multi-pin semiconductor element.

【０２２９】また板状体またはリードフレームで製造さ
れる半導体装置は、半導体素子、リードやアイランド等
の導電パターンおよび絶縁性樹脂の必要最小限で構成さ
れ、資源に無駄のない半導体装置となる。よってコスト
を大幅に低減できる半導体装置を実現できる。また絶縁
性樹脂の被覆膜厚、導電箔の厚みを最適値にすることに
より、非常に小型化、薄型化および軽量化された半導体
装置を実現できる。Further, the semiconductor device manufactured by the plate-shaped body or the lead frame is composed of the semiconductor element, the conductive patterns such as the leads and the island, and the insulating resin at the minimum necessary, and becomes a semiconductor device in which resources are not wasted. Therefore, it is possible to realize a semiconductor device capable of significantly reducing the cost. Further, by adjusting the coating thickness of the insulating resin and the thickness of the conductive foil to the optimum values, it is possible to realize a semiconductor device that is extremely small, thin, and lightweight.

【０２３０】また導電パターンの裏面のみを絶縁性樹脂
から露出しているため、導電路の裏面が直ちに外部との
接続に供することができ、従来構造のフレキシブルシー
トの如くスルーホール等の加工を不要にできる利点を有
する。Also, since only the back surface of the conductive pattern is exposed from the insulating resin, the back surface of the conductive path can be immediately used for connection to the outside, and there is no need to process through holes etc. unlike the flexible sheet of the conventional structure. Has the advantage that

【０２３１】しかも半導体素子が直接あるいは極めて近
接してアイランドや熱硬化性樹脂層上に固着されている
ので、半導体素子から発生する熱をアイランド等の導電
パターンを介して直接実装基板に熱を伝えることができ
る。特にこの放熱により、パワー素子の実装も可能とな
る。Moreover, since the semiconductor element is fixed directly or very close to the island or the thermosetting resin layer, the heat generated from the semiconductor element is directly transferred to the mounting substrate through the conductive pattern such as the island. be able to. In particular, this heat dissipation also enables mounting of the power element.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の板状体の第１の実施の形態を説明する
図である。FIG. 1 is a diagram illustrating a first embodiment of a plate-shaped body of the present invention.

【図２】本発明のリードフレームの第２の実施の形態を
説明する図である。FIG. 2 is a diagram illustrating a second embodiment of a lead frame of the present invention.

【図３】本発明のリードフレームの製造方法の第２の実
施の形態を説明する図である。FIG. 3 is a diagram illustrating a second embodiment of the lead frame manufacturing method of the present invention.

【図４】本発明のリードフレームの製造方法の第２の実
施の形態を説明する図である。FIG. 4 is a diagram for explaining the second embodiment of the lead frame manufacturing method of the present invention.

【図５】本発明のリードフレームの製造方法の第２の実
施の形態を説明する図である。FIG. 5 is a diagram for explaining the second embodiment of the lead frame manufacturing method of the present invention.

【図６】本発明のリードフレームの製造方法の第２の実
施の形態を説明する図である。FIG. 6 is a diagram illustrating a second embodiment of the lead frame manufacturing method of the present invention.

【図７】本発明のリードフレームの製造方法の第２の実
施の形態を説明する図である。FIG. 7 is a diagram for explaining the second embodiment of the lead frame manufacturing method of the present invention.

【図８】本発明のリードフレームの製造方法の第２の実
施の形態を説明する図である。FIG. 8 is a diagram for explaining the second embodiment of the lead frame manufacturing method of the present invention.

【図９】本発明の板状体またはリードフレームを採用し
た半導体装置の製造方法の第３の実施の形態を説明する
図である。FIG. 9 is a diagram illustrating a third embodiment of a method for manufacturing a semiconductor device that employs a plate-shaped body or a lead frame of the present invention.

【図１０】本発明の板状体またはリードフレームを採用
した半導体装置の製造方法の第３の実施の形態を説明す
る図である。FIG. 10 is a diagram illustrating a third embodiment of a method of manufacturing a semiconductor device that employs a plate-shaped body or a lead frame of the present invention.

【図１１】本発明の板状体またはリードフレームを採用
した半導体装置の製造方法の第３の実施の形態を説明す
る図である。FIG. 11 is a diagram illustrating a third embodiment of a method for manufacturing a semiconductor device that employs a plate-shaped body or a lead frame of the present invention.

【図１２】本発明の板状体またはリードフレームを採用
した半導体装置の製造方法の第３の実施の形態を説明す
る図である。FIG. 12 is a diagram illustrating a third embodiment of a method for manufacturing a semiconductor device that employs a plate-shaped body or a lead frame of the present invention.

【図１３】本発明の板状体またはリードフレームを採用
した半導体装置の製造方法の第３の実施の形態を説明す
る図である。FIG. 13 is a diagram illustrating a third embodiment of a method of manufacturing a semiconductor device that employs a plate-shaped body or a lead frame of the present invention.

【図１４】本発明の板状体またはリードフレームを採用
した半導体装置の製造方法の第３の実施の形態を説明す
る図である。FIG. 14 is a diagram illustrating a third embodiment of a method of manufacturing a semiconductor device that employs a plate-shaped body or a lead frame of the present invention.

【図１５】本発明の板状体またはリードフレームの第４
の実施の形態を説明する図である。FIG. 15 is a fourth plate-shaped body or lead frame of the present invention.
It is a figure explaining embodiment of this.

【図１６】本発明のリードフレームの製造方法の第４の
実施の形態を説明する図である。FIG. 16 is a drawing for explaining the fourth embodiment of the lead frame manufacturing method of the present invention.

【図１７】本発明のリードフレームの製造方法の第４の
実施の形態を説明する図である。FIG. 17 is a drawing for explaining the fourth embodiment of the lead frame manufacturing method of the present invention.

【図１８】本発明のリードフレームの製造方法の第４の
実施の形態を説明する図である。FIG. 18 is a diagram illustrating a fourth embodiment of the lead frame manufacturing method of the present invention.

【図１９】本発明のリードフレームの製造方法の第４の
実施の形態を説明する図である。FIG. 19 is a drawing for explaining the fourth embodiment of the lead frame manufacturing method of the present invention.

【図２０】本発明のリードフレームの製造方法の第４の
実施の形態を説明する図である。FIG. 20 is a drawing for explaining the fourth embodiment of the lead frame manufacturing method of the present invention.

【図２１】本発明のリードフレームの製造方法の第４の
実施の形態を説明する図である。FIG. 21 is a diagram illustrating a fourth embodiment of the lead frame manufacturing method of the present invention.

【図２２】本発明のリードフレームを採用した半導体装
置の製造方法の第５の実施の形態を説明する図である。FIG. 22 is a diagram illustrating a fifth embodiment of a method of manufacturing a semiconductor device that uses a lead frame of the present invention.

【図２３】本発明のリードフレームを採用した半導体装
置の製造方法の第５の実施の形態を説明する図である。FIG. 23 is a diagram illustrating a fifth embodiment of a method of manufacturing a semiconductor device that uses a lead frame of the present invention.

【図２４】本発明のリードフレームを採用した半導体装
置の製造方法の第５の実施の形態を説明する図である。FIG. 24 is a drawing for explaining the fifth embodiment of the method of manufacturing a semiconductor device adopting the lead frame of the present invention.

【図２５】本発明の板状体またはリードフレームの製造
方法の第６の実施の形態を説明する図である。FIG. 25 is a view for explaining the sixth embodiment of the method for manufacturing a plate-shaped body or lead frame of the present invention.

【図２６】本発明の板状体またはリードフレームの製造
方法の第６の実施の形態を説明する図である。FIG. 26 is a view for explaining the sixth embodiment of the method for manufacturing a plate-shaped body or lead frame of the present invention.

【図２７】本発明の板状体またはリードフレームの製造
方法の第６の実施の形態を説明する図である。FIG. 27 is a view for explaining the sixth embodiment of the method for manufacturing the plate-shaped body or the lead frame of the present invention.

【図２８】本発明の板状体またはリードフレームの製造
方法の第６の実施の形態を説明する図である。FIG. 28 is a diagram illustrating a sixth embodiment of the method for manufacturing a plate-shaped body or a lead frame according to the present invention.

【図２９】本発明の板状体またはリードフレームの製造
方法の第６の実施の形態を説明する図である。FIG. 29 is a view for explaining the sixth embodiment of the method for manufacturing the plate-shaped body or the lead frame of the present invention.

【図３０】本発明の板状体またはリードフレームの製造
方法の第６の実施の形態を説明する図である。FIG. 30 is a diagram illustrating a sixth embodiment of the method for manufacturing a plate-shaped body or lead frame according to the present invention.

【図３１】本発明の板状体またはリードフレームの製造
方法の第６の実施の形態を説明する図である。FIG. 31 is a diagram illustrating a sixth embodiment of the method for manufacturing a plate-shaped body or a lead frame according to the present invention.

【図３２】本発明のリードフレームを採用した半導体装
置の製造方法の第７の実施の形態を説明する図である。FIG. 32 is a diagram for explaining the seventh embodiment of the method for manufacturing a semiconductor device adopting the lead frame of the present invention.

【図３３】本発明のリードフレームを採用した半導体装
置の製造方法の第７の実施の形態を説明する図である。FIG. 33 is a diagram for explaining the seventh embodiment of the method of manufacturing a semiconductor device adopting the lead frame of the present invention.

【図３４】本発明のリードフレームを採用した半導体装
置の製造方法の第７の実施の形態を説明する図である。FIG. 34 is a diagram for explaining the seventh embodiment of the method for manufacturing a semiconductor device adopting the lead frame of the present invention.

【図３５】本発明の具体化されたリードフレームの第６
の実施の形態を説明する図である。FIG. 35 is a sixth embodiment of a lead frame embodying the present invention.
It is a figure explaining embodiment of this.

【図３６】従来のプリント基板への実装構造を説明する
図である。FIG. 36 is a diagram illustrating a conventional mounting structure on a printed circuit board.

【図３７】従来のリードフレームを説明する図である。FIG. 37 is a diagram illustrating a conventional lead frame.

【図３８】支持基板としてフレキシブルシートを採用し
た半導体装置を説明する図である。FIG. 38 is a diagram illustrating a semiconductor device that employs a flexible sheet as a support substrate.

【符号の説明】[Explanation of symbols]

４１ 第１の主面 ４２ 第２の主面 ５０Ａ 熱硬化性樹脂層 ５０Ｂ 封止用絶縁性樹脂 ５１ 導電パターン ５４ 導電被膜 41 First main surface 42 Second main surface 50A thermosetting resin layer 50B Insulating resin for sealing 51 Conductive pattern 54 Conductive film

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/12 Ｈ０１Ｌ 23/12 ５０１Ｗ (72)発明者 中村 岳史 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 小林 義幸 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 5F061 AA01 BA01 CA21 CB13 DD12 EA03 5F067 AA01 AA10 AB04 BA03 BB01 BC12 BD05 BE06 DA16 DC17─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H01L 23/12 H01L 23/12 501W (72) Inventor Takeshi Nakamura 2-5 Keihanhondori, Moriguchi-shi, Osaka No. 5 Sanyo Electric Co., Ltd. (72) Inventor Yoshiyuki Kobayashi 2-5-5 Keihan Hondori, Moriguchi City, Osaka Prefecture Sanyo Electric Co., Ltd. F-term (reference) 5F061 AA01 BA01 CA21 CB13 DD12 EA03 5F067 AA01 AA10 AB04 BA03 BB01 BC12 BD05 BE06 DA16 DC17

Claims (47)

【特許請求の範囲】[Claims] 【請求項１】 平坦な第１の主面と第２の主面を有する
導電箔と、 前記導電箔の前記第１の主面から設けられ且つ前記導電
箔の厚みの途中まで除去して設けた分離溝で分離して形
成された導電パターンと、 前記分離溝および前記導電パターンの一部を被覆した熱
硬化性樹脂層とを具備することを特徴とする板状体。1. A conductive foil having a flat first main surface and a second main surface, and a conductive foil which is provided from the first main surface of the conductive foil and is removed to the middle of the thickness of the conductive foil. A plate-shaped body comprising: a conductive pattern formed separately by the separation groove; and a thermosetting resin layer covering a part of the separation groove and the conductive pattern. 【請求項２】 前記導電パターンは半導体素子搭載領域
に近接して設けられる複数のリード、前記半導体素子搭
載領域に設けられる半導体素子を搭載するアイランドと
で形成されていることを特徴とした請求項１記載の板状
体。2. The conductive pattern is formed by a plurality of leads provided in the vicinity of a semiconductor element mounting region and an island for mounting a semiconductor element provided in the semiconductor element mounting region. The plate-shaped body according to 1. 【請求項３】 前記導電箔は銅、アルミニウム、鉄−ニ
ッケルのいずれかで構成されることを特徴とする請求項
１に記載された板状体。3. The plate-like body according to claim 1, wherein the conductive foil is made of any one of copper, aluminum and iron-nickel. 【請求項４】 前記熱硬化性樹脂層から露出された前記
導電パターン上には前記導電パターンとは異なる金属材
料より成る導電被膜を設けることを特徴とする請求項１
に記載された板状体。4. A conductive film made of a metal material different from that of the conductive pattern is provided on the conductive pattern exposed from the thermosetting resin layer.
The plate-like body described in 1. 【請求項５】 前記導電被膜は金、銀あるいはパラジウ
ムメッキで構成されることを特徴とする請求項４に記載
された板状体。5. The plate-like body according to claim 4, wherein the conductive film is formed of gold, silver or palladium plating. 【請求項６】 前記導電被膜は前記リードのボンディン
グ領域と前記アイランドのダイボンディング領域に形成
されることを特徴とする請求項４に記載の板状体。6. The plate-like body according to claim 4, wherein the conductive film is formed in a bonding region of the lead and a die bonding region of the island. 【請求項７】 平坦な第１の主面と第２の主面を有する
導電箔と、 前記導電箔の前記第１の主面から設けられ且つ前記導電
箔の厚みの途中まで除去して設けた分離溝で分離して形
成された導電パターンと、 前記分離溝および前記導電パターンの一部を被覆した熱
硬化性樹脂層とを備え、 半導体素子と電気的に接続される前記導電パターンがハ
ーフエッチングされることにより凸状に板状体に形成さ
れることを特徴としたリードフレーム。7. A conductive foil having a flat first main surface and a second main surface, and a conductive foil provided from the first main surface of the conductive foil and removed to a middle of the thickness of the conductive foil. A conductive pattern formed separately by the separation groove and a thermosetting resin layer covering a part of the separation groove and the conductive pattern, wherein the conductive pattern electrically connected to the semiconductor element is a half A lead frame, which is formed into a convex plate-like body by being etched. 【請求項８】 前記導電パターンは半導体素子搭載領域
に近接して設けられる複数のリード、前記半導体素子搭
載領域に設けられる半導体素子を搭載するアイランドと
で形成され、前記リードは、先端が半導体素子搭載領域
に近接して設けられることを特徴とする請求項７に記載
のリードフレーム。8. The conductive pattern is formed by a plurality of leads provided in the vicinity of a semiconductor element mounting region, and an island for mounting a semiconductor element provided in the semiconductor element mounting region, the tip of the lead being a semiconductor element. The lead frame according to claim 7, wherein the lead frame is provided close to the mounting area. 【請求項９】 前記複数のリードを一単位としたユニッ
トがマトリックス状に配置されることを特徴とする請求
項８に記載のリードフレーム。9. The lead frame according to claim 8, wherein the units in which the plurality of leads are one unit are arranged in a matrix. 【請求項１０】 前記複数のリードと前記アイランドを
一単位としたユニットがマトリックス状に配置されるこ
とを特徴とする請求項８に記載のリードフレーム。10. The lead frame according to claim 8, wherein the plurality of leads and the unit including the island as one unit are arranged in a matrix. 【請求項１１】 前記アイランドは、前記リードの先端
に囲まれるように形成されることを特徴とする請求項８
から請求項１０のいずれかに記載のリードフレーム。11. The island is formed so as to be surrounded by the tips of the leads.
11. The lead frame according to claim 10. 【請求項１２】 前記半導体素子搭載領域は、前記ユニ
ット内に複数設けられることを特徴とする請求項８に記
載のリードフレーム。12. The lead frame according to claim 8, wherein a plurality of the semiconductor element mounting regions are provided in the unit. 【請求項１３】 前記導電箔は、Ｃｕ、Ａｌ、Ｆｅ−Ｎ
ｉ合金、Ｃｕ−Ａｌの積層体またはＡｌ−Ｃｕ−Ａｌの
積層体から成ることを特徴とする請求項８〜請求項１２
に記載のリードフレーム。13. The conductive foil is made of Cu, Al, Fe—N.
13. An i alloy, a Cu-Al laminated body, or an Al-Cu-Al laminated body.
Lead frame described in. 【請求項１４】 前記リードの上面には、前記導電箔と
は異なる材料の導電被膜が形成されることを特徴とする
請求項８から請求項１３のいずれかに記載のリードフレ
ーム。14. The lead frame according to claim 8, wherein a conductive coating film made of a material different from that of the conductive foil is formed on an upper surface of the lead. 【請求項１５】 前記導電被膜は、Ｎｉ、Ａｕ、Ａｇま
たはＰｄから成ることを特徴とする請求項１４に記載の
リードフレーム。15. The lead frame according to claim 14, wherein the conductive coating is made of Ni, Au, Ag or Pd. 【請求項１６】 前記導電被膜は前記リードのボンディ
ング領域と前記アイランドのダイボンディング領域に形
成されることを特徴とする請求項１４に記載のリードフ
レーム。16. The lead frame according to claim 14, wherein the conductive coating is formed on a bonding region of the lead and a die bonding region of the island. 【請求項１７】 平坦な第１の主面と第２の主面を有す
る導電箔と、 前記導電箔の前記第１の主面から設けられ且つ前記導電
箔の厚みの途中まで除去して設けた分離溝で分離して形
成された導電パターンと、 前記分離溝および前記導電パターン全体を被覆した熱硬
化性樹脂層とを具備することを特徴とする板状体。17. A conductive foil having a flat first main surface and a second main surface, and a conductive foil which is provided from the first main surface of the conductive foil and is removed up to the middle of the thickness of the conductive foil. A plate-shaped body comprising: a conductive pattern formed separately by the separation groove; and a thermosetting resin layer covering the separation groove and the entire conductive pattern. 【請求項１８】 前記導電パターンは半導体素子搭載領
域に近接して設けられる複数のリードのみで形成されて
いることを特徴とした請求項１７記載の板状体。18. The plate-shaped body according to claim 17, wherein the conductive pattern is formed only by a plurality of leads provided in the vicinity of the semiconductor element mounting region. 【請求項１９】 前記導電箔は銅、アルミニウム、鉄−
ニッケルのいずれかで構成されることを特徴とする請求
項１７に記載された板状体。19. The conductive foil is made of copper, aluminum, iron-
The plate-shaped body according to claim 17, wherein the plate-shaped body is composed of any one of nickel. 【請求項２０】 前記熱硬化性樹脂層から露出された前
記導電パターン上には前記導電パターンとは異なる金属
材料より成る導電被膜を設けることを特徴とする請求項
１７に記載された板状体。20. The plate-like body according to claim 17, wherein a conductive coating film made of a metal material different from that of the conductive pattern is provided on the conductive pattern exposed from the thermosetting resin layer. . 【請求項２１】 前記導電被膜は金、銀あるいはパラジ
ウムメッキで構成されることを特徴とする請求項２０に
記載された板状体。21. The plate-like body according to claim 20, wherein the conductive film is formed of gold, silver or palladium plating. 【請求項２２】 前記導電被膜は前記リードのボンディ
ング領域に形成されることを特徴とする請求項２０に記
載の板状体。22. The plate-shaped body according to claim 20, wherein the conductive coating is formed on a bonding region of the lead. 【請求項２３】 平坦な第１の主面と第２の主面を有す
る導電箔と、 前記導電箔の前記第１の主面から設けられ且つ前記導電
箔の厚みの途中まで除去して設けた分離溝で分離して形
成された導電パターンと、 前記分離溝および前記導電パターンを被覆した熱硬化性
樹脂層とを備え、 半導体素子搭載領域を前記熱硬化性樹脂層上に設け、半
導体素子と前記導電パターンは前記熱硬化性樹脂層と絶
縁されて形成されることを特徴としたリードフレーム。23. A conductive foil having a flat first main surface and a second main surface, and a conductive foil which is provided from the first main surface of the conductive foil and is removed up to the middle of the thickness of the conductive foil. And a thermosetting resin layer that covers the isolation groove and the conductive pattern, and a semiconductor element mounting region is provided on the thermosetting resin layer. And the conductive pattern is formed so as to be insulated from the thermosetting resin layer. 【請求項２４】 前記導電パターンは半導体素子搭載領
域に近接して設けられる複数のリードで形成され、前記
リードは、先端が半導体素子搭載領域に近接して設けら
れることを特徴とする請求項２３に記載のリードフレー
ム。24. The conductive pattern is formed by a plurality of leads provided in the vicinity of a semiconductor element mounting region, and the leads are provided with their tips in the vicinity of the semiconductor element mounting region. Lead frame described in. 【請求項２５】 前記複数のリードを一単位としたユニ
ットがマトリックス状に配置されることを特徴とする請
求項２４に記載のリードフレーム。25. The lead frame according to claim 24, wherein units each including the plurality of leads as a unit are arranged in a matrix. 【請求項２６】 前記半導体素子搭載領域は、前記ユニ
ット内に複数設けられることを特徴とする請求項２３に
記載のリードフレーム。26. The lead frame according to claim 23, wherein a plurality of the semiconductor element mounting regions are provided in the unit. 【請求項２７】 前記導電箔は、Ｃｕ、Ａｌ、Ｆｅ−Ｎ
ｉ合金、Ｃｕ−Ａｌの積層体またはＡｌ−Ｃｕ−Ａｌの
積層体から成ることを特徴とする請求項２３から請求項
２６のいずれかに記載のリードフレーム。27. The conductive foil is made of Cu, Al, Fe—N.
27. The lead frame according to claim 23, which is made of an i alloy, a Cu-Al laminated body, or an Al-Cu-Al laminated body. 【請求項２８】 前記リードの上面には、前記導電箔と
は異なる材料の導電被膜が形成されることを特徴とする
請求項２３から請求項２７のいずれかに記載のリードフ
レーム。28. The lead frame according to claim 23, wherein a conductive film made of a material different from that of the conductive foil is formed on an upper surface of the lead. 【請求項２９】 前記導電被膜は、Ｎｉ、Ａｕ、Ａｇま
たはＰｄから成ることを特徴とする請求項２８に記載の
リードフレーム。29. The lead frame according to claim 28, wherein the conductive coating is made of Ni, Au, Ag or Pd. 【請求項３０】 前記導電被膜は前記リードのボンディ
ング領域に形成されることを特徴とする請求項２８に記
載のリードフレーム。30. The lead frame of claim 28, wherein the conductive coating is formed on a bonding region of the lead. 【請求項３１】 平坦な第１の主面と第２の主面を有す
る導電箔と、 前記導電箔の前記第１の主面から設けられ且つ前記導電
箔の厚みの途中まで除去して設けた分離溝で分離して形
成された導電パターンと、 前記分離溝および前記導電パターンを被覆した熱硬化性
樹脂層と、 所望の前記導電パターンと接続され、前記熱硬化性樹脂
層上に設けた多層導電パターンとを具備することを特徴
とする板状体。31. A conductive foil having a flat first main surface and a second main surface, and a conductive foil which is provided from the first main surface of the conductive foil and is removed up to the middle of the thickness of the conductive foil. A conductive pattern formed separately by the separation groove, a thermosetting resin layer that covers the separation groove and the conductive pattern, and a desired conductive pattern that is connected and provided on the thermosetting resin layer A plate-shaped body comprising a multilayer conductive pattern. 【請求項３２】 前記多層導電パターンは半導体素子搭
載領域に近接して設けられる複数のリードで形成されて
いることを特徴とした請求項１記載の板状体。32. The plate-like body according to claim 1, wherein the multi-layer conductive pattern is formed by a plurality of leads provided in the vicinity of a semiconductor element mounting region. 【請求項３３】 前記導電箔は銅、アルミニウム、鉄−
ニッケルのいずれかで構成されることを特徴とする請求
項３１に記載された板状体。33. The conductive foil is made of copper, aluminum, iron-
32. The plate-like body according to claim 31, wherein the plate-like body is made of any one of nickel. 【請求項３４】 前記多層導電パターン上には前記多層
導電パターンとは異なる金属材料より成る導電被膜を設
けることを特徴とする請求項３１に記載された板状体。34. The plate-like body according to claim 31, wherein a conductive coating film made of a metal material different from that of the multilayer conductive pattern is provided on the multilayer conductive pattern. 【請求項３５】 前記導電被膜は金、銀あるいはパラジ
ウムメッキで構成されることを特徴とする請求項３４に
記載された板状体。35. The plate-like body according to claim 34, wherein the conductive film is made of gold, silver or palladium plating. 【請求項３６】 前記導電被膜は前記リードのボンディ
ング領域に形成されることを特徴とする請求項３４に記
載の板状体。36. The plate-like body according to claim 34, wherein the conductive film is formed on a bonding region of the lead. 【請求項３７】 平坦な第１の主面と第２の主面を有す
る導電箔と、 前記導電箔の前記第１の主面から設けられ且つ前記導電
箔の厚みの途中まで除去して設けた分離溝で分離して形
成された導電パターンと、 前記分離溝および前記導電パターンを被覆した熱硬化性
樹脂層と、 所望の前記導電パターンと接続され、前記熱硬化性樹脂
層上に設けた多層導電パターンとを備え、 半導体素子搭載領域を前記多層導電パターン上に設け、
半導体素子と電気的に接続される前記多層導電パターン
は所望の前記導電パターンと接続されることを特徴とし
たリードフレーム。37. A conductive foil having a flat first main surface and a second main surface, and a conductive foil which is provided from the first main surface of the conductive foil and is removed up to the middle of the thickness of the conductive foil. A conductive pattern formed separately by the separation groove, a thermosetting resin layer that covers the separation groove and the conductive pattern, and a desired conductive pattern that is connected and provided on the thermosetting resin layer And a multi-layer conductive pattern, the semiconductor element mounting region is provided on the multi-layer conductive pattern,
The lead frame, wherein the multilayer conductive pattern electrically connected to the semiconductor element is connected to the desired conductive pattern. 【請求項３８】 前記多層導電パターンは半導体素子搭
載領域に近接して設けられる複数のリードで形成され、
前記リードは、先端が半導体素子搭載領域に近接して設
けられることを特徴とする請求項３７に記載のリードフ
レーム。38. The multi-layer conductive pattern is formed by a plurality of leads provided in proximity to a semiconductor element mounting region,
38. The lead frame according to claim 37, wherein the lead is provided with a tip in proximity to a semiconductor element mounting region. 【請求項３９】 前記複数のリードを一単位としたユニ
ットがマトリックス状に配置されることを特徴とする請
求項３７に記載のリードフレーム。39. The lead frame according to claim 37, wherein the units in which the plurality of leads are one unit are arranged in a matrix. 【請求項４０】 前記半導体素子搭載領域は、前記ユニ
ット内に複数設けられることを特徴とする請求項３７に
記載のリードフレーム。40. The lead frame according to claim 37, wherein a plurality of the semiconductor element mounting regions are provided in the unit. 【請求項４１】 前記導電箔は、Ｃｕ、Ａｌ、Ｆｅ−Ｎ
ｉ合金、Ｃｕ−Ａｌの積層体またはＡｌ−Ｃｕ−Ａｌの
積層体から成ることを特徴とする請求項３７から請求項
４０のいずれかに記載のリードフレーム。41. The conductive foil is made of Cu, Al, Fe—N.
The lead frame according to any one of claims 37 to 40, which is made of an i alloy, a Cu-Al laminated body, or an Al-Cu-Al laminated body. 【請求項４２】 前記リードの上面には、前記導電箔と
は異なる材料の導電被膜が形成されることを特徴とする
請求項３７から請求項４０のいずれかに記載のリードフ
レーム。42. The lead frame according to claim 37, wherein a conductive film made of a material different from that of the conductive foil is formed on an upper surface of the lead. 【請求項４３】 前記導電被膜は、Ｎｉ、Ａｕ、Ａｇま
たはＰｄから成ることを特徴とする請求項４２に記載の
リードフレーム。43. The lead frame according to claim 42, wherein the conductive coating is made of Ni, Au, Ag or Pd. 【請求項４４】 前記導電被膜は前記リードのボンディ
ング領域に形成されることを特徴とする請求項４２に記
載のリードフレーム。44. The lead frame of claim 42, wherein the conductive coating is formed on a bonding region of the lead. 【請求項４５】 平坦な第１の主面と第２の主面を有す
る導電箔と、前記導電箔の前記第１の主面から設けられ
且つ前記導電箔の厚みの途中まで除去して設けた分離溝
で分離して形成された導電パターンと、前記分離溝およ
び前記導電パターンの一部を被覆した熱硬化性樹脂層と
で構成されるリードフレームを用意し、 前記リードフレームに半導体素子を搭載するとともに、
前記導電パターンで形成されたリードと前記半導体素子
を電気的に接続し、 前記リードフレームを金型に搭載し、前記リードフレー
ムと前記上金型で構成される空間に樹脂を充填して、前
記熱硬化性樹脂層と充填された前記樹脂とを結合し、 前記充填された樹脂の裏面に露出するリードフレームを
前記導電箔の連結部分を取り除いて前記リードをそれぞ
れ分離することを特徴とした半導体装置の製造方法。45. A conductive foil having a flat first main surface and a second main surface, and a conductive foil which is provided from the first main surface of the conductive foil and is removed up to the middle of the thickness of the conductive foil. A lead frame composed of a conductive pattern formed separately by the separation groove and a thermosetting resin layer covering a part of the separation groove and the conductive pattern is prepared, and a semiconductor element is mounted on the lead frame. Along with
The leads formed of the conductive pattern are electrically connected to the semiconductor element, the lead frame is mounted on a mold, and the space formed by the lead frame and the upper mold is filled with resin, A semiconductor characterized in that the thermosetting resin layer and the filled resin are combined, and the lead frame exposed on the back surface of the filled resin is separated from the leads by removing the connecting portion of the conductive foil. Device manufacturing method. 【請求項４６】 平坦な第１の主面と第２の主面を有す
る導電箔と、前記導電箔の前記第１の主面から設けられ
且つ前記導電箔の厚みの途中まで除去して設けた分離溝
で分離して形成された導電パターンと、前記分離溝およ
び前記導電パターンを被覆した熱硬化性樹脂層とで構成
されるリードフレームを用意する工程と、 前記リードフレームの前記熱硬化性樹脂層上の半導体素
子搭載領域に、所望の半導体素子を装着し、前記半導体
素子と前記導電パターンで形成されたリードを電気的に
接続する工程と、 前記半導体素子を封止すると共に前記リードフレームの
表面を被覆するように絶縁性樹脂でモールドし且つ前記
熱硬化性樹脂層と絶縁性樹脂とを結合する工程と、 前記絶縁性樹脂の裏面から露出するリードフレームを前
記導電箔の連結部分を取り除いて前記リードをそれぞれ
分離する工程とを有することを特徴とした半導体装置の
製造方法。46. A conductive foil having a flat first main surface and a second main surface, and a conductive foil which is provided from the first main surface of the conductive foil and is removed up to the middle of the thickness of the conductive foil. A step of preparing a lead frame composed of a conductive pattern formed separately by the separation groove and a thermosetting resin layer covering the separation groove and the conductive pattern, and the thermosetting property of the lead frame. A step of mounting a desired semiconductor element in a semiconductor element mounting region on a resin layer and electrically connecting the semiconductor element and a lead formed by the conductive pattern, and sealing the semiconductor element and the lead frame. Molding the insulating resin so as to cover the surface of the insulating resin and bonding the thermosetting resin layer and the insulating resin, and the lead frame exposed from the back surface of the insulating resin is connected to the conductive foil. And a step of removing the lead and separating the leads, respectively. 【請求項４７】 平坦な第１の主面と第２の主面を有す
る導電箔と、前記導電箔の前記第１の主面から設けられ
且つ前記導電箔の厚みの途中まで除去して設けた分離溝
で分離して形成された導電パターンと、前記分離溝およ
び前記導電パターンを被覆した熱硬化性樹脂層と、所望
の前記導電パターンと接続され、前記熱硬化性樹脂層上
に設けた多層導電パターンとを備え、半導体素子搭載領
域を前記多層導電パターン上に設け、半導体素子と電気
的に接続される前記多層導電パターンは所望の前記導電
パターンと接続されたリードフレームを用意する工程
と、 前記多層導電パターンと前記半導体素子の表面に形成さ
れた導電手段が電気的に接続されるように、前記半導体
素子を装着する工程と、 前記半導体素子を封止すると共に前記リードフレームの
表面を被覆するように絶縁性樹脂でモールドし且つ前記
熱硬化性樹脂層と絶縁性樹脂とを結合する工程と、 前記絶縁性樹脂の裏面から露出するリードフレームを前
記導電箔の連結部分を取り除いて前記リードをそれぞれ
分離する工程とを有することを特徴とした半導体装置の
製造方法。47. A conductive foil having a flat first main surface and a second main surface, and a conductive foil which is provided from the first main surface of the conductive foil and is removed to the middle of the thickness of the conductive foil. A conductive pattern formed separately by the separation groove, a thermosetting resin layer that covers the separation groove and the conductive pattern, and a desired conductive pattern are connected and provided on the thermosetting resin layer. A step of preparing a lead frame provided with a multilayer conductive pattern, a semiconductor element mounting region is provided on the multilayer conductive pattern, and the multilayer conductive pattern electrically connected to a semiconductor element is connected to the desired conductive pattern; A step of mounting the semiconductor element so that the multi-layer conductive pattern and the conductive means formed on the surface of the semiconductor element are electrically connected; A step of molding with an insulating resin so as to cover the surface of the chamber and bonding the thermosetting resin layer and the insulating resin, and connecting the lead frame exposed from the back surface of the insulating resin to the conductive foil. A step of removing a part and separating the leads from each other.
JP2001232945A 2001-07-31 2001-07-31 Plate Expired - Fee Related JP4679000B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001232945A JP4679000B2 (en) 2001-07-31 2001-07-31 Plate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001232945A JP4679000B2 (en) 2001-07-31 2001-07-31 Plate

Publications (2)

Publication Number Publication Date
JP2003046054A true JP2003046054A (en) 2003-02-14
JP4679000B2 JP4679000B2 (en) 2011-04-27

Family

ID=19064784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001232945A Expired - Fee Related JP4679000B2 (en) 2001-07-31 2001-07-31 Plate

Country Status (1)

Country Link
JP (1) JP4679000B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003155591A (en) * 2001-11-15 2003-05-30 Sanyo Electric Co Ltd Production method of plated body and production method of circuit device using the same
JP2005277001A (en) * 2004-03-24 2005-10-06 Sanyo Electric Co Ltd Circuit device and manufacturing method therefor
WO2007148782A1 (en) * 2006-06-22 2007-12-27 Dai Nippon Printing Co., Ltd. Resin-sealed semiconductor device, method for manufacturing the same, base for semiconductor device, and multilayer resin-sealed semiconductor device
JP2008545274A (en) * 2005-06-30 2008-12-11 フェアチャイルド セミコンダクター コーポレイション Semiconductor die package and manufacturing method thereof
KR101040136B1 (en) * 2008-09-23 2011-06-09 엘지이노텍 주식회사 Structure for multi-row leadless lead frame and semiconductor package thereof and manufacture method thereof
KR101041001B1 (en) * 2008-08-29 2011-06-16 엘지이노텍 주식회사 Structure and manufacture method for multi-row lead frame semiconductor package
JP2014504032A (en) * 2011-01-28 2014-02-13 マーベル ワールド トレード リミテッド Single layer BGA substrate process
JP2018056165A (en) * 2016-09-26 2018-04-05 株式会社ジェイデバイス Semiconductor device and semiconductor device manufacturing method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08116014A (en) * 1994-08-24 1996-05-07 Fujitsu Ltd Semiconductor device and its manufacturing method
JPH08250641A (en) * 1995-03-09 1996-09-27 Fujitsu Ltd Semiconductor device and its manufacture
JPH09321173A (en) * 1996-05-27 1997-12-12 Shinko Electric Ind Co Ltd Semiconductor device package, semiconductor device and their manufacture
JPH1174296A (en) * 1997-06-03 1999-03-16 St Microelectron Sa Manufacture of semiconductor package
JPH11195733A (en) * 1997-10-28 1999-07-21 Seiko Epson Corp Semiconductor device and manufacture thereof, and conductive board thereof
JP2000332145A (en) * 1999-05-18 2000-11-30 Dainippon Printing Co Ltd Circuit material for resin-sealed semiconductor device, the resin sealed semiconductor device using the same and manufacturing method for the circuit material
JP2001210743A (en) * 2000-01-24 2001-08-03 Nec Corp Semiconductor device and its manufacturing method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08116014A (en) * 1994-08-24 1996-05-07 Fujitsu Ltd Semiconductor device and its manufacturing method
JPH08250641A (en) * 1995-03-09 1996-09-27 Fujitsu Ltd Semiconductor device and its manufacture
JPH09321173A (en) * 1996-05-27 1997-12-12 Shinko Electric Ind Co Ltd Semiconductor device package, semiconductor device and their manufacture
JPH1174296A (en) * 1997-06-03 1999-03-16 St Microelectron Sa Manufacture of semiconductor package
JPH11195733A (en) * 1997-10-28 1999-07-21 Seiko Epson Corp Semiconductor device and manufacture thereof, and conductive board thereof
JP2000332145A (en) * 1999-05-18 2000-11-30 Dainippon Printing Co Ltd Circuit material for resin-sealed semiconductor device, the resin sealed semiconductor device using the same and manufacturing method for the circuit material
JP2001210743A (en) * 2000-01-24 2001-08-03 Nec Corp Semiconductor device and its manufacturing method

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003155591A (en) * 2001-11-15 2003-05-30 Sanyo Electric Co Ltd Production method of plated body and production method of circuit device using the same
JP2005277001A (en) * 2004-03-24 2005-10-06 Sanyo Electric Co Ltd Circuit device and manufacturing method therefor
US8183088B2 (en) 2005-06-30 2012-05-22 Fairchild Semiconductor Corporation Semiconductor die package and method for making the same
US8664752B2 (en) 2005-06-30 2014-03-04 Fairchild Semiconductor Corporation Semiconductor die package and method for making the same
JP2008545274A (en) * 2005-06-30 2008-12-11 フェアチャイルド セミコンダクター コーポレイション Semiconductor die package and manufacturing method thereof
KR101298225B1 (en) * 2005-06-30 2013-08-27 페어차일드 세미컨덕터 코포레이션 Semiconductor die package and method for making the same
JPWO2007148782A1 (en) * 2006-06-22 2009-11-19 大日本印刷株式会社 Resin-encapsulated semiconductor device and manufacturing method thereof, substrate for semiconductor device, and laminated resin-encapsulated semiconductor device
US7851902B2 (en) 2006-06-22 2010-12-14 Dai Nippon Printing Co., Ltd. Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device
WO2007148782A1 (en) * 2006-06-22 2007-12-27 Dai Nippon Printing Co., Ltd. Resin-sealed semiconductor device, method for manufacturing the same, base for semiconductor device, and multilayer resin-sealed semiconductor device
JP5544714B2 (en) * 2006-06-22 2014-07-09 大日本印刷株式会社 Resin-encapsulated semiconductor device and manufacturing method thereof, substrate for semiconductor device, and laminated resin-encapsulated semiconductor device
KR101041001B1 (en) * 2008-08-29 2011-06-16 엘지이노텍 주식회사 Structure and manufacture method for multi-row lead frame semiconductor package
KR101040136B1 (en) * 2008-09-23 2011-06-09 엘지이노텍 주식회사 Structure for multi-row leadless lead frame and semiconductor package thereof and manufacture method thereof
JP2014504032A (en) * 2011-01-28 2014-02-13 マーベル ワールド トレード リミテッド Single layer BGA substrate process
KR20140038944A (en) * 2011-01-28 2014-03-31 마벨 월드 트레이드 리미티드 Single layer bga substrate process
KR101938344B1 (en) * 2011-01-28 2019-01-14 마벨 월드 트레이드 리미티드 Single layer bga substrate process
JP2018056165A (en) * 2016-09-26 2018-04-05 株式会社ジェイデバイス Semiconductor device and semiconductor device manufacturing method
JP2021170679A (en) * 2016-09-26 2021-10-28 株式会社アムコー・テクノロジー・ジャパン Semiconductor device

Also Published As

Publication number Publication date
JP4679000B2 (en) 2011-04-27

Similar Documents

Publication Publication Date Title
US6909178B2 (en) Semiconductor device and method of manufacturing the same
JP3609737B2 (en) Circuit device manufacturing method
JP4618941B2 (en) Semiconductor device
JP3963655B2 (en) Circuit device manufacturing method
JP3600131B2 (en) Circuit device manufacturing method
JP2003046054A (en) Planar member, lead frame, and method for manufacturing semiconductor device
JP2003037344A (en) Circuit device and its manufacturing method
JP2002026186A (en) Semiconductor device
JP4663172B2 (en) Manufacturing method of semiconductor device
JP4698080B2 (en) Circuit device manufacturing method
JP4803931B2 (en) Circuit module
JP3600137B2 (en) Circuit device manufacturing method
JP2003037345A (en) Circuit device and its manufacturing method
JP4748892B2 (en) Circuit device manufacturing method
JP3600130B2 (en) Circuit device manufacturing method
JP3600133B2 (en) Circuit device manufacturing method
JP3600132B2 (en) Circuit device manufacturing method
JP3643764B2 (en) Circuit device manufacturing method
JP4166065B2 (en) Circuit device manufacturing method
JP3778783B2 (en) Circuit device and manufacturing method thereof
JP4393038B2 (en) Circuit device manufacturing method
JP3600134B2 (en) Circuit device manufacturing method
JP4334187B2 (en) Circuit device manufacturing method
JP2003037213A (en) Circuit device and method for manufacturing the same
JP2003100984A (en) Circuit module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080718

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101020

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110201

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees