JP3600137B2 - Circuit device manufacturing method - Google Patents
Circuit device manufacturing method Download PDFInfo
- Publication number
- JP3600137B2 JP3600137B2 JP2000266765A JP2000266765A JP3600137B2 JP 3600137 B2 JP3600137 B2 JP 3600137B2 JP 2000266765 A JP2000266765 A JP 2000266765A JP 2000266765 A JP2000266765 A JP 2000266765A JP 3600137 B2 JP3600137 B2 JP 3600137B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- insulating resin
- conductive foil
- circuit
- dicing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Description
【0001】
【発明の属する技術分野】
本発明は、回路装置の製造方法に関し、特に支持基板を不要にした薄型の回路装置の製造方法に関するものである。
【0002】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。
【0003】
例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、従来通常のトランスファーモールドで封止されたパッケージ型半導体装置がある。この半導体装置は、図10のように、プリント基板PSに実装される。
【0004】
またこのパッケージ型半導体装置は、半導体チップ2の周囲を樹脂層3で被覆し、この樹脂層3の側部から外部接続用のリード端子4が導出されたものである。
【0005】
しかしこのパッケージ型半導体装置1は、リード端子4が樹脂層3から外に出ており、全体のサイズが大きく、小型化、薄型化および軽量化を満足するものではなかった。
【0006】
そのため、各社が競って小型化、薄型化および軽量化を実現すべく、色々な構造を開発し、最近ではCSP(チップサイズパッケージ)と呼ばれる、チップのサイズと同等のウェハスケールCSP、またはチップサイズよりも若干大きいサイズのCSPが開発されている。
【0007】
図11は、支持基板としてガラスエポキシ基板5を採用した、チップサイズよりも若干大きいCSP6を示すものである。ここではガラスエポキシ基板5にトランジスタチップTが実装されたものとして説明していく。
【0008】
このガラスエポキシ基板5の表面には、第1の電極7、第2の電極8およびダイパッド9が形成され、裏面には第1の裏面電極10と第2の裏面電極11が形成されている。そしてスルーホールTHを介して、前記第1の電極7と第1の裏面電極10が、第2の電極8と第2の裏面電極11が電気的に接続されている。またダイパッド9には前記ベアのトランジスタチップTが固着され、トランジスタのエミッタ電極と第1の電極7が金属細線12を介して接続され、トランジスタのベース電極と第2の電極8が金属細線12を介して接続されている。更にトランジスタチップTを覆うようにガラスエポキシ基板5に樹脂層13が設けられている。
【0009】
前記CSP6は、ガラスエポキシ基板5を採用するが、ウェハスケールCSPと違い、チップTから外部接続用の裏面電極10、11までの延在構造が簡単であり、安価に製造できるメリットを有する。
【0010】
また前記CSP6は、図10のように、プリント基板PSに実装される。プリント基板PSには、電気回路を構成する電極、配線が設けられ、前記CSP6、パッケージ型半導体装置1、チップ抵抗CRまたはチップコンデンサCC等が電気的に接続されて固着される。
【0011】
そしてこのプリント基板で構成された回路は、色々なセットの中に取り付けられる。
【0012】
つぎに、このCSPの製造方法を図12および図13を参照しながら説明する。
【0013】
まず基材(支持基板)としてガラスエポキシ基板5を用意し、この両面に絶縁性接着剤を介してCu箔20、21を圧着する。(以上図12Aを参照)
続いて、第1の電極7,第2の電極8、ダイパッド9、第1の裏面電極10および第2の裏面電極11対応するCu箔20、21に耐エッチング性のレジスト22を被覆し、Cu箔20、21をパターニングする。尚、パターニングは、表と裏で別々にしても良い。(以上図12Bを参照)
続いて、ドリルやレーザを利用してスルーホールTHのための孔を前記ガラスエポキシ基板に形成し、この孔にメッキを施し、スルーホールTHを形成する。このスルーホールTHにより第1の電極7と第1の裏面電極10、第2の電極8と第2の裏面電極10が電気的に接続される。(以上図12Cを参照)
更に、図面では省略をしたが、ボンデイングポストと成る第1の電極7,第2の電極8にAuメッキを施すと共に、ダイボンディングポストとなるダイパッド9にAuメッキを施し、トランジスタチップTをダイボンディングする。
【0014】
最後に、トランジスタチップTのエミッタ電極と第1の電極7、トランジスタチップTのベース電極と第2の電極8を金属細線12を介して接続し、樹脂層13で被覆している。(以上図12Dを参照)
以上の製造方法により、支持基板5を採用したCSP型の電気素子が完成する。この製造方法は、支持基板としてフレキシブルシートを採用しても同様である。
【0015】
一方、セラミック基板を採用した製造方法を図13のフローに示す。支持基板であるセラミック基板を用意した後、スルーホールを形成し、その後、導電ペーストを使い、表と裏の電極を印刷し、焼結している。その後、前製造方法の樹脂層を被覆するまでは図12の製造方法と同じであるが、セラミック基板は、非常にもろく、フレキシブルシートやガラスエポキシ基板と異なり、直ぐに欠けてしまうため金型を用いたモールドができない問題がある。そのため、封止樹脂をポッティングし、硬化した後、封止樹脂を平らにする研磨を施し、最後にダイシング装置を使って個別分離している。
【0016】
更に、上述したCSP型等の微小回路装置では、製品番号等のマーキングを個別に分離してから行うのが一般的であった。
【0017】
【発明が解決しようとする課題】
図11に於いて、トランジスタチップT、接続手段7〜12および樹脂層13は、外部との電気的接続、トランジスタの保護をする上で、必要な構成要素であるが、これだけの構成要素で小型化、薄型化、軽量化を実現する回路素子を提供するのは難しかった。
【0018】
また、支持基板となるガラスエポキシ基板5は、前述したように本来不要なものである。しかし製造方法上、電極を貼り合わせるため、支持基板として採用しており、このガラスエポキシ基板5を無くすことができなかった。
【0019】
そのため、このガラスエポキシ基板5を採用することによって、コストが上昇し、更にはガラスエポキシ基板5が厚いために、回路素子として厚くなり、小型化、薄型化、軽量化に限界があった。
【0020】
更に、ガラスエポキシ基板やセラミック基板では必ず両面の電極を接続するスルーホール形成工程が不可欠であり、製造工程も長くなる問題もあった。
【0021】
更にまた、個別の回路装置へのマーキングは個別分離した後に行われているために、回路装置の方向や表裏の判別を行ってから行う必要があり、微小であるが故の取り扱いが難しく、印刷作業にも時間がかかる問題もあった。
【0022】
【課題を解決するための手段】
本発明は、前述した多くの課題に鑑みて成され、導電箔を用意し、少なくとも回路素子の搭載部を多数個形成する導電パターンを除く領域の前記導電箔に前記導電箔の厚みよりも浅い分離溝を形成して導電パターンを形成する工程と、所望の前記導電パターンの前記各搭載部に回路素子を固着する工程と、各搭載部の前記回路素子を一括して被覆し、前記分離溝に充填されるように絶縁性樹脂で共通モールドする工程と、前記絶縁性樹脂表面にマーキングをする工程と、前記絶縁性樹脂を各搭載部毎にダイシングにより分離する工程とを具備することを特徴とする。
【0023】
本発明では、導電パターンを形成する導電箔がスタートの材料であり、絶縁性樹脂がモールドされるまでは導電箔が支持機能を有し、モールド後は絶縁性樹脂が支持機能を有することで支持基板を不要にでき、従来の課題を解決することができる。
【0024】
また本発明では、モールド、マーキングおよびダイシングをブロック毎にできるので、多数個の回路装置を量産でき、従来の課題を解決することができる。
【0025】
【発明の実施の形態】
まず本発明の回路装置の製造方法について図1を参照しながら説明する。
【0026】
本発明は、導電箔を用意し、少なくとも回路素子の搭載部を多数個形成する導電パターンを除く領域の前記導電箔に前記導電箔の厚みよりも浅い分離溝を形成して導電パターンを形成する工程と、所望の前記導電パターンの前記各搭載部に回路素子を固着する工程と、各搭載部の前記回路素子を一括して被覆し、前記分離溝に充填されるように絶縁性樹脂で共通モールドする工程と、前記絶縁性樹脂表面にマーキングをする工程と、前記絶縁性樹脂を各搭載部毎にダイシングにより分離する工程から構成されている。
【0027】
図1に示すフローは上述した工程とは一致していないが、Cu箔、Agメッキ、ハーフエッチングの3つのフローで導電パターンの形成が行われる。ダイボンドおよびワイヤーボンディングの2つのフローで各搭載部への回路素子の固着と回路素子の電極と導電パターンの接続が行われる。トランスファーモールドのフローでは絶縁性樹脂による共通モールドが行われる。マーキングのフローではブロック毎の絶縁性樹脂の表面にマーキングが行われる。裏面Cu箔除去のフローでは分離溝のない厚み部分の導電箔のエッチングが行われる。裏面処理のフローでは裏面に露出した導電パターンの電極処理が行われる。ダイシングのフローでは絶縁性樹脂からダイシングで個別の回路素子への分離が行われる。
【0028】
以下に、本発明の各工程を図2〜図9を参照して説明する。
【0029】
本発明の第1の工程は、図2から図4に示すように、導電箔60を用意し、少なくとも回路素子52の搭載部を多数個形成する導電パターン51を除く領域の導電箔60に導電箔60の厚みよりも浅い分離溝61を形成して導電パターン51を形成することにある。
【0030】
本工程では、まず図2Aの如く、シート状の導電箔60を用意する。この導電箔60は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Cuを主材料とした導電箔、Alを主材料とした導電箔またはFe−Ni等の合金から成る導電箔等が採用される。
【0031】
導電箔の厚さは、後のエッチングを考慮すると10μm〜300μm程度が好ましく、ここでは70μm(2オンス)の銅箔を採用した。しかし300μm以上でも10μm以下でも基本的には良い。後述するように、導電箔60の厚みよりも浅い分離溝61が形成できればよい。
【0032】
尚、シート状の導電箔60は、所定の幅、例えば45mmでロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた短冊状の導電箔60が用意され、後述する各工程に搬送されても良い。
【0033】
具体的には、図2Bに示す如く、短冊状の導電箔60に多数の搭載部が形成されるブロック62が4〜5個離間して並べられる。各ブロック62間にはスリット63が設けられ、モールド工程等での加熱処理で発生する導電箔60の応力を吸収する。また導電箔60の上下周端にはインデックス孔64が一定の間隔で設けられ、各工程での位置決めに用いられる。
【0034】
続いて、導電パターンを形成する。
【0035】
まず、図3に示す如く、Cu箔60の上に、ホトレジスト(耐エッチングマスク)PRを形成し、導電パターン51となる領域を除いた導電箔60が露出するようにホトレジストPRをパターニングする。そして、図4Aに示す如く、ホトレジストPRを介して導電箔60を選択的にエッチングする。
【0036】
エッチングにより形成された分離溝61の深さは、例えば50μmであり、その側面は、粗面となるため絶縁性樹脂50との接着性が向上される。
【0037】
またこの分離溝61の側壁は、模式的にストレートで図示しているが、除去方法により異なる構造となる。この除去工程は、ウェットエッチング、ドライエッチング、レーザによる蒸発、ダイシングが採用できる。ウェットエッチングの場合、エッチャントは、塩化第二鉄または塩化第二銅が主に採用され、前記導電箔は、このエッチャントの中にディッピングされるか、このエッチャントでシャワーリングされる。ここでウェットエッチングは、一般に非異方性にエッチングされるため、側面は湾曲構造になる。
【0038】
またドライエッチングの場合は、異方性、非異方性でエッチングが可能である。現在では、Cuを反応性イオンエッチングで取り除くことは不可能といわれているが、スパッタリングで除去できる。またスパッタリングの条件によって異方性、非異方性でエッチングできる。
【0039】
またレーザでは、直接レーザ光を当てて分離溝61を形成でき、この場合は、どちらかといえば分離溝61の側面はストレートに形成される。
【0040】
なお、図3に於いて、ホトレジストの代わりにエッチング液に対して耐食性のある導電被膜(図示せず)を選択的に被覆しても良い。導電路と成る部分に選択的に被着すれば、この導電被膜がエッチング保護膜となり、レジストを採用することなく分離溝をエッチングできる。この導電被膜として考えられる材料は、Ag、Ni、Au、PtまたはPd等である。しかもこれら耐食性の導電被膜は、ダイパッド、ボンディングパッドとしてそのまま活用できる特徴を有する。
【0041】
例えばAg被膜は、Auと接着するし、ロウ材とも接着する。よってチップ裏面にAu被膜が被覆されていれば、そのまま導電路51上のAg被膜にチップを熱圧着でき、また半田等のロウ材を介してチップを固着できる。またAgの導電被膜にはAu細線が接着できるため、ワイヤーボンディングも可能となる。従ってこれらの導電被膜をそのままダイパッド、ボンディングパッドとして活用できるメリットを有する。
【0042】
図4Bに具体的な導電パターン51を示す。本図は図2Bで示したブロック62の1個を拡大したもの対応する。黒く塗られた部分の1個が1つの搭載部65であり、導電パターン51を構成し、1つのブロック62には5行10列のマトリックス状に多数の搭載部65が配列され、各搭載部65毎に同一の導電パターン51が設けられている。各ブロックの周辺には枠状のパターン66が設けられ、それと少し離間しその内側にダイシング時の位置合わせマーク67が設けられている。枠状のパターン66はモールド金型との嵌合に使用し、また導電箔60の裏面エッチング後には絶縁性樹脂50の補強をする働きを有する。
【0043】
本発明の第2の工程は、図5に示す如く、所望の導電パターン51の各搭載部65に回路素子52を固着し、各搭載部65の回路素子52の電極と所望の導電パターン51とを電気的に接続する接続手段を形成することにある。
【0044】
回路素子52としては、トランジスタ、ダイオード、ICチップ等の半導体素子、チップコンデンサ、チップ抵抗等の受動素子である。また厚みが厚くはなるが、CSP、BGA等のフェイスダウンの半導体素子も実装できる。
【0045】
ここでは、ベアのトランジスタチップ52Aが導電パターン51Aにダイボンディングされ、エミッタ電極と導電パターン51B、ベース電極と導電パターン51Bが、熱圧着によるボールボンディングあるいは超音波によるウェッヂボンディング等で固着された金属細線55Aを介して接続される。また52Bは、チップコンデンサまたは受動素子であり、半田等のロウ材または導電ペースト55Bで固着される。
【0046】
本工程では、各ブロック62に多数の導電パターン51が集積されているので、回路素子52の固着およびワイヤーボンディングが極めて効率的に行える利点がある。
【0047】
本発明の第3の工程は、図6に示す如く、各搭載部63の回路素子52を一括して被覆し、分離溝61に充填されるように絶縁性樹脂50で共通モールドすることにある。
【0048】
本工程では、図6Aに示すように、絶縁性樹脂50は回路素子52A、52Bおよび複数の導電パターン51A、51B、51Cを完全に被覆し、導電パターン51間の分離溝61には絶縁性樹脂50が充填されてた導電パターン51A、51B、51Cの側面の湾曲構造と嵌合して強固に結合する。そして絶縁性樹脂50により導電パターン51が支持されている。
【0049】
また本工程では、トランスファーモールド、インジェクションモールド、またはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【0050】
更に、本工程でトランスファーモールドあるいはインジェクションモールドする際に、図6Bに示すように各ブロック62は1つの共通のモールド金型に搭載部63を納め、各ブロック毎に1つの絶縁性樹脂50で共通にモールドを行う。このために従来のトランスファーモールド等の様に各搭載部を個別にモールドする方法に比べて、大幅な樹脂量の削減が図れ、モールド金型も共通化が図れる。
【0051】
導電箔60表面に被覆された絶縁性樹脂50の厚さは、回路素子52の金属細線55Aの最頂部から約100μm程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【0052】
本工程の特徴は、絶縁性樹脂50を被覆するまでは、導電パターン51となる導電箔60が支持基板となることである。従来では、図12の様に、本来必要としない支持基板5を採用して導電路7〜11を形成しているが、本発明では、支持基板となる導電箔60は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【0053】
また分離溝61は、導電箔の厚みよりも浅く形成されているため、導電箔60が導電パターン51として個々に分離されていない。従ってシート状の導電箔60として一体で取り扱え、絶縁性樹脂50をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【0054】
本発明の第4の工程は、図7に示す如く、絶縁性樹脂50表面にマーキングをすることにある。
【0055】
本工程では、図7Aに示す如く、短冊状の導電箔60に多数の搭載部が形成されるブロック62毎に共通モールドされた絶縁性樹脂50が4〜5個離間して並べられた状態で、導電箔60の上下周端にはインデックス孔64で位置決めをしてレーザー印刷機で製品番号やロット番号をマーキングする。
【0056】
図7Bはその拡大図を示しており、前述した第1の工程で既にインデックス孔64と各搭載部65の導電パターン51とは関連がつけられているので、本工程でインデックス孔64を位置合わせに用いれば、自動的に各搭載部65の絶縁性樹脂50表面にマーキング(図ではISBと印刷)が行える。
【0057】
本工程の特徴は、このマーキングをブロック62毎に行え、位置合わせもインデックス孔64にレーザー印刷機のガイドピンを挿入する等の簡単な位置合わせで効率よく行える。また、短冊状の導電箔60を用いれば、レーザー印刷機にブロック毎に送り機能を持たせることで、短冊状の導電箔60単位での大量印刷が可能となる。
【0058】
なお、本工程は次工程の導電箔60の裏面除去を行う前にマーキングを行うので、導電箔60も強く、変形のおそれも少ないし、マーキング時に不純物が付着しても次工程で除去できる。
【0059】
本発明の第5の工程は、図6に示す如く、分離溝61を設けていない厚み部分の導電箔60を除去することにある。
【0060】
本工程は、導電箔60の裏面を化学的および/または物理的に除き、導電パターン51として分離するものである。この工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【0061】
実験では研磨装置または研削装置により全面を30μm程度削り、分離溝61から絶縁性樹脂50を露出させている。この露出される面を図6では点線で示している。その結果、約40μmの厚さの導電パターン51となって分離される。また、絶縁性樹脂50が露出する手前まで、導電箔60を全面ウェトエッチングし、その後、研磨または研削装置により全面を削り、絶縁性樹脂50を露出させても良い。更にまた、導電箔60を点線まで全面ウェトエッチングし、絶縁性樹脂50を露出させても良い。
【0062】
この結果、絶縁性樹脂50に導電パターン51の裏面が露出する構造となる。すなわち、分離溝61に充填された絶縁性樹脂50の表面と導電パターン51の表面は、実質的に一致している構造となっている。従って、本発明の回路装置53は図11に示した従来の裏面電極10、11のように段差が設けられないため、マウント時に半田等の表面張力でそのまま水平に移動してセルフアラインできる特徴を有する。
【0063】
更に、導電パターン51の裏面処理を行い、図8に示す最終構造を得る。すなわち、必要によって露出した導電パターン51に半田等の導電材を被着して裏面電極56A、56B、56Cを形成して、回路装置として完成する。
【0064】
本発明の第6の工程は、図9に示す如く、複数個のブロック62を絶縁性樹脂50の表面を当接させて粘着シート80に貼り付けることにある。
【0065】
前工程で導電箔60の裏面エッチングをした後に、導電箔60から各ブロック62が切り離される。このブロック62は絶縁性樹脂50で導電箔60の残余部と連結されているので、切断金型を用いず機械的に導電箔60の残余部から剥がすことで達成できる。
【0066】
本工程は本発明の特徴とする工程であり、ステンレス製のリング状の金属枠81に粘着シート80の周辺を貼り付け、粘着シート80の中央部分には4個のブロック62をダイシング時のブレードが当たらないような間隔を設けて絶縁性樹脂50を当接させて貼り付けられる。粘着シート80としてはUVシート(リンテック社製)が用いられるが、各ブロック62は絶縁性樹脂50で機械的強度があるので、安価なダイシングシートでも使用できる。
【0067】
本発明の第7の工程は、図10に示す如く、粘着シート80に貼り付けられた状態でブロック62の絶縁性樹脂50を各搭載部65毎にダイシングにより分離することにある。
【0068】
本工程では、粘着シート80に貼り付けられた複数個のブロック62をダイシング装置の載置台に真空で吸着させ、ダイシングブレード69で各搭載部65間のダイシングライン70に沿って分離溝61の絶縁性樹脂50をダイシングし、個別の回路装置53に分離する。
【0069】
本工程で、ダイシングブレード69は完全に絶縁性樹脂50を切断し粘着シートの表面に達する切削深さでダイシングを行い、完全に各搭載部65毎に分離する。ダイシング時は予め前述した第1の工程で設けた各ブロックの周辺の枠状のパターン66の内側の位置合わせマーク67を認識して、これを基準としてダイシングを行う。周知ではあるが、ダイシングは縦方向にすべてのダイシングライン70をダイシングをした後、載置台を90度回転させて横方向のダイシングライン70に従ってダイシングを行う。
【0070】
また本工程では、ダイシングライン70には分離溝61に充填された絶縁性樹脂50しか存在しないので、ダイシングブレード69の摩耗は少なく、金属バリも発生せず極めて正確な外形にダイシングできる特徴がある。
【0071】
更に本工程後でも、ダイシング後も粘着シート80の働きで個別の回路装置にバラバラにならず、その後のテーピング工程でも効率よく作業できる。すなわち、粘着シート80に一体に支持された回路装置は良品のみを識別してキャリアテープの収納孔に吸着コレットで粘着シート80から離脱させて収納できる。このために微小な回路装置であっても、テーピングまで一度もバラバラに分離されない特徴がある。
【0072】
【発明の効果】
本発明では、導電パターンの材料となる導電箔自体を支持基板として機能させ、分離溝の形成時あるいは回路素子の実装、絶縁性樹脂の被着時までは導電箔で全体を支持し、また導電箔を各導電パターンとして分離する時は、絶縁性樹脂を支持基板にして機能させている。従って、回路素子、導電箔、絶縁性樹脂の必要最小限で製造できる。従来例で説明した如く、本来回路装置を構成する上で支持基板が要らなくなり、コスト的にも安価にできる。また支持基板が不要であること、導電パターンが絶縁性樹脂に埋め込まれていること、更には絶縁性樹脂と導電箔の厚みの調整が可能であることにより、非常に薄い回路装置が形成できるメリットもある。
【0073】
また、本発明では短冊状の導電箔に多数の搭載部が形成されるブロック毎に共通モールドされた絶縁性樹脂が4〜5個離間して並べられた状態で、ブロック毎にマーキングを行えるので、ブロック毎の大量印刷が可能となる。そして短冊状の導電箔60の単位での処理も可能であり、更に大量印刷を行える。
【0074】
更に、本発明では導電箔の上下周端にはインデックス孔で位置決めをしてマーキングするので、レーザー印刷装置も識別機能を持たないもので十分に行える。
【0075】
更に、ダイシング工程で粘着シートに貼り付けられた複数個のブロックで処理を行える利点を有する。また、ダイシング工程では位置合わせマークを用いてダイシングラインの認識が早く確実に行われる利点を有する。更にダイシングは絶縁性樹脂層のみの切断でよく、導電箔を切断しないことによりダイシングブレードの寿命も長くでき、導電箔を切断する場合に発生する金属バリの発生もない。
【0076】
更にまた、粘着シート80に複数個のブロックを貼り付けることで、微小な回路装置を最後までバラバラにすることなく処理でき、極めて量産効果が高い製造方法を実現できる。
【0077】
最後に、図14から明白なように、スルーホールの形成工程、導体の印刷工程(セラミック基板の場合)等を省略できるので、従来より従来より製造工程を大幅に短縮でき、全行程を内作できる利点を有する。またフレーム金型も一切不要であり、極めて短納期となる製造方法である。
【図面の簡単な説明】
【図1】本発明の製造フローを説明する図である。
【図2】本発明の回路装置の製造方法を説明する図である。
【図3】本発明の回路装置の製造方法を説明する図である。
【図4】本発明の回路装置の製造方法を説明する図である。
【図5】本発明の回路装置の製造方法を説明する図である。
【図6】本発明の回路装置の製造方法を説明する図である。
【図7】本発明の回路装置の製造方法を説明する図である。
【図8】本発明の回路装置の製造方法を説明する図である。
【図9】本発明の回路装置の製造方法を説明する図である。
【図10】本発明の回路装置の製造方法を説明する図である。
【図11】従来の回路装置の実装構造を説明する図である。
【図12】従来の回路装置を説明する図である。
【図13】従来の回路装置の製造方法を説明する図である。
【図14】従来の回路装置の製造方法を説明する図である。
【符号の説明】
50 絶縁性樹脂
51 導電パターン
52 回路素子
53 回路装置
61 分離溝
62 ブロック
64 インデックス孔
80 粘着シート[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a circuit device, and more particularly to a method for manufacturing a thin circuit device that does not require a support substrate.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, a circuit device set in an electronic device is used for a mobile phone, a portable computer, and the like, and therefore, a reduction in size, thickness, and weight is required.
[0003]
For example, taking a semiconductor device as an example of a circuit device, a general semiconductor device is a packaged semiconductor device sealed with a conventional transfer mold. This semiconductor device is mounted on a printed circuit board PS as shown in FIG.
[0004]
In this package type semiconductor device, the periphery of the
[0005]
However, in this package
[0006]
For this reason, companies have competed to develop various structures in order to realize miniaturization, thinning and weight reduction, and recently called a CSP (chip size package), a wafer scale CSP equivalent to the chip size, or chip size A CSP with a size slightly larger than that has been developed.
[0007]
FIG. 11 shows a
[0008]
A
[0009]
Although the
[0010]
The CSP 6 is mounted on a printed circuit board PS as shown in FIG. The printed circuit board PS is provided with electrodes and wiring constituting an electric circuit, and the
[0011]
The circuit formed by the printed circuit board is mounted in various sets.
[0012]
Next, a method of manufacturing the CSP will be described with reference to FIGS.
[0013]
First, a glass epoxy substrate 5 is prepared as a base material (support substrate), and
Subsequently,
Subsequently, a hole for the through hole TH is formed in the glass epoxy substrate by using a drill or a laser, and the hole is plated to form the through hole TH. The
Although not shown in the drawings, the
[0014]
Finally, the emitter electrode of the transistor chip T and the
By the above manufacturing method, a CSP type electric element using the support substrate 5 is completed. This manufacturing method is the same even when a flexible sheet is used as the support substrate.
[0015]
On the other hand, a manufacturing method using a ceramic substrate is shown in the flow of FIG. After a ceramic substrate as a support substrate is prepared, through holes are formed, and thereafter, front and rear electrodes are printed and sintered using a conductive paste. After that, until the resin layer of the previous manufacturing method is covered, the manufacturing method is the same as that of FIG. 12, except that the ceramic substrate is very fragile, and unlike a flexible sheet or a glass epoxy substrate, the ceramic substrate is immediately chipped and a mold is used. There is a problem that can not be molded. Therefore, after potting and hardening the sealing resin, polishing for flattening the sealing resin is performed, and finally, individual separation is performed using a dicing apparatus.
[0016]
Further, in the above-described microcircuit device such as the CSP type, it is general that the marking such as the product number is performed after being individually separated.
[0017]
[Problems to be solved by the invention]
In FIG. 11, the transistor chip T, the connection means 7 to 12 and the resin layer 13 are necessary components for electrical connection to the outside and protection of the transistor. It has been difficult to provide a circuit element that realizes reduction in thickness, thickness, and weight.
[0018]
Further, the glass epoxy substrate 5 serving as a support substrate is not necessary as described above. However, due to the manufacturing method, the glass epoxy substrate 5 was employed as a support substrate for bonding the electrodes, and the glass epoxy substrate 5 could not be eliminated.
[0019]
Therefore, the use of the glass epoxy substrate 5 increases the cost, and further, the glass epoxy substrate 5 is thick, so that the circuit element becomes thick, and there is a limit in reducing the size, thickness, and weight.
[0020]
Further, a through-hole forming step for connecting electrodes on both surfaces is indispensable for a glass epoxy substrate or a ceramic substrate, and there is a problem that the manufacturing process becomes long.
[0021]
Furthermore, since marking on individual circuit devices is performed after individual separation, it is necessary to determine the direction and front and back of the circuit device before performing the marking. There was also a problem that it took time to work.
[0022]
[Means for Solving the Problems]
The present invention has been made in view of the above-described many problems, prepares a conductive foil, and has a shallower than the thickness of the conductive foil on the conductive foil in a region excluding a conductive pattern forming at least a large number of circuit element mounting portions. Forming a separation groove to form a conductive pattern, fixing a circuit element to each of the mounting portions of the desired conductive pattern, and covering the circuit element of each mounting portion at a time; A step of performing common molding with an insulating resin so as to be filled in, a step of marking the surface of the insulating resin, and a step of separating the insulating resin by dicing for each mounting portion. And
[0023]
In the present invention, the conductive foil forming the conductive pattern is the starting material, and the conductive foil has a supporting function until the insulating resin is molded, and the insulating resin has the supporting function after the molding. The substrate can be eliminated, and the conventional problem can be solved.
[0024]
Further, in the present invention, since molding, marking and dicing can be performed for each block, a large number of circuit devices can be mass-produced, and the conventional problems can be solved.
[0025]
BEST MODE FOR CARRYING OUT THE INVENTION
First, a method for manufacturing a circuit device according to the present invention will be described with reference to FIG.
[0026]
The present invention provides a conductive foil, and forms a conductive pattern by forming a separation groove shallower than the thickness of the conductive foil in the conductive foil in a region excluding a conductive pattern in which at least a plurality of circuit element mounting portions are formed. A step of fixing circuit elements to the respective mounting portions of the desired conductive pattern, and a step of covering the circuit elements of the respective mounting portions collectively and using an insulating resin to fill the separation grooves. The method includes a step of molding, a step of marking the surface of the insulating resin, and a step of separating the insulating resin by dicing for each mounting portion.
[0027]
Although the flow shown in FIG. 1 does not coincide with the above-described steps, the formation of the conductive pattern is performed by three flows of Cu foil, Ag plating, and half etching. The bonding of the circuit element to each mounting portion and the connection of the electrode of the circuit element and the conductive pattern are performed by two flows of die bonding and wire bonding. In the transfer mold flow, a common mold using an insulating resin is performed. In the marking flow, marking is performed on the surface of the insulating resin for each block. In the flow for removing the back surface Cu foil, the conductive foil in the thickness portion having no separation groove is etched. In the flow of the back surface processing, the electrode processing of the conductive pattern exposed on the back surface is performed. In the dicing flow, individual circuit elements are separated from the insulating resin by dicing.
[0028]
Hereinafter, each step of the present invention will be described with reference to FIGS.
[0029]
In the first step of the present invention, as shown in FIGS. 2 to 4, a
[0030]
In this step, first, as shown in FIG. 2A, a sheet-shaped
[0031]
The thickness of the conductive foil is preferably about 10 μm to 300 μm in consideration of the later etching, and here, a copper foil of 70 μm (2 oz) was employed. However, it is basically good to be 300 μm or more and 10 μm or less. As will be described later, it is only necessary that the
[0032]
In addition, the sheet-shaped
[0033]
Specifically, as shown in FIG. 2B, four or five
[0034]
Subsequently, a conductive pattern is formed.
[0035]
First, as shown in FIG. 3, a photoresist (etching mask) PR is formed on the
[0036]
The depth of the
[0037]
The side wall of the
[0038]
In the case of dry etching, anisotropic and non-anisotropic etching is possible. At present, it is said that it is impossible to remove Cu by reactive ion etching, but it can be removed by sputtering. In addition, anisotropic and non-anisotropic etching can be performed depending on sputtering conditions.
[0039]
In the case of a laser, the
[0040]
In FIG. 3, a conductive film (not shown) having corrosion resistance to an etching solution may be selectively coated instead of the photoresist. When the conductive film is selectively applied to a portion to be a conductive path, the conductive film serves as an etching protective film, and the separation groove can be etched without employing a resist. Materials that can be considered as the conductive film include Ag, Ni, Au, Pt, and Pd. Moreover, these corrosion-resistant conductive films have a feature that they can be used as they are as die pads and bonding pads.
[0041]
For example, the Ag film adheres to Au and also adheres to the brazing material. Therefore, if the Au film is coated on the back surface of the chip, the chip can be thermocompression-bonded to the Ag film on the
[0042]
FIG. 4B shows a specific
[0043]
In the second step of the present invention, as shown in FIG. 5, the circuit elements 52 are fixed to the respective mounting
[0044]
The circuit element 52 is a semiconductor element such as a transistor, a diode, or an IC chip, or a passive element such as a chip capacitor or a chip resistor. Although the thickness is increased, a face-down semiconductor element such as CSP or BGA can be mounted.
[0045]
Here, a
[0046]
In this step, since a large number of
[0047]
In the third step of the present invention, as shown in FIG. 6, the circuit elements 52 of each mounting
[0048]
In this step, as shown in FIG. 6A, the insulating
[0049]
Also, this step can be realized by transfer molding, injection molding, or dipping. As the resin material, a thermosetting resin such as an epoxy resin can be realized by transfer molding, and a thermoplastic resin such as a polyimide resin and polyphenylene sulfide can be realized by injection molding.
[0050]
Further, when performing transfer molding or injection molding in this process, as shown in FIG. 6B, each
[0051]
The thickness of the insulating
[0052]
The feature of this step is that the
[0053]
Further, since the
[0054]
The fourth step of the present invention is to make a mark on the surface of the insulating
[0055]
In this step, as shown in FIG. 7A, in a state in which four to five
[0056]
FIG. 7B is an enlarged view of the
[0057]
The feature of this process is that this marking can be performed for each
[0058]
In this step, since the marking is performed before the back surface of the
[0059]
In the fifth step of the present invention, as shown in FIG. 6, the thickness of the
[0060]
In this step, the back surface of the
[0061]
In the experiment, the entire surface was shaved by about 30 μm with a polishing device or a grinding device, and the insulating
[0062]
As a result, a structure in which the back surface of the
[0063]
Further, the back surface treatment of the
[0064]
In the sixth step of the present invention, as shown in FIG. 9, the plurality of
[0065]
After etching the back surface of the
[0066]
This step is a characteristic step of the present invention, in which the periphery of the
[0067]
In the seventh step of the present invention, as shown in FIG. 10, the insulating
[0068]
In this step, the plurality of
[0069]
In this step, the dicing blade 69 completely cuts the insulating
[0070]
Further, in this process, since only the insulating
[0071]
Further, even after this step and after dicing, the
[0072]
【The invention's effect】
In the present invention, the conductive foil itself, which is the material of the conductive pattern, functions as a support substrate, and the whole is supported by the conductive foil until the separation groove is formed, the circuit element is mounted, and the insulating resin is attached. When the foil is separated as each conductive pattern, the insulating resin functions as a supporting substrate. Therefore, the circuit element, the conductive foil, and the insulating resin can be manufactured with the minimum necessary. As described in the conventional example, a support substrate is not required for originally configuring the circuit device, and the cost can be reduced. In addition, there is no need for a supporting substrate, the conductive pattern is embedded in the insulating resin, and the thickness of the insulating resin and the conductive foil can be adjusted, so that a very thin circuit device can be formed. There is also.
[0073]
Further, in the present invention, the marking can be performed for each block in a state where the insulating resin commonly molded for each block where a large number of mounting portions are formed on the strip-shaped conductive foil is arranged at a distance of 4 to 5 pieces. Thus, a large amount of printing can be performed for each block. Further, processing in units of the strip-shaped
[0074]
Further, in the present invention, since the upper and lower peripheral edges of the conductive foil are positioned and marked by the index holes, the laser printing apparatus having no identification function can be sufficiently performed.
[0075]
Further, there is an advantage that the processing can be performed with a plurality of blocks attached to the pressure-sensitive adhesive sheet in the dicing step. Further, in the dicing process, there is an advantage that the dicing line can be quickly and reliably recognized using the alignment mark. Furthermore, dicing may be performed by cutting only the insulating resin layer. By not cutting the conductive foil, the life of the dicing blade can be extended, and there is no generation of metal burrs generated when the conductive foil is cut.
[0076]
Furthermore, by adhering a plurality of blocks to the
[0077]
Finally, as is clear from FIG. 14, the step of forming a through hole, the step of printing a conductor (in the case of a ceramic substrate), and the like can be omitted. Have the advantages that can be. In addition, no frame mold is required at all, and this is a manufacturing method with a very short delivery time.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a manufacturing flow of the present invention.
FIG. 2 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 3 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 4 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 5 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 6 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 7 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 8 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 9 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 10 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 11 is a diagram illustrating a mounting structure of a conventional circuit device.
FIG. 12 is a diagram illustrating a conventional circuit device.
FIG. 13 is a diagram illustrating a conventional circuit device manufacturing method.
FIG. 14 is a diagram illustrating a method for manufacturing a conventional circuit device.
[Explanation of symbols]
Claims (7)
前記各ブロックの前記導電パターンの前記各搭載部に回路素子を固着する工程と、
前記各ブロックごとに前記各搭載部の前記回路素子を一括して被覆し絶縁性樹脂で共通モールドする工程と、
前記各ブロックの前記導電パターン及び前記位置合わせパターンを裏面から露出させる工程と、
前記共通モールドされた各ブロックに分離する工程と、
複数個の前記各ブロックを粘着シートに貼り付けて、前記絶縁性樹脂を前記各ブロックに設けた前記位置合わせパターンを用いてダイシングにより分離して個別の回路装置に分離する工程とを具備することを特徴とする回路装置の製造方法。 Forming a plurality of conductive patterns and alignment patterns on the conductive foil ,
Fixing a circuit element to each mounting portion of the conductive pattern of each block ;
A step of common mold with the insulation resin and the covering collectively the circuit elements of the mounting part for each block,
Exposing the conductive pattern and the alignment pattern of each block from the back surface,
Separating the common molded blocks,
Affixing the plurality of blocks to an adhesive sheet, separating the insulating resin by dicing using the alignment pattern provided on each block, and separating the insulating resin into individual circuit devices. A method for manufacturing a circuit device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000266765A JP3600137B2 (en) | 2000-09-04 | 2000-09-04 | Circuit device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000266765A JP3600137B2 (en) | 2000-09-04 | 2000-09-04 | Circuit device manufacturing method |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002207452A Division JP2003051576A (en) | 2002-07-16 | 2002-07-16 | Method for manufacturing circuit device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002076174A JP2002076174A (en) | 2002-03-15 |
JP3600137B2 true JP3600137B2 (en) | 2004-12-08 |
Family
ID=18753802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000266765A Expired - Fee Related JP3600137B2 (en) | 2000-09-04 | 2000-09-04 | Circuit device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3600137B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008084998A (en) * | 2006-09-27 | 2008-04-10 | Sanyo Electric Co Ltd | Plate member and method of manufacturing circuit apparatus using it |
JP4900353B2 (en) * | 2008-09-25 | 2012-03-21 | パナソニック電工株式会社 | Method for manufacturing printed wiring board |
JP2009206532A (en) * | 2009-06-18 | 2009-09-10 | Renesas Technology Corp | Manufacturing method of semiconductor device |
-
2000
- 2000-09-04 JP JP2000266765A patent/JP3600137B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002076174A (en) | 2002-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3609737B2 (en) | Circuit device manufacturing method | |
JP3963655B2 (en) | Circuit device manufacturing method | |
JP4761662B2 (en) | Circuit device manufacturing method | |
JP2004071898A (en) | Circuit device and its producing process | |
JP2002110717A (en) | Manufacturing method of circuit device | |
JP3600131B2 (en) | Circuit device manufacturing method | |
JP4679000B2 (en) | Plate | |
JP3600137B2 (en) | Circuit device manufacturing method | |
JP3600130B2 (en) | Circuit device manufacturing method | |
JP4698080B2 (en) | Circuit device manufacturing method | |
JP3600133B2 (en) | Circuit device manufacturing method | |
JP4663172B2 (en) | Manufacturing method of semiconductor device | |
JP3600132B2 (en) | Circuit device manufacturing method | |
JP3600135B2 (en) | Circuit device manufacturing method | |
JP3600134B2 (en) | Circuit device manufacturing method | |
JP3600136B2 (en) | Circuit device manufacturing method | |
JP4342157B2 (en) | Circuit device manufacturing method | |
JP4393038B2 (en) | Circuit device manufacturing method | |
JP4334187B2 (en) | Circuit device manufacturing method | |
JP4471559B2 (en) | Circuit device manufacturing method | |
JP2003188333A (en) | Semiconductor device and its manufacturing method | |
JP4708625B2 (en) | Bonding apparatus and semiconductor device manufacturing method using the same | |
JP4748892B2 (en) | Circuit device manufacturing method | |
JP3778783B2 (en) | Circuit device and manufacturing method thereof | |
JP2003037345A (en) | Circuit device and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040915 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070924 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |