JP2005109519A - Semiconductor device, plate structure, and manufacturing method of semiconductor device - Google Patents
Semiconductor device, plate structure, and manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP2005109519A JP2005109519A JP2004357950A JP2004357950A JP2005109519A JP 2005109519 A JP2005109519 A JP 2005109519A JP 2004357950 A JP2004357950 A JP 2004357950A JP 2004357950 A JP2004357950 A JP 2004357950A JP 2005109519 A JP2005109519 A JP 2005109519A
- Authority
- JP
- Japan
- Prior art keywords
- bridge
- semiconductor
- semiconductor chip
- external connection
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Abstract
Description
本発明は、半導体装置、板状体および半導体装置の製造方法に関するものであり、特に複数の半導体チップが平面的に、または重ね合わせて実装された半導体装置、板状体および半導体装置の製造方法に関するものである。 The present invention relates to a semiconductor device, a plate-shaped body, and a method for manufacturing the semiconductor device, and more particularly, a semiconductor device, a plate-shaped body, and a method for manufacturing the semiconductor device, in which a plurality of semiconductor chips are mounted in a planar or overlapping manner. It is about.
近年、メモリの容量を増大させるために、また回路機能を拡大するために複数のチップが1パッケージされている。 In recent years, a plurality of chips are packaged in one package in order to increase the capacity of the memory and to expand the circuit function.
例えば、図12には、2つの半導体チップ1、2が2次元で配置され、1パッケージされた半導体装置3が示されている。この半導体装置3は、リードフレームで構成され第1のダイパッド4と第2のダイパッド5の周囲には、リード6が多数配置されている。また第1のダイパッド4と第2のダイパッド5の間には、ブリッヂ7が配置されている。そして第1のダイパッド4の上には第1の半導体チップ1が固着され、第2のダイパッド5の上には第2の半導体チップ2が固着され、半導体チップ1、2の第1のボンディングパッド8とリード6上の第2のボンディングパッド9との間は、金属細線10が接続されている。また第1の半導体チップ1と第2の半導体チップ2を電気的に接続するため、ブリッヂ7を使っている。つまり第1の半導体チップ1のボンディングパッド8とブリッヂ7、このブリッヂ7と前記第2の半導体チップ2のボンディングパッド8aは、金属細線10を介して接続されている。そして、全体が絶縁性樹脂11で1パッケージされている。
For example, FIG. 12 shows a semiconductor device 3 in which two
また金属細線10は、一方がボールボンディング、他方がスティッチボンディングで接続されている。このスティッチボンディングは、超音波が長時間加えられ、半導体チップの劣化を招くため、半導体チップ側でボールボンディング、リード6上のボンディングパッド側でスティッチボンディングが採用されている。
The fine metal wires 10 are connected by ball bonding on one side and stitch bonding on the other side. In this stitch bonding, since ultrasonic waves are applied for a long time to cause deterioration of the semiconductor chip, ball bonding is adopted on the semiconductor chip side, and stitch bonding is adopted on the bonding pad side on the
しかし第1の半導体チップ1と第2の半導体チップ2を金属細線10で直接接続する場合、必ずどちらかの半導体チップがスティッチボンディングで接続される。そのため、本構造ではブリッヂ7を形成する事により、どちらの半導体チップもボールボンディングで接続されるように構成している。
しかしながら前述した図12のリードフレームに於いて、リード6…は、タイバーで連結されているため、取り扱いが容易であるが、ブリッヂ7は、アイランド状に形成されるため、このままでは落下してしまい、色々な工夫が施されている。
However, in the lead frame of FIG. 12 described above, the
ここでは、第1のダイパッド4と第2のダイパッド5を連結させる連結片12を設け、この連結片12と前記ブリッヂ…を接着テープ13で貼り合わせている。 Here, a connecting piece 12 for connecting the first die pad 4 and the second die pad 5 is provided, and the connecting piece 12 and the bridge are bonded together with an adhesive tape 13.
しかしこの接着テープ13は、モールド時に熱が加えられるため、耐熱性が必要であり、高価なものであり、半導体装置としてコストアップになる問題があった。 However, since heat is applied at the time of molding, the adhesive tape 13 needs heat resistance, is expensive, and has a problem of increasing the cost as a semiconductor device.
またブリッヂ7を落下させずに支持する方法としては、フレキシブルシート、セラミック基板またはプリント基板等の支持基板の上にブリッヂを含めたリードパターンを形成し、これをモールドする方法が考えられる。しかしこの支持基板を採用すれば、半導体装置として厚くなり、コストアップになってしまう問題があった。また支持基板にモールドされた半導体チップは、支持基板で熱的に絶縁されるため、半導体チップが温度上昇してしまう問題がった。特に、半導体チップが温度上昇すると、駆動電流の低下、駆動周波数の低下を招き、本来の半導体チップの能力を引き出せない問題もあった。 Further, as a method of supporting the bridge 7 without dropping, a method of forming a lead pattern including a bridge on a support substrate such as a flexible sheet, a ceramic substrate, or a printed substrate and molding the lead pattern is conceivable. However, if this support substrate is adopted, there is a problem that the semiconductor device becomes thick and the cost increases. Further, since the semiconductor chip molded on the support substrate is thermally insulated by the support substrate, there is a problem that the temperature of the semiconductor chip rises. In particular, when the temperature of the semiconductor chip rises, there is a problem that the drive current and the drive frequency are lowered, and the original capability of the semiconductor chip cannot be brought out.
本発明は、前述した課題に鑑みて成され、第1に、お互いが電気的に接続される第1の半導体チップおよび第2の半導体チップと、前記第1の半導体チップと前記第2の半導体チップの間に設けられ、前記第1の半導体チップと前記第2の半導体チップを電気的に接続するブリッヂと、前記第1の半導体チップと前記第2の半導体チップの搭載領域を囲むように設けられ、裏面の少なくとも一部が外部との接続電極となる外部接続電極と、前記第1の半導体チップと前記外部接続電極、前記第2の半導体チップと前記外部接続電極を電気的に接続する第1の金属細線と、前記第1の半導体チップと前記ブリッヂ、前記第2の半導体チップと前記ブリッヂを電気的に接続する第2の金属細線と、前記第1の半導体チップ、前記第2の半導体チップ、前記外部接続電極、第1の金属細線および前記第2の金属細線を封止する絶縁性樹脂とを備えた半導体装置に於いて、
前記絶縁性樹脂は、前記ブリッヂおよび前記外部接続電極の裏面を露出し、前記第2の金属細線は、前記第1の半導体チップおよび前記第2の半導体チップ上でボールボンディングされ、前記ブリッヂ上でスティッチボンディングされることで解決するものである。
The present invention has been made in view of the above-described problems. First, the first semiconductor chip and the second semiconductor chip that are electrically connected to each other, the first semiconductor chip, and the second semiconductor chip. Provided between the chips, surrounding the first semiconductor chip and the second semiconductor chip, and a bridge for electrically connecting the first semiconductor chip and the second semiconductor chip, and a mounting area for the first semiconductor chip and the second semiconductor chip. An external connection electrode in which at least a part of the back surface serves as a connection electrode to the outside, and the first semiconductor chip and the external connection electrode, and the second semiconductor chip and the external connection electrode are electrically connected. 1 thin metal wire, the first semiconductor chip and the bridge, the second thin metal wire electrically connecting the second semiconductor chip and the bridge, the first semiconductor chip, and the second semiconductor Chi , The external connection electrodes, in the semiconductor device in which an insulating resin that seals the first fine metallic wire and the second fine metallic wire,
The insulating resin exposes a back surface of the bridge and the external connection electrode, and the second metal fine wire is ball-bonded on the first semiconductor chip and the second semiconductor chip, and on the bridge The problem is solved by stitch bonding.
後述する製造方法から明らかな様に、ブリッヂ、外部接続電極は、絶縁性樹脂で支持されているため、従来のような接着テープが不要となり、しかも半導体チップの裏面は、直接実装基板へと実装されるため、半導体チップの温度上昇を防止することができる。 As will be apparent from the manufacturing method described later, the bridge and external connection electrodes are supported by an insulating resin, which eliminates the need for conventional adhesive tape, and the back surface of the semiconductor chip is mounted directly on the mounting board. Therefore, the temperature rise of the semiconductor chip can be prevented.
第2に、前記絶縁性樹脂の裏面および前記ブリッヂの裏面に絶縁被膜が設けられることにより、ブリッヂの裏面に実装基板上の配線を延在させることが可能となり、実装基板側の配線パターンの簡略化がはかれる。 Second, by providing an insulating coating on the back surface of the insulating resin and the back surface of the bridge, it is possible to extend the wiring on the mounting substrate to the back surface of the bridge, and the wiring pattern on the mounting substrate side is simplified. Can be realized.
第3に、前記絶縁性樹脂の裏面、前記ブリッヂの裏面および前記外部接続電極の裏面に絶縁被膜が設けられ、前記外部接続電極の一部が露出されることで、実装基板側の電極と接続出来るようになり、または絶縁もはかれる。 Third, an insulating coating is provided on the back surface of the insulating resin, the back surface of the bridge, and the back surface of the external connection electrode, and a part of the external connection electrode is exposed to connect to the electrode on the mounting substrate side. It can be done or insulation is removed.
第4に、樹脂封止領域に対応する全面に渡り平坦な裏面と、前記裏面から所定の厚みでシート状に形成され、上金型との当接領域で囲まれる領域に、外部接続電極およびブリッヂが凸状に形成されている表面を有する板状体を用意し、
前記半導体素子搭載領域に半導体素子を搭載すると共に、前記外部接続電極と前記半導体チップ、ブリッヂと前記半導体チップを電気的に接続し、
前記板状体を金型に搭載し、前記板状体と前記上金型で構成される空間に絶縁性樹脂を充填し、
前記充填された樹脂の裏面に露出する板状体を取り除いて前記凸部をそれぞれ分離する工程とを有することで解決するものである。
Fourth, a flat back surface over the entire surface corresponding to the resin sealing region, a sheet-like shape with a predetermined thickness from the back surface, and a region surrounded by a contact region with the upper mold, external connection electrodes and Prepare a plate-like body having a surface where the bridge is formed in a convex shape,
While mounting a semiconductor element in the semiconductor element mounting region, electrically connecting the external connection electrode and the semiconductor chip, a bridge and the semiconductor chip,
The plate-shaped body is mounted on a mold, and an insulating resin is filled in a space formed by the plate-shaped body and the upper mold,
And removing the plate-like body exposed on the back surface of the filled resin to separate the convex portions.
半導体チップの搭載、電気的接続および絶縁性樹脂の充填までは、外部接続電極やブリッヂとなる板状体を支持基板として活用し、外部接続電極やブリッヂの分離は、硬化された絶縁性樹脂を支持基板として採用していることにより、従来用いていたプリント基板、セラミック基板等の支持基板が不要となる。またブリッヂも接着テープを採用することなく形成できる。 Until mounting of semiconductor chips, electrical connection, and filling of insulating resin, the external connection electrode and the plate-like body used as a bridge are used as a support substrate, and the external connection electrode and bridge are separated by using a hardened insulating resin. By adopting it as a support substrate, a conventionally used support substrate such as a printed circuit board or a ceramic substrate becomes unnecessary. Bridges can also be formed without using adhesive tape.
本発明は、導電被膜またはホトレジストを介して導電パターンをハーフエッチングできる構造を有する。更には板状体を表から裏まで、プレスやエッチングで抜かず、途中で止め半導体装置の外部接続電極、ブリッヂの導電パターンとして構成することができる。このハーフエッチングが採用できる構造により、導電パターンの間隔を狭める事ができ、より微細なパターンが可能となる。またダイパッド、外部接続電極、ブリッヂは板状体と一体で構成されるため、変形や反り等が抑制でき、タイバー、吊りリードを不要とする事ができる。更には、絶縁性樹脂を封止して完全に固定した後、板状体の裏面を研磨やエッチングする事で導電パターンの分離が可能となり、位置ずれも無く所定の位置に導電パターンを配置することができる。特にブリッヂは、従来接着テープを用いて支持していたが、本発明によりこの支持手段を採用することなく絶縁性樹脂に埋め込むことができる。 The present invention has a structure capable of half-etching a conductive pattern through a conductive film or a photoresist. Furthermore, the plate-like body can be configured as an external connection electrode of a semiconductor device or a conductive pattern of a bridge without being pulled out from the front to the back by pressing or etching, and stopped in the middle. With this structure that can employ half-etching, the interval between the conductive patterns can be narrowed, and a finer pattern becomes possible. In addition, since the die pad, the external connection electrode, and the bridge are integrally formed with the plate-like body, deformation and warpage can be suppressed, and tie bars and suspension leads can be eliminated. Furthermore, after the insulating resin is sealed and completely fixed, the conductive pattern can be separated by polishing or etching the back surface of the plate-like body, and the conductive pattern is arranged at a predetermined position without any displacement. be able to. In particular, the bridge is conventionally supported by using an adhesive tape, but according to the present invention, the bridge can be embedded in an insulating resin without using this support means.
またハーフエッチングされたシート状の導電箔上に絶縁性樹脂を形成するため、従来リードとリードの間から発生したバリをなくすことができる。 Further, since the insulating resin is formed on the half-etched sheet-like conductive foil, burrs generated between the leads can be eliminated.
また板状体をCuを主材料で構成し、導電被膜をNi、Ag、AuまたはPd等で構成すると、導電被膜をエッチングマスクとして活用することができ、更には、ハーフエッチングした際、その側面を湾曲構造にしたり、導電パターンの表面に導電被膜によるひさしを形成することができ、アンカー効果を持たせた構造とすることができる。従って絶縁性樹脂の裏面に位置する導電パターンの抜け、反りを防止することができる。 Further, when the plate-like body is made of Cu as the main material and the conductive film is made of Ni, Ag, Au, Pd, or the like, the conductive film can be used as an etching mask. Can be formed into a curved structure, or an eave by a conductive film can be formed on the surface of the conductive pattern, thereby providing a structure having an anchor effect. Accordingly, it is possible to prevent the conductive pattern located on the back surface of the insulating resin from coming off and warping.
また板状体で製造される半導体装置は、半導体素子、導電パターン等の導電路および絶縁性樹脂の必要最小限で構成され、資源に無駄のない半導体装置となる。よってコストを大幅に低減できる半導体装置を実現できる。また絶縁性樹脂の被覆膜厚、導電箔の厚みを最適値にすることにより、非常に小型化、薄型化および軽量化された半導体装置を実現できる。 In addition, a semiconductor device manufactured using a plate-like body is composed of a semiconductor element, a conductive path such as a conductive pattern, and a minimum necessary amount of an insulating resin, and becomes a semiconductor device with no waste of resources. Therefore, a semiconductor device that can greatly reduce the cost can be realized. Further, by optimizing the coating thickness of the insulating resin and the thickness of the conductive foil, it is possible to realize a semiconductor device that is very small, thin, and lightweight.
しかも半導体素子がロウ材、Au、Ag等の導電被膜を介して直接ダイパッドに固着されている場合、ダイパッドの裏面が露出されているため、半導体素子から発生する熱をダイパッドを介して直接実装基板に伝えることができる。特にこの放熱性により、パワー素子の実装も可能となる。 In addition, when the semiconductor element is directly fixed to the die pad via a conductive film such as brazing material, Au, Ag, etc., the back surface of the die pad is exposed, so that the heat generated from the semiconductor element is directly transferred to the mounting board via the die pad. Can tell. In particular, this heat dissipation enables the mounting of power elements.
また本半導体装置は、分離溝の裏面と導電パターンの裏面は、実質一致している平坦な面を有する構造となっており、狭ピッチQFP等を実装基板に実装しても、半導体装置自身をそのまま水平に移動できるので、外部取り出し用電極のずれの修正が極めて容易となる。 In addition, this semiconductor device has a structure in which the back surface of the separation groove and the back surface of the conductive pattern have substantially flat surfaces, and the semiconductor device itself can be mounted even if a narrow pitch QFP or the like is mounted on the mounting substrate. Since it can be moved horizontally as it is, it is very easy to correct the displacement of the external extraction electrode.
また、絶縁性樹脂の被着時まで板状体で全体を支持し、導電パターンの分離、ダイシングは絶縁性樹脂が支持基板となる。従って、従来例で説明した如く、支持基板が要らなくなり、コスト的にも安価にできるメリットを有する。 Further, the whole is supported by the plate-like body until the insulating resin is applied, and the insulating resin serves as a support substrate for separation and dicing of the conductive pattern. Therefore, as described in the conventional example, there is no need for a support substrate, and there is an advantage that the cost can be reduced.
半導体装置を説明する第1の実施の形態
図1Aは、本発明による半導体装置の平面図であり、図1B〜図1Eは、図1AのA−A線に対応する断面図である。また図1B〜図1Eで、半導体装置の裏面構造を4タイプで示した。
First Embodiment for explaining a Semiconductor Device FIG. 1A is a plan view of a semiconductor device according to the present invention, and FIGS. 1B to 1E are cross-sectional views corresponding to the line AA of FIG. 1A. 1B to 1E show four types of back surface structures of the semiconductor device.
本発明は、第1のダイパッド50と第2のダイパッド51が実質同一平面に配置され、この周囲には、外部接続電極52が設けられている。この外部接続電極52は、表面がボンディングパッドとなり、裏面が外部と接続される。そして第1のダイパッド50と第2のダイパッド51の間には、少なくとも1つのブリッヂ53が設けられている。
In the present invention, the
また第1のダイパッド50の上には、第1の半導体チップ54が固着され、第2のダイパッド51には第2の半導体チップ55が固着され、金属細線を介して接続されている。
Further, a
金属細線には、外部接続電極52と接続される第1の金属細線56とブリッヂ53に接続される第2の金属細線57がある。また半導体チップの表面には、複数のボンディングパッドが設けられている。そしてそのボンディングパッドの入出力信号に基づき、少なくとも一部のボンディングパッドが選択され、これに対応して外部接続電極52の位置や数が決定されている。そしてこの選択された半導体チップ上のボンディングパッド58と外部接続電極52が第1の金属細線56を介して接続されている。
The fine metal wires include a first
一方第1の半導体チップ54と第2の半導体チップ55との接続は、第1の半導体チップ54のボンディングパッド59とブリッヂ53の一端が第2の金属細線57で接続され、ブリッヂ53の他端と第2の半導体チップ55のボンディングパッド60が第2の金属細線57を介して接続されている。
On the other hand, the connection between the
本構造は、ブリッヂ53が設けられるため、第1の半導体チップ54、第2の半導体チップ55側で接続される金属細線56、57は、全てボールボンディングで接続できる。
In this structure, since the
また図7〜図11の説明からも明らかな様に、外部接続電極52、ブリッヂ53は、導電箔をハーフエッチングし、完全に分離する前に絶縁性樹脂61でモールドして支持するため、従来用いた接着テープは全く不要となる。
As is clear from the description of FIGS. 7 to 11, the
本発明は、外部接続電極52、ブリッヂ53が、支持リードやタブ吊りリード等の連結片で支持されず、独立して絶縁性樹脂61に封止される事にある。しかもこれら独立した外部接続電極52、ブリッヂ53は、接着テープもなく封止されていることにある。従って完成品には、前記連結片の切断箇所がないものである。
According to the present invention, the
従来のリードフレームは、吊りリード、タイバー等の連結部材を切除して、完成されたものである。つまりリードの表面から側面、裏面に渡るまで完成品として加工されている。従って完成品のリードフレームであるが故に連結部材が必要になるわけである。そしてこのリードフレームに半導体チップを搭載した後、絶縁性樹脂で封止し、この連結部材を切断していた。そのため、どこにも連結されず島状に配置されるブリッヂ7は、図12の如く接着テープ13のような支持部材で接着固定するしか方法は無かった。 A conventional lead frame is completed by cutting off connecting members such as suspension leads and tie bars. That is, it is processed as a finished product from the front surface of the lead to the side surface and back surface. Therefore, since it is a finished lead frame, a connecting member is required. And after mounting a semiconductor chip on this lead frame, it sealed with insulating resin and cut | disconnected this connection member. Therefore, the bridge 7 arranged in an island shape without being connected anywhere is only bonded and fixed by a support member such as the adhesive tape 13 as shown in FIG.
しかし本発明に於いて、リードフレームの製造側で、導電箔がハーフエッチングされ、外部接続電極52、ブリッヂ53が半完成品の状態で半導体メーカーに供給される。そして半導体メーカー側で素子の実装、電気的接続、絶縁性樹脂による封止を行い、最後に外部接続電極52、ブリッヂ53の形状が全域に渡り分離されるように、外部接続電極52、ブリッヂ53の裏面を加工している。従って、タブ吊りリード等の連結部材、接着テープを採用することなく、しかも連結部材の機械的分離もなく完成品とする事ができる。
However, in the present invention, on the lead frame manufacturing side, the conductive foil is half-etched, and the
絶縁性樹脂61の裏面は、図1Aの斜線部で示した領域が露出している。これを示したものが図1Bである。この露出領域に対応した電極を実装基板側に形成し、本半導体装置を固着すると、半導体チップ54、55から発生する熱は、熱伝導の優れたダイパッド50、51を介し、実装基板側の電極に放熱できる。従来の半導体装置は、全領域がパッケージされていたり、SMDでは、半田ボールだけが熱伝導部材であり、放熱性が劣り、半導体チップの特性を最大限に発揮できなかったが、本半導体装置は、非常に放熱性が優れ、半導体チップの特性をより発揮させることができる。
On the back surface of the insulating resin 61, a region indicated by a hatched portion in FIG. 1A is exposed. This is shown in FIG. 1B. When an electrode corresponding to the exposed region is formed on the mounting substrate side and the semiconductor device is fixed, heat generated from the semiconductor chips 54 and 55 is transferred to the electrode on the mounting substrate side through the
図1Cは、前述した構造(図1B)の第1の変形例である。図1Bでは、斜線の部分が露出しているため、実装基板側の配線を本半導体装置の裏面に延在させることが難しかった。また外部接続電極52、ダイパッド50、51にロウ材を塗布すると、面積の違いから、ロウ材の厚みが異なり、半導体装置が傾いてしまう問題も発生した。
FIG. 1C is a first modification of the above-described structure (FIG. 1B). In FIG. 1B, since the hatched portion is exposed, it is difficult to extend the wiring on the mounting substrate side to the back surface of the semiconductor device. In addition, when a brazing material is applied to the
本発明は、図1Cの様に半導体装置の裏面に絶縁被膜62を形成することで前記問題点を解決している。図1Aで示した点線の○は、絶縁被膜62から露出した外部接続電極52、ダイパッド50、51を示すものである。つまりこの○以外は絶縁被膜62で覆われているため、実装基板に設けられる配線を本半導体装置の裏面に延在させることができる特徴を持つ。更には、○の部分のサイズが実質同一サイズであるため、ロウ材の厚みは実質同一になる。これは、半田印刷後、リフロー後でも同様である。またAg、Au、Ag−Pd等の導電ペーストでも同様のことが言える。
The present invention solves the above problem by forming an insulating film 62 on the back surface of the semiconductor device as shown in FIG. 1C. The dotted line ◯ shown in FIG. 1A indicates the
続いて第2の変形例を図1Dに示す。ダイパッド50、51、外部接続電極52の裏面が絶縁性樹脂61の裏面よりも凹むように形成されている。この凹み部63の深さを調整すれば、ここに形成されたロウ材、導電ペーストの量をコントロールでき、接着強度を調整することができる。更には絶縁性樹脂61から成る飛び出し部64が有るので、前記ロウ材または導電ペーストが半導体装置の裏面で接触する事も無くなる。尚、図1Cと同様に絶縁被膜62を被覆し、○で示した部分のみを露出させても良い。
Subsequently, a second modification is shown in FIG. 1D. The back surfaces of the
更に第3の変形例を図1Eに示す。これは、図1Dと逆に凸部65を設けた例である。この凸部の高さを調整することにより、実装基板側にダストが存在しても、半導体装置を良好に接続できるメリットを有する。例えば、図1B、図1Cの半導体装置に於いて、半導体装置と実装基板の間にダストがあると、ロウ材がお互いに融合せず、半田不良になる事が想定できる。しかし凸部を設けることにより、この問題が解決される。 A third modification is shown in FIG. 1E. This is an example in which a convex portion 65 is provided opposite to FIG. 1D. By adjusting the height of the convex portion, even if dust is present on the mounting substrate side, there is an advantage that the semiconductor device can be connected well. For example, in the semiconductor devices of FIGS. 1B and 1C, if there is dust between the semiconductor device and the mounting substrate, it can be assumed that the brazing material does not fuse with each other, resulting in a solder failure. However, this problem is solved by providing the convex portion.
半導体装置を説明する第2の実施の形態
図2Aは、本発明による半導体装置の平面図であり、図2B〜図2Eは、図2AのA−A線に対応する断面図である。第1の実施の形態と同様に図2B〜図2Eで、半導体装置の裏面構造を示した。
Second Embodiment Explaining Semiconductor Device FIG. 2A is a plan view of a semiconductor device according to the present invention, and FIGS. 2B to 2E are cross-sectional views corresponding to line AA in FIG. 2A. As in the first embodiment, the back surface structure of the semiconductor device is shown in FIGS. 2B to 2E.
本発明は、フェイスダウン用の半導体チップ54、55を採用することにより、外部接続電極52を半導体チップの真下に配置でき、本半導体装置の平面積も厚みも小さくできる特徴を有するものである。
The present invention is characterized in that by adopting the semiconductor chips 54 and 55 for face-down, the
第1の半導体チップ54、第2の半導体チップ55は、フェイスダウン用のベアチップ、フリップチップ、SMD、ウェハスケールCSP等が活用でき、これら半導体チップ54、55上の電極と対応する位置に外部接続電極52が設けられている。そして外部接続電極52と半導体チップ54、55上の電極が接続手段を介して接続される。この接続手段としては、Auバンプ、ロウ材、半田ボール、導電ボール、異方性導電性樹脂等が可能である。
The
またブリッヂ53は、外部接続電極52a、52bと一体で形成され、第1の半導体チップ54のボンディングパッド59から第2の半導体チップ55のボンディングパッド60に延在されている。
The
本半導体装置の熱は、半田ボールを介して伝わる程度であり、放熱性に劣る。しかし絶縁性樹脂61から半導体チップ54、55の裏面を露出することにより、また半導体チップ54、55裏面の絶縁性樹脂の厚みを薄くすることにより半導体チップの温度上昇を防止することができる。また半導体チップの裏面側に放熱フィンを装着しても良い。
半導体装置を説明する第3の実施の形態
図3Aは、本発明による半導体装置の平面図であり、図3B〜図3Eは、図3AのA−A線に対応する断面図である。また前述した2つの実施の形態と同様に図3B〜図3Eで、半導体装置の裏面構造を4タイプで示した。
The heat of this semiconductor device is only transmitted through the solder balls and is inferior in heat dissipation. However, it is possible to prevent the temperature rise of the semiconductor chip by exposing the back surfaces of the semiconductor chips 54 and 55 from the insulating resin 61 and by reducing the thickness of the insulating resin on the back surfaces of the semiconductor chips 54 and 55. Moreover, you may attach a radiation fin to the back surface side of a semiconductor chip.
Third Embodiment Explaining Semiconductor Device FIG. 3A is a plan view of a semiconductor device according to the present invention, and FIGS. 3B to 3E are cross-sectional views corresponding to line AA in FIG. 3A. Similarly to the two embodiments described above, the back surface structure of the semiconductor device is shown in four types in FIGS. 3B to 3E.
本発明は、第1の半導体チップ54の上に第2の半導体チップ55を重ねたものである。ここでは、2個の半導体チップを重ねたがこれ以上重ねても良い。また金属細線を介して接続されるため、上方の半導体チップの方が小さく形成され、この周囲に下方の半導体チップのボンディングパッドが露出されるような構造で積層される。
In the present invention, a
まずダイパッド50があり、この周囲には、外部接続電極52が設けられている。この外部接続電極52は、表面がボンディングパッドとなり、裏面が外部と接続される。そして外部接続電極52の中には、第1の半導体チップ54と第2の半導体チップ55を接続するブリッヂ52Cがある。このブリッヂ52Cの数は、それぞれの接続関係により所望の数で形成される。
First, there is a
まずダイパッド50の上には、第1の半導体チップ54が固着される。ここで第1の半導体チップ54が所定の電位に固定されるか、またはフローティングと成るかで固着手段が選択される。つまり所定の電位に固定される場合は、半田または導電ペースト等で固着され、フローティングの場合は、絶縁性接着剤で固着される。そしてこの第1の半導体チップ54の上には、絶縁性接着剤で第2の半導体チップ55が固着される。そして第1の半導体チップ54のボンディングパッド58Aと外部接続電極52Aが金属細線56Aで、第2の半導体チップ55のボンディングパッド58Bと外部接続電極52Bが金属細線56Bを介して接続されている。
First, the
一方第1の半導体チップ54と第2の半導体チップ55との接続は、第1の半導体チップ54のボンディングパッド59aと外部接続電極52Cが金属細線60で接続され、外部接続電極52Cと第2の半導体チップ55のボンディングパッド59bが金属細線60を介して接続される。尚、外部接続電極52Cは、少なくとも2本の金属細線が接続されるため、そのサイズが他の外部接続電極よりも大きく形成されても良い。
On the other hand, the connection between the
本構造は、外部接続電極52Cが設けられてあるため、第1の半導体チップ54、第2の半導体チップ55側で接続される金属細線は、全てボールボンディングで接続することができる特徴を有する。
Since this structure is provided with the external connection electrodes 52C, all the metal thin wires connected on the
また外部接続電極52は、導電箔をハーフエッチングし、完全に分離する前に絶縁性樹脂61でモールドして支持するため、従来用いた接着テープは全く不要となる。
Further, since the
本発明は、外部接続電極52が、支持リードやタブ吊りリード等の連結部材で支持されず、独立して絶縁性樹脂61に封止される。しかもこれら独立した外部接続電極52は、接着テープもなく封止されていることにある。従って完成品には、前記連結部材の切断箇所もないものである。
In the present invention, the
従来のリードフレームは、吊りリード、タイバー等の連結片を除いて、完成されたものである。つまりリードの表面から側面、裏面に渡るまで完成品として加工されている。従って完成品のリードフレームであるが故に連結部材が必要になるわけである。そしてこのリードフレームに半導体チップを搭載した後、絶縁性樹脂で封止し、この連結部材を切断していた。そのため、どこにも連結されず島状に配置されるブリッヂは、接着テープのような支持部材で接着固定するしか方法は無かった。 Conventional lead frames are completed except for connecting pieces such as suspension leads and tie bars. That is, it is processed as a finished product from the front surface of the lead to the side surface and back surface. Therefore, since it is a finished lead frame, a connecting member is required. And after mounting a semiconductor chip on this lead frame, it sealed with insulating resin and cut | disconnected this connection member. For this reason, the only way to connect the bridges that are not connected anywhere but in an island shape is to be bonded and fixed with a support member such as an adhesive tape.
しかし本発明に於いて、リードフレームの製造側で、外部接続電極52は、導電箔がハーフエッチングされた半完成品の状態で半導体メーカーに供給される。そして半導体メーカー側で素子の実装、電気的接続、絶縁性樹脂による封止を行い、最後に外部接続電極52の形状が全域に渡り分離されるように、裏面を加工している。従って、タブ吊りリード等の連結部材、接着テープを採用することなく、しかも連結部材の機械的分離もなく完成品とする事ができる。
However, in the present invention, on the lead frame manufacturing side, the
絶縁性樹脂61の裏面は、図3Aのダイパッド50と外部接続電極52…が露出している。これを示したものが図3Bである。この露出領域に対応した電極を実装基板側に形成し、本半導体装置を固着すると、半導体チップ54から発生する熱は、熱伝導の優れたダイパッド50を介し、実装基板側の電極に放熱できる。従来の半導体装置は、全領域がパッケージされていたり、SMDでは、半田ボールだけが熱伝導部材であり、放熱性が劣り、半導体チップの特性を最大限に発揮できなかったが、本半導体装置は、非常に放熱性が優れ、半導体チップの特性をより発揮させることができる。
The
図3Cは、前述した構造(図3B)の第1の変形例である。図3Bでは、斜線の部分が露出しているため、実装基板側の配線を本半導体装置の裏面に延在させることが難しかった。また外部接続電極52やダイパッド50にロウ材を塗布すると、面積の違いから、ロウ材の厚みが異なり、電気的接続不良が想定できる。
FIG. 3C is a first modification of the above-described structure (FIG. 3B). In FIG. 3B, since the hatched portion is exposed, it is difficult to extend the wiring on the mounting substrate side to the back surface of the semiconductor device. Further, when a brazing material is applied to the
本発明は、図3Cの様に半導体装置の裏面に絶縁被膜62を形成することで解決している。図3Aで示した点線の○は、絶縁被膜62から露出した外部接続電極52、ダイパッド50を示すものである。つまりこの○以外は絶縁被膜62で覆われているため、実装基板に設けられる配線を本半導体装置の裏面に延在させることができる。更には、○の部分のサイズが実質同一サイズであるため、ロウ材の厚みは実質同一になる。これは、半田印刷後、リフロー後でも同様である。またAg、Au、Ag−Pd等の導電ペーストでも同様のことが言える。
The present invention is solved by forming an insulating film 62 on the back surface of the semiconductor device as shown in FIG. 3C. The dotted circles shown in FIG. 3A indicate the
続いて第2の変形例を図3Dに示す。ダイパッド50、外部接続電極52の裏面が絶縁性樹脂61の裏面よりも凹むように形成されている。この凹み部63の深さを調整すれば、ここに形成されたロウ材、導電ペーストの量をコントロールでき、接着強度を調整することができる。更には絶縁性樹脂61から成る飛び出し部64が有るので、前記ロウ材または導電ペーストが半導体装置の裏面で接触する事も無くなる。尚、図3Cと同様に絶縁性樹脂61を被覆し、○で示した部分のみを露出させても良い。
Subsequently, a second modification is shown in FIG. 3D. The back surfaces of the
更に第3の変形例を図3Eに示す。これは、図3Dと逆に凸部65を設けた例である。この凸部の高さを調整することにより、実装基板側にダストが存在しても、半導体装置を良好に接続できるメリットがある。例えば、図3B、図3Cの半導体装置に於いて、半導体装置と実装基板の間にダストがあると、ロウ材がお互いに融合せず、半田不良になる事が想定できる。しかし凸部を設けることにより、この問題が解決される。これは図3Dでも同様である。
半導体装置を説明する第4の実施の形態
本実施の形態を図4に示す。図4は、図1と図3の組み合わせで成る。第1のダイパッド50には、図3の構造の様に、半導体チップ70、71が積層される。また第2のダイパッド51には、第3の半導体チップ73が固着される。そして第1の半導体チップ70、第2の半導体チップ71または第3の半導体チップは、電気的接続に従い、外部接続電極52…やブリッヂ53を介して相互に接続される。
A third modification is shown in FIG. 3E. This is an example in which a convex portion 65 is provided opposite to FIG. 3D. By adjusting the height of the convex portion, there is an advantage that the semiconductor device can be satisfactorily connected even if dust is present on the mounting substrate side. For example, in the semiconductor devices of FIGS. 3B and 3C, if there is dust between the semiconductor device and the mounting substrate, it can be assumed that the brazing material does not fuse with each other and a solder failure occurs. However, this problem is solved by providing the convex portion. The same applies to FIG. 3D.
Fourth Embodiment Explaining Semiconductor Device FIG. 4 shows this embodiment. FIG. 4 is a combination of FIG. 1 and FIG. Semiconductor chips 70 and 71 are stacked on the
詳細な説明は、図1や図3で説明しているので、省略する。
半導体装置を説明する第5の実施の形態
本実施の形態を図5に示す。図5は、図1の変形例であり、ブリッヂ53Aとブリッヂ53Bとの間に回路素子が接続されているものである。ここでは回路素子としてチップコンデンサCが接続されている。
半導体装置を説明する第6の実施の形態
本実施の形態を図6に示す。図6は、図3の変形例であり、2つの外部接続電極の間に回路素子、例えばチップコンデンサCが接続されているものである。
半導体装置の製造方法を説明する第7の実施の形態
Cuを主材料とした導電箔を採用し、半導体装置80が製造されるまでを図7〜図11を採用して説明する。
Detailed description has been given in FIG. 1 and FIG.
Fifth Embodiment Explaining Semiconductor Device This embodiment is shown in FIG. FIG. 5 is a modification of FIG. 1, in which circuit elements are connected between the
Sixth Embodiment Explaining Semiconductor Device This embodiment is shown in FIG. FIG. 6 shows a modification of FIG. 3 in which a circuit element, for example, a chip capacitor C is connected between two external connection electrodes.
Seventh Embodiment Explaining Method for Manufacturing Semiconductor Device A conductive foil mainly made of Cu is employed and the process until the semiconductor device 80 is manufactured will be described with reference to FIGS.
まず図7の様に導電箔から成る板状体81を用意する。この板状体81は、第1の表面82、第2の表面83は、平坦であり、更に第2の表面83に導電パターンが形取られた導電被膜84またはホトレジストが形成されている。尚、導電パターンは、図8の如く斜線でハッチングされた部分である。また導電被膜の代わりにホトレジストを採用する場合、ホトレジストの下層には、少なくともボンディングパッドに対応する部分に導電被膜が形成される。
First, a plate-like body 81 made of a conductive foil is prepared as shown in FIG. In the plate-like body 81, the
続いて、前記導電被膜84またはホトレジストを介して板状体81をハーフエッチングする。エッチング深さは、板状体81の厚みよりも浅ければよい。尚、エッチングの深さが浅ければ浅いほど、微細パターンの形成が可能である。
Subsequently, the plate-like body 81 is half-etched through the
そしてハーフエッチングすることにより、導電パターンが板状体81の第2の表面83に凸状に現れる。尚、板状体81は、Cu−Alの積層体、Al−Cu−Alの積層体でも良い。特に、Al−Cu−Alの積層体は、熱膨張係数の差により発生する反りを防止できる。(以上図8を参照)
続いて半導体素子搭載領域に半導体素子85を固着し、半導体素子85のボンディング電極と第1のパッド86を電気的に接続する。図面では、半導体素子85がフェィスアップで実装されるため、接続手段として金属細線87が採用される。
Then, by half-etching, the conductive pattern appears in a convex shape on the
Subsequently, the
このボンデイングに於いて、第1のパッド86は板状体81と一体であり、しかも板状体81の裏面は、フラットであるため、ボンディングマシーンのテーブルに面で当接される。従って板状体81がボンディングテーブルに完全に固定されれば、第1のパッド86の位置ずれもなく、ボンディングエネルギーを効率よく金属細線87と第1のパッド86に伝えることができる。よって、金属細線の固着強度を向上させて接続することができる。ボンディングテーブルの固定は、例えばテーブル全面に複数の真空吸引孔を設けることで可能となる。
In this bonding, since the
またフェィスダウン型の半導体素子を採用する場合、半導体素子85上の電極は、半田ボール、Auや半田等のバンプが形成され、この真下に第1のパッド86が来るように配置され、両者が固着される。詳細は、図2を参照。
In addition, when adopting a face-down type semiconductor element, the electrodes on the
またパッド86には、受動素子が半田等のロウ材、Agペースト等の導電ペースト等を介して固着されても良い。尚、ここで採用できる受動素子は、チップ抵抗、チップコンデンサ、印刷抵抗、コイル等である。(以上図9を参照)
そして前記導電パターン、半導体素子85、および接続手段を覆うように絶縁性樹脂89が形成される。絶縁性樹脂としては、熱可塑性、熱硬化性のどちらでも良い。
Further, the passive element may be fixed to the
An insulating
また、トランスファーモールド、インジェクションモールド、ディッピングまたは塗布により実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、液晶ポリマー、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。 Further, it can be realized by transfer molding, injection molding, dipping or coating. As the resin material, a thermosetting resin such as an epoxy resin can be realized by transfer molding, and a thermoplastic resin such as a liquid crystal polymer and polyphenylene sulfide can be realized by injection molding.
本実施の形態では、絶縁性樹脂の厚さは、金属細線87の頂部から上に約100μmが被覆されるように調整されている。この厚みは、半導体装置の強度を考慮して厚くすることも、薄くすることも可能である。
In the present embodiment, the thickness of the insulating resin is adjusted so that about 100 μm is covered from the top of the
尚、注入に於いて、導電パターンは、シート状の板状体81と一体で成るため、板状体81のずれが無い限り、導電パターンの位置ずれは全くない。
ここでも下金型と板状体81裏面の固定は、真空吸引で実現できる。
In the injection, since the conductive pattern is integrated with the sheet-like plate-like body 81, there is no displacement of the conductive pattern as long as the plate-like body 81 is not displaced.
Again, the lower mold and the back surface of the plate-like body 81 can be fixed by vacuum suction.
以上、絶縁性樹脂89には、凸部として形成された導電パターン、半導体素子が埋め込まれ、凸部よりも下方の板状体81が裏面に露出されている。(以上図10を参照)
続いて、前記絶縁性樹脂89の裏面に露出している板状体81を取り除き、導電パターンを個々に分離する。
As described above, the insulating
Subsequently, the plate-like body 81 exposed on the back surface of the insulating
ここの分離工程は、色々な方法が考えられ、裏面をエッチングにより取り除いても良いし、研磨や研削で削り込んでも良い。また、両方を採用しても良い。例えば、絶縁性樹脂89が露出するまで削り込んでいくと、板状体81の削りカスや外側に薄くのばされたバリ状の金属が、絶縁性樹脂89に食い込んでしまう問題がある。そのため、絶縁性樹脂89が露出する手前で、削り込みを停止し、その後は、エッチングにより導電パターンを分離すれば、導電パターンの間に位置する絶縁性樹脂に板状体81の金属が食い込むこと無く形成できる。これにより、微細間隔の導電パターン同士の短絡を防止することができる。
Various methods can be considered for the separation step here, and the back surface may be removed by etching, or may be cut by polishing or grinding. Moreover, you may employ | adopt both. For example, if the insulating
また半導体装置80と成る1ユニットが複数形成されている場合は、この分離の工程の後に、個々の半導体装置80としてダイシングする工程がある。 When a plurality of units constituting the semiconductor device 80 are formed, there is a step of dicing the individual semiconductor devices 80 after this separation step.
ここではダイシング装置を採用して個々に分離しているが、チョコレートブレークでも、プレスやカットでも可能である。(以上図11を参照)
以上の製造方法により複数の導電パターン、半導体素子85および絶縁性樹脂89の3要素で、軽薄短小のパッケージが実現できる。
Here, a dicing apparatus is employed to separate the components individually, but chocolate breaks, presses and cuts are also possible. (See Figure 11 above)
With the above manufacturing method, a light, thin and small package can be realized with three elements of a plurality of conductive patterns, a
次に、以上の製造方法により発生する効果を説明する。 Next, effects produced by the above manufacturing method will be described.
まず第1に、導電パターンは、ハーフエッチングされ、板状体と一体となって支持されているため、従来支持基板として用いた基板を無くすことができる。 First, since the conductive pattern is half-etched and supported integrally with the plate-like body, the substrate conventionally used as the support substrate can be eliminated.
第2に、板状体は、ハーフエッチングされて凸部となった導電パターンが形成されるため、導電パターンの微細化が可能となる。従って導電パターン幅、導電パターン間隔を狭くすることができ、より平面サイズの小さいパッケージが形成できる。 Secondly, since the plate-like body is formed with a conductive pattern that is half-etched to form a convex portion, the conductive pattern can be miniaturized. Therefore, the conductive pattern width and the conductive pattern interval can be narrowed, and a package having a smaller planar size can be formed.
第3に、前記3要素で構成されるため、必要最小限で構成でき、極力無駄な材料を無くすことができ、コストを大幅に抑えた薄型の半導体装置が実現できる。 Thirdly, since it is composed of the above three elements, it can be configured with the minimum necessary amount, can eliminate wasteful materials as much as possible, and can realize a thin semiconductor device with greatly reduced cost.
第4に、ダイパッド、外部接続電極、ブリッヂ、配線は、ハーフエッチングで凸部と成って形成され、個別分離は封止の後に行われるため、タイバー、吊りリードは不要となる。よって、タイバー(吊りリード)の形成、タイバー(吊りリード)のカットは、本発明では全く不要となる。更にはブリッヂは、接着テープの支持もなく形成することができる。 Fourth, the die pad, the external connection electrode, the bridge, and the wiring are formed as convex portions by half-etching, and the individual separation is performed after sealing, so that tie bars and suspension leads are not necessary. Therefore, the formation of tie bars (suspending leads) and the cutting of tie bars (suspending leads) are completely unnecessary in the present invention. Furthermore, the bridge can be formed without the support of the adhesive tape.
第5に、凸部となった導電パターンが絶縁性樹脂に埋め込まれた後、絶縁性樹脂の裏面から板状体を取り除いて、リードを分離しているため、従来のリードフレームのように、リードとリードの間に発生する樹脂バリを無くすことができる。 Fifth, after the conductive pattern that became the convex portion is embedded in the insulating resin, the plate-like body is removed from the back surface of the insulating resin and the leads are separated. Resin burrs generated between the leads can be eliminated.
第6に、半導体素子の裏面が絶縁性樹脂の裏面から露出するので、本半導体装置から発生する熱を、本半導体装置の裏面から効率よく放出することができる。
Sixth, since the back surface of the semiconductor element is exposed from the back surface of the insulating resin, heat generated from the semiconductor device can be efficiently released from the back surface of the semiconductor device.
50 第1のダイパッド
51 第2のダイパッド
52 外部接続電極
53 ブリッヂ
54 第1の半導体チップ
55 第2の半導体チップ
56 金属細線
57 金属細線
58、59、60 ボンディングパッド
61 絶縁性樹脂
62 絶縁被膜
50 First die pad
51 Second die pad
52 External connection electrode
53 Bridge
54 First semiconductor chip
55 Second semiconductor chip
56 Thin metal wire
57 Fine metal wire
58, 59, 60 Bonding pads
61 Insulating resin
62 Insulation coating
Claims (21)
前記第1の半導体チップと前記第2の半導体チップを電気的に接続するブリッヂと、
前記第1の半導体チップおよび前記第2の半導体チップの電極の下方に設けられ、裏面の少なくとも一部が外部との接続電極となる外部接続電極と、
前記第1の半導体チップ、前記第2の半導体チップ、前記ブリッジおよび前記外部接続電極を封止する絶縁性樹脂とを具備し、
前記ブリッヂおよび前記外部接続電極の裏面は、前記絶縁性樹脂から露出することを特徴とする半導体装置。 A first semiconductor chip and a second semiconductor chip that are electrically connected to each other and arranged face down;
A bridge for electrically connecting the first semiconductor chip and the second semiconductor chip;
An external connection electrode provided below the electrodes of the first semiconductor chip and the second semiconductor chip, wherein at least a part of the back surface serves as a connection electrode to the outside;
An insulating resin that seals the first semiconductor chip, the second semiconductor chip, the bridge, and the external connection electrode;
The semiconductor device, wherein the bridge and the back surface of the external connection electrode are exposed from the insulating resin.
少なくとも前記外部接続電極の一部が前記絶縁被膜から露出することを特徴とした請求項1記載の半導体装置。 An insulating coating is provided on the back surface of the insulating resin, the back surface of the bridge, and the back surface of the external connection electrode,
The semiconductor device according to claim 1, wherein at least a part of the external connection electrode is exposed from the insulating film.
前記絶縁被膜に設けた実質同一サイズの開口部から、前記導電パターンの裏面が露出することを特徴とする半導体装置。 A conductive pattern; a circuit element electrically connected to the conductive pattern; an insulating resin that exposes a back surface of the conductive pattern to cover the conductive pattern and the circuit element; and a surface on which the conductive pattern is exposed. Comprising an insulating film covering the insulating resin;
A semiconductor device, wherein a back surface of the conductive pattern is exposed from an opening of substantially the same size provided in the insulating film.
前記第1の半導体チップと前記第2の半導体チップを電気的に接続するブリッヂと、
前記第1の半導体チップまたは前記第2の半導体チップと電気的に接続され、裏面の少なくとも一部が外部との接続電極となる外部接続電極と、
前記ブリッジおよび前記外部接続電極の裏面を露出させて、前記第1の半導体チップ、前記第2の半導体チップ、前記ブリッジおよび前記外部接続電極を封止する絶縁性樹脂と、
前記ブリッジおよび前記外部接続電極が露出する面の前記絶縁性樹脂を被覆する絶縁被膜を具備し、
前記絶縁被膜に設けた実質同一サイズの開口部から、前記外部接続電極の裏面が露出することを特徴とする半導体装置。 A first semiconductor chip and a second semiconductor chip that are electrically connected to each other and arranged face down;
A bridge for electrically connecting the first semiconductor chip and the second semiconductor chip;
An external connection electrode electrically connected to the first semiconductor chip or the second semiconductor chip, wherein at least a part of the back surface serves as a connection electrode to the outside;
An insulating resin that exposes the back surfaces of the bridge and the external connection electrode to seal the first semiconductor chip, the second semiconductor chip, the bridge, and the external connection electrode;
Comprising an insulating film covering the insulating resin on the surface where the bridge and the external connection electrode are exposed;
A semiconductor device, wherein a back surface of the external connection electrode is exposed from an opening of substantially the same size provided in the insulating film.
前記第2の表面はエッチングマスクにより被覆され、
前記エッチングマスクは、載置予定の半導体素子を接続するブリッジおよび外部接続電極に対応する領域を被覆することを特徴とする板状体。 A plate-like body having a first surface made of a flat surface and a second surface made of a flat surface so as to face the first surface;
The second surface is coated with an etching mask;
The said etching mask covers the area | region corresponding to the bridge | bridging and external connection electrode which connect the semiconductor element to be mounted.
前記第2の表面に、厚み方向に突出する凸部を形成し、
前記凸部は、載置予定の半導体素子を電気的に接続するブリッジおよび外部接続電極を構成することを特徴とする板状体。 A plate-like body having a first surface composed of a flat surface and a second surface facing the first surface;
On the second surface, a convex portion protruding in the thickness direction is formed,
The convex part constitutes a bridge and an external connection electrode for electrically connecting semiconductor elements to be placed.
エッチングマスクを介してエッチングを行うことにより前記板状体の表面に分離溝を形成し、前記導電パターンを凸状に形成する工程と、
第1の半導体素子および第2の半導体素子を前記導電パターンに電気的に接続することにより、前記ブリッジを介して前記第1の半導体素子および前記第2の半導体素子を電気的に接続する工程と、
前記半導体素子が被覆されて前記分離溝に充填されるように絶縁性樹脂を形成する工程と、
前記分離溝に充填された前記絶縁性樹脂が露出するまで前記板状体を裏面から除去して、前記導電パターンを分離する工程とを具備することを特徴とする半導体装置の製造方法。 Preparing a plate-like body in which a surface of a region corresponding to a conductive pattern including a bridge for electrically connecting a plurality of semiconductor chips and an external connection electrode is covered with an etching mask;
Forming a separation groove on the surface of the plate-like body by performing etching through an etching mask, and forming the conductive pattern in a convex shape;
Electrically connecting the first semiconductor element and the second semiconductor element via the bridge by electrically connecting the first semiconductor element and the second semiconductor element to the conductive pattern; ,
Forming an insulating resin so that the semiconductor element is covered and filled in the separation groove;
Removing the plate-like body from the back surface until the insulating resin filled in the separation groove is exposed, and separating the conductive pattern.
第1の半導体素子および第2の半導体素子を前記導電パターンに電気的に接続することにより、前記ブリッジを介して前記第1の半導体素子および前記第2の半導体素子を電気的に接続する工程と、
前記半導体素子が被覆されて前記分離溝に充填されるように絶縁性樹脂を形成する工程と、
前記分離溝に充填された前記絶縁性樹脂が露出するまで前記板状体を裏面から除去して、前記導電パターンを分離する工程とを具備することを特徴とする半導体装置の製造方法。 A step of preparing a plate-like body in which a conductive pattern including a bridge and external connection electrodes that electrically connect a plurality of semiconductor chips is formed in a convex shape by forming a separation groove;
Electrically connecting the first semiconductor element and the second semiconductor element via the bridge by electrically connecting the first semiconductor element and the second semiconductor element to the conductive pattern; ,
Forming an insulating resin so that the semiconductor element is covered and filled in the separation groove;
Removing the plate-like body from the back surface until the insulating resin filled in the separation groove is exposed, and separating the conductive pattern.
前記導電パターンを分離した後に、前記ユニット間の前記絶縁性樹脂を切断することにより、個々の前記ユニットを分離することを特徴とする請求項16記載の半導体装置の製造方法。 A plurality of units each including a plurality of the etching masks are provided on the surface of the plate-like body,
17. The method of manufacturing a semiconductor device according to claim 16, wherein after separating the conductive patterns, the individual units are separated by cutting the insulating resin between the units.
前記導電パターンを分離した後に、前記ユニット間の前記絶縁性樹脂を切断することにより、個々の前記ユニットを分離することを特徴とする請求項17記載の半導体装置の製造方法。 A plurality of units each having the plurality of convex portions as one unit are provided on the surface of the plate-like body,
18. The method of manufacturing a semiconductor device according to claim 17, wherein after separating the conductive patterns, the individual units are separated by cutting the insulating resin between the units.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004357950A JP3963914B2 (en) | 2004-12-10 | 2004-12-10 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004357950A JP3963914B2 (en) | 2004-12-10 | 2004-12-10 | Semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000203395A Division JP3650001B2 (en) | 2000-07-05 | 2000-07-05 | Semiconductor device and manufacturing method thereof |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006310524A Division JP4393503B2 (en) | 2006-11-16 | 2006-11-16 | Semiconductor device |
JP2007049186A Division JP4393526B2 (en) | 2007-02-28 | 2007-02-28 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005109519A true JP2005109519A (en) | 2005-04-21 |
JP3963914B2 JP3963914B2 (en) | 2007-08-22 |
Family
ID=34545340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004357950A Expired - Fee Related JP3963914B2 (en) | 2004-12-10 | 2004-12-10 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3963914B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008130812A (en) * | 2006-11-21 | 2008-06-05 | Mitsubishi Electric Corp | Surface-mounting electronic component and mounting structure of the same |
CN113544839A (en) * | 2019-03-20 | 2021-10-22 | 三菱电机株式会社 | Semiconductor device with a plurality of semiconductor chips |
-
2004
- 2004-12-10 JP JP2004357950A patent/JP3963914B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008130812A (en) * | 2006-11-21 | 2008-06-05 | Mitsubishi Electric Corp | Surface-mounting electronic component and mounting structure of the same |
CN113544839A (en) * | 2019-03-20 | 2021-10-22 | 三菱电机株式会社 | Semiconductor device with a plurality of semiconductor chips |
Also Published As
Publication number | Publication date |
---|---|
JP3963914B2 (en) | 2007-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3650001B2 (en) | Semiconductor device and manufacturing method thereof | |
US6462418B2 (en) | Semiconductor device having improved heat radiation | |
JP3420057B2 (en) | Resin-sealed semiconductor device | |
US6548328B1 (en) | Circuit device and manufacturing method of circuit device | |
JP3679687B2 (en) | Hybrid integrated circuit device | |
JP2001015679A (en) | Semiconductor device and manufacture thereof | |
US6791199B2 (en) | Heat radiating semiconductor device | |
JP2004071898A (en) | Circuit device and its producing process | |
JP2002083903A (en) | Semiconductor device and its manufacturing method | |
JP3634735B2 (en) | Semiconductor device and semiconductor module | |
KR20020070107A (en) | Surface mountable chip type semiconductor device and manufacturing method | |
JP3668101B2 (en) | Semiconductor device | |
JP5378643B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3759572B2 (en) | Semiconductor device | |
JP3963914B2 (en) | Semiconductor device | |
JP2018088505A (en) | Semiconductor device and manufacturing method for the same | |
JP4393503B2 (en) | Semiconductor device | |
JP4393526B2 (en) | Manufacturing method of semiconductor device | |
KR100650728B1 (en) | stacked package and method for manufacturing the same | |
JP4439459B2 (en) | Semiconductor device | |
JP2002158315A (en) | Semiconductor device and its manufacturing method | |
JP4863836B2 (en) | Semiconductor device | |
JP3676197B2 (en) | Semiconductor device and hybrid integrated circuit device | |
JP2006013555A (en) | Semiconductor device | |
KR101163905B1 (en) | Leadframe and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070424 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070522 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130601 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130601 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |