JP2000236083A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2000236083A JP2000236083A JP3655999A JP3655999A JP2000236083A JP 2000236083 A JP2000236083 A JP 2000236083A JP 3655999 A JP3655999 A JP 3655999A JP 3655999 A JP3655999 A JP 3655999A JP 2000236083 A JP2000236083 A JP 2000236083A
- Authority
- JP
- Japan
- Prior art keywords
- radius
- diffusion
- type layer
- conductivity type
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】半導体チップ面積を大きくしないで、Ｐ↑+導
電型層のコーナ部の曲率半径を大きくし、かつ、深い拡
散によりＮ↑-導電型層を薄くしてＥＳＤ耐量を大きく
する。 【解決手段】ガラスマスクＭ１コーナ部の半径を、半導
体チップのサイズを大きくしないで最適設計されている
時の該半径をＭＲ１とし、かつ、該マスクＭ１によって
Ｐ↑導電型層４が選択拡散された時の拡散深さをＬ１と
した場合に、ガラスマスクＭ２コーナ部の半径ＭＲ２
が、ＭＲ１＞ＭＲ２の関係を有し、かつ、前記半径ＭＲ
２の該マスクＭ２によってＰ↑導電型層４が選択拡散さ
れた深さをＬ２とした場合にＬ１＜Ｌ２の関係を有し、
さらに、半導体基板上面から見た時のＰ↑導電型層４の
拡散領域周縁部４ａ，４ｂが同一となるようにした。
電型層のコーナ部の曲率半径を大きくし、かつ、深い拡
散によりＮ↑-導電型層を薄くしてＥＳＤ耐量を大きく
する。 【解決手段】ガラスマスクＭ１コーナ部の半径を、半導
体チップのサイズを大きくしないで最適設計されている
時の該半径をＭＲ１とし、かつ、該マスクＭ１によって
Ｐ↑導電型層４が選択拡散された時の拡散深さをＬ１と
した場合に、ガラスマスクＭ２コーナ部の半径ＭＲ２
が、ＭＲ１＞ＭＲ２の関係を有し、かつ、前記半径ＭＲ
２の該マスクＭ２によってＰ↑導電型層４が選択拡散さ
れた深さをＬ２とした場合にＬ１＜Ｌ２の関係を有し、
さらに、半導体基板上面から見た時のＰ↑導電型層４の
拡散領域周縁部４ａ，４ｂが同一となるようにした。
Description
【０００１】本発明は、半導体チップのサイズを大きく
しないで逆電圧が高く、かつ、静電気破壊耐量（以下、
ＥＳＤ耐量と略記する。）の大きな半導体装置およびそ
の製造方法に関するものである。
しないで逆電圧が高く、かつ、静電気破壊耐量（以下、
ＥＳＤ耐量と略記する。）の大きな半導体装置およびそ
の製造方法に関するものである。
【０００２】
【従来の技術】図５及び図６に、この種の半導体装置の
概略構造を示す。なお、図５はその平面図、図６は図５
のＡ−Ａ線に沿う断面図である。これらの図において、
プラナ型半導体装置１は、例えばＮ↑+導電型半導体基
板２上にＮ↑-導電型層３が設けられ、該Ｎ↑-導電型層
３内にＰ↑+導電型層４が形成されている。上記半導体
基板２の一方の主面側には絶縁膜５が形成され、その開
口部にはアノード電極６、他方の主面側にはカソード電
極７が設けられいる。
概略構造を示す。なお、図５はその平面図、図６は図５
のＡ−Ａ線に沿う断面図である。これらの図において、
プラナ型半導体装置１は、例えばＮ↑+導電型半導体基
板２上にＮ↑-導電型層３が設けられ、該Ｎ↑-導電型層
３内にＰ↑+導電型層４が形成されている。上記半導体
基板２の一方の主面側には絶縁膜５が形成され、その開
口部にはアノード電極６、他方の主面側にはカソード電
極７が設けられいる。
【０００３】上記のようなプラナ型半導体装置１のＰ↑
+導電型層４を選択拡散により形成する場合、図７及び
図８に示すようなガラスマスクを用いている。なお、図
７その平面図、図８は図７のＢ−Ｂ線に沿う断面図であ
る。また、これらの図はガラスマスクの一単位を示した
もので、この一単位の形状のものが全体的に縦、横に多
数連続して形成されている。これらの図において、８は
ガラスマスクであり、このガラスマスク８の表面には平
面形状略四角形の開口部９を形成した金属層１０が付着
させてある。上記開口部９のコーナ部９ａは逆電圧、Ｅ
ＳＤ耐量、半導体チップからの取り個数等を考慮して最
適設計された所定の半径を有している。上記のようなガ
ラスマスク８を使用して図６に示した半導体装置１のＰ
↑+導電層４が選択拡散される。
+導電型層４を選択拡散により形成する場合、図７及び
図８に示すようなガラスマスクを用いている。なお、図
７その平面図、図８は図７のＢ−Ｂ線に沿う断面図であ
る。また、これらの図はガラスマスクの一単位を示した
もので、この一単位の形状のものが全体的に縦、横に多
数連続して形成されている。これらの図において、８は
ガラスマスクであり、このガラスマスク８の表面には平
面形状略四角形の開口部９を形成した金属層１０が付着
させてある。上記開口部９のコーナ部９ａは逆電圧、Ｅ
ＳＤ耐量、半導体チップからの取り個数等を考慮して最
適設計された所定の半径を有している。上記のようなガ
ラスマスク８を使用して図６に示した半導体装置１のＰ
↑+導電層４が選択拡散される。
【０００４】なお、空乏層の横方向の拡りを加味して上
記のガラスマスク８のコーナ部の設計を行う。すなわ
ち、該プラナ型半導体装置は、略四角形に選択拡散され
た領域のコーナ部の半径が小さくなると、電界の集中が
発生し、高逆電圧印加時に破壊し易いので、ある一定の
半径以上に設計している。
記のガラスマスク８のコーナ部の設計を行う。すなわ
ち、該プラナ型半導体装置は、略四角形に選択拡散され
た領域のコーナ部の半径が小さくなると、電界の集中が
発生し、高逆電圧印加時に破壊し易いので、ある一定の
半径以上に設計している。
【０００５】上記のようなマスク８を用いたプラナ拡散
技術は、例えばＮ↑+導電型半導体基板上にＮ↑-導電型
層３が形成されこのＮ↑-導電型層３上に絶縁層５が形
成される。そして、この絶縁層５上に上記のガラスマス
ク８を用い、公知のフォトリソグラフィ技術を用いてい
窓明け部１１を形成し、この窓明け部１１を利用して、
該Ｎ↑-導電型層３内にＰ↑+導電型層４を形成するため
の不純物をデポジットして拡散するようにしている。
技術は、例えばＮ↑+導電型半導体基板上にＮ↑-導電型
層３が形成されこのＮ↑-導電型層３上に絶縁層５が形
成される。そして、この絶縁層５上に上記のガラスマス
ク８を用い、公知のフォトリソグラフィ技術を用いてい
窓明け部１１を形成し、この窓明け部１１を利用して、
該Ｎ↑-導電型層３内にＰ↑+導電型層４を形成するため
の不純物をデポジットして拡散するようにしている。
【０００６】かかる場合、所望の深さＬ１１に不純物を
拡散すると、図１０に示すように、横方向にＬ１１×
０.９の寸法で拡散が進行することが知られている。す
なわち、プラナ型半導体装置を設計する場合には、不純
物層の横方向の拡りを考慮して不純物拡散のための窓明
けを行うの通常である。また、上記Ｌ１１×０.９の位
置に不純物層の拡散領域周縁部ができ、図１１に示すよ
うにその位置から空乏層１２が拡るので、Ｌ１１×０．
９+空乏層１２の拡りを考慮してガラスマスク８を設計
しなければならない。
拡散すると、図１０に示すように、横方向にＬ１１×
０.９の寸法で拡散が進行することが知られている。す
なわち、プラナ型半導体装置を設計する場合には、不純
物層の横方向の拡りを考慮して不純物拡散のための窓明
けを行うの通常である。また、上記Ｌ１１×０.９の位
置に不純物層の拡散領域周縁部ができ、図１１に示すよ
うにその位置から空乏層１２が拡るので、Ｌ１１×０．
９+空乏層１２の拡りを考慮してガラスマスク８を設計
しなければならない。
【０００７】ところで、拡散深さＬ１１及び空乏層１２
の拡りは、抵抗率によりその拡がる幅は異なるが、例え
ば１０Ω―ｃｍ以上であれば、一般にＬ１１×０．９と
されており、これは実験の結果等で証明されている。ま
た、空乏層１２の横方向の拡りは不純物層４の直下の拡
り幅をＬ１２とすると、Ｌ１２×０．７なることが知ら
れている。（例えば、S・M SZE,G・GIBBONS著 EFECT OF J
UNCTION CURVATURE ONBREKDOWN VOLTAGE IN SEMICONDAC
TORS P.841参照）。
の拡りは、抵抗率によりその拡がる幅は異なるが、例え
ば１０Ω―ｃｍ以上であれば、一般にＬ１１×０．９と
されており、これは実験の結果等で証明されている。ま
た、空乏層１２の横方向の拡りは不純物層４の直下の拡
り幅をＬ１２とすると、Ｌ１２×０．７なることが知ら
れている。（例えば、S・M SZE,G・GIBBONS著 EFECT OF J
UNCTION CURVATURE ONBREKDOWN VOLTAGE IN SEMICONDAC
TORS P.841参照）。
【０００８】
【発明が解決しようとする課題】従来のように寸法設計
されたガラスマスクを使用した製造方法では、逆電圧を
大きくできず、またＥＳＤ耐量をさらに大きくすること
が難しかった。
されたガラスマスクを使用した製造方法では、逆電圧を
大きくできず、またＥＳＤ耐量をさらに大きくすること
が難しかった。
【０００９】
【発明の目的】本発明は上記のような課題を解決すたた
めになされたもので、チップ面積を大きくしないで、不
純物層のコーナ部の半径を大きくし、逆電圧を改善する
とともに、深い拡散によりＥＳＤ耐量を大きくすること
ができる半導体装置およびその製造方法を提供すること
を目的とするものである。
めになされたもので、チップ面積を大きくしないで、不
純物層のコーナ部の半径を大きくし、逆電圧を改善する
とともに、深い拡散によりＥＳＤ耐量を大きくすること
ができる半導体装置およびその製造方法を提供すること
を目的とするものである。
【００１０】
【課題を解決するための手段】本発明は上記のような課
題を解決すたためになされたもので、第1の発明は、所
定の面積を有する半導体基板の一方の主面に露出する一
方導電型の表面に他方導電型を熱拡散法により平面形状
略四角形に選択拡散する際にマスクを使用し、該マスク
四隅のコーナ部の半径を、半導体チップのサイズを大き
くしないで最適設計されている時の該半径をＭＲ１と
し、かつ、該マスクによって他方導電型が選択拡散され
た時の拡散深さをＬ１とした場合に、上記コーナ部の半
径ＭＲ２がＭＲ１＞ＭＲ２の関係を有し、かつ、前記半
径ＭＲ２のマスクによって他方導電型が選択拡散された
深さをＬ２とした場合にＬ１＜Ｌ２の関係を有し、さら
に、前記半導体基板上面から見た時の他方導電型となる
拡散面積が、拡散領域周縁部の位置を一致させて同一と
なるようにしたことを特徴とするものである。
題を解決すたためになされたもので、第1の発明は、所
定の面積を有する半導体基板の一方の主面に露出する一
方導電型の表面に他方導電型を熱拡散法により平面形状
略四角形に選択拡散する際にマスクを使用し、該マスク
四隅のコーナ部の半径を、半導体チップのサイズを大き
くしないで最適設計されている時の該半径をＭＲ１と
し、かつ、該マスクによって他方導電型が選択拡散され
た時の拡散深さをＬ１とした場合に、上記コーナ部の半
径ＭＲ２がＭＲ１＞ＭＲ２の関係を有し、かつ、前記半
径ＭＲ２のマスクによって他方導電型が選択拡散された
深さをＬ２とした場合にＬ１＜Ｌ２の関係を有し、さら
に、前記半導体基板上面から見た時の他方導電型となる
拡散面積が、拡散領域周縁部の位置を一致させて同一と
なるようにしたことを特徴とするものである。
【００１１】また、第２の発明は、Ｎ↑+導電型半導体
基板上にＮ↑-導電型層が設けられ、該Ｎ↑−導電型層
内にＰ↑+導電型層が平面形状略四角形の多数の開口部
を有する拡散マスクを用いて選択拡散により形成された
半導体装置において、半導体装置の導通時の電流密度が
１９５Ａ/ｃｍ↑２であり、前記開口部のコーナ部の半
径ＭＲ２が８０μｍ、前記Ｐ↑+導電型層が選択拡散さ
れた深さＬ２が５４μｍであることを特徴とするもので
る。
基板上にＮ↑-導電型層が設けられ、該Ｎ↑−導電型層
内にＰ↑+導電型層が平面形状略四角形の多数の開口部
を有する拡散マスクを用いて選択拡散により形成された
半導体装置において、半導体装置の導通時の電流密度が
１９５Ａ/ｃｍ↑２であり、前記開口部のコーナ部の半
径ＭＲ２が８０μｍ、前記Ｐ↑+導電型層が選択拡散さ
れた深さＬ２が５４μｍであることを特徴とするもので
る。
【００１２】また、第３の発明は、前記半導体基板全体
の厚さｔ1=２２０μｍ、前記Ｎ↑-導電型層の厚さｔ2＝
１００μｍ以下であることを特徴とするものである。
の厚さｔ1=２２０μｍ、前記Ｎ↑-導電型層の厚さｔ2＝
１００μｍ以下であることを特徴とするものである。
【００１３】また、第４の発明は、半導体チップの大き
さが１.１ｍｍ×１.１ｍｍ角であることを特徴とするも
のである。
さが１.１ｍｍ×１.１ｍｍ角であることを特徴とするも
のである。
【００１４】
【実施例】以下に本発明の実施例を、図を参照して説明
する。図１はガラスマスクと半導体装置の一部を示す平
面図、図２はその断面図である。これらの図において、
従来法に使用するガラスマスクＭ１のコーナ部の半径を
ＭＲ１としたとき、本発明方法で使用するガラスマスク
Ｍ２のコーナ部の半径はＭＲ２に設計され、ＭＲ１＞Ｍ
Ｒ２となる関係を有することが本発明の第１の特徴であ
る。
する。図１はガラスマスクと半導体装置の一部を示す平
面図、図２はその断面図である。これらの図において、
従来法に使用するガラスマスクＭ１のコーナ部の半径を
ＭＲ１としたとき、本発明方法で使用するガラスマスク
Ｍ２のコーナ部の半径はＭＲ２に設計され、ＭＲ１＞Ｍ
Ｒ２となる関係を有することが本発明の第１の特徴であ
る。
【００１５】なお、上記コーナ部の半径ＭＲ１は、電流
の流れる有効面積を考慮して最適値に設計されている。
このコーナ部の半径を単純に大きくすれば、耐圧の向
上、連続通電試験等による不良品の減少等の効果が得ら
れるが、そのためには半導体チップの大きさを大きくし
なければならず、製品コストを高騰させてしまうことに
なる。
の流れる有効面積を考慮して最適値に設計されている。
このコーナ部の半径を単純に大きくすれば、耐圧の向
上、連続通電試験等による不良品の減少等の効果が得ら
れるが、そのためには半導体チップの大きさを大きくし
なければならず、製品コストを高騰させてしまうことに
なる。
【００１６】このことをさらに詳述すると、次のように
なる。すなわち、上記コーナ部の半径ＭＲ１を大きくす
ると、拡散領域周縁部における曲率半径が大きくなるた
めに、耐圧の向上、信頼性の向上等が期待できる。しか
し、上記半径ＭＲ１を、中心点を移動させずに同心円状
にして大きくした場合、Ｐ↑+導電型層４の拡散領域周
縁部が外方に拡がるため、それに対応させて半導体チッ
プの大きさを大きくしなければならない。一方、中心点
を上記ＭＲ１の中心点よりも内側に移動させて、コーナ
部の半径を大きくするようにした場合には、上記拡散領
域周縁部が内側に入ってくるため、電流の流れる有効面
積が小さくなってしまい、耐圧の低下等を来たしてしま
う。
なる。すなわち、上記コーナ部の半径ＭＲ１を大きくす
ると、拡散領域周縁部における曲率半径が大きくなるた
めに、耐圧の向上、信頼性の向上等が期待できる。しか
し、上記半径ＭＲ１を、中心点を移動させずに同心円状
にして大きくした場合、Ｐ↑+導電型層４の拡散領域周
縁部が外方に拡がるため、それに対応させて半導体チッ
プの大きさを大きくしなければならない。一方、中心点
を上記ＭＲ１の中心点よりも内側に移動させて、コーナ
部の半径を大きくするようにした場合には、上記拡散領
域周縁部が内側に入ってくるため、電流の流れる有効面
積が小さくなってしまい、耐圧の低下等を来たしてしま
う。
【００１７】そこで、本発明では、上記のように設計さ
れたガラスマスクＭ２を使用してＰ↑+導電型層４を拡
散するものである。すなわち、従来のガラスマスクＭ１
のときは拡散深さＬ１、上記導電型層４の拡散領域周縁
部４ａは図示の位置（ＬＲ）となる。一方、本発明のガ
ラスマスクＭ２を使用して上記導電型層４を使用して拡
散すると、同一時間で拡散深さはＬ２となり、拡散領域
周縁部４ｂは従来の拡散領域周縁部４ａと同じ位置（Ｌ
Ｒ）となる。この拡散深さＬ２を従来の拡散深さＬ１よ
りも深くすることが本発明の第２の特徴である。これら
の拡散領域周縁部４ａ,４ｂの位置ＬＲは、拡散時の横
方向の拡りを考慮すと、ＬＲ＝（ＭＲ１+（Ｌ１×０．
９））＝（ＭＲ２+（Ｌ２×０.９））で表され、同一位
置となる。これが本発明の第３の特徴である。
れたガラスマスクＭ２を使用してＰ↑+導電型層４を拡
散するものである。すなわち、従来のガラスマスクＭ１
のときは拡散深さＬ１、上記導電型層４の拡散領域周縁
部４ａは図示の位置（ＬＲ）となる。一方、本発明のガ
ラスマスクＭ２を使用して上記導電型層４を使用して拡
散すると、同一時間で拡散深さはＬ２となり、拡散領域
周縁部４ｂは従来の拡散領域周縁部４ａと同じ位置（Ｌ
Ｒ）となる。この拡散深さＬ２を従来の拡散深さＬ１よ
りも深くすることが本発明の第２の特徴である。これら
の拡散領域周縁部４ａ,４ｂの位置ＬＲは、拡散時の横
方向の拡りを考慮すと、ＬＲ＝（ＭＲ１+（Ｌ１×０．
９））＝（ＭＲ２+（Ｌ２×０.９））で表され、同一位
置となる。これが本発明の第３の特徴である。
【００１８】次に、本発明について、具体的数値を示せ
ば、図３及び図４のようになる。すなわち、従来のガラ
スマスクＭ１のコーナ部の半径ＭＲ１＝９５μｍ、その
深さＬ１＝３５μｍ、本発明のガラスマスクＭ２のコー
ナ部の半径ＭＲ２＝８０μｍ、拡散深さＬ２＝５４μｍ
とすると、ＬＲ＝（９５+（３５×０.９））≒１２８μ
ｍ、ＬＲ＝（８０+（５４×０.９））≒１２８μｍとな
り、拡散領域周縁部４ａ,４ｂの位置ＬＲは同一位置と
なる。
ば、図３及び図４のようになる。すなわち、従来のガラ
スマスクＭ１のコーナ部の半径ＭＲ１＝９５μｍ、その
深さＬ１＝３５μｍ、本発明のガラスマスクＭ２のコー
ナ部の半径ＭＲ２＝８０μｍ、拡散深さＬ２＝５４μｍ
とすると、ＬＲ＝（９５+（３５×０.９））≒１２８μ
ｍ、ＬＲ＝（８０+（５４×０.９））≒１２８μｍとな
り、拡散領域周縁部４ａ,４ｂの位置ＬＲは同一位置と
なる。
【００１９】なお、この実施例でアノード電極（図示省
略）とＰ↑+導電型層４との有効接触面積に対する電流
密度Ｊは、Ｊ＝１９５Ａ/ｃｍ↑２である。また、半導
体基板全体の厚さｔ1=２２０μｍ、前記Ｎ↑-導電型層
の厚さｔ2＝１００μｍ以下とした。さらに、半導体チ
ップの大きさを１.１ｍｍ×１.１ｍｍ角とした。
略）とＰ↑+導電型層４との有効接触面積に対する電流
密度Ｊは、Ｊ＝１９５Ａ/ｃｍ↑２である。また、半導
体基板全体の厚さｔ1=２２０μｍ、前記Ｎ↑-導電型層
の厚さｔ2＝１００μｍ以下とした。さらに、半導体チ
ップの大きさを１.１ｍｍ×１.１ｍｍ角とした。
【００２０】
【発明の効果】以上説明したように本発明は、半導体チ
ップのサイズを変えないでコーナ部の半径を大きく、か
つ、深く拡散するようにし、拡散領域周縁部の位置を従
来と同一の位置になるようにしたので、概略次のような
効果が得られる。 （１）半導体チップの面積を大きくしないで、コーナ部
の半径を大きくし、その結果電界集中を防止でき、逆電
圧を高くすることができる。 （２）半導体チップの面積を大きくしないで、Ｐ↑+導
電型層を深く拡散することができるので、その結果、Ｎ
↑層が薄くなり静電気による破壊耐量（ＥＳＤ）を大き
くすることができる。
ップのサイズを変えないでコーナ部の半径を大きく、か
つ、深く拡散するようにし、拡散領域周縁部の位置を従
来と同一の位置になるようにしたので、概略次のような
効果が得られる。 （１）半導体チップの面積を大きくしないで、コーナ部
の半径を大きくし、その結果電界集中を防止でき、逆電
圧を高くすることができる。 （２）半導体チップの面積を大きくしないで、Ｐ↑+導
電型層を深く拡散することができるので、その結果、Ｎ
↑層が薄くなり静電気による破壊耐量（ＥＳＤ）を大き
くすることができる。
【図１】本発明に使用するガラスマスク及び半導体装置
の一部を示す平面図である。
の一部を示す平面図である。
【図２】図１の中央断面図である。
【図３】本発明の具体例を示す平面図である。
【図４】図３の中央断面図である。
【図５】従来の半導体装置の平面図である。
【図６】図５におけるＡ−Ａ線に沿う断面図である。
【図７】従来の半導体装置を製作する場合のガラスマス
クの平面図である。
クの平面図である。
【図８】図７におけるＢ−Ｂ線に沿う断面図である。
【図９】プラナ型半導体装置を製作する場合の拡散工程
を説明するための断面図である。
を説明するための断面図である。
【図１０】上記拡散工程において、拡散深さと横方向へ
の拡散拡りの関係を説明するための断面図である。
の拡散拡りの関係を説明するための断面図である。
【図１１】Ｐ↑+導電型層直下の空乏層の拡りと横方向
への拡りの関係を説明するための図である。
への拡りの関係を説明するための図である。
１ 半導体装置 ２ Ｎ↑+導電型層 ３ Ｎ↑-導電型層 ４ Ｐ↑+導電型層 ４ａ，４ｂ 拡散領域周縁部 Ｍ１ 従来方法に使用するガラスマスク Ｍ２ 本発明の方法に使用するガラスマスク ＭＲ１ 従来法に使用するガラスマスクのコーナ部の半
径 ＭＲ２ 本発明の方法に使用するガラスマスクのコーナ
部の半径 Ｌ１ 従来法における拡散深さ Ｌ２ 本発明の方法における拡散深さ
径 ＭＲ２ 本発明の方法に使用するガラスマスクのコーナ
部の半径 Ｌ１ 従来法における拡散深さ Ｌ２ 本発明の方法における拡散深さ
Claims (4)
- 【請求項１】 所定の面積を有する半導体基板の一方の
主面に露出する一方導電型の表面に他方導電型を熱拡散
法により平面形状略四角形に選択拡散する際にマスクを
使用し、該マスク四隅のコーナ部の半径を、半導体チッ
プのサイズを大きくしないで最適設計されている時の該
半径をＭＲ１とし、かつ、該マスクによって他方導電型
が選択拡散された時の拡散深さをＬ１とした場合に、上
記コーナ部の半径ＭＲ２がＭＲ１＞ＭＲ２の関係を有
し、 かつ、前記半径ＭＲ２のマスクによって他方導電型が選
択拡散された深さをＬ２とした場合にＬ１＜Ｌ２の関係
を有し、 さらに、前記半導体基板上面から見た時の他方導電型と
なる拡散面積が、拡散領域周縁部の位置を一致させて同
一となるようにしたことを特徴とする半導体装置の製造
方法。 - 【請求項２】 Ｎ↑+導電型半導体基板上にＮ↑-導電型
層が設けられ、該Ｎ↑−導電型層内にＰ↑+導電型層が
平面形状略四角形の多数の開口部を有する拡散マスクを
用いて選択拡散により形成された半導体装置において、 該半導体装置の導通時の電流密度が１９５Ａ/ｃｍ↑２
であり、前記開口部のコーナ部の半径ＭＲ２が８０μ
ｍ、前記Ｐ↑+導電型層が選択拡散された深さＬ２が５
４μｍであることを特徴とする半導体装置。 - 【請求項３】 前記半導体基板全体の厚さｔ1=２２０μ
ｍ、前記Ｎ↑-導電型層の厚さｔ2＝１００μｍ以下であ
ることを特徴とする請求項２に記載の半導体装置。 - 【請求項４】 半導体チップの大きさが１.１ｍｍ×１.
１ｍｍ角であることを特徴とする請求項２又は請求項３
に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3655999A JP2000236083A (ja) | 1999-02-15 | 1999-02-15 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3655999A JP2000236083A (ja) | 1999-02-15 | 1999-02-15 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000236083A true JP2000236083A (ja) | 2000-08-29 |
Family
ID=12473124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3655999A Pending JP2000236083A (ja) | 1999-02-15 | 1999-02-15 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000236083A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS504987A (ja) * | 1973-05-14 | 1975-01-20 | ||
| JPS5669855A (en) * | 1979-11-10 | 1981-06-11 | Toshiba Corp | Semiconductor device and its manufacture |
-
1999
- 1999-02-15 JP JP3655999A patent/JP2000236083A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS504987A (ja) * | 1973-05-14 | 1975-01-20 | ||
| JPS5669855A (en) * | 1979-11-10 | 1981-06-11 | Toshiba Corp | Semiconductor device and its manufacture |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4597945B2 (ja) | ラテラルｍｏｓｆｅｔ | |
| JP2010219258A (ja) | 半導体装置 | |
| JP3114069B2 (ja) | 二重フィールド板構造を有する電力素子 | |
| JPH01238173A (ja) | パワーｍｏｓｆｅｔ | |
| JPH06244405A (ja) | 半導体素子 | |
| TWI759131B (zh) | 反向傳導絕緣閘雙極電晶體的製造方法 | |
| JPH02208952A (ja) | 半導体装置及びその製造方法 | |
| JP2000236083A (ja) | 半導体装置及びその製造方法 | |
| JPH01238174A (ja) | 縦型ｍｏｓｆｅｔ | |
| JP2002141505A (ja) | 電界効果トランジスタ | |
| JPH07249737A (ja) | プレーナ型半導体装置およびその製造方法 | |
| JP2001352064A (ja) | 高耐圧半導体装置 | |
| JPH0282580A (ja) | 縦型ｍｏｓｆｅｔ | |
| JP2003258270A (ja) | ダイオード素子 | |
| EP1119054A1 (en) | Electrostatic induction transistor | |
| JP3336933B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2022139144A (ja) | 半導体装置 | |
| JP2002246595A (ja) | トランジスタ | |
| JPH0136711B2 (ja) | ||
| JP2515017B2 (ja) | サイリスタ | |
| KR810000754B1 (ko) | 절연게이트형 전계효과 트랜지스터 | |
| JPH0575143A (ja) | 静電誘導半導体装置 | |
| CN115223869A (zh) | 绝缘栅双极型晶体管的制作方法及绝缘栅双极型晶体管 | |
| US20020109145A1 (en) | Static induction transistor | |
| JPH04162777A (ja) | 双方向電圧阻止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060203 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20100316 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100803 |