KR810000754B1 - 절연게이트형 전계효과 트랜지스터 - Google Patents

Abstract

내용 없음.

Description

절연게이트형 전계효과 트랜지스터

제1도는 종래의 2중 확산형 종형구조에 의한 MIS-FET의 약선적(略線的) 확대단면도.

제2도는 본원 발명의 설명을 위한 푸레너형의 2중확산형 종형 MIS-FET의 약선적 확대단면도.

제3a도 내지 제3f도는 제2도에 나타낸 MIS-FET의 한제법의 각 공정에 있어서의 확대단면도.

제4a도 내지 제4i도는 본원 발명에 의한 절연 게이트형 전계효과 트랜지스터의 한 제조방법을 나타낸 각 공정에 있어서의 확대단면도.

제5도는 그 틀(

) 영역의 패터언을 나타낸 확대상면도.

제6도는 마스크층의 패터언을 나타낸 확대상면도.

본원 발명은 절연게이트형 전계효과 트랜지스터(MIS-FET)에 관한 것이다.

근래, 파워용 MIS-FET가 주목을 끌로 있다. 이 파워용 MIS-FET의 특징은, 트레인전류의 온도계수가 부(負)이며, 열폭주(熱暴走)가 없다는 것, 입력 인피이던스가 높다는 것, 고속스위칭이 가능하다는 것, 엔한스멘트 모우드가 얻기 쉽다는 것등을 들 수 있다.

파워용에 알맞는 MIS-FET로서 2중 확산형 종형구조를 갖는 것이 제안되고 있다. 이것은 반도체기체가 드레인영역을 구성하는 것이며, 단위 면적당의 전류밀도를 크게 취하기가 쉽다고 하는 이점을 갖는다.

이 2중 확산형 종형(縱形) 구조의 MIS-FET로서는, 예컨대 제1도에 나타낸 바와 같이 N형을 가지며 드레인영역을 구성하는 반도체기체(1)의 한쪽의 주면(主面)(1a)에 당면해서 P-형의 베이스영역 즉 채널형성영역(2)이 선택적확산에 의해서 형성되며, 이 베이스영역(2)위에 선택적으로 N형 소오스영역(3)이 예컨대 선택적확산에 의해서 형성되어 이루어진다. 그리고 기체(1)의 주면(1a)측에서 소오스영역(3) 및 베이스영역(2)을 가로지르는 깊이를 가지고 에칭등에 의해서 V자상홈(5)이 형성되며, 이 V자상홈(5)내에 게이트절연층(6)이 피착되고, 이 게이트절연층(6)위에 게이트전극(7)이 피착되어 이루어진다. 한편, 드레인영역(4)으로 되는 기체(1)의 다른쪽의 주면(1b)에 당면해서 고농도영역(4A)이 마련되어 이것에서 드레인단자 D가 도출되도록 되어 있다. 또, (8)은 소오스영역(3)과 베이스영역(2)위에 걸쳐서 피착된 소오스영역이며 S 및 G는 소오스단자 및 게이트단자를 나타낸다.

이와 같은 구성에 의한 MIS-FET는, 베이스영역(2)의 에칭홈(5)내에 피착된 게이트절연층(6)과 접하는 부분에 채널(9)이 형성되는 것이지만, 이경우의 채널길이 즉 채널(9)를 끼고 대향하는 소오스영역(3) 및 드레인영역(4)사이의 간격은, 베이스영역(2)과 소오스영역(3)의 확산의 깊이의 차에 의해서 규정되므로, 양영역(2) 및 (3)의 확산의 깊이를 선정함으로써 충분히 작은 채널길이를 얻을 수 있다.

그런데 이와 같은 구성에 의한 MIS-FET에 있어서, 그 홈(溝)(5)을 형성하기 위한 작업은 매우 번잡하여, 또 특성이 균일한 MIS-FET는 재현성이 좋게 얻는 것이 어렵다고 하는 결점이 있다.

이와 같은 결점을 회피하는 것으로서, 제2도에 나타낸 푸래너형 구성을 갖는 2중확산형 종형구조의 MIS-FET을 생각할 수 있다. 제2도에 있어서 제1도와 대응하는 부분에는 동일부호를 붙여서 중복설명은 생략하지만, 이 경우, 베이스영역(2)의 패터언은 빗모양(櫛形) 또는 메시지(mesh 狀)으로 형성하고, 베이스영역(2)에 의해서 끼어지지만 기체(1)의 주면(1a)에 당면해서 연재(延在)하는 드레인영역(4)의 부분(4a)이 형성하도록 되며 베이스영역(2)내에는 소오스영역(3)이 선택확산에 의해서 형성되지만, 이 경우, 영역(2) 및 영역(3)의 선택적 확산에 확산창(擴散窓)은, 부분(4a)과 대향하는 측의 연부(線部)에 있어서는 공통으로서 그 확산을 행하며 양영역(2) 및 (3)의 확산의 깊이의 차에 의해서 양자간의 간격을 규정하도록 되며, 여기에 게이트절연층(6)을 통해서 게이터전극(7)이 피착되도록 이루어진다. 또, 영역(2)내의 소오스영역(3)의 일부에는 결제부(3a)가 형성되며, 이 결제부(3a)를 통해서 베이스영역(2)의 일부가 기체(1)의 주면(1a)에 당면하도록 되며, 이 부분에 있어서 소오스 전극(8)이 베이스영역(2)과 소오스영역(3)사이위에 걸쳐서 피착되도록 한다.

이와 같은 구성에 의한 MIS-FET는, 제1도에 설명한 홈(5)이 형성되지 않음으로 이 홈(5)을 형성할 경우에 수반하는 결점을 회피하는 것이지만 반면 신뢰성이 낮다는 등의 여러 결점을 갖는다. 그 이해를 용이하게 하기 위하여 제3도에 의거해서 제2도의 구성을 갖는 MIS-FET의 제법의 일례를 상세히 설명한다.

먼저, 제3a도에 나타낸 바와 같이 예컨대 N형의 드레인영역(4)을 구성하는 반도체기체(1)를 설치한다. 이 반도체기체(1)는 그 1주면(1a)에 당면해서 드레인영역(4)의 비교적 낮은 불순물농도의 영역을 구성하는 반도체층(11a)이 형성되며, 다른쪽의 주면(1b)에 당면해서 드레인영역(4)의 고불순물농도 영역(4A)을 구성하는 고농도 반도체층(11b)이 형성되어서 이루어진다. 기체(1)의 표면에는, 예컨대 SiO₂로 이루어진 확산마스크로 될수 있는 절연층(10)이 피착되며 주면(1a)측의 절연층(10)에는 베이스영역을 확산하기 위한 확산층(10a)을 예컨대 빗살모양(櫛齒狀)의 패턴에 형성한다.

그리고, 제3b도에 나타낸 바와 같이, 기체(1)의 반도체층(11a)에, 주면(1a)측에서 확산창(10a)을 통해서 P형의 불순물을 선택적으로 확산해서 베이스영역(2)을 형성한다. 이 확산시에 부호(10A)를 붙여서 나타낸 바와 같이 베이스영역(2)위에 확산창(10a)을 폐색하여 산화물막(酸化物膜)으로 이루어진 절연층(10)이 다시 생성된다.

다음에 제3c도에 나타낸 바와 같이 절연층(10)의 특히 부분(10A)에 있어서 소오스영역의 확산창(10b)을 뚫어서 설치한다.

이어서 제3d도에 나타낸 바와 같이 확산창(10b)을 통해서 N형의 불순물을 고농도로 확산해서 소오스영역(3)을 형성한다. 이 경우 제3c도에 나타낸 확산창(10b)의 베이스영역(2)의 주변과 대향하는 측의 연부(緣部)는, 제3a도에 나타낸 베이스영역(2)의 확산을 위한 창(10a)의 연부와 일치하도록 형성하지만 창(10b)내에 절연층(10)의 부분(10A)의 일부가 잔존하며, 베이스영역(2)내에 형성된 소오스영역(3)의 일부에 절결부(切缺部)(3a)가 형성되며, 이 절결부를 통해서 베이스영역(2)의 일부가 주면(1a)에 당면하도록 한다.

다음에 제3e도에 나타낸 바와 같이 베이스영역(2)에 의해서 끼워진 기체(1)의 주면(1a)에 당면해서 연재(延在)하는 드레인영역(4)의 부분(4a)과, 이것과 대향하는 소오스영역(3)과의 사이에 있어서의 베이스영역(2)위치 절연층(10)(도시한 예에서는 부분(4a)위의 절연층(10)을 포함해서)제거한다.

다음에 제3f도에 나타낸 바와 같이 절연층(10)이 제거된 부분에 게이트 절연층(6)을 소요의 두께로 피착하고, 이 위에 게이트전극(7)을 피착하는 동시에 한쪽 절연층(10)에, 소오스영역원(3)와, 그절결부(3a)을 통해서 주면(1a)에 당면하는 베이스영역(2)위에 걸쳐서 소오스전극창을 형성하고, 여기에 소오스전극(8)을 피착한다.

이렇게 하면 제2도에 대해서 설명한 MIS-FET가 구성한다. 이 경우 베이스영역(2)과 확산영역(3)의 확산의 깊이(가로방향의 깊이의 차)에 의거해서 소오스영역(3) 및 드레인영역(4)의 부분(4a)사이에 형성되는 채널(9)의 채널길이가 규정된다.

그런데 이와 같은 구성에 의한 MIS-FET에 있어서는, 소오스영역(3)의 확산에 당면하여 제3c도에 대해서 설명한 것처럼 베이스영역(2)의 확산시에 생긴 엷은 산화물(10A)을 막마스크로서 소오스영역의 절결부(3a)를 형성하면, 이 엷은 산화물막(10A)에는 핀호울이 생기기 쉬우므로 그 마스크효과가 불충분하여 소오스영역(3)의 절결부(3a)가 완전히 형성되지 않으며, 베이스영역(2)의 소오스전극(8)밑에 완전히 당면할 수 없는 경우가 발생한다. 이와 같은 경우에는 베이스영역(2)과 소오스영역(3)과의 소오스전극(8)에 의한 단락이 저저항(低低抗)으로 행하여지지 않을 경우가 발생한다. 이와 같은 결점을 회피하기 위해서는 소오스영역(3)의 절결부(3a)를 형성하기 위한 마스크로서의 절연층(10A)위에, 소오스영역(3)의 확산에 앞서 이 부분의 두께를 보충하는 두꺼운 산화막을 형성한다든지, 또는 질화실리콘막 Si₃N₄등을 피착하는 것을 생각할 수 있지만, 이 경우, 그 제법이 번잡하며 창(10a)과 (10b)의 채널을 규정하는 측의 연부를 일치시켜 형성시키는 것이 어렵다든지, 또 Si₃N₄를 차후에 제거하는 작업이 매우 번잡하다는 등의 결점이 일어난다.

또, 베이스영역(2) 및 소오스영역(3)에 걸쳐서 피착형성하는 소오스전극(8)은 다른 전극과 마찬가지로 알루미늄 Aℓ에 의해서 형성함을 보통으로 하지만, 이 경우 Aℓ의 베이스영역(2)중으로의 마이그레이션에 의해서, 이것이 베이스영역(2)을 뚫고 이것의 밑의 드레인영역(4)에 달하며, 실질적으로 소오스전극(8)이 소오스, 드레인사이를 단락해 버린다고하는 사고를 발생시키거나 또는 소오스영역(3)이 고농도이기 때문에 결정결함을 발생시켜서, 이것에 의해서 이상확산을 일으키고, 이 소오스영역(3)이 베이스영역(2)을 가로질러서 이것의 밑의 드레인영역(4)에 달하는 따위의 부분적 확산이 일어나기 쉬우며, 소오스 드레인 사이를 단락한다는 등의 사고가 발생하기가 쉽다.

본원 발명은 이와 같은 결점을 회피하고, 또 게이트보호용의 역(逆)접속 다이오우드를 MIS-FET의 형성과 함께 형성할 수 있도록 한 신규의 절연게이트형 전계효과 트랜지스터 MIS-FET를 제공코자 하는 것이다.

다음에, 본원 발명에 의한 MIS-FET의 일례를 설명하겠는데, 그 이해를 용이하게 하기 위하여 제4도에 의거해서 그 제법의 일례와 함께 상세히 설명한다.

이 예에 있어서는 N형의 MIS-FET에 본원 발명을 적용한 경우를 나타낸다. 먼저 제4a도에 나타낸 것처럼, 드레인영역(20)을 구성하는 반도체 기체(21)를 설치한다. 이 반도체기체(21)는, 그 한쪽의 주면(21a)에 당면하는 측에 있어서는, 비교적 낮은 불순물농도를 가지지만 다른쪽의 주면(21b)에 당면하는 면에 있어서는 고농도드레인영역(20a)을 형성하는 고농도의 반도체층을 가지고 이루어진다. 이와 같은 반도체기체(21)를 얻는 제조방법으로서는 예컨대 영역(20A)을 구성하는 고농도의 N형 서브스트레이트위에 이것과 같은 도전형의 N형의 비교적 낮은 불순물농도를 갖는 반도체층을 예컨대 15㎛의 두께를 가지고 에피택설 성장 함으로써 형성할 수 있다. 그리고, 이 기체(21)의 표면에 SiO₂등으로 부터의 확산마스크로 될 수 있는 절연층(22)을 피착하고 주면(21a)위의 절연층(22)에 대해서 포토에칭을 하여 베이스확산용의 확산창(22a)을 예컨대 메시상 또는 격자상 패터언으로 형성한다. 또, 이 창(22a)의 형성과 동시에 그측방(側方)으로 다른 화산창(22a')를 뚫어서 설치한다.

이들 창(22a) 및 (22a')를 통해서 P성의 불순물을 선택적으로 확산해서 제4b도에 나타낸 바와 같이, 베이스영역의 틀(

) 영역(23)과 보호다이오우드의 에노우드 영역(24)을 각기 비교적 높은 농도, 예컨대, 표면농도가 10¹⁸/㎤ 정도 이상의 농도를 가지고 형성한다. 이틀영역(23)의 패터언은, 제5도에 그 일부의 확대상면도를 나타낸 것처럼 복수의 관통구멍(23)을 갖는 메시상 패터언으로 형성할 수 있으며, 이것에 수반해서 제4a도에 나타낸 확산창(22a)의 패터언은 메시상으로 할 수 있다.

다음에 제4c도에 나타낸 바와 같이, 절연층(22)과 영역(23) 및 (24)의 확산시에 생긴 산화물층을 제거하여, 기체(21)의 면(21a)위에 SiO₂등의 후술하는 불순물의 선택적 도오프의 마스크로 될 수 있는 두꺼운 절연층(25)을 피착형성하고, 포토에칭에 의해서 영역(24)위에, 한쌍의 창(25a) 및 (25b)를 뚫어서 설치하는 동시에 틀영역(23)의 각 관통구멍부(23a)위에 걸쳐서 창(25c)를 뚫어서 설치한다.

그리고, 제4d도에 나타낸 바와 같이, 창(25a),(25b),(25c)를 통해서 노출한 기체(21)의 면(21a)위에 예컨대 SiO₂층(26)을 통해서 내(耐)산화성 즉 산소에 대해서 마스크효과를 갖는 마스크층 예컨대 질화실리콘 Si₃N₄(27)을 전면적으로 피착하고, 다시 이 위에 마스크층(27)에 대해서 선택적 에칭의 마스크로 될 수 있는 SiO₂와 같은 마스크층(28)을 피착한다.

다음에 Si₃N₄층(27)을 제4e도에 나타낸 바와 같이, 부분적으로 남겨서 에칭제거한다. 이 에칭은 층(28)에 대해서 주지의 포토에칭을 소요의 패터연으로 행하며, 이것을 마스크로 해서 그 밑의 Si₃N₄층(27)을 에칭한다.

제6도는 두꺼운 절연층(25) 및 마스크층(28)의 패터언을 나타낸 확대상면도로서, 두꺼운 절연층(25)의 창(25c)은, 그 연부가 틀영역(23)의 전(全)외주에 있어서 소요의 폭 W만큼 내측에 위치하도록, 또한 틀영역(23)의 관통구멍(23a)과는 소요의 거리 d를 떨어지도록 한다.

또, 마스크층(27)에는, 틀영역(23)의 관통구멍(23a)이 주변을 둘러싸는 예컨대 4각확상의 창(27a)을 형성한다.

다음에, 제4f도에 나타낸 바와 같이 두꺼운 절연층(25)과, 마스크층(27)을 공통의 마스크로하여 예컨대 엷은 SiO₂층(26)을 관통해서 이온주입법에 의해서 P형의 불순물과, N성의 불순물을 선택적으로도 오프해서 그 증기중에서 열처리를 한다. 이리하여 두꺼운 절연층(25)의 창(25c)내의 마스크층(27)의 창(27a)을 통해서, 환상의 P형의 베이스영역(29)과, 이 위에 이것보다 얕은 소오스영역(30)을 형성한다. 또, 이들 영역(29) 및 (30)의 형성과 동시에, 두꺼운 절연층(25)의 창(25a) 및 (25b)를 통해서, 영역(24)위에 P형의 영역(31a) 및 (31b)와, N형의 캐소우드영역 (32a) 및 (32b)가 형성된다. 그리고 이 경우 베이스영역(29)은, 틀영역(23)위에서 이 틀형영역(23)의 각관통구멍(23a)위에 걸치는 것처럼 성되며 또한 이 관통구멍(23a)의 중심부에는 영역(29)이 형성되지 않는 부분 즉 관통구멍(29a)이 형성되도록, 마스크층(27)의 창(27a)의 치수 및 위치를 설정한다. 또, 이 베이스영역(29)의 농도는, 틀영역(23)에 비해 충분히 낮은 농도의 예컨대 10¹⁴∼10¹⁷/㎤으로 선정하고, 이 위에 형성하는 소오스영역(30)은, 10²⁰/㎤ 정도로 선정할 수 있다.

상술한 것처럼 베이스영역(29)의 불순물농도는 낮게 선정되므로, 이 영역(29)의 형성과 동시에 형성한 영역(31a) 및 (31b)는 고농도의 애노우드영역(24)의 농도에 의해서 결정되며, 영역(31a) 및 (31b)에 의해서 이 부분의 농도가 실질적으로 거의 영향을 받지 않는다. 또, 상술한예에서는 이온주입에 의해서 불순물의 도오프를 행한 경우이며, 이 경우, 그 불순물이 온의 타입(

)에너지를 적당히 선정함으로써, 엷은 SiO₂층(26)을 통해서 불순물의 도오핑을 행할 수 있지만, 이 불순물의 도오프를 확산법에 의해서 형성할 경우는, 각창(25a),(25b)(27a)내의 SiO₂층(26)을 제거해 둔다.

그리고, 여기에 틀영역(23)의 깊이는 예컨대 5∼7㎛로, 베이스영역(29)의 깊이는 2∼3㎛로 소오스영역(30)의 깊이는 1㎛ 정도로 선정할 수 있다.

그후, 제4g도에 나타낸 바와 같이, 마스크층(27) 및 (26)을 에칭제거한다. 이 경우 제4f도의 열처리에 있어서 마스크층(27)이 형성되지 않는 부분에는 두꺼운 산화물층(25)이 형성되어 있으므로 마스크층(27)의 밑의 엷은 SiO₂로 이루어진 마스크층(26)을 에칭종료하는 시점에서, 그 에칭을 정지하면 두꺼운산화물층 즉 절연층(25)이 남아서 각 베이스영역사이의 표면이 외부로 노출한다.

다음에, 제4h도에 나타낸 바와 같이 이 노출한 표면에 게이트절연층(33), 예컨대 SiO2를 소요의 두께로 피착한다.

다음에 제4i도에 나타낸 바와 같이 게이트절연층(33)위에 게이트전극(34)을 피착형성하는 동시에, 베이스틀영역(23) 우의 특히 베이스영역(29) 및 소오스영역(30)사이 위의 절연층(33)을 제거하고, 여기에 소오스전극(35)을 오오믹으로 피착한다. 또, 두 개의 캐소우드영역(32a) 및 (32b)에 각기 전극(36a) 및 (36b)을 피착한다. 이렇게하여 한쪽의 전극(36b)을 게이트전극(34)에 접속하고, 다른쪽의 전극(36a)을 소오스전극(35)에 전기적(電氣的)으로 접속한다. 또, 드레인영역(20)의 고농도영역(20A) 즉 기체(1)의 뒷면(21a)측에 드레인전극(37)을 피착한다.

이렇게하면, 본원 발명에 의한 절연게이트형 전계효과 트랜지스터(38)가 얻어진다. 즉, 반도체기체(21)의 양주면 (21a) 및 (21b)에 걸쳐서 당면하는 드레인영역(20)이 형성되며, 기체(21)의 한쪽의 주면(21a)에 당면해서 농도의 틀영역(23)이 형성되는 동시에, 이 주면(21a)에 당면해서 틀영역(23)의 연접하고, 또한 이틀 영역(23a)의 관통구멍(29)위에 연재(延在)하는 베이스영역(23a)이 형성되며, 이 관통구멍(29)내에 연재하는 부분에 있어서 베이스영역(20)과 드레인영역(20)사이에 PN접합 J가 형성되며, 베이스영역(29)위에는 이것에 의해서 둘러싸이듯이 소오스영역(30)이 형성된 MIS-FET 구성으로 된다. 이 본원 발명구성에 의한 MIS-FET는, 그 주면(21a)에 형성되는 소오스영역(30)과, 드레인영역(20)사이의 베이스영역(20)의 표면의 채널의 채널길이 L은, 양영역(30) 및 (29)의 가로방향의 깊이의 차에 의해서 규정되며, 이 채널길이 L을 0.5㎛정도로도 작게 할수 있는 이른바 2중확산형을 가지며, 또한 세로형의 구조를 갖는다. 그리고 MIS-FET와 함께 기체(21)에, 에노우드영역(24)을 공통으로 하여 두 개의 캐소우드영역(32a) 및 (32b)가 형성되어서 이 다이오우드가 백투우백으로 접속된 보호다이우드 DS가 형성된 구조로 된다.

상술한 바와 같이 본원 발명에 의하며, 2중확산형이며, 종형구조를 갖는데도 불구하고, 아무런 홈이 형성되지 않음으로 홈을 형성하는 것에 수반하는 서두에서 설명한 결점을 회피할 수 있는 동시에, 또한 소오스전극(35)밑에는 고농도의 틀영역(23)이 존재하고 있으므로, 소오스 및 베이스간의 다락부의 전기저항을 충분히 작게 할 수 있다.

또, 소오스전극(35)과 이 밑의 드레인영역(23)과의 사이에는, 비교적 깊은 즉 두께가 두꺼운틀영역(35)이 존재하고 있기 때문에, 소오스전극(20)의 마이그레이숀에 의해서, 소오스드레인 사이가 단락할 염려는 없다.

그리고 틀영역(23)은, 소오스영역(35)밑의 되도록 광범위에 걸쳐서 배치되는 것이 바람직하며, 이렇게 함으로써, 소오스영역(23)과 드레인영역(30)사이의 대부분의 역(域)에 걸쳐서 틀영역(20)이 존재하고 있기 때문에 소오스영역(20)에 이상확산(異常擴散)이 일어나더라도 이것에 의해서 소오스, 드레인 사이가 단락하는 사고를 효과적으로 회피할 수 있다. 또, 아무런 공정수를 증가시키는 일없이 MIS-FET의 제조와 함께 그 보호용 마이오우드(Ds)를 구성할 수 있는 이익도 있다.

그리고 도시한 예는, N채널형 MIS-FET에 본원 발명을 적용한 경우이지만, 각부의 도전형을 도시한 것과는 역도전형으로 해서 P채널형으로 할 수도 있다는 등 여러가지의 병형을 할 수 있다는 것은 물론이다.

Claims (1)

1. 도면에 표시하고 본문에 상술한 바와 같이 반도체기체(半導體基體)의 양주면에 당면하는 제1도전형(導電形)의 드레인영역과, 이 반도체기체의 한쪽의 주면(主面)에 당면하는 제2도전형의 고불순물농도(高不純濃度)의 틀영역과, 한쪽의 주면에 당면하여 틀(

   

   )영역에 연접하고 또한 이 드레인영역 및 PN접합을 형성하는 제2도전형의 베이스영역과, 한쪽의 주면에 당면하여 베이스영역에 의해서 둘러싸이듯이 이 영역내에 형성된 제1도전형의 소오스영역과, 틀영역 및 소오스영역을 단락(短絡)하는 소오스전극과, 기체의 다른쪽의 주면을 향하는 드레인영역에 마련된 드레인전극과, 상기 한쪽의 주면에 당면하는 베이스영역위에 게이트절연층을 통해서 마련된 게이트전극을 가지고 이루어지는 것을 특징으로 하는 절연게이트형 전계효과 트랜지스터.

Images