JP2000235771A - ディジタルデータスライス回路 - Google Patents
ディジタルデータスライス回路Info
- Publication number
- JP2000235771A JP2000235771A JP3444599A JP3444599A JP2000235771A JP 2000235771 A JP2000235771 A JP 2000235771A JP 3444599 A JP3444599 A JP 3444599A JP 3444599 A JP3444599 A JP 3444599A JP 2000235771 A JP2000235771 A JP 2000235771A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- digital data
- disk
- down counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】定電流源に求められる高い精度に依存しないデ
ィジタルデータスライス回路を提供する。 【解決手段】スライス後のＨとＬのレベルの出現が同じ
確率であるように変調された信号を扱うデータスライス
であって、ディスクより読みとられたＲＦ信号レベルを
理想的な信号レべルのセンタと比較するコンパレータ１
と、このコンパレータ１により変換された信号をアップ
ダウンカウンタ回路２によりランダムにサンプリングし
積分する手段と、サンプリングによる積分結果をディス
クより読みとられた信号レベルにフィードバックする手
段（３）とを備えている。
ィジタルデータスライス回路を提供する。 【解決手段】スライス後のＨとＬのレベルの出現が同じ
確率であるように変調された信号を扱うデータスライス
であって、ディスクより読みとられたＲＦ信号レベルを
理想的な信号レべルのセンタと比較するコンパレータ１
と、このコンパレータ１により変換された信号をアップ
ダウンカウンタ回路２によりランダムにサンプリングし
積分する手段と、サンプリングによる積分結果をディス
クより読みとられた信号レベルにフィードバックする手
段（３）とを備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、光ディスクなどの
ディジタルデータを記録した媒体より再生された信号を
ディジタルデータに変換するためのディジタルデータス
ライス回路に関するものである。
ディジタルデータを記録した媒体より再生された信号を
ディジタルデータに変換するためのディジタルデータス
ライス回路に関するものである。
【０００２】
【従来の技術】本発明が適用できる分野としてコンパク
トディスク（以下ＣＤと略す）の場合を以下に述べる。
ＣＤのフォーマットでは、記録情報をＥＦＭと呼ばれる
変調をかけて記録している。この変調データは０、１の
出現確率が等しくなるように構成されている。この特徴
をもちいて、再生信号を正しくデータスライスする目的
で、データスライス後のデータの０、１出現結果が期待
どおり等しくなっているか否かの状態をフィードバック
をかけることにより、自動的に適切なデータスライスレ
ベルを得ることができる手法を用いている。
トディスク（以下ＣＤと略す）の場合を以下に述べる。
ＣＤのフォーマットでは、記録情報をＥＦＭと呼ばれる
変調をかけて記録している。この変調データは０、１の
出現確率が等しくなるように構成されている。この特徴
をもちいて、再生信号を正しくデータスライスする目的
で、データスライス後のデータの０、１出現結果が期待
どおり等しくなっているか否かの状態をフィードバック
をかけることにより、自動的に適切なデータスライスレ
ベルを得ることができる手法を用いている。
【０００３】図５に、従来のデータスライス回路の例を
示す。ディスクより読みとられて生成されたＲＦ信号が
理想的なスライスレべルを基準信号とするコンパレータ
１で比較される。コンパレータ１で比較された結果のＥ
ＦＭ信号の０、１の状態をもとにアナログ回路で構成さ
れた定電流源回路２のスイッチのオンオフ制御をおこな
う。スイッチのオンオフ制御により、定電流源２より電
流の吐き出し、吸い込み動作をおこない、適切なスライ
スレベルをＲＦ信号にフィードバックさせている。定電
流源２より吐き出し、吸い込みされる電流量は同一であ
る。また容量３および抵抗４は定電流源２の電流を電圧
変換するためのものである。
示す。ディスクより読みとられて生成されたＲＦ信号が
理想的なスライスレべルを基準信号とするコンパレータ
１で比較される。コンパレータ１で比較された結果のＥ
ＦＭ信号の０、１の状態をもとにアナログ回路で構成さ
れた定電流源回路２のスイッチのオンオフ制御をおこな
う。スイッチのオンオフ制御により、定電流源２より電
流の吐き出し、吸い込み動作をおこない、適切なスライ
スレベルをＲＦ信号にフィードバックさせている。定電
流源２より吐き出し、吸い込みされる電流量は同一であ
る。また容量３および抵抗４は定電流源２の電流を電圧
変換するためのものである。
【０００４】コンパレータ１の比較結果であるＥＦＭ信
号が０の状態のときスイッチ５をオン、スイッチ６をオ
フさせ定電流源２より電流の吐き出し動作をおこない、
比較結果であるＥＦＭ信号が１の状態のときスイッチ６
をオン、スイッチ５をオフさせ定電流源２より電流の吸
い込み動作をおこなう。
号が０の状態のときスイッチ５をオン、スイッチ６をオ
フさせ定電流源２より電流の吐き出し動作をおこない、
比較結果であるＥＦＭ信号が１の状態のときスイッチ６
をオン、スイッチ５をオフさせ定電流源２より電流の吸
い込み動作をおこなう。
【０００５】ディスクより読みとられて生成されたＲＦ
信号が理想的なスライスレべルよりＨｉｇｈレベルにず
れて入力された場合は前記コンパレータ１で比較された
結果は、１の状態の出現率が多くなり、定電流源２では
電流の吸い込み動作が吐き出し動作よりも多くおこなわ
れ、ＲＦ信号にレベルを下げるようにフィードバックす
る。逆に、ディスクより読みとられて生成されたＲＦ信
号が理想的なスライスレべルよりｌｏｗレベルにずれて
入力された場合は、ＲＦ信号にレベルを上げるようにフ
ィードバックする。
信号が理想的なスライスレべルよりＨｉｇｈレベルにず
れて入力された場合は前記コンパレータ１で比較された
結果は、１の状態の出現率が多くなり、定電流源２では
電流の吸い込み動作が吐き出し動作よりも多くおこなわ
れ、ＲＦ信号にレベルを下げるようにフィードバックす
る。逆に、ディスクより読みとられて生成されたＲＦ信
号が理想的なスライスレべルよりｌｏｗレベルにずれて
入力された場合は、ＲＦ信号にレベルを上げるようにフ
ィードバックする。
【０００６】また、以上のように構成されたデータスラ
イス回路において、上記ディスクより読みとられて生成
されたＲＦ信号がブラックドットなどの傷により欠落す
ると、ゲインを上げて追従感度をあげるため、定電流源
２の電流引き込み、吐き出し量を倍にする回路、ディス
クより読みとられる信号がディスク制御においてトラッ
キングがはずれた状態で処理されているなどスライスレ
ベルをセンタからずらす必要が生じると、定電流源２の
電流引き込み、吐き出し量をアンバランスさせる回路、
さらにディスクより読みとられる信号がオフトラック状
態などで読み込む必要がない、すなわちデータをスライ
スする必要がないと、定電流源２のスイッチ５、スイッ
チ６が同時にオフされ、フィードバックループが解放さ
れる回路も備えている。
イス回路において、上記ディスクより読みとられて生成
されたＲＦ信号がブラックドットなどの傷により欠落す
ると、ゲインを上げて追従感度をあげるため、定電流源
２の電流引き込み、吐き出し量を倍にする回路、ディス
クより読みとられる信号がディスク制御においてトラッ
キングがはずれた状態で処理されているなどスライスレ
ベルをセンタからずらす必要が生じると、定電流源２の
電流引き込み、吐き出し量をアンバランスさせる回路、
さらにディスクより読みとられる信号がオフトラック状
態などで読み込む必要がない、すなわちデータをスライ
スする必要がないと、定電流源２のスイッチ５、スイッ
チ６が同時にオフされ、フィードバックループが解放さ
れる回路も備えている。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
回路構成では定電流源２の引き込み電流量、吐き出し電
流量の値が等しいことが前提となり相互の電流量の高い
精度が要求されている。上記の相互電流量にアンバラン
ス差が生じるとフィードバックするスライスレベルが常
に理想的なレベルからずれた形で調整されてしまうとい
う問題がある。
回路構成では定電流源２の引き込み電流量、吐き出し電
流量の値が等しいことが前提となり相互の電流量の高い
精度が要求されている。上記の相互電流量にアンバラン
ス差が生じるとフィードバックするスライスレベルが常
に理想的なレベルからずれた形で調整されてしまうとい
う問題がある。
【０００８】本発明は、上記従来の問題を解決するもの
で、上記の定電流源に求められる高い精度に依存しない
ディジタルデータスライス回路を実現することを目的と
する。
で、上記の定電流源に求められる高い精度に依存しない
ディジタルデータスライス回路を実現することを目的と
する。
【０００９】
【課題を解決するための手段】請求項１のディジタルデ
ータスライス回路は、スライス後のＨとＬのレベルの出
現が同じ確率であるように変調された信号を扱うデータ
スライス回路であって、ディスクより読みとられた信号
レベルを理想的な信号レべルのセンタを基準としてこれ
と比較する比較手段と、この比較手段により変換された
信号をアップダウンカウンタ回路によりランダムにサン
プリングして比較結果の一方をアップカウントし他方を
ダウンカウントして出力すべきアップ量またはダウン量
をディジタル的に積分処理する手段と、ディスクより読
みとられた信号レベルを理想的な信号レベルに合うよう
にサンプリングによる積分結果をディスクより読みとら
れた信号レベルにフィードバックする手段を備えたもの
である。
ータスライス回路は、スライス後のＨとＬのレベルの出
現が同じ確率であるように変調された信号を扱うデータ
スライス回路であって、ディスクより読みとられた信号
レベルを理想的な信号レべルのセンタを基準としてこれ
と比較する比較手段と、この比較手段により変換された
信号をアップダウンカウンタ回路によりランダムにサン
プリングして比較結果の一方をアップカウントし他方を
ダウンカウントして出力すべきアップ量またはダウン量
をディジタル的に積分処理する手段と、ディスクより読
みとられた信号レベルを理想的な信号レベルに合うよう
にサンプリングによる積分結果をディスクより読みとら
れた信号レベルにフィードバックする手段を備えたもの
である。
【００１０】請求項１のディジタルデータスライス回路
によれば、高い精度が要求されるアナログで構成された
定電流源回路で構成されている方式のデータスライス回
路に依存することなく、ディジタル回路で処理をおこな
うことにより、アンバランス差を気にすることなく常に
正確なスライスレベルを得ることができる。
によれば、高い精度が要求されるアナログで構成された
定電流源回路で構成されている方式のデータスライス回
路に依存することなく、ディジタル回路で処理をおこな
うことにより、アンバランス差を気にすることなく常に
正確なスライスレベルを得ることができる。
【００１１】請求項２のディジタルデータスライス回路
は、請求項１において、ディスクより読みとられる信号
が欠落しているときに、アップダウンカウンタ回路のク
ロック周期を小さくすることにより、サンプリングによ
る積分の感度をあげるものである。
は、請求項１において、ディスクより読みとられる信号
が欠落しているときに、アップダウンカウンタ回路のク
ロック周期を小さくすることにより、サンプリングによ
る積分の感度をあげるものである。
【００１２】請求項２のディジタルデータスライス回路
によれば、請求項１と同様な効果のほか、ディスクより
読みとられる信号が欠落しているときの感度を向上でき
ゲインをあげることができる。
によれば、請求項１と同様な効果のほか、ディスクより
読みとられる信号が欠落しているときの感度を向上でき
ゲインをあげることができる。
【００１３】請求項３のディジタルデータスライス回路
は、請求項１において、ディスクより読みとられる信号
が欠落しているときに、アップダウンカウンタ回路のビ
ット幅を小さくすることにより、サンプリングによる積
分の感度をあげるものである。
は、請求項１において、ディスクより読みとられる信号
が欠落しているときに、アップダウンカウンタ回路のビ
ット幅を小さくすることにより、サンプリングによる積
分の感度をあげるものである。
【００１４】請求項３のディジタルデータスライス回路
によれば、請求項２と同様な効果がある。
によれば、請求項２と同様な効果がある。
【００１５】請求項４のディジタルデータスライス回路
は、請求項１において、スライスレベルをセンタからず
らす必要が生じたとき、アップダウンカウンタ回路のア
ップ量とダウン量のクロック周期をアンバランスさせる
手段を有するものである。
は、請求項１において、スライスレベルをセンタからず
らす必要が生じたとき、アップダウンカウンタ回路のア
ップ量とダウン量のクロック周期をアンバランスさせる
手段を有するものである。
【００１６】請求項４のディジタルデータスライス回路
によれば、請求項１と同様な効果のほか、必要に応じて
スライスレベルをセンタからずらすことも可能となる。
によれば、請求項１と同様な効果のほか、必要に応じて
スライスレベルをセンタからずらすことも可能となる。
【００１７】請求項５のディジタルデータスライス回路
は、請求項１において、データスライスする必要がない
とき、アップダウンカウンタ回路のクロックを停止させ
る手段を有するものである。
は、請求項１において、データスライスする必要がない
とき、アップダウンカウンタ回路のクロックを停止させ
る手段を有するものである。
【００１８】請求項５のディジタルデータスライス回路
によれば、請求項１と同様な効果のほか、必要に応じて
データスライス動作を停止することができる。
によれば、請求項１と同様な効果のほか、必要に応じて
データスライス動作を停止することができる。
【００１９】
【発明の実施の形態】以下、本発明の一実施の形態につ
いて、図面を用いて説明する。
いて、図面を用いて説明する。
【００２０】図１は、本発明の一実施の形態におけるデ
ィジタルデータスライス回路の構成を示している。図１
において、１は比較手段であるコンパレータ、２はｎビ
ットアップダウンカウンタ回路、３はＤＡコンバータ、
４は抵抗である。ディスクより読みとられて生成された
ＲＦ信号が理想的なスライスレべルを基準信号とするコ
ンパレータ１で比較される。コンパレータ１で比較され
た結果であるＥＦＭ信号の０、１の状態を、アップダウ
ンカウンタ回路２によりランダムに例えばアップダウン
カウンタ回路２のｍ／２周期クロックでサンプリング
し、比較結果の一方をアップカウントし他方をダウンカ
ウントして出力すべきデータアップ量またはダウン量を
ディジタル的に積分処理する。この積分結果をＤＡコン
バータ３に入力しアナログ化し、抵抗４を介して電流を
電圧変換して適切なスライスレベルをＲＦ信号にフィー
ドバックさせている。
ィジタルデータスライス回路の構成を示している。図１
において、１は比較手段であるコンパレータ、２はｎビ
ットアップダウンカウンタ回路、３はＤＡコンバータ、
４は抵抗である。ディスクより読みとられて生成された
ＲＦ信号が理想的なスライスレべルを基準信号とするコ
ンパレータ１で比較される。コンパレータ１で比較され
た結果であるＥＦＭ信号の０、１の状態を、アップダウ
ンカウンタ回路２によりランダムに例えばアップダウン
カウンタ回路２のｍ／２周期クロックでサンプリング
し、比較結果の一方をアップカウントし他方をダウンカ
ウントして出力すべきデータアップ量またはダウン量を
ディジタル的に積分処理する。この積分結果をＤＡコン
バータ３に入力しアナログ化し、抵抗４を介して電流を
電圧変換して適切なスライスレベルをＲＦ信号にフィー
ドバックさせている。
【００２１】例えば、アップダウンカウンタ回路２の初
期値をセンタ値０であるとする。コンパレータ１の比較
結果であるＥＦＭ信号が０の状態のとき、アップダウン
カウンタ回路２がアップカウントをおこない、比較結果
であるＥＦＭ信号が１の状態のとき、ダウンカウントを
おこなうとする。ディスクより読みとられて生成された
ＲＦ信号が理想的なスライスレべルよりＨｉｇｈレベル
にずれて入力された場合、コンパレータ１で比較された
結果であるＥＦＭ信号は、１の状態の出現率が多くな
り、アップダウンカウンタ回路２ではダウンカウントの
サンプリングが多くおこなわれ、ＤＡコンバータ３に初
期値０よりも小さな値が入力され、ＲＦ信号にレベルを
下げるようにフィードバックがかかる。逆に、ディスク
より読みとられて生成されたＲＦ信号が理想的なスライ
スレべルよりｌｏｗレベルにずれて入力された場合は、
ＲＦ信号にレベルを上げるようにフィードバックがかか
る。
期値をセンタ値０であるとする。コンパレータ１の比較
結果であるＥＦＭ信号が０の状態のとき、アップダウン
カウンタ回路２がアップカウントをおこない、比較結果
であるＥＦＭ信号が１の状態のとき、ダウンカウントを
おこなうとする。ディスクより読みとられて生成された
ＲＦ信号が理想的なスライスレべルよりＨｉｇｈレベル
にずれて入力された場合、コンパレータ１で比較された
結果であるＥＦＭ信号は、１の状態の出現率が多くな
り、アップダウンカウンタ回路２ではダウンカウントの
サンプリングが多くおこなわれ、ＤＡコンバータ３に初
期値０よりも小さな値が入力され、ＲＦ信号にレベルを
下げるようにフィードバックがかかる。逆に、ディスク
より読みとられて生成されたＲＦ信号が理想的なスライ
スレべルよりｌｏｗレベルにずれて入力された場合は、
ＲＦ信号にレベルを上げるようにフィードバックがかか
る。
【００２２】図２は、ｎビットアップダウンカウンタ回
路２のクロック切り換え回路を示している。図２におい
て、２はｎビットアップダウンカウンタ回路、５はセレ
クタでブラックドット検出信号がイネーブルになったと
きは、Ｂ入力が選択され、ディスイネーブルになったと
きは、Ａ入力が選択される。６は１／２分周器である。
ディスクより読みとられる信号がブラックドットなどの
傷により欠落しているときに、ブラックドット検出信号
により、ゲインをあげるためにアップダウンカウンタ回
路２のｍ／２周期クロックを、セレクタ５のＢ入力に切
り換えて１／２分周器６で分周されていないｍ周期クロ
ックを使う。これにより、アップダウンカウンタ回路２
のサンプリング周期を倍にし、積分感度をあげることが
可能となっている。また、ｎビットアップダウンカウン
タ回路２のビット幅を小さく、ｎ−１ビットアップダウ
ンカウンタに切り換えることによっても、積分感度をあ
げることが可能となる。
路２のクロック切り換え回路を示している。図２におい
て、２はｎビットアップダウンカウンタ回路、５はセレ
クタでブラックドット検出信号がイネーブルになったと
きは、Ｂ入力が選択され、ディスイネーブルになったと
きは、Ａ入力が選択される。６は１／２分周器である。
ディスクより読みとられる信号がブラックドットなどの
傷により欠落しているときに、ブラックドット検出信号
により、ゲインをあげるためにアップダウンカウンタ回
路２のｍ／２周期クロックを、セレクタ５のＢ入力に切
り換えて１／２分周器６で分周されていないｍ周期クロ
ックを使う。これにより、アップダウンカウンタ回路２
のサンプリング周期を倍にし、積分感度をあげることが
可能となっている。また、ｎビットアップダウンカウン
タ回路２のビット幅を小さく、ｎ−１ビットアップダウ
ンカウンタに切り換えることによっても、積分感度をあ
げることが可能となる。
【００２３】図３は、アップダウンカウンタ回路２の、
アップ量とダウン量のクロック周期をアンバランスする
手段である別のクロック切り換え回路を示している。図
３において、２はｎビットアップダウンカウンタ回路で
ある。７はセレクタで、トラッキングはずれ検出信号が
イネーブルになったときは、Ｂ入力が選択され、ディス
イネーブルになったときは、Ａ入力が選択される。８は
別のセレクタで、アップカウント・ダウンカウント検出
信号がイネーブル（アップカウント）になったときはＢ
入力が選択され、ディスイネーブル（ダウンカウント）
になったときはＡ入力が選択される。９は１／４分周器
で、ｍ／２周期クロックをｍ／８分周クロックにする。
ディスクより読みとられる信号がディスク制御において
トラッキングがはずれた状態で処理されているときなど
スライスレベルをセンタからずらす必要が生じたとき
に、アップダウンカウンタ回路２のｍ／２周期クロック
をトラッキングはずれ検出信号により、セレクタ７のＢ
入力に切り換えて、セレクタ８を介したクロックを選択
する。さらに、アップカウント・ダウンカウントの検出
信号により、セレクタ８の入力を切り換えることによ
り、アップカウント時は、ｍ／２周期クロック、ダウン
カウント時は、ｍ／８分周クロックを選択することによ
り、スライスレベルをセンタからずらすことが可能とな
る。
アップ量とダウン量のクロック周期をアンバランスする
手段である別のクロック切り換え回路を示している。図
３において、２はｎビットアップダウンカウンタ回路で
ある。７はセレクタで、トラッキングはずれ検出信号が
イネーブルになったときは、Ｂ入力が選択され、ディス
イネーブルになったときは、Ａ入力が選択される。８は
別のセレクタで、アップカウント・ダウンカウント検出
信号がイネーブル（アップカウント）になったときはＢ
入力が選択され、ディスイネーブル（ダウンカウント）
になったときはＡ入力が選択される。９は１／４分周器
で、ｍ／２周期クロックをｍ／８分周クロックにする。
ディスクより読みとられる信号がディスク制御において
トラッキングがはずれた状態で処理されているときなど
スライスレベルをセンタからずらす必要が生じたとき
に、アップダウンカウンタ回路２のｍ／２周期クロック
をトラッキングはずれ検出信号により、セレクタ７のＢ
入力に切り換えて、セレクタ８を介したクロックを選択
する。さらに、アップカウント・ダウンカウントの検出
信号により、セレクタ８の入力を切り換えることによ
り、アップカウント時は、ｍ／２周期クロック、ダウン
カウント時は、ｍ／８分周クロックを選択することによ
り、スライスレベルをセンタからずらすことが可能とな
る。
【００２４】図４は、アップダウンカウンタ回路のクロ
ックを停止する手段であるクロック停止回路を示してい
る。図４において、２はｎビットアップダウンカウンタ
回路、１０はアンド論理回路である。ディスクより読み
とられる信号がオフトラック状態などで読みとりが無意
味、すなわちデータスライスする必要がないときに、ア
ンド論理回路１０の入力をオフトラック状態でＬレベル
入力させる。これにより、アップダウンカウンタ２のク
ロックを停止させることにより、データスライス動作を
やめることができる。
ックを停止する手段であるクロック停止回路を示してい
る。図４において、２はｎビットアップダウンカウンタ
回路、１０はアンド論理回路である。ディスクより読み
とられる信号がオフトラック状態などで読みとりが無意
味、すなわちデータスライスする必要がないときに、ア
ンド論理回路１０の入力をオフトラック状態でＬレベル
入力させる。これにより、アップダウンカウンタ２のク
ロックを停止させることにより、データスライス動作を
やめることができる。
【００２５】
【発明の効果】請求項１のディジタルデータスライス回
路によれば、高い精度が要求されるアナログで構成され
た定電流源回路で構成されている方式のデータスライス
回路に依存することなく、ディジタル回路で処理をおこ
なうことにより、アンバランス差を気にすることなく常
に正確なスライスレベルを得ることができる。
路によれば、高い精度が要求されるアナログで構成され
た定電流源回路で構成されている方式のデータスライス
回路に依存することなく、ディジタル回路で処理をおこ
なうことにより、アンバランス差を気にすることなく常
に正確なスライスレベルを得ることができる。
【００２６】請求項２のディジタルデータスライス回路
によれば、請求項１と同様な効果のほか、ディスクより
読みとられる信号が欠落しているときの感度を向上でき
ゲインをあげることができる。
によれば、請求項１と同様な効果のほか、ディスクより
読みとられる信号が欠落しているときの感度を向上でき
ゲインをあげることができる。
【００２７】請求項３のディジタルデータスライス回路
によれば、請求項２と同様な効果がある。
によれば、請求項２と同様な効果がある。
【００２８】請求項４のディジタルデータスライス回路
によれば、請求項１と同様な効果のほか、必要に応じて
スライスレベルをセンタからずらすことも可能となる。
によれば、請求項１と同様な効果のほか、必要に応じて
スライスレベルをセンタからずらすことも可能となる。
【００２９】請求項５のディジタルデータスライス回路
によれば、請求項１と同様な効果のほか、必要に応じて
データスライス動作を停止することができる。
によれば、請求項１と同様な効果のほか、必要に応じて
データスライス動作を停止することができる。
【図１】本発明の一実施の形態におけるディジタルデー
タスライス回路の構成図である。
タスライス回路の構成図である。
【図２】実施の形態におけるアップダウンカウンタ回路
のクロック切り換え回路である。
のクロック切り換え回路である。
【図３】実施の形態におけるアップダウンカウンタ回路
の別のクロック切り換え回路である。
の別のクロック切り換え回路である。
【図４】実施の形態におけるアップダウンカウンタ回路
のクロック停止回路である。
のクロック停止回路である。
【図５】従来のデータスライス回路の構成図である。
１ コンパレータ ２ ｎビットアップダウンカウンタ回路 ３ ＤＡコンバータ ４ 抵抗 ５ セレクタ ６ １／２分周器 ７ セレクタ ８ セレクタ ９ １／４分周器 １０ アンド論理回路
Claims (5)
- 【請求項１】 スライス後のＨとＬのレベルの出現が同
じ確率であるように変調された信号を扱うデータスライ
ス回路であって、ディスクより読みとられた信号レベル
を理想的な信号レべルのセンタを基準としてこれと比較
する比較手段と、この比較手段により変換された信号を
アップダウンカウンタ回路によりランダムにサンプリン
グし比較結果の一方をアップカウントし他方をダウンカ
ウントして出力すべきアップ量またはダウン量をディジ
タル的に積分処理する手段と、前記ディスクより読みと
られた前記信号レベルを理想的な前記信号レベルに合う
ように前記サンプリングによる積分結果を前記ディスク
より読みとられた信号レベルにフィードバックする手段
を備えたディジタルデータスライス回路。 - 【請求項２】 ディスクより読みとられる信号が欠落し
ているときに、前記アップダウンカウンタ回路のクロッ
ク周期を小さくすることにより、サンプリングによる積
分の感度をあげる請求項１記載のディジタルデータスラ
イス回路。 - 【請求項３】 ディスクより読みとられる信号が欠落し
ているときに、前記アップダウンカウンタ回路のビット
幅を小さくすることにより、サンプリングによる積分の
感度をあげる請求項１記載のディジタルデータスライス
回路。 - 【請求項４】 スライスレベルをセンタからずらす必要
が生じたとき、アップダウンカウンタ回路のアップ量と
ダウン量のクロック周期をアンバランスさせる手段を有
する請求項１記載のディジタルデータスライス回路。 - 【請求項５】 データスライスする必要がないとき、ア
ップダウンカウンタ回路のクロックを停止させる手段を
有する請求項１記載のディジタルデータスライス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3444599A JP2000235771A (ja) | 1999-02-12 | 1999-02-12 | ディジタルデータスライス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3444599A JP2000235771A (ja) | 1999-02-12 | 1999-02-12 | ディジタルデータスライス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000235771A true JP2000235771A (ja) | 2000-08-29 |
Family
ID=12414456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3444599A Pending JP2000235771A (ja) | 1999-02-12 | 1999-02-12 | ディジタルデータスライス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000235771A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6906851B2 (en) | 2002-05-31 | 2005-06-14 | Canon Kabushiki Kaisha | Electrophoretic display device and method of producing the same |
| JP2006024272A (ja) * | 2004-07-07 | 2006-01-26 | Sanyo Electric Co Ltd | 光ディスクシステムの信号処理装置 |
| US7688691B2 (en) | 2004-07-07 | 2010-03-30 | Sanyo Electric Co., Ltd. | Signal processing apparatus and method for optical disk system |
| JP2010092552A (ja) * | 2008-10-10 | 2010-04-22 | Rohm Co Ltd | データスライス回路及びこれを用いた光ディスク装置 |
-
1999
- 1999-02-12 JP JP3444599A patent/JP2000235771A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6906851B2 (en) | 2002-05-31 | 2005-06-14 | Canon Kabushiki Kaisha | Electrophoretic display device and method of producing the same |
| JP2006024272A (ja) * | 2004-07-07 | 2006-01-26 | Sanyo Electric Co Ltd | 光ディスクシステムの信号処理装置 |
| US7688691B2 (en) | 2004-07-07 | 2010-03-30 | Sanyo Electric Co., Ltd. | Signal processing apparatus and method for optical disk system |
| JP4614699B2 (ja) * | 2004-07-07 | 2011-01-19 | 三洋電機株式会社 | 光ディスクシステムの信号処理装置 |
| JP2010092552A (ja) * | 2008-10-10 | 2010-04-22 | Rohm Co Ltd | データスライス回路及びこれを用いた光ディスク装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4502024A (en) | Pulse-width modulation circuit | |
| KR870000515B1 (ko) | 주파수 검출회로 | |
| JP3939715B2 (ja) | 位相同期ループ回路 | |
| EP0096106B1 (en) | Pll control circuit | |
| US5526339A (en) | Disk reproduction apparatus capable of continuously varying a reproduction speed | |
| US4575835A (en) | Motor control circuit of data reproduction apparatus | |
| JP2000235771A (ja) | ディジタルデータスライス回路 | |
| US6157603A (en) | Disk reproduction apparatus capable of continuously varying a reproduction speed | |
| US6747586B2 (en) | Signal processing device having a D/A converter with a reduced circuit area without sacrificing the resolution | |
| US20020009029A1 (en) | Signal processing circuit having a voltage controlled oscillator capable of continuously changing the center frequency in accordance with a control voltage | |
| US6876707B2 (en) | Signal processing circuit and signal processing method | |
| JPH10257041A (ja) | フェイズロックドループ回路及び再生装置 | |
| JP2008269783A (ja) | 光学記録媒体への書き込み又は該媒体からの読み出し用装置 | |
| US20020067302A1 (en) | Digitization apparatus and method therefor | |
| JPH10106160A (ja) | 光ディスク用の信号再生回路 | |
| JP3576675B2 (ja) | 再生装置 | |
| JP2001319422A (ja) | データスライス回路 | |
| JPS58220269A (ja) | デジタルデイスクプレ−ヤのデイスクモ−タ制御装置 | |
| JPS58218883A (ja) | パルス幅変調回路 | |
| US20090147637A1 (en) | Optical disk reproducing device and phase-locked loop circuit | |
| JP2001084709A (ja) | Ｐｌｌ回路 | |
| JPH07312019A (ja) | ディスク再生装置 | |
| JPS6310506B2 (ja) | ||
| JPH11205132A (ja) | Ｐｌｌ回路 | |
| JPH0785596A (ja) | 差動ピーク検出回路 |