JP2000232486A - 通信装置及び通信機器間の通信方法 - Google Patents

Abstract

(57)【要約】 【課題】 通信速度を大幅に向上させることができ、ハ
ードウェア構成の冗長部分を削除することができる通信
装置及び通信装置間の通信方法を提供する。 【解決手段】 通信装置は、通信機器Ａ（ＰＢＸ３０
０）のメインプロセッサ（ＭＣＰＵ−Ａ）１４０により
アクセスされるデュアルポートメモリＤＰＲＡＭ−Ａ５
２０、通信機器Ｂ（ＶＯＩＰゲートウェイ４００）のメ
インプロセッサ（ＭＣＰＵ−Ｂ）２３０によりアクセス
されるＤＰＲＡＭ−Ｂ５３０、これらメモリをアクセス
制御するプリプロセッサ（ＰＰ）５１０とを備え、通信
機器ＡのＭＣＰＵ−Ａ１４０側からのデータを、ＰＰバ
スインタフェースを介してＤＰＲＡＭ−Ａ５２０にライ
トし、ＤＰＲＡＭ−Ａ５２０にライトされたデータを、
ＰＰ５１０がリードし、通信機器ＢのＤＰＲＡＭ−Ｂ５
３０上にライトし、ＤＰＲＡＭ−Ｂ５３０上にライトさ
れたデータを、ＭＣＰＵ−Ｂ２３０側でリードすること
により通信機器Ａから通信機器Ｂへの通信を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＰＢＸ及びビジネ
スホン等の通信装置及び通信機器間の通信方法に係り、
詳細には異なる機能で同一インタフェースを有する通信
装置及び通信機器間の通信方法に関する。

【０００２】

【従来の技術】インターネットを利用するためのアクセ
ス手段が多様になり、ユーザがインターネットにアクセ
スするための端末やネットワークの選択肢が拡大してい
る。インターネットを構築するには、企業内にＬＡＮ
（Local Area Network）を構築し、次にインターネット
との接続を行うという手順が一般的である。また、イン
ターネットに接続する場合の回線の種類や接続形態は、
大きく分けて、(1)自営専用線による接続、(2)公衆電話
回線、ＩＳＤＮ（Integrated Services Digital Networ
k：サービス総合デジタル網）デジタル通信モードを使
用して接続する回線交換による接続、(3)ＩＴＵ（Inter
national Telecommunication Union：国際電気通信連
合）−Ｔで規定しているパケット交換接続やＩＳＤＮパ
ケット交換モードを使用するパケット交換接続がある。

【０００３】ところで、ＬＡＮは、データ系主体のネッ
トワークであり、これまでは公衆電話網に代表される音
声系のリアルタイム通信とは基本的に分離された形でネ
ットワークインフラが構築されてきている。

【０００４】コストの安いＬＡＮ間通信回線で、一般ア
ナログ電話機、Ｇ３ＦＡＸ等が使用できれば、大幅な通
信コストの削減が可能になる。このような音声・データ
の統合は、インターネット等の広域コンピュータネット
ワークにより実現され、インターネット・テレフォニ・
サービスとして実用化されつつある。

【０００５】図１０は同一インタフェースを有する通信
機器間の通信方法を説明するための全体構成図である。

【０００６】図１０において、１００は専用線インタフ
ェース（例えば、ＯＤインタフェース）を有するＰＢＸ
（Private Branch Exchange）、２００は上記専用線イ
ンタフェースであるＯＤインタフェースと同様のインタ
フェースを有するＶＯＩＰ（Voice Over Internet Prot
ocol）ゲートウェイである。

【０００７】ＰＢＸ１００は、事業所構内に設置され、
構内相互や外部とのビジネス通信を行うための電話交換
設備であり、一般に利用されているものである。

【０００８】ＰＢＸ１００は、半導体スイッチやメモリ
等から構成され内線相互の接続や、内線と公衆回線との
通話接続等を行う通話路スイッチ１１０、回線インタフ
ェースを制御するプリプロセッサ（ＰＰ）１２０、ＯＤ
インタフェース１３０、システム全体を制御するメイン
プロセッサ（ＭＣＰＵ）等を含んで構成され、これらは
ＰＰバス１５０により相互に接続される。

【０００９】ＶＯＩＰゲートウェイ２００は、音声デー
タをＬＡＮのプロトコルであるＩＰ（Internet Protoco
l）パケットに変換し、一般企業等で利用されているＬ
ＡＮに収容し、ＩＰネットワークを経由した音声通話を
実現するものである。この装置によりインターネット・
テレフォニ・サービスが実現される。

【００１０】ＶＯＩＰゲートウェイ２００は、上記音声
データのプロトコル変換等のＶＯＩＰゲートウェイを行
うＶＯＩＰＣＮＴ２１０と、ＰＢＸ１００のＯＤインタ
フェース１３０と同様のインタフェースであるＯＤイン
タフェース２２０とから構成される。

【００１１】このＶＯＩＰゲートウェイ２００は、ＰＢ
Ｘ１００とＯＤインタフェース１３０，２２０により接
続される。ＯＤインタフェース１３０，２２０は、一般
にＰＢＸ同士を接続するために使用される専用線インタ
フェースであり、プレポーズ方式／ウインクスタート方
式（ＤＰ１０／２０ＰＰＳ）規格により構内側（ＰＢＸ
側）に備えられている。また、ＶＯＩＰゲートウェイ２
００は、複数の同時接続が可能なように複数（例えば、
４つ）のポートを有する。なお、このＶＯＩＰゲートウ
ェイ２００は、制御基盤としてＰＢＸ１００内部に収容
される構成でもよく、また筐体に収納されたパッケージ
としてＰＢＸ１００外部に設置されるものでもよい。

【００１２】上記通信機器間の回線インタフェースにつ
いて図１１を参照して詳細に説明する。

【００１３】図１１は図１０の破線部分を詳細に示すブ
ロック図であり、ＯＤインタフェースの詳細な構成及
び、ＯＤインタフェース側から見たプロセッサ（ＰＰ）
及びメインプロセッサ（ＭＣＰＵ）を表している。

【００１４】図１１において、通信機器Ａ（ここでは、
ＰＢＸ１００）と通信機器Ｂ（ここでは、ＶＯＩＰゲー
トウェイ２００）とがＯＤインタフェース１３０，２２
０により接続される。

【００１５】１４０は通信機器Ａ（ＰＢＸ１００）のメ
インプロセッサ（ＭＣＰＵ−Ａ）であり、そのＯＤイン
タフェース１３０は、回線インタフェースを制御するプ
リプロセッサ（ＰＰ−Ａ）１５０、データ通信に用いる
共通メモリ（ＤＰＲＡＭ−Ａ）１６０、回線インタフェ
ース（ＩＦ−Ａ）１７０を備えて構成される。図１１で
は、これらは１本の線で表されているが、実際にはＰＰ
−Ａ１５０、ＤＰＲＡＭ−Ａ１６０及びＩＦ−Ａ１７０
は、アドレスバス、データバス、ＲＤ／ＷＲ（リード／
ライト）等の制御信号で接続されている。

【００１６】一方、２３０は特殊な機能を持つ通信機器
Ｂ（ＶＯＩＰゲートウェイ２００）のメインプロセッサ
（ＭＣＰＵ−Ｂ）であり、そのＯＤインタフェース２２
０は、回線インタフェースを制御するプリプロセッサ
（ＰＰ−Ｂ）２４０、データ通信に用いる共通メモリ
（ＤＰＲＡＭ−Ｂ）２５０、回線インタフェース（ＩＦ
−Ｂ）２６０を備えて構成される。

【００１７】ここで、通信機器ＡのＭＣＰＵ−Ａ１４０
側からＯＤインタフェース１３０を見た場合（同図左側
の矢印参照）に示すように、ＭＣＰＵ−Ａ１４０とＤＰ
ＲＡＭ−Ａ１６０とを接続するインタフェースは、Ｒイ
ンタフェース（ＰＢＸ内であるからＰＰバスインタフェ
ースともいう）と呼ばれる。また、通信機器ＢのＭＣＰ
Ｕ−Ｂ２３０側からＯＤインタフェース２２０を見た場
合（同図右側の矢印参照）に示すように、ＭＣＰＵ−Ｂ
２３０とＤＰＲＡＭ−Ｂ２５０とを接続するインタフェ
ースは、Ｔインタフェースと呼ばれる。

【００１８】さらに、通信機器ＡのＩＦ−Ａ１７０と通
信機器ＢのＩＦ−Ｂ２６０とを接続するインタフェース
は、Ｓインタフェースと呼ばれ、ここではＳインタフェ
ースはＯＤインタフェースである。ＯＤインタフェース
は、ダイヤルパルス（ＤＰ：dial pulse）による通信を
行う専用線インタフェースであり、プレポーズ方式／ウ
インクスタート方式（ＤＰ１０／２０ＰＰＳ）によりパ
ルス速度、メーク率及びミニマムポーズ等が規定されて
いる。

【００１９】以上の構成において、通信機器Ａ（ＰＢＸ
１００）に対して特殊な機能を持つ通信機器Ｂ（ＶＯＩ
Ｐゲートウェイ２００）の機能を取り込み、１つのシス
テムとして機能させようとした場合、同種のインタフェ
ースであるＯＤインタフェース１３０，２２０を使用し
て接続することにより、通信機器Ａへの通信機器Ｂの機
能の取り込みを実現することができる。

【００２０】具体的には、通信機器Ｂの機能を通信機器
Ａが使用する場合、まず、通信機器Ａと通信機器Ｂの接
続が必要である。これは例えば、通信機器Ａは通信機器
Ｂに対して発信（呼び出し）し、通信機器Ｂはそれに応
答することで接続する。

【００２１】この接続を行う場合、ＭＣＰＵ−Ａ１４０
からＰＰバスインタフェースを介してＤＰＲＡＭ−Ａ１
６０に接続相手方の選択信号（ＩＤ番号）をライトす
る。そのデータをＰＰ−Ａ１５０が読み取り、ＩＦ−Ａ
１７０を制御し、ダイヤルパルスを用いるＯＤインタフ
ェースに変換後、相手方の通信機器ＢのＩＦ−Ｂ２６０
に伝送する。相手方の通信機器Ｂでは、上記動作の逆を
行い、受信したダイヤルパルス信号を、ＩＦ−Ｂ２６０
を介してＰＰ−Ｂ２４０が読み取り、数値データに変換
後ＤＰＲＡＭ−Ｂ２５０にライトし、このようにしてＭ
ＣＰＵ−Ｂ２３０側との通信を実現させる。

【００２２】また、図１２に示すように、ＰＰ−Ａ１５
０及びＰＰ−Ｂ２４０は、それぞれＤＰＲＡＭ−Ａ１６
０及びＤＰＲＡＭ−Ｂ２５０からのリセット信号ＲＳＴ
−Ａ及びＲＳＴ−Ｂを受けて自身を初期化するためのリ
セット信号入力端子を備えており、リセットは通信機器
Ａと通信機器Ｂ共にＭＣＰＵ−Ａ１４０及びＭＣＰＵ−
Ｂ２３０が、ＤＰＲＡＭ−Ａ１６０及びＤＰＲＡＭ−Ｂ
２５０を通してＰＰ−Ａ１５０及びＰＰ−Ｂ２４０をリ
セットできる構成となっている。

【００２３】

【発明が解決しようとする課題】しかしながら、このよ
うな従来の回線インタフェースにおける通信機器間の通
信方法にあっては、以下のような問題点があった。 (1)通信機器間の通信に時間がかかる。

【００２４】例えば、上述したように通信機器間のイン
タフェースに、ＰＢＸの専用インタフェースで汎用に用
いられるＯＤインタフェースを利用した場合、ＯＤイン
タフェースはダイヤルパルスで通信を行うため、秒オー
ダの時間がかかり、通信機器間通信に多大の時間を要し
てしまう。また、通信速度が遅いため、大量のデジタル
データの伝送が困難である。 (2)回線インタフェース部分が冗長である。

【００２５】図１１に示すように、通信機器Ａと通信機
器Ｂで同一のハードウェア（ＰＰ−Ａ１５０とＰＰ−Ｂ
２４０、ＤＰＲＡＭ−Ａ１６０とＤＰＲＡＭ−Ｂ２５
０、ＩＦ−Ａ１７０とＩＦ−Ｂ２６０）を持つため、回
路規模が大きくなりコスト増大を招く。

【００２６】また、上記不具合を解決する手段として、
図１３に示す構成も考えられる。

【００２７】図１３は通信機器間のインタフェースを説
明するためのブロック図であり、前記図１０の破線部分
に代えて用いる。図１３に示す構成は、専用インタフェ
ースを新たに構築するものであり、１４０は通信機器Ａ
のＭＣＰＵ−Ａ、１８０はＤＰＲＡＭ、２３０は専用イ
ンタフェースで繋がれた通信機器ＢのＭＣＰＵ−Ｂであ
る。このように全く新たな専用インタフェースを構築す
れば、通信時間の短縮や冗長部分の削減を図ることがで
きる。しかし、この構成の場合は、通信機器Ａと通信機
器Ｂ共にインタフェースの大幅な追加・変更が必要にな
る。特に、通信機器Ａ（例えば、ＰＢＸ）に接続される
通信機器Ｂが、ＰＢＸではなく特殊な機能を持つ通信機
器Ｂ（例えば、ＶＯＩＰゲートウェイ）である場合、こ
のＶＯＩＰゲートウェイのソフトウェアは、ＰＢＸのＰ
Ｐとしての処理が必要になり、ソフトウェア構成の大幅
な変更が必要となる。

【００２８】本発明は、通信速度を大幅に向上させるこ
とができ、ハードウェア構成の冗長部分を削除すること
ができる通信装置及び通信装置間の通信方法を提供する
ことを目的とする。

【００２９】

【課題を解決するための手段】本発明に係る通信装置
は、第１及び第２の通信機器間を同一回線インタフェー
スにより接続して通信を行う通信装置において、各通信
機器は、メインプロセッサと、同一回線インタフェース
とを備え、同一回線インタフェースは、第１の通信機器
のメインプロセッサによりアクセスされる第１の共通メ
モリと、第２の通信機器のメインプロセッサによりアク
セスされる第２の共通メモリと、第１及び第２の共通メ
モリをアクセス制御するプリプロセッサとを備え、プリ
プロセッサは、第１及び第２の共通メモリを用いて通信
機器間の通信を行うことを特徴とする。

【００３０】上記プリプロセッサは、第１の共通メモリ
に書き込まれたデータを読み出して第２の共通メモリに
書き込むことにより通信機器間の通信を行うものであっ
てもよく、また、上記プリプロセッサは、第１の共通メ
モリに書き込まれたデータを読み出し、該読み出したデ
ータを第２の通信機器が使用可能なデータに変換して第
２の共通メモリに書き込むものであってもよい。

【００３１】本発明に係る通信装置は、プリプロセッサ
が、リセット端子、及び各通信機器に対応した複数の割
り込み端子を有し、該割り込みではソフトウェアによる
リセット処理を行うように構成されており、メインプロ
セッサからのハードウェアリセット信号は、割り込みと
して割り込み端子に入力され、該当通信機器のソフトウ
ェアによるリセット処理を行うとともに、第１及び第２
の通信機器のメインプロセッサからのハードウェアリセ
ット信号が同時に発生した場合にのみ、プリプロセッサ
のハードウェアリセットを実行するように構成したもの
であってもよい。

【００３２】本発明に係る通信装置は、プリプロセッサ
が、リセット端子、及び各通信機器に対応した複数の割
り込み端子を有し、該割り込みではソフトウェアによる
リセット処理を行うように構成されており、第２の通信
機器又は第２の通信機器の周辺部の初期立上げ時、第２
の通信機器のメインプロセッサからのリセット信号が、
第２の共通メモリを通して割り込みとして割り込み端子
に入力され、プリプロセッサは、リセット信号を受ける
と、第２の通信機器が立上げ中と判断して、プリプロセ
ッサが回線使用不可であることを示す閉塞情報通知を第
１の共通メモリを通して第１の通信機器のメインプロセ
ッサに送るように構成したものであってもよい。

【００３３】本発明に係る通信装置は、第２の通信機器
又は第２の通信機器の周辺部の障害を検出する障害検出
手段を備え、障害検出手段は、障害検出時、障害検出信
号を割り込み端子に出力し、プリプロセッサは、障害検
出信号を受けると、プリプロセッサが回線使用不可であ
ることを示す閉塞情報通知を第１の共通メモリを通して
第１の通信機器のメインプロセッサに送るように構成し
たものであってもよい。

【００３４】上記第１及び第２の共通メモリは、同一バ
ス上に接続されたメモリであってもよく、上記第１及び
第２の共通メモリは、同一メモリエリア内の異なるメモ
リ空間に割り付けられているものであってもよい。

【００３５】上記共通メモリは、２系統のアドレス及び
データ入出力部を有し、双方のポートから独立してアク
セス可能なメモリであってもよい。

【００３６】上記通信機器は、ＰＢＸであってもよく、
また、上記通信機器は、ＶＯＩＰゲートウェイであって
もよい。

【００３７】本発明に係る通信機器間の通信方法は、第
１及び第２の通信機器間を同一回線インタフェースによ
り接続して通信を行う通信方法において、同一回線イン
タフェースは、第１の通信機器のメインプロセッサによ
りアクセスされる第１の共通メモリ、第２の通信機器の
メインプロセッサによりアクセスされる第２の共通メモ
リ、及び第１及び第２の共通メモリをアクセス制御する
プリプロセッサとを備えており、第１の通信機器から第
２の通信機器への通信は、第１の通信機器のメインプロ
セッサが、データを第１の共通メモリに書き込むステッ
プと、プリプロセッサが、第１の共通メモリに書き込ま
れたデータを読み出して第２の共通メモリに書き込むス
テップと、第２の通信機器のメインプロセッサが、第２
の共通メモリに書き込むまれたデータを読み出すステッ
プとを順次実行して通信機器間の通信を実現することを
特徴とする。

【００３８】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。 第１の実施形態 図１は本発明の第１の実施形態に係る同一回線インタフ
ェースを有する通信機器の構成を示すブロック図であ
り、前記図１０に示す全体構成の破線部分に代えて用い
る。また、通信機器ＡとしてＰＢＸを、通信機器Ｂとし
てＶＯＩＰゲートウェイに適用した例である。本実施形
態の説明にあたり前記図１１の構成と同一部分には同一
符号を付している。

【００３９】図１において、通信機器Ａ（ここでは、Ｐ
ＢＸ３００）と通信機器Ｂ（ここでは、ＶＯＩＰゲート
ウェイ４００）とが同一回線インタフェース５００によ
り接続される。

【００４０】１４０は通信機器Ａ（ＰＢＸ３００）のメ
インプロセッサ（ＭＣＰＵ−Ａ）であり、２３０は特殊
な機能を持つ通信機器Ｂ（ＶＯＩＰゲートウェイ４０
０）のメインプロセッサ（ＭＣＰＵ−Ｂ）である。

【００４１】同一回線インタフェース５００は、同一回
線インタフェースを制御するプリプロセッサ（ＰＰ）５
１０、データ通信に用いるＰＢＸ側の共通メモリ（ＤＰ
ＲＡＭ−Ａ）５２０及びＶＯＩＰゲートウェイ側の共通
メモリ（ＤＰＲＡＭ−Ｂ）５３０から構成される。

【００４２】共通メモリ（ＤＰＲＡＭ−Ａ）５２０と共
通メモリ（ＤＰＲＡＭ−Ｂ）５３０は、デュアルポート
ＤＲＡＭに代表されるデュアルポートメモリ（ＤＰＲＡ
Ｍ）により構成される。このデュアルポートメモリは、
２系統のアドレス及びデータ入出力部を持ち双方のポー
トから独立してアクセス可能なメモリシステムであり、
複数のＣＰＵ間のメッセージ交換用メモリとして用いら
れる。

【００４３】上記ＤＰＲＡＭ−Ａ５２０とＤＰＲＡＭ−
Ｂ５３０は、同一バス上に接続され、図２に示すように
同一メモリエリア内の異なるメモリ空間に割り付けられ
ている。例えば、ＤＰＲＡＭ−Ａは同一メモリエリア内
のアドレス〔００００ｈ〕〜〔０ＦＦＦｈ〕に、ＤＰＲ
ＡＭ−Ｂはアドレス〔１０００ｈ〕〜〔１ＦＦＦｈ〕に
割り付けられている。

【００４４】プリプロセッサ（ＰＰ）５１０は、同一回
線インタフェースを制御する単一のプロセッサであり、
ＤＰＲＡＭ−Ａ５２０及びＤＰＲＡＭ−Ｂ５３０に対す
るデータのリード／ライトを行ってメモリ間のデータア
クセスを制御する。

【００４５】ＰＰ５１０は、メモリ間のデータアクセス
を制御することによりインタフェース間のデータの受け
渡しを行う機能を有することに加え、既存のインターフ
ェースとの整合性を保証するために通信元のデータを、
通信を行う相手側で要求されるデータに変換する機能を
有する。なお、この通信を行う相手側で要求されるデー
タに変換する機能は、図１１に示す従来例では、ＰＰ−
Ｂ２４０が伝送データをＤＰＲＡＭ−Ｂ２５０にライト
する（又はＰＰ−Ａ１５０が伝送データをＤＰＲＡＭ−
Ａ１６０にライトする）際に行っていたデータ変換機能
であり、本ＰＰ５１０は、このデータ変換機能を備えて
いる。

【００４６】また、図１では、これらは１本の線で表さ
れているが、実際にはＰＰ５１０、ＤＰＲＡＭ−Ａ５２
０及びＤＰＲＡＭ−Ｂ５３０は、アドレスバス、データ
バス、ＲＤ／ＷＲ（リード／ライト）等の制御信号で接
続されている。

【００４７】ここで、通信機器ＡのＭＣＰＵ−Ａ１４０
側から同一回線インタフェース５００を見た場合（同図
左側の矢印参照）に示すように、ＭＣＰＵ−Ａ１４０と
ＤＰＲＡＭ−Ａ５２０とを接続するインタフェースは、
Ｒインタフェースとなり、また、通信機器ＢのＭＣＰＵ
−Ｂ２３０とＤＰＲＡＭ−Ｂ５３０とを接続するインタ
フェースは、Ｔインタフェースとなる。

【００４８】このように、本実施形態では、従来例で用
いていたＯＤインタフェース（ＩＦ−Ａ１７０，ＩＦ−
Ｂ２６０）とを削除し、かつ、ＰＢＸ側のＰＰ−ＡとＶ
ＯＩＰゲートウェイ側のＰＰ−Ｂとを１つのプロセッサ
ＰＰ５１０に統合した構成となっている。

【００４９】図３は上記通信機器の詳細な構成を示すブ
ロック図であり、図１の具体的構成例である。

【００５０】図３の左側が通信機器Ａ（ＰＢＸ３００）
の同一回線インタフェース部分を、同図右側が通信機器
Ｂ（ＶＯＩＰゲートウェイ４００）の同一回線インタフ
ェース部分を示している。

【００５１】図３において、５１０は制御プログラムを
実行するＣＰＵ（図１ではプロセッサＰＰ）、５２０は
通信機器ＡのデュアルポートメモリＤＰＲＡＭ−Ａ、５
４０は制御プログラム及びデータを格納するＲＯＭ、５
５０は特定アドレスバスＡＤ（９：８）のアドレスを取
り込んでチップセレクト（ＣＳ）信号等を作成するプロ
グラマブルゲートアレイ（ＦＰＧＡ）、５６０は音声レ
ベルを適切なレベルに変換する音声レベル変換器（ＰＡ
Ｄ）である。

【００５２】デュアルポートＤＲＡＭ−Ａ５２０には、
以下のようなバス及び信号線が接続されている。

【００５３】ＢＷＢＡＢ（１２：０）はＰＢＸ３００の
回線系に接続されるバックボードのアドレスバス、ＢＤ
ＢＤＢ（１２：０）はバックボードのデータバスであ
り、メインプロセッサＭＣＰＵ−Ａ１４０に接続され
る。

【００５４】図中左側のＣＴＬは、ＤＰＲＡＭ−Ａ５２
０をリード／ライトするためのコントロール信号であ
り、ＭＣＰＵ−Ａ１４０から出力される。

【００５５】ＭＳＹＮＣは同期信号、ＭＣＬＫはマスタ
クロック、ＦＨＷは音声のフォワードハイウェイ、ＢＨ
Ｗは音声のバックハイウェイである。ここで、ハイウェ
イ（ＨＷ）は、時分割多重された回線インタフェースで
あり、ここでは音声データが時分割多重されて入出力さ
れる。

【００５６】また、ＡＢ（１２：０）はアドレスバス、
ＤＢ（７：０）はデータバスである。このＡＢ（１２：
０）及びＤＢ（７：０）は、ＤＲＡＭ−Ａ５２０の他方
のポート側に接続されると共に、ＣＰＵ（プロセッサＰ
Ｐ）５１０、ＲＯＭ５４０及びＦＰＧＡ５５０に接続さ
れ、さらに、通信機器Ｂ側のＡＢ（１２：０）及びＤＢ
（７：０）を介してＤＰＲＡＭ−Ｂ５３０に接続され
る。

【００５７】ＣＴＬは、各種チップセレクト（ＣＳ）信
号、アウトプットイネーブル（ＯＥ）信号等のコントロ
ール信号であり、このＣＴＬ信号によりＤＰＲＡＭ−Ａ
５２０、ＲＯＭ５４０等が制御される。このＣＴＬ信号
は、ＦＰＧＡ５５０が、特定アドレスバスＡＤ（９：
８）のアドレスを取り込んでチップセレクト（ＣＳ）信
号等を作成する。

【００５８】一方、図３右側の通信機器Ｂ（ＶＯＩＰゲ
ートウェイ４００）において、５３０は通信機器Ｂのデ
ュアルポートメモリＤＰＲＡＭ−Ｂ、５７０はリアルタ
イムクロック（ＲＴＣ）、５８０はソフトのインストー
ル／テスト時に設定するディップスイッチ（ＤＰＳ
Ｗ）、５９０はパッケージのバージョン情報をチップジ
ャンパ線により設定するパッケージバージョン（ＰＫＧ
−ＶＥＲ）である。

【００５９】デュアルポートＤＲＡＭ−Ｂ５３０には、
以下のようなバス及び信号線が接続されている。

【００６０】ＡＢ（１２：０）はアドレスバス、ＤＢ
（７：０）はデータバスであり、このＡＢ（１２：０）
及びＤＢ（７：０）は、ＤＲＡＭ−Ｂ５３０の一方のポ
ート側に接続されると共に、通信機器Ａ側のＡＢ（１
２：０）及びＤＢ（７：０）を介してＤＰＲＡＭ−Ａ５
２０に接続される。また、ＤＲＡＭ−Ｂ５３０の一方の
ポート側には、通信機器Ａ側のＣＴＬ信号も接続され、
このＣＴＬ信号によりメモリのリード／ライト等を制御
して通信機器Ａと通信機器Ｂ間のメモリ間の通信が行わ
れる。

【００６１】ＰＰＡＤ（９：０）はＶＯＩＰゲートウェ
イ４００に接続されるアドレスバス、ＰＰＤＢ（７：
０）はそのデータバスであり、これらのバスはＤＲＡＭ
−Ｂ５３０の他方のポート側に接続されると共に、ＭＣ
ＰＵ−Ｂ２３０、ＲＴＣ５７０、ＤＰＳＷ５８０及びＰ
ＫＧ−ＶＥＲ５９０に接続される。また、図中右側のＣ
ＴＬは、ＭＣＰＵ−Ｂ２３０がＤＰＲＡＭ−Ｂ５３０を
リード／ライトすると共に、データバスＰＰＤＢ（７：
０）に接続された各種機器を制御するためのコントロー
ル信号であり、ＭＣＰＵ−Ｂ２３０から出力される。デ
ータバスＰＰＤＢ（７：０）には、ＦＡＸデータを収容
するためのＦＡＸデータバスＦＡＸ−ＤＢ（７：０）が
接続されている。

【００６２】図３に示すように、通信機器Ａ側のＤＲＡ
Ｍ−Ａ５２０と通信機器Ｂ側のＤＲＡＭ−Ｂ５３０と
は、アドレスバスＡＢ（１２：０）、データバスＤＢ
（７：０）及びＲＤ，ＷＲ等のＣＴＬ信号で接続され、
かつ、このＤＲＡＭ−Ａ５２０及びＤＲＡＭ−Ｂ５３０
は、１つのＣＰＵ（プロセッサＰＰ）５１０により同一
回線インタフェースのための制御が行われる。

【００６３】以下、上述のように構成された通信機器間
の通信方法を説明する。

【００６４】まず、図１を参照して通信機器間の全体動
作を述べ、次いで図４に示す動作シーケンスを参照して
図３の具体的な動作について説明する。

【００６５】図１に示すように、通信機器Ａ（ＰＢＸ３
００）に対して通信機器Ｂ（ＶＯＩＰゲートウェイ４０
０）が同一回線インタフェース５００を使用して接続さ
れている。 (1)まず、通信機器ＡのＭＣＰＵ−Ａ１４０側からのデ
ータは、ＰＰバスインタフェースを介してＤＰＲＡＭ−
Ａ５２０にライトされる。 (2)ＤＰＲＡＭ−Ａ５２０にライトされたデータを、Ｐ
Ｐ５１０がリードし、通信機器ＢのＤＰＲＡＭ−Ｂ５３
０上にライトする。

【００６６】このリード、ライトは、メモリ間のデータ
アクセスであるため高速に実現可能である。 (3)ＤＰＲＡＭ−Ｂ５３０上にライトされたデータは、
従来例と同様にＭＣＰＵ−Ｂ２３０側でリードされる。
このようにしてＭＣＰＵ−Ｂ２３０側との通信が実現す
る。

【００６７】この動作の中で、重要な点は、図１の矢印
に示すように、ＭＣＰＵ−Ａ１４０側からＭＣＰＵ−Ｂ
２３０側を見たインタフェース（Ｒインタフェース）
と、ＭＣＰＵ−Ｂ２３０側からＭＣＰＵ−Ａ１４０側を
見たインタフェース（Ｔインタフェース）とが図１１の
従来例と同一であることである。このように、ＭＣＰＵ
−Ａ１４０側及びＭＣＰＵ−Ｂ２３０側から見たＲイン
タフェース／Ｔインタフェースに変更がないことから、
ＭＣＰＵ−Ａ１４０及びＭＣＰＵ−Ｂ２３０におけるソ
フトウェア構成に変更は生じない。

【００６８】本実施形態の通信機器間の通信方法は、Ｏ
Ｄインタフェース等の専用インタフェースを介在させ
ず、ＰＰ５１０がＲＯＭ等で固定化されたマイクロプロ
グラムを実行して、ＤＰＲＡＭ−Ａ５２０とＤＰＲＡＭ
−Ｂ５３０のデータをリード／ライトしインタフェース
間のデータの受け渡しをすることから、ファームウェア
的な構成となっている。以下、ＰＰ５１０が実行する動
作をＰＰファームウェアと呼ぶ。

【００６９】次に、動作シーケンスについて詳細に説明
する。

【００７０】図４は図３に示す通信機器の呼動作シーケ
ンスを示す図である。図中、６０１〜６２０は動作を説
明するための符号である。

【００７１】通信機器Ａ（ＰＢＸ３００）と通信機器Ｂ
（ＶＯＩＰゲートウェイ４００）の通信は、上記ＰＰフ
ァームウェアにより実行される。

【００７２】ＰＰファームウェアでは、通信機器Ａと通
信機器Ｂ間の通信が常時行えるように両方からの要求を
受け付ける。図４では、ＰＢＸ３００側からの着信監視
要求とＶＯＩＰゲートウェイ４００側からの着信監視要
求を受け付ける（６０１，６０２）。

【００７３】いま、ＰＢＸ３００側から発信制御要求が
あった場合を考える（６０３）。ＰＰファームウェアで
は、この発信制御要求を受け、ＶＯＩＰゲートウェイ４
００からの着信監視要求があるか否かを判別し（６０
４）、着信監視要求があるときは着信検出をＶＯＩＰゲ
ートウェイ４００側に送る。ＶＯＩＰゲートウェイ４０
０は、切断監視及びＤＰ監視要求（ＤＴＲ有り）をＰＰ
ファームウェアに送る（６０６）。

【００７４】ＰＰファームウェアでは、この切断監視及
びＤＰ監視要求を受信し、ウィンク対象回線指定か否か
を判別すると共に（６０７）、ウィンク対象回線指定で
あるときはウィンク信号を検出したか否かを判別し、検
出したときはウィンク信号検出イベントをＰＢＸ３００
に送出する（６０８）。

【００７５】ここで、ウィンク対象回線について説明す
る。ウィンク対象回線とは、従来例のＯＤインタフェー
スにおいて用いられる通信フォーマットで指定された回
線であり、ダイヤルスピード／メイク率／送出時間幅等
が設定される。ＯＤインタフェースに代表される従来の
インタフェースは、ダイヤルパルスを用いて行われてお
り、送出するダイヤル数字に相当するパルスの切換え回
数によってデータ送出が行われる。ウィンク信号は、ウ
ィンク対象回線指定により上記データ伝送を開始可能に
するためのものである。なお、従来のＯＤインタフェー
スでは通信機器Ａ（ＰＢＸ１００）から通信機器Ｂ（Ｖ
ＯＩＰゲートウェイ２００）へのデータ伝送がＳＳ、通
信機器Ｂから通信機器Ａへのデータ伝送がＳＲと呼ぶ。

【００７６】本実施形態では、ＯＤインタフェースを使
用せず、ＰＰファームウェアでデータ伝送を行ってい
る。したがって、ウィンク信号という名称は用いてはい
るものの、従来のＯＤインタフェースの場合のウィンク
信号やこれに続くダイヤル数字とは意味が異なる。すな
わち、説明の便宜上から、以下においてウィンク信号、
ダイヤル送出、ダイヤル数字等を用いているが、これら
はＯＤインタフェース上でダイヤルパルスにより行うも
のではなく、ＰＰ５１０が、ＤＰＲＡＭ−Ａ５２０とＤ
ＰＲＡＭ−Ｂ５３０間のデータアクセスを行うことによ
り行うものである。

【００７７】図４に戻って、ＰＢＸ３００では、ウィン
ク信号検出を受け取ると、送出データ“５６７８９”の
うち、最初のデータ（“５”）をダイヤル送出要求
（“５”）としてＰＰファームウェアに送る（６０
９）。

【００７８】ＰＰファームウェアでは、ＤＰ監視要求
（ＤＴＲ）があるか否かを判別し、ここではＤＴＲ要求
があるのでＤＴＲ検出を、ＶＯＩＰゲートウェイ４００
側に送ると共に（６１０）、前記ダイヤル送出要求
（“５”）をダイヤル数字検出（“５”）に変換してＶ
ＯＩＰゲートウェイ４００側に送る（６１１）。そし
て、ダイヤル送出完了をＰＢＸ３００側に送る（６１
２）。以下、同様にして、送出データ“５６７８”の最
後のデータ（“５”）を、ＶＯＩＰゲートウェイ４００
側が受け取ると（６１３）、ＶＯＩＰゲートウェイ４０
０は応答要求をＰＰファームウェアに送出し（６１
４）、ＰＰファームウェアでは、これを受けて応答検出
をＰＢＸ３００側に送り（６１５）、これにより通話中
となる（６１６）。なお、送出データが最後のデータで
あることは、予め設定されたダイヤルの文字数に達した
ことで判別できる。

【００７９】その後、ＰＢＸ３００側からＰＰファーム
ウェア切断要求があり（６１７）、ＰＰファームウェア
では、この切断要求を切断検出としてＶＯＩＰゲートウ
ェイ４００に送り（６１８）、ＶＯＩＰゲートウェイ４
００からの切断要求を受けて切断要求をＰＢＸ３００側
に送って通話終了となる（６１９，６２０）。以後、元
の状態（６０１，６０２）に戻る。

【００８０】以上の呼動作シーケンスで述べたように、
通信機器Ａ（ＰＢＸ３００）と通信機器Ｂ（ＶＯＩＰゲ
ートウェイ４００）の通信は、上記ＰＰファームウェア
により実行されており、上記ウィンク信号、ダイヤル送
出及びダイヤル数字検出により説明した動作は、実際に
はＰＰ５１０が、ＤＰＲＡＭ−Ａ５２０及びＤＰＲＡＭ
−Ｂ５３０の内容を変えるだけの処理となる。図４の例
では、ＰＢＸ３００のＭＣＰＵ−Ａ１４０側からのデー
タを、まずＤＰＲＡＭ−Ａ５２０にライトし、ＰＰ５１
０はこのデータをリードして、ＶＯＩＰゲートウェイ４
００のＤＰＲＡＭ−Ｂ５３０上にライトし、ＤＰＲＡＭ
−Ｂ５３０上にライトされたデータを、ＭＣＰＵ−Ｂ２
３０がリードすることによって通信機器間の通信が実現
する。この場合において、ＰＰ５１０がＤＰＲＡＭ−Ａ
５２０のデータをリードして、ＶＯＩＰゲートウェイ４
００のＤＰＲＡＭ−Ｂ５３０上にライトする処理が図４
のＰＰファームウェア動作となる。このリード、ライト
は、メモリ間のデータアクセスであるため高速に実現可
能である。

【００８１】また、ＰＰ５１０は、メモリ間のデータア
クセスを制御することによりインタフェース間のデータ
の受け渡しを行う機能を有することに加え、通信元のデ
ータを、通信を行う相手側で要求されるデータに変換す
る機能を有する。図３の例では、ＰＢＸ３００のＭＣＰ
Ｕ−Ａ１４０側からのデータを、ＶＯＩＰゲートウェイ
４００のＤＰＲＡＭ−Ｂ５３０上にライトする場合、Ｖ
ＯＩＰゲートウェイ４００側で使用可能なデータ（所定
設定エリアの所定フォーマットデータ）に変換してＤＰ
ＲＡＭ−Ｂ５３０上にライトすることになる。

【００８２】以上説明したように、第１の実施形態に係
る通信装置は、通信機器Ａ（ＰＢＸ３００）のメインプ
ロセッサ（ＭＣＰＵ−Ａ）１４０によりアクセスされる
デュアルポートメモリＤＰＲＡＭ−Ａ５２０、通信機器
Ｂ（ＶＯＩＰゲートウェイ４００）のメインプロセッサ
（ＭＣＰＵ−Ｂ）２３０によりアクセスされるＤＰＲＡ
Ｍ−Ｂ５３０、これらメモリをアクセス制御するプリプ
ロセッサ（ＰＰ）５１０とを備え、通信機器ＡのＭＣＰ
Ｕ−Ａ１４０側からのデータを、ＰＰバスインタフェー
スを介してＤＰＲＡＭ−Ａ５２０にライトし、ＤＰＲＡ
Ｍ−Ａ５２０にライトされたデータを、ＰＰ５１０がリ
ードし、通信機器ＢのＤＰＲＡＭ−Ｂ５３０上にライト
し、ＤＰＲＡＭ−Ｂ５３０上にライトされたデータを、
ＭＣＰＵ−Ｂ２３０側でリードすることにより通信機器
Ａから通信機器Ｂへの通信を行うようにしたので、通信
機器Ａに通信機器Ｂが密結合されることによって同一の
装置内に異なる機能を有する装置を構成することができ
る。

【００８３】また、図１と従来例で示した図１１とを比
較すれば明らかなように、通信機器Ａと通信機器Ｂで同
一のハードウェア構成の冗長部分（ＰＰ−Ａ１５０とＰ
Ｐ−Ｂ２４０、ＩＦ−Ａ１７０とＩＦ−Ｂ２６０）を削
除することができ、回路規模及び部品点数を少なくして
コスト低減を図ることができる。

【００８４】また、回線接続部分が密結合となり、メモ
リアクセス通信のみになるため通信速度の飛躍的な向上
を図ることができ、大量のデジタルデータの伝送が可能
になる。

【００８５】さらに、ＭＣＰＵ−Ａ１４０側からＭＣＰ
Ｕ−Ｂ２３０側を見たインタフェース（Ｒインタフェー
ス）と、ＭＣＰＵ−Ｂ２３０側からＭＣＰＵ−Ａ１４０
側を見たインタフェース（Ｔインタフェース）とが見掛
け上、同一であることから、ソフトウェア構成に変更は
生じない効果を得ることができる。 第２の実施形態 図５は本発明の第２の実施形態に係る同一回線インタフ
ェースを有する通信機器の構成を示すブロック図であ
る。本実施形態の説明にあたり前記図１の構成と同一部
分には同一符号を付して重複部分の説明を省略する。

【００８６】図５において、通信機器Ａ（ＰＢＸ３０
０）と通信機器Ｂ（ＶＯＩＰゲートウェイ４００）とが
同一回線インタフェース５００により接続される。

【００８７】同一回線インタフェース５００は、同一回
線インタフェースを制御するプリプロセッサ（ＰＰ）５
１０、データ通信に用いるＰＢＸ側のＤＰＲＡＭ−Ａ５
２０及びＶＯＩＰゲートウェイ側のＤＰＲＡＭ−Ｂ５３
０から構成され、基本的な構成は図１と同一である。

【００８８】ＰＰ５１０は、全体を初期化するためのリ
セット信号を入力するリセット端子ＲＳＴと、２つの割
り込みを受け付ける２つの割り込み入力端子Ｉｎｔ−Ａ
とＩｎｔ−Ｂとを備えている。ここで、この割り込みに
より行われる処理は、割り込みを受け付けた割り込み入
力端子側におけるリセット処理である。

【００８９】リセット入力端子ＲＳＴにはＡＮＤゲート
６００が接続されており、ＡＮＤゲート６００の一方の
入力端子には、ＤＰＲＡＭ−Ａ５２０からのリセット信
号ＲＳＴ−Ａが入力され、他方の入力端子にはＤＰＲＡ
Ｍ−Ｂ５３０からのリセット信号ＲＳＴ−Ｂが入力され
る。

【００９０】ＡＮＤゲート６００は、リセット信号ＲＳ
Ｔ−Ａとリセット信号ＲＳＴ−ＢのＡＮＤ論理をとり、
両方のリセット信号出力があった場合にのみ、ＰＰ５１
０をリセットするリセット信号を出力する。

【００９１】一方、ＤＰＲＡＭ−Ａ５２０からのリセッ
ト信号ＲＳＴ−Ａは、ＰＰ５１０の割り込み信号として
割り込み入力端子Ｉｎｔ−Ａに入力され、同様に、ＤＰ
ＲＡＭ−Ｂ５３０からのリセット信号ＲＳＴ−Ｂは、Ｐ
Ｐ５１０の割り込み信号として割り込み入力端子Ｉｎｔ
−Ｂに入力される。

【００９２】上記リセットは、ＭＣＰＵ−Ａ１４０及び
ＭＣＰＵ−Ｂ２３０が、ＤＰＲＡＭ−Ａ５２０及びＤＰ
ＲＡＭ−Ｂ５３０を通してＰＰ５１０の割り込み入力端
子Ｉｎｔ−Ａ及びＩｎｔ−Ｂと、ＡＮＤゲート６００に
供給するものである。

【００９３】図６は、上記リセットの構成を前記図３に
示す通信機器に適用した図であり、前記図３及び図５の
構成と同一部分には同一符号を付している。

【００９４】以下、上述のように構成された通信機器の
動作を説明する。

【００９５】従来例では、前記図１２に示すように、リ
セットは通信機器Ａと通信機器Ｂ共にＭＣＰＵ−Ａ１４
０及びＭＣＰＵ−Ｂ２３０が、ＤＰＲＡＭ−Ａ１６０及
びＤＰＲＡＭ−Ｂ２５０を通してＰＰ−Ａ１５０及びＰ
Ｐ−Ｂ２４０をリセットできる構成となっていた。

【００９６】しかし、本実施形態では、ＤＲＡＭ−Ａ５
２０及びＤＲＡＭ−Ｂ５３０は、１つのＰＰ５１０によ
り制御されるため、ＭＣＰＵ−Ａ１４０及びＭＣＰＵ−
Ｂ２３０からのリセットでＰＰ５１０をリセットしたの
では、他方の動作に影響を及ぼす。また、ＭＣＰＵ−Ａ
１４０及びＭＣＰＵ−Ｂ２３０の処理を変更しないため
には、ＭＣＰＵ−Ａ１４０及びＭＣＰＵ−Ｂ２３０から
ＰＰ５１０を見た場合に従来例と同じに見せる必要があ
る。

【００９７】そこで本実施形態では、ＭＣＰＵ−Ａ１４
０及びＭＣＰＵ−Ｂ２３０からのリセットは、割り込み
としてＰＰ５１０に取り込み、割り込みがあったＭＣＰ
Ｕ側のみソフトウェア上でリセット時の初期化処理を実
行することで、１つのＰＰ５１０で両側それぞれを独立
して初期化できる構成とする。

【００９８】また、ＰＰ５１０に動作異常がある場合
等、ＰＰ５１０をハードリセットしたい場合がある。そ
こで、ＰＰ５１０のリセット入力端子ＲＳＴにＡＮＤゲ
ート６００を設け、両方のＭＣＰＵ−Ａ１４０及びＭＣ
ＰＵ−Ｂ２３０から同時にリセットがあった時に、ハー
ドウェアによるリセットをＡＮＤ条件でＰＰ５１０に与
えるようにしている。

【００９９】したがって、片側ＭＣＰＵからリセットが
かかった場合、ＰＰ５１０に対しては割り込みと認識さ
れ、ＰＰファームウェアにおいてリセットがかかった側
の初期化動作を行う。この場合、リセットされていない
側に対しては初期化動作は行われない。

【０１００】また、両ＭＣＰＵから同時にリセットがか
かった場合のみ、ＰＰ５１０自体にハードリセットがか
かり、ＰＰ５１０の動作異常等を考慮している。

【０１０１】以上説明したように、第２の実施形態に係
る通信装置は、ＭＣＰＵ−Ａ１４０及びＭＣＰＵ−Ｂ２
３０からのリセットは、割り込みとしてＰＰ５１０に取
り込み、割り込みがあったＭＣＰＵ側のみソフトウェア
上でリセット時の初期化処理を実行するとともに、両方
のＭＣＰＵ−Ａ１４０及びＭＣＰＵ−Ｂ２３０から同時
にリセットがあった時に、ハードウェアによるリセット
を行うように構成したので、１つのＰＰで両側の初期化
を独立して行うことが可能になる。

【０１０２】上記各実施形態において、通信機器Ｂが初
期立上げ中、あるいは障害発生の場合などの機能停止状
態について考察する。

【０１０３】まず、前記図１１及び図１２の従来例を参
照して通信機器Ｂが初期立上げ中、あるいは障害発生の
場合の問題点を説明する。

【０１０４】図１１において、通信機器Ｂが回線（Ｓイ
ンタフェース）を介して接続されている。

【０１０５】通信機器Ａが通信機器Ｂへ発信すると、通
信機器Ｂが正常であれば応答があり通信可能な状態とな
る。

【０１０６】ところが、通信機器Ｂが初期立上げ中、あ
るいは障害状態で正常に動作しない状態にある場合、通
信機器Ａが発信しても通信機器Ｂは応答しない。通信機
器Ａは、通信機器Ｂの状態を認識できないため、応答な
しという判断しかできない。

【０１０７】上記機能停止状態の場合における問題点
は、上記各実施形態においても同様である。以下、具体
的に説明する。

【０１０８】図７は、前記図５を説明の便宜上書き直し
た図であり、同一部分には同一符号を付している。

【０１０９】図７において、通信機器Ｂ（ＶＯＩＰゲー
トウェイ４００）を、通信機器Ａ（ＰＢＸ３００）に取
り込んだ部分を回線インタフェース部７００と呼び、Ｍ
ＣＰＵ−Ａ１４０を含む通信機器Ａの制御部をシステム
制御部８００と呼ぶ。また、８１０は他デバイス、８２
０，８３０は他回線インタフェースである。

【０１１０】ここで、通信機器Ｂが初期立上げ中、ある
いは障害状態で正常に動作しない状態にある場合、 （１）システム制御部８００（ＭＣＰＵ−Ａ１４０）
が、回線インタフェース部７００の状態を認識できな
い。 （２）そのため、システム制御部８００（ＭＣＰＵ−Ａ
１４０）は、回線インタフェース部７００への発信制御
の度に、動作しない回線インタフェース部７００に対し
て発信してしまうという不具合があった。

【０１１１】以下の各実施形態では、上述した通信機器
Ｂが機能停止状態の場合における問題点を解決するもの
である。 第３の実施形態 図７は本発明の第３の実施形態に係る同一回線インタフ
ェースを有する通信機器の構成を示すブロック図であ
る。本実施形態は、初期立上げ中の場合に関するもので
ある。前記のように、図７は図５の構成と同じであり、
同一部分には同一符号を付している。

【０１１２】図７において、通信機器Ａ（ＰＢＸ３０
０）と通信機器Ｂ（ＶＯＩＰゲートウェイ４００）とが
回線インタフェース部７００により接続される。また、
８００はＭＣＰＵ−Ａ１４０を含む通信機器Ａのシステ
ム制御部、８１０は他デバイス、８２０，８３０は他回
線インタフェース部である。

【０１１３】回線インタフェース部７００は、同一回線
インタフェースを制御するプリプロセッサ（ＰＰ）７１
０、データ通信に用いるＰＢＸ側のＤＰＲＡＭ−Ａ５２
０及びＶＯＩＰゲートウェイ側のＤＰＲＡＭ−Ｂ５３０
から構成され、基本的な構成は図５と同一である。

【０１１４】上記プリプロセッサ（ＰＰ）７１０は、全
体を初期化するためのリセット信号を入力するリセット
端子ＲＳＴと、２つの割り込みを受け付ける２つの割り
込み入力端子Ｉｎｔ−ＡとＩｎｔ−Ｂとを備え、ＰＰ７
１０は、この割り込みにより行われる処理を、割り込み
を受け付けた割り込み入力端子側におけるリセット処理
として行う。

【０１１５】ＰＰ７１０のリセット入力端子ＲＳＴに
は、ＡＮＤゲート６００が接続されており、ＡＮＤゲー
ト６００の一方の入力端子には、ＤＰＲＡＭ−Ａ５２０
からのリセット信号ＲＳＴ−Ａが入力され、他方の入力
端子にはＤＰＲＡＭ−Ｂ５３０からのリセット信号ＲＳ
Ｔ−Ｂが入力される。

【０１１６】ＡＮＤゲート６００は、リセット信号ＲＳ
Ｔ−Ａとリセット信号ＲＳＴ−ＢのＡＮＤ論理をとり、
両方のリセット信号出力があった場合にのみ、ＰＰ７１
０をリセットするリセット信号を出力する。

【０１１７】一方、ＤＰＲＡＭ−Ａ５２０からのリセッ
ト信号ＲＳＴ−Ａは、ＰＰ７１０の割り込み信号として
割り込み入力端子Ｉｎｔ−Ａに入力され、同様に、ＤＰ
ＲＡＭ−Ｂ５３０からのリセット信号ＲＳＴ−Ｂは、Ｐ
Ｐ７１０の割り込み信号として割り込み入力端子Ｉｎｔ
−Ｂに入力される。

【０１１８】上記リセットは、ＭＣＰＵ−Ａ１４０及び
ＭＣＰＵ−Ｂ２３０が、ＤＰＲＡＭ−Ａ５２０及びＤＰ
ＲＡＭ−Ｂ５３０を通してＰＰ７１０の割り込み入力端
子Ｉｎｔ−Ａ及びＩｎｔ−Ｂと、ＡＮＤゲート６００に
供給するものである。

【０１１９】上記ＰＰ７１０は、上記機能に加えさらに
以下のような機能を有する。

【０１２０】すなわち、ＰＰ７１０は、ＰＰ７１０がＤ
ＰＲＡＭ−Ｂ５３０からリセット（ＲＳＴ−Ｂ）された
場合に、閉塞情報通知をシステム制御部８００（ＭＣＰ
Ｕ−Ａ１４０）に送出する機能と、リセット解除に対し
ても同様に閉塞情報通知をシステム制御部８００（ＭＣ
ＰＵ−Ａ１４０）に送出する機能とを持つ。ここでいう
閉塞情報とは、回線塞がりを示す情報であり、本回線イ
ンタフェース部７００からの発信が不可能なことを示
す。

【０１２１】以下、上述のように構成された通信機器の
動作を説明する。

【０１２２】図８は図７に示す通信機器の閉塞情報通知
の動作シーケンスを示す図である。図中、８０１〜８０
６は動作を説明するための符号である。

【０１２３】通信機器Ａ（ＰＢＸ３００）と通信機器Ｂ
（ＶＯＩＰゲートウェイ４００）の通信は、上記ＰＰフ
ァームウェアにより実行される。

【０１２４】ＭＣＰＵ−Ｂ２３０が初期立上げを開始す
ると（８０１）、ＤＰＲＡＭ−Ｂ５３０を通してリセッ
ト信号がＰＰ７１０に入力される（８０２）。

【０１２５】ＰＰ７１０は、このリセット入力によりＭ
ＣＰＵ−Ｂ２３０が立上げ中と判断し、ＭＣＰＵ−Ａ１
４０に対して閉塞情報通知を行う（８０３）。

【０１２６】ＭＣＰＵ−Ａ１４０は、この閉塞情報通知
を受信すると、この回線インタフェースが発信不可状態
であることを認識し、発信処理は行わないようにする。

【０１２７】その後、ＭＣＰＵ−Ｂ２３０の初期立上げ
が正常終了すると（８０４）、ＤＰＲＡＭ−Ｂ５３０を
通してリセット解除がＰＰ７１０に通知される（８０
５）。

【０１２８】ＰＰ７１０は、このリセット解除によりＭ
ＣＰＵ−Ｂ２３０の立上げ終了と判断し、ＭＣＰＵ−Ａ
１４０に対して閉塞解除情報通知を行う（８０６）。

【０１２９】ＭＣＰＵ−Ａ１４０は、この閉塞解除情報
通知を受信して、この回線インタフェースが発信可能状
態であることを認識し、通常の発信処理を行う。

【０１３０】以上説明したように、第３の実施形態に係
る通信装置は、ＰＰ７１０がＤＰＲＡＭ−Ｂ５３０から
リセット（ＲＳＴ−Ｂ）された場合に、閉塞情報通知を
システム制御部８００（ＭＣＰＵ−Ａ１４０）に送出す
る機能と、リセット解除に対しても同様に閉塞情報通知
をシステム制御部８００（ＭＣＰＵ−Ａ１４０）に送出
する機能とを備え、ＭＣＰＵ−Ｂ２３０の初期立上げ
時、ＭＣＰＵ−Ｂ２３０からＤＰＲＡＭ−Ｂ５３０を通
してリセット信号ＲＳＴ−ＢがＰＰ７１０の割り込み入
力端子Ｉｎｔ−Ｂに入力され、ＰＰ７１０は、リセット
信号ＲＳＴ−Ｂを受けると、通信機器Ｂが立上げ中と判
断して、ＰＰ７１０が回線使用不可であることを示す閉
塞情報通知をＤＰＲＡＭ−Ａ５２０を通して通信機器Ａ
のＭＣＰＵ−Ａ１４０に送るようにしたので、以下のよ
うな効果を得ることができる。

【０１３１】すなわち、本実施形態による機能がない
と、ＭＣＰＵ−Ｂ２３０が初期立上げ中の場合、まだ立
ち上がっていない回線インタフェースから発信してしま
い、相手の応答がないという判断となってしまう。これ
に対して、本実施形態では、例えば複数の回線インター
フェス（図７の他回線インタフェース部８２０，８３
０）がある場合、ＭＣＰＵ−Ａ１４０が各回線インタフ
ェースの状態を認識できるため、発信不可能な回線イン
タフェースに対して発信動作をすることがない。したが
って、確実に発信できる回線インタフェースをあらかじ
め選択でき、その回線インタフェースに対して確実に発
信することができる。 第４の実施形態 図９は本発明の第４の実施形態に係る同一回線インタフ
ェースを有する通信機器の構成を示すブロック図であ
る。本実施形態は、障害発生の場合に関するものであ
る。本実施形態の説明にあたり前記図７の構成と同一部
分には同一符号を付して重複部分の説明を省略する。

【０１３２】図９において、通信機器Ａ（ＰＢＸ３０
０）と通信機器Ｂ（ＶＯＩＰゲートウェイ４００）とが
回線インタフェース部９００により接続される。また、
８００はＭＣＰＵ−Ａ１４０を含む通信機器Ａのシステ
ム制御部、８１０は他デバイス、８２０，８３０は他回
線インタフェース部である。

【０１３３】回線インタフェース部９００は、同一回線
インタフェースを制御するプリプロセッサ（ＰＰ）９１
０、ＭＣＰＵ−Ｂ２３０周辺回路の障害状態を検出する
障害検出回路９２０（障害検出手段）、データ通信に用
いるＰＢＸ側のＤＰＲＡＭ−Ａ５２０及びＶＯＩＰゲー
トウェイ側のＤＰＲＡＭ−Ｂ５３０から構成され、基本
的な構成は図７と同一である。

【０１３４】上記プリプロセッサ（ＰＰ）９１０は、全
体を初期化するためのリセット信号を入力するリセット
端子ＲＳＴと、２つの割り込みを受け付ける２つの割り
込み入力端子Ｉｎｔ−ＡとＩｎｔ−Ｂとを備え、ＰＰ９
１０は、この割り込みにより行われる処理を、割り込み
を受け付けた割り込み入力端子側におけるリセット処理
として行う。

【０１３５】ＤＰＲＡＭ−Ｂ５３０のリセット信号ＲＳ
Ｔ−Ｂと障害検出回路９２０の障害検出信号は、ＯＲゲ
ート９３０に接続されており、ＯＲゲート９３０出力
は、ＰＰ９１０のリセット入力端子ＲＳＴ−Ｂに接続さ
れる。

【０１３６】また、ＰＰ９１０のリセット入力端子ＲＳ
Ｔには、ＡＮＤゲート６００が接続されており、ＡＮＤ
ゲート６００の一方の入力端子には、ＤＰＲＡＭ−Ａ５
２０からのリセット信号ＲＳＴ−Ａが入力され、他方の
入力端子にはＤＰＲＡＭ−Ｂ５３０からのリセット信号
ＲＳＴ−Ｂと障害検出回路９２０の障害検出信号とのＯ
Ｒ論理出力が入力される。

【０１３７】ＡＮＤゲート６００は、リセット信号ＲＳ
Ｔ−Ａとリセット信号ＲＳＴ−ＢのＡＮＤ論理をとり、
両方のリセット信号出力があった場合にのみ、ＰＰ９１
０をリセットするリセット信号を出力する。

【０１３８】一方、ＤＰＲＡＭ−Ａ５２０からのリセッ
ト信号ＲＳＴ−Ａは、ＰＰ９１０の割り込み信号として
割り込み入力端子Ｉｎｔ−Ａに入力され、同様に、ＤＰ
ＲＡＭ−Ｂ５３０からのリセット信号ＲＳＴ−Ｂと障害
検出信号とのＯＲ論理出力は、ＰＰ９１０の割り込み信
号として割り込み入力端子Ｉｎｔ−Ｂに入力される。

【０１３９】上記リセットは、ＭＣＰＵ−Ａ１４０及び
ＭＣＰＵ−Ｂ２３０が、ＤＰＲＡＭ−Ａ５２０及びＤＰ
ＲＡＭ−Ｂ５３０を通してＰＰ９１０の割り込み入力端
子Ｉｎｔ−Ａ及びＩｎｔ−Ｂと、ＡＮＤゲート６００に
供給するものである。また、障害検出は、障害検出回路
９２０がＤＰＲＡＭ−Ｂ５３０からのリセット信号ＲＳ
Ｔ−Ｂと同様にＰＰ９１０の割り込み入力端子Ｉｎｔ−
Ｂに入力する構成をとることによって、上記リセットと
同じ意味を持つようにする。

【０１４０】上記ＰＰ９１０は、上記機能に加え、前記
図７のＰＰ７１０と同様の機能を有する。

【０１４１】すなわち、ＰＰ９１０は、ＰＰ９１０がＤ
ＰＲＡＭ−Ｂ５３０又は障害検出回路９２０からリセッ
ト（ＲＳＴ−Ｂ）された場合に、閉塞情報通知をシステ
ム制御部８００（ＭＣＰＵ−Ａ１４０）に送出する機能
と、リセット解除に対しても同様に閉塞情報通知をシス
テム制御部８００（ＭＣＰＵ−Ａ１４０）に送出する機
能とを持つ。ここでいう閉塞情報とは、回線塞がりを示
す情報であり、本回線インタフェース部７００からの発
信が不可能なことを示す。

【０１４２】以下、上述のように構成された通信機器の
動作を説明する。

【０１４３】上述したように、障害検出はＰＰ９１０に
対してリセットと同じ意味を持つこととなるため第３の
実施形態と同じ動作となる。図８に示す通信機器の閉塞
情報通知の動作シーケンスにより説明する。

【０１４４】障害検出回路９２０が、ＭＣＰＵ−Ｂ２３
０周辺回路の障害状態を検出すると（８０１）、ＯＲゲ
ート９３０を通して障害検出信号がＰＰ９１０に入力さ
れる（８０２）。

【０１４５】ＰＰ９１０は、このリセット入力によりＭ
ＣＰＵ−Ｂ２３０が立上げ中、あるいは障害発生と判断
し、ＭＣＰＵ−Ａ１４０に対して閉塞情報通知を行う
（８０３）。

【０１４６】ＭＣＰＵ−Ａ１４０は、この閉塞情報通知
を受信すると、この回線インタフェースが発信不可状態
であることを認識し、発信処理は行わないようにする。

【０１４７】その後、ＭＣＰＵ−Ｂ２３０周辺回路の障
害状態が検出されなくなると（８０４）、ＯＲゲート９
３０を通して障害解除信号がＰＰ９１０に通知される
（８０５）。

【０１４８】ＰＰ９１０は、このリセット解除によりＭ
ＣＰＵ−Ｂ２３０の立上げ終了、あるいは障害発生解除
と判断し、ＭＣＰＵ−Ａ１４０に対して閉塞解除情報通
知を行う（８０６）。

【０１４９】ＭＣＰＵ−Ａ１４０は、この閉塞解除情報
通知を受信して、この回線インタフェースが発信可能状
態であることを認識し、通常の発信処理を行う。

【０１５０】以上説明したように、第４の実施形態に係
る通信装置は、ＭＣＰＵ−Ｂ２３０周辺回路の障害状態
を検出する障害検出回路９２０と、障害通知をＤＰＲＡ
Ｍ−Ｂ５３０のリセット信号ＲＳＴ−ＢとＯＲ条件でＰ
Ｐ９１０のリセット入力端子ＲＳＴ−Ｂに出力するＯＲ
ゲート９２０とを備え、ＭＣＰＵ−Ｂ２３０又はその周
辺部の障害検出時、ＰＰ９１０は、リセット入力端子Ｒ
ＳＴ−Ｂに障害検出信号を受け、通信機器Ｂに障害発生
と判断して、ＰＰ９１０が回線使用不可であることを示
す閉塞情報通知をＤＰＲＡＭ−Ａ５２０を通して通信機
器ＡのＭＣＰＵ−Ａ１４０に送るようにしたので、第３
の実施形態と同様に、以下のような効果を得ることがで
きる。

【０１５１】すなわち、本実施形態の機能がないと、Ｍ
ＣＰＵ−Ｂ２３０が障害中の場合、障害中の回線インタ
フェースから発信してしまい、相手の応答がないという
判断となってしまう。本実施形態では、例えば複数の回
線インターフェス（図９の他回線インタフェース部８２
０，８３０）がある場合、ＭＣＰＵ−Ａ１４０が各回線
インタフェースの状態を認識できるため、発信不可能な
回線インタフェースに対して発信動作をすることがない
ので、確実に発信できる回線インタフェースをあらかじ
め選択でき、その回線インタフェースに対して確実に発
信することができる。

【０１５２】したがって、このような優れた特長を有す
る通信装置及び通信装置間の通信方法を、ＬＡＮを利用
した、回線交換装置に適用すれば、この装置において低
コストで大容量のデータ通信が可能な通信システムを構
築することができる。

【０１５３】なお、上記各実施形態に係るインタフェー
ス装置を、上述したようなＰＢＸ及びＶＯＩＰゲートウ
ェイに適用することもできるが、勿論これには限定され
ず、同一回線インタフェースにより接続して通信を行う
通信装置であれば全ての装置に適用可能である。

【０１５４】また、上記各実施形態では、ＯＤインタフ
ェースに置き換えるように同一回線インタフェースを適
用して説明したが、これは一例であり、他の専用インタ
フェースでも同様な効果を得ることができる。

【０１５５】さらに、上記通信装置を構成する各回路部
等の種類、ファームウェア実行部（制御部）などは前述
した実施形態に限られない。

【０１５６】

【発明の効果】本発明に係る通信装置及び通信装置間の
通信方法では、同一回線インタフェースは、第１の通信
機器のメインプロセッサによりアクセスされる第１の共
通メモリ、第２の通信機器のメインプロセッサによりア
クセスされる第２の共通メモリ、及び第１及び第２の共
通メモリをアクセス制御するプリプロセッサとを備え、
第１の通信機器のメインプロセッサが、データを第１の
共通メモリに書き込むステップと、プリプロセッサが、
第１の共通メモリに書き込まれたデータを読み出して第
２の共通メモリに書き込むステップと、第２の通信機器
のメインプロセッサが、第２の共通メモリに書き込むま
れたデータを読み出すステップとを順次実行して通信機
器間の通信を実現するようにしているので、通信速度を
大幅に向上させることができ、ハードウェア構成の冗長
部分を削除することができる。

【図面の簡単な説明】

【図１】本発明を適用した第１の実施形態に係る同一回
線インタフェースを有する通信機器の構成を示すブロッ
ク図である。

【図２】上記通信機器のデュアルポートメモリの構造を
説明するための図である。

【図３】上記通信機器の詳細な構成を示すブロック図で
ある。

【図４】上記通信機器の呼動作シーケンスを示す図であ
る。

【図５】本発明を適用した第２の実施形態に係る同一回
線インタフェースを有する通信機器の構成を示すブロッ
ク図である。

【図６】上記通信機器のリセットの構成を備えた通信機
器の構成を示すブロック図である。

【図７】本発明を適用した第３の実施形態に係る同一回
線インタフェースを有する通信機器の構成を示すブロッ
ク図である。

【図８】上記通信機器の呼動作シーケンスを示す図であ
る。

【図９】本発明を適用した第４の実施形態に係る同一回
線インタフェースを有する通信機器の構成を示すブロッ
ク図である。

【図１０】従来の通信機器間の通信方法を説明するため
の全体構成図である。

【図１１】図１０の破線部分を詳細に示すブロック図で
ある。

【図１２】従来の通信機器のリセットの構成を備えた通
信機器の構成を示すブロック図である。

【図１３】従来の通信機器間のインタフェースを説明す
るためのブロック図である。

【符号の説明】

１４０ ＭＣＰＵ−Ａ（通信機器Ａのメインプロセッ
サ）、２３０ ＭＣＰＵ−Ｂ（通信機器Ｂのメインプロ
セッサ）、 ３００ ＰＢＸ（通信機器Ａ）、４００
ＶＯＩＰゲートウェイ（通信機器Ｂ）、５００ 同一回
線インタフェース、５１０，７１０，９１０ プリプロ
セッサ（ＰＰ）、５２０ ＤＰＲＡＭ−Ａ（通信機器Ａ
の共通メモリ）、５３０ ＤＰＲＡＭ−Ｂ（通信機器Ｂ
の共通メモリ）、６００ ＡＮＤゲート、７００，９０
０ 回線インタフェース部、８００システム制御部、８
１０ 他デバイス、８２０，８３０ 他回線インタフェ
ース部、９２０ 障害検出回路（障害検出手段）、９３
０ ＯＲゲート

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｑ 3/58 １０１ Ｈ０４Ｌ 11/02 Ｄ (72)発明者 杉本 茂 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (72)発明者 久保木 浩 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内

Claims (12)

【特許請求の範囲】
1. 【請求項１】 第１及び第２の通信機器間を同一回線イ
   ンタフェースにより接続して通信を行う通信装置におい
   て、 各通信機器は、メインプロセッサと、同一回線インタフ
   ェースとを備え、 前記同一回線インタフェースは、 第１の通信機器のメインプロセッサによりアクセスされ
   る第１の共通メモリと、 第２の通信機器のメインプロセッサによりアクセスされ
   る第２の共通メモリと、 第１及び第２の共通メモリをアクセス制御するプリプロ
   セッサとを備え、 前記プリプロセッサは、 前記第１及び第２の共通メモリを用いて通信機器間の通
   信を行うことを特徴とする通信装置。
2. 【請求項２】 前記プリプロセッサは、 前記第１の共通メモリに書き込まれたデータを読み出し
   て前記第２の共通メモリに書き込むことにより通信機器
   間の通信を行うことを特徴とする請求項１記載の通信装
   置。
3. 【請求項３】 前記プリプロセッサは、 前記第１の共通メモリに書き込まれたデータを読み出
   し、該読み出したデータを前記第２の通信機器が使用可
   能なデータに変換して前記第２の共通メモリに書き込む
   ことを特徴とする請求項１記載の通信装置。
4. 【請求項４】 前記プリプロセッサは、リセット端子、
   及び各通信機器に対応した複数の割り込み端子を有し、
   該割り込みではソフトウェアによるリセット処理を行う
   ように構成されており、 メインプロセッサからのハードウェアリセット信号は、
   割り込みとして前記割り込み端子に入力され、該当通信
   機器のソフトウェアによるリセット処理を行うととも
   に、 第１及び第２の通信機器のメインプロセッサからのハー
   ドウェアリセット信号が同時に発生した場合にのみ、前
   記プリプロセッサのハードウェアリセットを実行するよ
   うに構成したことを特徴とする請求項１記載の通信装
   置。
5. 【請求項５】 前記プリプロセッサは、リセット端子、
   及び各通信機器に対応した複数の割り込み端子を有し、
   該割り込みではソフトウェアによるリセット処理を行う
   ように構成されており、 第２の通信機器又は第２の通信機器の周辺部の初期立上
   げ時、第２の通信機器のメインプロセッサからのリセッ
   ト信号が、前記第２の共通メモリを通して割り込みとし
   て前記割り込み端子に入力され、 前記プリプロセッサは、前記リセット信号を受けると、
   第２の通信機器が立上げ中と判断して、前記プリプロセ
   ッサが回線使用不可であることを示す閉塞情報通知を前
   記第１の共通メモリを通して第１の通信機器のメインプ
   ロセッサに送るように構成したことを特徴とする請求項
   １乃至４の何れかに記載の通信装置。
6. 【請求項６】 第２の通信機器又は第２の通信機器の周
   辺部の障害を検出する障害検出手段を備え、 前記障害検出手段は、障害検出時、障害検出信号を前記
   割り込み端子に出力し、 前記プリプロセッサは、前記障害検出信号を受けると、
   前記プリプロセッサが回線使用不可であることを示す閉
   塞情報通知を前記第１の共通メモリを通して第１の通信
   機器のメインプロセッサに送るように構成したことを特
   徴とする請求項１乃至５の何れかに記載の通信装置。
7. 【請求項７】 前記第１及び第２の共通メモリは、同一
   バス上に接続されたメモリであることを特徴とする請求
   項１、２又は３の何れかに記載の通信装置。
8. 【請求項８】 前記第１及び第２の共通メモリは、同一
   メモリエリア内の異なるメモリ空間に割り付けられてい
   ることをことを特徴とする請求項１、２、３又は７の何
   れかに記載の通信装置。
9. 【請求項９】 前記共通メモリは、 ２系統のアドレス及びデータ入出力部を有し、双方のポ
   ートから独立してアクセス可能なメモリであることを特
   徴とする請求項１、２、３、７又は８の何れかに記載の
   通信装置。
10. 【請求項１０】 前記通信機器は、ＰＢＸであることを
    特徴とする請求項１、２、３又は４の何れかに記載の通
    信装置。
11. 【請求項１１】 前記通信機器は、ＶＯＩＰ（Voice Ov
    er Internet Protocol）ゲートウェイであることを特徴
    とする請求項１、２、３又は４の何れかに記載の通信装
    置。
12. 【請求項１２】 第１及び第２の通信機器間を同一回線
    インタフェースにより接続して通信を行う通信方法にお
    いて、 前記同一回線インタフェースは、 第１の通信機器のメインプロセッサによりアクセスされ
    る第１の共通メモリ、第２の通信機器のメインプロセッ
    サによりアクセスされる第２の共通メモリ、及び第１及
    び第２の共通メモリをアクセス制御するプリプロセッサ
    とを備えており、 第１の通信機器から第２の通信機器への通信は、 第１の通信機器のメインプロセッサが、データを前記第
    １の共通メモリに書き込むステップと、 前記プリプロセッサが、前記第１の共通メモリに書き込
    まれたデータを読み出して前記第２の共通メモリに書き
    込むステップと、 第２の通信機器のメインプロセッサが、前記第２の共通
    メモリに書き込むまれたデータを読み出すステップと を順次実行して通信機器間の通信を実現することを特徴
    とする通信機器間の通信方法。