JP2000228612A - トランジスタ増幅回路及び該トランジスタ増幅回路を用いたトランジスタ発振回路 - Google Patents
トランジスタ増幅回路及び該トランジスタ増幅回路を用いたトランジスタ発振回路Info
- Publication number
- JP2000228612A JP2000228612A JP11029243A JP2924399A JP2000228612A JP 2000228612 A JP2000228612 A JP 2000228612A JP 11029243 A JP11029243 A JP 11029243A JP 2924399 A JP2924399 A JP 2924399A JP 2000228612 A JP2000228612 A JP 2000228612A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- layer
- resistor
- oscillation
- pinch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】
【課題】 増幅回路又は発振回路において、電流増幅率
ｈFEがばらついても、トランジスタの動作点を変動させ
ず、発振周波数及び発振出力を変動させないこと 【解決手段】 図１は、コルピッツ型水晶発振回路を示
す。ＩＣの製造過程において、トランジスタの電流増幅
率ｈFEがばらつくことがある。電流増幅率ｈFEが小さく
なると、ベース電流ＩＢ１及びベース電流ＩＢ２が大き
くなる。その結果、トランジスタＴＲ２のベース電位Ｖ
Ａは、 ＶＡ＝ＶＣＣ−Ｒ１×（ＩＢ１＋ＩＢ２）−Ｒ２×ＩＢ
２・・・・（１） であるので、ベース電位は下がり、発振出力と発振周波
数が低下する。本発明は、電流増幅率ｈFEが小さくなる
と、抵抗Ｒ１及び抵抗Ｒ２が小さくなるピンチ抵抗を用
い、（１）式におけるＶＡを一定にするものである。
ｈFEがばらついても、トランジスタの動作点を変動させ
ず、発振周波数及び発振出力を変動させないこと 【解決手段】 図１は、コルピッツ型水晶発振回路を示
す。ＩＣの製造過程において、トランジスタの電流増幅
率ｈFEがばらつくことがある。電流増幅率ｈFEが小さく
なると、ベース電流ＩＢ１及びベース電流ＩＢ２が大き
くなる。その結果、トランジスタＴＲ２のベース電位Ｖ
Ａは、 ＶＡ＝ＶＣＣ−Ｒ１×（ＩＢ１＋ＩＢ２）−Ｒ２×ＩＢ
２・・・・（１） であるので、ベース電位は下がり、発振出力と発振周波
数が低下する。本発明は、電流増幅率ｈFEが小さくなる
と、抵抗Ｒ１及び抵抗Ｒ２が小さくなるピンチ抵抗を用
い、（１）式におけるＶＡを一定にするものである。
Description
【０００１】
【発明の属する技術分野】本発明は、トランジスタ増幅
回路及び該トランジスタ増幅回路を用いたトランジスタ
発振回路に係り、特に、トランジスタの電流増幅率が、
製造段階で、ばらついても、トランジスタの動作点の変
動を少なくして、出力振幅及び消費電力が安定したトラ
ンジスタ増幅回路と出力振幅、デューティ比、消費電力
及び発振周波数が安定したトランジスタ発振回路に関す
る。
回路及び該トランジスタ増幅回路を用いたトランジスタ
発振回路に係り、特に、トランジスタの電流増幅率が、
製造段階で、ばらついても、トランジスタの動作点の変
動を少なくして、出力振幅及び消費電力が安定したトラ
ンジスタ増幅回路と出力振幅、デューティ比、消費電力
及び発振周波数が安定したトランジスタ発振回路に関す
る。
【０００２】
【従来の技術】図１に一般的なコルピッツ型水晶発振回
路を示す。図１の水晶発振回路は、トランジスタＴＲ
１、トランジスタＴＲ２、水晶Ｘｔａｌ、温度補償回路
Ｚ、コンデンサＣ１〜Ｃ３及び抵抗Ｒ１〜Ｒ４から構成
されている。出力端子Ｖｏｕｔから、発振出力が出力さ
れる。
路を示す。図１の水晶発振回路は、トランジスタＴＲ
１、トランジスタＴＲ２、水晶Ｘｔａｌ、温度補償回路
Ｚ、コンデンサＣ１〜Ｃ３及び抵抗Ｒ１〜Ｒ４から構成
されている。出力端子Ｖｏｕｔから、発振出力が出力さ
れる。
【０００３】トランジスタＴＲ２は、発振用トランジス
タで、水晶Ｘｔａｌのインダクタンス値、コンデンサＣ
２及びＣ３の容量値で、主として発振周波数が決定され
る。トランジスタＴＲ１は、トランジスタＴＲ２の負荷
で、トランジスタＴＲ１にカスケード接続され、周波数
特性が改善される。温度補償回路Ｚは、例えば、図７の
ような回路が用いられる。図７において、抵抗Ｒ１１〜
抵抗Ｒ１４は固定抵抗で、抵抗ＲＴＨ１及び抵抗ＲＴＨ
２は、サーミスタ抵抗である。これにより、コルピッツ
型水晶発振回路の発振周波数の温度依存性を少なくする
ことができる。
タで、水晶Ｘｔａｌのインダクタンス値、コンデンサＣ
２及びＣ３の容量値で、主として発振周波数が決定され
る。トランジスタＴＲ１は、トランジスタＴＲ２の負荷
で、トランジスタＴＲ１にカスケード接続され、周波数
特性が改善される。温度補償回路Ｚは、例えば、図７の
ような回路が用いられる。図７において、抵抗Ｒ１１〜
抵抗Ｒ１４は固定抵抗で、抵抗ＲＴＨ１及び抵抗ＲＴＨ
２は、サーミスタ抵抗である。これにより、コルピッツ
型水晶発振回路の発振周波数の温度依存性を少なくする
ことができる。
【０００４】コンデンサＣ２及びコンデンサＣ３は、周
波数決定用コンデンサであり、コンデンサＣ１は、トラ
ンジスタＴＲ１を交流的に、ベース接地とするためのコ
ンデンサである。抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３及び抵
抗Ｒ４は、バイアス設定用抵抗である。ところで、抵抗
Ｒ１及び抵抗Ｒ２は、その値が小さいと、 例えば、図１におけるトランジスタのベース電圧が高
くなり、トランジスタＴＲ１の出力ダイナミックレンジ
がとれなくなる。
波数決定用コンデンサであり、コンデンサＣ１は、トラ
ンジスタＴＲ１を交流的に、ベース接地とするためのコ
ンデンサである。抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３及び抵
抗Ｒ４は、バイアス設定用抵抗である。ところで、抵抗
Ｒ１及び抵抗Ｒ２は、その値が小さいと、 例えば、図１におけるトランジスタのベース電圧が高
くなり、トランジスタＴＲ１の出力ダイナミックレンジ
がとれなくなる。
【０００５】また、Ａ点の電位が高くなり、水晶の励
振電流が大きくなる。水晶の励振電流が大きくなると、
励振電流の変動に対して水晶の共振特性も変動する。そ
の結果、電源変動により発振周波数が変動することにな
る。ことから、抵抗Ｒ１及び抵抗Ｒ２は、大きな値（例
えば、数十から数百ＫΩの抵抗値）が用いられる。
振電流が大きくなる。水晶の励振電流が大きくなると、
励振電流の変動に対して水晶の共振特性も変動する。そ
の結果、電源変動により発振周波数が変動することにな
る。ことから、抵抗Ｒ１及び抵抗Ｒ２は、大きな値（例
えば、数十から数百ＫΩの抵抗値）が用いられる。
【０００６】また、従来のコルピッツ型水晶発振回路を
ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：集積回
路）で構成した場合、抵抗Ｒ１及び抵抗Ｒ２として、図
４のようなインプラ抵抗等を使用していた。図４におい
て、１は、Ｎ+ の埋め込み層、２、３は、他の素子との
絶縁を行うためのアイソレーション、４はＮ型エピタキ
シャル層である。抵抗はＰ層５に形成され、６、７がそ
の端子である。
ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：集積回
路）で構成した場合、抵抗Ｒ１及び抵抗Ｒ２として、図
４のようなインプラ抵抗等を使用していた。図４におい
て、１は、Ｎ+ の埋め込み層、２、３は、他の素子との
絶縁を行うためのアイソレーション、４はＮ型エピタキ
シャル層である。抵抗はＰ層５に形成され、６、７がそ
の端子である。
【０００７】
【発明が解決しようとする課題】一般に、トランジスタ
のベース・エミッタ間の拡散容量は、エミッタに流れる
電流に比例する。つまり、エミッタに大きな電流が流れ
ると、ベース・エミッタ間容量が大きくなり、逆に、エ
ミッタに小さな電流が流れると、ベース・エミッタ間容
量は小さくなる。従って、トランジスタに流れる電流の
変動により、ベース・エミッタ間容量が変動し、トラン
ジスタ発振回路の発振周波数は、変化する。
のベース・エミッタ間の拡散容量は、エミッタに流れる
電流に比例する。つまり、エミッタに大きな電流が流れ
ると、ベース・エミッタ間容量が大きくなり、逆に、エ
ミッタに小さな電流が流れると、ベース・エミッタ間容
量は小さくなる。従って、トランジスタに流れる電流の
変動により、ベース・エミッタ間容量が変動し、トラン
ジスタ発振回路の発振周波数は、変化する。
【０００８】トランジスタに流れる電流は、動作点によ
り決まるので、水晶発振回路の発振周波数は、発振トラ
ンジスタの動作点に依存するとも言える。図５に一般的
な、プレーナ型のバイポーラトランジスタの構造を示
す。図５において、１１は、Ｎ+ の埋め込み層、１２、
１３は、アイソレーション、１４はＮ型エピタキシャル
層である。ＮＰＮ型バイポーラトランジスタは、Ｎ+ 層
１６、Ｐ層１５及びＮ+ 層１７により構成されている。
Ｅ、Ｂ、Ｃは、それぞれ、エミッタ端子、ベース端子、
コレクタ端子である。
り決まるので、水晶発振回路の発振周波数は、発振トラ
ンジスタの動作点に依存するとも言える。図５に一般的
な、プレーナ型のバイポーラトランジスタの構造を示
す。図５において、１１は、Ｎ+ の埋め込み層、１２、
１３は、アイソレーション、１４はＮ型エピタキシャル
層である。ＮＰＮ型バイポーラトランジスタは、Ｎ+ 層
１６、Ｐ層１５及びＮ+ 層１７により構成されている。
Ｅ、Ｂ、Ｃは、それぞれ、エミッタ端子、ベース端子、
コレクタ端子である。
【０００９】ところで、ＩＣの製造過程において、Ｐ層
１５の実効ベース幅がばらつくことがある。Ｐ層１５の
実効ベース幅が、広いと、エミッタＥから注入された電
子がベース中で正孔と再結合する割合が増え、コレクタ
Ｃに到達する電子量が減るために、電流増幅率ｈFEは小
さくなる。逆に、Ｐ層１５の実効ベース幅が、狭いと、
エミッタＥから注入された電子がベース中で正孔と再結
合する割合が減り、コレクタＣに到達する電子量が増え
るために、電流増幅率ｈFEは大きくなる。
１５の実効ベース幅がばらつくことがある。Ｐ層１５の
実効ベース幅が、広いと、エミッタＥから注入された電
子がベース中で正孔と再結合する割合が増え、コレクタ
Ｃに到達する電子量が減るために、電流増幅率ｈFEは小
さくなる。逆に、Ｐ層１５の実効ベース幅が、狭いと、
エミッタＥから注入された電子がベース中で正孔と再結
合する割合が減り、コレクタＣに到達する電子量が増え
るために、電流増幅率ｈFEは大きくなる。
【００１０】また、電流増幅率ｈFEが小さくなると、図
１の回路で、トランジスタＴＲ１のベース電流ＩＢ１及
びトランジスタＴＲ２のベース電流ＩＢ２が大きくな
る。このとき、Ａ点の電位、つまり、トランジスタＴＲ
２のベース電位ＶＡは、どうなるかを見てみる。ベース
電位ＶＡは、 ＶＡ＝ＶＣＣ−Ｒ１×（ＩＢ１＋ＩＢ２）−Ｒ２×ＩＢ２・・・・・（１） である。
１の回路で、トランジスタＴＲ１のベース電流ＩＢ１及
びトランジスタＴＲ２のベース電流ＩＢ２が大きくな
る。このとき、Ａ点の電位、つまり、トランジスタＴＲ
２のベース電位ＶＡは、どうなるかを見てみる。ベース
電位ＶＡは、 ＶＡ＝ＶＣＣ−Ｒ１×（ＩＢ１＋ＩＢ２）−Ｒ２×ＩＢ２・・・・・（１） である。
【００１１】従って、電流増幅率ｈFEが小さくなると、
トランジスタＴＲ１のベース電流ＩＢ１及びトランジス
タＴＲ２のベース電流ＩＢ２が大きくなるので、ベース
電位ＶＡは低下する。また、ベース電位ＶＡが低下する
と、発振出力が下がり、電流値が下がり、ベース・エミ
ッタ間容量が小さくなる。つまり、電流増幅率ｈFEが小
さくなると、動作点が変動して、発振出力と周波数が増
加することとなる。
トランジスタＴＲ１のベース電流ＩＢ１及びトランジス
タＴＲ２のベース電流ＩＢ２が大きくなるので、ベース
電位ＶＡは低下する。また、ベース電位ＶＡが低下する
と、発振出力が下がり、電流値が下がり、ベース・エミ
ッタ間容量が小さくなる。つまり、電流増幅率ｈFEが小
さくなると、動作点が変動して、発振出力と周波数が増
加することとなる。
【００１２】これとは逆に、電流増幅率ｈFEが大きくな
ると、トランジスタＴＲ１のベース電流ＩＢ１及びトラ
ンジスタＴＲ２のベース電流ＩＢ２が小さくなり、ベー
ス電位は上がり、発振出力と周波数が大きくなり、デュ
ーティ比は下がる。本発明は、上記問題に鑑みなされた
ものであり、トランジスタ増幅回路において、トランジ
スタの電流増幅率がばらついても、トランジスタの動作
点を変動させないことを第１の目的とし、トランジスタ
発振回路において、トランジスタの電流増幅率がばらつ
いても、出力振幅、デューティ比、消費電力及び発振周
波数を変動させないことを第２の目的とするものであ
る。
ると、トランジスタＴＲ１のベース電流ＩＢ１及びトラ
ンジスタＴＲ２のベース電流ＩＢ２が小さくなり、ベー
ス電位は上がり、発振出力と周波数が大きくなり、デュ
ーティ比は下がる。本発明は、上記問題に鑑みなされた
ものであり、トランジスタ増幅回路において、トランジ
スタの電流増幅率がばらついても、トランジスタの動作
点を変動させないことを第１の目的とし、トランジスタ
発振回路において、トランジスタの電流増幅率がばらつ
いても、出力振幅、デューティ比、消費電力及び発振周
波数を変動させないことを第２の目的とするものであ
る。
【００１３】
【課題を解決するための手段】請求項１に記載された発
明は、Ｐ層、Ｎ層及びＰ層からなる三層構造又はＮ層、
Ｐ層及びＮ層からなる三層構造の各層を、それぞれエミ
ッタ、ベース及びコレクタとするバイポーラトランジス
タを用いた増幅回路において、前記トランジスタ増幅回
路のベースバイアス抵抗（例えば、図１における抵抗Ｒ
１、抵抗Ｒ２）は、Ｐ層、Ｎ層及びＰ層又はＮ層、Ｐ層
及びＮ層の三層構造の中間層を抵抗領域とするピンチ抵
抗を用い、電流増幅率（ｈFE）のバラツキによる出力振
幅及び消費電力の変動を少なくしたことを特徴とするト
ランジスタ増幅回路である。
明は、Ｐ層、Ｎ層及びＰ層からなる三層構造又はＮ層、
Ｐ層及びＮ層からなる三層構造の各層を、それぞれエミ
ッタ、ベース及びコレクタとするバイポーラトランジス
タを用いた増幅回路において、前記トランジスタ増幅回
路のベースバイアス抵抗（例えば、図１における抵抗Ｒ
１、抵抗Ｒ２）は、Ｐ層、Ｎ層及びＰ層又はＮ層、Ｐ層
及びＮ層の三層構造の中間層を抵抗領域とするピンチ抵
抗を用い、電流増幅率（ｈFE）のバラツキによる出力振
幅及び消費電力の変動を少なくしたことを特徴とするト
ランジスタ増幅回路である。
【００１４】請求項１記載の発明によれば、トランジス
タ増幅回路のベースバイアス抵抗として、ピンチ抵抗を
用いることにより、トランジスタ増幅回路において、ト
ランジスタの電流増幅率がばらついても、トランジスタ
の動作点の変動を少なくし、電流増幅率のバラツキによ
る出力振幅及び消費電力の変動を少なくすることができ
る。
タ増幅回路のベースバイアス抵抗として、ピンチ抵抗を
用いることにより、トランジスタ増幅回路において、ト
ランジスタの電流増幅率がばらついても、トランジスタ
の動作点の変動を少なくし、電流増幅率のバラツキによ
る出力振幅及び消費電力の変動を少なくすることができ
る。
【００１５】請求項２に記載された発明は、請求項１記
載のトランジスタ増幅回路において、前記ピンチ抵抗に
直列又は並列に、ピンチ抵抗以外の調整用抵抗（例え
ば、図２における抵抗Ｒ１１、抵抗Ｒ２１）を設けたこ
とを特徴とする。請求項２記載の発明によれば、ピンチ
抵抗に直列又は並列に、ピンチ抵抗以外の調整用抵抗を
設けたことにより、トランジスタ増幅回路において、ト
ランジスタの電流増幅率がばらついても、トランジスタ
の動作点の変動を、より少なくすることができる。
載のトランジスタ増幅回路において、前記ピンチ抵抗に
直列又は並列に、ピンチ抵抗以外の調整用抵抗（例え
ば、図２における抵抗Ｒ１１、抵抗Ｒ２１）を設けたこ
とを特徴とする。請求項２記載の発明によれば、ピンチ
抵抗に直列又は並列に、ピンチ抵抗以外の調整用抵抗を
設けたことにより、トランジスタ増幅回路において、ト
ランジスタの電流増幅率がばらついても、トランジスタ
の動作点の変動を、より少なくすることができる。
【００１６】請求項３に記載された発明は、請求項１又
は２記載のトランジスタ増幅回路において、前記バイポ
ーラトランジスタの三層構造と前記ピンチ抵抗の三層構
造は、同時に製造されることを特徴とする。請求項３記
載の発明によれば、バイポーラトランジスタの三層構造
とピンチ抵抗の三層構造を、同時に製造することによ
り、専用の工程を必要とせず、必要な特性を得ることが
できる。
は２記載のトランジスタ増幅回路において、前記バイポ
ーラトランジスタの三層構造と前記ピンチ抵抗の三層構
造は、同時に製造されることを特徴とする。請求項３記
載の発明によれば、バイポーラトランジスタの三層構造
とピンチ抵抗の三層構造を、同時に製造することによ
り、専用の工程を必要とせず、必要な特性を得ることが
できる。
【００１７】請求項４に記載された発明は、請求項１な
いし３いずれか一項記載のトランジスタ増幅回路を用い
て発振回路を構成したことを特徴とするトランジスタ発
振回路である。請求項４記載の発明によれば、トランジ
スタの電流増幅率がばらついても、トランジスタの動作
点が変動しない請求項１ないし３いずれか一項記載のト
ランジスタ増幅回路を用いて発振回路を構成したことに
より、トランジスタの電流増幅率がばらついても、トラ
ンジスタの発振周波数及び発振出力の変動を少なくする
ことができる。
いし３いずれか一項記載のトランジスタ増幅回路を用い
て発振回路を構成したことを特徴とするトランジスタ発
振回路である。請求項４記載の発明によれば、トランジ
スタの電流増幅率がばらついても、トランジスタの動作
点が変動しない請求項１ないし３いずれか一項記載のト
ランジスタ増幅回路を用いて発振回路を構成したことに
より、トランジスタの電流増幅率がばらついても、トラ
ンジスタの発振周波数及び発振出力の変動を少なくする
ことができる。
【００１８】請求項５に記載された発明は、請求項４記
載のトランジスタ発振回路は、水晶振動子（例えば、図
１における水晶Ｘｔａｌ）を有するトランジスタ水晶発
振回路であることを特徴とする。請求項５記載の発明に
よれば、水晶振動子を用いることにより、安定で精確な
発振回路を得ることができる。
載のトランジスタ発振回路は、水晶振動子（例えば、図
１における水晶Ｘｔａｌ）を有するトランジスタ水晶発
振回路であることを特徴とする。請求項５記載の発明に
よれば、水晶振動子を用いることにより、安定で精確な
発振回路を得ることができる。
【００１９】請求項６に記載された発明は、発振トラン
ジスタ（例えば、図１におけるトランジスタＴＲ２）
は、三層構造のバイポーラトランジスタであって、発振
トランジスタのエミッタ又はコレクタにバッファ用トラ
ンジスタ（例えば、図１におけるトランジスタＴＲ１）
を設け、発振トランジスタのベースとバッファ用トラン
ジスタのベース間に第１の抵抗（例えば、図１における
抵抗Ｒ２）を設け、バッファ用トランジスタのベースと
電源電圧との間に第２の抵抗（例えば、図１における抵
抗Ｒ１）を設けたトランジスタ発振回路において、前記
第１の抵抗及び第２の抵抗が、ピンチ抵抗であることを
特徴とする。
ジスタ（例えば、図１におけるトランジスタＴＲ２）
は、三層構造のバイポーラトランジスタであって、発振
トランジスタのエミッタ又はコレクタにバッファ用トラ
ンジスタ（例えば、図１におけるトランジスタＴＲ１）
を設け、発振トランジスタのベースとバッファ用トラン
ジスタのベース間に第１の抵抗（例えば、図１における
抵抗Ｒ２）を設け、バッファ用トランジスタのベースと
電源電圧との間に第２の抵抗（例えば、図１における抵
抗Ｒ１）を設けたトランジスタ発振回路において、前記
第１の抵抗及び第２の抵抗が、ピンチ抵抗であることを
特徴とする。
【００２０】請求項６記載の発明は、図１の構成を規定
したものである。請求項７に記載された発明は、請求項
６記載のトランジスタ発振回路において、前記ピンチ抵
抗に直列又は並列に、ピンチ抵抗以外の調整用抵抗（例
えば、図２における抵抗Ｒ１１、抵抗Ｒ２１）を設けた
ことを特徴とする。請求項７記載の発明は、図２の構成
を規定したものである。
したものである。請求項７に記載された発明は、請求項
６記載のトランジスタ発振回路において、前記ピンチ抵
抗に直列又は並列に、ピンチ抵抗以外の調整用抵抗（例
えば、図２における抵抗Ｒ１１、抵抗Ｒ２１）を設けた
ことを特徴とする。請求項７記載の発明は、図２の構成
を規定したものである。
【００２１】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。最初に本発明の原理を説明す
る。式（１）において、トランジスタの電流増幅率ｈFE
が小さくなると、トランジスタＴＲ１のベース電流ＩＢ
１及びトランジスタＴＲ２のベース電流ＩＢ２が大きく
なる。その結果、ベース電位ＶＡが、下がり、動作点が
変動し、発振出力と周波数が増加した。
て図面と共に説明する。最初に本発明の原理を説明す
る。式（１）において、トランジスタの電流増幅率ｈFE
が小さくなると、トランジスタＴＲ１のベース電流ＩＢ
１及びトランジスタＴＲ２のベース電流ＩＢ２が大きく
なる。その結果、ベース電位ＶＡが、下がり、動作点が
変動し、発振出力と周波数が増加した。
【００２２】しかし、式（１）から明らかなように、ト
ランジスタの電流増幅率ｈFEが小さくなり、ベース電流
ＩＢ１及びベース電流ＩＢ２が大きくなっても、抵抗Ｒ
１及び抵抗Ｒ２の値が、小さくなれば、電位ＶＡの変動
を防ぐことが理解できる。本発明は、抵抗Ｒ１及び抵抗
Ｒ２を工夫し、電流増幅率ｈFEが小さくなると、抵抗Ｒ
１及び抵抗Ｒ２を小さくし、また、電流増幅率ｈFEが大
きくなると、抵抗Ｒ１及び抵抗Ｒ２を大きくして、
（１）式におけるＶＡを一定にするものである。その結
果、本発明によればトランジスタの電流増幅率が、ばら
ついても、トランジスタの動作点が変動しない。また、
発振回路に用いた場合、発振周波数及び発振出力が変動
しない発振回路を得ることができる。
ランジスタの電流増幅率ｈFEが小さくなり、ベース電流
ＩＢ１及びベース電流ＩＢ２が大きくなっても、抵抗Ｒ
１及び抵抗Ｒ２の値が、小さくなれば、電位ＶＡの変動
を防ぐことが理解できる。本発明は、抵抗Ｒ１及び抵抗
Ｒ２を工夫し、電流増幅率ｈFEが小さくなると、抵抗Ｒ
１及び抵抗Ｒ２を小さくし、また、電流増幅率ｈFEが大
きくなると、抵抗Ｒ１及び抵抗Ｒ２を大きくして、
（１）式におけるＶＡを一定にするものである。その結
果、本発明によればトランジスタの電流増幅率が、ばら
ついても、トランジスタの動作点が変動しない。また、
発振回路に用いた場合、発振周波数及び発振出力が変動
しない発振回路を得ることができる。
【００２３】本発明の抵抗Ｒ１及び抵抗Ｒ２として、図
６のような、ピンチ抵抗を使用する。図６において、２
１は、Ｎ+ の埋め込み層、２２、２３は、アイソレーシ
ョン、２４はＮ型エピタキシャル層である。２８は、Ｎ
+ 層、２５はＰ層である。抵抗は、Ｎ層２４とＮ+ 層２
８に挟まれたＰ層２５で形成され、その端子は、２６、
２７である。ピンチ抵抗値は、Ｎ層２４とＮ+ 層２８と
の間隔（図５の実効ベース幅に相当）が狭いと大きくな
り、その幅が広いと小さくなる。
６のような、ピンチ抵抗を使用する。図６において、２
１は、Ｎ+ の埋め込み層、２２、２３は、アイソレーシ
ョン、２４はＮ型エピタキシャル層である。２８は、Ｎ
+ 層、２５はＰ層である。抵抗は、Ｎ層２４とＮ+ 層２
８に挟まれたＰ層２５で形成され、その端子は、２６、
２７である。ピンチ抵抗値は、Ｎ層２４とＮ+ 層２８と
の間隔（図５の実効ベース幅に相当）が狭いと大きくな
り、その幅が広いと小さくなる。
【００２４】ところで、図５のトランジスタと図６のピ
ンチ抵抗とは、略同じ構造をしている。従って、図５の
トランジスタと図６のピンチ抵抗とを、同じプロセスで
形成すれば、図５の実効ベース幅が広くなり、電流増幅
率ｈFEが小さくなると、ピンチ抵抗は小さくなり、ま
た、実効ベース幅が狭くなり、電流増幅率ｈFEが小さく
なると、ピンチ抵抗大きくなる。
ンチ抵抗とは、略同じ構造をしている。従って、図５の
トランジスタと図６のピンチ抵抗とを、同じプロセスで
形成すれば、図５の実効ベース幅が広くなり、電流増幅
率ｈFEが小さくなると、ピンチ抵抗は小さくなり、ま
た、実効ベース幅が狭くなり、電流増幅率ｈFEが小さく
なると、ピンチ抵抗大きくなる。
【００２５】従って、このピンチ抵抗を、図１の抵抗Ｒ
１及び抵抗Ｒ２として用いれば、製造段階で、トランジ
スタＴＲ１及びトランジスタＴＲ２の電流増幅率がばら
ついても、発振トランジスタＴＲ２の動作点が変動しな
い発振回路を得ることができる。また、この回路を増幅
回路に用いれば、増幅トランジスタの電流増幅率がばら
ついても、増幅トランジスタの動作点を変動させない増
幅回路を得ることができる。
１及び抵抗Ｒ２として用いれば、製造段階で、トランジ
スタＴＲ１及びトランジスタＴＲ２の電流増幅率がばら
ついても、発振トランジスタＴＲ２の動作点が変動しな
い発振回路を得ることができる。また、この回路を増幅
回路に用いれば、増幅トランジスタの電流増幅率がばら
ついても、増幅トランジスタの動作点を変動させない増
幅回路を得ることができる。
【００２６】ところで、ＮＰＮトランジスタのｈFEとピ
ンチ抵抗の関係を図３に示す。ＮＰＮトランジスタのｈ
FEとピンチ抵抗とは、ほぼ比例関係にあることが分か
る。しかし、詳細に見ると、ピンチ抵抗は、ｈFEの増加
に対して、より大きく変化していることが分かる。従っ
て、ピンチ抵抗を、図１の抵抗Ｒ１及び抵抗Ｒ２として
用いれば、発振トランジスタＴＲ２の動作点が変動しな
い発振回路を得ることができるが、より安定な、発振回
路を得るには、抵抗Ｒ１及び抵抗Ｒ２を調整することが
必要となる。
ンチ抵抗の関係を図３に示す。ＮＰＮトランジスタのｈ
FEとピンチ抵抗とは、ほぼ比例関係にあることが分か
る。しかし、詳細に見ると、ピンチ抵抗は、ｈFEの増加
に対して、より大きく変化していることが分かる。従っ
て、ピンチ抵抗を、図１の抵抗Ｒ１及び抵抗Ｒ２として
用いれば、発振トランジスタＴＲ２の動作点が変動しな
い発振回路を得ることができるが、より安定な、発振回
路を得るには、抵抗Ｒ１及び抵抗Ｒ２を調整することが
必要となる。
【００２７】図２に、抵抗Ｒ１及び抵抗Ｒ２を調整した
回路を示す。ピンチ抵抗Ｒ１及びピンチ抵抗Ｒ２に並列
に、調整用のインプラ抵抗Ｒ１１及びインプラ抵抗Ｒ２
１を設けた。ピンチ抵抗が、ｈFEの増加に対して、より
大きく変化するので、変化の程度を下げるために、調整
用のインプラ抵抗Ｒ１１及びインプラ抵抗Ｒ２１をピン
チ抵抗に並列に設けている。
回路を示す。ピンチ抵抗Ｒ１及びピンチ抵抗Ｒ２に並列
に、調整用のインプラ抵抗Ｒ１１及びインプラ抵抗Ｒ２
１を設けた。ピンチ抵抗が、ｈFEの増加に対して、より
大きく変化するので、変化の程度を下げるために、調整
用のインプラ抵抗Ｒ１１及びインプラ抵抗Ｒ２１をピン
チ抵抗に並列に設けている。
【００２８】図２の回路を用いることにより、製造段階
で、トランジスタＴＲ１及びトランジスタＴＲ２の電流
増幅率がばらついても、発振トランジスタＴＲ２の動作
点がより変動しない発振回路を得ることができる。ま
た、この回路を増幅回路に用いれば、増幅トランジスタ
の電流増幅率がばらついても、増幅トランジスタの動作
点をより変動させない増幅回路を得ることができる。
で、トランジスタＴＲ１及びトランジスタＴＲ２の電流
増幅率がばらついても、発振トランジスタＴＲ２の動作
点がより変動しない発振回路を得ることができる。ま
た、この回路を増幅回路に用いれば、増幅トランジスタ
の電流増幅率がばらついても、増幅トランジスタの動作
点をより変動させない増幅回路を得ることができる。
【００２９】なお、上記実施の形態では、トランジスタ
として、ＮＰＮ型のトランジスタを用いて説明したが、
ＰＮＰ型のトランジスタでも良いことは自明である。ま
た、上記実施の形態では、調整用抵抗として、インプラ
抵抗の場合について説明したが、本発明は、調整用抵抗
は、インプラ抵抗の場合に限らず、ピンチ抵抗以外の抵
抗が適用できる。
として、ＮＰＮ型のトランジスタを用いて説明したが、
ＰＮＰ型のトランジスタでも良いことは自明である。ま
た、上記実施の形態では、調整用抵抗として、インプラ
抵抗の場合について説明したが、本発明は、調整用抵抗
は、インプラ抵抗の場合に限らず、ピンチ抵抗以外の抵
抗が適用できる。
【００３０】また、上記実施の形態では、抵抗Ｒ１及び
抵抗Ｒ２の両者にピンチ抵抗を用いた例について説明し
たが、本発明は、この例に限らず、トランジスタのベー
スバイアスを決定するベース抵抗の少なくと一つのベー
ス抵抗にピンチ抵抗を用いるように構成してもよい。ま
た、上記実施の形態では、調整用抵抗をピンチ抵抗に並
列に設けた例について説明したが、本発明は、調整用抵
抗をピンチ抵抗に並列に設ける代わりに、直列に設けて
も良い。さらには、調整用抵抗とピンチ抵抗の組み合わ
せは、補償すべきトランジスタに対応して、任意の組み
合わせを用いることができる。
抵抗Ｒ２の両者にピンチ抵抗を用いた例について説明し
たが、本発明は、この例に限らず、トランジスタのベー
スバイアスを決定するベース抵抗の少なくと一つのベー
ス抵抗にピンチ抵抗を用いるように構成してもよい。ま
た、上記実施の形態では、調整用抵抗をピンチ抵抗に並
列に設けた例について説明したが、本発明は、調整用抵
抗をピンチ抵抗に並列に設ける代わりに、直列に設けて
も良い。さらには、調整用抵抗とピンチ抵抗の組み合わ
せは、補償すべきトランジスタに対応して、任意の組み
合わせを用いることができる。
【００３１】
【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。請求項１記載の発
明によれば、トランジスタ増幅回路のベースバイアス抵
抗として、ピンチ抵抗を用いることにより、トランジス
タ増幅回路において、トランジスタの電流増幅率がばら
ついても、トランジスタの動作点の変動を少なくし、電
流増幅率のバラツキによる出力振幅及び消費電力の変動
を少なくすることができる。
種々の効果を実現することができる。請求項１記載の発
明によれば、トランジスタ増幅回路のベースバイアス抵
抗として、ピンチ抵抗を用いることにより、トランジス
タ増幅回路において、トランジスタの電流増幅率がばら
ついても、トランジスタの動作点の変動を少なくし、電
流増幅率のバラツキによる出力振幅及び消費電力の変動
を少なくすることができる。
【００３２】請求項２記載の発明によれば、ピンチ抵抗
に直列又は並列に、ピンチ抵抗以外の調整用抵抗を設け
たことにより、トランジスタ増幅回路において、トラン
ジスタの電流増幅率がばらついても、トランジスタの動
作点の変動をより少なくするとができる。請求項３記載
の発明によれば、バイポーラトランジスタの三層構造と
ピンチ抵抗の三層構造を、同時に製造することにより、
専用の工程を必要とせず、必要な特性を得ることができ
る。
に直列又は並列に、ピンチ抵抗以外の調整用抵抗を設け
たことにより、トランジスタ増幅回路において、トラン
ジスタの電流増幅率がばらついても、トランジスタの動
作点の変動をより少なくするとができる。請求項３記載
の発明によれば、バイポーラトランジスタの三層構造と
ピンチ抵抗の三層構造を、同時に製造することにより、
専用の工程を必要とせず、必要な特性を得ることができ
る。
【００３３】請求項４、６、７記載の発明によれば、ト
ランジスタの電流増幅率がばらついても、トランジスタ
の発振周波数及び発振出力の変動を少なくするとができ
る。請求項５記載の発明によれば、水晶振動子を用いる
ことにより、安定で精確な発振回路を得ることができ
る。
ランジスタの電流増幅率がばらついても、トランジスタ
の発振周波数及び発振出力の変動を少なくするとができ
る。請求項５記載の発明によれば、水晶振動子を用いる
ことにより、安定で精確な発振回路を得ることができ
る。
【図１】コルピッツ型水晶発振回路を説明するための図
である。
である。
【図２】本発明の第２の実施の形態を説明するための図
である。
である。
【図３】ｈFEとピンチ抵抗の関係を示す図である。
【図４】インプラ抵抗を説明するための図である。
【図５】バイポーラトランジスタを説明するための図で
ある。
ある。
【図６】ピンチ抵抗を説明するための図である。
【図７】温度補償回路の例を説明するための図である。
１、１１、２１ 埋め込み層 ２、３、１２、１３、２３、２４ ４、１４、２４ エピタキシャル層 ５、１５、２５ Ｐ層 ６、７、２６、２７ 端子 １６、１７、２８ Ｎ+ 層 Ｒ１〜Ｒ４、Ｒ１１、Ｒ２１ 抵抗 Ｃ１〜Ｃ４ コンデンサ ＴＲ１、ＴＲ２ トランジスタ Ｘｔａｌ 水晶 Ｚ 温度補償回路 ＶＣＣ 電源電圧 Ｖｏｕｔ 発振出力端子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｂ 5/02 5/32 Ｆターム(参考） 5F038 AR05 AR18 AR30 AV05 BB07 DF01 EZ01 EZ12 EZ13 EZ20 5F082 AA11 AA21 AA40 BA02 BC01 BC13 BC16 BC17 FA18 FA20 GA04 5J079 AA04 BA39 FA01 FA02 FA14 FA21 FA23 GA03 5J081 AA03 CC06 CC35 CC46 DD03 DD24 EE03 EE04 EE05 FF17 FF21 FF23 GG05 LL09 MM01 MM03 5J092 AA02 AA13 AA58 CA15 CA75 CA82 FA02 FA08 FA17 GR04 HA08 HA26 KA11 MA13 MA17 QA02 TA01 TA02 VM18
Claims (7)
- 【請求項１】 Ｐ層、Ｎ層及びＰ層からなる三層構造又
はＮ層、Ｐ層及びＮ層からなる三層構造の各層を、それ
ぞれエミッタ、ベース及びコレクタとするバイポーラト
ランジスタを用いた増幅回路において、 前記トランジスタ増幅回路のベースバイアス抵抗は、Ｐ
層、Ｎ層及びＰ層又はＮ層、Ｐ層及びＮ層の三層構造の
中間層を抵抗領域とするピンチ抵抗を用い、 電流増幅率のバラツキによる出力振幅及び消費電力の変
動を少なくしたことを特徴とするトランジスタ増幅回
路。 - 【請求項２】 請求項１記載のトランジスタ増幅回路に
おいて、前記ピンチ抵抗に直列又は並列に、ピンチ抵抗
以外の調整用抵抗を設けたことを特徴とするトランジス
タ増幅回路。 - 【請求項３】 請求項１又は２記載のトランジスタ増幅
回路において、 前記バイポーラトランジスタの三層構造と前記ピンチ抵
抗の三層構造は、同時に製造されることを特徴とするト
ランジスタ増幅回路。 - 【請求項４】 請求項１ないし３いずれか一項記載のト
ランジスタ増幅回路を用いて発振回路を構成したことを
特徴とするトランジスタ発振回路。 - 【請求項５】 請求項４記載のトランジスタ発振回路
は、水晶振動子を有するトランジスタ水晶発振回路であ
ることを特徴とするトランジスタ発振回路。 - 【請求項６】 発振トランジスタは、三層構造のバイポ
ーラトランジスタであって、発振トランジスタのエミッ
タ又はコレクタにバッファ用トランジスタを設け、発振
トランジスタのベースとバッファ用トランジスタのベー
ス間に第１の抵抗を設け、バッファ用トランジスタのベ
ースと電源電圧との間に第２の抵抗を設けたトランジス
タ発振回路において、 前記第１の抵抗及び第２の抵抗が、ピンチ抵抗であるこ
とを特徴とするトランジスタ発振回路。 - 【請求項７】 請求項６記載のトランジスタ発振回路に
おいて、前記ピンチ抵抗に直列又は並列に、ピンチ抵抗
以外の調整用抵抗を設けたことを特徴とするトランジス
タ発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11029243A JP2000228612A (ja) | 1999-02-05 | 1999-02-05 | トランジスタ増幅回路及び該トランジスタ増幅回路を用いたトランジスタ発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11029243A JP2000228612A (ja) | 1999-02-05 | 1999-02-05 | トランジスタ増幅回路及び該トランジスタ増幅回路を用いたトランジスタ発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000228612A true JP2000228612A (ja) | 2000-08-15 |
Family
ID=12270818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11029243A Pending JP2000228612A (ja) | 1999-02-05 | 1999-02-05 | トランジスタ増幅回路及び該トランジスタ増幅回路を用いたトランジスタ発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000228612A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11735902B2 (en) | 2020-03-24 | 2023-08-22 | Analog Devices International Unlimited Company | Bipolar junction transistor heater circuit |
-
1999
- 1999-02-05 JP JP11029243A patent/JP2000228612A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11735902B2 (en) | 2020-03-24 | 2023-08-22 | Analog Devices International Unlimited Company | Bipolar junction transistor heater circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920000104B1 (ko) | 크리스탈 발진기 회로 | |
| US6741137B1 (en) | High quality serial resonance oscillator | |
| JPH11330866A (ja) | 無線周波数増幅器及び動作点安定化方法 | |
| US4506208A (en) | Reference voltage producing circuit | |
| US6784757B2 (en) | High quality parallel resonance oscillator | |
| US6411171B2 (en) | Voltage controlled oscillator | |
| JP3760100B2 (ja) | 電圧制御発振器 | |
| JP4031630B2 (ja) | オシレータ回路等の電子デバイスによって生成される交流信号の振幅制御 | |
| JP2002198733A (ja) | 発振回路 | |
| US6043720A (en) | Oscillator frequency drift compensated by varying different biassing parameters | |
| JP2000228612A (ja) | トランジスタ増幅回路及び該トランジスタ増幅回路を用いたトランジスタ発振回路 | |
| JP3825304B2 (ja) | 発振回路 | |
| JP3596282B2 (ja) | 水晶発振回路 | |
| JPH0720960A (ja) | 電流発生装置 | |
| JPH0563559A (ja) | 発振回路 | |
| JP2003218634A (ja) | 発振回路 | |
| JP2003298349A (ja) | 電圧制御型発振回路 | |
| JPH03104403A (ja) | 発振器 | |
| JPH1013153A (ja) | 電圧制御発振器 | |
| JPH066594Y2 (ja) | オ−バ−ト−ン水晶発振回路 | |
| JPH0347004B2 (ja) | ||
| JP2004304348A (ja) | 圧電発振器 | |
| JP2000278044A (ja) | 水晶発振回路 | |
| JPS6213841B2 (ja) | ||
| JPH01300604A (ja) | 電圧制御型圧電発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070605 |